Nothing Special   »   [go: up one dir, main page]

WO2009147795A1 - 映像処理システム - Google Patents

映像処理システム Download PDF

Info

Publication number
WO2009147795A1
WO2009147795A1 PCT/JP2009/002257 JP2009002257W WO2009147795A1 WO 2009147795 A1 WO2009147795 A1 WO 2009147795A1 JP 2009002257 W JP2009002257 W JP 2009002257W WO 2009147795 A1 WO2009147795 A1 WO 2009147795A1
Authority
WO
WIPO (PCT)
Prior art keywords
image
image processing
unit
video
data
Prior art date
Application number
PCT/JP2009/002257
Other languages
English (en)
French (fr)
Inventor
山本成彰
木下俊
谷内弘志
貝田邦尋
石田和之
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010515746A priority Critical patent/JPWO2009147795A1/ja
Publication of WO2009147795A1 publication Critical patent/WO2009147795A1/ja
Priority to US12/906,705 priority patent/US20110032422A1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/40Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4053Scaling of whole images or parts thereof, e.g. expanding or contracting based on super-resolution, i.e. the output image resolution being higher than the sensor resolution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00Indexing scheme for image data processing or generation, in general
    • G06T2200/28Indexing scheme for image data processing or generation, in general involving image processing hardware

Definitions

  • the present invention relates to a video processing system that performs image processing on a divided image and outputs it.
  • Video data is becoming highly accurate to HD (High Definition) resolution, such as the spread of Blu-ray Disc and the start of digital broadcasting.
  • HD High Definition
  • display devices plasma panels, liquid crystal panels, projectors, etc.
  • HD resolution display devices have become common.
  • 4K ⁇ 2K resolution panels which are four times the HD resolution, have been developed.
  • 4K x 2K resolution there is a technology for image processing from HD to 4K x 2K, that is, up-conversion. It is not difficult to imagine what is required.
  • the super-resolution image processing such as the 4K ⁇ 2K system has a configuration as shown in FIG.
  • Such a conventional 4K ⁇ 2K image processing system is described in Patent Document 1, for example.
  • this system has four HD-size image processing units 1105 to 1108, and processes the input image data by dividing it into four.
  • the pseudo pixel insertion units 1101 to 1104 are provided in front of the image processing units 1105 to 1108.
  • the image cropping units 109 to 112 are provided in the subsequent stage of the image processing units 1105 to 1108.
  • the pseudo-pixel insertion units 1101 to 1104 perform processing for inserting pseudo-pixels generated by calculation from the divided video on the outer boundary of the effective pixel area on the division boundary surface of the image data. After that, by performing processing in the image processing units 1105 to 1108, it is possible to perform spatial continuous processing using pseudo pixels instead of end point processing for division boundary surfaces. In the subsequent image cropping units 1109 to 1112, the pseudo pixel data area inserted in the previous stage is deleted.
  • the conventional super-resolution image processing system has been designed to reduce the disturbance of the image on the divided boundary surface when recomposing the divided image.
  • the pseudo pixel generated from the effective pixel area is used, and the pseudo pixel generation method is similar to the case where the pseudo pixel is not generated depending on the method of generating the pseudo pixel. After executing the above, there is a problem that the image of the division boundary surface may be disturbed.
  • the present invention has been made in view of the above-described problems, and an object of the present invention is to perform image quality processing by eliminating image degradation on the division boundary surface in a video processing system that performs video processing by dividing video data. is there.
  • each of the divisions into a plurality of regions is performed.
  • the video data processing is performed by overlapping image processing at an image boundary surface with an area adjacent to the divided area.
  • the video processing system of the present invention includes N (N is an integer of 2 or more) image processing units synchronized with HD synchronization signals having HD (Hign Definition) size processing performance, and the N number of image processing units.
  • An area division calculation unit that controls a data transfer area of the image processing unit and an image processing mode control unit that controls an image processing mode of the N image processing units, and each of the N pieces of video data is divided into the N pieces of video data The processing is performed by the image processing unit, and the processed N screens are synthesized in the subsequent stage.
  • the image processing unit includes an overlap region calculation unit that calculates an overlap region of adjacent image boundary surfaces between regions divided by the region division calculation unit, and the overlap region calculation unit.
  • An active period generation unit that generates an active period of video data based on a calculation result of the lap region calculation unit, a data request generation unit that requests data transfer corresponding to the active period, and a resizing that resizes the boundary plane video data
  • the image processing apparatus includes a processing unit, an image quality improvement image quality adjustment unit that is mode-set by the image processing mode control unit, and an image cropping unit that deletes overlap area data.
  • the processing of the image boundary surface of the divided video data is performed in an overlapping manner, the image boundary surface is not disturbed when the image is synthesized in the subsequent stage by the end point processing of the region boundary surface.
  • the present invention is characterized in that, in the video processing system, the blanking period of the HD signal is used in the image processing of the overlap region in the N image processing units.
  • the image processing of the overlap region is performed using the blanking period of the HD signal, the image processing increase in the overlap region is absorbed.
  • the high image quality image quality adjustment unit has a mechanism for storing a cumulative value of a video feature amount and a motion detection result, and the cumulative value for each divided image is the image processing
  • the mode controller is integrated and determined, and the determination result is used for the mode setting again in the high image quality image quality adjusting unit.
  • the present invention is the video processing system, wherein the image processing unit includes a synthesis unit capable of synthesizing a plurality of image planes, and the area division calculation unit calculates division coordinates and size information of the synthesis screen from the screen synthesis coordinates. The calculation result is reflected in the data request generation unit of the image processing unit, and screen composition is performed on the video data divided into N pieces.
  • the video processing system of the present invention includes N (N is an integer of 2 or more) image processing units synchronized with an HD synchronization signal having HD (Hign Definition) size processing performance, and the N image processing units.
  • An image processing mode control unit for controlling an image processing mode, and processing images of the same video data are performed by the N image processing units, and each of the image processing mode control units sets different image processing modes.
  • the number of image processing units is set, and N screens are synthesized in the subsequent stage of image processing in the N image processing units.
  • N divided images obtained by processing the same image in N different image processing modes can be combined and displayed on one screen, and the image processing modes can be compared.
  • the video processing system of the present invention has N (N is an integer of 2 or more) image processing units synchronized with HD synchronization signals having HD (Hign Definition) size processing performance, and the N image processing units The operation clock of each of the units can be individually stopped.
  • N pieces of HD-size image processing units are used to perform image processing on each of the N-divided input image data, and the like. It is possible to eliminate the disturbance of the image boundary surface when combining the divided image data.
  • the N divided images obtained by processing the same image by N different image processing modes are combined and displayed on one screen. Can be compared.
  • FIG. 1 is a diagram showing a video processing system according to a first embodiment of the present invention.
  • FIG. 2 is a diagram illustrating a configuration of an image processing unit provided in the video processing system.
  • FIG. 3 is a diagram showing a video data dividing method of the video processing system.
  • FIG. 4 is a timing chart of the image processing unit.
  • FIG. 5 is a diagram showing a video processing system according to the second embodiment of the present invention.
  • FIG. 6 is a diagram showing a configuration of an image processing unit provided in the video processing system.
  • FIG. 7 is a diagram showing a video data dividing method of the video processing system.
  • FIG. 8 is a diagram showing a video processing system according to the third embodiment of the present invention.
  • FIG. 9 is a diagram showing a configuration of an image processing mode control unit provided in the video processing system.
  • FIG. 10 is a diagram showing a video processing system according to the fourth embodiment of the present invention.
  • FIG. 11 is a diagram showing a conventional video processing
  • Embodiment 1 of the present invention will be described with reference to FIGS.
  • FIG. 1 and 2 are diagrams showing the configuration of the video processing system in Embodiment 1 of the present invention.
  • FIG. 3 is a diagram illustrating image division according to the first embodiment.
  • FIG. 4 is a timing chart realized by the video processing system according to the first embodiment of the present invention.
  • the first embodiment has four image processing units 101 to 104 having HD size processing performance and synchronized with an HD synchronization signal, and data transfer areas of the four image processing units 101 to 104
  • An area division calculation unit 105 that controls the image processing
  • an image processing mode control unit 106 that controls the image processing mode of the image processing units 101 to 104.
  • An overlap region calculation unit 112 that calculates an overlap region between adjacent image boundary surfaces divided into four from the region division calculation unit 105, and generates a processing active period of the image processing unit based on the overlap region calculation unit 112
  • the image processing mode control unit includes an active period generation unit 111 and a data request generation unit 110 that requests data transfer corresponding to the active period, and resizes the boundary surface video data (resizing processing unit) 107.
  • the image quality adjusting unit 108 that is set in the mode 106 and the image cropping unit 109 that deletes the overlap area data are configured.
  • decoded video data is placed on an external memory such as a DRAM (Dynamic Random Access Memory) in digital broadcasting or HD compatible disk.
  • the decoded video data position on the external memory is set in the area division calculation unit 105.
  • the division data position is set in each of the image processing units.
  • the division method divides the HD size (1920 ⁇ 1080) into four regions (A, B, C, D) of QHD size (960 ⁇ 540).
  • the image division into the four areas will be described with reference to FIG.
  • the upper left area is area A
  • the upper right area is area B
  • the lower right area is area C
  • the lower left area is area D.
  • region B (Xb, Yb) (960, 0)
  • region C (Xc, Yc) (960, 540)
  • the region D (Xd, Yd) (0,540).
  • the image processing unit 101 processes the area A.
  • the image processing unit 102 processes the area B.
  • the image processing unit 103 processes the area C.
  • the image processing unit 104 processes the region D.
  • the image processing unit that has received the division data position receives each division position, performs calculation in consideration of the overlap region ( ⁇ pixel, ⁇ line) related to the division boundary surface in the overlap region calculation unit 112, and data corresponding thereto
  • the transfer size and position are reflected in the data request generation unit 110, and the image processing size is also reflected in the resizing unit 107 and the image quality improvement image quality adjustment unit 108.
  • ⁇ and ⁇ are made to correspond in view of at least the number of taps in the horizontal direction and vertical direction processing in the resize unit 107 in the image processing unit and the high image quality image quality adjustment unit 108.
  • the divided data position (Xa, Ya) and the data transfer size ((960 + ⁇ ) pixels, (540 + ⁇ ) lines) are the data request generating unit 110, the resizing unit 107, and the image quality improvement image quality adjustment. This is reflected in the part 108.
  • the divided data position (Xb ⁇ , Yb) and the data transfer size (for (960 + ⁇ ) pixels, (540 + ⁇ ) lines) are reflected, and the image processing unit 103 in the region C is reflected.
  • the divided data position (Xc ⁇ , Yb ⁇ ) and the data transfer size ((960 + ⁇ ) pixels, (540 + ⁇ ) lines) are reflected.
  • the divided data position (Xd , Yd ⁇ ) and the data transfer size ((960 + ⁇ ) pixels, (540 + ⁇ ) lines) are reflected.
  • the active period generation unit 111 that generates the processing active period of the image processing unit, the information on the overlap area is received from the overlap area calculation unit 112, and an active period corresponding to each image processing area is generated.
  • FIG. 4 is a timing chart showing the relationship between the processing active period and the processing lines of the image processing units 101 to 104 in the vertical direction.
  • the lower area is overlapped by the ⁇ line area, and image processing is executed.
  • the image processing of the overlapped lower region is performed using the lower vertical blanking period of the HD vertical synchronization signal.
  • the upper area is overlapped by the ⁇ line area, and image processing is executed.
  • the image processing of the overlapped upper region is performed using the upper vertical blanking period of the HD vertical synchronization signal.
  • the image processing of pixels including the horizontal overlap region is performed using the blanking period of the HD horizontal synchronization signal.
  • the image processing mode control unit 106 changes the mode.
  • the image quality improvement image quality adjustment unit 108 in which is set the image quality improvement image quality processing including the overlap region is performed, and then the image cropping unit 109 performs the cropping to the HD size (1920 ⁇ 1080). At this time, the lines and pixels to be cut out are in the vertical and horizontal blanking periods.
  • the data of the four areas expanded to the HD size processed in the same manner in each of the image processing units 101 to 104 is synthesized as a 4K ⁇ 2K size video after the video processing system.
  • the boundary surface of the four regions is subjected to image processing using continuous video data without performing end point processing using the overlap region, so that the boundary surface when synthesized is disturbed. There is no.
  • the high image quality image quality adjustment unit 108 has a mechanism for accumulating the accumulated values of video feature values and motion detection results, and has an image quality adjustment mechanism (not shown) for determining an image processing mode based on the mechanism.
  • the image processing mode control unit 106 integrates and determines the cumulative value for each divided image, and sets the mode again in each image quality improving image quality adjusting unit 108, thereby dividing the divided image.
  • each can be operated in the same image processing mode.
  • the divided video is not subjected to image processing in different image processing modes, and an unnatural image is not generated at the time of synthesis.
  • the overlap region in consideration of the number of processing processing taps is subjected to image processing using the HD horizontal and vertical synchronization signal blanking periods.
  • the resize and high image quality processing can be performed without handling the image processing of the division boundary surface as an end point.
  • only the original active period data is output, so that even if one video data is divided and processed after being processed by different image processing units 101 to 104, the boundary surface is disturbed. There is an effect that there is nothing.
  • the image quality adjustment unit 108 has a mechanism for accumulating the accumulated values of video feature amounts and motion detection results, and the image processing mode control unit 106 integrates and determines the accumulated values for the respective divided images.
  • the divided image processing can be operated in the same image processing mode, and the images in which the different image processing modes are executed are synthesized at the time of synthesis. The effect that it can be avoided is obtained.
  • the size of the decoded video data on the external memory in the first embodiment may be an interlace material (1920 ⁇ 540), an SD size, or 4K ⁇ 2K in addition to HD (1920 ⁇ 1080). .
  • the order of the data paths of the resizing unit 107 and the high image quality image quality adjusting unit adjusting unit 108 may be reversed.
  • the video data is divided into four and has four image processing units.
  • the number is not limited to four, and the video data is divided into N (N is an integer of 2 or more).
  • a system having N image processing units may be used.
  • Embodiment 2 Next, Embodiment 2 of the present invention will be described with reference to FIGS.
  • FIG. 5 and 6 are diagrams showing the configuration of the video processing system according to the second embodiment of the present invention.
  • FIG. 7 is a diagram illustrating image division according to the second embodiment.
  • HDP high definition (HD) image data and SD (Standard Definition) image data on a PinP (Picture in Picture) image is enlarged to 4K ⁇ 2K resolution.
  • HD high definition
  • SD Standard Definition
  • PinP Pin in Picture
  • the image processing units 501 to 504 there are four image processing units 501 to 504 that have HD size processing performance and are synchronized with the HD synchronization signal, and control the data transfer areas of the four image processing units.
  • the area division calculation unit 505 and an image processing mode control unit 506 that controls the image processing modes of the image processing units 501 to 504 are configured.
  • each of the image processing units 501 to 504 will be described with reference to FIG.
  • An overlap region calculation unit 515 that calculates an overlap region of adjacent image boundary surfaces from the output of the region division calculation unit 505, and an image processing unit 501 based on the calculation result of the overlap region calculation unit 515
  • Two resizes that have an active period generation unit 514 that generates a processing active period of ⁇ 504 and two data request generation units 512 and 513 that request data transfer corresponding to the active period and resize the boundary plane video data Sections 507 and 508, and a combining section 509 capable of combining a plurality of image planes.
  • the image processing mode control section 506 sets the image quality-enhancing image quality adjusting section 510, and the image cropping for deleting the overlap area data. It is comprised by the part 511.
  • the decoded video data is one HD size and one SD size on external memory such as DRAM (Dynamic Random Access Memory). think of.
  • the SD size video is finally PinPed based on the (i, j) position of the HD size video.
  • Each decoded video data position on the external memory is set in the area division calculation unit 505.
  • the division data position is set to each of the image processing units 501 to 504.
  • the division method divides the HD size (1920 ⁇ 1080) into four regions (A, B, C, D) of the QHD size (960 ⁇ 540).
  • the upper left area is area A
  • the upper right area is area B
  • the lower right area is area C
  • the lower left area is area D.
  • the image processing unit 501 processes the area A.
  • the image processing unit 502 processes the area B.
  • the image processing unit 503 processes the area C.
  • the image processing unit 504 processes the area D.
  • the SD size (720 ⁇ 480) division method is calculated by the area division calculation unit 505 from the screen synthesis position and the synthesized screen size, and controls the transfer of the image processing units 501 to 504.
  • SDa is (960-i) ⁇ (540-j)
  • SDb is (720 ⁇ (960 ⁇ i)) ⁇ (540 ⁇ j)
  • SDc is (720 ⁇ (960 ⁇ i)) ⁇ (480 ⁇ (540 ⁇ j))
  • SDd is (960-i) ⁇ (480- (540-j))
  • SDa is 720 ⁇ (540 ⁇ j)
  • SDd is 720 ⁇ (480- (540-j))
  • SDa is (960-i) ⁇ 540
  • SDb is (720- (960-i)) ⁇ 540
  • SDa is 720x480
  • SDb 720 x (540-j)
  • SDc 720 x (480- (540-j)
  • SDb is 720x480
  • SDc is (720- (960-i)) ⁇ 540
  • SDd is (960-i) ⁇ 540
  • SDd is 720 ⁇ 480
  • SDd is 720x480
  • overlap regions ( ⁇ pixels, ⁇ lines) related to the division boundary surface are set.
  • the overlap area calculation unit 515 performs the calculation in consideration, and reflects the data transfer size and position corresponding to the calculation in the data request generation units 512 and 513, and the image processing size is also the resizing units 507 and 508, the image quality improvement image quality adjustment unit This is reflected in 510.
  • ⁇ and ⁇ are made to correspond in view of at least the resizing units 507 and 508 in the image processing unit and the number of taps in the horizontal direction and vertical direction in the image quality improving image quality adjusting unit 510.
  • the HD-size divided video data is expanded from ((960 + ⁇ ) pixels, (540 + ⁇ ) lines) to (2 ⁇ (960 + ⁇ ) pixels, 2 ⁇ (540 + ⁇ ) lines), and the SD size.
  • This divided video data is also enlarged to (2 ⁇ (u + ⁇ ) pixels, 2 ⁇ (v + ⁇ ) lines) where each divided data size is (u pixels, v lines).
  • the image cropping unit 511 sets the HD size (1920 ⁇ 1080). Cut out. At this time, the lines and pixels to be cut out are in the vertical and horizontal blanking periods. Thereafter, the data of the four areas expanded to the HD size processed in the same manner in each of the image processing units 501 to 504 is synthesized as a 4K ⁇ 2K size video after the video processing system. At this time, since the boundary surface of the four regions is subjected to image processing using continuous video data without performing end point processing using the overlap region, the boundary surface when synthesized is disturbed. In addition, PinP of HD size and SD size can be realized.
  • the area division calculation unit 505 calculates from the screen synthesis position and the synthesized screen size, and controls the transfer of the image processing units 501 to 504, thereby controlling the two video data.
  • the size of the decoded video data on the external memory in the second embodiment is HD (1920 ⁇ 1080), SD (720 ⁇ 480), interlaced material (1920 ⁇ 540), and 4K ⁇ 2K. There may be.
  • the size of the decoded video data on the external memory in the second embodiment may be OSD (On Screen Display) data in addition to the video data.
  • the two-screen composition method in the second embodiment may be superposition of OSD (On Screen Display) data in addition to PinP (Picture Screen).
  • two video data are divided into four and have four image processing units.
  • the number of video data is not limited to four, and the video data is N (N is an integer of 2 or more).
  • the system may be divided and have N image processing units.
  • Embodiment 3 of the present invention will be described with reference to FIGS.
  • FIG 8 and 9 are diagrams showing a configuration of the video processing system according to the third embodiment of the present invention.
  • FIG. 8 a configuration of a system 800 that allows a user to execute and select a desired image quality adjustment in a video processing system that expands from HD (High Definition) of Embodiment 3 to 4K ⁇ 2K resolution will be described.
  • HD High Definition
  • a mode control unit 805 is included.
  • FIG. 9 shows the configuration of the image processing mode control unit 805 of the third embodiment.
  • a configuration having an image quality adjustment parameter table 806 that holds a group of image quality adjustment setting parameters of the image processing units 801 to 804, and an image quality adjustment parameter selection unit 807 that generates an address for extracting a setting value from the parameter table. I am doing.
  • the decoded video data is stored in HD size on an external memory such as DRAM (Dynamic Random Access Memory), and this is the user's preferred image quality adjustment mode.
  • DRAM Dynamic Random Access Memory
  • the decoded video data position on the external memory transfers the same HD data to each of the image processing units 801 to 804, the similar data transfer size, position, and image processing size have the image processing units 801 to 804. Is set.
  • the image processing mode control unit 805 selects the address of the image quality adjustment parameter table 806 corresponding to the image quality adjustment parameter selection unit 807, and the setting parameters for the same image quality adjustment have four image processing units 801 to 801. Each is set as an image processing mode 804.
  • the image quality adjustment parameter selection unit 807 performs image quality adjustment in the four types of image quality adjustment modes compared to the user. Addresses for the parameter table 806 are generated, and four types of image quality adjustment parameters are selected from the image quality adjustment parameter table 806 and extracted. The four types of image quality adjustment parameters are reflected in each of the image processing units 801 to 804.
  • the transfer is controlled so that the same HD image data is input to each of the four image processing units 801 to 804.
  • the high image quality image quality adjustment unit 108 as shown in FIG. 2 included in the four image processing units 801 to 804 different image quality adjustment modes are set, and four types of image processing are performed from the same HD image data.
  • the processed HD image data is output from the image processing units 801 to 804.
  • the video is synthesized as a 4K ⁇ 2K size video.
  • four types of the same HD image data adjusted for high image quality are divided into four 4K ⁇ 2K images and output.
  • the same HD image data that has been adjusted to four types of high-quality image quality can be output as one frame of 4K ⁇ 2K size video.
  • the image quality adjustment mode can be selected while comparing with other image quality adjustment modes.
  • the image quality adjustment parameter table in the third embodiment does not have a parameter table, but may be set individually.
  • the number of image processing units is not limited to four, and N (N is an integer of 2 or more) image processing units. It may be a video processing system.
  • Embodiment 4 of the present invention will be described with reference to FIG.
  • FIG. 10 is a diagram showing a configuration of a video processing system according to Embodiment 4 of the present invention.
  • the connected video display device on the receiving side is not 4K ⁇ 2K resolution but HD resolution.
  • the system configuration of the video processing system at that time will be described.
  • 2-input AND circuits 1005 to 1008 for stopping (operation clock) are provided, and each of the AND circuits 1005 to 1008 receives a system clock and a system clock gating signal dedicated to its own image processing unit. It is.
  • the decoded video data is stored in HD size on an external memory such as DRAM (Dynamic Random Access Memory), and this is expanded to 4K x 2K resolution.
  • DRAM Dynamic Random Access Memory
  • the four image processing units 1001 to 1004 having HD size processing performance divide the video data into four and perform enlargement processing on each to output HD size video data to 4K ⁇ 2K.
  • the HD video data is up-converted to 4K ⁇ 2K video data.
  • the receiving video display device connected to the video processing system only has an HD size display resolution, for example, when connected by an HDMI cable, the maximum resolution of the video display device is set to the video processing system. Can be recognized.
  • the video processing system that has been recognized as being connected to a video display device having an HD size display resolution uses the system clock gating signal of each of the four image processing units 1001 to 1004 to obtain the system clock of the three image processing units. Stop.
  • the 4K ⁇ 2K video processing system it is possible to reduce the power consumption equivalent to the HD system when outputting the HD size video.
  • the 4K ⁇ 2K video processing system when the connected video display device is an HD size video display device, it is present for 4K ⁇ 2K image processing.
  • the system clocks operated by the three image processing units can be stopped. As a result, even in a 4K ⁇ 2K video processing system, it is possible to reduce the power equivalent to the HD system when outputting HD size video.
  • the present invention is useful as a video processing system because it can realize image processing on a boundary surface of a divided image without deterioration in image quality.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

 HDサイズの画像データを複数分割して4K×2K画像データへとアップコンバート処理及び画像処理する映像処理システムにおいて、HD信号に同期している4個の画像処理部101~104は、各々、1つの画像領域を4分割した画像データのうち1つを処理する。この際、画像処理部101~104は、各々、前記4分割された画像領域において隣接する分割境界面の画像データを、各ブランキング期間を用いて、各画像処理部101~104相互間でオーバーラップして処理する。各画像処理部101~104による画像処理後は、そのオーバーラップしているデータを削除し、その後に、4分割された領域の画像データを合成する。従って、複数分割した画像の分割境界面の処理は、画像の劣化が生じることなく行われる。

Description

映像処理システム
 本発明は、分割画像に対して画像処理を行って出力する映像処理システムに関するものである。
 Blu-ray Discの普及やデジタル放送開始など、映像データがHD(High Definition)解像度への高精度化が進んでいる。それに伴い、表示デバイス(プラズマパネル、液晶パネル、プロジェクタなど)の解像度も高精度化への進化を遂げており、HD解像度の表示デバイスが一般的になってきている。表示画面の拡大化と共に表示デバイスのより高精度への進化は止まることなく、HD解像度の4倍の4K×2K解像度のパネルが開発されている。今後、HD映像ソース(Blu-ray、デジタル放送などの映像データ)をより高精度(4K×2K解像度)の表示デバイスへ映し出すために、HDから4K×2Kに画像処理、つまりアップコンバートさせる技術が求められてくることが想像に難くない。
 従来のHD処理システムにおいて、4K×2Kサイズの画像を処理させようとした場合、処理性能を向上させるためCLK周波数を4倍にして対応することが考えられるが、これには微細プロセスの進化、高速伝送インターフェイスの進化を伴い、現実的な解ではない。
 そこで、従来では、4K×2Kシステムのような超解像度の画像処理に関しては、図11に示すような構成を有している。尚、このような従来の4K×2K画像処理システムは、例えば、特許文献1に記載されている。
 図11において、このシステムでは、HDサイズの4つの画像処理部1105~1108を有しており、入力画像データを4分割して処理を行う。擬似画素挿入部1101~1104は、前記画像処理部1105~1108の前段に設けられている。画像切り取り部109~112は、前記画像処理部1105~1108の後段に設けられている。
 前記擬似画素挿入部1101~1104は、画像データの分割境界面において、分割映像から演算により生成した擬似画素を有効画素領域の外側に挿入する処理を行う。その後、画像処理部1105~1108において処理を行うことにより、分割境界面の処理を端点処理でなく、擬似画素を用いた空間的な連続処理を実施することができる。後段の画像切り取り部1109~1112では、前段において挿入した擬似画素データ領域分を削除する。
 以上のような構成により、従来の超解像度の画像処理システムは、分割画像について、再合成時に分割境界面の画像の乱れを低減させる工夫が図られていた。
特開2007-108447号公報
 しかしながら、前記の構成における分割境界面の処理については、有効画素領域から生成した擬似画素を用いており、擬似画素の生成の方法如何では、擬似画素生成しない場合と同様に、後段の画像処理部を実行した後、分割境界面の画像の乱れを発生させてしまう場合があるという問題点を有していた。
 本発明は、前記課題に鑑みてなされたものであり、その目的は、映像データを分割して画像処理する映像処理システムにおいて、分割境界面の画像劣化をなくし、より高画質処理を行うことにある。
 前記目的を達成するために、本発明では、HD(Hign Definition)サイズの処理性能を持つHDの同期信号に同期した画像処理部をN個有する場合に、複数の領域に分割された各々の分割映像データの処理について、その分割領域に隣接する領域との画像境界面での画像処理をオーバーラップさせて行うこととする。
 具体的に、本発明の映像処理システムは、HD(Hign Definition)サイズの処理性能を持つHDの同期信号に同期したN個(Nは2以上の整数)の画像処理部と、前記N個の画像処理部のデータ転送領域を制御する領域分割計算部と、前記N個の画像処理部の画像処理モードを制御する画像処理モード制御部とを備え、N分割した映像データを各々前記N個の画像処理部で処理し、その後段においてその処理されたN個の画面を合成することを特徴とする。
 本発明は、前記映像処理システムにおいて、前記画像処理部は、前記領域分割計算部によりN分割された領域同士の隣り合う画像境界面のオーバーラップ領域を計算するオーバーラップ領域計算部と、前記オーバーラップ領域計算部の計算結果をもとに映像データのアクティブ期間を生成するアクティブ期間生成部と、前記アクティブ期間に対応するデータ転送を要求するデータ要求生成部と、境界面映像データをリサイズするリサイズ処理部と、前記画像処理モード制御部でモード設定される高画質化画質調整部と、オーバーラップ領域データを削除する画像切り取り部とにより構成されることを特徴とする。
 以上により、発明では、分割映像データの画像境界面の処理をオーバーラップさせて行うので、領域境界面の端点処理により後段で画像合成するときの画像境界面の乱れがなくなる。
 本発明は、前記映像処理システムにおいて、前記N個の画像処理部でのオーバーラップ領域の画像処理では、HD信号のブランキング期間を用いることを特徴とする。
 以上により、本発明では、オーバーラップ領域の画像処理をHD信号のブランキング期間を用いて行うので、オーバーラップ領域の画像処理増加分が吸収される。
 本発明は、前記映像処理システムにおいて、前記高画質化画質調整部は、映像の特徴量や動き検出結果の累積値を蓄積する機構を有し、各々の分割画像に対する累積値は、前記画像処理モード制御部により統合、判断され、その判断結果は前記高画質化画質調整部での再度のモード設定に使用されることを特徴とする。
 以上により、本発明では、分割された画像処理においても、同じ画像処理モードで動作させることができる。
 本発明は、前記映像処理システムにおいて、前記画像処理部は、複数画像プレーン合成可能な合成部を有し、前記領域分割計算部は、画面合成座標から合成画面の分割座標、サイズ情報を計算し、その計算結果は前記画像処理部のデータ要求生成部へ反映されて、N個に分割された映像データについて画面合成を行うことを特徴とする。
 以上により、本発明では、PinP(Picture in Picture)などの複数画面合成やOSD(On Screen Display)重畳を実現することができる。
 本発明の映像処理システムは、HD(Hign Definition)サイズの処理性能を持つHDの同期信号に同期したN個(Nは2以上の整数)の画像処理部と、前記N個の画像処理部の画像処理モードを制御する画像処理モード制御部とを備え、同一映像データの処理画像を前記N個の画像処理部で行い、前記画像処理モード制御部からは、各々別々の画像処理モードを前記N個の画像処理部に設定し、前記N個の画像処理部での画像処理の後段においてN個の画面を合成することを特徴とする。
 以上により、本発明では、同一の画像をN個の異なる画像処理モードで処理したN個の分割画像を合成して1画面で表示することができ、画像処理モードの比較をすることができる。
 本発明の映像処理システムは、HD(Hign Definition)サイズの処理性能を持つHDの同期信号に同期したN個(Nは2以上の整数)の画像処理部を有し、前記N個の画像処理部の各々の動作クロックを個別に停止させることができることを特徴とする。
 以上により、本発明では、HDサイズのデータをHDサイズで出力する場合には、(N-1)個の画像処理部の動作クロックを停止することにより、低消費化することができる。
 以上説明したように、本発明によれば、4K×2Kへの画像処理として、HDサイズの画像処理部をN個用いて、N分割した入力画像データの各々を画像処理した後、それ等の分割画像データを合成するときの画像境界面の乱れをなくすことができる。
 また、本発明によれば、4K×2Kへの画像処理として、同一の画像をN個の異なる画像処理モード処理したN個の分割画像を合成して、1画面で表示したので、画像処理モードの比較をすることができる。
 更に、本発明によれば、4K×2Kへの画像処理として、HDサイズの画像処理部をN個用いた場合にも、HDサイズのデータをHDサイズで出力する要求がある場合には、(N-1)個の画像処理部の動作クロックを停止することにより、低消費化を図ることができる。
図1は本発明の第1の実施形態の映像処理システムを示す図である。 図2は同映像処理システムに備える画像処理部の構成を示す図である。 図3は同映像処理システムの映像データの分割方法を示す図である。 図4は同画像処理部のタイミングチャートを示す図である。 図5は本発明の第2の実施形態の映像処理システムを示す図である。 図6は同映像処理システムに備える画像処理部の構成を示す図である。 図7は同映像処理システムの映像データの分割方法を示す図である。 図8は本発明の第3の実施形態の映像処理システムを示す図である。 図9は同映像処理システムに備える画像処理モード制御部の構成を示す図である。 図10は本発明の第4の実施形態の映像処理システムを示す図である。 図11は従来の映像処理システムを示す図である。
 以下、本発明の実施形態を、図面を参照しながら説明する。
 (実施形態1)
 以下、本発明の実施形態1について、図1~図4を用いて説明する。
 図1、図2は、本発明の実施形態1における映像処理システムの構成を示す図である。図3は、実施形態1における画像分割を表す図である。図4は、本発明の実施形態1の映像処理システムで実現されるタイミングチャート図である。
 先ず、図1を用いて、実施形態1のHD(High Definition)の画像データを4K×2K解像度へと拡大処理を行う映像処理システム100の構成について説明する。本実施形態1では、HDサイズの処理性能を持ち、HDの同期信号に同期した4個の画像処理部101~104を有しており、その4個の画像処理部101~104のデータ転送領域を制御する領域分割計算部105と、画像処理部101~104の画像処理モードを制御する画像処理モード制御部106とで構成されている。
 本実施形態1の各々の画像処理部101~104の構成について、図2を用いて説明する。領域分割計算部105から4分割し隣り合う画像境界面のオーバーラップ領域を計算するオーバーラップ領域計算部112と、このオーバーラップ領域計算部112をもとに画像処理部の処理アクティブ期間を生成するアクティブ期間生成部111と、アクティブ期間に対応するデータ転送を要求するデータ要求生成部110とを有し、境界面映像データをリサイズするリサイズ部(リサイズ処理部)107と、前記画像処理モード制御部106でモード設定される高画質化画質調整部108と、オーバーラップ領域データを削除する画像切り取り部109とで構成されている。
 以上のように構成された映像処理システムについて、以下、その動作を説明する。デジタル放送、又はHD対応Diskなどにおいて、復号化された映像データが、DRAM(Dynamic Random Access Memory)などの外部メモリー上に置かれている場合を考える。外部メモリー上の復号化された映像データ位置が、領域分割計算部105に設定される。4分割した映像データを各々の画像処理部101~104にデータ転送するために、分割データ位置を各々の画像処理部に設定する。このとき、分割方法は、HDサイズ(1920×1080)をQHDサイズ(960×540)の4領域(A、B、C、D)に分割する。
 前記4領域への画像分割について、図3を用いて説明する。ここで、左上の領域を領域A、右上の領域を領域B、右下の領域を領域C、左下の領域を領域Dとする。また、各々の転送開始位置を領域A(Xa,Ya)=(0,0)、領域B(Xb,Yb)=(960,0)、領域C(Xc,Yc)=(960,540)、領域D(Xd,Yd)=(0,540)とする。画像処理部101は、領域Aを処理する。画像処理部102は、領域Bを処理する。画像処理部103は、領域Cを処理する。画像処理部104は、領域Dを処理する。分割データ位置を受け取った画像処理部では、各々の分割位置を受け取り、分割境界面に関するオーバーラップ領域(α画素、βライン)を鑑みた計算をオーバーラップ領域計算部112において行い、それに応じたデータ転送サイズ、位置をデータ要求生成部110に反映し、また画像処理サイズもリサイズ部107、高画質化画質調整部108へと反映する。ここで、α、βは、少なくとも画像処理部におけるリサイズ部107、高画質化画質調整部108における水平方向、垂直方向の処理のTap数に鑑みて対応させるようにする。
 領域Aの画像処理部101の場合、分割データ位置(Xa,Ya)、データ転送サイズ((960+α)画素、(540+β)ライン分)がデータ要求生成部110、リサイズ部107、高画質化画質調整部108へと反映される。同様に、領域Bの画像処理部102の場合、分割データ位置(Xb-α、Yb)、データ転送サイズ((960+α)画素、(540+β)ライン分)が反映され、領域Cの画像処理部103の場合、分割データ位置(Xc-α、Yb-β)、データ転送サイズ((960+α)画素、(540+β)ライン分)が反映され、領域Dの画像処理部104の場合、分割データ位置(Xd、Yd-β)、データ転送サイズ((960+α)画素、(540+β)ライン分)が反映される。
 画像処理部の処理アクティブ期間を生成するアクティブ期間生成部111に関しても、前記オーバーラップ領域計算部112から、オーバーラップ領域の情報を受け取り、各々の画像処理領域に応じたアクティブ期間を生成する。
 図4は、垂直方向の各画像処理部101~104の処理アクティブ期間と処理ラインの関係を表すタイミングチャートである。領域A、領域Bに関しては、下側領域をβライン領域分オーバーラップさせて、画像処理を実行する。このとき、オーバーラップさせた下側領域の画像処理は、HDの垂直同期信号の下側の垂直ブランキング期間を用いて行う。領域C、領域Dに関しては、上側領域をβライン領域分オーバーラップさせて、画像処理を実行する。このとき、オーバーラップさせた上側領域の画像処理は、HDの垂直同期信号の上側の垂直ブランキング期間を用いて行うこととする。水平方向の処理においてもHDの水平同期信号のブランキング期間を用いて水平方向のオーバーラップ領域を含む画素の画像処理を実施する。
 前記リサイズ部107において、((960+α)画素、(540+β)ライン分)から、(2×(960+α)画素、2×(540+β)ライン分)に拡大された後に、画像処理モード制御部106でモードが設定された高画質化画質調整部108において、オーバーラップ領域を含む高画質化画質処理を実施した後、画像切り取り部109では、HDサイズ(1920×1080)に切り取りを行う。このとき、切り取られるライン及び画素は、垂直及び水平ブランキングの期間のものである。その後、各々の画像処理部101~104で同様に処理されたHDサイズに拡大された4領域のデータは、当該映像処理システム後に、4K×2Kサイズの映像として合成される。このとき、4領域の境界面は、前記オーバーラップ領域を用いて、端点処理を行うことなく、連続した映像データを用いて画像処理を実施しているため、合成した時の境界面が乱れることはない。
 また、高画質化画質調整部108において、映像の特徴量や動き検出結果の累積値を蓄積する機構を有し、それを元に画像処理モードを決定する画質調整機構(図示せず)を有している場合には、各々の分割画像に対する累積値を前記画像処理モード制御部106で統合、判断し、各々の高画質化画質調整部108に再度モード設定を行うことにより、分割された画像処理においても、各々同じ画像処理モードで動作させることができる。これにより、分割された映像が別々の画像処理モードで画像処理されて、合成時に不自然な画像になることはない。
 本実施形態1によれば、前記の構成により、映像データの分割時に、画像処理の処理Tap数に鑑みたオーバーラップ領域をHDの水平、垂直同期信号のブランキング期間を用いて画像処理することにより、分割境界面の画像処理を端点として扱うことなくリサイズ、高画質化処理を実施することができる。その後本来のアクティブ期間のみのデータのみを出力することにより、1つの映像データを分割して、別々の画像処理部101~104で処理を実施した後に合成しても、境界面の乱れを発生させることはないという効果を奏する。
 また、前記高画質化画質調整部108で映像の特徴量や動き検出結果の累積値を蓄積する機構を有し、各々の分割画像に対する累積値を前記画像処理モード制御部106で統合、判断し、高画質化画質調整部108に再度モード設定を行うことにより、分割された画像処理においても、同じ画像処理モードで動作させることができ、合成時に別々の画像処理モードを実施した映像を合成することを避けることができるという効果を得られる。
 また、本実施形態1中の外部メモリー上の復号化された映像データのサイズは、HD(1920×1080)以外に、インターレース素材(1920×540)やSDサイズや4K×2Kであっても良い。
 また、本実施形態1中の画像処理部101~104内において、リサイズ部107、高画質化画質調整部調整部108のデータパスの順序は、逆であっても良い。
 また、本実施形態1では、映像データを4分割して、4つの画像処理部を有しているが、4つに限定するものではなく、映像データをN(Nは2以上の整数)分割して、N個の画像処理部を有するシステムであっても良い。
 (実施形態2)
 次に、本発明の実施形態2について、図5~図7を用いて説明する。
 図5、図6は、本発明の実施形態2における映像処理システムの構成を示す図である。図7は、本実施形態2における画像分割を表す図である。
 先ず、図5を用いて、実施形態2のHD(High Definition)の画像データとSD(Standard Definition)の画像データをPinP(Picture in Picture)する映像を4K×2K解像度へと拡大処理を行う映像処理システム500の構成について説明する。
 本実施形態2では、HDサイズの処理性能を持ち、HDの同期信号に同期した4個の画像処理部を501~504有しており、その4個の画像処理部のデータ転送領域を制御する領域分割計算部505と、画像処理部501~504の画像処理モードを制御する画像処理モード制御部506とで構成されている。
 本実施形態2の各々の画像処理部501~504の構成について図6を用いて説明する。領域分割計算部505の出力から、4分割し、隣り合う画像境界面のオーバーラップ領域を計算するオーバーラップ領域計算部515と、オーバーラップ領域計算部515の計算結果をもとに画像処理部501~504の処理アクティブ期間を生成するアクティブ期間生成部514と、アクティブ期間に対応するデータ転送を要求する2つのデータ要求生成部512、513とを有し、境界面映像データをリサイズする2つのリサイズ部507、508と、複数画像プレーン合成可能な合成部509とを有し、前記画像処理モード制御部506でモード設定される高画質化画質調整部510と、オーバーラップ領域データを削除する画像切り取り部511とにより、構成されている。
 以上のように構成された映像処理システムについて、以下、その動作を説明する。デジタル放送、又はHD対応Diskなどにおいて、復号化された映像データが、DRAM(Dynamic Random Access Memory)などの外部メモリー上にHDサイズのものが1つとSDサイズのものが1つ置かれている場合を考える。このとき、最終的にSDサイズの映像がHDサイズの映像の(i,j)位置を基点にPinPされることとする。
 外部メモリー上の復号化された各々の映像データ位置が、領域分割計算部505に設定される。4分割した映像データを各々の画像処理部501~504にデータ転送するために、分割データ位置を各々の画像処理部501~504に設定する。このとき、図7に示すように、分割方法は、HDサイズ(1920×1080)をQHDサイズ(960×540)の4領域(A、B、C、D)に分割を行う。ここで、左上の領域を領域A、右上の領域を領域B、右下の領域を領域C、左下の領域を領域Dとする。また、各々の転送開始位置を領域A(Xa,Ya)=(0,0)、領域B(Xb,Yb)=(960,0)、領域C(Xc,Yc)=(960,540)、領域D(Xd,Yd)=(0,540)である。画像処理部501は、領域Aを処理する。画像処理部502は、領域Bを処理する。画像処理部503は、領域Cを処理する。画像処理部504は、領域Dを処理する。
 SDサイズ(720×480)の分割方法については、画面合成位置、合成画面サイズから、領域分割計算部505において計算され、画像処理部501~504の転送を制御する。
 1)(i,j)が領域A、(i+720,j)が領域B、(i,j+480)が領域Cに存在する場合、つまり((960-720)<i<960、(540-480)<j<540)のとき、SDサイズの転送開始位置は、
(Pa,Qa)=(0,0)、
(Pb,Qb)=(960-i,0)、
(Pc,Qc)=(960-i,540-j)、
(Pd,Qd)=(0,540-j)
とする。
 また、転送画像サイズについては、
SDaは(960-i)×(540-j)、
SDbは(720-(960-i))×(540-j)
SDcは(720-(960-i))×(480-(540-j))
SDdは(960-i)×(480-(540-j))
であり、各々の領域A、領域B、領域C、領域Dにおける分割画面の画面合成位置は、
(ia,ja)=(i,j)、
(ib,jb)=(0,j)、
(ic,jc)=(0,0)、
(id,jd)=(i,0)
である。
 2)(i,j)が領域A、(i+720,j)が領域A、(i,j+480)が領域Cに存在する場合、つまり(i≦(960-720)、(540-480)<j<540)のとき、領域B、領域Cに対しては、画面合成されることはないので、画像処理部502、503に分割されたSDサイズ画面は転送されない。領域A、領域Dに転送されるSDサイズの転送開始位置は、
(Pa,Qa)=(0,0)、
(Pd,Qd)=(0,540-j)
とする。
 また、転送画像サイズについては、
SDaは720×(540-j)、
SDdは720×(480-(540-j))
であり、各々の領域A、領域Dにおける分割画面の画面合成位置は、
(ia,ja)=(i,j)、
(id,jd)=(i,0)
である。
 3)(i,j)が領域A、(i+720,j)が領域B、(i,j+480)が領域Aに存在する場合、つまり((960-720)<i<960,j≦(540-480))のとき、領域C、領域Dに対しては、画面合成されることはないので、画像処理部503、504に分割されたSDサイズ画面は転送されない。領域A、Bに転送されるSDサイズの転送開始位置は、
(Pa,Qa)=(0,0)、
(Pb,Qb)=(960-i,0)
とする。
 また、転送画像サイズについては、
SDaは(960-i)×540、
SDbは(720-(960-i))×540
であり、各々の領域A、領域Bにおける分割画面の画面合成位置は、
(ia,ja)=(i,j)、
(ib,jb)=(0,j)
である。
 4)(i,j)が領域A、(i+720,j)が領域A、(i,j+480)が領域Aに存在する場合、つまり(i≦(960-720),j≦(540-480))のとき、領域B、領域C、領域Dに対しては、画面合成されることはないので、画像処理部502、503、504に分割されたSDサイズ画面は転送されない。領域Aに転送されるSDサイズの転送開始位置は、
(Pa,Qa)=(0,0)
とする。
 また、転送画像サイズについては、
SDaは720×480
であり、領域Aにおける分割画面の画面合成位置は、
(ia,ja)=(i,j)
である。
 5)(i,j)が領域B、(i,j+480)が領域Cに存在する場合、つまり(<960≦i,(540-480)<j<540)のとき、領域A、領域Dに対しては、画面合成されることはないので、画像処理部501、504に分割されたSDサイズ画面は転送されない。領域B、領域Cに転送されるSDサイズの転送開始位置は、
(Pb,Qb)=(0,0)、
(Pc,Qc)=(0,540-j)
とする。
 また、転送画像サイズについては、
SDbは720×(540-j)
SDcは720×(480-(540-j))
であり、各々の領域B、領域Cにおける分割画面の画面合成位置は、
(ib,jb)=(i,j)、
(ic,jc)=(i,0)
である。
 6)(i,j)が領域B、(i,j+480)が領域Bに存在する場合、つまり(i≦(960-720),j≦(540-480))のとき、領域A、領域C、領域Dに対しては、画面合成されることはないので、画像処理部501、503、504に分割されたSDサイズ画面は転送されない。領域Aに転送されるSDサイズの転送開始位置は、
(Pb,Qb)=(0,0)
とする。
 また、転送画像サイズについては、
SDbは720×480
であり、領域Bにおける分割画面の画面合成位置は、
(ib,jb)=(i,j)
である。
 7)(i,j)が領域D、(i+720,j)が領域Cに存在する場合、つまり((960-720)<i<960,540≦j)のとき、領域A、領域Bに対しては、画面合成されることはないので、画像処理部501、502に分割されたSDサイズ画面は転送されない。領域C、領域Dに転送されるSDサイズの転送開始位置は、
(Pc,Qc)=(0,0)、
(Pd,Qd)=(960-i,0)
とする。
 また、転送画像サイズについては、
SDcは(720-(960-i))×540
SDdは(960-i)×540
であり、各々の領域C、領域Dにおける分割画面の画面合成位置は、
(ic,jc)=(0,j)、
(id,jd)=(0,0)
である。
 8)(i,j)が領域D、(i+720,j)が領域Dに存在する場合、つまり(i≦(960-720),540≦j)のとき、領域A、領域B、領域Cに対しては、画面合成されることはないので、画像処理部501、502、503に分割されたSDサイズ画面は転送されない。領域Dに転送されるSDサイズの転送開始位置は、
(Pd,Qd)=(0,0)
とする。
 また、転送画像サイズについては、
SDdは720×480、
であり、領域Bにおける分割画面の画面合成位置は、
(id,jd)=(i,j)
である。
 9)(i,j)が領域Cに存在する場合、つまり(960≦i,540≦j)のとき、領域A、領域B、領域Dに対しては、画面合成されることはないので、画像処理部501、502、504に分割されたSDサイズ画面は転送されない。領域Dに転送されるSDサイズの転送開始位置は、
(Pd,Qd)=(0,0)
とする。
 また、転送画像サイズについては、
SDdは720×480
であり、領域Bにおける分割画面の画面合成位置は、
(id,jd)=(i,j)
である。
 HDサイズの映像、SDサイズの映像の各々の分割データ位置、転送サイズ、画面合成位置を受け取った各々の画像処理部501~504では、分割境界面に関するオーバーラップ領域(α画素、βライン)を鑑みた計算をオーバーラップ領域計算部515において行い、それに応じたデータ転送サイズ、位置をデータ要求生成部512、513に反映し、また画像処理サイズもリサイズ部507、508、高画質化画質調整部510へと反映する。ここで、α、βは、少なくとも画像処理部におけるリサイズ部507、508、高画質化画質調整部510における水平方向、垂直方向の処理のTap数に鑑みて対応させるようにする。
 前記リサイズ部507、508により、HDサイズの分割映像データは、((960+α)画素、(540+β)ライン)から、(2×(960+α)画素、2×(540+β)ライン)に拡大され、SDサイズの分割映像データも各々の分割データサイズを(u画素、vライン)とすると、(2×(u+α)画素、2×(v+β)ライン)に拡大する。その後、合成部509において、画面合成位置(2in,2jn)(n=a,b,c,d)を基に画面合成を行う。画像処理モード制御部506でモードが設定された高画質化画質調整部510において、オーバーラップ領域を含む高画質化画質処理を実施した後、画像切り取り部511では、HDサイズ(1920×1080)に切り取りを行う。このとき、切り取られるライン及び画素は、垂直及び水平ブランキングの期間のものである。その後、各々の画像処理部501~504で同様に処理されたHDサイズに拡大された4領域のデータは、当該映像処理システム後に、4K×2Kサイズの映像として合成される。このとき、4領域の境界面は、前記オーバーラップ領域を用いて、端点処理を行うことなく、連続した映像データを用いて画像処理を実施しているため、合成した時の境界面の乱れることなく、HDサイズとSDサイズとのPinPを実現することができる。
 本実施形態2によれば、前記の構成により、画面合成位置、合成画面サイズから、領域分割計算部505において計算し、画像処理部501~504の転送を制御することにより、2つの映像データを各々4分割して、別々の画像処理部501~504で各々2画面合成処理を実施した後に、各々4画面を合成しても、境界面の乱れを発生させることはないという効果を奏する。
 また、本実施形態2中の外部メモリー上の復号化された映像データのサイズは、HD(1920×1080)、SD(720×480)以外に、インターレース素材(1920×540)や4K×2Kであっても良い。
 また、本実施形態2中の外部メモリー上の復号化された映像データのサイズは、映像データ以外にOSD(On Screen Display)データであっても良い。
 また、本実施形態2中の2画面合成方法は、PinP(Picture in Picture)以外にも、OSD(On Screen Display)データの重畳であっても良い。
 また、本実施形態2では、2つの映像データを4分割して、4つの画像処理部を有しているが、4つに限定するものではなく、映像データをN(Nは2以上の整数)分割して、N個の画像処理部を有するシステムであっても良い。
 (実施形態3)
 以下、本発明の実施形態3について、図8及び図9を用いて説明する。
 図8、図9は、本発明の実施形態3における映像処理システムの構成を示す図である。
 図8を用いて、実施形態3のHD(High Definition)から4K×2K解像度に拡大する映像処理システムにおいて、ユーザーが好みの画質調整を比較しながら実行、選択できるシステム800の構成を説明する。実施形態3では、HDサイズの処理性能を持ち、HDの同期信号に同期した4個の画像処理部801~804を有しており、画像処理部801~804の画像処理モードを制御する画像処理モード制御部805を有する。
 本実施形態3の画像処理モード制御部805の構成を図9に示す。画像処理部801~804の画質調整の設定パラメータ群を保持している画質調整パラメータテーブル806と、そのパラメータテーブルから設定値を引き抜くためのアドレスを生成する画質調整パラメータ選択部807とを有した構成をしている。
 以上のように構成された映像処理システムについて、以下、その動作を説明する。
 デジタル放送、又はHD対応Diskなどにおいて、復号化された映像データが、DRAM(Dynamic Random Access Memory)などの外部メモリー上にHDサイズのものが置かれており、これをユーザーが好みの画質調整モードを選択するために4種類の画質調整を行ったHDサイズの画像を当該映像処理システム後に、4K×2Kサイズの映像として合成する場合を考える。先ず、外部メモリー上の復号化された映像データ位置が、各々の画像処理部801~804に同じHDデータ転送するために、同様のデータ転送サイズ、位置、画像処理サイズが画像処理部801~804設定される。
 画像処理モード制御部805は、通常モードのときは、画質調整パラメータ選択部807で対応した画質調整パラメータテーブル806のアドレスが選択され、同じ画質調整の設定パラメータが、4個の画像処理部801~804の画像処理モードとして各々に設定される。本実施形態3においては、画質調整をユーザーが比較できるモードが画像処理モード制御部805に設定されると、画質調整パラメータ選択部807では、ユーザーに比較される4種類の画質調整モードの画質調整パラメータテーブル806に対するアドレスが生成され、画質調整パラメータテーブル806からは、4種類の画質調整パラメータが選択され、引き抜かれる。その4種類の画質調整パラメータは各々の画像処理部801~804へと反映される。
 4個の画像処理部801~804には、同じHD画像データが各々に入力されるように転送が制御される。このとき4個の画像処理部801~804が有する図2に示したような高画質化画質調整部108では、別々の画質調整モードが設定されており、同じHD画像データから4種類の画像処理されたHD画像データが画像処理部801~804から出力される。その後、当該映像処理システム後に、4K×2Kサイズの映像として合成される。これにより、同じHD画像データを4種類の高画質画質調整されたものが1フレームの4K×2Kの画像に4分割して出画されることになる。
 本実施形態3によれば、前記の構成により、同じHD画像データを4種類の高画質画質調整されたものが1フレームの4K×2Kサイズの映像として出画することができることにより、ユーザーが好みの画質調整モードを他の画質調整モードと比較しながら選択することができるという効果を奏する。
 また、本実施形態3中の画質調整パラメータテーブルは、パラメータテーブルを持つものでなく、個別に各々設定するようなものであっても良い。
 また、本実施形態3では、1つの映像データについて、4つの画像処理部を有しているが、4つに限定するものではなく、N(Nは2以上の整数)個の画像処理部を有する映像処理システムであっても良い。
 (実施形態4)
 以下、本発明の実施形態4について、図10を用いて説明する。
 図10は、本発明の実施形態4における映像処理システムの構成を示す図である。
 図10を用いて、実施形態4のHD(High Definition)から4K×2K解像度に拡大することができる映像処理システムにおいて、接続された受信側の映像表示装置が4K×2K解像度ではなく、HD解像度であるときの映像処理システムのシステムの構成を説明する。実施形態4では、HDサイズの処理性能を持ち、HDの同期信号に同期した4個の画像処理部1001~1004を有しており、その画像処理部1001~1004が各々個別に動作するシステムクロック(動作クロック)を停止させる2入力AND回路1005~1008が備えられ、そのAND回路1005~1008には、各々、システムクロックと自己の画像処理部専用のシステムクロックゲーティング信号とが入力される構成である。
 以上のように構成された映像処理システムについて、以下、その動作を説明する。
 デジタル放送、又はHD対応Diskなどにおいて、復号化された映像データが、DRAM(Dynamic Random Access Memory)などの外部メモリー上にHDサイズのものが置かれており、これを、4K×2K解像度に拡大出力できる映像処理システムであるが、接続された受信側の映像表示装置が、HDの表示解像度だった場合を考える。
 通常、HDサイズの処理性能を持つ4つの画像処理部1001~1004は、HDサイズの映像データを4K×2K出力させるために、映像データを4つに分割して各々で拡大処理を行うことにより、HD映像データを4K×2Kの映像データへとアップコンバートさせる。しかしながら、映像処理システムに接続される受信側の映像表示装置が、HDサイズ表示解像度しか伴わなかった場合、例えば、HDMIケーブルで接続されている場合などは、映像表示装置の最大解像度を映像処理システムが認識することができる。
 HDサイズの表示解像度の映像表示装置と接続されたと認識した映像処理システムは、4つの画像処理部1001~1004のうち、個別のシステムクロックゲーティング信号を用いて3つの画像処理部のシステムクロックを停止する。これにより、当該4K×2K映像処理システムにおいて、HDサイズの映像出力時には、HDシステム相当のみの電力消費を低下することができる。
 本実施形態4によれば、前記の構成により、4K×2K映像処理システムにおいて、接続されている映像表示装置がHDサイズの映像表示装置であった場合、4K×2Kの画像処理のために有している4つの画像処理部1001~1004のうち、3つの画像処理部の動作させているシステムクロックを停止することができる。そのことにより、4K×2K映像処理システムにおいても、HDサイズの映像出力時には、HDシステム相当に低電力化することができるという効果を奏する。
 以上説明したように、本発明は、分割した画像を画質劣化なく境界面の画像処理を実現できるので、映像処理システムとして有用である。
100、500、800、
 1000、1100         映像処理システム
101~104、501~504、
 801~804、1001~1004、
   1105~1108       画像処理部
105、505            領域分割計算部
106、506、805        画像処理モード制御部
107、507、508        リサイズ部(リサイズ処理部)
108、510            高画質化画質調整部
109、511、1109~1102  画像切り取り部
110、512、513        データ要求生成部
111、514            アクティブ期間生成部
112、515            オーバーラップ領域計算部
509                合成部
806                画質調整パラメータテーブル
807                画質調整パラメータ選択部
1005~1008          AND回路
1101~1104          擬似画素挿入部

Claims (5)

  1.  HD(Hign Definition)サイズの処理性能を持つHDの同期信号に同期したN個(Nは2以上の整数)の画像処理部と、
     前記N個の画像処理部のデータ転送領域を制御する領域分割計算部と、
     前記N個の画像処理部の画像処理モードを制御する画像処理モード制御部とを備え、
     N分割した映像データを各々前記N個の画像処理部で処理し、その後段においてその処理されたN個の画面を合成する
     ことを特徴とする映像処理システム。
  2.  前記請求項1記載の映像処理システムにおいて、
     前記画像処理部は、
     前記領域分割計算部によりN分割された領域同士の隣り合う画像境界面のオーバーラップ領域を計算するオーバーラップ領域計算部と、
     前記オーバーラップ領域計算部の計算結果をもとに映像データのアクティブ期間を生成するアクティブ期間生成部と、
     前記アクティブ期間に対応するデータ転送を要求するデータ要求生成部と、
     境界面映像データをリサイズするリサイズ処理部と、
     前記画像処理モード制御部でモード設定される高画質化画質調整部と、
     オーバーラップ領域データを削除する画像切り取り部とにより構成される
     ことを特徴とする映像処理システム。
  3.  前記請求項2記載の映像処理システムにおいて、
     前記N個の画像処理部でのオーバーラップ領域の画像処理では、HD信号のブランキング期間を用いる
     ことを特徴とする映像処理システム。
  4.  前記請求項3記載の映像処理システムにおいて、
     前記高画質化画質調整部は、映像の特徴量や動き検出結果の累積値を蓄積する機構を有し、
     各々の分割画像に対する累積値は、前記画像処理モード制御部により統合、判断され、その判断結果は前記高画質化画質調整部での再度のモード設定に使用される
     ことを特徴とする映像処理システム。
  5.  前記請求項3記載の映像処理システムにおいて、
     前記画像処理部は、複数画像プレーン合成可能な合成部を有し、
     前記領域分割計算部は、画面合成座標から合成画面の分割座標、サイズ情報を計算し、その計算結果は前記画像処理部のデータ要求生成部へ反映されて、N個に分割された映像データについて画面合成を行う
     ことを特徴とする映像処理システム。
PCT/JP2009/002257 2008-06-05 2009-05-21 映像処理システム WO2009147795A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010515746A JPWO2009147795A1 (ja) 2008-06-05 2009-05-21 映像処理システム
US12/906,705 US20110032422A1 (en) 2008-06-05 2010-10-18 Video processing system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-147900 2008-06-05
JP2008147900 2008-06-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/906,705 Continuation US20110032422A1 (en) 2008-06-05 2010-10-18 Video processing system

Publications (1)

Publication Number Publication Date
WO2009147795A1 true WO2009147795A1 (ja) 2009-12-10

Family

ID=41397881

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/002257 WO2009147795A1 (ja) 2008-06-05 2009-05-21 映像処理システム

Country Status (3)

Country Link
US (1) US20110032422A1 (ja)
JP (1) JPWO2009147795A1 (ja)
WO (1) WO2009147795A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015184668A (ja) * 2014-03-26 2015-10-22 キヤノン株式会社 画像出力装置、画像表示装置、画像表示モジュール、及び、それらの制御方法
WO2019038651A1 (ja) * 2017-08-24 2019-02-28 株式会社半導体エネルギー研究所 画像処理方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8520147B1 (en) * 2011-06-16 2013-08-27 Marseille Networks, Inc. System for segmented video data processing
EP2739052A4 (en) * 2011-07-26 2015-01-21 Lg Electronics Inc VIDEO STREAM TRANSMITTING APPARATUS, VIDEO STREAM RECEIVING APPARATUS, VIDEO STREAM TRANSMITTING METHOD, AND VIDEO STREAM RECEIVING METHOD
US10457209B2 (en) * 2012-02-22 2019-10-29 Magna Electronics Inc. Vehicle vision system with multi-paned view
MX341101B (es) * 2012-08-10 2016-08-08 Lg Electronics Inc Aparato transceptor de señales y metodo para transmitir y recibr señales.
KR102095272B1 (ko) * 2013-10-10 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN104836974B (zh) * 2015-05-06 2019-09-06 京东方科技集团股份有限公司 视频播放器、显示装置、视频播放系统和视频播放方法
JP2017191145A (ja) * 2016-04-11 2017-10-19 キヤノン株式会社 画像処理装置、画像処理方法、およびプログラム
JPWO2019111815A1 (ja) * 2017-12-06 2020-12-17 シャープ株式会社 映像処理装置および表示装置
CN110264473B (zh) * 2019-06-13 2022-01-04 Oppo广东移动通信有限公司 基于多帧图像的图像处理方法、装置及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10234043A (ja) * 1997-02-20 1998-09-02 Toshiba Corp 動画像符号化/復号化装置
JP2006522977A (ja) * 2003-04-10 2006-10-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 空間画像変換装置及び方法
JP2006340183A (ja) * 2005-06-03 2006-12-14 Canon Inc 画像符号化装置及び画像符号化方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239455B2 (ja) * 1992-08-13 2001-12-17 日本電気株式会社 画像表示装置
KR100249235B1 (ko) * 1997-12-31 2000-03-15 구자홍 에이치디티브이 비디오 디코더
JP2001036844A (ja) * 1999-07-16 2001-02-09 Nec Corp 画質確認装置、画質確認方法及びそのプログラムを記録した記録媒体
US6781585B2 (en) * 2000-01-11 2004-08-24 Sun Microsystems, Inc. Graphics system having a super-sampled sample buffer and having single sample per pixel support
JP2001346201A (ja) * 2000-03-27 2001-12-14 Sony Corp 画像符号化装置とその方法、画像復号化装置とその方法、画像記録装置、画像伝送装置
JP3497499B2 (ja) * 2002-03-14 2004-02-16 三菱電機株式会社 三次元グラフィック描画装置
AU2003280127A1 (en) * 2002-12-18 2004-07-09 Koninklijke Philips Electronics N.V. Clipping of media data transmitted in a network
JP4736659B2 (ja) * 2005-09-15 2011-07-27 ソニー株式会社 多画面テレビジョン受像機リモートコントロールシステム、リモートコントローラおよび動作方法、多画面テレビジョン受像機および動作方法、記録媒体、並びにプログラム
JP4760288B2 (ja) * 2005-10-13 2011-08-31 ソニー株式会社 画像表示システム、表示装置、画像再合成装置、画像再合成方法及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10234043A (ja) * 1997-02-20 1998-09-02 Toshiba Corp 動画像符号化/復号化装置
JP2006522977A (ja) * 2003-04-10 2006-10-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 空間画像変換装置及び方法
JP2006340183A (ja) * 2005-06-03 2006-12-14 Canon Inc 画像符号化装置及び画像符号化方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015184668A (ja) * 2014-03-26 2015-10-22 キヤノン株式会社 画像出力装置、画像表示装置、画像表示モジュール、及び、それらの制御方法
WO2019038651A1 (ja) * 2017-08-24 2019-02-28 株式会社半導体エネルギー研究所 画像処理方法
CN110998703A (zh) * 2017-08-24 2020-04-10 株式会社半导体能源研究所 图像处理方法
JPWO2019038651A1 (ja) * 2017-08-24 2020-10-01 株式会社半導体エネルギー研究所 画像処理方法
US11502003B2 (en) 2017-08-24 2022-11-15 Semiconductor Energy Laboratory Co., Ltd. Image processing method
JP7562783B2 (ja) 2017-08-24 2024-10-07 株式会社半導体エネルギー研究所 画像処理方法

Also Published As

Publication number Publication date
JPWO2009147795A1 (ja) 2011-10-20
US20110032422A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
WO2009147795A1 (ja) 映像処理システム
JP4646446B2 (ja) 映像信号処理装置
JP2005124167A (ja) フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置
JP2004173277A (ja) 画面分割機能を有する映像ディスプレイ装置
US7626601B2 (en) Video signal processing apparatus and video signal processing method
US20120256962A1 (en) Video Processing Apparatus and Method for Extending the Vertical Blanking Interval
US6747656B2 (en) Image processing apparatus and method of the same, and display apparatus using the image processing apparatus
JP6448189B2 (ja) 映像処理装置
JP3685668B2 (ja) マルチスクリーン用画面合成装置
KR100757735B1 (ko) 디스플레이 장치에서 메모리 최소화를 위한 수평 라인 활성시점 결정 방법 , 이를 이용하는 피아이피 수행방법 및이를 이용한 디스플레이 장치.
JP5676924B2 (ja) 投影装置及び投影方法
JP6049910B2 (ja) 映像処理装置及び映像表示装置
JP2001092432A (ja) 表示装置
JP2007057586A (ja) 画像処理装置、画像処理方法及びテレビ受信機
JP2005331674A (ja) 画像表示装置
JP4640587B2 (ja) 映像表示装置、映像処理装置並びに映像処理方法
KR100672617B1 (ko) Hd급 디인터레이싱 구현 장치 및 구현 방법
JP2007094391A (ja) 動画像表示装置
JPH11177884A (ja) マルチ画面表示装置
JP2005292414A (ja) 画像出画制御装置
JP6289559B2 (ja) 画像表示装置
JP2000098962A (ja) 固定画素表示装置および固定画素表示方法
JP2006310906A (ja) 映像信号処理装置
JP5534948B2 (ja) 画像処理装置及びその制御方法
JPH01276331A (ja) ビデオ合成装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09758062

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010515746

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09758062

Country of ref document: EP

Kind code of ref document: A1