WO2004084593A1 - 回路基板の微細スルーホール導通部の形成法 - Google Patents
回路基板の微細スルーホール導通部の形成法 Download PDFInfo
- Publication number
- WO2004084593A1 WO2004084593A1 PCT/JP2000/004198 JP0004198W WO2004084593A1 WO 2004084593 A1 WO2004084593 A1 WO 2004084593A1 JP 0004198 W JP0004198 W JP 0004198W WO 2004084593 A1 WO2004084593 A1 WO 2004084593A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- hole
- wiring pattern
- layer
- circuit board
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Definitions
- the present invention relates to a method for forming a fine through-hole conductive portion of a circuit board capable of reliably forming a fine through-hole in a flexible circuit board or the like requiring high-density wiring.
- Holes that are conductively connected in such a manner are known as SVHs, blind through holes or simply via holes. Since this method uses a chemical resin etching means or a laser means, it is possible to form a fine hole, but it is not a conductive hole penetrating a circuit board.
- the laser means is used to connect one of the outer conductive layers.
- a through hole partially blocked by the inner wiring pattern is formed, and a laser means is used to form a through hole partially blocked by the inner wiring pattern from the other outer conductive layer within a range permitted by the through hole.
- the method is characterized in that a stepped through-hole is formed by forming another through-hole having a displaced position, and then a through-hole plating process is performed.
- the pattern shape of the portion where the through-hole conduction is to be achieved in the inner-layer wiring pattern is formed to be larger than the shape of the conductive layer removing hole formed in both outer conductive layers, and the inner layer wiring of this through-hole conductive portion is formed.
- the conductive layer such as copper foil is removed to about half the size of that part, and through-hole plating is performed by using ordinary electroless plating and electrolytic plating. Can be used together.
- the contact area between the inner-layer wiring pattern and the through-hole plating can be suitably increased, so that the inner-layer wiring pattern can be formed even with a fine through-hole conductive structure.
- the reliability of electrical connection between the outer layer and the outer conductive layers can be remarkably improved, and a circuit board having a multilayer high-density wiring can be obtained.
- FIG. 1 is a conceptual cross-sectional configuration diagram of a through-hole conductive portion obtained by employing a method for forming a fine through-hole conductive portion of a circuit board according to the present invention
- FIG. 2 is a diagram for explaining a mutual arrangement relationship between an inner wiring pattern and each hole provided in both outer conductive layers.
- FIG. 1 is a conceptual cross-sectional configuration diagram of a through-hole conductive portion obtained by employing the method for forming a fine through-hole conductive portion of a circuit board according to the present invention.
- FIG. 4 is a diagram for explaining a mutual arrangement relationship with each hole provided in an outer conductive layer.
- reference numeral 1 denotes a first insulating layer.
- One outer conductive layer 2 made of copper foil or the like is provided on an upper surface of the first insulating layer 1 and a second insulating layer is provided.
- the outer surface of the layer 3 has another outer conductive layer 5 also made of copper foil or the like, and inside these two insulating layers 1 and 3, for example, a land-shaped inner layer wiring pattern 4 is formed.
- the circuit board has a structure.
- a through hole 6 whose cross section is shifted stepwise as shown in the figure is formed between each of the outer conductive layers 2 and 5 and the inner wiring pattern 4. 6
- the printing layer 7 is provided.
- the through holes 6 are formed so as to be shifted stepwise, the contact area of the through hole make-up layer 7 with the inner wiring pattern 4 is enlarged as shown in the figure, and accordingly, the electrical contact with the outer conductive layers 2 and 5 on both sides is made. Good reliability of the dynamic connection can be secured.
- a through hole having a hole diameter of about 0.1 mm can be formed by irradiating a laser such as an excimer laser, a carbon dioxide gas laser or a Jag laser from one of the outer conductive layers 2. Then, from the other outer conductive layer 5 side, a through-hole is formed at a position shifted from the above-mentioned through-hole position by about 0.1 mm by about 0.5 mm by laser irradiation means. can get. Since the plating liquid sufficiently penetrates even in such a fine stepped through hole 6, the fine through hole 6 effectively contributes to increasing the density of the wiring pattern.
- a laser such as an excimer laser, a carbon dioxide gas laser or a Jag laser
- a glass epoxy resin / polyimide resin film used for an ordinary circuit board can be used as the first and second insulating layers 1 and 3. Since the stepped through-hole 6 is formed by the laser irradiation means as described above, a predetermined portion of each of the outer conductive layers 2 and 5 on both sides is provided with a removed portion hole 2A, 5A of the conductive layer corresponding to the above hole diameter. Are provided in advance as shown in FIG. At the stage where the stepped through-holes 6 are formed, it is preferable to perform immersion treatment in a permanganic acid solution as a means for removing residues in the holes in order to obtain a good plating layer. .
- FIG. 2 is a diagram for explaining the mutual arrangement relationship between the inner wiring pattern 4 and the holes 2A and 5A provided in the outer conductive layers 2 and 5, respectively.
- the main point of manufacturing the board is as follows. In order to form layer 4, copper foil thickness 18 ⁇ m, adhesive layer thickness 18 ⁇ m and polyimide resin film thickness as color border layer 25 ⁇ m single-sided copper-clad laminate Then, a land-like inner layer wiring pattern 4 was formed together with other necessary wiring patterns according to a conventional method. At this time, a hole 4A is simultaneously formed in the center of the land-shaped inner layer wiring pattern 4. In this case, the outer diameter of the land-shaped inner layer wiring pattern 4 was set to 0.3000 mm, and the inner diameter of the hole 4A was set to 0.120 mm.
- a polyimide film with an adhesive having a total thickness of 50 / m and a polyester-based interlayer adhesive having a thickness of 50 m are placed on both sides of the circuit board on which the inner layer wiring pattern 4 is formed, through which the copper foil thickness is increased.
- an etching removal portion of the copper foil is formed so that the inner diameter of each of the holes 2A and 5A is 0.150 mm with respect to the one outer conductive layer 2 and the other outer conductive layer 5. did.
- the position of both the hole 2 A 3 5 A is formed to be shifted 0. 0 5 0 mm as indicated at D in its center.
- the hole 4A of the land-shaped inner wiring pattern 4 is approximately 80% of the size of each hole 2A, 5A formed in both outer conductive layers 2, 5. .
- the through-hole 6 is purified by immersion treatment in the permanganic acid solution described above, and electroless copper plating treatment and electrolytic copper plating treatment are performed by a conventional method to form the through-hole plating layer 7. did.
- the contact area of the through-hole plating layer with respect to the inner layer wiring pattern is preferably enlarged. Therefore, the reliability of the electrical connection between the inner wiring pattern and the outer conductive layers on both sides can be reliably ensured.
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
明 細 書 回路基板の微細スルーホール導通部の形成法 技術分野
本発明は、 高密度配線が要求される可撓性回路基板等に微細なスルー ホールを確実に形成可能な回路基板の微細スルーホール導通部の形成法 に関する。 背景技術
回路基板の両面の配線パターンを相互に導通させる手段としては、 所 要箇所にドリル等で貫通孔を穿設し、 この貫通孔の内面にスルーホール メツキを施すのが一般的である。
ここで、 より高密度の配線パ夕ーンを形成する上では、 スルーホール の穴径をできるだけ小さく形成するのが有利である。 しかし、 ドリル手 段による穿設加工では直径 0 . 4 m m程度の穴を形成するのが限度であ り、 これは高密度な配線を要望される際には支障となる。
また、 多層回路基板の場合では、 一般に内層配線パ夕一ンと外層配線 パターンとの導通もスルーホールメツキにより達成されているが、 内層 配線パ夕ーンはスルーホールの内壁でメツキによってのみ電気的に接続 が図られており、 この構造ではスルーホールメヅキと内層配線パターン との接触面積は差程大きくはなく、 従って、 熱膨張等の原因によるクラ ックが発生しやすいので接続導通の信頼性が良好であるとは云い難い。 更に、 多層回路基板に於いて、 外層配線パターンと内層配線パターンと を相互導通させる手法として、 例えば特閧昭 4 9 - 7 8 1 7 1号公報等 で貫通孔¾設けたマスクを介してレーザ—照射手段により貫通孔を穿設
する技術が開示されている。 斯かる手法により導通接続された孔は S V H、 即ちブラインドスルーホール又は単にビアホールとして知られてい る。 この手法は化学的樹脂エッチング手段或いはレーザ—手段を使用す るので、 微細な孔加工が可能であるが、 回路基板を貫通する導通穴では ない。
そこで本発明では、 多層回路基板の場合であって内層配線パターンと 外層配線パターンとの相互導通を段状の構造で可及的に微小化すること によって導通の接続信頼性を好適に高めながら微細な配線パターンにも 好適に対応することの可能な回路基板の微細スルーホール導通部の形成 法を提供するものである。 発明の開示
その為に本発明による回路基板の微細スルーホール導通部の形成法で は、 内層配線パターンと両面の各外層導電層とをスルーホール導通化す る為に、 レーザ—手段で一方の外層導電層から上記内層配線パターンに 部分的に遮られた貫通孔を形成し、 また、 同じく レーザー手段で他方の 外層導電層から上記内層配線パターンに部分的に遮られ上記貫通孔と許 容される範囲内で位置のずれた他の貫通孔を形成することによって段状 のスルーホールを形成した後、 スルーホールメツキ処理することを特徴 とするものである。
ここで、 内層配線パターンに於けるスルーホール導通を図るべき箇所 のパターン形状は両外層導電層に形成される導電層除去孔の形状より大 きく形成し、 又、 このスルーホール導通部の内層配線パターン内にはそ の部分の形状の半分程度の大きさに銅箔等の導電層を除去しておくもの であり、 更に、 スルーホールメツキ処理は通常の無電解メツキ手段と電 解メツキ手段とを併用できる。
このようなオーバ—ラップする段状のスルーホール構造によれば、 内 層配線パターンとスルーホールメツキとの接触面積を好適に広げること が可能となる為、 微細なスルーホール導通構造でも内層配線パ夕—ンと 両外層導電層との電気的な接続信頼性を格段に高めることが可能となり、 従って多層高密度配線の回路基板を得ることができる。 図面の簡単な説明
第 1図は、 本発明による回路基板の微細スルーホール導通部の形成法 を採用して得られたスルーホール導通部の概念的な断面構成図であり、 また、
第 2図は、 内層配線パターンと両外層導電層に設けた各孔との相互配 置関係を説明する為の図である。 発明を実施するための最良の形態
以下、 図示の実施例を参照しながら本発明を更に詳述する。 第 1図は 本発明による回路基板の微細スルーホール導通部の形成法を採用して得 られたスルーホール導通部の概念的な断面構成図であり、 また、 第 2図 は内層配線パターンと両外層導電層に設けた各孔との相互配置関係を説 明する為の図である。
第 1図に於いて、 1は第一の絶縁層であって、 この第一の絶縁層 1の 上面には銅箔等からなる一方の外層導電層 2が設けられ、 また第二の絶 縁層 3の外面には同じく銅箔等からなる他の外層導電層 5有し、 これら の両絶縁層 1 , 3の内部には例えばランド状の内層配線パターン 4が形 成されて、 所謂 3層構造の回路基板を構成している。
そして、 各外層導電層 2 , 5と内層配線パターン 4との間には断面が 図の如く段状にずれたスルーホール 6が形成され、 この段状のスルーホ
ール 6内面を含めて常法により無電解メツキ手段と電解メ ツキ手段とを 併用して各外層導電層 2 , 5と内層配線パ夕—ン 4とをスルーホール導 通化する為にスルーホールメヅキ層 7を施すものである。
スルーホール 6は段状にずれて形成される為、 スルーホールメヅキ層 7の内層配線パターン 4に対する接触面積は図のように拡大され、 従つ て両面の外層導電層 2 , 5 との電気的接続の信頼性を良好に確保できる こととなる。
段状にずれたスルーホール 6を形成するには、 例えば一方の外層導電 層 2側からエキシマレーザ一、 炭酸ガスレーザー或いはャグレーザー等 のレーザ—の照射手段で穴径 0 . 1 m m程度に貫通孔を形成し、 次いで 他の外層導電層 5側からもレーザー照射手段で同じく 0 . 1 m m程度に 上記貫通孔の位置と約 0 . 0 5 m m位ずれた位置に貫通孔を形成するこ とにより得られる。 このような微細な段状のスル一ホール 6でもメツキ 液は十分に浸透するので、 微細なスルーホール 6による配線パターンの 高密度化に有効に寄与する。
また、 第一及び第二の両絶縁層 1, 3としては、 通常の回路基板に使 用されるガラスエポキシ樹脂ゃボリィミ ド樹脂フィルム等を用いること ができる。 段状のスルーホール 6は上記のとおりレーザー照射手段で形 成するので、 両面の各外層導電層 2 , 5の所定箇所には上記穴径に応じ た導電層の除去部孔 2 A, 5 Aが第 2図に示すようにそれぞれ予め設け られる。 なお、 この段状のスルーホール 6を形成した段階では、 良好な メツキ層を得る為にその穴内に於ける残留物を除去する手段として過マ ンガン酸液への浸潰処理を施すのが好ましい。
第 2図は内層配線パターン 4と両外層導電層 2 , 5に設けた各孔 2 A, 5 Aとの相互配置関係を説明した図であり、 この図を参照して本発明の 手法により回路基板を製作する要点を説明すると、 先ず内層配線パ夕—
ン 4を形成する為には銅箔厚み 1 8〃m、 接着剤層の厚み 1 8〃mそし て 色縁層としてのポリイミ ド樹脂フィルムの厚さが 2 5〃mの片面銅張 積層板を用意し、 常法に従って必要な他の配線パターンと共にラン ド状 の内層配線パ夕ーン 4を形成した。 その際にはこのランド状の内層配線 パターン 4の中央部には孔 4 Aを同時に形成する。 この場合、 ランド状 の内層配線パターン 4の外径を 0 . 3 0 0 m m、 孔 4 Aの内径を 0 . 1 2 0 m mに設定した。
そこで、 上記内層配線パターン 4を形成した回路基板の両面に総厚み 5 0 / mの接着剤付きポリイ ミ ドフィルム及びポリエステル系の厚さ 5 0 mの層間接着剤をそれそれ介して銅箔厚み 1 8〃m、 接着剤層の厚 み 1 8〃 mそして絶縁層としてのボリイ ミ ド樹脂フィルムの厚さが 2 5 z mの片面銅張積層板を各々ラミネー トした。
次いで、 一方の外層導電層 2及ぴ他方の外層導電層 5に対して各孔 2 A , 5 Aの内径がそれそれ 0 . 1 5 0 m mとなるように銅箔のエツチン グ除去部を形成した。 この場合には、 両者の孔 2 A 3 5 Aの位置がその 中心で符号 Dで示すように 0 . 0 5 0 m mずれるように形成した。 この ように、 両外層導電層 2 , 5に形成した各孔 2 A , 5 Aの大きさに対し てランド状の内層配線パ夕一ン 4の孔 4 Aは略 8 0 %の大きさとなる。 この段階で、 出力 2 . 0 W、 周波数 3 0 0 H zの炭酸ガスレーザ—を用 いて、 先ず一方の外層導電層 2側から 3ショッ ト照射し、 次いで他方の 外層導電層 5側からも 3ショッ ト照射して第 1図に示す如き段状のスル —ホール 6を得た。
最後に、 既述の過マンガン酸液への浸漬処理を施してスルーホール 6 内を浄化して常法により無電解銅メツキ処理及び電解銅メツキ処理を施 してスルーホールメヅキ層 7を形成した。
以下、 通常の手法を採用して両外層導電層に対する配線パターンニン
グ処理を行うことにより所要の回路基板を得ることができる。 産業上の利用可能性
本発明による回路基板のスルーホール導通部の形成法によれば、 スル 一ホールは段状にずれて形成される為、 スルーホールメツキ層の内層配 線パターンに対する接触面積が好適に拡大され、 これにより、 内層配線 パターンと両面の外層導電層との電気的接続の信頼性を良好に確保でき る。
従って、 微細且つ高密度な回路基板を製作する場合に本発明を採用す ると極めて有利である。
Claims
1 . 内層配線パターンと両面の各外層導電層とをスルーホール導通化す る為に、 レーザー手段で一方の外層導電層から上記内層配線パターンに 部分的に遮られた貫通孔を形成すると共に同じく レーザ—手段で他方の 外層導電層から上記内層配線パ夕—ンに部分的に遮られ上記貫通孔と許 容される範囲内で位置のずれた他の貫通孔を形成することによって段状 のスルーホールを形成した後、 スルーホールメッキ処理することを特徴 とする回路基板の微細スルーホール導通部の形成法。
2 . 前記内層配線パターンに於けるスルーホール導通を図るべき箇所の パターン形状は前記両外層導電層に形成される導電層除去孔の形状より 大きく形成した請求の範囲第 1項記載の回路基板の微細スルーホール導 通部の形成法。
3 . 前記スルーホール導通部の内層配線パターン内にはその部分の形状 の半分程度の大きさに導電層を除去する請求の範囲第 1項又は第 2項記 載の回路基板の微細スルーホ-ル導通部の形成法。
4 . 前記スルーホールメツキ処理は無電解メツキ手段と電解メツキ手段 とを併用する前記請求の範囲のいずれかに記載の回路基板の微細スルー ホール導通部の形成法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/786,017 US6523257B1 (en) | 1999-07-02 | 2000-06-27 | Method for forming fine through hole conduction portion of circuit board |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18854799A JP3238380B2 (ja) | 1999-07-02 | 1999-07-02 | 回路基板の微細スル−ホ−ル導通部の形成法 |
JP11/188547 | 1999-07-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2004084593A1 true WO2004084593A1 (ja) | 2004-09-30 |
Family
ID=16225619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2000/004198 WO2004084593A1 (ja) | 1999-07-02 | 2000-06-27 | 回路基板の微細スルーホール導通部の形成法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6523257B1 (ja) |
JP (1) | JP3238380B2 (ja) |
WO (1) | WO2004084593A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10344261A1 (de) * | 2003-09-23 | 2005-05-04 | Endress & Hauser Gmbh & Co Kg | Leiterplatte mit einer Haltevorrichtung zum Halten bedrahteter elektronischer Bauteile, Verfahren zur Herstellung einer solchen Leiterplatte und deren Verwendung in einem Lötofen |
JP5021216B2 (ja) * | 2006-02-22 | 2012-09-05 | イビデン株式会社 | プリント配線板およびその製造方法 |
JP2009206506A (ja) * | 2008-01-31 | 2009-09-10 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器 |
US20170318673A1 (en) * | 2016-04-29 | 2017-11-02 | Arista Networks, Inc. | Connector for printed circuit board |
JP7217142B2 (ja) * | 2018-12-19 | 2023-02-02 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
JP7302318B2 (ja) * | 2019-06-13 | 2023-07-04 | セイコーエプソン株式会社 | 配線基板、配線基板の製造方法、インクジェットヘッド、memsデバイスおよび発振器 |
CN113260173B (zh) * | 2021-06-07 | 2021-12-03 | 珠海越亚半导体股份有限公司 | 任意方向自由路径阶梯通孔、基板及通孔结构的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5426472A (en) * | 1977-07-30 | 1979-02-28 | Matsushita Electric Works Ltd | Method of manufacturing multiilayer printed wiring board |
JPS5443572A (en) * | 1977-09-12 | 1979-04-06 | Fujitsu Ltd | Method of manufacturing multilayer printed board |
JPS6258079U (ja) * | 1985-09-28 | 1987-04-10 | ||
JPH02137295A (ja) * | 1988-11-17 | 1990-05-25 | Ibiden Co Ltd | 多層プリント配線板 |
US5347712A (en) * | 1990-05-25 | 1994-09-20 | Sony Corporation | Method for manufacturing a multilayer wiring board |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367764A (en) * | 1991-12-31 | 1994-11-29 | Tessera, Inc. | Method of making a multi-layer circuit assembly |
US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
US5278584A (en) * | 1992-04-02 | 1994-01-11 | Hewlett-Packard Company | Ink delivery system for an inkjet printhead |
US5483100A (en) * | 1992-06-02 | 1996-01-09 | Amkor Electronics, Inc. | Integrated circuit package with via interconnections formed in a substrate |
US5841099A (en) * | 1994-07-18 | 1998-11-24 | Electro Scientific Industries, Inc. | Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets |
US5614114A (en) * | 1994-07-18 | 1997-03-25 | Electro Scientific Industries, Inc. | Laser system and method for plating vias |
US5548099A (en) * | 1994-09-13 | 1996-08-20 | Martin Marietta Corporation | Method for making an electronics module having air bridge protection without large area ablation |
WO1997048260A1 (fr) * | 1996-06-14 | 1997-12-18 | Ibiden Co., Ltd. | Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production |
DE69725689T2 (de) * | 1996-12-26 | 2004-04-29 | Matsushita Electric Industrial Co., Ltd., Kadoma | Gedruckte Leiterplatte und elektronische Bauteile |
US6303881B1 (en) * | 1998-03-20 | 2001-10-16 | Viasystems, Inc. | Via connector and method of making same |
US6276055B1 (en) * | 1998-09-02 | 2001-08-21 | Hadco Santa Clara, Inc. | Method and apparatus for forming plugs in vias of a circuit board layer |
-
1999
- 1999-07-02 JP JP18854799A patent/JP3238380B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-27 WO PCT/JP2000/004198 patent/WO2004084593A1/ja active Application Filing
- 2000-06-27 US US09/786,017 patent/US6523257B1/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5426472A (en) * | 1977-07-30 | 1979-02-28 | Matsushita Electric Works Ltd | Method of manufacturing multiilayer printed wiring board |
JPS5443572A (en) * | 1977-09-12 | 1979-04-06 | Fujitsu Ltd | Method of manufacturing multilayer printed board |
JPS6258079U (ja) * | 1985-09-28 | 1987-04-10 | ||
JPH02137295A (ja) * | 1988-11-17 | 1990-05-25 | Ibiden Co Ltd | 多層プリント配線板 |
US5347712A (en) * | 1990-05-25 | 1994-09-20 | Sony Corporation | Method for manufacturing a multilayer wiring board |
Also Published As
Publication number | Publication date |
---|---|
US6523257B1 (en) | 2003-02-25 |
JP2001015924A (ja) | 2001-01-19 |
JP3238380B2 (ja) | 2001-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6405431B1 (en) | Method for manufacturing build-up multi-layer printed circuit board by using yag laser | |
JPH0590756A (ja) | リジツドフレキ基板の製造方法 | |
JPH1075069A (ja) | Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法 | |
WO2004084593A1 (ja) | 回路基板の微細スルーホール導通部の形成法 | |
JP3596374B2 (ja) | 多層プリント配線板の製造方法 | |
US6555016B2 (en) | Method of making multilayer substrate | |
JPH11300487A (ja) | 孔加工方法及び孔加工体 | |
JP2000216513A (ja) | 配線基板及びそれを用いた製造方法 | |
JPH11261236A (ja) | 多層プリント配線板およびその製造方法 | |
JP4244414B2 (ja) | 多層プリント配線板の製造方法 | |
JP4045120B2 (ja) | 多層プリント配線板とその製造方法 | |
JP2002134918A (ja) | 多層プリント配線板の製造方法 | |
JP2004259795A (ja) | 多層プリント配線板の製造方法 | |
JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
KR20030037738A (ko) | 인쇄회로기판의 블라인드 비아 홀 형성방법 | |
JP3459398B2 (ja) | 層間接続バイア・ホールを有する多層プリント基板の製造方法 | |
JPH10335828A (ja) | 多層配線板およびその製造方法 | |
KR20000025528A (ko) | 다층 인쇄 회로 기판의 층간 전기 접속 방법 | |
JP2001267748A (ja) | 多層プリント配線板およびその製造方法 | |
JPH10335824A (ja) | 多層配線板およびその製造方法 | |
JP2002094240A (ja) | 層間接続バイア・ホールを有する多層プリント基板の製造方法 | |
JP3817291B2 (ja) | プリント配線板 | |
KR100332516B1 (ko) | 인쇄회로기판의 블라인드 비아 홀 형성방법 | |
JP2003209364A (ja) | 多層プリント配線板の製造方法 | |
JPH11126965A (ja) | プリント基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 09786017 Country of ref document: US |
|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): US |