Nothing Special   »   [go: up one dir, main page]

TWI579982B - 功率模組封裝結構 - Google Patents

功率模組封裝結構 Download PDF

Info

Publication number
TWI579982B
TWI579982B TW104130236A TW104130236A TWI579982B TW I579982 B TWI579982 B TW I579982B TW 104130236 A TW104130236 A TW 104130236A TW 104130236 A TW104130236 A TW 104130236A TW I579982 B TWI579982 B TW I579982B
Authority
TW
Taiwan
Prior art keywords
electronic component
power module
insulating substrate
package structure
module package
Prior art date
Application number
TW104130236A
Other languages
English (en)
Other versions
TW201705388A (zh
Inventor
Le Liang
Kai Lu
Zhenqing Zhao
Zeng Li
Original Assignee
Delta Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Inc filed Critical Delta Electronics Inc
Publication of TW201705388A publication Critical patent/TW201705388A/zh
Application granted granted Critical
Publication of TWI579982B publication Critical patent/TWI579982B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Inverter Devices (AREA)

Description

功率模組封裝結構
本發明是關於一種功率模組封裝結構。
高效率、高密度以及高可靠性一直是現今電子裝置的發展趨勢，以達到節能、降低成本、以及良好使用壽命的目的。以電源變換器為例，其內部包含有功率模組、驅動基板、散熱鰭片及許多週邊的電子元件，現有的封裝方式均是將電源變換器內的電子元件貼裝在電路基板(如導線架、陶瓷基板、印刷電路板)的同一面，然後用焊線接合的方式連接晶片和其他的電路。然而，此種設計不足之處在於在某些高頻開關電源(高功率密度)的應用場合，會存在關斷電壓尖峰和開關損耗過大的情形，因而限制了開關頻率。
因此，如何有效率地將這些電子元件安排進行封裝，並且兼顧開關頻率以及功率密度的需求，是業界所欲解決的問題。
本發明提出了一種適合功率晶粒的基於單層基板和雙面電連接的功率模組封裝結構，以提高功率密度。
本發明之一實施方式提供了一種功率模組封裝結構，包含單層線路板、第一電子元件與第二電子元件。單層線路板包含絕緣基材以及設置於絕緣基材上之導體層，絕緣基材具有相對之正面與背面，導體層具有相對之正面與背面，導體層之背面接觸絕緣基材之正面，絕緣基材具有多個第一開口，以讓導體層之背面顯露於絕緣基材的背面。第一電子元件設置於導體層的正面。第二電子元件容置於絕緣基材的背面的第一開口處，並藉由第一開口與導體層相連，其中第一電子元件與第二電子元件中的至少一者為裸晶粒。
於一或多個實施例中，裸晶粒為平面型晶粒，平面型晶粒以倒裝焊方式焊接至導體層。
於一或多個實施例中，功率模組封裝結構更包含第三電子元件，其中第二電子元件為電容，第一電子元件和第三電子元件至少一個為平面型晶粒，第三電子元件設置於導體層的正面。
於一或多個實施例中，功率模組封裝結構更包含兩驅動元件分別用以驅動第一電子元件和第三電子元件，兩驅動元件均設置於絕緣基材背面之第一開口處，且驅動元件在絕緣基材之正投影分別與第一電子元件和第三電子元件在絕緣基材之正投影相重疊。
於一或多個實施例中，第一電子元件該第三電子元件均為氮化鎵晶粒，驅動元件在絕緣基材之正投影分別與氮化鎵晶粒之源極及閘極在絕緣基材之正投影相重疊。
於一或多個實施例中，功率模組封裝結構更包含第三電子元件、第四電子元件和第五電子元件，其中第一電子元件和第三電子元件均為設置於導體層之正面的低壓MOS管，第二電子元件與第四電子元件均為設置於絕緣基材之背面的氮化鎵晶粒，第五電子元件為設置於導體層之正面的電容，第二電子元件和第四電子元件在第一開口處與該導體層相連，且低壓MOS管在絕緣基材上之正投影分別與其對應的氮化鎵晶粒之源極在絕緣基材上之正投影相重疊。
於一或多個實施例中，功率模組封裝結構更包含兩驅動元件，分別用以驅動低壓MOS管。
於一或多個實施例中，導體層具有凹陷部分，第一電子元件設置於凹陷部分。
於一或多個實施例中，第一電子元件為低壓MOS管，第二電子元件為氮化鎵晶粒，且低壓MOS管在絕緣基材上之正投影與氮化鎵晶粒之源極在絕緣基材上之正投影相重疊。
於一或多個實施例中，導體層為銅層。
於一或多個實施例中，功率模組封裝結構更包含封裝塑膠，包覆單層線路板與設置在單層線路板上的第一電子元件。
於一或多個實施例中，部分的第一電子元件外露於封裝塑膠，功率模組封裝結構更包含散熱元件，設置於第一電子元件上。
於一或多個實施例中，功率模組封裝結構更包含導熱材料，設置於散熱元件與第一電子元件之間。
於一或多個實施例中，絕緣基材包含複數個第二開口，以露出導體層，功率模組封裝結構更包含複數個連接結構，設置於絕緣基材背面之第二開口處並在第二開口處連接導體層。
於一或多個實施例中，功率模組封裝結構更包含隔離層，覆蓋於絕緣基材之背面，其中隔離層具有複數個第三開口，第一開口及第二開口分別與第三開口上下貫通。
於一或多個實施例中，連接結構為焊球或是引腳。
於一或多個實施例中，功率模組封裝結構更包含絕緣層，設置於導體層上，絕緣層包含複數個第四開口，第一電子元件藉由第四開口與導體層連接。
於一或多個實施例中，功率模組封裝結構更包含隔離層，覆蓋導體層之正面的部份區域。
本發明之功率模組封裝結構使用單層線路板，其具有結構和製程簡單，以及成本低的優點。此外藉由在單層線路板的雙面貼裝元件，使元件排佈盡可能的靠近，元件之間形成的電回路最小化，如此一來，可以具有較高的功率密度，並可降低電路的電感，進而減少電路的損耗，優化功率模組的電參數（如分佈電感，通流能力，阻抗等）。
以下將以圖式及詳細說明清楚說明本發明之精神，任何所屬技術領域中具有通常知識者在瞭解本發明之較佳實施例後，當可由本發明所教示之技術，加以改變及修飾，其並不脫離本發明之精神與範圍。
參照第1圖，其為本發明之功率模組封裝結構第一實施例的剖面示意圖。功率模組封裝結構100包含有單層線路板200以及設置於單層線路板200上的第一電子元件310與第二電子元件320。單層線路板200中包含有絕緣基材210以及設置於絕緣基材210上之導體層220。絕緣基材210具有相對的正面212以及背面214，導電層220亦具有相對的正面222以及背面224，導體層220之背面224接觸絕緣基材210之正面212。
絕緣基材210具有複數個第一開口216，以讓設置在絕緣基材210之正面212的導體層220之背面224可以顯露於絕緣基材210的背面214。換言之，導體層220為設置在絕緣基材210的正面212，而導體層220覆蓋於絕緣基材210的第一開口216處的部分外露於絕緣基材210。
第一電子元件310設置在導體層220的正面222，第二電子元件320則是設置在絕緣基材210的背面214且容置於絕緣基材210之背面214的第一開口216處，並藉由第一開口216與導體層之背面224連接。第一電子元件310與第二電子元件320中的至少一個為裸晶粒，即未經過封裝的晶粒，以降低功率模組封裝結構100的厚度。於實際應用上，位於絕緣基材210之正面212的第一電子元件310為裸晶粒，或是位於絕緣基材210之背面214的第二電子元件320為裸晶粒，或是第一電子元件310與第二電子元件320均為裸晶粒，以在此種將第一電子元件310與第二電子元件320分別設置在單層線路板200兩面的封裝架構下，減少功率模組封裝結構100的整體厚度，節省由於晶粒封裝而佔用的空間，實現更高的集成度和有限空間的使用效率。
前述之裸晶粒舉例而言可以是平面型(lateral)晶粒，其所有焊墊均位於晶粒的同一表面，平面型晶粒以倒裝焊的方式焊接至線路板上，即平面型晶粒的所有焊墊均面向導體層220的同一面，並連接至導體層220上對應的焊接區域。
本實施例中，可包含有設置於導體層220之正面222的第三電子元件330，其中第一電子元件310與第三電子元件330至少一者為平面型晶粒。本實施例中，第一電子元件310與第三電子元件330均為平面型晶粒，如氮化鎵晶粒，設置於導體層220之正面222。第二電子元件320為電容，設置於絕緣基材210之背面214的第一開口216處，並在第一開口216處與導體層之背面224連接。第二電子元件320通過導體層220與第一電子元件310及第三電子元件330連接。
導體層220視設計的需求可以區分為多個相互隔離的導體區塊226，第一電子元件310、第二電子元件320以及第三電子元件330均設置在一或多個的導體區塊226上。其中第一電子元件310與第二電子元件320至少共同連接至相同的一個導體區塊226(如圖面左邊的導體區塊226)，以透過此導體區塊226實現第一電子元件310與第二電子元件320之間的電性連接。相應地，第三電子元件330與第二電子元件320亦至少共同連接至相同的一個導體區塊226(如圖面右方的導體區塊226)，以實現第三電子元件330與第二電子元件320之間的電性連接。
功率模組封裝結構100更包含有封裝塑膠500，用以全部或部份包覆單層線路板200及設置於單層線路板上的電子元件，如第一電子元件310與第三電子元件330電子元件。
功率模組封裝結構100更包含有多個連接結構700，絕緣基材210上更包含有對應於連接結構700之多個第二開口218，且第二開口218與其上方之第二開口610上下貫通。連接結構700設置於絕緣基材210的背面214，並且在第二開口218處與導體層220連接，以藉由連接結構700實現設置於導體層220上之電子元件與外部電路的連接。於本實施例中，連接結構700為焊球，於其他實施例中，連接結構700的型態可以為引腳或導線等。
功率模組封裝結構100更包含有隔離層600，覆蓋於絕緣基材210的背面214，其中隔離層600具有多個第三開口610，第一開口216與其對應之第三開口610上下貫通，以讓第二電子元件320在第一開口216以及對應的第三開口610處連接導體層220。第二開口218與其對應之第三開口610上下貫通，連接結構700設置於絕緣基材210的背面214，並且在第二開口218及對應的第三開口610處與導體層220連接。隔離層600之材料舉例而言可以為防焊塗層。
接著請參照第2圖，其為本發明之功率模組封裝結構中的單層線路板一實施例的製作流程圖。圖中所示均為剖面示意圖。首先，如步驟S10所示，先提供絕緣基材210，絕緣基材210之材料可以為玻璃纖維(FR4)、BT樹脂、聚醯亞胺(polyimide，PI)膜，或是陶瓷。
接著，步驟S20為在絕緣基材210上進行鑽孔，以得到穿過絕緣基材210的多個開口215。在絕緣基材210上鑽孔的方式可以透過機械鑽孔或是雷射鑽孔的方式完成。
接著，步驟S30為在絕緣基材210上設置導體層220。導體層220為設置在絕緣基材210的正面212，並且導體層220的背面224接觸絕緣基材210的正面212。在部分的實施例中，導體層220的材料為銅，導體層220可以透過壓合的方式與絕緣基材210結合。
接著，步驟S40為蝕刻導體層220，以將導體層220區分為多個相互隔離的導體區塊226。蝕刻導體層220的方法可以利用乾式蝕刻或是濕式蝕刻的方式進行。
接著，步驟S50為在絕緣基材210的背面214塗布隔離層600。隔離層600之材料舉例而言可以為防焊層，隔離層600設置時須避開絕緣基材210上之開口215的位置，以讓開口215以及覆蓋於開口215上之導體層220全部或部份外露於隔離層600，具體地隔離層600可以全部或部份覆蓋開口215。換言之，隔離層600上設置有複數個第三開口610，且第三開口與第一開口216有非零交集，以便導體層220全部或部份外露於隔離層600。
至此，便可以得到包含有一層絕緣基材210以及一層導體層220的單層線路板200。導體層220藉由分隔道225分隔為多個相互隔離的導體區塊226，並且在絕緣基材210上具有貫通的開口215，以讓導體層220通過開口215顯露於絕緣基材210的背面214。
本實施例中，單層線路板200與傳統多層電路板相比，用大面積金屬層取代了通孔，有利於功率器件的通流和散熱，並且在垂直和水平方向的電阻和雜散電感較低。單層線路板主要為一層絕緣層和一層金屬層壓合，機構和製程簡單，成本低，可靠性高。單層線路板200與引線框架相比多了一層絕緣層作為支撐，金屬層可厚可薄，設計更靈活，可任意蝕刻走線，實現更小的線寬和線距。
參照第3圖以及第4圖，其分別為本發明之功率模組封裝結構中之單層線路板不同實施例的製作流程圖。同樣地，圖中所示均為剖面示意圖。第3圖與第4圖中之步驟S10至S50均與前一實施例相同，在此不再贅述。
第3圖中，為了進一步地強化單層線路板200的結構強度，可以在步驟S50後選擇性地加入步驟S60與步驟S70，步驟S60包含有在導體層220上壓合一層絕緣層800，絕緣層800之材料舉例而言可以是ABF樹脂。接著，步驟S70為利用蝕刻或是雷射鑽孔的方式，在絕緣層800上形成第四開口810，讓第1圖中之第一電子元件310與第三電子元件330可以在第四開口810處與導體層220連接。藉由在導體層220與第一電子元件310與第三電子元件330之間設置絕緣層800，可以讓導體層220僅露出作為焊墊的區域，保護非焊接的區域，進而避免第一電子元件310及第三電子元件330與導體層220之間非預期的接觸。
或者，如第4圖所示，在步驟S50之後選擇性地進行步驟S80，步驟S80為在導體層220之正面222亦塗佈防焊材料的隔離層600，同樣地，隔離層600上亦具有對應的開口，以露出導體層220作為焊墊的區域，讓第1圖中之第一電子元件310與第三電子元件330經由開口連接導體層，並且同時避免第一電子元件310及第三電子元件330與導體層220之間非預期的接觸。
參照第5圖與第6圖，其分別為本發明之功率模組封裝結構100不同實施例的剖面示意圖。第5圖之實施例與第1圖之實施例的差別在於，第5圖之功率模組封裝結構100的連接結構700a可以為直插式的引腳，連接結構700a設置於絕緣基材210的背面214，並在第二開口218處與導體層220連接。第6圖之實施例與第1圖之實施例的差別在於，第6圖之連接結構700b為表面黏貼型的引腳，並且連接結構700b的一端是直接焊接在導體層220之正面222，且被封裝塑膠500所包覆。
參照第7A圖至第7D圖，其分別為本發明之功率模組封裝結構100另一實施例的電路圖、上視示意圖、附視示意圖以及剖面示意圖。首先請參照第7A圖，功率模組封裝結構100中包含有第一電子元件，第二電子元件，第三電子元件，第四電子元件和第五電子元件。在本實施中第一電子元件、第三電子元件與第五電子元件分別為低壓MOS管410、430以及電容450，第二電子元件與第四電子元件分別為氮化鎵晶粒420、440。其中，電容450和氮化鎵晶粒420至少一個為裸晶粒。
由於氮化鎵晶粒420、440□常通型器件，即在不加閘極電壓的情況下，元件的源極和汲極保持開通狀態。對常通型器件的驅動比常閉器件更加困難，因此在應用中氮化鎵晶粒420、440分別串聯一個低壓MOS管410、430，形成共源共閘（Cascode）電路，以此採用類似常閉器件的驅動方式。如第7A圖所示，氮化鎵晶粒420與低壓MOS管410形成共源共閘電路，具體而言，氮化鎵晶粒420的源極S1和閘極G1分別與低壓MOS管410的汲極D3和源極S3相連。同理，氮化鎵晶粒440與低壓MOS管430形成共源共閘電路，具體而言，氮化鎵晶粒440的源極S2和閘極G2分別與低壓MOS管430的汲極D4和源極S4相連。參考第7A圖，氮化鎵晶粒420的汲極D1連接到Vbus和電容450的一端，低壓MOS管410的源極S3與氮化鎵晶粒440的汲極D2相連，低壓MOS管430的源極S4與電容450的另一端相連並連接到接地端GND。
□了提高閘極驅動的安全性，功率模組封裝結構中通常要求低壓MOS管410、430和氮化鎵晶粒420、440之間的寄生電感盡可能的小，因此它們之間的距離越近越好。晶粒之間距離最近的結構是垂直方向的堆疊，而傳統封裝結構很難實現在源極焊墊的較小區域上方堆疊另外一個晶粒。
本發明之功率模組封裝結構100通過單層線路板雙面互連電子元件，實現氮化鎵晶粒420、440與低壓MOS管410、430上下垂直堆疊地設置，使它們之間的距離最小。
接著請參照第7B圖與第7C圖，低壓MOS管410、430以及電容450設置在導體層220的正面222，氮化鎵晶粒420、440設置在絕緣基材210的背面214並透過絕緣基材210上之開口(如前述的第一開口216)與導體層220電性連接。導體層藉由分隔道225分隔為多個相互隔離的多個導體區塊226a-226g，導體區塊226a設置兩個連接結構700c和700d以實現與外部電路的連接，兩連接結構700c與700d亦對應於第7A圖中的連接點(F)。導體區塊226c設置一個連接結構700e，以連接低壓MOS管410對應的外部驅動電路，並通過導體區塊226c對應連接第7A圖中的低壓MOS管410之閘極G3。導體區塊226e設置一個連接結構700f，以連接低壓MOS管430對應的外部驅動電路，並通過導體區塊226e對應連接第7A圖中的低壓MOS管430之閘極G4。導體區塊226d設置一個連接結構700g，對應連接第7A圖中的Vbus。導體區塊226f設置一個連接結構700h，對應作為第7A圖中的接地端GND。本實施例中的連接結構700c~700h是以焊球為例進行說明，但本發明不限於此，於其他的實施例中，連接結構700c~700h的形式亦可以為直插式的引腳或是表面黏貼式的引腳。低壓MOS管410、430分別設置在氮化鎵晶粒420、440的源極的正上方，即導體區塊226b、226g中。電容450則是設置於導體區塊226d以及導體區塊226f。低壓MOS管410、430以及電容450經由導體層220與氮化鎵晶粒420、440連接。
具體而言，氮化鎵晶粒420的汲極D1設置於導體區塊226d並通過導體層220與連接結構700g相連，源極S1設置於導體區塊226b，閘極G1設置於導體區塊226a並通過導體層220與連接結構700c相連。低壓MOS管410的汲極D3設置於導體區塊226b並通過導體層220與氮化鎵晶粒420的源極S1相連，閘極G3藉由導線連接至導體區塊226c並通過導體層220與導體區塊226c中的連接結構700e相連以連接至一外部驅動電路，源極S3經由導線連接至導體區塊226a並通過導體層220與連接結構700d相連。氮化鎵晶粒420的閘極G1。氮化鎵晶粒440的汲極D2亦設置於導體區塊226a並通過導體層220與連接結構700d相連閘極G2設置於導體區塊226f並通過導體層220與連接結構700h相連，源極S2設置於導體區塊226g。低壓MOS管430的汲極D3設置於導體區塊226g並通過導體層220與氮化鎵晶粒440的源極S2相連，閘極G4藉由導線連接至導體區塊226e並通過導體層220與連接結構700f相連以連接至一外部驅動電路，源極S4經由導線連接至導體區塊226f並通過導體層220與連接結構700h相連。電容450的兩端則是分別設置於導體區塊226d及226f並分別通過導體層220與連接結構700g和700h相連，即實現電容450的兩端分別與Vbus和接地端GND相連。需要特別指出的是，位於同一導體區塊的電子元件的電極或端子及連接結構，通過導體層實現相互之間的電連接。更具體地說，低壓MOS管410、430在絕緣基材210上之正投影與對應之氮化鎵晶粒420、440在絕緣基材210的正投影相重疊，以透過垂直堆疊的方式縮短電流路徑以及節省空間配置。
接著，請參照第7D圖，其為沿第7B圖之線段A-A的剖面圖。從此圖中可以清楚地看到，低壓MOS管410、430以及電容450與導體層220連接，其可以透過銲接等方式固定在導體層220上，並與導體層220電性連接。氮化鎵晶粒420、440透過絕緣基材210上的開口215與導體層220連接，並且同樣可以藉由銲錫等方式固定於導體層220上。封裝塑膠500包覆絕緣基材210的正面以完成封裝。連接結構700則是設置於對應的導體區塊226且外露於封裝塑膠500，以連接功率模組封裝結構100與外部電路。
除此之外，於本實施例中，導體區塊226上可以具有至少一凹陷部分，讓本實施例中的至少一電子元件如低壓MOS管430放置在導體區塊226的凹陷部分，進一步縮小電子元件（如低壓MOS與其對應的氮化鎵晶粒）之間的連接距離，降低功率模組封裝結構100的高度。本實施例中對導體層上放置低壓MOS的位置進行半蝕刻，以減小導體層的厚度。通過以上方式，可以在需要垂直導電和通流的位置（如氮化鎵晶粒420的源極S1與低壓MOS管410的汲極D3)進行半蝕刻以減小導體層220的厚度，在需要水平導電和通流的位置仍然保留較厚的導體層，從而實現電性能的最優化。
從本實施例可以得知，氮化鎵晶粒420、440可以與低壓MOS管410、430以垂直堆疊的方式進行配置，因此，可以提升功率模組封裝結構100的空間利用率以及功率密度，並可以減少電路中的電感以及電阻，降低電路的損耗。進一步地，也可以將低壓MOS管410、430的驅動電路集成到功率模組封裝結構中，進一步提高功率模組的集成度和功率密度。
需要指出的是，本實施例中的電子元件僅為示意作用，並非用於限制本發明，本技術領域中具有通常知識者，當可以依照實際的設計需求選用適合的電子元件種類。
參照第8A圖至第8C圖，其分別為本發明之功率模組封裝結構100又一實施例的上視示意圖、附視示意圖以及剖面示意圖。功率模組封裝結構100包含有絕緣基材210、設置於絕緣基材210之正面212的導體層220、第一電子元件、第二電子元件、第三電子元件、第四電子元件及第五電子元件。其中，第一電子元件與第三電子元件設置於絕緣基材210的正面212，並固定於導體層220上。第二電子元件、第四電子元件及第五電子元件設置在絕緣基材210的背面214，並且通過絕緣基材210上之開口215與導體層220連接。其中，第一電子元件和第二電子元件至少一者為裸晶粒，第一電子元件和第三電子元件至少一者為平面型晶粒，進一步地，此裸晶粒可為平面型晶粒。
於本實施例中，第一電子元件及第三電子元件均為平面型晶粒，具體地可為氮化鎵晶粒。第二電子元件、第四電子元件及第五電子元件分別為電容450以及驅動元件460、470。封裝塑膠500包覆於絕緣基材210的正面212以完成封裝。連接結構700則是連接至對應的導體區塊226且外露於封裝塑膠500，以連接功率模組封裝結構100與外部電路。
驅動元件460、470分別用以驅動第一電子元件及第三電子元件，並與第一電子元件及第三電子元件垂直堆疊，即驅動元件460、470分別與第一電子元件及第三電子元件在絕緣基材210上的正投影相重疊。
驅動元件460的兩端分別設置於氮化鎵晶粒420的閘極和源極的正下方，並通過導體層220分別與氮化鎵晶粒的閘極和源極相連。同理驅動元件470的兩端分別設置於氮化鎵晶粒440的閘極和源極的正下方，並通過導電層分別與氮化鎵晶粒的閘極和源極相連。換言之，驅動元件460、470在絕緣基材210上之正投影與對應之氮化鎵晶粒420、440之源極S1、S2和閘極G1、G2在絕緣基材210上之正投影相重疊。藉由將氮化鎵晶粒420、440以及驅動元件460、470垂直堆疊設置，可以讓功率模組封裝結構100具有更高的空間利用率和功率密度，並可以縮短功率器件以及對應的驅動元件之間的距離，以降低電路的電感，進而減少電路的損耗。其中氮化鎵晶粒420、440的設置方式與第7A圖至第7D圖相同，此處不再贅述。
於其他的實施例中，功率模組封裝結構100可以整合更多的電子元件，以提供更高的空間利用率和功率密度，在此便不再贅述。
由於功率模組封裝結構100本身為發熱元件，在較大功率的應用中，常需要配合額外的散熱元件以將功率模組封裝結構100所產生的熱量帶走，避免因過熱而造成功率模組封裝結構中的元件損毀。因此，本發明之功率模組封裝結構100亦可進一步整合散熱元件於功率模組封裝結構中，以縮短散熱路徑，以下將配合實施例具體說明之。
參照第9A圖至第9D圖，其分別為本發明之功率模組封裝結構又一實施例於不同階段的製作流程圖。如第9A圖所示，提供功率模組封裝結構100。功率模組封裝結構100包含有絕緣基材210、設置於絕緣基材210之正面212的導體層220、設置於導體層220正面的電子元件，如氮化鎵晶粒420、440、以及設置於絕緣基材210背面之電子元件，如低壓MOS管410、430、電容450或是其他未繪示的電子元件，如驅動元件。氮化鎵晶粒420、440固定於導體層220上，低壓MOS管410、430以及電容450在絕緣基材210之開口215處與導體層220連接。封裝塑膠500包覆於絕緣基材210的正面212以完成封裝。連接結構700則是連接至導體層220且外露於封裝塑膠500，以連接功率模組封裝結構100與外部電路。須注意的是，本發明中功率模組封裝結構100之配置不限於本實施例所提及的方式，本技術領域人員可以依照不同的需求進行調整。
接著，如第9B圖所示，利用雷射鑽孔的方式，在功率模組封裝結構100的頂面(與導體層220相同的一側)進行打孔，以除去氮化鎵晶粒420、440上方的封裝塑膠500，而讓部分的氮化鎵晶粒420、440外露於封裝塑膠500的開孔510。
接著，如第9C圖所示，在開孔510的位置填入具有高導熱性的金屬塊520，例如銅。金屬塊520可以透過如電鍍或是印刷的方式，填補於封裝塑膠500的開孔510，並與氮化鎵晶粒420、440接觸，金屬塊520的表面與封裝塑膠500的表面基本持平。
最後，如第9D圖所示，將散熱元件900，如散熱鰭片組，利用絕緣的導熱膠910或是導熱絕緣薄膜貼附在功率模組封裝結構100之頂面，並且散熱元件900接觸封裝塑膠500以及金屬塊520。導熱膠910除了提供導熱的功能之外，更可以電性隔離導體層220表面安裝的電子元件（如氮化鎵晶粒420、440）以及散熱元件900。
如此一來，功率模組封裝結構100，尤其是其中的氮化鎵晶粒420、440所產生的熱量可以經由金屬塊520以及導熱膠910傳遞至散熱元件900，透過散熱元件900進行散熱。
參照第10A圖至第10C圖，其分別為本發明之功率模組封裝結構另一實施例於不同階段的製作流程圖。本實施例與第9A至第9D所示實施例的不同之處主要在於第10B圖所述之步驟。如第10B圖所示，移除功率模組封裝結構100頂面(與導體層220同一側)的封裝塑膠500，以露出電子元件。移除封裝塑膠500的步驟可以透過例如研磨的方式完成。接著，如第10C圖所示，透過如絕緣的導熱膠910或是導熱絕緣薄膜將散熱元件900固定在電子元件以及剩餘的封裝塑膠500上。導熱膠910除了提供導熱的功能之外，更可以電性隔離電子元件以及散熱元件900，功率模組封裝結構100，尤其是其中的電子元件所產生的熱量可以經由導熱膠910傳遞至散熱元件900，透過散熱元件900進行散熱。採用上述方式，將功率模組封裝結構減薄，使電子元件與散熱器之間的散熱路徑更短，熱阻更低。
參照第11A圖至第11D圖，其分別為本發明之功率模組封裝結構另一實施例於不同階段的製作流程圖。首先，如第11A圖所示，提供一個功率模組封裝結構100。功率模組封裝結構100的配置方式如前述實施例所述，此處不再贅述。
接著，如第11B圖所示，將功率模組封裝結構100中電子元件上方的封裝塑膠500移除，亦即，功率模組封裝結構100之頂面的部分的封裝塑膠500會被移除，以露出電子元件。此部分移除封裝塑膠500的步驟可以透過如雷射蝕刻、噴砂、腐蝕等方式達成。接著，如第11C圖所示，在移除封裝塑膠的位置電鍍或者印刷導熱層530（例如焊錫膏、導電銀漿、鍍銅等）。最後，如第11D圖所示，先在導熱層530上焊接一塊陶瓷基板920，而後再將散熱元件900焊接在陶瓷基板920上。如此一來，便可以得到整合有散熱元件900的功率模組封裝結構100，提升了功率模組封裝結構100的散熱能力。
綜上所述，本發明之功率模組封裝結構使用單層線路板，其具有結構和製程簡單，成本低的優點。此外，藉由在單層線路板雙面貼裝元件，利用垂直堆疊的配置使各電子元件排佈盡可能的靠近，元件之間形成的電回路最小。如此一來，本發明的功率模組封裝結構具有較高的功率密度，降低回路電感，進而減少電路的損耗，優化功率模組的電參數（如分佈電感，通流能力，阻抗等）。
雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100：功率模組封裝結構 200：單層線路板 210：絕緣基材 212：正面 214：背面 215：開口 216：第一開口 218：第二開口 220：導體層 222：正面 224：背面 225：分隔道 226、226a~226g：導體區塊 310：第一電子元件 320：第二電子元件 330：第三電子元件 410、430：低壓MOS管 420、440：氮化鎵晶粒 450：電容 460、470：驅動元件 500：封裝塑膠 510：開孔 520：金屬塊 530：金屬層 600：隔離層 610：第三開口 700、700a~700h：連接結構 800：絕緣層 810：第四開口 900：散熱元件 910：導熱膠 920：陶瓷基板
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下： 第1圖為本發明之功率模組封裝結構第一實施例的剖面示意圖。 第2圖至第4圖分別為本發明之功率模組封裝結構中的單層線路板不同實施例的製作流程圖。 第5圖與第6圖分別為本發明之功率模組封裝結構不同實施例的剖面示意圖。 第7A圖至第7D圖分別為本發明之功率模組封裝結構一實施例的電路圖、上視示意圖、底視示意圖以及剖面示意圖。 第8A圖至第8C圖分別為本發明之功率模組封裝結構又一實施例的上視示意圖、底視示意圖以及剖面示意圖。 第9A圖至第9D圖分別為本發明之功率模組封裝結構又一實施例於不同階段的製作流程圖。 第10A圖至第10C圖分別為本發明之功率模組封裝結構另一實施例於不同階段的製作流程圖。 第11A圖至第11D圖分別為本發明之功率模組封裝結構另一實施例於不同階段的製作流程圖。
100：功率模組封裝結構 200：單層線路板 210：絕緣基材 212：正面 214：背面 216：第一開口 218：第三開口 220：導體層 222：正面 224：背面 226：導體區塊 310：第一電子元件 320：第二電子元件 330：第三電子元件 500：封裝塑膠 600：隔離層 610：第二開口 700：連接結構

Claims (18)

  1. 一種功率模組封裝結構，包含：一單層線路板，包含一絕緣基材以及一導體層設置於該絕緣基材上，該絕緣基材具有相對之正面與背面，該導體層具有相對之正面與背面，該導體層之背面接觸該絕緣基材之正面，該絕緣基材具有複數個第一開口，以讓該導體層之背面顯露於該絕緣基材的背面；一第一電子元件，設置於該導體層的正面；以及一第二電子元件，容置於該絕緣基材之背面的第一開口處，並藉由該些第一開口與該導體層相連，其中該第一電子元件與該第二電子元件中的至少一者為裸晶粒。
  2. 如請求項1所述之功率模組封裝結構，其中該裸晶粒為平面型晶粒，該平面型晶粒以倒裝焊方式焊接至該導體層。
  3. 如請求項2所述之功率模組封裝結構，更包含一第三電子元件，其中該第二電子元件為一電容，該第一電子元件和該第三電子元件至少一個為平面型晶粒，該第三電子元件設置於該導體層的正面，其中該電容與該第三電子元件分別設置於組成該導體層的導體區塊。
  4. 如請求項3所述之功率模組封裝結構，更包含兩驅動元件分別用以驅動該第一電子元件和該第三電子元件，該些驅動元件均設置於該絕緣基材背面之該些第 一開口處，且該些驅動元件在該絕緣基材之正投影分別與該第一電子元件及該第三電子元件在該絕緣基材之正投影相重疊。
  5. 如請求項4所述之功率模組封裝結構，其中該第一電子元件與該第三電子元件均為氮化鎵晶粒，該些驅動元件在該絕緣基材之正投影分別與該些氮化鎵晶粒之源極及閘極在該絕緣基材之正投影相重疊。
  6. 如請求項2所述之功率模組封裝結構，更包含一第三電子元件、一第四電子元件和一第五電子元件，其中該第一電子元件和該第三電子元件均為設置於該導體層之正面的一低壓MOS管，該第二電子元件與該第四電子元件均為設置於該絕緣基材之背面的氮化鎵晶粒，該第五電子元件為設置於該導體層之正面的一電容，該第二電子元件和該第四電子元件在該些第一開口處與該導體層相連，且該些低壓MOS管在該絕緣基材上之正投影分別與其對應的該些氮化鎵晶粒之源極在該絕緣基材上之正投影相重疊，其中該電容與該第三電子元件分別設置於組成該導體層的導體區塊。
  7. 如請求項6所述之功率模組封裝結構，更包含兩驅動元件，分別用以驅動該低壓MOS管。
  8. 如請求項1項所述之功率模組封裝結構，其中該導體層具有至少一凹陷部分，該第一電子元件設置於該凹陷部份。
  9. 如請求項2所述之功率模組封裝結構，其中該第一電子元件為一低壓MOS管，該第二電子元件為一氮化鎵晶粒，且該低壓MOS管在該絕緣基材上之正投影與該氮化鎵晶粒之源極在該絕緣基材上之正投影相重疊。
  10. 如請求項1所述之功率模組封裝結構，其中該導體層為一銅層。
  11. 如請求項1至10任一項所述之功率模組封裝結構，更包含一封裝塑膠，全部或部份包覆該單層線路板與設置在該單層線路板上的該第一電子元件。
  12. 如請求項11所述之功率模組封裝結構，其中部分的該第一電子元件外露於該封裝塑膠，該功率模組封裝結構更包含一散熱元件，設置於該第一電子元件上。
  13. 如請求項12所述之功率模組封裝結構，更包含一導熱材料，設置於該散熱元件與該第一電子元件之間。
  14. 如請求項1所述之功率模組封裝結構，其中該絕緣基材包含複數個第二開口，以露出該導體層，該功率模組封裝結構更包含複數個連接結構，設置於該絕緣基材背面之該些第二開口處並在該些第二開口處連接該導體層，或者該複數個連接結構直接設置在該導體層的正面。
  15. 如請求項14所述之功率模組封裝結構，更包含一隔離層，覆蓋於該絕緣基材之背面，其中該隔離層具有複數個第三開口，該些第一開口及該些第二開口分別與該些第三開口上下貫通。
  16. 如請求項14所述之功率模組封裝結構，其中該些連接結構為焊球或是引腳。
  17. 如請求項1所述之功率模組封裝結構，更包含一絕緣層，設置於該導體層上，該絕緣層包含複數個第四開口，該第一電子元件藉由該些第四開口與該導體層相連。
  18. 如請求項1所述之功率模組封裝結構，更包含一隔離層，覆蓋該導體層之正面的部份區域。
TW104130236A 2015-07-22 2015-09-14 功率模組封裝結構 TWI579982B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510434801.3A CN106373952B (zh) 2015-07-22 2015-07-22 功率模块封装结构

Publications (2)

Publication Number Publication Date
TW201705388A TW201705388A (zh) 2017-02-01
TWI579982B true TWI579982B (zh) 2017-04-21

Family

ID=57836339

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130236A TWI579982B (zh) 2015-07-22 2015-09-14 功率模組封裝結構

Country Status (3)

Country Link
US (1) US10096562B2 (zh)
CN (1) CN106373952B (zh)
TW (1) TWI579982B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108090267B (zh) * 2017-12-11 2022-02-11 广州全界通讯科技有限公司 一种pcb版图结构
CN108323211B (zh) * 2018-01-26 2021-06-15 香港应用科技研究院有限公司 功率器件封装
JP6638173B2 (ja) * 2018-03-30 2020-01-29 本田技研工業株式会社 電力変換装置
US11444036B2 (en) * 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
US10985537B2 (en) * 2018-09-14 2021-04-20 Ge Aviation Systems Llc Power overlay architecture
JP7339807B2 (ja) * 2019-08-06 2023-09-06 日本ルメンタム株式会社 半導体発光装置
CN112349603B (zh) * 2019-08-07 2024-04-12 天芯互联科技有限公司 一种功率器件的制作方法、功率器件和电子设备
TWI778499B (zh) * 2021-01-21 2022-09-21 璦司柏電子股份有限公司 具有導角金屬間隔單元的電源模組
US11894352B2 (en) * 2021-05-18 2024-02-06 Renesas Electronics America Inc. Power electronic module with enhanced thermal and electrical performance
CN113890308B (zh) * 2021-08-26 2024-10-18 华为数字能源技术有限公司 功率模块和电源系统
CN114664758A (zh) * 2022-03-20 2022-06-24 上海沛塬电子有限公司 一种高频大功率封装模组及其制作方法
CN117936486B (zh) * 2024-03-25 2024-07-09 徐州致能半导体有限公司 一种功率器件封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201201332A (en) * 2010-03-15 2012-01-01 Stats Chippac Ltd Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
TW201434120A (zh) * 2013-02-27 2014-09-01 Advanced Semiconductor Eng 具有熱增強型共形屏蔽之半導體封裝及相關方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595163B2 (ja) * 1998-05-26 2004-12-02 松下電器産業株式会社 電子機器
CN100505252C (zh) * 2005-10-27 2009-06-24 全懋精密科技股份有限公司 埋入式芯片封装结构
CN101599474B (zh) * 2008-06-02 2011-04-13 相丰科技股份有限公司 集成电路模块及其制造方法
CN103857180A (zh) * 2012-12-05 2014-06-11 欣兴电子股份有限公司 基板结构及其制作方法
TW201545008A (zh) * 2014-05-26 2015-12-01 Wintek Corp 觸控面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201201332A (en) * 2010-03-15 2012-01-01 Stats Chippac Ltd Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
TW201434120A (zh) * 2013-02-27 2014-09-01 Advanced Semiconductor Eng 具有熱增強型共形屏蔽之半導體封裝及相關方法

Also Published As

Publication number Publication date
US20170025379A1 (en) 2017-01-26
TW201705388A (zh) 2017-02-01
CN106373952B (zh) 2019-04-05
US10096562B2 (en) 2018-10-09
CN106373952A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
TWI579982B (zh) 功率模組封裝結構
TWI276183B (en) Thin, thermally enhanced flip chip in a leaded molded package
US7529093B2 (en) Circuit device
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US7592688B2 (en) Semiconductor package
US9973104B2 (en) Power module
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
US11901271B2 (en) High current packages with reduced solder layer count
TWI596728B (zh) 具有單列直插引線模塊的半導體功率器件及其製備方法
JP2015005681A (ja) 半導体装置及びその製造方法
JP2005064479A (ja) 回路モジュール
JP5572890B2 (ja) 半導体モジュールおよび半導体装置
US20200303112A1 (en) MAGNETIC DEVICE and STACKED ELECTRONIC STRUCTURE
TW201742229A (zh) 基板、功率模組封裝、及圖案化的絕緣金屬基板之製造方法
KR20220007878A (ko) 양면 냉각을 갖는 전자 디바이스
JP2021082714A (ja) 半導体装置
JP4435050B2 (ja) 半導体装置
KR102016019B1 (ko) 고열전도성 반도체 패키지
JP4237116B2 (ja) 半導体装置およびその製造方法
JP2004048084A (ja) 半導体パワーモジュール
US20220377901A1 (en) Electronic device with castellated board
TWI831247B (zh) 功率模組及其製作方法
JP6952824B2 (ja) パワーモジュール及びこれを用いた電力用半導体装置
TWI820690B (zh) 功率模組及其製造方法