Nothing Special   »   [go: up one dir, main page]

TW202123794A - 重構晶圓總成 - Google Patents

重構晶圓總成 Download PDF

Info

Publication number
TW202123794A
TW202123794A TW109130282A TW109130282A TW202123794A TW 202123794 A TW202123794 A TW 202123794A TW 109130282 A TW109130282 A TW 109130282A TW 109130282 A TW109130282 A TW 109130282A TW 202123794 A TW202123794 A TW 202123794A
Authority
TW
Taiwan
Prior art keywords
integrated circuit
substrate
circuit devices
base substrate
circuit device
Prior art date
Application number
TW109130282A
Other languages
English (en)
Inventor
阿黛爾 艾爾夏比尼
蕭娜 里夫
海寧 布蘭尼許
喬安娜 史旺
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW202123794A publication Critical patent/TW202123794A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/064—Fluid cooling, e.g. by integral pipes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Optical Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

可形成積體電路裝置總成，其包含附接至基底基材的重構晶圓，其中基底基材提供熱管理及光學信號路由。在一個實施例中，基底基材可包括複數個電氣互連件以用於將積體電路裝置電氣耦接於重構晶圓中。在另一實施例中，可在重構晶圓本身中形成用於電氣耦接積體電路裝置之複數個電氣互連件。

Description

重構晶圓總成
本說明書之實施例大體而言係關於積體電路裝置總成之製造，且更具體而言，係關於製造包含附接至基底基材的重構晶圓之積體裝置總成，其中基底基材提供熱管理及光學信號路由。
積體電路工業不斷力求生產出用於在各種電子產品中使用之更快、更小且更薄的積體電路封裝體，包括但不限於電腦伺服器及可攜式產品，諸如可攜式電腦、電子平板電腦、蜂巢式電話、數位攝影機及類似者。
隨著這些目標的達成，積體電路裝置變得更小。然而，運算需求相較於按比例增減(例如，摩爾定律)可達成的來說已相當快地增加。舉例來說，機器智慧系統需要數以千計的核心、大於10億位元組的「近運算」記憶體、在多個節點之間連接性頻寬大於每秒一兆位元組、低潛時、熱控制及良好的可製造性，如熟於此技者所將理解的。已有人企圖透過單片整合及/或晶圓堆疊來滿足這些要求。單片整合可包括形成使用若干等級之冗餘的晶圓標度超級電腦，使得單片整合矽(例如，晶圓)之大區域為功能性的。然而，此類單片整合可具有缺陷，包括由於寄生電容、較大設計複雜性及支撐整合之顯著面積補償之較低效能，如熟於此技者所將理解的。如此項技術中所已知的晶圓堆疊可接合單片整合來使用，以幫助諸如在記憶體與運算裝置之間的異質性，但是不解決關於單片整合之其他問題，如先前所提及。基於總成之方法可用來形成用於單片整合之重構晶圓，其中複數個「已知良好晶粒」，亦即，積體電路裝置，係諸如藉由介電質材料而附接在一起，以形成一晶圓狀基材。積體電路裝置可藉由「晶粒-拼接」結構被電氣式耦接，諸如嵌入式多晶粒互連橋(EMIBs)、被動中介件、先進高密度有機封裝體及類似者。雖然重構晶圓可解決關於單片整合之一些先前提及之問題，但需要額外創新來克服關於潛時、頻寬密度及熱控制之現有挑戰。
於本發明的一個態樣中，揭示一種積體電路裝置總成，其包含：一基底基材，其具有至少一流體冷卻網路及至少一光波導網路；複數個積體電路裝置，其附接至該基底基材，其中該等複數個積體電路裝置中的至少一積體電路裝置包含光學式耦接至該基底基材的該至少一光波導網路之一光學路由器；一介電質材料，其包封該等複數個積體電路裝置；以及至少一電氣互連件，其將該等複數個積體電路裝置之一第一積體電路裝置電氣式耦接至該等複數個積體電路裝置之一第二積體電路裝置。
在下列詳細描述中係參照隨附圖式，隨附圖式藉由例示展示出可在其中實踐所請求的標的物之特定實施例。以充分詳情描述此等實施例，以使熟於此技者能夠實踐標的。請瞭解各種實施例雖然不相同但未必互斥。例如，本文中結合一實施例所描述的一特定特徵、結構或特性可在其他實施例內作實行，而不脫離所請求標的之精神及範圍。在本說明書內對「一個實施例」或「一實施例」之提及意味結合此實施例所描述的一特定特徵、結構或特性係包括於本說明書內所涵蓋的至少一實現例中。因此，「一實施例」或「在一實施例中」語句的使用未必係指同一實施例。此外，請瞭解，在各所揭露實施例內之個別元件的區位或配置係可作修改，而不脫離所請求標的之精神及範圍。因此，下列詳細描述不以限制性意義視之，且標的之範圍係僅藉由適當詮釋之附帶的申請專利範圍、連同附帶的申請專利範圍所擁有之等效物的完整範圍被界定。在圖式中，類似的編號係指數個圖中相同或相似的元件或功能性，且圖中所描繪的元件未必符合彼此的實際尺度，而是可放大或縮小個別元件藉以更容易在本說明書的脈絡中理解此等元件。
如本文所用之用語「在…之上」、「至」、「在…之間」及「在..上」可指一個層相對於其他層之相對位置。一層在另一層「之上」或在另一層「上」或者接合「至」另一層係可直接地接觸於該另一層或者可具有一或多個中介層。一層位於層「之間」係可直接地接觸於層或者可具有一或多個中介層。
用語「封裝體」通常指一或多個晶粒的一配套載體，其中晶粒被附接到封裝體基材，且可被包封以供保護，在此等晶粒與位在封裝體基材之外部部分上的引線、接腳或凸塊之間有整合或打線接合的互連件。封裝體可含有提供特定功能的單一晶粒或多個晶粒。封裝體通常安裝在一印刷電路板上以與其他經封裝積體電路及離散組件互連，形成一較大電路。
此處，用語「有核心」通常指建置於板、卡或晶圓上之積體電路封裝體之一基材，其包含一非可撓剛性材料。通常，小的印刷電路板被使用作為一核心，積體電路裝置及離散被動元件可被焊接於其上。通常，核心具有從一側延伸至另一側的通孔，允許在核心的一側上的電路系統直接地耦接至在核心的相對側上的電路系統。核心亦可做為用於構建導體及介電質材料之層的平台。
此處，用語「無核心」通常指一沒有核心之積體電路封裝體的基材。缺乏核心允許較高密度封裝體架構，而通孔相較於高密度互連件具有相對大的尺寸及間距。
此處，用語「平面側」若被用於本文，通常指積體電路封裝體之基材的最靠近一印刷電路板、主機板、或其他封裝體之附接平面的一側。這與用語「晶粒側」不同，其為附接有晶粒或多晶粒之積體電路封裝體之基材的側邊。
此處，用語「介電質」通常係指組成封裝體或矽基材之結構的任何數目之非導電材料。為了本揭露之目的，介電質材料可併入作為層板膜之層積體電路封裝體內、或作為模製於安裝在基材上之積體電路晶粒上方之一樹脂、或作為諸如自旋玻璃之自旋介電質、或作為透過物理及/或化學沉積技術所沉積之介電質，諸如化學氣相沉積或矽氧化物或氮化物。
此處，用語「金屬化」總體上是指形成在封裝體基材之介電質材料上方及穿過此介電質材料之金屬層。金屬層一般是圖案化以形成金屬結構，諸如跡線和接合墊。封裝體基材之金屬化可受限於單一層或藉由介電質層分離的多個層中。
此處，用語「接合墊」通常指終止積體電路封裝體及晶粒中之整合跡線及通孔的金屬化結構。用語「焊接墊」可偶爾取代「接合墊」且承載相同意義。
此處，用語「銲料凸塊」通常指形成於接合襯墊上之焊料層。焊料層典型地具有一圓形形狀，因此有用語「銲料凸塊」。
此處，用語「基材」通常指包含介電質及金屬化結構之平面平台。基材機械地支撐及電氣地耦接一單一平台上之一或多個IC晶粒，且藉由一可模製介電質材料包封此等一或多個IC晶粒。基材通常包含焊料凸塊作為在兩側上之接合互連件。基材的一側，通常稱為「晶粒側」，包含用於晶片或晶粒接合的焊料凸塊。基材之相對側，通常稱為「陸側」包含用於將封裝體接合至印刷電路板之焊料凸塊。
此處，用語「總成」通常指將部件群組至單一功能單元中。此等部件可為分開的且機械地組裝在一功能單元中，其中此等部件可為可移除的。在另一例子中，此等部件可永久地接合在一起。在某些例子中，此等部件整合在一起。
在整個說明書中，以及在申請專利範圍中，用語「連接」是指直接連接，諸如在沒有任何中間裝置的情況下，在連接之東西間之電氣、機械、或磁性連接。
用語「耦接」是指直接或間接連接，諸如在連接之東西間之直接電氣、機械、磁性或流體連接，或者透過一或多個被動或主動中間裝置之間接連接。
用語「電路」或「模組」可指被佈置來與彼此協作以提供一期望功能之一或多個被動及/或主動組件。用語「信號」可指至少一種電流信號、電壓信號、磁信號、或資料/時脈信號。「一」及「該」之含義包括複數引用。「在…中」的含義包括「在…中」及「在…上」。
垂直方位係在z方向上，應理解用詞「頂上」、「底」、「在...上方」以及「在...下方」指依照正常意思的在z方向上之相對位置。然而，應理解，實施例未必限於圖中所例示之方位或組態。
用語「實質上」、「接近」、「近似為」、「約為」以及「大約」通常指在目標值之+/-10%內(除非具體指定)。除非另外指明，否則使用序數形容詞「第一」、「第二」及「第三」等來描述共同的物體，僅僅指出類似物體的不同例子被引用，而非意圖暗示如此描述之物體在時間上、空間上、在排序中或以任何其他方式必須按照給定的順序。
出於本揭露案之目的，用語「A及/或B」及「A或B」意味(A)、(B)或(A及B)。出於本揭露之目的，短語「A、B、和/或C」意謂(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。
標示為「截面」、「輪廓」及「平面」對應於在笛卡爾座標系統內的正交平面。因此，截面及輪廓視圖係在x-z平面中取得，且平面圖係在x-y平面中取得。通常，x-z平面中之輪廓視圖為截面圖。在適當情況下，圖式標記有軸線以指示該圖之方位。
本說明書之實施例包括積體電路裝置總成，其包含附接至基底基材的重構晶圓，其中基底基材提供熱管理及光學信號路由。在一個實施例中，基底基材可包括複數個電氣互連件以用於將積體電路裝置電氣式耦接於重構晶圓中。在另一實施例中，可在重構晶圓本身中形成用於電氣式耦接積體電路裝置之複數個電氣互連件。
如圖1所示，積體電路裝置總成100可包含一基底基材110，其由具有一第一表面122及一相對的第二表面124之一第一基材120所形成。基底基材110可具有形成於其中之流體冷卻網路130。流體冷卻網路130可能由於可能使用之高功率及/或潛在之熱點而特別重要，如熟於此技者所將理解的。流體冷卻網路130可包含至少一入口腔室132、至少一出口腔室134、和至少一流體通道136，其在至少一入口腔室132與至少一出口腔室134之間延伸。至少一流體通道136可從其第一表面122延伸進入第一基材120。至少一入口腔室132及至少一出口腔室134可各經形成以自第二表面124延伸至至少一流體通道136。如圖1進一步所示，可接著形成一光波導網路150，從其第一表面122延伸進入第一基材120，如所討論的。基底基材110可進一步包括一形成於第一基材120的第一表面122上之電氣互連層160。
重構晶圓210可形成在基底基材110上或耦接至該基底基材110。重構晶圓210可包含包封於介電質材料220中之複數個積體電路裝置1401 至1403 ，其中積體電路裝置1401 至1403 各具有一第一表面142和一相對之第二表面144。重構晶圓210之積體電路裝置1401 至1403 中的各者之第二表面144可電氣式附接至基底基材110之電氣互連層160內的電氣互連件164。積體電路裝置中的至少一者，具體而言例示為積體電路裝置1403 ，可為一光學路由器，其係耦接至基底基材110的光波導網路150。
如圖1中所示，工作流體(以箭頭128指示)可經引導至至少一入口腔室132中，其中其流過至少一流體通道136至至少一出口腔室134。至少一流體通道136與此等複數個積體電路裝置1401 至1403 之緊密接近度導致熱能從此等積體電路裝置藉由工作流體128而被移除。工作流體128可為任何適當熱傳導流體，包括但不限於水、乙二醇、滷水及類似者。在另一實施例中，工作流體128可為二相冷卻系統，其中工作流體128係在流體通道136之一部份上的液體及在流體通道136之另一部分上的氣體。在一實施例中，工作流體128可為具有低於水之沸點的一冷卻冷媒，它可允許用於長流體通道136而不需要通過流體通道136之過度高壓降及/或不需要更高數目的入口腔室132及出口腔室134。
重構晶圓210可包括複數個傳導通孔230，其自積體電路裝置1401 至1403 中之各者之第一表面142延伸至介電質材料220之第一表面222。諸如焊球、接腳網格陣列壓縮接腳或順應性互連件之外部附件240可安置於傳導通孔230中之各者上，以用於將積體電路裝置總成100附接至外部組件(未展示)，諸如中介件、印刷電路板、主機板、或類似者。重構晶圓210可進一步包括至少一小晶片，其在一對相鄰積體電路裝置之間且電氣式耦接至該對相鄰積體電路裝置。舉例來說，第一小晶片252可與相鄰的積體電路裝置1401 及1402 共用，且第二小晶片254可與相鄰的積體電路裝置1402 及1403 共用。此至少一小晶片，例如第一小晶片252及第二小晶片254，可為主動及/或被動裝置，且可具有用於附接在一外部組件(未展示)上之外部附件256，例如焊球。
如熟於此技者所將理解的，本描述之實施例基本上為晶圓級超級電腦，其可經由使用光學及電氣傳訊網路兩者來解決關於潛時及頻寬密度之問題，且可經由在基底基材中流體冷卻網路的製造來解決關於熱量移除之問題。
圖2至圖12例示出製造圖1之積體電路裝置100的方法。如圖2及3所示，基底基材110可藉由形成或提供諸如矽的第一基材120及在其中形成流體冷卻網路130來形成。如先前所討論且如圖2中所示，流體冷卻網路130可包含至少一入口腔室132、至少一出口腔室134、以及在至少一入口腔室132與至少一出口腔室134之間延伸的至少一流體通道136。至少一流體通道136可從其第一表面122延伸進入第一基材120。至少一入口腔室132及至少一出口腔室134可各經形成以自第二表面124延伸至至少一流體通道136。至少一流體通道136可具有任何適當之形狀或組態，如所需之有效地由此等積體電路裝置移除熱(請參見圖1之元件1401 至1403 )。在圖2所示之一項實施例中，至少一流體通道136可針對各積體電路裝置(圖1中展示為積體電路裝置1401 至1403 )扇出至至少一裝置附接區域140DA1 至140DA6 內的複數個實質上平行子通道138，且重結合至裝置附接區域140DA1 至140DA6 外側之單一通道內。可理解，子頻道138可具有不同寬度及長度(未展示)，例如在用於各積體電路裝置(圖1中展示為積體電路裝置1401 至1403 )之至少一裝置附接區域140DA1 至140DA6 內的某些位置上更寬，以允許在該等積體電路裝置(圖1中展示為積體電路裝置1401 至1403 )上有較高的質量流率(且因此較高之熱轉移)。另外，較長子通道138亦可經設計以寬於較短子通道138，使得所有子頻道138具有可比較之質量流率且支援在裝置附接區域140DA1 至140DA6 上之均勻冷卻能力。應瞭解，用於流體冷卻網路130之更複雜結構可經由堆疊多個基材所形成，例如用以在Z方向上自至少一入口腔室132至至少一流體通道136中提供更多逐步步階或用以支援多層流體通道136路由，從而若不同積體電路裝置(在圖1中展示為積體電路裝置1401 至1403 )具有不同的冷卻要求(例如，與標準邏輯組件相比，某些光學組件可能需要在緊密溫度窗口中操作)，則可簡化設計。至少一入口腔室132、至少一出口腔室134及至少一流體通道136可各自藉由任何適當程序形成，包括但不限於微影、微機械加工及類似者。
如圖4與圖5中所示，光波導網路150可被形成為自第一基材之第一表面122延伸進入第一基材120。如圖5中所示，光波導網路150可包括至少一光載波分佈網路152、至少一水平(x方向)光學互連件154、以及至少一垂直(y方向)光學互連件156。光波導網路150可由本領域已知之任何技術來形成。舉例來說，光波導網路150的任何組件可藉由在基底基材120上沉積或生長薄氧化物層(未展示)、在薄氧化物層(未展示)的頂部上沉積矽層(未展示)(例如，藉由接合至另一個晶圓或藉由沉積多晶體矽層)、以及透過遮罩(未展示)蝕刻該矽層(未展示) 所形成，以形成光波導網路150。應理解，此技術僅為示範性的，因為存在此項技術領域中已知的各種技術。由於製造波導的各種技術是眾所周知的，因而為了清晰和簡潔起見，將不會於此中作討論。應指出的是，光波導網路150的組件，例如至少一光載波分佈網路152、至少一水平光學互連件154、和至少一垂直光學互連件156，可彼此交叉，其可藉由多層波導製程、藉由在過渡期附接交叉光學小晶片、或作為平面波導交叉設計(例如，光耦接器)來實現，如本技術領域中所熟知的。應注意的是，光波導網路150必須被形成/路由以避過已由流體冷卻網路130所佔用的區域。應進一步注意的是，光波導網路150將具有額外的組件，諸如光電轉換器；然而，此類組件為眾所周知的且因為光波導網路150併入電氣系統的方式係眾所周知的，為了清晰和簡潔的目的，此併入的組件和解釋將不展示或討論。
如圖6及7所示，基底基材110可進一步包括在第一基材120之第一表面122上形成之電氣互連層160。在一實施例中，電氣互連層160可藉由首先以犧牲材料112填充流體冷卻網路130、在第一基材120之第一表面122上方形成介電質材料層162、以及形成複數個電氣互連件或跡線164來形成，其可用以將在積體電路裝置總成100(見圖1)內相鄰的積體電路裝置1401 至1406 互連及/或用以將積體電路裝置1401 至1406 與積體電路裝置總成100(見圖1)外部的電子裝置(未展示)互連，如所討論的。在另一實施例中，電氣互連層160亦可單獨被製造，然後接合至第一基材120。
介電質材料層162可包含一或多個介電質材料層，其可由一適當介電質材料所組成，包括但不限於矽氧化物、氮化矽、碳摻雜介電質、氟摻雜介電質、多孔介電質、有機聚合介電質及類似者。複數個電氣互連件或跡線164可由任何適當之導電材料製成，包括但不限於金屬，諸如銅、銀、鎳、金及鋁、其等之合金及類似者。
雖然電氣互連件164在圖6及7中所示為個別的結構，但本描述的實施例不限於此。在一實施例中，如圖8顯示，電氣互連件164可形成在一橋接結構172(諸如矽橋)中並附接至第一基材120。在另一實施例中，如圖9中所示，電氣互連件164可形成於分層結構174中，其中複數個電氣互連件1641 至1643 可形成在介電質層1761 至1764 之間及/或穿過介電質層1761 至1764 。
積體電路裝置1401 至1406 隨後可對準且附接至基底基材110，如圖10中所示。積體電路裝置中之至少一者，具體而言例示為積體電路裝置1403 ，可為一光學路由器。如圖4和6中所示，光波導網路150的組件(例如，至少一光載波分佈網路152、至少一水平光學互連件154、和至少一垂直光學互連件156)可延伸進入裝置附接區域140DA3 。因此，當光學路由器(積體電路裝置1403 )被附接至基底基材110時，其將需要被對準至複數個電氣互連件164之一部分及將需要被對準至光波導網路150之組件，例如至少一光載波分佈網路152、至少一水平光學互連件154、及至少一垂直光學互連件156。這可能需要使用一不同的遮罩設置/微影技術，並且可能需要針對光波導網路150的此等組件使用一較大的間距，例如至少一光載波分佈網路152、至少一水平光學互連件154、以及至少一垂直光學互連件156，以確保合適的對準，如熟於此技者所將理解的。積體電路裝置之其餘部分，即元件1401 、1402 及1404 至1406 ，可為任何適當的裝置，包括但不限於微處理器、電壓調節器、多晶片封裝體、小晶片、圖形裝置、無線裝置、記憶體或快取記憶體裝置(例如動態隨機存取記憶體、靜態隨機存取記憶體、非依電性記憶體及類似者)、特定應用積體電路裝置、其等之組合、其等之堆疊、或類似者。記憶體或快取記憶體裝置可由其自身的核心複合體所組成，且可需要特殊冷卻，如熟於此技者所將理解的。積體電路裝置之其餘部分，即元件1401 、1402 及1404 至1406 ，可為均質的(即全部相同)或非均質的(即至少一不同於其他者)。
積體電路裝置1401 至1406 可藉由任何本領域中之已知技術被電氣式附接至基底基材110的電氣互連件164。在一個實施例中，可使用混合式接合技術來形成電氣連接。利用混合式接合技術，如圖11中所示，基底基材110之電氣互連層160之介電質材料層162在室溫(例如，約25℃)下在積體電路裝置(展示為元件1401 及1402 )中之各者的第二表面144上以介電質材料182形成化學接合(諸如共價鍵)。積體電路裝置中之各者(展示為元件1401 及1402 )可具有介電質材料層182內之至少一接合墊184。然後施加熱能，其在基底基材110之互連層160的介電質材料層162與位於積體電路裝置(展示為元件1401 及1402 )中之各者之第二表面144上的介電質材料182之間形成更強的接合。此熱能亦同時導致基底基材110之電氣互連件164及積體電路裝置之接合墊184膨脹及熔融以形成永久接合。應理解，接合墊184被電氣式耦接至其各別積體電路裝置1401 、1402 之積體電路(未展示)，諸如藉由矽穿孔(未展示)或經由積體電路裝置(展示為元件1401 及1402 )上之金屬化堆疊(未展示)。此混合式接合技術可氣密地密封流體冷卻網路130之至少一流體通道136，且可導致積體電路裝置1401 至1406 與至少一流體通道136之間的低熱阻。
如圖12所示，可使用積體電路裝置(例示為元件1401 至1403 )來藉由將其包封於介電質材料220中來形成重構晶圓210。在一個實施例中，可在介電質材料220沉積之後移除犧牲材料112。重構晶圓210包括複數個傳導通孔230，其自積體電路裝置1401 至1403 中之各者之第一表面142延伸至介電質材料220之第一表面222。如熟於此技者所將理解的，傳導通孔230可與積體電路裝置，例如元件1401 至1403 ，內之積體電路系統(未展示)電氣式通訊。介電質材料220可為可填充有諸如矽石之無機填料的環氧化物，或可為諸如氧化矽或氮化矽之無機材料。
如圖12進一步所示，諸如一焊球之外部附件240可安置於每一傳導通孔230上，以供積體電路裝置總成100附接至外部組件(未展示)，諸如中介件、印刷電路板、主機板、或類似者。儘管外部附件240展示為用於球狀網格陣列附接之焊球，但外部附件240可為用於平面網格陣列附接之傳導柱，或可為用於插孔附接之傳導接腳。
重構晶圓210可進一步包括至少一小晶片，其在一對相鄰積體電路裝置之間且電氣式耦接至該對相鄰積體電路裝置。舉例來說，如先前關於圖1所討論且亦如圖12中所展示，第一小晶片252可與相鄰的積體電路裝置1401 及1402 共用，且第二小晶片254可與相鄰的積體電路裝置1402 及1403 共用。此至少一小晶片，例如第一小晶片252及第二小晶片254，可為主動及/或被動裝置，且可具有用於附接在一主機板(未展示)上之外部附件256，例如焊球。儘管外部附件256展示為用於球狀網格陣列附接之焊球，但外部附件256可為用於平面網格陣列附接之傳導柱，或可為用於插孔附接之傳導接腳。在裝置的一被動面向中，可為跡線、路由或互連件262，且此等裝置的主動面向可為功能性積體電路系統，其包括但不限於局部記憶體快取記憶體和主動路由(諸如「通過匯流排條」)，以降低信號擁塞，以供通過一DC-DC轉換器之對積體電路裝置1401 至1406 的電力傳遞，以及類似者。應理解，可首先形成重構晶圓210，然後經由重構晶圓之電氣互連層160附接至基底基材110。
在一實施例中，至少一小晶片，例如第一小晶片252和第二小晶片254，可為路由/互連裝置，其可使互連層160不必要。如圖13所示，重構晶圓210可在其間以黏著劑或密封層186附接至基底基材110或形成於該基底基材上。
在本描述的另一實施例中，當空間為昂貴時，光波導網路150可被移動以與流體冷卻網路130垂直(y方向)對準。此可藉由諸如矽基材之第二基材190達成，第二基材將消除使用犧牲材料112之需要，如就圖6及圖7所討論。從圖2及圖3開始，可提供或形成具有一第一表面192及一相對第二表面194之第二基材190，以及可諸如用一黏合劑(未展示)將第二基材190的第二表面194附接至第一基材120的第一表面122，藉此密封至少一流體通道136，如圖14所示。光波導網路150可隨後形成以自其第一表面192延伸進入第二基材190。如同先前所討論且如圖15中所示，光波導網路150可包括至少一光載波分佈網路152、至少一水平光學互連件154、和至少一垂直光學互連件156。光波導網路130可由本領域已知的任何技術形成，如先前所討論者。如圖16所示，電氣互連層150可形成於第二基材190的第一表面192上，且積體電路裝置總成100的製造可以類似於圖10開始且從其繼續所描述的方式繼續。
在本發明之一進一步實施例中，積體電路裝置1401 至1404 之組態可為在一大積體電路裝置總成270中的一「套組」或「套磚」。如圖17所示，四個套磚2721 至2724 (以虛線識別)可耦接在一起以形成大積體電路裝置總成270。如所示，單一雷射二極體274可用於光載波分佈網路152(見圖10)，其係在四個套磚2721 至2724 之各者之間共享。然而，多個雷射二極體274及/或多個光載波分佈網路152(見圖10)可用於冗餘/電力。如先前所討論，套磚2721 至2724 的積體電路裝置1401 至1406 可透過電氣互連件164(見圖10)通訊至附近積體電路裝置，或可選擇使用光波導網路150(見圖10)以與更遠的積體電路裝置通訊。因此，本描述的實施例支援脈動資料路徑(亦即，從積體電路裝置總成270的一側線性貫通積體電路裝置至另一側)，以及分支(例如，經由電氣互連件164和光波導網路150(見圖10))。由於本描述之實施例之能力，額外拆裝裝置組件2801 至2804 ，諸如記憶體控制器、快捷週邊組件互連(PCIe)介面、加速器鏈路、及類似者，可耦接至大積體裝置總成270，諸如套磚2721 至2724 中之至少一者的周邊，如圖17所示。此等拆裝裝置組件2801 至2806 可具有與其相關聯之至少一光學路由器(未展示)，以最小化至套磚2721 至2724 之任何單一積體電路裝置1401 至1406 的潛時及/或來自套磚2721 至2724 之任何單一積體電路裝置1401 至1406 之潛時。
圖18係根據本描述的一實施例之製造積體電路裝置總成的製程300的流程圖。如方塊310中所闡述，係可形成具有至少一流體冷卻網路及至少一光波導網路之一基底基材。複數個積體電路裝置可附接至基底基材，其中此等複數個積體電路裝置中的至少一積體電路裝置包含光學式耦接至基底基材的光波導網路之一光學路由器，如方塊320中所闡述。如方塊330中所闡述，此等複數個積體電路裝置可以一介電質材料來包封。如圖方塊340中所闡述，此等複數個積體電路裝置中的一第一積體電路裝置可以至少一電氣互連件電氣式耦接至此等複數個積體電路裝置中的一第二積體電路裝置。
圖19例示根據本描述之一實現例的電子系統或運算裝置400。運算裝置400可包括一殼體401，該殼體401具有一板402安置於其中。運算裝置400可包括若干積體電路組件，包括但不限於處理器404、至少一通訊晶片406A、406B、依電性記憶體408(例如DRAM)、非依電性記憶體410(例如ROM)、快閃記憶體412、圖形處理器或CPU 414、數位信號處理器(未展示)、加密處理器(未展示)、晶片組416、天線、顯示器(觸控螢幕顯示器)、觸控螢幕控制器、電池、音訊編解碼器(未展示)、視訊編解碼器(未展示)、功率放大器(AMP)、全球定位系統(GPS)裝置、羅盤、加速計(未展示)、陀螺儀(未展示)、揚聲器、攝影機及大量儲存裝置(未展示)(諸如硬碟驅動機、光碟(CD)、數位通用磁碟(DVD)，等等)。積體電路組件中之任一者可實體上且電氣式耦接至板402。在一些實現例中，積體電路組件中之至少一者可為處理器404之一部分。
通訊晶片賦能於用於資料至運算裝置及自該運算裝置之傳遞之無線通訊。用語「無線」及其衍生詞可用以描述可經由非固態媒體通過使用經調變之電磁輻射來傳遞資料之電路、裝置、系統、方法、技術、通訊頻道等。此用語並非暗示相關聯裝置不含有任何線，儘管在一些實施例中此等相關聯裝置可不含有任何線。通訊晶片或裝置可實現若干無線標準或協定中之任何一者，包括但不限於Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、上述各者之衍生物，以及指定為3G、4G、5G及其他的任何其他無線協定。運算裝置可包括複數個通訊晶片。例如，一第一通訊晶片可專用於諸如Wi-Fi及藍芽等之短程無線通訊，及一第二通訊晶片可專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他等長程無線通訊。
用語「處理器」可指處理來自暫存器及/或記憶體之電子資料來把電子資料轉換成可被儲存在暫存器及/或記憶體中之其他電子資料的任何裝置或一裝置的部份。
積體電路組件中的至少一者可包括至少一積體電路裝置總成，其包含一基底基材，其具有至少一流體冷卻網路及至少一光波導網路，複數個積體電路裝置附接至基底基材，其中此等複數個積體電路裝置中的至少一積體電路裝置包含光學式耦接至基底基材的至少一光波導網路之一光學路由器、包封此等複數個積體電路裝置之一介電質材料、和將此等複數個積體電路裝置中的一第一積體電路裝置電氣式耦接至此等複數個積體電路裝置中的一第二積體電路裝置之至少一互連件。
在各種實現例中，運算裝置可為膝上型電腦、隨身型易網機、筆記型電腦、超輕薄筆電、智慧型電話、平板電腦、個人數位助理(PDA)、超級行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位攝影機、可攜式音樂播放器或數位視訊記錄器。在其他實現例中，運算裝置可為處理資料的任何其他電子裝置。
要理解的是本說明書的標的不必被限定為在圖1-19中所示的特定應用。此標的可應用於其他積體電路裝置及總成應用以及任何適當的電子應用，如熟於此技者所將理解的。
以下實例係關於進一步實施例，且在此等實例中之細節可在一或多個實施例中之任何地方使用，其中範例1係為一積體電路裝置總成，其包含具有至少一流體冷卻網路及至少一光波導網路之一基底基材、附接至基底基材之複數個積體電路裝置，其中此等複數個積體電路裝置的至少一積體電路裝置包含光學式耦接至基底基材的至少一光波導網路之一光學路由器、包封此等複數個積體電路裝置之一介電質材料、和將此等複數個積體電路裝置中之一第一積體電路裝置電氣式耦接至此等複數個積體電路裝置中的一第二積體電路裝置之至少一電氣互連件。
在範例2中，範例1之標的可選擇性地包括在該基底基材與此等複數個積體電路裝置之間的一電氣互連層，且其中至少一電氣互連件係安置在電氣互連層內。
在範例3中，範例1及2中任一者之標的可選擇性地包括係選自由以下各者組成之群組之介電質材料：一聚合物材料、一無機材料及一聚合物材料與無機填料粒子之一混合物。
在範例4中，範例1至3中的任一者之標的可選擇性地包括至少一光波導網路，其包含至少一光載波分佈網路、至少一水平光學互連件、及至少一垂直光學互連件。
在範例5中，範例1至4中任一者之標的可選擇性地包括基底基材，其包含第一基材且其中至少一流體冷卻網路通道包含至少一入口腔室、至少一出口腔室、及至少一流體通道，至少一流體通道自其之一第一表面延伸進入第一基材，其中至少一流體通道在入口腔室與出口腔室之間延伸。
在範例6中，範例5之標的可選擇性地包括至少一光波導網路自其第一表面延伸進入第一基材。
在範例7中，範例5之標的可選擇性地包括基底基材進一步包含第二基材，其具有第一表面及一相對的第二表面，其中第二基材之第二表面係附接至第一基材之第一表面，且其中至少一光波導網路自其之第一表面延伸進入第二基材。
在範例8中，範例1至7中任一者之標的可選擇性地包括此等複數個積體電路裝置中之每一者的第二表面附接至基底基材，且進一步包括至少一小晶片，該小晶片將此等複數個積體電路裝置中之第一積體電路裝置的第一表面電氣式耦接至此等複數個積體電路裝置中之第二積體電路裝置的一第一表面。
在範例9中，範例8之標的可選擇性地包括至少一小晶片，其為一被動裝置。
在範例10中，範例8之標的可選擇性地包括至少一小晶片，其為一主動裝置。
範例11為一電子系統，其包含一板以及電氣式附接至此板的積體電路裝置總成，其中積體電路裝置總成包含一積體電路裝置總成，其包含一基底基材，其具有至少一流體冷卻網路及至少一光波導網路、附接至基底基材之複數個積體電路裝置，其中此等複數個積體電路裝置中的至少一積體電路裝置包含光學式耦接至基底基材之至少一光波導網路的一光學路由器、包封此等複數個積體電路裝置的一介電質材料、和將此等複數個積體電路裝置中的一第一積體電路裝置電氣式耦接至此等複數個積體電路裝置中的一第二積體電路裝置的至少一電氣互連件。
在範例12中，範例11之標的可選擇性地包括在基底基材與此等複數個積體電路裝置之間的一電氣互連層，且其中至少一電氣互連件係安置在電氣互連層內。
在範例13中，範例11及12中任一者之標的可選擇性地包括係選自由以下各者組成之群組之介電質材料：一聚合物材料、一無機材料以及一聚合物材料與無機填料粒子之一混合物。
在範例14中，範例11至13中的任一者之標的可選擇性地包括至少一光波導網路，其包含至少一光載波分佈網路、至少一水平光學互連件、及至少一垂直光學互連件。
在範例15中，範例11至14中任一者之標的可選擇性地包括基底基材，其包含第一基材且其中至少一流體冷卻網路通道包含至少一入口腔室、至少一出口腔室、及至少一流體通道，至少一流體通道自其之一第一表面延伸進入第一基材，其中至少一流體通道在入口腔室與出口腔室之間延伸。
在範例16中，範例15之標的可選擇性地包括至少一光波導網路自其之第一表面延伸進入第一基材。
在範例17中，範例15之標的可選擇性地包括基底基材進一步包含第二基材，其具有第一表面及一相對的第二表面，其中第二基材之第二表面附接至第一基材之第一表面，且其中至少一光波導網路自其之第一表面延伸進入第二基材。
在範例18中，範例11至17中任一者之標的可選擇性地包括此等複數個積體電路裝置中之每一者的第二表面附接至基底基材，且進一步包括至少一小晶片，該小晶片將此等複數個積體電路裝置中之第一積體電路裝置的第一表面電氣式耦接至此等複數個積體電路裝置中之第二積體電路裝置的一第一表面。
在範例19中，範例18之標的可選擇性地包括至少一小晶片，其為一被動裝置。
在範例20中，範例18之標的可選擇性地包括至少一小晶片，其為一主動裝置。
範例21係一種製造一積體電路裝置總成的方法，其包含形成具有至少一流體冷卻網路及至少一光波導網路的一基底基材，將複數個積體電路裝置附接至此基底基材，其中此等複數個積體電路裝置中的至少一積體電路裝置包含光學式耦接至基底基材的至少一光波導網路之一光學路由器，以一介電質材料包封此等複數個積體電路裝置，以及以至少一電氣互連件將此等複數個積體電路裝置中的一第一積體電路裝置電氣式耦接至的此等複數個積體電路裝置中的一第二積體電路裝置。
在範例22中，範例21之標的係可選擇性地包括在基底基材與複數個積體電路裝置之間形成一電氣互連層，且其中至少一電氣互連件係安置在該電氣互連層內。
在範例23中，範例21及22中的任一者之標的係可選擇性地包括其中將此等複數個積體電路裝置利用介電質材料包封包含利用選自下列所組成的群組之一材料來包封此等複數個積體電路裝置：一聚合物材料、一無機材料、以及一聚合物材料與無機填料粒子之一混合物。
在範例24中，範例21至23中的任一者之標的可選擇性地包括至少一光波導網路包含形成至少一光載波分佈網路、形成至少一水平光學互連件、以及形成至少一垂直光學互連件。
在範例25中，範例21至24中任一者之標的可選擇性地包括基底基材，其包含第一基材且其中至少一流體冷卻網路通道包含至少一入口腔室、至少一出口腔室、及至少一流體通道，至少一流體通道自其之一第一表面延伸進入第一基材，其中至少一流體通道在入口腔室與出口腔室之間延伸。
在範例26中，範例25之標的可選擇性地包括至少一光波導網路自其之第一表面延伸進入第一基材。
在範例27中，範例25之標的可選擇性地包括基底基材進一步包含第二基材，其具有第一表面及一相對的第二表面，其中第二基材之第二表面係附接至第一基材之第一表面，且其中至少一光波導網路自其之第一表面延伸進入第二基材。
在範例28中，範例21至27中任一者之標的可選擇性地包括：將此等複數個積體電路裝置附接至基底基材，包含將此等複數個積體電路裝置中之每一者的一第二表面附接至基底基材，且進一步包括將至少一小晶片電氣式耦接至此等複數個積體電路裝置中之第一積體電路裝置之一第一表面至此等複數個積體電路裝置中之第二積體電路裝置之一第一表面。
在範例29中，範例28之標的可選擇性地包括電氣式附接至少一小晶片包含電氣式附接一被動裝置。
在範例30中，範例28之標的可選擇性地包括電氣式附接至少一小晶片包含電氣式附接一主動裝置。
所有本發明皆描述於詳細實施例中，可以理解的是此等隨附之申請專利範圍所界定之發明不受限於前文中闡明之特定細節，在不背離其精神或範圍之下，其諸多明顯之變化係可能的。
100,270:積體電路裝置總成 110:基底基材 112:犧牲材料 120:第一基材 122,142,192,222:第一表面 124,144,194:第二表面 128:箭頭,工作流體 130:流體冷卻網路,光波導網路 132:入口腔室 134:出口腔室 136:流體通道 138:子通道 1401 -1406 :積體電路裝置,元件 140DA1 -140DA6 :裝置附接區域 150:光波導網路 152:光載波分佈網路 154:水平光學互連件 156:垂直光學互連件 160:電氣互連層,互連層 162:介電質材料層 164:電氣互連件,電氣互連件或跡線 172:橋接結構 174:分層結構 1641 -1643 :電氣互連件 1761 -1764 :介電質層 182:介電質材料,介電質材料層 184:接合墊 186:密封層 190:第二基材 210:重構晶圓 220:介電質材料 230:傳導通孔 240,256:外部附件 252:第一小晶片 254:第二小晶片 262:互連件 2721 -2724 :套磚 274:雷射二極體 2801 -2804 :拆裝裝置組件 300:製程 310,320,330,340:方塊 400:運算裝置 401:殼體 402:板,主機板 404:處理器 406A,406B:通訊晶片 408:依電性記憶體,DRAM 410:非依電性記憶體,ROM 412:快閃記憶體,快閃 414:圖形處理器或CPU 416:晶片組
在本說明書之總結部分中特別指出且清楚主張了本揭露之標的。本揭露的上列及其他特徵將從下列描述及附帶的申請專利範圍連同隨附圖式變得完全明瞭。應了解的是此等隨附圖式只顯示依據本揭露之數個實施例且，因此，不應被視為限制其範圍。將經由隨附圖式之使用，以附加特性及細節來描述本揭露，以使得本揭露之優點可更容易地確定，在此等圖式中：
圖1係依據本描述之一實施例之具有一基底基材的一積體電路裝置總成之一截面側視圖，提供至少一流體冷卻網路及至少一光波導網路，其附接至具有複數個積體電路裝置的一重構基材。
圖2及3分別為根據本描述之一實施例的形成於基底基材中之流體冷卻網路的截面側視圖及俯視平面圖。
圖4及5分別為根據本描述之另一實施例的圖2及3之基底基材的截面側視圖及俯視平面圖，具有形成於其中之一光波導網路。
圖6及7分別為根據本描述之另一實施例的圖4及5之基底基材的截面側視圖及俯視平面圖，具有形成於其中之至少一電氣互連件。
圖8係根據本描述之另一實施例的圖4及5之基底基材的截面側視圖，具有形成於其中之至少一電氣互連件。
圖9係根據本描述之又另一實施例的圖4及5之基底基材的截面側視圖，其具有形成於其中之至少一電氣互連件。
圖10及11分別為根據本描述之一實施例的圖6及7之基底基材的截面側視圖及俯視平面圖，具有複數個附接於其上之積體電路裝置。
圖12係根據本描述之一實施例的圖10及11之基底基材上的重構晶圓之形成的截面側視圖。
圖13係根據本描述之一實施例的將重構晶圓附接在基底基材上之截面側視圖；
圖14至16係根據本描述之一實施例的具有一第一及第二基材之基底基材之製造的截面側視圖；
圖17係依據本描述之一實施例之一大積體電路裝置總成的俯視平面圖。
圖18係根據本描述之一實施例之用於製造積體電路裝置總成的方法的流程圖。
圖19係依據本描述之一實施例的一電子裝置/系統。
100:積體電路裝置總成
110:基底基材
120:第一基材
122,142,222:第一表面
124,144:第二表面
128:箭頭，工作流體
130:流體冷卻網路，光波導網路
132:入口腔室
134:出口腔室
136:流體通道
1401-1403:積體電路裝置，元件
150:光波導網路
160:電氣互連層，互連層
162:介電質材料層
164:電氣互連件，電氣互連件或跡線
210:重構晶圓
220:介電質材料
230:傳導通孔
240,256:外部附件
252:第一小晶片
254:第二小晶片
262:互連件

Claims (25)

  1. 一種積體電路裝置總成，其包含： 一基底基材，其具有至少一流體冷卻網路及至少一光波導網路； 複數個積體電路裝置，其附接至該基底基材，其中該等複數個積體電路裝置中的至少一積體電路裝置包含光學式耦接至該基底基材的該至少一光波導網路之一光學路由器； 一介電質材料，其包封該等複數個積體電路裝置；以及 至少一電氣互連件，其將該等複數個積體電路裝置中之一第一積體電路裝置電氣式耦接至該等複數個積體電路裝置中之一第二積體電路裝置。
  2. 如請求項1之積體電路裝置總成，其進一步包含在該基底基材與該等複數個積體電路裝置之間的一電氣互連層，且其中該至少一電氣互連件係安置在該電氣互連層內。
  3. 如請求項1之積體電路裝置總成，其中該介電質材料係選自由一聚合物材料、一無機材料及一聚合物材料與無機填料粒子之一混合物組成之群組。
  4. 如請求項1之積體電路裝置總成，其中該至少一光波導網路包含至少一光載波分佈網路、至少一水平光學互連件、及至少一垂直光學互連件。
  5. 如請求項1之積體電路裝置總成，其中該基底基材包含一第一基材，且其中該至少一流體冷卻網路通道包含至少一入口腔室、至少一出口腔室、及至少一流體通道，該至少一流體通道自其之一第一表面延伸進入該第一基材，其中該至少一流體通道在該入口腔室與該出口腔室之間延伸。
  6. 如請求項5之積體電路裝置總成，其中該至少一光波導網路自其之該第一表面延伸進入該第一基材。
  7. 如請求項5之積體電路裝置總成，其中該基底基材進一步包含一第二基材，其具有一第一表面及相對之一第二表面，其中該第二基材之該第二表面係附接至該第一基材之該第一表面，且其中該至少一光波導網路自其之該第一表面延伸進入該第二基材。
  8. 如請求項1之積體電路裝置總成，其中該等複數個積體電路裝置中的每一者之一第二表面係附接至該基底基材，且進一步包括至少一小晶片，該小晶片將該等複數個積體電路裝置中的該第一積體電路裝置之一第一表面電氣式耦接至該等複數個積體電路裝置中的該第二積體電路裝置之一第一表面。
  9. 如請求項7之積體電路裝置總成，其中該至少一小晶片係一被動裝置。
  10. 如請求項7之積體電路裝置總成，其中該至少一小晶片係一主動裝置。
  11. 一種電子系統，其包含： 一板；以及 電氣式附接至該板的一積體電路裝置總成，其中該積體電路裝置總成包含： 一基底基材，其具有至少一流體冷卻網路及至少一光波導網路； 複數個積體電路裝置，其附接至該基底基材，其中該等複數個積體電路裝置中的至少一積體電路裝置包含光學式耦接至該基底基材的該至少一光波導網路之一光學路由器； 一介電質材料，其包封該等複數個積體電路裝置；以及 至少一電氣互連件，其將該等複數個積體電路裝置中之一第一積體電路裝置電氣式耦接至該等複數個積體電路裝置中之一第二積體電路裝置。
  12. 如請求項11之電子系統，其進一步包含在該基底基材與該等複數個積體電路裝置之間的一電氣互連層，且其中該至少一電氣互連件係安置在該電氣互連層內。
  13. 如請求項11之電子系統，其中該介電質材料係選自由一聚合物材料、一無機材料及一聚合物材料與無機填料粒子之一混合物組成之群組。
  14. 如請求項11之電子系統，其中該至少一光波導網路包含至少一光載波分佈網路、至少一水平光學互連件、及至少一垂直光學互連件。
  15. 如請求項11之電子系統，其中該基底基材包含一第一基材，且其中該至少一流體冷卻網路通道包含至少一入口腔室、至少一出口腔室、及至少一流體通道，該至少一流體通道自其之一第一表面延伸進入該第一基材，其中該至少一流體通道在該入口腔室與該出口腔室之間延伸。
  16. 如請求項15之電子系統，其中該至少一光波導網路自其之該第一表面延伸進入該第一基材。
  17. 如請求項15之電子系統，其中該基底基材進一步包含一第二基材，其具有一第一表面及相對之一第二表面，其中該第二基材之該第二表面係附接至該第一基材之該第一表面，且其中該至少一光波導網路自其之該第一表面延伸進入該第二基材。
  18. 如請求項11之電子系統，其中該等複數個積體電路裝置中的每一者之一第二表面係附接至該基底基材，且進一步包括至少一小晶片，該小晶片將該等複數個積體電路裝置中的該第一積體電路裝置之一第一表面電氣式耦接至該等複數個積體電路裝置中的該第二積體電路裝置之一第一表面。
  19. 一種形成積體電路裝置總成的方法，其包含： 形成一基底基材，其包括形成至少一流體冷卻網路及在其中形成至少一光波導網路； 將複數個積體電路裝置附接至該基底基材，其中該等複數個積體電路裝置中的至少一積體電路裝置包含光學式耦接至該基底基材的該光波導網路之一光學路由器； 以一介電質材料包封該等複數個積體電路裝置；以及 以至少一電氣互連件將該等複數個積體電路裝置中的一第一積體電路裝置電氣式耦接至該等複數個積體電路裝置中的一第二積體電路裝置。
  20. 如請求項19之方法，其進一步包含在該基底基材與該等複數個積體電路裝置之間形成一電氣互連層，且其中該至少一電氣互連件係安置在該電氣互連層內。
  21. 如請求項19之方法，其中形成該至少一光波導網路包含形成至少一光載波分佈網路、形成至少一水平光學互連件、以及形成至少一垂直光學互連件。
  22. 如請求項19之方法，其中形成該基底基材包含形成一第一基材，其中形成該至少一流體冷卻網路通道包含形成至少一入口腔室、形成至少一出口腔室、以及形成至少一流體通道，該至少一流體通道自其之一第一表面延伸進入該第一基材，且其中該至少一流體通道係經形成以在該入口腔室與該出口腔室之間延伸。
  23. 如請求項22之方法，其中形成該至少一光波導網路包含形成該至少一光波導網路用以自其之該第一表面延伸進入該第一基材。
  24. 如請求項22之方法，其中形成該基底基材進一步包含形成具有一第一表面及相對之一第二表面之一第二基材，將該第二基材之該第二表面附接至該第一基材之該第一表面，且其中形成該至少一光波導網路包含形成該光波導網路以自其之該第一表面延伸進入該第二基材。
  25. 如請求項19之方法，其中將該等複數個積體電路裝置附接至該基底基材包含將該等複數個積體電路裝置中的每一者之一第二表面附接至該基底基材，且進一步包括將至少一小晶片電氣式耦接至該等複數個積體電路裝置中的該第一積體電路裝置之一第一表面以及至該等複數個積體電路裝置中的該第二積體電路裝置之一第一表面。
TW109130282A 2019-12-06 2020-09-03 重構晶圓總成 TW202123794A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/706,383 US10943851B1 (en) 2019-12-06 2019-12-06 Reconstituted wafer assembly
US16/706,383 2019-12-06

Publications (1)

Publication Number Publication Date
TW202123794A true TW202123794A (zh) 2021-06-16

Family

ID=74851811

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130282A TW202123794A (zh) 2019-12-06 2020-09-03 重構晶圓總成

Country Status (6)

Country Link
US (1) US10943851B1 (zh)
JP (1) JP2021093515A (zh)
KR (1) KR20210071818A (zh)
CN (1) CN112928101A (zh)
DE (1) DE102020129253A1 (zh)
TW (1) TW202123794A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI840977B (zh) * 2022-09-29 2024-05-01 南茂科技股份有限公司 可撓性線路基板以及薄膜覆晶封裝結構的製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018132143B4 (de) 2018-12-13 2023-10-12 Infineon Technologies Ag Leiterplatte, Chip-Kühlgehäuse, Baugruppe und Verfahren zum Kühlen eines Halbleiterchips
WO2022252087A1 (en) * 2021-05-31 2022-12-08 Huawei Technologies Co., Ltd. Method of manufacturing active reconstructed wafers
US20220406686A1 (en) * 2021-06-16 2022-12-22 Intel Corporation Glass-based cavity and channels for cooling of embedded dies and 3d integrated modules using package substrates with glass core
US20230345613A1 (en) * 2022-04-25 2023-10-26 Nvidia Corporation Printed circuit board assembly with integrated vapor chamber
CN116540368B (zh) * 2023-06-25 2024-01-09 之江实验室 芯片冷却结构及其制造方法及光子集成芯片
CN118553701B (zh) * 2024-07-29 2024-11-05 浙江大学 一种埋入式功率模块的微通道液冷一体化集成封装结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929518A (en) * 1997-07-20 1999-07-27 Motorola, Inc. Circuit board and method
US6713866B2 (en) * 2002-04-22 2004-03-30 Agilent Technologies, Inc. Cooling of optoelectronic elements
WO2007130471A2 (en) * 2006-05-01 2007-11-15 The Charles Stark Draper Laboratory, Inc. Systems and methods for high density multi-component modules
US7298623B1 (en) * 2006-06-29 2007-11-20 International Business Machines Corporation Organic substrate with integral thermal dissipation channels, and method for producing same
US9057853B2 (en) * 2009-02-20 2015-06-16 The Hong Kong University Of Science And Technology Apparatus having an embedded 3D hybrid integration for optoelectronic interconnects
US8179676B2 (en) * 2010-07-21 2012-05-15 Telefonaktiebolaget L M Ericsson (Publ) Optical interconnects in cooling substrates
US8569861B2 (en) * 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
EP2605345B1 (en) * 2011-12-13 2021-04-28 Alcatel Lucent Thermal management of photonics assemblies
GB2514551A (en) * 2013-05-28 2014-12-03 Ibm Fluid-cooled electronic circuit device with cooling fluid conduits having optical transmission medium
WO2018178745A1 (en) * 2017-03-29 2018-10-04 Telefonaktiebolaget Lm Ericsson (Publ) Chip-carrier socket for microfluidic-cooled three-dimensional electronic/photonic integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI840977B (zh) * 2022-09-29 2024-05-01 南茂科技股份有限公司 可撓性線路基板以及薄膜覆晶封裝結構的製造方法

Also Published As

Publication number Publication date
DE102020129253A1 (de) 2021-06-10
JP2021093515A (ja) 2021-06-17
US10943851B1 (en) 2021-03-09
CN112928101A (zh) 2021-06-08
KR20210071818A (ko) 2021-06-16

Similar Documents

Publication Publication Date Title
TW202123794A (zh) 重構晶圓總成
TWI829926B (zh) 用於ｉｃ晶片的異質嵌套中介層封裝
TWI549252B (zh) 具有通橋導電穿孔信號連接之嵌入式多重裝置橋接器
TWI671866B (zh) 具有用於被動組件的疊置式基體之晶粒封裝技術（二）
US11955431B2 (en) Interposer structures and methods for 2.5D and 3D packaging
KR20210004830A (ko) Ic 칩용 중첩 인터포저 패키지
TWI713174B (zh) 包含散熱器的半導體封裝及其製造方法
TW202101702A (zh) 基板補片重構選項
US9177831B2 (en) Die assembly on thin dielectric sheet
TW201730992A (zh) 具有與嵌入於微電子基板中之微電子橋連接的多個微電子裝置之微電子結構
US20230352412A1 (en) Multiple die package using an embedded bridge connecting dies
TW202125759A (zh) 懸伸橋接互連技術
KR20190122134A (ko) 열 전도성 구조체 및 열 전도성 구조체에서의 열 격리 구조체를 갖는 방열 디바이스
WO2019240898A1 (en) Thermal management solutions for stacked integrated circuit devices
JP2018525807A (ja) マルチレイヤパッケージ
TW202226498A (zh) 用於晶片間資料訊號傳遞之電力遞送橋接技術
TW202245199A (zh) 具有嵌入式蝕刻停止以控制其中玻璃層中的腔深度的電子基板
TW202301591A (zh) 具有頂側電力輸送結構之微電子總成
JP7544439B2 (ja) 集積回路構造体および集積回路構造体の製造方法
US20200043829A1 (en) Thermal management solutions for stacked integrated circuit devices
TW202249212A (zh) 具有由間隔之中介件所提供之嵌入式裝置空腔的封裝體
US11610856B2 (en) Connectivity between integrated circuit dice in a multi-chip package
TW202329391A (zh) 包括電橋的微電子組件
JP2021119630A (ja) チップパッケージ構造及び電子機器
US20200027812A1 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices