Nothing Special   »   [go: up one dir, main page]

DE102020129253A1 - Rekonstituierte Waferbaugruppe - Google Patents

Rekonstituierte Waferbaugruppe Download PDF

Info

Publication number
DE102020129253A1
DE102020129253A1 DE102020129253.8A DE102020129253A DE102020129253A1 DE 102020129253 A1 DE102020129253 A1 DE 102020129253A1 DE 102020129253 A DE102020129253 A DE 102020129253A DE 102020129253 A1 DE102020129253 A1 DE 102020129253A1
Authority
DE
Germany
Prior art keywords
integrated circuit
substrate
circuit devices
base substrate
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020129253.8A
Other languages
English (en)
Inventor
Adel Elsherbini
Shawna Liff
Henning Braunisch
Johanna Swan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020129253A1 publication Critical patent/DE102020129253A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/064—Fluid cooling, e.g. by integral pipes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Optical Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine Integrierter-Schaltkreis-Vorrichtungsbaugruppe kann gebildet werden, die einen an einem Basissubstrat angebrachten rekonstituierten Wafer umfasst, wobei das Basissubstrat eine Wärmeverwaltung und optische Signalrouten bereitstellt. Bei einer Ausführungsform kann das Basissubstrat mehrere elektrische Zwischenverbindungen zum elektrischen Koppeln Integrierter-Schaltkreis-Vorrichtungen in dem rekonstituierten Wafer beinhalten. Bei einer anderen Ausführungsform können mehrere elektrische Zwischenverbindungen zum elektrischen Koppeln Integrierter-Schaltkreis-Vorrichtungen in dem rekonstituierten Wafer in dem rekonstituierten Wafer selbst gebildet werden.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Beschreibung betreffen allgemein die Fertigung Integrierter-Schaltkreis-Vorrichtungsbaugruppen und insbesondere die Fertigung einer integrierten Vorrichtungsbaugruppe, die einen an einem Basissubstrat angebrachten rekonstituierten Wafer umfasst, wobei das Basissubstrat eine Wärmeverwaltung und optische Signalrouten bereitstellt.
  • HINTERGRUND
  • Die Industrie für integrierte Schaltkreise strebt kontinuierlich danach, immer schnellere, kleinere und dünnere Integrierter-Schaltkreis-Gehäuse zur Verwendung in vielfältigen elektronischen Produkten, einschließlich unter anderem Computerservern und tragbarer Produkte, wie etwa tragbarer Computer, elektronischer Tablets, Mobiltelefone, Digitalkameras und dergleichen, herzustellen.
  • Mit dem Erreichen dieser Ziele werden die Integrierter-Schaltkreis-Vorrichtungen kleiner. Jedoch sind Rechenanforderungen erheblich schneller angestiegen, als dies die Skalierung (z. B. Mooresches Gesetz) erreichen kann. Zum Beispiel erfordern Maschinenintelligenzsysteme Kernzahlen in den Tausenden, einen „Near Compute“-Speicher von mehr als 10 Gigabyte, eine Konnektivitätsbandbreite von mehr als einem Terabyte pro Sekunde zwischen mehreren Knoten, niedrige Latenz, Wärmesteuerung und gute Herstellbarkeit, wie es sich für einen Fachmann versteht. Es wurden Versuche unternommen, diese Anforderungen durch monolithische Integration und/oder Waferstapeln zu erfüllen. Monolithische Integration kann das Bilden eines Supercomputers auf Waferebene einschließen, der einige Redundanzebenen verwendet, so dass ein großer Bereich von monolithisch integriertem Silicium (z. B. einem Wafer) funktional ist. Jedoch kann eine solche monolithische Integration Nachteile haben, einschließlich einer niedrigeren Leistungsfähigkeit aufgrund von parasitärer Kapazität, größere Gestaltungskomplexität und erhebliche Flächeneinbuße, um die Integration zu unterstützen, wie es sich für einen Fachmann versteht. Waferstapeln kann, wie in der Technik bekannt ist, in Verbindung mit monolithischer Integration verwendet werden, um die Heterogenität zu fördern, wie etwa zwischen Speicher- und Rechenvorrichtungen, aber behandelt andere Probleme bezüglich monolithischer Integration, wie zuvor erwähnt, nicht. Baugruppenbasierte Ansätze können verwendet werden, um einen rekonstituierten Wafer für die monolithische Integration zu bilden, wobei mehrere „bekannte gute Dies“, d. h. Integrierter-Schaltkreis-Vorrichtungen, aneinander angebracht sind, wie etwa mit einem dielektrischen Material, um ein waferartiges Substrat zu bilden. Die Integrierter-Schaltkreis-Vorrichtungen können elektrisch durch „Die-Stitching“-Strukturen, wie etwa eingebettete Mehrfach-Die-Zwischenverbindungsbrücken (EMLBs: Embedded Multi-Die Interconnect Bridges), passive Interposer, fortschrittliche organische Gehäuse mit hoher Dichte und dergleichen, gekoppelt werden. Obwohl rekonstituierte Wafer manche der zuvor erwähnten Probleme mit Bezug auf monolithische Integration behandeln können, sind zusätzliche Innovationen notwendig, um bestehende Herausforderungen mit Bezug auf Latenz, Bandbreitendichte und Wärmesteuerung zu bewältigen.
  • Figurenliste
  • Der Erfindungsgegenstand der vorliegenden Offenbarung wird insbesondere in dem abschließenden Teil der Patentschrift dargelegt und ausdrücklich beansprucht. Die vorangegangenen und andere Merkmale der vorliegenden Offenbarung werden aus der folgenden Beschreibung und den angehängten Ansprüchen zusammen mit den begleitenden Zeichnungen vollständig ersichtlich werden. Es versteht sich, dass die begleitenden Zeichnungen nur einige Ausführungsformen gemäß der vorliegenden Offenbarung darstellen und daher nicht als ihren Schutzumfang beschränkend anzusehen sind. Die Offenbarung wird durch Verwendung der begleitenden Zeichnungen mit zusätzlicher Spezifität und zusätzlichem Detail beschrieben, so dass die Vorteile der vorliegenden Offenbarung sofort erfassbar sind, wobei in den Zeichnungen gilt:
    • 1 ist eine Seitenquerschnittsansicht einer Integrierter-Schaltkreis-Vorrichtungsbaugruppe mit einem Basissubstrat, das wenigstens ein Fluidkühlungsnetzwerk und wenigstens ein Optikwellenleiternetz bereitstellt, angebracht an einem rekonstituierten Substrat mit mehreren Integrierter-Schaltkreis-Vorrichtungen, gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 2 und 3 sind eine Seitenquerschnittsansicht bzw. eine Draufsicht des Fluidkühlungsnetzwerks, das in dem Basissubstrat gebildet ist, gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 4 und 5 sind eine Seitenquerschnittsansicht bzw. eine Draufsicht des Basissubstrats aus 2 und 3 mit einem darin gebildeten Optikwellenleiternetzwerk gemäß einer anderen Ausführungsform der vorliegenden Beschreibung.
    • 6 und 7 sind eine Seitenquerschnittsansicht bzw. eine Draufsicht des Basissubstrats aus 4 und 5 mit wenigstens einer darin gebildeten elektrischen Zwischenverbindung gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 8 ist eine Seitenquerschnittsansicht des Basissubstrats aus 4 und 5 mit wenigstens einer darin gebildeten elektrischen Zwischenverbindung gemäß einer anderen Ausführungsform der vorliegenden Beschreibung.
    • 9 ist eine Seitenquerschnittsansicht des Basissubstrats aus 4 und 5 mit wenigstens einer darin gebildeten elektrischen Zwischenverbindung gemäß noch einer anderen Ausführungsform der vorliegenden Beschreibung.
    • 10 und 11 sind eine Seitenquerschnittsansicht bzw. eine Draufsicht des Basissubstrats aus 6 und 7 mit mehreren daran angebrachten Integrierter-Schaltkreis-Vorrichtungen gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 12 ist eine Seitenquerschnittsansicht der Bildung des rekonstituierten Wafers auf dem Basissubstrat aus 10 und 11 gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 13 ist eine Seitenquerschnittsansicht der Anbringung des rekonstituierten Wafers an dem Basissubstrat gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 14-16 sind Seitenquerschnittsansichten der Fertigung des Basissubstrats mit einem ersten und zweiten Substrat gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 17 ist eine Draufsicht einer großen Integrierter-Schaltkreis-Vorrichtungsbaugruppe gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 18 ist ein Flussdiagramm eines Verfahrens zum Fertigen einer Integrierter-Schaltkreis-Vorrichtungsbaugruppe gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 19 ist ein(e) elektronische(s) Vorrichtung/System gemäß einer Ausführungsform der vorliegenden Beschreibung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die auf dem Wege der Veranschaulichung spezielle Ausführungsformen, in denen der beanspruchte Erfindungsgegenstand ausgeübt werden kann, zeigen. Diese Ausführungsformen sind hinreichend detailliert beschrieben, um zu ermöglichen, dass ein Fachmann den Erfindungsgegenstand ausübt. Es versteht sich, dass sich die verschiedenen Ausführungsformen, obwohl sie unterschiedlich sind, nicht notwendigerweise gegenseitig ausschließen. Zum Beispiel kann ein spezielles Merkmal, eine spezielle Struktur oder eine spezielle Charakteristik, das/die hier in Verbindung mit einer Ausführungsform beschrieben ist, innerhalb anderer Ausführungsformen implementiert werden, ohne von dem Wesen und Schutzumfang des beanspruchten Erfindungsgegenstands abzuweichen. Bezugnahmen in dieser Patentschrift auf „eine Ausführungsform“ bedeuten, dass ein spezielles Merkmal, eine spezielle Struktur oder eine spezielle Charakteristik, das bzw. die in Verbindung mit der Ausführungsform beschrieben wird, in wenigstens einer Implementation innerhalb der vorliegenden Beschreibung eingeschlossen ist. Daher bezieht sich die Verwendung der Formulierung „eine Ausführungsform“ oder „bei einer Ausführungsform“ nicht notwendigerweise auf dieselbe Ausführungsform. Zusätzlich versteht es sich, dass der Ort oder die Anordnung einzelner Elemente innerhalb jeder offenbarten Ausführungsform modifiziert werden kann, ohne von dem Wesen und dem Schutzumfang des beanspruchten Erfindungsgegenstands abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinne aufzufassen und der Schutzumfang des Erfindungsgegenstands ist nur durch die angemessen interpretierten angehängten Ansprüche, zusammen mit dem vollen Umfang an Äquivalenten, zu denen die angehängten Ansprüche berechtigt sind, definiert. In den Zeichnungen beziehen sich gleiche Ziffern über die mehreren Ansichten hinweg auf die gleichen oder ähnliche Elemente oder Funktionalitäten, und dass darin abgebildete Elemente nicht notwendigerweise zueinander maßstabsgetreu sind, sondern dass stattdessen einzelne Elemente vergrößert oder verkleinert sein können, um die Elemente leichter in dem Zusammenhang der vorliegenden Beschreibung verstehen zu können.
  • Die Begriffe „über“, „zu“, „zwischen“ und „auf“, wie hier verwendet, können sich auf eine relative Position einer Schicht mit Bezug auf andere Schichten beziehen. Eine Schicht „über“ oder „auf“ einer anderen Schicht oder „an“ eine andere Schicht gebondete Schicht kann sich in direktem Kontakt mit der anderen Schicht befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Eine Schicht „zwischen“ Schichten kann sich in direktem Kontakt mit den Schichten befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen.
  • Der Ausdruck „Gehäuse“ verweist allgemein auf einen eigenständigen Träger eines oder mehrerer Dies, wobei die Dies an dem Gehäusesubstrat angebracht sind, und kann zum Schutz verkapselt sein, mit integrierten oder drahtgebondeten Zwischenverbindungen zwischen den Dies und Zuleitungen, Stiften oder Kontakthöckern, die sich auf den externen Teilen des Gehäusesubstrats befinden. Das Gehäuse kann einen einzigen Die oder mehrere Dies enthalten, der bzw. die eine spezielle Funktion bereitstellt bzw. bereitstellen. Das Gehäuse ist üblicherweise auf einer Leiterplatte zur Zwischenverbindung mit anderen gekapselten integrierten Schaltkreisen und diskreten Komponenten, die einen größeren Schaltkreis bilden, montiert.
  • Hier verweist der Ausdruck „mit Kern“ allgemein auf ein Substrat eines Integrierter-Schaltkreis-Gehäuses, das auf einer Platine, einer Karte oder einem Wafer gebaut ist, die/der ein nichtflexibles, steifes Material umfasst. Typischerweise wird eine kleine Leiterplatte als ein Kern verwendet, auf der die Integrierter-Schaltkreis-Vorrichtung und diskrete passive Komponenten aufgelötet sein können. Typischerweise weist der Kern Vias auf, die sich von einer Seite zu der anderen erstrecken und die ermöglichen, dass eine Schaltungsanordnung auf einer Seite des Kerns direkt mit einer Schaltungsanordnung auf der anderen Seite des Kerns gekoppelt wird. Der Kern kann auch als eine Plattform zum Aufbauen von Schichten aus Leitern und dielektrischen Materialien dienen.
  • Hier verweist der Ausdruck „kernlos“ allgemein auf ein Substrat eines Integrierter-Schaltkreis-Gehäuses ohne Kern. Das Fehlen eines Kerns erlaubt Gehäusearchitekturen mit höherer Dichte, da die Durchgangs-Vias im Vergleich zu hochdichten Zwischenverbindungen relativ (ein) größere(s) Abmessungen und Rastermaß aufweisen.
  • Hier verweist der Ausdruck „Kontaktfleckseite“, falls verwendet, allgemein auf die Seite des Substrats des Integrierter-Schaltkreis-Gehäuses am nächsten zu der Ebene zur Anbringung an eine Leiterplatte, Hauptplatine oder ein anderes Gehäuse. Dies steht im Gegensatz zu dem Ausdruck „Die-Seite“, welches die Seite des Substrats des Integrierter-Schaltkreis-Gehäuses ist, an dem der Die oder die Dies angebracht sind.
  • Hier verweist der Ausdruck „Dielektrikum“ auf eine beliebige Anzahl nicht elektrisch leitfähiger Materialien, die die Struktur eines Gehäuses oder Siliciumsubstrats darstellen. Für Zwecke dieser Offenbarung kann das dielektrische Material in ein Integrierter-Schaltkreis-Gehäuse als Schichten aus Laminatfilm oder einem Harz, das über Integrierter-Schaltkreis-Dies, die auf dem Substrat montiert sind, gespritzt ist, oder als Spin-On-Dielektrikum, wie etwa Spin-On-Glas, oder als ein Dielektrikum, das durch physikalische und/oder chemische Abscheidungstechniken, wie etwa chemische Gasphasenabscheidung, abgeschieden wird, oder Siliciumoxide oder -nitride eingebunden sein.
  • Hier verweist der Ausdruck „Metallisierung“ allgemein auf Metallschichten, die über dem und durch das dielektrische Material des Gehäusesubstrats gebildet sind. Die Metallschichten sind allgemein strukturiert, um Metallstrukturen, wie etwa Leiterbahnen und Bondpads, zu bilden. Die Metallisierung eines Gehäusesubstrats kann auf eine einzige Schicht begrenzt sein oder sich in mehreren Schichten befinden, die durch Schichten aus Dielektrikum separiert sind.
  • Hier verweist der Ausdruck „Bondpad“ allgemein auf Metallisierungsstrukturen, die integrierte Leiterbahnen und Vias in Integrierter-Schaltkreis-Gehäusen und -Dies abschließen. Der Ausdruck „Lötpad“ kann gelegentlich „Bondpad“ ersetzen und trägt die gleiche Bedeutung.
  • Hier verweist der Ausdruck „Lötkontakthügel“ allgemein auf eine Lötschicht, die auf einem Bondpad gebildet ist. Die Lötschicht weist typischerweise eine runde Form auf, daher der Ausdruck „Lötkontakthügel“.
  • Hier verweist der Ausdruck „Substrat“ allgemein auf eine planare Plattform, die dielektrische Strukturen und Metallisierungsstrukturen umfasst. Das Substrat stützt einen oder mehrere IC-Dies auf einer einzigen Plattform mechanisch und koppelt diese elektrisch, mit einer Verkapselung des einen oder der mehreren IC-Dies durch ein gießbares dielektrisches Material. Das Substrat umfasst allgemein Lötkontakthügel als Bondzwischenverbindungen auf beiden Seiten. Eine Seite des Substrats, die allgemein als die „Die-Seite“ bezeichnet wird, umfasst Lötkontakthügel zum Chip- oder Die-Bonden. Die gegenüberliegende Seite des Substrats, die allgemein als die „Kontaktfleckseite“ bezeichnet wird, umfasst Lötkontakthügel zum Bonden des Gehäuses an eine Leiterplatte.
  • Hier verweist der Ausdruck „Baugruppe“ allgemein auf eine Gruppierung von Teilen in eine einzige funktionale Einheit. Die Teile können separat sein und sind mechanisch zu einer funktionalen Einheit zusammengebaut, wobei die Teile beweglich sind. In einem anderen Fall können die Teile permanent aneinander gebondet sein. In manchen Fällen sind die Teile zusammen integriert.
  • In der Patentschrift und in den Ansprüchen bedeutet der Ausdruck „verbunden“ durchweg eine direkte Verbindung, wie etwa eine elektrische, mechanische oder magnetische Verbindung, zwischen den Dingen, die verbunden sind, ohne irgendwelche dazwischengeschaltete Vorrichtungen.
  • Der Begriff „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie etwa eine direkte elektrische, mechanische, magnetische oder fluide Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung über eine oder mehrere passive oder aktive dazwischengeschaltete Vorrichtungen.
  • Der Begriff „Schaltkreis“ oder „Modul“ kann sich auf eine oder mehrere passive und/oder aktive Komponenten beziehen, die zum Zusammenarbeiten miteinander angeordnet sind, um eine gewünschte Funktion bereitzustellen. Der Begriff „Signal“ kann sich auf wenigstens ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten-/Taktsignal beziehen. Die Bedeutung von „ein“, „eine“ und „der/die/das“ beinhaltet Bezüge auf den Plural. Die Bedeutung von ,,in‟ schließt „in“ und „auf“ ein.
  • Die vertikale Orientierung ist in der z-Richtung und es versteht sich, dass die Angaben von „oben“, „unten“, „oberhalb“ und „unterhalb“ auf relative Positionen in der z-Dimension mit der üblichen Bedeutung verweisen. Jedoch versteht es sich, dass Ausführungsformen nicht notwendigerweise auf die in der Figur veranschaulichten Orientierungen oder Konfigurationen beschränkt sind.
  • Die Begriffe „im Wesentlichen“, „nahe“, „ungefähr“, „in der Nähe von“ und „etwa“ verweisen (sofern nichts anderes angegeben ist) allgemein darauf, dass etwas innerhalb von +/-10 % eines Zielwerts liegt. Sofern nicht anders spezifiziert, gibt die Verwendung der Ordnungsadjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw. zum Beschreiben eines gemeinsamen Objekts lediglich unterschiedliche Instanzen von gleichen Objekten an, auf die Bezug genommen wird, und es ist nicht beabsichtigt, zu implizieren, dass die so beschriebenen Objekte in einer gegebenen Sequenz sein müssen, weder zeitlich, räumlich, in der Rangfolge noch auf eine beliebige andere Art und Weise.
  • Für die Zwecke der vorliegenden Offenbarung bedeuten die Formulierungen „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Ansichten, die als „Querschnitt“, „Profil“ und „Draufsicht“ bezeichnet sind, entsprechen orthogonalen Ebenen innerhalb eines kartesischen Koordinatensystems. Dementsprechend sind Querschnitts- und Profilansichten in der x-z-Ebene und sind Draufsichten in der x-y-Ebene. Typischerweise sind Profilansichten in der x-z-Ebene Querschnittsansichten. Wenn angemessen, sind Zeichnungen mit Achsen beschriftet, um die Orientierung der Figur anzugeben.
  • Ausführungsformen der vorliegenden Beschreibung beinhalten eine Integrierter-Schaltkreis-Vorrichtungsbaugruppe, die einen an einem Basissubstrat angebrachten rekonstituierten Wafer umfasst, wobei das Basissubstrat eine Wärmeverwaltung und optische Signalrouten bereitstellt. Bei einer Ausführungsform kann das Basissubstrat mehrere elektrische Zwischenverbindungen zum elektrischen Koppeln Integrierter-Schaltkreis-Vorrichtungen in dem rekonstituierten Wafer beinhalten. Bei einer anderen Ausführungsform können mehrere elektrische Zwischenverbindungen zum elektrischen Koppeln Integrierter-Schaltkreis-Vorrichtungen in dem rekonstituierten Wafer in dem rekonstituierten Wafer selbst gebildet werden.
  • Wie in 1 gezeigt, kann eine Integrierter-Schaltkreis-Vorrichtungsbaugruppe 100 ein Basissubstrat 110 umfassen, das aus einem ersten Substrat 120 mit einer ersten Oberfläche 122 und einer gegenüberliegenden zweiten Oberfläche 124 gebildet ist. Das Basissubstrat 110 kann ein darin gebildetes Fluidkühlungsnetzwerk 130 aufweisen. Das Fluidkühlungsnetzwerk 130 kann aufgrund von hoher Leistung, die verwendet werden kann, und/oder der Möglichkeit thermischer Hotspots besonders wichtig sein, wie es sich für einen Fachmann versteht. Das Fluidkühlungsnetzwerk 130 kann wenigstens eine Einlasskammer 132, wenigstens eine Auslasskammer 134 und wenigstens einen Fluidkanal 136, der sich zwischen der wenigstens einen Einlasskammer 132 und der wenigstens einen Auslasskammer 134 erstreckt, umfassen. Der wenigstens eine Fluidkanal 136 kann sich in das erste Substrat 120 hinein von einer ersten Oberfläche 122 von diesem erstrecken. Die wenigstens eine Einlasskammer 132 und die wenigstens eine Auslasskammer 134 können jeweils so gebildet sein, dass sie sich von der zweiten Oberfläche 124 zu dem wenigstens einen Fluidkanal 136 erstrecken. Wie ferner in 1 gezeigt, kann ein Optikwellenleiternetzwerk 150 dann gebildet werden, das sich in das erste Substrat 120 hinein von der ersten Oberfläche 122 von diesem erstreckt, wie besprochen wird. Das Basissubstrat 110 kann ferner eine elektrische Zwischenverbindungsschicht 160 beinhalten, die auf der ersten Oberfläche 122 des ersten Substrats 120 gebildet ist.
  • Ein rekonstituierter Wafer 210 kann auf dem Basissubstrat 110 gebildet oder mit diesem gekoppelt werden. Der rekonstituierte Wafer 210 kann mehrere Integrierter-Schaltkreis-Vorrichtungen 1401-1403 umfassen, die in einem dielektrischen Material 220 verkapselt sind, wobei jede Integrierter-Schaltkreis-Vorrichtung 1401-1403 eine erste Oberfläche 142 und eine gegenüberliegende zweite Oberfläche 144 aufweist. Die zweite Oberfläche 144 jeder der Integrierter-Schaltkreis-Vorrichtungen 1401-1403 des rekonstituierten Wafers 210 kann elektrisch an elektrischen Zwischenverbindungen 164 innerhalb der elektrischen Zwischenverbindungsschicht 160 des Basissubstrats 110 angebracht sein. Wenigstens eine der Integrierter-Schaltkreis-Vorrichtungen, die insbesondere als Integrierter-Schaltkreis-Vorrichtung 1403 veranschaulicht ist, kann ein optischer Router sein, der mit dem Optikwellenleiternetzwerk 150 des Basissubstrats 110 gekoppelt ist.
  • Wie in 1 gezeigt, kann ein Arbeitsfluid (mit einem Pfeil 128 angegeben) in die wenigstens eine Einlasskammer 132 gelenkt werden, wobei es durch den wenigstens einen Fluidkanal 136 zu der wenigstens einen Auslasskammer 134 fließt. Die Nähe des wenigstens einen Fluidkanals 136 zu den mehreren Integrierter-Schaltkreis-Vorrichtungen 1401 -1403 führt dazu, dass Wärme durch das Arbeitsfluid 128 aus diesen entfernt wird. Das Arbeitsfluid 128 kann ein angemessenes Wärmeleitungsfluid sein, einschließlich unter anderem Wasser, Glykolen, Salzlösungen und dergleichen. Bei einer anderen Ausführungsform kann das Arbeitsfluid 128 ein zweiphasiges Kühlungssystem sein, wobei das Arbeitsfluid 128 in einem Teil des Fluidkanals 136 flüssig ist und in einem anderen Teil des Fluidkanals 136 ein Gas ist. Bei einer Ausführungsform kann das Arbeitsfluid 128 ein Kühlmittel mit einem Siedepunkt niedriger als Wasser sein, was lange Fluidkanäle 136 ohne übermäßig starken Druckabfall über den Fluidkanal 136 hinweg und/oder ohne die Notwendigkeit einer größeren Anzahl an Einlasskammern 132 und Auslasskammern 134 ermöglichen kann.
  • Der rekonstituierte Wafer 210 kann mehrere leitfähige Vias 230 beinhalten, die sich von der ersten Oberfläche 142 jeder der Integrierter-Schaltkreis-Vorrichtungen 1401 -1403 zu einer ersten Oberfläche 222 des dielektrischen Materials 220 erstrecken. Eine externe Befestigung 240, wie etwa Lötkugeln, Stiftgitteranordnung-Kompressionsstifte oder konforme Zwischenverbindungen, können auf jedem der leitfähigen Vias 230 für die Anbringung der Integrierter-Schaltkreis-Vorrichtungsbaugruppe 100 an (nicht gezeigten) externen Komponenten, wie etwa einem Interposer, einer Leiterplatte, einer Hauptplatine oder dergleichen, angeordnet sein. Der rekonstituierte Wafer 210 kann ferner wenigstens ein Chiplet zwischen einem Paar angrenzender Integrierter-Schaltkreis-Vorrichtungen und mit diesen elektrisch gekoppelt beinhalten. Zum Beispiel kann ein erstes Chiplet 252 mit angrenzenden Integrierter-Schaltkreis-Vorrichtungen 1401 und 1402 geteilt werden und kann ein zweites Chiplet 254 mit angrenzenden Integrierter-Schaltkreis-Vorrichtungen 1402 und 1403 geteilt werden. Das wenigstens eine Chiplet, z. B. das erste Chiplet 252 und das zweite Chiplet 254, können aktive und/oder passive Vorrichtungen sein und können externe Befestigungen 256, wie etwa Lötkugeln, zur Anbringung an einer (nicht gezeigten) externen Komponente aufweisen.
  • Wie es sich für einen Fachmann versteht, sind die Ausführungsformen der vorliegenden Beschreibung im Wesentlichen Supercomputer auf Waferebene, die Probleme mit Bezug auf Latenz und Bandbreitendichte durch die Verwendung sowohl optischer als auch elektrischer Signalisierungsnetzwerke bewältigen können und Probleme mit Bezug auf Wärmeableitung durch die Fertigung des Fluidkühlungsnetzwerks in dem Basissubstrat bewältigen können.
  • 2-12 veranschaulichen ein Verfahren zum Fertigen der Integrierter-Schaltkreis-Vorrichtung 100 aus 1. Wie in 2 und 3 gezeigt, kann das Basissubstrat 110 durch Bilden oder Bereitstellen eines ersten Substrats 120, wie etwa Silicium, und Bilden des Fluidkühlungsnetzwerks 130 darin gebildet werden. Wie zuvor besprochen und wie in 2 gezeigt, kann das Fluidkühlungsnetzwerk 130 wenigstens eine Einlasskammer 132, wenigstens eine Auslasskammer 134 und wenigstens einen Fluidkanal 136, der sich zwischen der wenigstens einen Einlasskammer 132 und der wenigstens einen Auslasskammer 134 erstreckt, umfassen. Der wenigstens eine Fluidkanal 136 kann sich in das erste Substrat 120 hinein von einer ersten Oberfläche 122 von diesem erstrecken. Die wenigstens eine Einlasskammer 132 und die wenigstens eine Auslasskammer 134 können jeweils so gebildet sein, dass sie sich von der zweiten Oberfläche 124 zu dem wenigstens einen Fluidkanal 136 erstrecken. Der wenigstens eine Fluidkanal 136 kann eine beliebige angemessene Form oder Konfiguration haben, wie für die effektive Ableitung von Wärme von den Integrierter-Schaltkreis-Vorrichtungen notwendig (siehe Elemente 1401-1403 aus 1). Bei einer in 2 gezeigten Ausführungsform kann der wenigstens eine Fluidkanal 136 in mehrere im Wesentlichen parallele Subkanäle 138 innerhalb wenigstens eines Vorrichtungsanbringungsbereichs 140DA1-140DA6 für jede Integrierter-Schaltkreis-Vorrichtung (in 1 als Integrierter-Schaltkreis-Vorrichtungen 1401-1403 gezeigt) auffächern und sich außerhalb der Vorrichtungsanbringungsbereiche 140DA1-140DA6 zu einem einzelnen Kanal vereinen. Es versteht sich, dass die Subkanäle 138 verschiedene Breiten und Längen (nicht gezeigt) aufweisen können, z. B. über gewissen Stellen innerhalb wenigstens eines Vorrichtungsanbringungsbereichs 140DA1-140DA6 für jede Integrierter-Schaltkreis-Vorrichtung (in 1 als Integrierter-Schaltkreis-Vorrichtungen 1401-1403 gezeigt) breiter sein, um eine höhere Massendurchflussrate (und dementsprechend einen größeren Wärmetransfer) über jenen Integrierter-Schaltkreis-Vorrichtungen (in 1 als Integrierter-Schaltkreis-Vorrichtungen 1401-1403 gezeigt) zu ermöglichen. Außerdem können längere Subkanäle 138 auch so gestaltet werden, dass sie breiter als die kürzeren Subkanäle 138 sind, so dass sämtliche Subkanäle 138 eine vergleichbare Massendurchflussrate haben und eine einheitliche Kühlungsfähigkeit über den Vorrichtungsanbringungsbereichen 140DA1-140DA6 unterstützen. Es versteht sich, dass komplexere Strukturen für das Fluidkühlungsnetzwerk 130 durch Stapeln mehrerer Substrate gebildet werden können, z. B. um graduellere Schritte in der Z-Richtung von der wenigstens einen Einlasskammer 132 in wenigstens einen Fluidkanal 136 bereitzustellen oder um eine mehrschichtige Führung des Fluidkanals 136 zu ermöglichen, was die Gestaltung vereinfachen kann, falls die unterschiedlichen Integrierter-Schaltkreis-Vorrichtungen (in 1 als Integrierter-Schaltkreis-Vorrichtungen 1401-1403 gezeigt) unterschiedliche Kühlungsanforderungen haben (z. B. können gewisse optische Komponenten im Vergleich zu Standardlogikkomponenten einen Betrieb in einem engen Temperaturfenster erfordern). Die wenigstens eine Einlasskammer 132, die wenigstens eine Auslasskammer 134 und der wenigstens eine Fluidkanal 136 können jeweils durch einen beliebigen geeigneten Prozess gebildet werden, einschließlich unter anderem Lithografie, Mikrobearbeitung und dergleichen.
  • Wie in 4 und 5 gezeigt, kann das Optikwellenleiternetzwerk 150 gebildet werden, das sich in das erste Substrat 120 hinein von der ersten Oberfläche 122 von diesem erstreckt. Wie in 5 gezeigt, kann das Optikwellenleiternetzwerk 150 wenigstens ein Optikträgererteilungsnetzwerk 152, wenigstens eine horizontale (x-Richtung) optische Zwischenverbindung 154 und wenigstens eine vertikale (y-Richtung) optische Zwischenverbindung 156 beinhalten. Das Optikwellenleiternetzwerk 150 kann durch eine beliebige in der Technik bekannte Technik gebildet werden. Zum Beispiel können beliebige der Komponenten des Optikwellenleiternetzwerks 150 durch Abscheiden oder Aufwachsen einer (nicht gezeigten) dünnen Oxidschicht auf dem Basissubstrat 120, Abscheiden einer (nicht gezeigten) Siliciumschicht auf der (nicht gezeigten) dünnen Oxidschicht (z. B. durch Bonden an einen anderen Wafer oder durch Abscheiden einer polykristallinen Siliciumschicht) und Ätzen der (nicht gezeigten) Siliciumschicht durch eine (nicht gezeigte) Maske gebildet werden, um das Optikwellenleiternetzwerk 150 zu bilden. Es versteht sich, dass diese Technik lediglich beispielhaft ist, da eine Vielzahl an Techniken in der Technik bekannt sind. Da die verschiedenen Techniken zum Fertigen von Wellenleitern wohlbekannt sind, werden sie hier der Klarheit und Knappheit halber nicht besprochen. Es wird angemerkt, dass die Komponenten des Optikwellenleiternetzwerks 150, z. B. wenigstens ein Optikträgerverteilungsnetzwerk 152, wenigstens eine horizontale optische Zwischenverbindung 154 und wenigstens eine vertikale optische Zwischenverbindung 156, sich übereinander kreuzen können, was durch einen Mehrschichtwellenleiterprozess erreicht werden kann, indem ein optisches Kreuzung-Chiplet an den Übergängen angeordnet wird, oder als eine planare Wellenleiterkreuzungsgestaltung (z. B. einen optischen Koppler), wie in der Technik bekannt ist. Es wird angemerkt, dass das Optikwellenleiternetzwerk 150 so gebildet/geführt werden muss, dass Bereiche vermieden werden, die bereits durch das Fluidkühlungsnetzwerk 130 belegt sind. Es wird ferner angemerkt, dass das Optikwellenleiternetzwerk 150 zusätzliche Komponenten aufweisen wird, wie etwa Optisch-zu-Elektrisch-Wandler; da solche Komponenten wohlbekannt sind und da die Einbindung des Optikwellenleiternetzwerks 150 in ein elektrisches System wohlbekannt ist, werden jedoch die Komponenten und die Erklärung der Einbindung hier der Klarheit und Knappheit halber nicht gezeigt oder besprochen.
  • Wie in 6 und 7 gezeigt, kann das Basissubstrat 110 ferner die elektrische Zwischenverbindungsschicht 160 beinhalten, die auf der ersten Oberfläche 122 des ersten Substrats 120 gebildet ist. Bei einer Ausführungsform kann die elektrische Zwischenverbindungsschicht 160 durch zuerst Füllen des Fluidkühlungsnetzwerks 130 mit einem Opfermaterial 112, Bilden einer Dielektrikummaterialschicht 162 über der ersten Oberfläche 122 des ersten Substrats 120 und Bilden mehrerer elektrischer Zwischenverbindungen oder Leiterbahnen 164 gebildet werden, die genutzt werden können, um angrenzende Integrierter-Schaltkreis-Vorrichtungen 1401-1406 innerhalb der Integrierter-Schaltkreis-Vorrichtungsbaugruppe 100 (siehe 1) miteinander zu verbinden und/oder um die Integrierter-Schaltkreis-Vorrichtungen 1401-1406 mit (nicht gezeigten) elektronischen Vorrichtungen außerhalb der Integrierter-Schaltkreis-Vorrichtungsbaugruppe 100 (siehe 1) miteinander zu verbinden, wie besprochen wird. Bei einer anderen Ausführungsform kann die elektrische Zwischenverbindungsschicht 160 auch getrennt gefertigt und dann an das erste Substrat 120 gebondet werden.
  • Die Dielektrikummaterialschicht 162 kann eine oder mehrere Dielektrikummaterialschichten umfassen, die aus einem geeigneten dielektrischen Material bestehen können, einschließlich unter anderem aus Siliciumoxid, Siliciumnitrid, mit Kohlenstoff dotierten Dielektrika, mit Fluor dotierten Dielektrika, porösen Dielektrika, organischen polymeren Dielektrika und dergleichen. Die mehreren elektrischen Zwischenverbindungen oder Leiterbahnen 164 können aus einem beliebigen angemessenen leitfähigen Material gefertigt sein, einschließlich unter anderem Metallen, wie etwa Kupfer, Silber, Nickel, Gold und Aluminium, Legierungen aus diesen und dergleichen.
  • Obwohl die elektrischen Zwischenverbindungen 164 in 6 und 7 als einzelne Strukturen gezeigt sind, sind die Ausführungsformen der vorliegenden Beschreibung nicht derart beschränkt. Bei einer Ausführungsform, wie in 8 gezeigt, können die elektrischen Zwischenverbindungen 164 in einer Brückenstruktur 172 (wie etwa einer Siliciumbrücke) gebildet und an dem ersten Substrat 120 angebracht werden. Bei einer anderen Ausführungsform, wie in 9 gezeigt, können die elektrischen Zwischenverbindungen 164 in einer geschichteten Struktur 174 gebildet werden, wobei mehrere elektrische Zwischenverbindungen 1641-1643 zwischen und/oder durch dielektrische Schichten 1761-1764 hindurch gebildet werden können.
  • Die Integrierter-Schaltkreis-Vorrichtungen 1401-1406 können dann ausgerichtet und an dem Basissubstrat 110 angebracht werden, wie in 10 gezeigt ist. Wenigstens eine der Integrierter-Schaltkreis-Vorrichtungen, die speziell als Integrierter-Schaltkreis-Vorrichtung 1403 veranschaulicht ist, kann ein optischer Router sein. Wie in 4 und 6 gezeigt, können sich die Komponenten des Optikwellenleiternetzwerks 150 (z. B. das wenigstens eine Optikträgerverteilungsnetzwerk 152, die wenigstens eine horizontale optische Zwischenverbindung 154 und die wenigstens eine vertikale optische Zwischenverbindung 156) in den Vorrichtungsanbringungsbereich 140DA3 erstrecken. Wenn der optische Router (die Integrierter-Schaltkreis-Vorrichtung 1403) an dem Basissubstrat 110 angebracht wird, muss er dementsprechend mit sowohl einem Teil der mehreren elektrischen Zwischenverbindungen 164 ausgerichtet werden als auch mit den Komponenten des Optikwellenleiternetzwerks 150, z. B. dem wenigstens einen Optikträgerverteilungsnetzwerk 152, der wenigstens einen horizontalen optischen Zwischenverbindung 154 und der wenigstens einen vertikalen optischen Zwischenverbindung 156, ausgerichtet werden. Dies kann das Verwenden eines unterschiedlichen Maskensatzes/einer unterschiedlichen Lithografie erfordern und kann das Verwenden eines größeren Rastermaßes für die Komponenten des Optikwellenleiternetzwerks 150, z. B. des wenigstens einen Optikträgerverteilungsnetzwerks 152, der wenigstens einen horizontalen optischen Zwischenverbindung 154 und der wenigstens einen vertikalen optischen Zwischenverbindung 156, erfordern, um eine angemessene Ausrichtung sicherzustellen, wie es sich für einen Fachmann versteht. Der Rest der Integrierter-Schaltkreis-Vorrichtungen, d. h. die Elemente 1401, 1402 und 1404-1406, können beliebige geeignete Vorrichtungen sein, einschließlich unter anderem Mikroprozessoren, Spannungsregler, Mehrfachchipgehäuse, Chipsätze, Grafikvorrichtungen, Drahtlosvorrichtungen, Speicher- oder Cache-Vorrichtungen (z. B. dynamischer Direktzugriffsspeicher, statischer Direktzugriffsspeicher, nichtflüchtiger Speicher und dergleichen), anwendungsspezifischen Integrierter-Schaltkreis-Vorrichtungen, Kombinationen daraus, Stapel daraus oder dergleichen. Die Speicher- oder Cache-Vorrichtungen können aus ihrem eigenen Kernkomplex bestehen und können eine Spezialkühlung erfordern, wie es sich für einen Fachmann versteht. Der Rest der Integrierter-Schaltkreis-Vorrichtungen, d. h. die Elemente 1401, 1402 und 1404-1406, können homogen (d. h. alle gleich) oder heterogen (d. h. wenigstens eine verschieden von den anderen) sein.
  • Die Integrierter-Schaltkreis-Vorrichtungen 1401-1406 können durch eine beliebige in der Technik bekannte Technik elektrisch an den elektrischen Zwischenverbindungen 164 des Basissubstrats 110 angebracht werden. Bei einer Ausführungsform kann eine hybride Bondtechnik verwendet werden, um die elektrische Verbindung zu bilden. Mit der hybriden Bondtechnik, wie in 11 gezeigt, bildet die Dielektrikummaterialschicht 162 der elektrischen Zwischenverbindungsschicht 160 des Basissubstrats 110 eine chemische Bindung (wie etwa eine kovalente Bindung) mit einem dielektrischen Material 182 auf der zweiten Oberfläche 144 jeder der Integrierter-Schaltkreis-Vorrichtungen (als Elemente 1401 und 1402 gezeigt) bei Raumtemperatur (z. B. etwa 25 Grad Celsius). Jede der Integrierter-Schaltkreis-Vorrichtungen (als Elemente 1401 und 1402 gezeigt) kann wenigstens ein Bondpad 184 innerhalb der Dielektrikummaterialschicht 182 aufweisen. Wärme wird dann angewandt, die eine stärkere Bondung zwischen der Dielektrikummaterialschicht 162 der Zwischenverbindungsschicht 160 des Basissubstrats 110 und dem dielektrischen Material 182 auf der zweiten Oberfläche 144 jeder der Integrierter-Schaltkreis-Vorrichtungen (als Elemente 1401 und 1402 gezeigt) bildet. Die Wärme führt außerdem gleichzeitig dazu, dass sich die elektrischen Zwischenverbindungen 164 des Basissubstrats 110 und die Bondpads 184 der Integrierter-Schaltkreis-Vorrichtungen ausdehnen und vereinigen, um eine permanente Bondung zu bilden. Es versteht sich, dass die Bondpads 184 elektrisch mit den (nicht gezeigten) integrierten Schaltkreisen der jeweiligen Integrierter-Schaltkreis-Vorrichtungen 1401, 1402 gekoppelt sind, wie etwa mit einer (nicht gezeigten) Silicium-Durchkontaktierung oder durch einen (nicht gezeigten) Metallisierungsstapel auf den Integrierter-Schaltkreis-Vorrichtungen (als Elemente 1401 und 1402 gezeigt). Diese hybride Bondtechnik kann den wenigstens einen Fluidkanal 136 des Fluidkühlungsnetzwerks 130 hermetisch versiegeln und kann zu einem niedrigen Wärmewiderstand zwischen der Integrierter-Schaltkreis-Vorrichtung 1401-1406 und dem wenigstens einen Fluidkanal 136 führen.
  • Wie in 12 gezeigt, können die Integrierter-Schaltkreis-Vorrichtungen (die Elemente 1401-1403 sind veranschaulicht) verwendet werden, um den rekonstituierten Wafer 210 zu bilden, indem sie in dem dielektrischen Material 220 eingekapselt werden. Bei einer Ausführungsform kann das Opferschichtmaterial 112 nach der Abscheidung des dielektrischen Materials 220 entfernt werden. Der rekonstituierte Wafer 210 beinhaltet die mehreren leitfähigen Vias 230, die sich von der ersten Oberfläche 142 jeder der Integrierter-Schaltkreis-Vorrichtungen 1401 -1403 zu einer ersten Oberfläche 222 des dielektrischen Materials 220 erstrecken. Wie es sich für einen Fachmann versteht, können sich die leitfähigen Vias 230 in elektrischer Kommunikation mit einer (nicht gezeigten) integrierten Schaltungsanordnung innerhalb der Integrierter-Schaltkreis-Vorrichtungen, z. B. der Elemente 1401-1403, befinden. Das dielektrische Material 220 kann ein Epoxid sein, das mit anorganischen Füllstoffen, wie etwa Siliciumdioxid, gefüllt sein kann, oder ein anorganisches Material, wie etwa Siliciumoxid oder Siliciumnitrid, sein kann.
  • Wie ferner in 12 gezeigt, kann die externe Befestigung 240, wie etwa eine Lötkugel, auf jedem der leitfähigen Vias 230 für die Anbringung der Integrierter-Schaltkreis-Vorrichtungsbaugruppe 100 an (nicht gezeigten) externen Komponenten, wie etwa einem Interposer, einer Leiterplatte, einer Hauptplatine oder dergleichen, angeordnet sein. Obwohl die externen Befestigungen 240 als Lötkugeln für eine Kugelgitteranordnungsbefestigung gezeigt sind, können die externen Befestigungen 240 leitfähige Säulen für eine Kontaktfleckgitteranordnung sein oder können leitfähige Stifte für eine Sockelbefestigung sein.
  • Der rekonstituierte Wafer 210 kann ferner wenigstens ein Chiplet zwischen einem Paar angrenzender Integrierter-Schaltkreis-Vorrichtungen und mit diesen elektrisch gekoppelt beinhalten. Zum Beispiel kann, wie zuvor mit Bezug auf 1 besprochen und wie auch in 12 gezeigt ist, das erste Chiplet 252 mit angrenzenden Integrierter-Schaltkreis-Vorrichtungen 1401 und 1402 geteilt werden und kann das zweite Chiplet 254 mit angrenzenden Integrierter-Schaltkreis-Vorrichtungen 1402 und 1403 geteilt werden. Das wenigstens eine Chiplet, z. B. das erste Chiplet 252 und das zweite Chiplet 254, können aktive und/oder passive Vorrichtungen sein und können externe Befestigungen 256, wie etwa Lötkugeln, zur Anbringung an einer (nicht gezeigten) Platine aufweisen. Obwohl die externen Befestigungen 256 als Lötkugeln für eine Kugelgitteranordnungsbefestigung gezeigt sind, können die externen Befestigungen 256 leitfähige Säulen für eine Kontaktfleckgitteranordnung sein oder können leitfähige Stifte für eine Sockelbefestigung sein. Ein passiver Aspekt der Vorrichtungen kann Leiterbahnen, Routen oder Zwischenverbindungen 262 sein und der aktive Aspekt der Vorrichtungen kann eine funktionale integrierte Schaltungsanordnung sein, einschließlich unter anderem eines Lokalspeicher-Cache und aktives Routing (wie etwa „Durchgangs-Sammelschienen“) zur Reduzierung von Signalüberlastung zur Leistungslieferung an die Integrierter-Schaltkreis-Vorrichtungen 1401-1406 durch einen DC-DC-Wandler und dergleichen. Es versteht sich, dass der rekonstituierte Wafer 210 zuerst gebildet und dann an dem Basissubstrat 110 durch die elektrische Zwischenverbindungsschicht 160 von diesem angebracht werden kann.
  • Bei einer Ausführungsform kann das wenigstens eine Chiplet, z. B. das erste Chiplet 252, und das zweite Chiplet 254, Routing-/Zwischenverbindungsvorrichtungen sein, die die Zwischenverbindungsschicht 160 überflüssig machen. Wie in 13 gezeigt, kann der rekonstituierte Wafer 210 auf dem Basissubstrat 110 mit einer Haft- oder Versiegelungsschicht 186 dazwischen angebracht oder gebildet werden.
  • Bei einer anderen Ausführungsform der vorliegenden Beschreibung kann, wenn der Raum begrenzt ist, das Optikwellenleiternetzwerk 150 so bewegt werden, dass es vertikal (y-Richtung) mit dem Fluidkühlungsnetzwerk 130 ausgerichtet ist. Dies kann mit einem zweiten Substrat 190, wie etwa einem Siliciumsubstrat, erreicht werden, das die Notwendigkeit beseitigen wird, das Opfermaterial 112 zu verwenden, wie mit Bezug auf 6 und 7 besprochen ist. Beginnend mit 2 und 3 kann das zweite Substrat 190 mit einer ersten Oberfläche 192 und einer gegenüberliegenden zweiten Oberfläche 194 bereitgestellt oder gebildet werden und kann die zweite Oberfläche 194 des zweiten Substrats 190, wie etwa mit einem (nicht gezeigten) Klebstoff, an der ersten Oberfläche 122 des ersten Substrats 120 angebracht werden, wodurch der wenigstens eine Fluidkanal 136 versiegelt wird, wie in 14 gezeigt ist. Das Optikwellenleiternetzwerk 150 kann dann so gebildet werden, dass es sich in das zweite Substrat 190 hinein von der ersten Oberfläche 192 von diesem erstreckt. Wie zuvor besprochen und wie in 15 gezeigt, kann das Optikwellenleiternetzwerk 150 das wenigstens eine Optikträgerverteilungsnetzwerk 152, die wenigstens eine horizontale optische Zwischenverbindung 154 und die wenigstens eine vertikale optische Zwischenverbindung 156 beinhalten. Das Optikwellenleiternetzwerk 130 kann durch eine beliebige in der Technik bekannte Technik gebildet werden, wie zuvor besprochen wurde. Wie in 16 gezeigt, kann die elektrische Zwischenverbindungsschicht 150 auf der ersten Oberfläche 192 des zweiten Substrats 190 gebildet werden, und kann die Fertigung der Integrierter-Schaltkreis-Vorrichtungsbaugruppe 100 auf die gleiche Weise wie jene gebildet werden, die beginnend mit 10 und von dort weiter beschrieben ist.
  • Bei noch einer weiteren Ausführungsform der vorliegenden Erfindung kann die Konfiguration der Integrierter-Schaltkreis-Vorrichtung 1401-1404 ein „Satz“ oder eine „Kachel“ in einer großen Integrierter-Schaltkreis-Vorrichtungsbaugruppe 270 sein. Wie in 17 gezeigt, können vier Kacheln 2721-2724 (mit gepunkteten Linien gekennzeichnet) miteinander gekoppelt sein, um die große Integrierter-Schaltkreis-Vorrichtungsbaugruppe 270 zu bilden. Wie gezeigt, kann eine einzige Laserdiode 274 für das Optikträgerverteilungsnetzwerk 152 (siehe 10) verwendet werden, das zwischen jeder der vier Kacheln 2721-2724 geteilt wird. Jedoch können mehrere Laserdioden 274 und/oder mehrere Optikträgerverteilungsnetzwerke 152 (siehe 10) aus Redundanz-/Leistungsgründen verwendet werden. Wie zuvor besprochen, können die Integrierter-Schaltkreis-Vorrichtungen 1401-1406 der Kacheln 2721-2724 durch die elektrische Zwischenverbindung 164 (siehe 10) mit nahegelegenen Integrierter-Schaltkreis-Vorrichtungen kommunizieren oder können wählen, das Optikwellenleiternetzwerk 150 (siehe 10) zum Kommunizieren mit weiter entfernten Integrierter-Schaltkreis-Vorrichtungen zu verwenden. Dementsprechend unterstützen die Ausführungsformen der vorliegenden Beschreibung einen systolischen Datenpfad (d. h. linear von einer Seite der Integrierter-Schaltkreis-Vorrichtungsbaugruppe 270 durch die Integrierter-Schaltkreis-Vorrichtungen hindurch zu der anderen) sowie eine Verzweigung (z. B. durch die elektrischen Zwischenverbindungen 164 und das Optikwellenleiternetzwerk 150 (siehe 10)). Aufgrund der Fähigkeiten der Ausführungsform der vorliegenden Beschreibung können zusätzliche Vorrichtungskomponenten 2801-2804 außerhalb der Baugruppe, wie etwa eine Speichersteuerung, eine Peripheral-Component-Interconnect-express(PCIe)-Schnittstelle, Beschleuniger-Links und dergleichen, mit der großen integrierten Vorrichtungsbaugruppe 270, wie etwa um eine Peripherie wenigstens einer der Kacheln 2721-2724 herum, wie in 17 gezeigt, gekoppelt werden. Diese Vorrichtungskomponenten 2801-2806 außerhalb der Baugruppe können wenigstens einen (nicht gezeigten) optischen Router, der mit diesen assoziiert ist, aufweisen, um die Latenz zu und/oder von einer beliebigen einzelnen Integrierter-Schaltkreis-Vorrichtung 1401-1406 der Kacheln 2721-2724 zu minimieren.
  • 18 ist ein Flussdiagramm eines Prozesses 300 zum Fertigen einer Integrierter-Schaltkreis-Vorrichtungsbaugruppe gemäß einer Ausführungsform der vorliegenden Beschreibung. Wie in Block 310 dargelegt, kann ein Basissubstrat mit wenigstens einem Fluidkühlungsnetzwerk und wenigstens einem Optikwellenleiternetzwerk gebildet werden. Mehrere Integrierter-Schaltkreis-Vorrichtungen können an dem Basissubstrat angebracht werden, wobei wenigstens eine Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen einen optischen Router umfasst, der optisch mit dem Optikwellenleiternetzwerk des Basissubstrats gekoppelt ist, wie in Block 320 dargelegt ist. Wie in Block 330 dargelegt, können die mehreren Integrierter-Schaltkreis-Vorrichtungen mit einem dielektrischen Material eingekapselt werden. Eine erste Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen kann mit wenigstens einer elektrischen Zwischenverbindung elektrisch mit einer zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen gekoppelt werden, wie in Block 340 dargelegt ist.
  • 19 veranschaulicht ein elektronisches System oder eine Rechenvorrichtung 400 gemäß einer Implementation der vorliegenden Beschreibung. Die Rechenvorrichtung 400 kann ein Gehäuse 401 mit einer darin angeordneten Platine 402 beinhalten. Die Rechenvorrichtung 400 kann eine Anzahl von Integrierter-Schaltkreis-Komponenten beinhalten, einschließlich unter anderem eines Prozessors 404, wenigstens eines Kommunikationschips 406A, 406B, flüchtigen Speichers 408 (z. B. DRAM), nichtflüchtigen Speichers 410 (z. B. ROM), Flash-Speichers 412, eines Grafikprozessors oder einer Grafik-CPU 414, eines digitalen Signalprozessors (nicht gezeigt), eines Kryptoprozessors (nicht gezeigt), eines Chipsatzes 416, einer Antenne, einer Anzeige (Berührungsbildschirmanzeige), einer Berührungsbildschirmsteuerung, einer Batterie, eines Audiocodecs (nicht gezeigt), eines Videocodecs (nicht gezeigt), eines Leistungsverstärkers (AMP), einer Globales-Positionierungssystem(GPS)-Vorrichtung, eines Kompasses, eines Beschleunigungsmessers (nicht gezeigt), eines Gyroskops (nicht gezeigt), eines Lautsprechers, einer Kamera und einer Massenspeicherungsvorrichtung (nicht gezeigt) (wie etwa eines Festplattenlaufwerks, einer Compact Disk (CD), einer Digital Versatile Disk (DVD) und so weiter). Beliebige der Integrierter-Schaltkreis-Komponenten können physisch und elektrisch mit der Platine 402 gekoppelt sein. Bei manchen Implementierungen kann wenigstens eine der Integrierter-Schaltkreis-Komponenten ein Teil des Prozessors 404 sein.
  • Der Kommunikationschip ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium Daten kommunizieren können. Der Ausdruck impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies bei manchen Ausführungsformen der Fall sein kann. Der Kommunikationschip oder die Vorrichtung kann beliebige einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie beliebiger anderer drahtloser Protokolle, die als 3G, 4G, 5G und darüber hinaus designt sind. Die Rechenvorrichtung kann mehrere Kommunikationschips beinhalten. Beispielsweise kann ein erster Kommunikationschip kürzerreichweitiger drahtloser Kommunikation, wie etwa Wi-Fi und Bluetooth, gewidmet sein und kann ein zweiter Kommunikationschip längerreichweitiger drahtloser Kommunikation, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen, gewidmet sein.
  • Der Begriff „Prozessor“ kann sich auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten, die in Registern und/oder einem Speicher gespeichert werden können, umzuwandeln.
  • Wenigstens eine der Integrierter-Schaltkreis-Komponenten kann wenigstens eine Integrierter-Schaltkreis-Vorrichtungsbaugruppe beinhalten, die Folgendes umfasst: ein Basissubstrat mit wenigstens einem Fluidkühlungsnetzwerk und wenigstens einem Optikwellenleiternetzwerk, mehrere Integrierter-Schaltkreis-Vorrichtungen, die an dem Basissubstrat angebracht sind, wobei wenigstens eine Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen einen optischen Router umfasst, der optisch mit dem wenigstens einen Optikwellenleiternetzwerk des Basissubstrats gekoppelt ist, ein dielektrisches Material, das die mehreren Integrierter-Schaltkreis-Vorrichtungen einkapselt, und wenigstens eine Zwischenverbindung, die eine erste Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen elektrisch mit einer zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen koppelt.
  • Bei verschiedenen Implementierungen kann die Rechenvorrichtung ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Tischcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Settop-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung eine beliebige andere elektronische Vorrichtung, die Daten verarbeitet, sein.
  • Es versteht sich, dass der Erfindungsgegenstand der vorliegenden Beschreibung nicht notwendigerweise auf spezielle Anwendungen beschränkt ist, die in 1-19 veranschaulicht sind. Der Erfindungsgegenstand kann auf andere Integrierter-Schaltkreis-Vorrichtungen und Baugruppenwendungen sowie beliebige andere geeignete Elektronikanwendungen angewandt werden, wie es sich für einen Fachmann versteht.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen und Einzelheiten in den Beispielen können irgendwo in einer oder mehreren Ausführungsformen verwendet werden, wobei Beispiel 1 eine Integrierter-Schaltkreis-Vorrichtungsbaugruppe ist, die Folgendes umfasst: ein Basissubstrat mit wenigstens einem Fluidkühlungsnetzwerk und wenigstens einem Optikwellenleiternetzwerk, mehrere Integrierter-Schaltkreis-Vorrichtungen, die an dem Basissubstrat angebracht sind, wobei wenigstens eine Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen einen optischen Router umfasst, der optisch mit dem wenigstens einen Optikwellenleiternetzwerk des Basissubstrats gekoppelt ist, ein dielektrisches Material, das die mehreren Integrierter-Schaltkreis-Vorrichtungen einkapselt, und wenigstens eine elektrische Zwischenverbindung, die eine erste Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen elektrisch mit einer zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen koppelt.
  • Bei Beispiel 2 kann der Gegenstand aus Beispiel 1 optional Folgendes beinhalten: eine elektrische Zwischenverbindungsschicht zwischen dem Basissubstrat und den mehreren Integrierter-Schaltkreis-Vorrichtungen, und wobei die wenigstens eine elektrische Zwischenverbindung innerhalb der elektrischen Zwischenverbindungsschicht angeordnet ist.
  • Bei Beispiel 3 kann der Gegenstand aus einem der Beispiele 1 und 2 optional beinhalten, dass das dielektrische Material aus der Gruppe ausgewählt ist, die aus einem Polymermaterial, einem anorganischen Material und einem Gemisch aus einem Polymermaterial und anorganischen Füllstoffteilchen besteht.
  • Bei Beispiel 4 kann der Gegenstand aus einem der Beispiele 1 bis 3 optional beinhalten, dass das wenigstens eine Optikwellenleiternetzwerk wenigstens ein Optikträgerverteilungsnetzwerk, wenigstens eine horizontale optische Zwischenverbindung und wenigstens eine vertikale optische Zwischenverbindung umfasst.
  • Bei Beispiel 5 kann der Gegenstand aus einem der Beispiele 1 bis 4 optional beinhalten, dass das Basissubstrat ein erstes Substrat umfasst, und wobei der wenigstens eine Fluidkühlungsnetzwerkkanal wenigstens eine Einlasskammer, wenigstens eine Auslasskammer und wenigstens einen Fluidkanal, der sich in das erste Substrat hinein von einer ersten Oberfläche von diesem erstreckt, wobei sich der wenigstens eine Fluidkanal zwischen der Einlasskammer und der Auslasskammer erstreckt, umfasst.
  • Bei Beispiel 6 kann der Gegenstand aus Beispiel 5 optional beinhalten, dass sich das wenigstens eine Optikwellenleiternetzwerk in das erste Substrat hinein von der ersten Oberfläche von diesem erstreckt.
  • Bei Beispiel 7 kann der Gegenstand aus Beispiel 5 optional beinhalten, dass das Basissubstrat ferner ein zweites Substrat mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche umfasst, wobei die zweite Oberfläche des zweiten Substrats an der ersten Oberfläche des ersten Substrats angebracht ist, und wobei sich das wenigstens eine Optikwellenleiternetzwerk in das zweite Substrat hinein von der ersten Oberfläche von diesem erstreckt.
  • Bei Beispiel 8 kann der Gegenstand aus einem der Beispiele 1 bis 7 optional beinhalten, dass eine zweite Oberfläche jeder der mehreren Integrierter-Schaltkreis-Vorrichtungen an dem Basissubstrat angebracht ist, und ferner einschließlich wenigstens eines Chiplets, das eine erste Oberfläche der ersten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen elektrisch mit einer ersten Oberfläche der zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen koppelt.
  • Bei Beispiel 9 kann der Gegenstand aus Beispiel 8 optional beinhalten, dass das wenigstens eine Chiplet eine passive Vorrichtung ist.
  • Bei Beispiel 10 kann der Gegenstand aus Beispiel 8 optional beinhalten, dass das wenigstens eine Chiplet eine aktive Vorrichtung ist.
  • Beispiel 11 ist ein elektronisches System, das Folgendes umfasst: eine Platine, und eine Integrierter-Schaltkreis-Vorrichtungsbaugruppe, die elektrisch an der Platine angebracht ist, wobei die Integrierter-Schaltkreis-Vorrichtungsbaugruppe eine Integrierter-Schaltkreis-Vorrichtungsbaugruppe umfasst, die Folgendes umfasst: ein Basissubstrat mit wenigstens einem Fluidkühlungsnetzwerk und wenigstens einem Optikwellenleiternetzwerk, mehrere Integrierter-Schaltkreis-Vorrichtungen, die an dem Basissubstrat angebracht sind, wobei wenigstens eine Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen einen optischen Router umfasst, der optisch mit dem wenigstens einen Optikwellenleiternetzwerk des Basissubstrats gekoppelt ist, ein dielektrisches Material, das die mehreren Integrierter-Schaltkreis-Vorrichtungen einkapselt, und wenigstens eine elektrische Zwischenverbindung, die eine erste Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen elektrisch mit einer zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen koppelt.
  • Bei Beispiel 12 kann der Gegenstand aus Beispiel 11 optional Folgendes beinhalten: eine elektrische Zwischenverbindungsschicht zwischen dem Basissubstrat und den mehreren Integrierter-Schaltkreis-Vorrichtungen, und wobei die wenigstens eine elektrische Zwischenverbindung innerhalb der elektrischen Zwischenverbindungsschicht angeordnet ist.
  • Bei Beispiel 13 kann der Gegenstand aus einem der Beispiele 11 und 12 optional beinhalten, dass das dielektrische Material aus der Gruppe ausgewählt ist, die aus einem Polymermaterial, einem anorganischen Material und einem Gemisch aus einem Polymermaterial und anorganischen Füllstoffteilchen besteht.
  • Bei Beispiel 14 kann der Gegenstand aus einem der Beispiele 11 bis 13 optional beinhalten, dass das wenigstens eine Optikwellenleiternetzwerk wenigstens ein Optikträgerverteilungsnetzwerk, wenigstens eine horizontale optische Zwischenverbindung und wenigstens eine vertikale optische Zwischenverbindung umfasst.
  • Bei Beispiel 15 kann der Gegenstand aus einem der Beispiele 11 bis 14 optional beinhalten, dass das Basissubstrat ein erstes Substrat umfasst, und wobei der wenigstens eine Fluidkühlungsnetzwerkkanal wenigstens eine Einlasskammer, wenigstens eine Auslasskammer und wenigstens einen Fluidkanal, der sich in das erste Substrat hinein von einer ersten Oberfläche von diesem erstreckt, wobei sich der wenigstens eine Fluidkanal zwischen der Einlasskammer und der Auslasskammer erstreckt, umfasst.
  • Bei Beispiel 16 kann der Gegenstand aus Beispiel 15 optional beinhalten, dass sich das wenigstens eine Optikwellenleiternetzwerk in das erste Substrat hinein von der ersten Oberfläche von diesem erstreckt.
  • Bei Beispiel 17 kann der Gegenstand aus Beispiel 15 optional beinhalten, dass das Basissubstrat ferner ein zweites Substrat mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche umfasst, wobei die zweite Oberfläche des zweiten Substrats an der ersten Oberfläche des ersten Substrats angebracht ist, und wobei sich das wenigstens eine Optikwellenleiternetzwerk in das zweite Substrat hinein von der ersten Oberfläche von diesem erstreckt.
  • Bei Beispiel 18 kann der Gegenstand aus einem der Beispiele 11 bis 17 optional beinhalten, dass eine zweite Oberfläche jeder der mehreren Integrierter-Schaltkreis-Vorrichtungen an dem Basissubstrat angebracht ist, und ferner einschließlich wenigstens eines Chiplets, das eine erste Oberfläche der ersten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen elektrisch mit einer ersten Oberfläche der zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen koppelt.
  • Bei Beispiel 19 kann der Gegenstand aus Beispiel 18 optional beinhalten, dass das wenigstens eine Chiplet eine passive Vorrichtung ist.
  • Bei Beispiel 20 kann der Gegenstand aus Beispiel 18 optional beinhalten, dass das wenigstens eine Chiplet eine aktive Vorrichtung ist.
  • Beispiel 21 ist ein Verfahren zum Fertigen einer Integrierter-Schaltkreis-Vorrichtungsbaugruppe, das Folgendes umfasst: Bilden eines Basissubstrats mit wenigstens einem Fluidkühlungsnetzwerk und wenigstens einem Optikwellenleiternetzwerk, Anbringen mehrerer Integrierter-Schaltkreis-Vorrichtungen an dem Basissubstrat, wobei wenigstens eine Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen einen optischen Router umfasst, der optisch mit dem wenigstens einen Optikwellenleiternetzwerk des Basissubstrats gekoppelt ist, Einkapseln der mehreren Integrierter-Schaltkreis-Vorrichtungen mit einem dielektrischen Material, und elektrisches Koppeln einer ersten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen mit einer zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen mit wenigstens einer elektrischen Zwischenverbindung.
  • Bei Beispiel 22 kann der Gegenstand aus Beispiel 21 optional Folgendes beinhalten: Bilden einer elektrischen Zwischenverbindungsschicht zwischen dem Basissubstrat und den mehreren Integrierter-Schaltkreis-Vorrichtungen, und wobei die wenigstens eine elektrische Zwischenverbindung innerhalb der elektrischen Zwischenverbindungsschicht angeordnet ist.
  • Bei Beispiel 23 kann der Gegenstand aus einem der Beispiele 21 und 22 optional beinhalten, dass das Einkapseln der mehreren Integrierter-Schaltkreis-Vorrichtungen mit dem dielektrischen Material Einkapseln der mehreren Integrierter-Schaltkreis-Vorrichtungen mit einem Material umfasst, das aus der Gruppe ausgewählt ist, die aus einem Polymermaterial, einem anorganischen Material und einem Gemisch aus einem Polymermaterial und anorganischen Füllstoffteilchen besteht.
  • Bei Beispiel 24 kann der Gegenstand aus einem der Beispiele 21 bis 23 optional beinhalten, dass das Bilden des wenigstens einen Optikwellenleiternetzwerks Bilden wenigstens eines Optikträgerverteilungsnetzwerks, Bilden wenigstens einer horizontalen optischen Zwischenverbindung und Bilden wenigstens einer vertikalen optischen Zwischenverbindung umfasst.
  • Bei Beispiel 25 kann der Gegenstand aus einem der Beispiele 21 bis 24 optional beinhalten, dass das Basissubstrat ein erstes Substrat umfasst, und wobei der wenigstens eine Fluidkühlungsnetzwerkkanal wenigstens eine Einlasskammer, wenigstens eine Auslasskammer und wenigstens einen Fluidkanal, der sich in das erste Substrat hinein von einer ersten Oberfläche von diesem erstreckt, wobei sich der wenigstens eine Fluidkanal zwischen der Einlasskammer und der Auslasskammer erstreckt, umfasst.
  • Bei Beispiel 26 kann der Gegenstand aus Beispiel 25 optional beinhalten, dass sich das wenigstens eine Optikwellenleiternetzwerk in das erste Substrat hinein von der ersten Oberfläche von diesem erstreckt.
  • Bei Beispiel 27 kann der Gegenstand aus Beispiel 25 optional beinhalten, dass das Basissubstrat ferner ein zweites Substrat mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche umfasst, wobei die zweite Oberfläche des zweiten Substrats an der ersten Oberfläche des ersten Substrats angebracht ist, und wobei sich das wenigstens eine Optikwellenleiternetzwerk in das zweite Substrat hinein von der ersten Oberfläche von diesem erstreckt.
  • Bei Beispiel 28 kann der Gegenstand aus einem der Beispiele 21 bis 27 optional beinhalten, dass das Anbringen der mehreren Integrierter-Schaltkreis-Vorrichtungen an dem Basissubstrat Anbringen einer zweiten Oberfläche jeder der mehreren Integrierter-Schaltkreis-Vorrichtungen an dem Basissubstrat umfasst, und ferner elektrisches Koppeln wenigstens eines Chiplets an eine erste Oberfläche der ersten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen mit einer ersten Oberfläche der zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen beinhaltet.
  • Bei Beispiel 29 kann der Gegenstand aus Beispiel 28 optional beinhalten, dass das elektrische Anbringen des wenigstens einen Chiplets elektrisches Anbringen einer passiven Vorrichtung umfasst.
  • Bei Beispiel 30 kann der Gegenstand aus Beispiel 28 optional beinhalten, dass das elektrische Anbringen des wenigstens einen Chiplets elektrisches Anbringen einer aktiven Vorrichtung umfasst.
  • Nachdem somit Ausführungsformen der vorliegenden Erfindung ausführlich beschrieben wurden, versteht es sich, dass die durch die angehängten Ansprüche definierte Erfindung nicht durch in der obigen Beschreibung dargelegte spezielle Einzelheiten beschränkt wird, da viele ersichtliche Varianten davon möglich sind, ohne von dessen Wesen oder Schutzumfang abzuweichen.

Claims (25)

  1. Integrierter-Schaltkreis-Vorrichtungsbaugruppe, die Folgendes umfasst: ein Basissubstrat mit wenigstens einem Fluidkühlungsnetzwerk und wenigstens einem Optikwellenleiternetzwerk; mehrere Integrierter-Schaltkreis-Vorrichtungen, die an dem Basissubstrat angebracht sind, wobei wenigstens eine Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen einen optischen Router umfasst, der optisch mit dem wenigstens einen Optikwellenleiternetzwerk des Basissubstrats gekoppelt ist; ein dielektrisches Material, das die mehreren Integrierter-Schaltkreis-Vorrichtungen einkapselt; und wenigstens eine elektrische Zwischenverbindung, die eine erste Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen elektrisch mit einer zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen koppelt.
  2. Integrierter-Schaltkreis-Vorrichtungsbaugruppe nach Anspruch 1, die ferner eine elektrische Zwischenverbindungsschicht zwischen dem Basissubstrat und den mehreren Integrierter-Schaltkreis-Vorrichtungen umfasst, und wobei die wenigstens eine elektrische Zwischenverbindung innerhalb der elektrischen Zwischenverbindungsschicht angeordnet ist.
  3. Integrierter-Schaltkreis-Vorrichtungsbaugruppe nach einem der Ansprüche 1 bis 2, wobei das dielektrische Material aus der Gruppe ausgewählt ist, die aus einem Polymermaterial, einem anorganischen Material und einem Gemisch aus einem Polymermaterial und anorganischen Füllstoffteilchen besteht.
  4. Integrierter-Schaltkreis-Vorrichtungsbaugruppe nach einem der Ansprüche 1 bis 2, wobei das wenigstens eine Optikwellenleiternetzwerk wenigstens ein Optikträgerverteilungsnetzwerk, wenigstens eine horizontale optische Zwischenverbindung und wenigstens eine vertikale optische Zwischenverbindung umfasst.
  5. Integrierter-Schaltkreis-Vorrichtungsbaugruppe nach einem der Ansprüche 1 bis 2, wobei das Basissubstrat ein erstes Substrat umfasst, und wobei der wenigstens eine Fluidkühlungsnetzwerkkanal wenigstens eine Einlasskammer, wenigstens eine Auslasskammer und wenigstens einen Fluidkanal, der sich in das erste Substrat hinein von einer ersten Oberfläche von diesem erstreckt, wobei sich der wenigstens eine Fluidkanal zwischen der Einlasskammer und der Auslasskammer erstreckt, umfasst.
  6. Integrierter-Schaltkreis-Vorrichtungsbaugruppe nach Anspruch 5, wobei sich das wenigstens eine Optikwellenleiternetzwerk in das erste Substrat hinein von der ersten Oberfläche von diesem erstreckt.
  7. Integrierter-Schaltkreis-Vorrichtungsbaugruppe nach Anspruch 5, wobei das Basissubstrat ferner ein zweites Substrat mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche umfasst, wobei die zweite Oberfläche des zweiten Substrats an der ersten Oberfläche des ersten Substrats angebracht ist, und wobei sich das wenigstens eine Optikwellenleiternetzwerk in das zweite Substrat hinein von der ersten Oberfläche von diesem erstreckt.
  8. Integrierter-Schaltkreis-Vorrichtungsbaugruppe nach einem der Ansprüche 1 bis 2, wobei eine zweite Oberfläche jeder der mehreren Integrierter-Schaltkreis-Vorrichtungen an dem Basissubstrat angebracht ist, und ferner einschließlich wenigstens eines Chiplets, das eine erste Oberfläche der ersten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen elektrisch mit einer ersten Oberfläche der zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen koppelt.
  9. Integrierter-Schaltkreis-Vorrichtungsbaugruppe nach Anspruch 8, wobei das wenigstens eine Chiplet eine passive Vorrichtung ist.
  10. Integrierter-Schaltkreis-Vorrichtungsbaugruppe nach Anspruch 8, wobei das wenigstens eine Chiplet eine aktive Vorrichtung ist.
  11. Elektronisches System, das Folgendes umfasst: eine Platine; und eine Integrierter-Schaltkreis-Vorrichtungsbaugruppe, die elektrisch an der Platine angebracht ist, wobei die Integrierter-Schaltkreis-Vorrichtungsbaugruppe Folgendes umfasst: ein Basissubstrat mit wenigstens einem Fluidkühlungsnetzwerk und wenigstens einem Optikwellenleiternetzwerk; mehrere Integrierter-Schaltkreis-Vorrichtungen, die an dem Basissubstrat angebracht sind, wobei wenigstens eine Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen einen optischen Router umfasst, der optisch mit dem wenigstens einen Optikwellenleiternetzwerk des Basissubstrats gekoppelt ist; ein dielektrisches Material, das die mehreren Integrierter-Schaltkreis-Vorrichtungen einkapselt; und wenigstens eine elektrische Zwischenverbindung, die eine erste Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen elektrisch mit einer zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen koppelt.
  12. Elektronisches System nach Anspruch 11, das ferner eine elektrische Zwischenverbindungsschicht zwischen dem Basissubstrat und den mehreren Integrierter-Schaltkreis-Vorrichtungen umfasst, und wobei die wenigstens eine elektrische Zwischenverbindung innerhalb der elektrischen Zwischenverbindungsschicht angeordnet ist.
  13. Elektronisches System nach einem der Ansprüche 11 bis 12, wobei das dielektrische Material aus der Gruppe ausgewählt ist, die aus einem Polymermaterial, einem anorganischen Material und einem Gemisch aus einem Polymermaterial und anorganischen Füllstoffteilchen besteht.
  14. Elektronisches System nach einem der Ansprüche 11 bis 12, wobei das wenigstens eine Optikwellenleiternetzwerk wenigstens ein Optikträgerverteilungsnetzwerk, wenigstens eine horizontale optische Zwischenverbindung und wenigstens eine vertikale optische Zwischenverbindung umfasst.
  15. Elektronisches System nach einem der Ansprüche 11 bis 12, wobei das Basissubstrat ein erstes Substrat umfasst, und wobei der wenigstens eine Fluidkühlungsnetzwerkkanal wenigstens eine Einlasskammer, wenigstens eine Auslasskammer und wenigstens einen Fluidkanal, der sich in das erste Substrat hinein von einer ersten Oberfläche von diesem erstreckt, wobei sich der wenigstens eine Fluidkanal zwischen der Einlasskammer und der Auslasskammer erstreckt, umfasst.
  16. Elektronisches System nach Anspruch 15, wobei sich das wenigstens eine Optikwellenleiternetzwerk in das erste Substrat hinein von der ersten Oberfläche von diesem erstreckt.
  17. Elektronisches System nach Anspruch 15, wobei das Basissubstrat ferner ein zweites Substrat mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche umfasst, wobei die zweite Oberfläche des zweiten Substrats an der ersten Oberfläche des ersten Substrats angebracht ist, und wobei sich das wenigstens eine Optikwellenleiternetzwerk in das zweite Substrat hinein von der ersten Oberfläche von diesem erstreckt.
  18. Elektronisches System nach einem der Ansprüche 11 bis 12, wobei eine zweite Oberfläche jeder der mehreren Integrierter-Schaltkreis-Vorrichtungen an dem Basissubstrat angebracht ist, und ferner einschließlich wenigstens eines Chiplets, das eine erste Oberfläche der ersten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen elektrisch mit einer ersten Oberfläche der zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen koppelt.
  19. Verfahren zum Bilden einer Integrierter-Schaltkreis-Vorrichtungsbaugruppe, das Folgendes umfasst: Bilden eines Basissubstrats einschließlich Bildens wenigstens eines Fluidkühlungsnetzwerks und Bildens wenigstens eines Optikwellenleiternetzwerks darin; Anbringen mehrerer Integrierter-Schaltkreis-Vorrichtungen an dem Basissubstrat, wobei wenigstens eine Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen einen optischen Router umfasst, der optisch mit dem Optikwellenleiternetzwerk des Basissubstrats gekoppelt ist; Einkapseln der mehreren Integrierter-Schaltkreis-Vorrichtungen mit einem dielektrischen Material; und elektrisches Koppeln einer ersten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen mit einer zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen mit wenigstens einer elektrischen Zwischenverbindung.
  20. Verfahren nach Anspruch 19, das ferner Bilden einer elektrischen Zwischenverbindungsschicht zwischen dem Basissubstrat und den mehreren Integrierter-Schaltkreis-Vorrichtungen umfasst, und wobei die wenigstens eine elektrische Zwischenverbindung innerhalb der elektrischen Zwischenverbindungsschicht angeordnet ist.
  21. Verfahren nach einem der Ansprüche 19 bis 20, wobei das Bilden des wenigstens einen Optikwellenleiternetzwerks Bilden wenigstens eines Optikträgerverteilungsnetzwerks, Bilden wenigstens einer horizontalen optischen Zwischenverbindung und Bilden wenigstens einer vertikalen optischen Zwischenverbindung umfasst.
  22. Verfahren nach einem der Ansprüche 19 bis 20, wobei das Bilden des Basissubstrats Bilden eines ersten Substrats umfasst, und wobei das Bilden des wenigstens einen Fluidkühlungsnetzwerkkanals Bilden wenigstens einer Einlasskammer, Bilden wenigstens einer Auslasskammer und Bilden wenigstens eines Fluidkanals, der sich in das erste Substrat hinein von einer ersten Oberfläche von diesem erstreckt, umfasst, und wobei der wenigstens eine Fluidkanal so gebildet wird, dass er sich zwischen der Einlasskammer und der Auslasskammer erstreckt.
  23. Verfahren nach Anspruch 22, wobei das Bilden des wenigstens einen Optikwellenleiternetzwerks Bilden des wenigstens einen Optikwellenleiternetzwerks derart umfasst, dass es sich in das erste Substrat hinein von der ersten Oberfläche von diesem erstreckt.
  24. Verfahren nach Anspruch 22, wobei das Bilden des Basissubstrats ferner Bilden eines zweiten Substrats mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, Anbringen der zweiten Oberfläche des zweiten Substrats an der ersten Oberfläche des ersten Substrats umfasst, und wobei das Bilden des wenigstens einen Optikwellenleiternetzwerks Bilden des Optikwellenleiternetzwerks derart umfasst, dass es sich in das zweite Substrat hinein von der ersten Oberfläche von diesem erstreckt.
  25. Verfahren nach einem der Ansprüche 19 bis 20, wobei das Anbringen der mehreren Integrierter-Schaltkreis-Vorrichtungen an dem Basissubstrat Anbringen einer zweiten Oberfläche jeder der mehreren Integrierter-Schaltkreis-Vorrichtungen an dem Basissubstrat umfasst, und ferner elektrisches Koppeln wenigstens eines Chiplets an eine erste Oberfläche der ersten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen und mit einer ersten Oberfläche der zweiten Integrierter-Schaltkreis-Vorrichtung der mehreren Integrierter-Schaltkreis-Vorrichtungen beinhaltet.
DE102020129253.8A 2019-12-06 2020-11-06 Rekonstituierte Waferbaugruppe Pending DE102020129253A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/706,383 US10943851B1 (en) 2019-12-06 2019-12-06 Reconstituted wafer assembly
US16/706,383 2019-12-06

Publications (1)

Publication Number Publication Date
DE102020129253A1 true DE102020129253A1 (de) 2021-06-10

Family

ID=74851811

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020129253.8A Pending DE102020129253A1 (de) 2019-12-06 2020-11-06 Rekonstituierte Waferbaugruppe

Country Status (6)

Country Link
US (1) US10943851B1 (de)
JP (1) JP2021093515A (de)
KR (1) KR20210071818A (de)
CN (1) CN112928101A (de)
DE (1) DE102020129253A1 (de)
TW (1) TW202123794A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018132143B4 (de) 2018-12-13 2023-10-12 Infineon Technologies Ag Leiterplatte, Chip-Kühlgehäuse, Baugruppe und Verfahren zum Kühlen eines Halbleiterchips
WO2022252087A1 (en) * 2021-05-31 2022-12-08 Huawei Technologies Co., Ltd. Method of manufacturing active reconstructed wafers
US20220406686A1 (en) * 2021-06-16 2022-12-22 Intel Corporation Glass-based cavity and channels for cooling of embedded dies and 3d integrated modules using package substrates with glass core
US20230345613A1 (en) * 2022-04-25 2023-10-26 Nvidia Corporation Printed circuit board assembly with integrated vapor chamber
TWI840977B (zh) * 2022-09-29 2024-05-01 南茂科技股份有限公司 可撓性線路基板以及薄膜覆晶封裝結構的製造方法
CN116540368B (zh) * 2023-06-25 2024-01-09 之江实验室 芯片冷却结构及其制造方法及光子集成芯片
CN118553701B (zh) * 2024-07-29 2024-11-05 浙江大学 一种埋入式功率模块的微通道液冷一体化集成封装结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929518A (en) * 1997-07-20 1999-07-27 Motorola, Inc. Circuit board and method
US6713866B2 (en) * 2002-04-22 2004-03-30 Agilent Technologies, Inc. Cooling of optoelectronic elements
WO2007130471A2 (en) * 2006-05-01 2007-11-15 The Charles Stark Draper Laboratory, Inc. Systems and methods for high density multi-component modules
US7298623B1 (en) * 2006-06-29 2007-11-20 International Business Machines Corporation Organic substrate with integral thermal dissipation channels, and method for producing same
US9057853B2 (en) * 2009-02-20 2015-06-16 The Hong Kong University Of Science And Technology Apparatus having an embedded 3D hybrid integration for optoelectronic interconnects
US8179676B2 (en) * 2010-07-21 2012-05-15 Telefonaktiebolaget L M Ericsson (Publ) Optical interconnects in cooling substrates
US8569861B2 (en) * 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
EP2605345B1 (de) * 2011-12-13 2021-04-28 Alcatel Lucent Wärmesteuerung von Photonikanordnungen
GB2514551A (en) * 2013-05-28 2014-12-03 Ibm Fluid-cooled electronic circuit device with cooling fluid conduits having optical transmission medium
WO2018178745A1 (en) * 2017-03-29 2018-10-04 Telefonaktiebolaget Lm Ericsson (Publ) Chip-carrier socket for microfluidic-cooled three-dimensional electronic/photonic integrated circuits

Also Published As

Publication number Publication date
JP2021093515A (ja) 2021-06-17
US10943851B1 (en) 2021-03-09
CN112928101A (zh) 2021-06-08
TW202123794A (zh) 2021-06-16
KR20210071818A (ko) 2021-06-16

Similar Documents

Publication Publication Date Title
DE102020129253A1 (de) Rekonstituierte Waferbaugruppe
US11521914B2 (en) Microelectronic assemblies having a cooling channel
US20240258296A1 (en) Microelectronic assemblies
DE112012006625B4 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
US20200098692A1 (en) Microelectronic assemblies having non-rectilinear arrangements
US11342320B2 (en) Microelectronic assemblies
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE112019001908T5 (de) Systeme und verfahren zum implementieren eines skalierbaren systems
CN111902933A (zh) 微电子组件
DE102020117063A1 (de) IC-GEHÄUSE EINSCHLIEßLICH MEHRFACHCHIPEINHEIT MIT GEBONDETEM INTEGRIERTEN WÄRMESPREIZER
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
CN111164751A (zh) 微电子组件
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE102019106314A1 (de) Wärmeableitvorrichtung mit anisotropen thermisch leitfähigen abschnitten und isotropen thermisch leitfähigen abschnitten
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE102019106317A1 (de) Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur
US11508587B2 (en) Microelectronic assemblies
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
US20220189880A1 (en) Microelectronic structures including glass cores
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
CN113451254A (zh) 集成电路封装支撑部中的磁性结构
DE102020110857A1 (de) Thermische lösungen für multi-package-anordnungen
CN116266570A (zh) 具有玻璃衬底和薄膜电容器的微电子组件
CN115458502A (zh) 具有集成薄膜电容器的微电子组件
DE102020132540A1 (de) Struktur mit hoher wärmeleitfähigkeit und hohem modul in einer vergussmaterialschicht eines integrierte-schaltung-gehäuses