Nothing Special   »   [go: up one dir, main page]

TW201515190A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201515190A
TW201515190A TW103124390A TW103124390A TW201515190A TW 201515190 A TW201515190 A TW 201515190A TW 103124390 A TW103124390 A TW 103124390A TW 103124390 A TW103124390 A TW 103124390A TW 201515190 A TW201515190 A TW 201515190A
Authority
TW
Taiwan
Prior art keywords
electrode
intermediate structure
semiconductor device
semiconductor
wafer
Prior art date
Application number
TW103124390A
Other languages
English (en)
Inventor
Yoshiaki Sugizaki
Akihiro Kojima
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201515190A publication Critical patent/TW201515190A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67793—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations with orientating and positioning by means of a vibratory bowl or track
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95115—Supplying the plurality of semiconductor or solid-state bodies using a roll-to-roll transfer technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8585—Means for heat extraction or cooling being an interconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Die Bonding (AREA)
  • Gyroscopes (AREA)
  • Led Device Packages (AREA)

Abstract

根據實施例之半導體裝置製造方法包括製作中間結構本體。該中間結構本體的上部位之組態及其下部位之組態係彼此不同。該方法包括：藉由使該等中間結構本體能夠在托盤上翻轉，而使選自該上部位和該下部位的一部位能夠與多個製作於該托盤的上表面中之凹處嚙合，以將該等中間結構本體排列成彼此分開。該一部位被組構成與該凹處嚙合。選自該上部位和該下部位的另一部位被組構成未與該凹處嚙合。該方法包括：形成連接到該中間結構本體的電極之外部電極。

Description

半導體裝置及其製造方法
本發明的實施例係相關於半導體裝置及其製造方法。
習知上，已有建議有關藉由在晶圓上晶體生長半導體層、在半導體層上形成電極、及在以樹脂本體密封之後移除晶圓來製造半導體裝置之方法。根據此種方法，可照原樣封裝形成在晶圓上之精密的結構本體；及可有效地製造精密的封裝。然而，具有因為封裝尺寸小而導致此種半導體裝置難以充分散熱之事例。
參考文獻
日本專利JP-A 2010-251359
C‧‧‧中心軸
La‧‧‧長邊
Lb‧‧‧長邊
Wa‧‧‧短邊
Wb‧‧‧短邊
1‧‧‧半導體裝置
2‧‧‧半導體裝置
4‧‧‧半導體裝置
5‧‧‧半導體裝置
6‧‧‧半導體裝置
6a‧‧‧半導體裝置
7‧‧‧半導體裝置
8‧‧‧半導體裝置
10‧‧‧晶體生長基板
11‧‧‧發光二極體層
11a‧‧‧n型GaN層
11b‧‧‧p型GaN層
11c‧‧‧主動層
12a‧‧‧n電極
12b‧‧‧p電極
12c‧‧‧延伸n電極
13‧‧‧鈍化膜
14a‧‧‧溝渠
14b‧‧‧溝渠
16‧‧‧中間結構本體
16a‧‧‧上部位
16b‧‧‧下部位
20‧‧‧黏著膜
21‧‧‧樹脂膜
22‧‧‧絕緣膜
22a‧‧‧開口
22b‧‧‧開口
23‧‧‧抗蝕圖案
23a‧‧‧連續區
23b‧‧‧連續區
24‧‧‧銅膜
25‧‧‧抗蝕圖案
25a‧‧‧I形區
25b‧‧‧T形區
26‧‧‧銅膜
27‧‧‧切割膠帶
27a‧‧‧n柱
27b‧‧‧p柱
28‧‧‧密封樹脂膜
29‧‧‧螢光劑膜
30‧‧‧半導體基板
32‧‧‧電極
32a‧‧‧電極
32b‧‧‧電極
32c‧‧‧電極
32d‧‧‧電極
32e‧‧‧電極
32f‧‧‧電極
33‧‧‧凸塊
36a‧‧‧中間結構本體
36b‧‧‧中間結構本體
36c‧‧‧中間結構本體
36d‧‧‧中間結構本體
36e‧‧‧中間結構本體
37‧‧‧切割膠帶
38‧‧‧導電膜
39‧‧‧晶體變化部位
40‧‧‧半導體基板
41‧‧‧半導體電路
42‧‧‧電極
43‧‧‧凸塊
44a‧‧‧溝渠
44b‧‧‧溝渠
46‧‧‧中間結構本體
46a‧‧‧上部位
46b‧‧‧下部位
50‧‧‧支撐基板
51‧‧‧黏著膜
52‧‧‧樹脂膜
53‧‧‧絕緣膜
53a‧‧‧開口
53b‧‧‧開口
54‧‧‧晶種層
55‧‧‧再互連層
55a‧‧‧互連部位
55b‧‧‧襯墊部位
56‧‧‧防焊劑
56a‧‧‧開口
57‧‧‧球柵陣列焊球
61‧‧‧中間結構本體
62‧‧‧中間結構本體
64‧‧‧晶種層
64d‧‧‧中間結構本體
64e‧‧‧中間結構本體
65a‧‧‧再互連層
65b‧‧‧再互連層
67a‧‧‧n柱
67b‧‧‧p柱
68‧‧‧密封樹脂膜
69‧‧‧保護膜
71‧‧‧透明絕緣膜
72a‧‧‧通孔
72b‧‧‧通孔
73‧‧‧靜電放電防護互連
74‧‧‧螢光劑膜
81a‧‧‧中間結構本體
81b‧‧‧中間結構本體
82a‧‧‧半導體構件
82b‧‧‧半導體構件
83a‧‧‧外部電極
83b‧‧‧外部電極
100‧‧‧排列機器
101‧‧‧凹處
102‧‧‧托盤
103‧‧‧振動單元
105‧‧‧多孔夾盤
111‧‧‧凹處
112‧‧‧托盤
121‧‧‧凹處
121a‧‧‧上部位
121b‧‧‧下部位
122‧‧‧托盤
131d‧‧‧凹處
131e‧‧‧凹處
132‧‧‧托盤
141a‧‧‧凹處
141b‧‧‧凹處
142‧‧‧托盤
150‧‧‧雷射光
161‧‧‧反射金屬層
162‧‧‧修改部位
163‧‧‧抗靜電膜
164‧‧‧中間結構本體
164a‧‧‧下部位
164b‧‧‧上部位
166‧‧‧托盤
167‧‧‧凹處
167a‧‧‧上部位
167b‧‧‧下部位
169‧‧‧耐熱膠帶
170‧‧‧強化絕緣樹脂膜
171‧‧‧絕緣膜
171a‧‧‧p側通孔
171b‧‧‧ZD通孔
171c‧‧‧n互連通孔
172‧‧‧晶種層
173‧‧‧厚膜抗蝕劑
174‧‧‧銅互連層
175‧‧‧厚膜抗蝕劑
176‧‧‧銅柱
178‧‧‧強化絕緣樹脂膜
179‧‧‧螢光劑膜
181‧‧‧透明構件
184‧‧‧發光二極體晶片
184a‧‧‧下部位
184b‧‧‧上部位
186‧‧‧ZD晶片
188‧‧‧背表面電極
189‧‧‧n型半導體層
190‧‧‧p型半導體層
191‧‧‧n型半導體層
192‧‧‧半導體方塊
193‧‧‧絕緣鈍化膜
194‧‧‧正表面電極
196‧‧‧導電虛設晶片
200‧‧‧托盤
201‧‧‧凹處
201a‧‧‧上部位
201b‧‧‧下部位
202‧‧‧凹處
203‧‧‧凹處
205‧‧‧凸塊
207‧‧‧n側互連膜
208‧‧‧硬遮罩膜
209‧‧‧鈍化膜
210‧‧‧托盤
211‧‧‧轉移托盤
212‧‧‧凹處
215‧‧‧最終托盤
216‧‧‧凹處
217‧‧‧凹處
218‧‧‧凹處
220‧‧‧ZD托盤
221‧‧‧凹處
223‧‧‧ZD引導模尺
224‧‧‧蓋子
225‧‧‧通過部位
230‧‧‧發光二極體晶片
230a‧‧‧下部位
230b‧‧‧下部位
232‧‧‧托盤
233‧‧‧凹處
233a‧‧‧上部位
233b‧‧‧下部位
235‧‧‧通孔
圖1A為根據第一實施例之半導體裝置的製造方法之平面圖。圖1B為沿著圖1A所示之線A-A’的橫剖面圖。
圖2A為根據第一實施例之半導體裝置的製造方法之 平面圖。圖2B為沿著圖2A所示之線A-A’的橫剖面圖。
圖3A為根據第一實施例之半導體裝置的製造方法之平面圖。圖3B為沿著圖3A所示之線A-A’的橫剖面圖。
圖4A為根據第一實施例之半導體裝置的製造方法之平面圖。圖4B為沿著圖4A所示之線A-A’的橫剖面圖。
圖5A為根據第一實施例之半導體裝置的製造方法之平面圖。圖5B為沿著圖5A所示之線A-A’的橫剖面圖。
圖6A為根據第一實施例之半導體裝置的製造方法之平面圖。圖6B為沿著圖6A所示之線A-A’的橫剖面圖。
圖7為用於第一實施例中之排列機器的橫剖面圖。
圖8A及8B為根據第一實施例之半導體裝置的製造方法之橫剖面圖。
圖9A為根據第一實施例之半導體裝置的製造方法之平面圖；及圖9B為沿著圖9A所示之線A-A’的橫剖面圖。
圖10為根據第一實施例之半導體裝置的製造方法之橫剖面圖。
圖11為根據第一實施例之半導體裝置的製造方法之橫剖面圖。
圖12A及12B為根據第一實施例之半導體裝置的製造方法之橫剖面圖。
圖13A及13B為根據第一實施例之半導體裝置的製造方法之橫剖面圖。
圖14A為根據第一實施例之半導體裝置的製造方法之 平面圖；及圖14B為沿著圖14A所示之線A-A’的橫剖面圖。
圖15A為根據第一實施例之半導體裝置的製造方法之平面圖；及圖15B為沿著圖15A所示之線A-A’的橫剖面圖。
圖16A為根據第一實施例之半導體裝置的製造方法之平面圖；及圖16B為沿著圖16A所示之線A-A’的橫剖面圖。
圖17A為根據第一實施例之半導體裝置的製造方法之平面圖；及圖17B為沿著圖17A所示之線A-A’的橫剖面圖。
圖18A為根據第一實施例之半導體裝置的製造方法之平面圖；及圖18B為沿著圖18A所示之線A-A’的橫剖面圖。
圖19A及19B為根據第一實施例之半導體裝置的製造方法之橫剖面圖。
圖20A及20B為根據第一實施例之半導體裝置的製造方法之橫剖面圖。
圖21A為根據第一實施例之半導體裝置的製造方法之平面圖；及圖21B為沿著圖21A所示之線A-A’的橫剖面圖。
圖22A為根據第一實施例之半導體裝置的製造方法之平面圖；及圖22B為沿著圖22A所示之線A-A’的橫剖面圖。
圖23為第一實施例之第一修改的中間結構本體之平面圖。
圖24為第一實施例之第二修改的中間結構本體之平面圖。
圖25為第一實施例之第三修改的中間結構本體之平面圖。
圖26A為根據第一實施例之第四修改的中間結構本體之平面圖；圖26B為沿著圖26A所示之線A-A’的橫剖面圖；及圖26C為從下側所觀看之立體圖。
圖27A為根據第一實施例之第五修改的中間結構本體之橫剖面圖；圖27B為中間結構本體及凹處的立體圖；及圖27C為中間結構本體與凹處嚙合之狀態的立體圖。
圖28A至28D為根據第一實施例之第六修改的半導體裝置之製造方法的橫剖面圖。
圖29A及29B為根據第一實施例之第七修改的半導體裝置之製造方法的橫剖面圖。
圖30A及30B為根據第一實施例之第八修改的半導體裝置之製造方法的橫剖面圖。
圖31A為根據第二實施例之半導體裝置的製造方法之平面圖；及圖31B為沿著圖31A所示之線A-A’的橫剖面圖。
圖32A為根據第二實施例之半導體裝置的製造方法之平面圖；及圖32B為沿著圖32A所示之線A-A’的橫剖面圖。
圖33A為根據第二實施例之半導體裝置的製造方法之平面圖；及圖33B為沿著圖33A所示之線A-A’的橫剖面圖。
圖34A為根據第二實施例之半導體裝置的製造方法之平面圖；及圖34B為沿著圖34A所示之線A-A’的橫剖面圖。
圖35A及35B及圖36為根據第二實施例之半導體裝置的製造方法之橫剖面圖。
圖37A為根據第二實施例之半導體裝置的製造方法之平面圖；及圖37B為沿著圖37A所示之線A-A’的橫剖面圖。
圖38A及38B為根據第二實施例之半導體裝置的製造方法之橫剖面圖。
圖39A為根據第二實施例之半導體裝置的製造方法之平面圖；及圖39B為沿著圖39A所示之線A-A’的橫剖面圖。
圖40A為根據第二實施例之半導體裝置的製造方法之平面圖；及圖40B為沿著圖40A所示之線A-A’的橫剖面圖。
圖41A為根據第二實施例之半導體裝置的製造方法之平面圖；及圖41B為沿著圖41A所示之線A-A’的橫剖面圖。
圖42A為根據第二實施例之半導體裝置的製造方法之平面圖；及圖42B為沿著圖42A所示之線A-A’的橫剖面 圖。
圖43A為根據第二實施例之半導體裝置的製造方法之平面圖；及圖43B為沿著圖43A所示之線A-A’的橫剖面圖。
圖44A為根據第二實施例之半導體裝置的製造方法之平面圖；及圖44B為沿著圖44A所示之線A-A’的橫剖面圖。
圖45為根據第三實施例之半導體裝置的製造方法之平面圖。
圖46為根據第三實施例之修改的半導體裝置之製造方法的平面圖。
圖47及圖48為根據第四實施例之半導體裝置的製造方法之立體圖。
圖49A為根據第四實施例之半導體裝置的製造方法之平面圖；及圖49B為沿著圖49A所示之線A-A’的橫剖面圖。
圖50A為根據第四實施例之半導體裝置的製造方法之平面圖；及圖50B為沿著圖50A所示之線A-A’的橫剖面圖。
圖51為根據第四實施例之半導體裝置的製造方法之橫剖面圖。
圖52A為根據第四實施例之半導體裝置的製造方法之平面圖；及圖52B為沿著圖52A所示之線A-A’的橫剖面圖。
圖53A為根據第四實施例之半導體裝置的製造方法之平面圖；及圖53B為沿著圖53A所示之線A-A’的橫剖面圖。
圖54A為根據第四實施例之半導體裝置的製造方法之平面圖；及圖54B為沿著圖54A所示之線A-A’的橫剖面圖。
圖55A為根據第四實施例之半導體裝置的製造方法之平面圖；及圖55B為沿著圖55A所示之線A-A’的橫剖面圖。
圖56A為根據第四實施例之半導體裝置的製造方法之平面圖；及圖56B為沿著圖56A所示之線A-A’的橫剖面圖。
圖57A及57B及圖58為根據第四實施例之半導體裝置的製造方法之橫剖面圖。
圖59為第四實施例之LED層和半導體基板的組態之比較圖。
圖60A為根據第五實施例之半導體裝置的製造方法之平面圖；圖60B為半導體裝置之平面圖；及圖60C為半導體構件的組態之間的關係圖。
圖61A至61D為第五實施例之修改的中間結構本體之組態的比較圖。
圖62A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖62B為沿著圖62A所示之線A-A’的橫剖面圖。
圖63A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖63B為沿著圖63A所示之線A-A’的橫剖面圖。
圖64A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖64B為沿著圖64A所示之線A-A’的橫剖面圖。
圖65A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖65B為沿著圖65A所示之線A-A’的橫剖面圖。
圖66A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖66B為沿著圖66A所示之線A-A’的橫剖面圖。
圖67A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖67B為沿著圖67A所示之線A-A’的橫剖面圖。
圖68A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖68B為沿著圖68A所示之線A-A’的橫剖面圖。
圖69A至69C為根據第六實施例之半導體裝置的製造方法圖；圖69A為從晶體生長基板側所觀看之中間結構本體的平面圖；圖69B為從LED層側所觀看之平面圖；及圖69C為沿著圖69B所示之線A-A’的橫剖面圖。
圖70為根據第六實施例之半導體裝置的方法之橫剖面圖。
圖71A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖71B為沿著圖71A所示之線A-A’的橫剖面圖。
圖72至75為根據第六實施例之半導體裝置的製造方法之橫剖面圖。
圖76A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖76B為沿著圖76A所示之線A-A’的橫剖面圖。
圖77A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖77B為沿著圖77A所示之線A-A’的橫剖面圖。
圖78A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖78B為沿著圖78A所示之線A-A’的橫剖面圖。
圖79A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖79B為沿著圖79A所示之線A-A’的橫剖面圖。
圖80A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖80B為沿著圖80A所示之線A-A’的橫剖面圖。
圖81A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖81B為沿著圖81A所示之線A-A’的橫剖面圖。
圖82A為根據第六實施例之半導體裝置的製造方法之 平面圖；及圖82B為沿著圖82A所示之線A-A’的橫剖面圖。
圖83A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖83B為沿著圖83A所示之線A-A’的橫剖面圖。
圖84A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖84B為沿著圖84A所示之線A-A’的橫剖面圖。
圖85A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖85B為沿著圖85A所示之線A-A’的橫剖面圖。
圖86A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖86B為沿著圖86A所示之線A-A’的橫剖面圖。
圖87A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖87B為沿著圖87A所示之線A-A’的橫剖面圖。
圖88A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖88B為沿著圖88A所示之線A-A’的橫剖面圖。
圖89A為根據第六實施例之半導體裝置的製造方法之平面圖；及圖89B為沿著圖89A所示之線A-A’的橫剖面圖。
圖90A為根據第六實施例的修改之半導體裝置的製造 方法之平面圖；及圖90B為沿著圖90A所示之線A-A’的橫剖面圖。
圖91A為根據第六實施例的修改之半導體裝置的製造方法之平面圖；及圖91B為沿著圖91A所示之線A-A’的橫剖面圖。
圖92A為根據第六實施例的修改之半導體裝置的製造方法之平面圖；及圖92B為沿著圖92A所示之線A-A’的橫剖面圖。
圖93A為根據第七實施例之半導體裝置的製造方法之平面圖；及圖93B為沿著圖93A所示之線A-A’的橫剖面圖。
圖94A為根據第七實施例之半導體裝置的製造方法之平面圖；及圖94B為沿著圖94A所示之線A-A’的橫剖面圖。
圖95A為根據第七實施例之半導體裝置的製造方法之平面圖；及圖95B為沿著圖95A所示之線A-A’的橫剖面圖。
圖96A為根據第七實施例之半導體裝置的製造方法之平面圖；及圖96B為沿著圖96A所示之線A-A’的橫剖面圖。
圖97A為根據第七實施例之半導體裝置的製造方法之平面圖；及圖97B為沿著圖97A所示之線A-A’的橫剖面圖。
圖98A為根據第七實施例之半導體裝置的製造方法之 平面圖；及圖98B為沿著圖98A所示之線A-A’的橫剖面圖。
圖99A為根據第七實施例之半導體裝置的製造方法之平面圖；及圖99B為沿著圖99A所示之線A-A’的橫剖面圖。
圖100A至100H為根據第七實施例之半導體裝置的製造方法圖；圖100A為從晶體生長基板側所觀看之LED晶片的平面圖；圖100B為沿著圖100A所示之線A-A’的橫剖面圖；圖100C為從LED層側所觀看之平面圖；圖100D為從上表面側所觀看之Zener(齊納)二極體晶片的平面圖；圖100E為橫剖面圖；圖100F為下表面側所觀看之平面圖；圖100G為傳導虛擬晶片之俯視圖；及圖100H為側視圖。
圖101為根據第七實施例之半導體裝置的製造方法之橫剖面圖。
圖102A為根據第七實施例之半導體裝置的製造方法之平面圖；及圖102B為沿著圖102A所示之線A-A’的橫剖面圖。
圖103及圖104為根據第七實施例之半導體裝置的製造方法之橫剖面圖。
圖105A及105B與圖106A及106B為根據第七實施例之半導體裝置的製造方法之橫剖面圖。
圖107A為根據第七實施例之半導體裝置的製造方法之平面圖；圖107B為沿著圖107A所示之線A-A’的橫剖 面圖；及圖107C為沿著圖107A所示之B-B’的橫剖面圖。
圖108A為根據第七實施例之半導體裝置的製造方法之平面圖；圖108B為沿著圖108A所示之線A-A’的橫剖面圖；及圖108C為沿著圖108A所示之B-B’的橫剖面圖。
圖109A為根據第七實施例之半導體裝置的製造方法之平面圖；圖109B為沿著圖109A所示之線A-A’的橫剖面圖；及圖109C為沿著圖109A所示之B-B’的橫剖面圖。
圖110A為根據第七實施例之半導體裝置的製造方法之平面圖；圖110B為沿著圖110A所示之線A-A’的橫剖面圖；及圖110C為沿著圖110A所示之B-B’的橫剖面圖。
圖111A為根據第七實施例之半導體裝置的製造方法之平面圖；圖111B為沿著圖111A所示之線A-A’的橫剖面圖；及圖111C為沿著圖111A所示之B-B’的橫剖面圖。
圖112A為根據第七實施例之半導體裝置的製造方法之平面圖；圖112B為沿著圖112A所示之線A-A’的橫剖面圖；及圖112C為沿著圖112A所示之B-B’的橫剖面圖。
圖113A為根據第七實施例之半導體裝置的製造方法之平面圖；圖113B為沿著圖113A所示之線A-A’的橫剖 面圖；及圖113C為沿著圖113A所示之B-B’的橫剖面圖。
圖114A為根據第七實施例之半導體裝置的製造方法之平面圖；圖114B為沿著圖114A所示之線A-A’的橫剖面圖；及圖114C為沿著圖114A所示之B-B’的橫剖面圖。
圖115A為根據第七實施例之半導體裝置的製造方法之平面圖；圖115B為沿著圖115A所示之線A-A’的橫剖面圖；及圖115C為沿著圖115A所示之B-B’的橫剖面圖。
圖116A為根據第七實施例之半導體裝置的製造方法之平面圖；圖116B為沿著圖116A所示之線A-A’的橫剖面圖；及圖116C為沿著圖116A所示之B-B’的橫剖面圖。
圖117A為根據第七實施例之半導體裝置的製造方法之平面圖；圖117B為沿著圖117A所示之線A-A’的橫剖面圖；及圖117C為沿著圖117A所示之B-B’的橫剖面圖。
圖118A為根據第七實施例之半導體裝置的製造方法之平面圖；圖118B為沿著圖118A所示之線A-A’的橫剖面圖；及圖118C為沿著圖118A所示之B-B’的橫剖面圖。
圖119A為根據第七實施例之半導體裝置的製造方法之平面圖；圖119B為沿著圖119A所示之線A-A’的橫剖 面圖；及圖119C為沿著圖119A所示之B-B’的橫剖面圖。
圖120A為根據第七實施例之半導體裝置的製造方法之平面圖；圖120B為沿著圖120A所示之線A-A’的橫剖面圖；及圖120C為沿著圖120A所示之B-B’的橫剖面圖。
圖121A為根據第七實施例之半導體裝置的製造方法之平面圖；圖121B為沿著圖121A所示之線A-A’的橫剖面圖；及圖121C為沿著圖121A所示之B-B’的橫剖面圖。
圖122A為根據第七實施例之半導體裝置的製造方法之平面圖；圖122B為沿著圖122A所示之線A-A’的橫剖面圖；及圖122C為沿著圖122A所示之B-B’的橫剖面圖。
圖123A為根據第七實施例之半導體裝置的製造方法之平面圖；圖123B為沿著圖123A所示之線A-A’的橫剖面圖；及圖123C為沿著圖123A所示之B-B’的橫剖面圖。
圖124A為根據第七實施例之半導體裝置的製造方法之平面圖；圖124B為沿著圖124A所示之線A-A’的橫剖面圖；及圖124C為沿著圖124A所示之B-B’的橫剖面圖。
圖125為根據第七實施例之半導體裝置的組態之電路圖。
圖126A為根據第七實施例之第一修改的半導體裝置之製造方法的平面圖；及圖126B為沿著圖126A所示之線A-A’的橫剖面圖。
圖127A為根據第七實施例之第一修改的半導體裝置之製造方法的平面圖；及圖127B為沿著圖127A所示之線A-A’的橫剖面圖。
圖128A為根據第七實施例之第一修改的半導體裝置之製造方法的平面圖；及圖128B為沿著圖128A所示之線A-A’的橫剖面圖。
圖129A至129C為根據第七實施例之第二修改的半導體裝置之製造方法圖；圖129A為從上表面側所觀看之Zener(齊納)二極體晶片的平面圖；圖129B為橫剖面圖；及圖129C為從下表面側所觀看之平面圖。
圖130至139為根據第七實施例之第二修改的半導體裝置之製造方法的橫剖面圖。
圖140A為根據第七實施例之第二修改的半導體裝置之製造方法的平面圖；及圖140B為沿著圖140A所示之線A-A’的橫剖面圖。
圖141A為根據第八實施例之半導體裝置的製造方法之平面圖；及圖141B為沿著圖141A所示之線A-A’的橫剖面圖。
圖142A為根據第八實施例之半導體裝置的製造方法之平面圖；及圖142B為沿著圖142A所示之線A-A’的橫剖面圖。
圖143A為根據第八實施例之半導體裝置的製造方法之平面圖；及圖143B為沿著圖143A所示之線A-A’的橫剖面圖。
圖144A為根據第八實施例之半導體裝置的製造方法之平面圖；及圖144B為沿著圖144A所示之線A-A’的橫剖面圖。
圖145A為根據第八實施例之半導體裝置的製造方法之平面圖；及圖145B為沿著圖145A所示之線A-A’的橫剖面圖。
圖146A為根據第八實施例之半導體裝置的製造方法之平面圖；及圖146B為沿著圖146A所示之線A-A’的橫剖面圖。
圖147A為根據第八實施例之半導體裝置的製造方法之平面圖；及圖147B為沿著圖147A所示之線A-A’的橫剖面圖。
圖148A為根據第八實施例之半導體裝置的製造方法之平面圖；及圖148B為沿著圖148A所示之線A-A’的橫剖面圖。
圖149A至149C為根據第八實施例之半導體裝置的製造方法圖；圖149A為從晶體生長基板側所觀看之LED晶片的平面圖；圖149B為沿著圖149A所示的線A-A’的橫剖面圖；及圖149C為從LED層側所觀看之平面圖。
圖150為根據第八實施例之半導體裝置的製造方法之橫剖面圖。
圖151A為根據第八實施例之半導體裝置的製造方法之平面圖；及圖151B為沿著圖151A所示之線A-A’的橫剖面圖。
圖152至155為根據第八實施例之半導體裝置的製造方法之橫剖面圖。
圖156A為根據第八實施例之半導體裝置的製造方法之平面圖；及圖156B為沿著圖156A所示之線A-A’的橫剖面圖。
圖157A為根據第八實施例之半導體裝置的製造方法之平面圖；及圖157B為沿著圖157A所示之線A-A’的橫剖面圖。
圖158A為根據第八實施例之半導體裝置的製造方法之平面圖；圖158B為沿著圖158A所示之線A-A’的橫剖面圖；及圖158C為沿著圖158A所示之B-B’的橫剖面圖。
圖159A為根據第八實施例之半導體裝置的製造方法之平面圖；圖159B為沿著圖159A所示之線A-A’的橫剖面圖；及圖159C為沿著圖159A所示之B-B’的橫剖面圖。
圖160A為根據第八實施例之半導體裝置的製造方法之平面圖；圖160B為沿著圖160A所示之線A-A’的橫剖面圖；及圖160C為沿著圖160A所示之B-B’的橫剖面圖。
圖161A為根據第八實施例之半導體裝置的製造方法 之平面圖；圖161B為沿著圖161A所示之線A-A’的橫剖面圖；及圖161C為沿著圖161A所示之B-B’的橫剖面圖。
圖162A為根據第八實施例之半導體裝置的製造方法之平面圖；圖162B為沿著圖162A所示之線A-A’的橫剖面圖；及圖162C為沿著圖162A所示之B-B’的橫剖面圖。
圖163A為根據第八實施例之半導體裝置的製造方法之平面圖；圖163B為沿著圖163A所示之線A-A’的橫剖面圖；及圖163C為沿著圖163A所示之B-B’的橫剖面圖。
圖164A為根據第八實施例之半導體裝置的製造方法之平面圖；圖164B為沿著圖164A所示之線A-A’的橫剖面圖；及圖164C為沿著圖164A所示之B-B’的橫剖面圖。
圖165A為根據第八實施例之半導體裝置的製造方法之平面圖；圖165B為沿著圖165A所示之線A-A’的橫剖面圖；及圖165C為沿著圖165A所示之B-B’的橫剖面圖。
圖166A為根據第八實施例之半導體裝置的製造方法之平面圖；圖166B為沿著圖166A所示之線A-A’的橫剖面圖；及圖166C為沿著圖166A所示之B-B’的橫剖面圖。
圖167A為根據第八實施例之半導體裝置的製造方法 之平面圖；圖167B為沿著圖167A所示之線A-A’的橫剖面圖；及圖167C為沿著圖167A所示之B-B’的橫剖面圖。
圖168A為根據第八實施例之半導體裝置的製造方法之平面圖；圖168B為沿著圖168A所示之線A-A’的橫剖面圖；及圖168C為沿著圖168A所示之B-B’的橫剖面圖。
圖169A為根據第八實施例之半導體裝置的製造方法之平面圖；圖169B為沿著圖169A所示之線A-A’的橫剖面圖；及圖169C為沿著圖169A所示之B-B’的橫剖面圖。
圖170A為根據第八實施例之半導體裝置的製造方法之平面圖；圖170B為沿著圖170A所示之線A-A’的橫剖面圖；及圖170C為沿著圖170A所示之B-B’的橫剖面圖。
圖171A為根據第八實施例之半導體裝置的製造方法之平面圖；圖171B為沿著圖171A所示之線A-A’的橫剖面圖；及圖171C為沿著圖171A所示之B-B’的橫剖面圖。
圖172A為根據第八實施例之半導體裝置的製造方法之平面圖；圖172B為沿著圖172A所示之線A-A’的橫剖面圖；及圖172C為沿著圖172A所示之B-B’的橫剖面圖。
圖173A為根據第八實施例之半導體裝置的製造方法 之平面圖；圖173B為沿著圖173A所示之線A-A’的橫剖面圖；及圖173C為沿著圖173A所示之B-B’的橫剖面圖。
圖174為根據第八實施例之半導體裝置的電路圖。
【發明內容及實施方式】
根據實施例之半導體裝置的製造方法包括製作複數個中間結構本體。複數個中間結構本體的每一個包括電極和半導體構件。電極係形成在半導體構件上。從上方觀看複數個中間結構本體的每一個，上部位的組態和下部位的組態彼此不同。方法包括：藉由使複數個中間結構本體能夠在托盤上翻轉，而使選自中間結構本體的每一個之上部位和下部位的一部位能夠與多個製作於托盤的上表面中之凹處嚙合，以將複數個中間結構本體排列成彼此分開。一部位被組構成與凹處嚙合。選自上部位和下部位的另一部位被組構成未與凹處嚙合。再者，方法包括形成連接到電極的外部電極。從上方觀看，外部電極的一部份延伸在中間結構本體外面。
根據實施例之半導體裝置包括：半導體構件，具有有著n重旋轉對稱(n為不小於2的整數)的組態；電極，係設置在半導體構件上及配置成n重旋轉對稱；以及外部電極，係連接到電極，其中，從上方觀看，外部電極的一部份延伸在半導體構件外面。
現在將參考圖式說明本發明的實施例。
首先，將概要地說明下面多個實施例共用的半導體裝置之製造方法。
在下述的實施例中，多個中間結構本體係藉由在基板上於形成電極等等之後分割基板所製造。半導體構件係包括在中間結構本體中。然後，這些中間結構本體被饋送到具有製造多個凹處的上表面之托盤上；以及藉由使托盤振動而使中間結構本體能夠翻轉，使得這些中間結構本體與凹處嚙合。藉此，多個中間結構本體係在托盤上排列成彼此分開。隨後，外部電極係呈已排列狀態一起形成在中間結構本體上；以及多個半導體裝置係藉由執行切割來製造。另外，在下述實施例的每一個中，凹處的組態和中間結構本體的組態之組合被設計成，當在托盤上排列多個中間結構本體時，將中間結構本體固定在適當方位上。
(第一實施例)
現在將說明第一實施例。
在實施例中，藉由使中間結構本體的正面和背面不對稱以防止正面和背面反轉；及藉由使中間結構本體的組態旋轉式對稱及藉由使電極的配置旋轉式對稱，甚至當中間結構本體旋轉時仍可避免不一致出現。
根據實施例之半導體裝置例如為LED(發光二極體)晶片。在此事例中，半導體構件為LED層。
首先，將說明根據實施例之半導體裝置的製造方法。
圖1A至圖22為根據實施例之半導體裝置的製造方法 圖。
首先，如圖1A及1B所示一般備製晶體生長基板10(在下文中亦被簡稱做“基板10”)。基板10例如為矽晶圓、藍寶石晶圓、或碳化矽(SiC)晶圓，最佳的是矽晶圓。圖1A及1B圖示具有碟組態之晶圓的一部位作為基板10。此亦適用於下述的其他圖式。然後，例如，藉由MO-CVD(金屬有機化學汽相沈積)，在基板10上以如下順序磊晶生長n型GaN層11a、主動層(未圖示)、及p型GaN層11b。藉此，形成LED層11。
然後，如圖2A及2B所示，藉由例如以RIE(反應性離子蝕刻)選擇性移除LED層，將LED層11分割成多個部位。換言之，執行高台地圖案化LED層11。當從上方觀看時，分割之後的LED層11之組態為方形，及因此具有4重旋轉對稱。
然後，如圖3A及3B所示，藉由例如以RIE進行p台地圖案，從分割的LED層11的角移除p型GaN層11b。藉此，將n型GaN層11a暴露在LED層11的角之上表面中。另一方面，將p型GaN層11b暴露在除了LED層11的角以外之交叉形狀的上表面中。
然後，如圖4A及4B所示，藉由以濺鍍、CVD(化學汽相沈積)等等來形成導電膜，以及藉由濕處理、RIE、舉離等等來選擇性移除，將n電極12a形成在n型GaN層11a上；以及p電極12b形成在p型GaN層11b上。此時，從上方所觀看，n電極12a及p電極12b的配 置具有4重旋轉對稱，因為n電極12a係配置在方形LED層11的四個位置之角中，及p電極12b係配置在除了角以外的交叉形狀之區域中。然後，藉由將鈍化膜13形成在LED層11的每一個上之n電極12a與p電極12b之間的區域中，在p台地圖案化中暴露在側表面中之主動層被覆蓋。鈍化膜13被形成，以覆蓋n電極12a的端部位及p電極12b的端部位。雖然以高台地、而後接著p台地、電極形成、及鈍化膜的順序來執行例子的製造，但是視需要可修改順序。例如，高台地可以是最後的；及可在電極之前形成鈍化膜。再者，可在p電極形成與n電極形成之間執行p台地及/或鈍化膜形成。另外，在電極形成之後，可視需要執行退火。
然後，如圖5A及5B所示，使用例如鑽石刀片從上方將溝渠14a製作於基板10的上部位中。在LED層11之間以格子組態製作溝渠14a，以按每一LED層11分割基板10。然而，溝渠14a並未製作成穿過基板10。可以RIE或雷射圖案化取代鑽石刀片來製作溝渠14a。
然後，如圖6A及6B所示，使用例如鑽石刀片從下方將溝渠14b製作於基板10的下部位中。可以濕處理、RIE、或雷射圖案化取代鑽石刀片來製作溝渠14b。將溝渠14b製作於包括溝渠14a正下方的區域之區域中，以使其寬於溝渠14a且與溝渠14a相通。結果，藉由溝渠14a及溝渠14b，按每一LED層11切開基板10；及製作多個中間結構本體16。然而，因為溝渠14b係寬於溝渠14a， 所以由溝渠14b所切割之中間結構本體16的下部位16b係比由溝渠14a所切割之中間結構本體16的上部位16a精細。換言之，從上方觀看，下部位16b的外邊緣係位在上部位16a的外邊緣內。
可顛倒圖5A及5B所示之溝渠14a的製作處理與圖6A及6B所示之溝渠14b的製作處理之順序。
另一方面，如圖7所示一般備製排列機器100。具有製作多個凹處101的上表面之托盤102與振動托盤102之振動單元103係設置在排列機器100中。當從上方觀看時，托盤102的組態為對應於晶圓的外部形式、電路板的外部形式、或液晶面板的外部形式之組態。再者，以例如矩陣組態排列凹處101。凹處101的每一個之組態為矩形平行六面體組態；及尺寸係呈中間結構本體16的下部位16b嚙合但上部位16a不嚙合。
然後，如圖8A所示，多個中間結構本體16係饋入托盤102上。然後，振動單元103使托盤102振動。藉此，中間結構本體16在托盤102上隨機翻轉。然後，如圖8B所示，下部位16b已與凹處101嚙合之中間結構本體16不再翻轉並且穩定在那位置中。
如此，如圖9A及9B所示，最後，所有中間結構本體16各別與凹處101嚙合；及將其位置固定。結果，以矩陣組態週期性排列多個中間結構本體16並且將其彼此分開。
然後，如圖10所示，使多孔夾盤105來到托盤102 上方的位置且從那位置降下。藉此，多孔夾盤105的下表面接觸中間結構本體16的上表面。然後，在中間結構本體16被吸力托住的狀態中舉起多孔夾盤105。藉此，將多個中間結構本體16一起舉起並且從托盤102移開。可使用黏著膜來取代多孔夾盤105。
然後，如圖11所示，多孔夾盤105被移動到黏著膜20上方的位置並且降下。藉此，中間結構本體16的下表面接觸並且接合到黏著膜20。隨後，多孔夾盤105鬆開中間結構本體16；及多孔夾盤105被舉起。藉此，將多個中間結構本體16從多孔夾盤105一起轉移到黏著膜20。此時，多個中間結構本體16之相對位置關係維持在托盤102上的排列之狀態。較佳的是，黏著膜20的組態為例如對應於具有大直徑之晶圓的外部形式、印刷電路板的外部形式、或液晶面板的外部形式之組態。藉此，可使用現存設備來實施隨後處理。另外，可使用諸如矽晶圓等支撐基板來取代黏著膜20。
然後，如圖12A所示，藉由以諸如旋轉塗佈、印刷等方法將樹脂材料塗佈於黏著膜20上來形成樹脂膜21，以埋入中間結構本體16。
然後，如圖12B所示，視需要執行樹脂膜21的上表面之平面化。
然後，如圖13A所示，藉由以濕處理、乾處理等來蝕刻膜21，以露出中間結構本體16的上部位16a之上部位。
然後，如圖13B所示，絕緣膜22係藉由例如CVD、濺鍍等來形成。然後，藉由移除對應於n電極12a正上方的區域之絕緣膜22的部位與對應於p電極12b正上方的區域之絕緣膜22的部位來製作開口22a及22b。然後，薄晶種層(未圖示)係藉由以例如濺鍍來沈積金屬於整個表面上所形成。
然後，如圖14A及14B所示，抗蝕圖案23係藉由將抗蝕膜形成在整個表面上且藉由圖案化所形成。抗蝕圖案23具有開口在隨後處理將執行電鍍之區域中。此時，抗蝕圖案23被形成分割包括四個n電極12a之中間結構本體16的每一個之區域作為一連續區23a，及分割包括一個p電極12b之中間結構本體16的每一個之區域作為一連續區23b。尤其是，區域23a被設定成大體上C形；及區域23b被設定成大體上T形。絕緣膜22未圖示於圖14A。
然後，如圖15A及15B所示，諸如例如銅(Cu)等金屬的晶種層被電鍍作為電鍍接觸線。此時，銅被電鍍及銅膜24係形成在未設置抗蝕圖案23之區域23a及23b中。
然後，如圖16A及16B所示，抗蝕圖案25係藉由將抗蝕膜形成在整個表面上且藉由圖案化所形成。抗蝕圖案25被形成在區域23a的一部位中分割I形區25a，及在區域23b的一部位中分割T形區25b。然後，例如，諸如銅等金屬被電鍍。藉此，銅被電鍍及銅膜26係形成在未設 置抗蝕圖案25之區域25a及25b中。
然後，如圖17A及17B所示，抗蝕圖案25及23係藉由濕處理、灰化等來移除。然後，晶種層(未圖示)係藉由執行濕處理來移除。藉此，n柱27a及p柱27b係由銅膜24及26的堆疊本體所形成。n柱27a係連接到n電極12a；及p柱27b係連接到p電極12b。再者，從上方觀看，n柱27a的一部位及p柱27b的一部位延伸在中間結構本體16外面。
然後，如圖18A及18B所示，藉由以例如印刷或塑模將諸如例如環氧樹脂等樹脂材料塗佈於整個表面上，將密封樹脂膜28形成覆蓋n柱27a及p柱27b。
然後，如圖19A所示一般移除黏著膜20。有關移除方法，可選擇適當方法來匹配黏著膜20的材料特性。例如，可藉由加熱或藉由使用溶劑來溶解黏著膜20的一部份以執行從樹脂膜21的剝除。再者，黏著膜20係可藉由濕處理或乾處理來移除。另外，在使用硬支撐基板取代黏著膜20之事例中可執行機械拋光。藉由移除黏著膜20而露出中間結構本體16的基板10之下表面。
然後，如圖19B所示一般移除樹脂膜21。有關樹脂膜21的移除方法也一樣，可選擇諸如使用溶劑、濕處理、乾處理等方法的適當方法。藉此，露出絕緣膜22、中間結構本體16的整個下部位16b、中間結構本體16的上部位16a之下部位。
然後，如圖20A所示，從中間結構本體16移除晶體 生長基板10。藉此，露出LED層11。例如，在基板10係由矽所形成之事例中，可藉由濕處理或乾處理來移除基板10。另一方面，在基板10係由藍寶石或SiC所形成之事例中，因為透明特性所以並不一定需要移除。然後，藉由例如使用化學液體來執行表面粗糙，在LED層11的露出表面中形成微小不平坦(未圖示)。
然後，如圖20B所示，藉由例如印刷，將螢光劑膜29形成覆蓋LED層11的露出表面。在螢光劑膜29中，螢光劑(未圖示)係分散在透明或半透明樹脂材料中。
然後，如圖21A及21B所示，n柱27a的上表面和p柱27b的上表面係藉由例如以機械單元拋光密封樹脂膜28的上表面而露出。
然後，如圖22A及22B所示，使用例如鑽石刀片來執行螢光劑膜29、絕緣膜22、及密封樹脂膜28的切割。藉此，製造多個半導體裝置1。
現在將說明根據實施例之半導體裝置1的組態。
如圖22A及22B所示，在半導體裝置1的每一個中，設置螢光劑膜29；及將LED層11設置作為螢光劑膜29上的半導體構件。n型GaN層11a、主動層(未圖示)、及p型GaN層11b係以此順序堆疊在LED層11中。如圖6A所示，從上方觀看，LED層11的組態為方形。在LED層11的角中，p型GaN層11b被移除；及在上表面中露出n型GaN層11a。連接到n型GaN層11a之四個n電極12a及連接到p型GaN層11b之一個十字 形p電極12b係設置在LED層11上。從上方觀看，n電極12a及p電極12b的配置具有4重旋轉對稱。鈍化膜13係設置在n電極12a與p電極12b之間。
絕緣膜22被設置成覆蓋螢光劑膜29、LED層11、n電極12a、p電極12b、及鈍化膜13。n柱27a及p柱27b係設置在絕緣膜22上。透過絕緣膜22的開口22a將n柱27a連接到n電極12a；透過絕緣膜22的開口22b將p柱27b連接到p電極12b。從上方觀看，n柱27a的一部份和p柱27b的一部位延伸在LED層11外面。然後，密封樹脂膜28係設置在絕緣膜22上，以充填在n柱27a及p柱27b四周。在密封樹脂膜28的上表面中露出n柱27a的上表面及p柱27b的上表面。藉此，n柱27a及p柱27b充作外部電極。
現在將說明實施例的效果。
在圖9A及9B所示的實施例中，中間結構本體16被饋入到排列機器100的托盤102上；及使中間結構本體16能夠在托盤102上翻轉，並且藉由振動單元103使托盤102振動而與凹處101嚙合。藉此，可高度精確地校準多個中間結構本體16，並且以相互分開的狀態排列成矩陣狀態。結果，在隨後處理中，可將精細的結構本體一起形成在多個中間結構本體16上。藉此，如圖17A及17B所示，形成延伸在LED層11外面之n柱27a及p柱27b；及可一起製造具有內部形式大於LED層11的外部形式之多個半導體裝置1。
藉由將大n柱27a及大p柱27b連接到LED層11，可從LED層11有效散逸所產生的熱。當多個半導體裝置1安裝於安裝基板上時亦可增加散熱，因為LED層11之間的間隔增加。另外，藉由將半導體裝置1形成大於LED層11，甚至在將LED層11縮減之事例中，在無須使半導體裝置1的操控變得困難之下，就能夠維持良好的操控。另外，因為可將螢光劑膜29設置在寬於LED層11的區域中，所以例如容易使用透鏡來調整光分配特性等等。如此，根據實施例，可不必花大錢就能製造具有高散熱、容易操控、及高伸展性之半導體裝置1。
然後，如圖6A及6B所示，在中間結構本體16中，上部位16a的組態和下部位16b的組態彼此不同；及下部位16b比上部位16a精細。另一方面，如圖8A及8B所示，製作於排列機器100的托盤102中之凹處101具有中間結構本體16的下部位16b與之嚙合但中間結構本體16的上部位16a未與之嚙合之的組態。藉此，當排列中間結構本體16時，下部位16b總是與凹處101嚙合；及中間結構本體16固定於LED層11面朝上之方位上。結果，可防止中間結構本體16翻動；及所有中間結構本體16可排列在LED層11面朝上的狀態。
再者，如圖6A及6B所示，從上方觀看，中間結構本體16的組態具有4重旋轉對稱(90度對稱)。因此，當中間結構本體16的下部位16b與凹處101嚙合時，中間結構本體16在平面中可具有四個方位。然而，在中間 結構本體16中，n電極12a及p電極12b的配置亦具有4重旋轉對稱。因此，無論中間結構本體16具有四方位中的哪一方位，n電極12a及p電極12b的位置關係都相等。因此，不需要考量平面中之中間結構本體16的方位。
如此，在實施例中，多個中間結構本體16可在托盤102上排列於適當的方位中。藉此，重新排列配置在不適當方位上之中間結構本體16的修復工作變得不需要；及在排列之後，可立刻執行到下一處理的變換。結果，甚至可進一步降低半導體裝置1的製造成本。
另外，黏著膜20的組態可以是任何組態，因為可在任何區域內部執行多個中間結構本體16的排列和處理。例如，若黏著膜20的外部形式被製作成匹配晶圓的外部形式、印刷電路板的外部形式、或液晶面板的外部形式，則可使用半導體裝置的現存製造線、印刷電路板的製造線、或液晶面板的製造線來實施隨後處理。因此，可不用花大錢且有效率地製造半導體裝置1。
現在將說明第一實施例的修改。
如上述，在第一實施例中，中間結構本體16的組態和n電極12a及p電極12b的配置二者都被製作成具有4重旋轉對稱。藉此，無論中間結構本體16具有四方位中的哪一方位，電極的配置是相等的；及可一起形成外部電極(即、n柱27a和p柱27b)。然而，中間結構本體16的組態和電極配置並不局限於4重旋轉對稱；及具有n重旋轉對稱就足夠，其中，n為不小於2的整數。再者，電 極的種類並不局限於兩種。在下述第一實施例的第一至第四修改中，說明對稱和電極的種類數目不同之例子。再者，雖然在第一實施例中圖解藉由在基板10中形成兩種溝渠14a及14b，將中間結構本體16的組態製作成正面和背面不對稱之例子，但是正面和背面不對稱的製作方法並不局限於此。在第一實施例的第五修改中說明藉由使用凸塊，使中間結構本體為正面和背面不對稱之例子。另外，在第一實施例的第六至第八修改中說明用於對付靜電的導電膜係形成在中間結構本體的外表面中之例子。
(第一實施例的第一修改)
首先，將說明第一修改。
根據修改之半導體裝置例如為低針腳計數IC(積體電路)晶片。
圖23為修改的中間結構本體之平面圖。
如圖23所示，從上方觀看，修改的中間結構本體36a之組態為方形，因此具有4重旋轉對稱(90度對稱)。再者，四組由三種電極32a、32b、及32c所製成的一組係設置在中間結構本體36a中。沿著中間結構本體36a的每一側，將屬於每一組的電極32a、32b、及32c之每一個的其中之一排列在成一行。藉此，電極32a至32c係配置成4重旋轉對稱。
在修改中也一樣，雖然當與托盤的凹處嚙合時中間結構本體36a可具有四個方位，但是電極之間的位置關係就 任何方位而言都是相等的。因此，可為多個中間結構本體36a一起形成外部電極等等。除此之外，修改的組態、製造方法、及效果係類似於上述第一實施例的那些。
(第一實施例的第二修改)
現在將說明第二修改。
根據第二修改之半導體裝置亦為例如低針腳計數IC晶片。
圖24為修改的中間結構本體之平面圖。
如圖24所示，從上方觀看，修改的中間結構本體36b之組態為矩形，因此具有2重旋轉對稱(180度對稱)。再者，兩組由五種電極32a至32e所製成的一組係設置在中間結構本體36b中。沿著中間結構本體36b的兩相互毗連側，將屬於每一組的電極32a至32e之每一個的其中之一排列在成L形組態。藉此，電極32a至32e係配置成2重旋轉對稱。因此，雖然當與托盤的凹處嚙合時中間結構本體36b可具有兩方位，但是不管固定的方位為何，電極之間的位置關係就任何方位而言都是相等的。除此之外，修改的組態、製造方法、及效果係類似於上述第一實施例的那些。
(第一實施例的第三修改)
現在將說明第三修改。
根據修改之半導體裝置亦為例如低針腳計數IC晶 片。
圖25為修改的中間結構本體之平面圖。
如圖25所示，從上方觀看，修改的中間結構本體36c之組態為矩形，因此具有2重旋轉對稱(180度對稱)。再者，兩組由六種電極32a至32f所製成的一組係設置在中間結構本體36c中。沿著中間線，將屬於每一組的電極32a至32f之每一個的其中之一各個成一列排列在延伸於縱向方向上之中間結構本體36c的中間線之兩側上。然而，每一組內部的電極之排列方向在兩組之間是顛倒的。藉此，電極32a至32f被配置成2重旋轉對稱。除此之外，修改的組態、製造方法、及效果係類似於上述第一實施例的那些。
(第一實施例的第四修改)
現在將說明第四修改。
根據修改之半導體裝置係為例如LED晶片。
圖26A為修改的中間結構本體之平面圖；圖26B為沿著圖26A所示之線A-A’的橫剖面圖；及圖26C為從下側所觀看之立體圖。
如圖26A至26C所示，從上方觀看，修改的中間結構本體36d之組態為等邊三角形。再者，中間結構本體36d的下部位小於中間結構本體36d的上部位。因此，中間結構本體36d的組態為正面和背面不對稱及具有3重旋轉對稱。再者，製作於排列機器的托盤之上表面中的凹處 (未圖示)的組態為具有尺寸為中間結構本體36d的下部位嚙合但中間結構本體36d的上部位未嚙合之等邊三角稜柱。如圖26B所示，雖然p型GaN層11b和p電極12b的寬度係窄於其他部位的寬度，但是有關與凹處的嚙合可忽略這些，因為與晶體生長基板10的厚度比較，p型GaN層11b和p電極12b的厚度非常薄。
另外，n電極12a係設置在三個等邊三角形角的每一個中之中間結構本體36d的上表面上。再者，一個六角形p電極12b係設置在未設置n電極12a之中間結構本體36d的上表面之區域中。因此，在中間結構本體36d中，n電極12a和p電極12b的配置具有3重旋轉對稱。
在修改中也一樣，當由於與托盤的凹處嚙合所以固定時，中間結構本體36d未翻動，因為中間結構本體36d的組態為正面和背面不對稱。再者，就中間結構本體36d可與凹處嚙合之三個方位的任何方位而言，電極的位置關係是相等的，因為中間結構本體36d的組態和電極的配置兩者都具有3重旋轉對稱。因此，在多個中間結構本體36d被週期性排列且彼此分開之狀態中一起形成外部電極等等。除此之外，修改的組態、製造方法、及效果係類似於上述第一實施例的那些。
(第一實施例的第五修改)
現在將說明第五修改。
圖27A為修改的中間結構本體之橫剖面圖；圖27B 為中間結構本體和凹處之立體圖；及圖27C為中間結構本體與凹處嚙合之立體圖。
根據修改之半導體裝置為Zener(齊納)二極體晶片。
在如圖27A至27C所示之修改的中間結構本體36e中，電極32係形成在半導體基板30上；及凸塊33被接合到電極32的上表面上。Zener二極體係形成在半導體基板30中做為半導體構件；及電極係連接到Zener二極體的上表面和下表面。從上方觀看，中間結構本體36e的組態為方形。再者，電極可被配置成點對稱，因為在半導體基板30之正面和背面表面的每一個上設置一個就足夠。另一方面，多個凹處111係製作於排列機器的托盤112之上表面中。凹處111的組態為直角平行六面體。
當中間結構本體36e的方位為將凸塊33定位在上側上時，中間結構本體36e與凹處111可嚙合。另一方面，當方位為將凸塊33定位在下側上時，凸塊33變成阻礙；及中間結構本體36e無法與凹處111嚙合。因此，藉由在凸塊33面朝上的方位上與凹處111嚙合而使中間結構本體36e總是被固定著，但當翻動時未固定。再者，雖然因為中間結構本體36e的組態具有4重旋轉對稱所以中間結構本體36e可具有四個方位，但是不管方位為何電極的位置關係都是相等的，因為電極的配置為點對稱。除此之外，修改的組態、製造方法、及效果係類似於上述第一實施例的那些。
(第一實施例的第六修改)
現在將說明第六修改。
圖28A至28D為根據修改之半導體裝置的製造方法之橫剖面圖。
首先，實施圖1至圖4所示之處理。
然後，如圖28A所示，切割膠帶37係黏附於鈍化膜13側。
然後，如圖28B所示，溝渠14b係藉由從背側(即、晶體生長基板10側)執行寬切割所製作。
然後，如圖28C所示，藉由在溝渠14b的內部執行窄切割而在溝渠14b的底表面中製作溝渠14a。溝渠14a係比溝渠14b精細且穿過基板10。藉此，藉由溝渠14b及溝渠14a按每一LED層11切開基板10；及製作多個中間結構本體16。
然後，如圖28D所示，導電膜38係從基板10側形成在中間結構本體16的下表面上以及在中間結構本體16的側表面上。較佳的是，導電膜38為具有良好覆蓋性之連續膜。再者，較佳的是，基板10本身為導電的，且基板10與導電膜38之間的接觸電阻低。導電膜38係可藉由例如圖佈導電聚合物來形成，或者可藉由濺鍍金屬來形成。隨後，移除切割膠帶37。
隨後處理類似於圖7至圖22所示之處理。當在圖20A所示之處理中移除晶體生長基板10時，大部份的導 電膜38與晶體生長基板10一起被移除。
現在將說明修改的效果。
在修改中，在圖28D所示的處理中，導電膜38係形成在中間結構本體16的下表面上以及在中間結構本體16的側表面上。因此，當在圖7所示之處理中多個中間結構本體16被饋入到排列機器100內時，可防止中間結構本體16由於靜電而散射。
再者，當在圖28D所示之處理中形成導電膜38時，在使用切割膠帶37將所有中間結構本體16排列在晶圓形狀的區域中之狀態中露出中間結構本體16的每一個之側表面。因此，容易形成導電膜38；及可將導電膜38形成在中間結構本體16的每一個之側表面上的寬廣區域中。
除此之外，修改的組態、製造方法、及效果係類似於上述第一實施例的那些。
雖然在修改中圖解在藉由窄切割製作溝渠14a之後形成導電膜38的例子，但是可在藉由寬切割製作溝渠14b之後及在製作溝渠14a之前形成導電膜38。
(第一實施例的第七修改)
現在將說明第七修改。
圖29A及29B為根據修改之半導體裝置的製造方法之橫剖面圖。
首先，在實施圖1至圖4所示的處理之後，實施圖28A所示之處理。
然後，如圖29A所示，將雷射光150照射到溝渠14b的內部，使得焦點適配溝渠14b的底表面。藉此，藉由在對應於溝渠14b正下方的區域之晶體生長基板10的一部位中，以雷射光150的能量改變形成基板10之矽的晶體而形成晶體變化部位39。
然後，如圖29B所示，使切割膠帶37能夠延展(延展)。藉此，在晶體變化部位39中劈開基板10；及將基板10切割成多個中間結構本體16。隨後，類似於上述的第六修改，導電膜38(參考圖28C)係形成在中間結構本體16的下表面上以及在中間結構本體16的側表面上。
隨後處理類似於圖7至圖22所示之處理。
根據修改，與藉由刀片切割比較，可增加每一生產單元的晶片數目，因為雷射光150的寬度可更精細。此效果對諸如LED晶片等非常小的晶片尤其大。
除此之外，修改的組態、製造方法、及效果係類似於上述第一實施例之第六修改的那些。
(第一實施例的第八修改)
現在將說明第八修改。
圖30A及30B為根據修改之半導體裝置的製造方法之橫剖面圖。
首先，在實施圖1至圖4所示的處理之後，實施圖28A及28B所示之處理；及實施圖29A所示之處理。
然後，如圖30A所示，從基板10側形成導電膜38。 此時，導電膜38係形成在基板10的下表面上及在溝渠14b的內表面上。
然後，如圖30B所示，使切割膠帶37延展。藉此，在晶體變化部位39中劈開基板10；及多個中間結構本體16被切割。
隨後處理類似於圖7至圖22所示之處理。
根據修改，與上述第七修改比較，更容易形成導電膜38，因為在切割基板10之前形成導電膜38。另一方面，根據第七修改，因為在切割基板10之後形成導電膜38，所以導電膜38係可形成在中間結構本體16的側表面之較寬廣的區域中。
除此之外，修改的組態、製造方法、及效果係類似於上述第一實施例之第七修改的那些。
(第二實施例)
現在將說明第二實施例。
類似於上述的第一實施例，實施例為藉由使中間結構本體的正面和背面不對稱來防止正面和背面反轉之例子。然而，與第一實施例相反，使中間結構本體的上部位小於中間結構本體的下部位，使得上部位與托盤的凹處嚙合。再者，在實施例中，不像第一實施例，藉由使電極的配置為旋轉不對稱且使中間結構本體的組態為旋轉不對稱，藉由在指定的方位上與凹處嚙合而將中間結構本體相對於托盤固定。
首先，將說明根據實施例之半導體裝置的製造方法。
圖31A至圖44B為根據實施例之半導體裝置的製造方法圖。
首先，如圖31A及31B所示，多個半導體電路41係形成在半導體基板40上。半導體基板40例如為矽晶圓；及半導體電路41包括形成在諸如電晶體等半導體元件上之互連層。當從上方觀看時，半導體電路41係排列成矩陣組態；及半導體電路41的每一個之組態為矩形。在說明書中，亦將方形包括在“矩形”中。
然後，電極42係形成在半導體電路41的每一個上。例如，沿著半導體電路41的外邊緣，將十個電極42形成及排列成環狀組態。形成在一個半導體電路41上之十個電極的角色彼此不同。因此，電極42的配置為旋轉不對稱。
然後，如圖32A及32B所示，使用例如圖釘式凸塊接合機(未圖示)，將由例如金(Au)所製成的凸塊43形成在形成於半導體電路41的每一個上之電極42的其中之一上。此時，凸塊43係設置在於半導體電路41的每一個上之相同位置所形成的電極42上。再者，因為電極42係配置在遠離半導體電路41的中心軸C之位置中，所以凸塊43係配置在遠離半導體電路41的中心軸C之位置中。
然後，如圖33A及33B所示，使用比較寬的刀片，在半導體基板40的上表面中製作溝渠44a；而後，使用 比較精細的刀片，在溝渠44a的底表面中製作溝渠44b。溝渠44b比溝渠44a深且精細。藉由溝渠44a及44b，按每一半導體電路41分割半導體基板40的上部位。
然後，如圖34A及34B所示，半導體基板40的背表面被拋光，直到到達溝渠44b為止。藉此，按每一半導體電路41切割半導體基板40，以變成多個中間結構本體46。可顛倒圖33A及33B所示之溝渠44a及44b的製作處理與圖34A及34B所示之背表面的拋光處理之順序。在中間結構本體46的每一個中，做為半導體構件之積體電路包括半導體基板40和半導體電路41。
中間結構本體46的上部位46a(即、形成電極42之側邊上的部位)被比較寬的溝渠44a再細分，及因此比較精細。另一方面，中間結構本體46的下部位46b(即、半導體基板40側邊上的部位)被比較精細的溝渠44b再細分，及因此比較寬。因此，中間結構本體46的組態為正面和反面不對稱。再者，中間結構本體46的組態為旋轉不對稱，因為凸塊43係設置在遠離中間結構本體46的中心軸C之位置中。
然後，如圖35A所示，多個中間結構本體46被饋入到排列機器的托盤122上。在托盤122的上表面中，將多個凹處121形成矩陣組態。凹處121的每一個之組態為兩步階組態；及將小於上部位121a之具有直角平行六面體組態的下部位122b製作於具有直角平行六面體組態之上部位121a的底表面中之一位置。凹處121的上部位121a 具有除了凸塊43以外的中間結構本體46之上部位46a的一部份與之嚙合的組態；及下部位121b具有包含凸塊43之組態。另一方面，中間結構本體46的下部位46b未與凹處121嚙合，因為中間結構本體46的下部位46b係大於中間結構本體46之上部位46a。藉以，如圖35B所示，中間結構本體46之上部位46a與凹處121嚙合。此時，中間結構本體46的方位被限制成一個方位，因為凸塊43需要適配於下部位121b中。
然後，如圖36所示，設置在支撐基板50的下表面上之黏著膜51係從上方黏附於中間結構本體46上面且隨後被舉起。藉此，從凹處121移除中間結構本體46。
然後，如圖37A及37B所示，使其上及下顛倒。藉此，在維持多個中間結構本體46之間的位置關係同時，將多個中間結構本體46轉移到支撐基板50上，且具有黏著膜51插入其間。
然後，如圖38A所示，藉由例如塗佈將樹脂膜52形成在黏著膜51的整個表面上。樹脂膜52覆蓋中間結構本體46。
然後，如圖38B所示，藉由使樹脂膜52能夠以蝕刻而後退，以露出中間結構本體46的上部位46a之上部位。
然後，如圖39A及39B所示，絕緣膜53係藉由例如塗佈所形成。然後，開口53a係藉由移除對應於電極42正上方的區域之絕緣膜53的部位來製作。在絕緣膜53的 開口53a內部露出電極42。再者，凸塊43透過開口53a從絕緣膜53的上表面突出。
然後，如圖40A及40B所示，薄的晶種層54係藉由例如以濺鍍沈積金屬到整個表面上所形成。然後，抗蝕膜係形成整個表面上；及抗蝕圖案(未圖示)係藉由圖案化所形成。抗蝕圖案具有開口在隨後處理將執行電鍍之區域中。然後，諸如例如銅(Cu)等金屬的晶種層54被電鍍作為電鍍接觸線。此時，將銅電鍍於未設置抗蝕圖案之區域中。然後，藉由濕處理、灰化等移除抗蝕圖案。然後，在無銅電鍍部位所露出之晶種層54的一部位係藉由執行濕處理來移除。
藉此，由例如銅所製成的再互連層55係形成在絕緣膜53上。具有臂狀組態的互連部位55a和具有碟組態的襯墊部位55b係設置在再互連層55的每一個中。互連部位55a的每一個之一端係透過開口53a的每一個連接到電極42的每一個。接合凸塊43之電極42係透過凸塊43連接到互連部位55a。或者，互連部位55a和電極42係直接連接成凸塊43被包裹在互連部位55a的內部之形式。再者，如從上方觀看，互連部位55a的另一端之至少一部位和整個襯墊部位55b延伸在中間結構本體46外面。
然後，如圖41A及41B所示，防焊劑56係藉由沈積絕緣材料所形成。然後，開口56a係藉由以曝光及顯影防焊劑56來移除襯墊部位55b正上方之防焊劑56的區域所製成。
然後，如圖42A及42B所示，視需要藉由拋光將支撐基板50的背表面變薄。可剝除支撐基板50。
然後，如圖43A及43B所示，BGA(球柵陣列)焊球57係形成在再互連層55的襯墊部位55b上。BGA焊球57透過開口56a從防焊劑56的上表面突出。
然後，如圖44A及44B所示，藉由切割支撐基板50、黏著膜51、樹脂膜52、絕緣膜53、及防焊劑56，按每一半導體基板40執行切割。藉此，製造多個半導體裝置2。
現在將說明根據實施例之半導體裝置2的組態。
如圖44A及44B所示，如從上方觀看，中間結構本體46的組態為矩形；及上部位46a係小於下部位46b。在中間結構本體46中，半導體電路41係設置在半導體基板40上；複數個(如、十個)電極42係設置在半導體電路41上；及由例如金所製成的凸塊43係設置在電極42的其中之一上。
樹脂膜52係設置在中間結構本體46四周；及絕緣膜53係設置在樹脂膜52上及在中間結構本體46上。設置在絕緣膜53上之再互連層55的數目大體上對應於電極42。再互連層55的每一個係由例如銅所製成；及互連部位55a和襯墊部位55b被形成做一本體。當從上方觀看時，互連部位55a的一部位和整個襯墊部位55b延伸在半導體基板40和半導體電路41外面。互連部位55a係透過絕緣膜53的開口53a連接到電極42；及襯墊部位55b係 連接到設置在襯墊部位55b上的BGA焊球57。絕緣的防焊劑56係設置在絕緣膜53上，以覆蓋整個再互連層55和BGA焊球57的下部位。
現在將說明實施例的效果。
在實施例中，類似於上述的第一實施例，半導體裝置2具有高散熱性以及容易操控，因為再互連層55延伸在半導體基板40正上方的區域外面，及BGA焊球57可配置在半導體基板40正上方的區域外面。再者，在半導體裝置2為多用途裝置之事例中，可將封裝尺寸標準化。另外，甚至在電極42的數目和對應於電極42之BGA焊球57的數目高之情況中，可確保基板安裝所需的尺寸和間距，因為BGA焊球57可配置在大於半導體裝置2的尺寸之區域中。
另外，如圖35A及35B所示，藉由使中間結構本體46的組態正面和背面不對稱且旋轉不對稱，並且使托盤122的凹處121之組態為中間結構本體46的上部位46a嚙合及中間結構本體46的下部位46b不嚙合之組態，如此能夠容易地將多個中間結構本體46排列成矩陣組態且彼此分開。結果，可一起製造多個半導體裝置2；及可降低製造成本。除此之外，實施例的效果類似於上述第一實施例的那些。
(第三實施例)
現在將說明第三實施例。
實施例為中間結構本體的組態為旋轉不對稱且鏡像不對稱之例子。另外，托盤的凹處之組態亦為適配中間結構本體的組態。藉此，當中間結構本體與托盤的凹處嚙合時，中間結構本體的方位被限制成一個方位。換言之，中間結構本體不被反轉且定位在指定方向上。
圖45為根據實施例之半導體裝置的製造方法之平面圖。
圖45為切割多個中間結構本體61之處理圖。如圖45所示，如從上方觀看，中間結構本體61的組態為非等腰梯形之梯形。因此，中間結構本體61的組態為旋轉不對稱且鏡像不對稱。難以僅藉由刀片切割來分割中間結構本體61，但是使用例如雷射圖案化或RIE就足夠了。除此之外，實施例的組態、製造方法、及效果係類似於上述第一實施例的那些。
(第三實施例的修改)
現在將說明第三實施例的修改。
圖46為根據修改之半導體裝置的製造方法之平面圖。
在圖46所示之修改中，將中間結構本體62的組態製作成由具有所謂的斜切面之直角平行六面體所形成的五角稜柱組態。此亦使中間結構本體62的組態旋轉不對稱且鏡像不對稱。除此之外，修改的組態、製造方法、及效果係類似於上述第三實施例的那些。
(第四實施例)
現在將說明第四實施例。
實施例為選自上述第一至第三實施例或第一至第三實施例之修改所說明的中間結構本體之兩中間結構本體被一起設置在一封裝中的例子。在此事例中，在排列機器的托盤中製作兩種凹處；只有第一中間結構本體與第一凹處嚙合；第二中間結構本體被製作成未與第一凹處嚙合；只有第二中間結構本體與第二凹處嚙合；及第一中間結構本體被製作成未與第二凹處嚙合。
首先，將說明根據實施例之半導體裝置的製造方法。
圖47至圖58為根據實施例之半導體裝置的製造方法圖。
如圖47所示，實施例為上述第一實施例的第四修改所示之中間結構本體36d(參考圖26A至26C)和第一實施例的第五修改所示之中間結構本體36e(參考圖27A至27C)係一起設置在一封裝中的例子。中間結構本體36d包括LED層作為半導體構件；及中間結構本體36e包括Zener二極體作為半導體構件。因此，實施例中所製造之半導體裝置4(參考圖58)為包括Zener二極體的LED封裝。再者，如上述，中間結構本體36d的組態和電極的配置具有3重旋轉對稱；及中間結構本體36e的組態和電極的配置具有4重旋轉對稱。
首先，備製設置托盤132之排列機器。對應於欲待製 造之半導體裝置4的多個區域係在托盤132中排列成矩陣組態；及兩種凹處131d及131e的每一個係形成在各個區域中。各個區域內部的凹處131d及131e之位置在區域之間是相同的。凹處131d的組態為三角稜柱組態，及為中間結構本體36d的下部位與之嚙合但是中間結構本體36d的上部位和中間結構本體36e未與之嚙合的組態。凹處131e的組態為直角平行六面體組態，及為中間結構本體36e的下部位(即、未設置凸塊33之側邊上的部位)與之嚙合但是中間結構本體36e的上部位(即、設置凸塊33之側邊上的部位)和中間結構本體36d未與之嚙合的組態。
然後，多個中間結構本體36d和多個中間結構本體36e被饋入到托盤132上。然後，藉由振動單元(未圖示)使托盤132振動，而使中間結構本體36d及36e能夠在托盤上132翻轉。
藉此，如圖48所示，中間結構本體36d的下部位與托盤132的凹處131d嚙合；及中間結構本體36e的下部位與凹處131e嚙合。結果，中間結構本體36d及36e被固定在恆定的位置關係中以形成一對；及此對係排列成矩陣組態。此時，因為凹處131d和中間結構本體36d的組態具有3重旋轉對稱，所以中間結構本體36d可具有三個方位；但是電極的位置關係對方位的任一個而言都相同。同樣地，因為中間結構本體36e的組態具有4重旋轉對稱，所以中間結構本體36e可具有四個方位；但是電極的 位置關係對方位的任一個而言都相同。
然後，如圖49A及49B所示，使用例如多孔夾盤(未圖示)等等拾起排列在托盤132上之中間結構本體36d及36e，及轉移到支撐基板50上。將黏著膜51黏附於支撐基板50。在圖49A中，由雙點折線所圖解的框表示變成半導體裝置4之區域。此亦適用於隨後圖式。
然後，如圖50A及50B所示，樹脂膜52係形成在黏著膜51的整個表面上，以埋入中間結構本體36d及36e。然後，中間結構本體36d的上部位和中間結構本體36e的上部位係藉由蝕刻樹脂膜52而露出。然後，藉由形成和圖案化絕緣膜53，而在n電極12a、p電極12b、及電極32正上方的區域中製作開口53a。
然後，由例如銅所製成的晶種層64係形成在整個表面上；抗蝕圖案(未圖示)係形成在晶種層64上；及銅被電鍍。藉此，形成再互連層65a及65b。再互連層65a係透過晶種層64連接到中間結構本體36d的n電極12a。再互連層65b係透過晶種層64連接到中間結構本體36d的p電極12b，及透過晶種層64和凸塊33連接到中間結構本體36e的電極32。
然後，再次形成抗蝕圖案(未圖示)；及執行銅電鍍。然後，藉由灰化等等移除抗蝕圖案；及晶種層64的露出部位係藉由蝕刻等等來移除。藉此，形成n柱67a和p柱67b。n柱67a係連接到再互連層65a。p柱67b係連接到再互連層65b。
然後，如圖51所示，密封樹脂膜68係形成在整個表面上，以埋入n柱67a和p柱67b。
然後，如圖52A及52B所示，將正面和背面顛倒；及支撐基板50(參考圖51)和黏著膜51(參考圖51)被移除。然後，樹脂膜52(參考圖51)被移除。藉此，從絕緣膜53露出晶體生長基板10和半導體基板30。
然後，如圖53A及53B所示，形成保護膜69以覆蓋半導體基板30的露出部位。然後，藉由移除晶體生長基板10(參考圖52B)而露出LED層11。
然後，如圖54A及54B所示，藉由執行起霜在LED層11的露出表面中形成精細的不平坦。
然後，如圖55A及55B所示，將透明絕緣膜71形成在整個表面上。然後，形成光致抗蝕劑(未圖示)；及在曝光及顯影光致抗蝕劑之後，藉由RIE圖案化透明絕緣膜71；及使用透明絕緣膜71作為硬遮罩來執行諸如RIE等各向異性蝕刻。藉此，在對應於再互連層65a正上方的區域之透明絕緣膜71和絕緣膜53的部位之部位中製作通孔72a；及在對應於半導體基板30正上方的區域之透明絕緣膜71和保護膜69的部位之部位中製作通孔72b。
然後，如圖56A及56B所示，ESD(靜電放電)防護互連73係形成在區域中，以鏈結通孔72a及72b的內部與通孔72a及72b正上方的透明絕緣膜71上之區域。
然後，如圖57A所示，螢光劑膜74係形成在透明絕緣膜71的整個表面上，以覆蓋ESD防護互連73。
然後，如圖57B所示，n柱67a的下表面和p柱67b的下表面係藉由從下表面(背表面)側拋光密封樹脂膜68而露出。
然後，如圖58所示，執行藉由切割的分割。藉此，製造多個半導體裝置4。
現在將說明根據實施例之半導體裝置4的組態。
圖59為實施例之LED層和半導體基板的組態之比較圖。
如圖58所示，半導體裝置4的組態為直角平行六面體組態。密封樹脂膜68、絕緣膜53、透明絕緣膜71、及螢光劑膜74係在半導體裝置4中以此順序從底部向上堆疊。n柱67a、p柱67b、再互連層65a、及再互連層65b係設置在密封樹脂膜68內部。
n柱67a和再互連層65a係彼此連接及穿過密封樹脂膜68。p柱67b和再互連層65b係彼此連接及穿過密封樹脂膜68。在半導體裝置4的下表面中露出n柱67a的下部位和p柱67b的下部位。晶種層64係設置在再互連層65a及65b的上表面上。
LED層11係設置在絕緣膜53內部。p型GaN層11b、主動層(未圖示)、及n型GaN層11a係在LED層11中以此順序從底部向上堆疊；及執行LED層11的上表面之起霜。n型GaN層11a係透過n電極12a連接到再互連層65a；及p型GaN層11b係透過p電極12b連接到再互連層65b。當從下方觀看時，LED層11的組態為等邊 三角形；及n電極12a係配置在等邊三角形的角。再者，凸塊33係設置在絕緣膜53內部及連接到再互連層65b。
包括在Zener二極體中之半導體基板30係設置在螢光劑膜74內部。半導體基板30的下表面係透過電極32和凸塊33連接到再互連層65b。當從下方觀看時，半導體基板30的組態是方形；及電極32的配置為點對稱。再者，半導體基板30之側表面和上表面的端部位係覆蓋有保護膜69。透明絕緣膜71覆蓋絕緣膜53、LED層11、及保護膜69的上表面。再者，ESD防護互連73係設置在透明絕緣膜71與螢光劑膜74之間。ESD防護互連73的一端係經由製作於絕緣膜53中之通孔72a連接到再互連層65a；及ESD防護互連73的另一端係經由製作於保護膜69中之通孔72b連接到半導體基板30的上表面。
藉由此種組態，(n柱67a-再互連層65a-n電極12a-LED層11-p電極12b-再互連層65b-p柱67b)的第一電流路徑及(n柱67a-再互連層65a-ESD防護互連73-半導體基板30-電極32-凸塊33-再互連層65b-p柱67b)的第二電流路徑係平行形成在為外部電極的n柱67a與p柱67b之間。結果，實現包括Zener二極體之LED層11，其中LED層11和半導體基板30係平行連接在n柱67a與p柱67b之間。
再者，如圖59所示，當從上方觀看使用作為第一半導體構件之LED層11的外邊緣與從上方觀看使用作為第二半導體構件之半導體基板30的外邊緣實際上覆蓋時， LED層11的外邊緣和半導體基板30的外邊緣總是交叉的。另外，如從下方觀看，n柱67a的一部份延伸在LED層11外面；及p柱67b的一部份延伸在LED層11和半導體基板30外面。
現在將說明實施例的效果。
在圖47所示之實施例中，將電極配置與包括LED層11之中間結構本體36d的組態製作成具有3重旋轉對稱；及將電極配置和包括Zener二極體之中間結構本體36e的組態製作成具有4重旋轉對稱。再者，將托盤132的凹處131d製作成具有只有中間結構本體36d的下部位與之可嚙合的組態；及將凹處131e製作成具有只有中間結構本體36e的下部位與之可嚙合的組態。藉此，可在中間結構本體64d及64e被維持有相互分開的恆定位置關係及實現相同的電極配置之狀態中週期性排列中間結構本體36d及36e。結果，在多個半導體裝置4中，可一起形成再互連層65a及65b、n柱67a、p柱67b、ESD防護互連73等等；及可降低製造成本。除此之外，實施例的製造方法、組態、及效果係類似於上述第一或第二實施例的那些。
(第五實施例)
現在將說明第五實施例。
實施例為類似於上述第四實施例之兩中間結構本體係一起設置在一封裝中但不同的是從上方觀看之中間結構本 體的組態兩者都是矩形之例子。在此事例中，藉由設置矩形之每一邊的長度具有規定的關係，能夠與托盤的凹處選擇性嚙合。
圖60A為根據實施例之半導體裝置的製造方法之平面圖；圖60B為半導體裝置之平面圖；及圖60C為半導體構件的組態之間的關係圖。
在如圖60A所示之實施例中，兩種中間結構本體81a及81b被饋入到排列機器的托盤142上。半導體構件82a係設置在中間結構本體81a的整個上表面中；及半導體構件82b係設置在中間結構本體81b的整個上表面中。中間結構本體81a及81b的組態為正面和背面不對稱。
當從上方觀看時，中間結構本體81a及81b的組態二者都是矩形；但是組態的尺寸彼此不同。當從上方觀看時，中間結構本體81a的長邊La係長於中間結構本體81b的長邊Lb，及中間結構本體81b的短邊Wb係長於中間結構本體81a的短邊Wa，其中，中間結構本體81a之長邊的長度為La，短邊的長度為Wa，中間結構本體81b之長邊的長度為Lb，短邊的長度為Wb。換言之，長度La、Wa、Lb、及Wb滿足下述公式(1)及(2)的關係。如上述，雖然方形包括在“矩形”中，但是在中間結構本體的組態為方形之事例中，方形之短邊的長度和長邊的長度彼此相等。
La>Lb (1)
Wa<Wb (2)
另一方面，在托盤142的上表面中，製作中間結構本體81a的下部位與之嚙合及中間結構本體81b未與之嚙合的凹處141a，及中間結構本體81b的下部位與之嚙合及中間結構本體81a未與之嚙合的凹處141b。
藉由使用此種托盤142，能夠規律地排列中間結構本體81a及81b。然後，多個半導體裝置5係藉由以類似於上述第四實施例的方法之方法來一起形成外部電極83a及83b所製造。
現在將說明根據實施例之半導體裝置5的組態。
如圖60B所示，在完成之後的半導體裝置5中，半導體構件82a及82b被設置成彼此分開。半導體構件82a包括例如積體電路；及半導體構件82b包括例如被動元件。再者，在半導體裝置5中，多個設置連接到半導體構件82a之外部電極83a；及多個設置連接到半導體構件82b之外部電極83b。當從上方觀看時，外部電極83a之每一個的一部份延伸在半導體構件82a外面；及外部電極83b之每一個的一部份延伸在半導體構件82b外面。外部電極83a及83b係暴露在半導體裝置5的外表面中。另外，可將電極形成在半導體構件82a與半導體構件82b之間提供直接電連接。再者，在此事例中，可將電連接單元的一部份設置成暴露在半導體裝置5的外表面中。
如圖60C所示一般，當實際上覆蓋這些外邊緣時，從上方所觀看之半導體構件82a的外邊緣及從上方所觀看之半導體構件82b的外邊緣總是交叉。
除此之外，實施例的製造方法、組態、及效果係類似於上述第四實施例的那些。
(第五實施例的修改)
現在將說明第五實施例的修改。
雖然在上述第五實施例中圖解說明一半導體裝置係藉由一起設置兩中間結構本體所製造之例子，但是一起設置之中間結構本體的數目並不局限於兩個，而可以是三個或更多。在此種事例中也一樣，若中間結構本體的組態被選擇成當將外邊緣彼此相覆蓋時從上方所觀看之中間結構本體的外邊緣總是交叉，則托盤之凹處的每一個可具有使其能夠選擇性與凹處嚙合之指定的中間結構本體；及可在為多種中間結構本體實現規定的位置關係之狀態中執行排列。
圖61A至61D為修改的中間結構本體之組態比較圖。
在圖61A至61D所示之實施例中，中間結構本體的種類數目為m(m為不小於2的整數)；及從上方觀看所有中間結構本體的組態為矩形。再者，滿足下述公式(3)及(4)，其中，第i(i為不小於1及不大於(m-1)的整數)中間結構本體86 i 之長邊的長度為L i ，及中間結構本體86 i 之短邊的長度為W i 。
L i >L i +1 (3)
W i <W i+1 (4)
在修改中也一樣，可獲得類似於上述第五實施例的那些之效果。除此之外，修改的製造方法、組態、及效果係類似於上述第五實施例的那些。
(第六實施例)
現在將說明第六實施例。
實施例為將反射膜形成在LED層的側邊之例子。
首先，將說明根據實施例之半導體裝置的製造方法。
圖62A至圖89B為根據實施例之半導體裝置的製造方法圖。
首先，如圖62A及62B所示，藉由例如MO-CVD將n型GaN層11a、主動層11c、及p型GaN層11b以此順序磊晶生長在晶體生長基板10上。藉此，形成LED層11。
然後，如圖63A及63B所示，藉由例如RIE來執行LED層11的高台地圖案化。藉此，將LED層11分割成以矩陣組態所排列之多個部位。從上方觀看，部位的每一個之組態為矩形。然後，執行LED層11的p台地圖案化。藉此，在分割的LED層11之每一個的四個位置之角中，藉由移除p型GaN層11b及主動層而在上表面中露出n型GaN層11a；及在剩下的十字形部位之上表面中露出p型GaN層11b。然後，藉由以例如PVD等來形成導電膜及以例如濕處理、舉離等來圖案化，將n電極12a形成在n型GaN層11a上；及將p電極12b形成在p型 GaN層11b上。
然後，如圖64A及64B所示，藉由例如CVD將鈍化膜13形成在整個表面上。然後，藉由例如RIE來圖案化鈍化膜13，以在n電極12a上及p電極12b上具有開口。
然後，如圖65A及65B所示，藉由例如以PVD來沈積諸如鋁(Al)、銀(Ag)、鉑(Pt)等具有高光學反射比之金屬材料，以將反射金屬層161形成在整個表面上。反射金屬層161係形成在LED層11的上表面上，及透過鈍化膜13的開口連接到n電極12a及p電極12b。再者，反射金屬層161係形成在LED層11的側表面上。然後，反射金屬層161被圖案化，以分割成連接到n電極12a的部位及p電極12b的部位。
然後，如圖66A及66B所示，包括形成在基板10上的LED層11等之結構本體系黏附於切割膠帶37。此時，結構本體的上表面(即、反射金屬層161)係接合到切割膠帶37。然後，將切割膠帶37和結構本體顛倒；及藉由使用例如鑽石刀片(未圖示)在基板10的下表面中(即、未形成LED層11之側邊上的表面)以格子組態製作溝渠14b。
然後，如圖67A及67B所示，雷射光(如、YAG雷射光)係照射在溝渠14b裡面。此時，雷射光的焦點被設定成定位在基板10的內部中。藉此，修改基板10的一部份以形成修改部位162。修改部位162的基板10之晶體 劣化且變得脆弱易碎。然後，抗靜電膜163係形成在整個表面上。作為抗靜電膜163，與基板10具有良好黏附性及不易氧化的表面之導電膜是適用的；及例如可使用鈦(Ti)/氮化鈦(TiN)堆疊膜、諸如金(Au)膜或鉑(Pt)膜等金屬膜、或者導電樹脂膜。金屬膜係可藉由例如PVD或電鍍來形成；及導電樹脂膜係可藉由例如噴塗等來形成。修改部位162係可在形成抗靜電膜163之後藉由照射雷射光來形成。
然後，如圖68A及68B所示，使切割膠帶37能夠延展(延伸)。藉此，比周遭更脆弱易碎之修改部位162裂開；及按每一LED層11切割基板10。結果，按每一LED層11製作中間結構本體164。
在如圖69A至69C所示之中間結構本體164中，LED層11係設置在基板10上。n型GaN層11a、主動層11c、及p型GaN層11b係此順序堆疊在LED層11中。上表面係由LED層11的角中之n型GaN層11a所形成及由其他部位中的p型GaN層11b所形成。
n電極12a係設置在n型GaN層11a的上表面上；及p電極12b係設置在p型GaN層11b的上表面上。鈍化膜13被設置成覆蓋LED層11的側表面和上表面；及反射金屬層161係設置在鈍化膜13的外側上。位在p型GaN層11b正上方的區域中之反射金屬層161的部位係透過鈍化膜13的開口連接到p電極12b；及位在n型GaN層11a正上方的區域中之反射金屬層161的部位係透過鈍化膜 13的開口連接到n電極12a。
另一方面，矩形平行六面體突出係形成在基板10的下表面中。再者，抗靜電膜163係設置在基板10的下表面上。在下文中，基板10的突出及設置在突出的下表面上及突出的側表面上之抗靜電膜163被稱做中間結構本體164的下部位164a；及其他部位被稱做中間結構本體164的上部位164b。下部位164a比上部位164b精細。
另一方面，如圖70所示，備製排列機器100的托盤166(參考圖7)。托盤166的上表面中製作凹處167。從上方觀看，凹處167係排列成矩陣組態。凹處167具有兩步階組態；及下部位167b係形成在上部位167a的下表面中央部位中。上部位167a及下部位167b的組態為矩形平行六面體。凹處167的下部位167b具有中間結構本體164的下部位164a與之嚙合但上部位164b未與之嚙合的組態。再者，凹處167的上部位167a之尺寸係為中間結構本體164的上部位164b嚙合。然後，中間結構本體164被饋入到托盤166上；及使托盤166振動。藉此，中間結構本體164在托盤166上隨機翻轉。
藉此，如圖71A及71B所示，中間結構本體164被固定在凹處167裡面，及由於中間結構本體164的下部位164a與凹處167的下部位167b嚙合及中間結構本體164的上部位164b之下部位與凹處167的上部位167a嚙合而不再翻轉。結果，多個中間結構本體164係週期性排列成矩陣組態且彼此分開。此時，固定中間結構本體164的垂 直取向。中間結構本體164的平面組態具有2重旋轉對稱，及因為平面組態為矩形的，所以可具有兩彼此相反的取向；但是因為中間結構本體164的電極配置亦具有2重旋轉對稱，所以不會發生問題。
然後，如圖72所示，在接合中間結構本體164的上表面到耐熱膠帶169之後，藉由在遠離托盤166的方向上移動耐熱膠帶169，將中間結構本體164從托盤166的凹處167抽出。此時，將p台地部位埋入耐熱膠帶169裡面，因為中間結構本體164的p台地部位之步階部位係約幾微米，及耐熱膠帶169的厚度係約幾毫米。可使用黏附層係形成在支撐基板上之晶圓支撐系統來取代耐熱膠帶169。
然後，如圖73所示，藉由上下顛倒，將中間結構本體164配置在耐熱膠帶169上。
然後，如圖74所示，藉由例如塗佈或塑模將強化絕緣樹脂膜170形成在耐熱膠帶169上以埋入中間結構本體164。強化絕緣樹脂膜170最好是能夠反射光之樹脂膜，及可以是例如混合氧化鈦之樹脂膜。強化絕緣樹脂膜170可以是透明的。在此事例中，樹脂材料最好是透明且具有絕佳的耐光性之材料，諸如例如聚矽氧烷樹脂、丙烯酸樹脂等，但可以是環氧樹脂。
然後，如圖75所示，從強化絕緣樹脂膜170剝除耐熱膠帶169。此時，中間結構本體164仍在強化絕緣樹脂膜170裡面；及露出p台地部位。
然後，如圖76所示，將強化絕緣樹脂膜170的上下顛倒；及在強化絕緣樹脂膜170的上表面中露出中間結構本體164的p台地部位。
然後，如圖77所示，絕緣膜171係形成在強化絕緣樹脂膜170的整個表面上，以覆蓋中間結構本體164的露出部位；及製作開口以露出反射金屬層161的部位。絕緣膜171可以是無機膜或可以是有機膜。在使用無機膜作為絕緣膜171之事例中，例如，藉由PVD或CVD來執行膜形成；及藉由光致微影及RIE來執行圖案化。在使用有機膜作為絕緣膜171之事例中，例如，藉由旋轉塗佈來執行膜形成；若是光敏的，則藉由曝光及顯影來執行圖案化；及若是非光敏的，則藉由在光致微影之後以濕處理來顯影，或者藉由在光致微影之後形成硬遮罩和執行RIE而執行圖案化。
然後，如圖78所示，藉由例如PVD將晶種層172形成在整個表面上。例如，藉由濺鍍來形成鈦(Ti)/銅(Cu)堆疊膜或鋁(Al)/銅(Cu)堆疊膜。
然後，如圖79A及79B所示，形成及圖案化厚膜抗蝕劑173。藉此，厚膜抗蝕劑173被圖案化成格子組態，及被圖案化成露出n電極12a之區域和露出p電極12b之區域。然後，藉由電鍍將銅(Cu)形成在整個表面上。藉此，銅互連層174係形成在未形成厚膜抗蝕劑173之區域中。此時，銅互連層174係藉由厚膜抗蝕劑173來分割，因為厚膜抗蝕劑173的上部位從銅互連層174的上表面突 出。然後，被分割的銅互連層174之部位的每一個係透過晶種層172連接到n電極12a或p電極12b。
然後，如圖80A及80B所示，厚膜抗蝕劑175係形成在銅互連層174上以覆蓋厚膜抗蝕劑173；及執行圖案化。然後，藉由以電鍍將銅(Cu)形成在整個表面上，銅柱176係形成在未形成厚膜抗蝕劑175之區域。銅柱176係連接到銅互連層174。
然後，如圖81A及81B所示，厚膜抗蝕劑175及厚膜抗蝕劑173(參考圖80B)係藉由執行濕處理或灰化處理來移除。然後，晶種層172係藉由使用銅柱176及銅互連層174做為遮罩來蝕刻而移除。藉此，連接到n電極12a之銅互連層174及銅柱176與連接到p電極12b之銅互連層174及銅柱176彼此電絕緣。
然後，如圖82A及82B所示，藉由例如以絲網印刷或壓縮塑模來塗佈環氧樹脂、聚醯亞胺樹脂、或聚矽氧烷樹脂，將強化絕緣樹脂膜178形成在強化絕緣樹脂膜170上以覆蓋銅互連層174及銅柱176。
然後，如圖83A及83B所示，強化絕緣樹脂膜170係藉由以例如背側研磨器等等的方法從下表面側拋光來而使其變薄。藉此，中間結構本體164的下部位164a亦被移除；及露出基板10。
然後，如圖84A及84B所示，將上下顛倒。
然後，晶體生長基板10被移除如圖85A及85B所示。例如，在基板10係由矽所形成之事例中，藉由濕蝕 刻或乾蝕刻來執行移除。在基板10係由藍寶石所形成之事例中，照射準分子雷射及執行舉離；或者在上述圖84A及84B所示之處理中，將基板10拋光直到基板10消失為止。藉此，露出LED層11。
然後，如圖86A及86B所示，執行LED層11的表面粗糙化。例如，藉由使用強鹼水溶液來執行濕蝕刻及利用n型GaN層11a的晶體各向異性，可形成不平坦；或者藉由使用圖案化遮罩來執行諸如RIE等蝕刻，可形成不平坦。
然後，如圖87A及87B所示，藉由例如絲網印刷等，將螢光劑膜179形成在強化絕緣樹脂膜170上。
然後，如圖88A及88B所示，藉由以例如背側研磨器等等的方法從下表面側拋光而將強化絕緣樹脂膜178變薄。藉此，露出銅柱176。
然後，如圖89A及89B所示，藉由以諸如例如刀片切割、雷射切割等方法切開強化絕緣樹脂膜178、絕緣膜171、強化絕緣樹脂膜170、及螢光劑膜179，按每一LED層11執行切割。如此，製造根據實施例之半導體裝置6。
現在將說明根據實施例之半導體裝置6的組態及效果。
再者，在如圖89A及89B所示之半導體裝置6中，在LED層11下方及側邊設置反射金屬層161。因此，半導體裝置6的光擷取效率高。
除此之外，實施例的組態、製造方法、及效果係類似於上述第一實施例的那些。
(第六實施例的修改)
現在將說明第六實施例的修改。
圖90A至圖92B為根據修改之半導體裝置的製造方法圖。
首先，實施圖62A及62B至圖86A及86B所示之處理。
然後，如圖90A及90B所示，形成具有圓頂組態之透明構件181以覆蓋LED層11。例如，藉由以施配器或藉由印記的滴下，將具有半液體狀態之透明樹脂材料或透明玻璃材料形成作圓頂組態。
然後，如圖91A及91B所示，螢光劑膜179係形成在強化絕緣樹脂膜170上以覆蓋透明構件181。
然後，如圖92A及92B所示，藉由背磨強化絕緣樹脂膜178來露出銅柱176。然後，按每一LED層11執行切割。藉此，製造根據修改之半導體裝置6a。
在圖92B所示之根據修改的半導體裝置6a中，從LED層11所發出的光實質上垂質地入射到透明構件181與螢光劑膜179之間的介面。因此，少許光在介面中經歷全內反射；及光擷取效率高。
除此之外，修改的組態、製造方法、及效果係類似於上述第六實施例的那些。
除了LED層11之外，在上述第六實施例及第六實施例的修改中可安裝Zener二極體。
(第七實施例)
現在將說明第七實施例。
在實施例中，LED晶片和Zener二極體晶片係安裝在一半導體裝置裡面且使用虛設晶片將彼此連接。
首先，將說明根據實施例之半導體裝置的製造方法。
圖93A至圖124C為根據實施例之半導體裝置的製造方法圖。
首先，如圖93A及93B所示，藉由例如MO-CVD將n型GaN層11a、主動層11c、及p型GaN層11b以此順序磊晶生長在晶體生長基板10上。藉此，形成LED層11。
然後，如圖94A及94B所示，藉由例如RIE來執行LED層11的p台地圖案化及高台地圖案化。藉此，在LED層11的四個位置之角的上表面中露出n型GaN層11a；及在剩下的十字形部位之上表面中露出p型GaN層11b。然後，在p型GaN層11b上形成p電極12b。在此階段，未形成n電極12a。
然後，如圖95A及95B所示，形成鈍化膜13；及藉由例如RIE在n型GaN層11a的露出表面上製作開口。鈍化膜13覆蓋p電極12b、p型GaN層11b、n型GaN層11a的側表面、及基板10的上表面，及讓n型GaN層 11a的一部份露出。
然後，如圖96A及96B所示，在鈍化膜13上形成n電極12a。n電極12a係形成在除了p電極12b的中央部位正上方之區域以外的區域中，及透過鈍化膜13的開口連接到n型GaN層11a。再者，從上方觀看，製作n電極12a的端部位以重疊p電極12b的端部位。然而，藉由鈍化膜13分開n電極12a與p電極12b。
然後，如圖97A及97B所示，LED層11等形成在基板10上之結構本體係黏附至切割膠帶37。此時，結構本體的上表面(即、n電極12a)係接合至切割膠帶37。然後，將切割膠帶37與結構本體顛倒；及藉由使用例如鑽石刀片(未圖示)，在基板10的下表面(即、未形成LED層11之側邊上的表面)中以格子組態製作溝渠14b。
然後，如圖98A及98B所示，藉由朝向溝渠14b的內部照射雷射光，使得雷射光的焦點位在基板10的內部中，以形成修改部位162。然後，抗靜電膜163係形成在整個表面上。可顛倒雷射修改及抗靜電膜163的形成之順序。
然後，如圖99A及99B所示，使切割膠帶37能夠延展(延伸)。藉此，相當脆弱易碎的修改部位162裂開；及按每一LED層11切割基板10。結果，製作包括LED層11之中間結構本體(下文中被稱做“LED晶片184”)。
在如圖100A至100C所示之LED晶片184中，LED層11係設置在基板10上。n型GaN層11a、主動層11c、及p型GaN層11b係以此順序堆疊在LED層11中。從上方觀看，LED層11的組態為矩形。在LED層11的四個角中移除p型GaN層11b及主動層11c，以在上表面中露出n型GaN層11a。在除了LED層11的四個角以外之十字形區域的上表面中露出p型GaN層11b。
p電極12b係設置在p型GaN層11b的上表面上。設置鈍化膜13以覆蓋p電極12b及LED層11的側表面和上表面，及讓n型GaN層11a的露出表面露出。n電極12a係設置在鈍化膜13上。n電極12a被配置成覆蓋端部位的上表面與由LED層11及p電極12b所製成的堆疊本體之側表面，及透過鈍化膜13的開口連接到n型GaN層11a。從上方觀看時，p電極12b的端部位及n電極12a的端部位重疊，且具有鈍化膜13插入在其間。
矩形平行六面體突出係形成在基板10的下表面中。再者，抗靜電膜163係設置在基板10的下表面上及在基板10的側表面上。在下文中，基板10的突出及設置在突出的下表面上及突出的側表面上之抗靜電膜163被稱做LED晶片184的下部位184a；及其他部位被稱做LED晶片184的上部位184b。下部位184a比上部位184b精細。
另一方面，如圖100D至100H所示，除了LED晶片184以外，備製Zener二極體晶片186(下文中亦稱做“ZD 晶片186”)及導電虛設晶片196。
ZD晶片186的組態為實質上矩形平行六面體及從上方觀看為方形。導電虛設晶片196為由諸如銅(Cu)等高導電材料所製成之矩形平行六面體方塊。
在如圖100D至100F所示之ZD晶片186中，n型半導體層189係設置在背表面電極188上。n型半導體層189係連接到背表面電極188。在n型半導體層189的上表面之中央部位中製作凹處；p型半導體層190係設置在凹處的內表面上；及n型半導體層191係設置在p型半導體層190上。藉此，n型半導體層189及n型半導體層191係利用p型半導體層190插入在其間而彼此分開。半導體方塊192係由n型半導體層189、p型半導體層190、及n型半導體層191所形成。
絕緣鈍化膜193係設置在半導體方塊192的端部位上；及正表面電極194係設置在半導體方塊192的中央部位上。正表面電極194係連接到n型半導體層191。因此，背表面電極188、n型半導體層189、p型半導體層190、n型半導體層191、及正表面電極194係以此順序串連連接在ZD晶片186中。
然後，如圖101及圖102A及102B所示，備製排列機器100的托盤200(參考圖7)。在托盤200的上表面中製作LED晶片184與之嚙合的凹處201、ZD晶片186與之嚙合的凹處202、及導電虛設晶片196與之嚙合的凹處203。從上方觀看，凹處201係排列成矩陣組態。再 者，從凹處201觀看，凹處202係配置在凹處201的一縱向方向側上；及從凹處201觀看，凹處203係配置在凹處201的一橫向方向側上。一單元包括一凹處201、一凹處202、及一凹處203。
凹處201具有兩步階組態；及在上部位201a的下表面中央部位中形成下部位201b。上部位201a及下部位201b的組態為矩形平行六面體。凹處201的下部位201b具有LED晶片184的下部位184a與之嚙合但上部位184b未與之嚙合的組態；及凹處201的上部位201a之尺寸係為LED晶片184的上部位184b嚙合。凹處202及凹處203的組態為矩形六面體。再者，凹處201至203的深度被設定成，與凹處201嚙合之LED晶片184的上表面、與凹處202嚙合之ZD晶片186的上表面、及與凹處203嚙合之導電虛設晶片196的上表面係在相同高度。
如圖102A及102B所示，LED晶片184、ZD晶片186、及導電虛設晶片196(下文中亦通稱做“晶片”)被同時饋入到托盤200上；及使托盤200振動。藉此，在托盤200上使晶片翻轉之後，LED晶片184與凹處201嚙合；ZD晶片186與凹處202嚙合；及導電虛設晶片196與凹處203嚙合。
此時，因為凹處201具有兩步階組態，所以LED晶片184的垂直取向被限制；及上部位184b被配置成高於下部位184a。另一方面，ZD晶片186的垂直取向未被限制，所以ZD晶片186可具有正表面電極194係位在上側 上的取向及背表面電極188係位在上側上的取向之兩取向。同樣地，導電虛設晶片196的垂直取向亦未被限制。然而，因為ZD晶片186的功能為垂直對稱及導電虛設晶片196為單一方塊，所以不會發生問題。
然後，如圖103所示，將晶片的上表面接合到耐熱膠帶169；及藉由在遠離托盤200的方向上移動耐熱膠帶169，以從托盤200抽出這些晶片。可使用黏附層形成在支撐基板上之晶圓支撐系統來取代耐熱膠帶169。
然後，如圖104所示，將上下顛倒；及這些晶片係配置在耐熱膠帶169上。此時，ZD晶片186的上表面被定位成低於LED晶片184的下部位184a與上部位184b之間的邊界之步階表面，以及被定位成低於導電虛設晶片196的上表面。
然後，凸塊205(如、金圖釘式凸塊)係黏附至ZD晶片186的上表面側上之電極(即、背表面電極188或正表面電極194)。此時，凸塊205的上端被定位成高於基板10與LED晶片184的LED層11之間的介面，以及被定位成高於導電虛設晶片196的上表面。
然後，如圖105A及105B所示，藉由例如塗佈或塑模將強化絕緣樹脂膜170形成在耐熱膠帶169上以埋入晶片。隨後，從強化絕緣樹脂膜170剝除耐熱膠帶169。
然後，如圖106A及106B所示，將強化絕緣樹脂膜170的上下顛倒。藉此，在強化絕緣樹脂膜170的上表面中露出LED晶片184的p台地部位、未接合凸塊205之 側邊上的ZD晶片186之表面、及導電虛設晶片196的一表面。
然後，如圖107A至107C所示，絕緣膜171係形成在強化絕緣樹脂膜170上的整個表面上以覆蓋晶片之露出部位的每一個，及被設置有開口使得晶片的每一個之電極的部位被露出。尤其是，在絕緣膜171中製作p側通孔171a、ZD通孔171b、及n互連通孔171c；在p側通孔171a中露出LED晶片184的p電極12b之中央部位；在ZD通孔171b中露出ZD晶片186的背表面電極188或正表面電極194之中央部位；及在n互連通孔171c中露出導電虛設晶片196的中央部位。
然後，如圖108A至108C所示，藉由例如PVD將晶種層172形成在整個表面上。然後，形成及圖案化厚膜抗蝕劑173。此時，厚膜抗蝕劑173被圖案化成格子組態，使得LED晶片184及ZD晶片186被分割在一方塊中，及導電虛設晶片196被分割在一方塊中。
然後，如圖109A至109C所示，藉由電鍍等等將銅(Cu)形成在整個表面上。藉此，將銅互連層174形成在未形成厚膜抗蝕劑173之區域中。此時，將銅互連層174分成多個部位，因為厚膜抗蝕劑173的上部位從銅互連層174的上表面突出。再者，銅互連層174係透過晶種層172連接到LED晶片184的p電極12b、ZD晶片186的背表面電極188或正表面電極194、及導電虛設晶片196。另一方面，LED晶片184的n電極12a未連接到銅 互連層174，因為n電極12a被覆蓋有絕緣膜171。
然後，如圖110A至110C所示，將厚膜抗蝕劑175形成在銅互連層174上以覆蓋厚膜抗蝕劑173；及將厚膜抗蝕劑175圖案化。此時，厚膜抗蝕劑175被形成格子組態以覆蓋配置LED晶片184及ZD晶片186的區域，及露出配置導電虛設晶片196的區域以及位在從配置LED晶片184及ZD晶片186的區域觀看與配置導電虛設晶片196的區域相反之側邊上的區域。然後，藉由以電鍍形成銅(Cu)在整個表面上，銅柱176係形成在未形成厚膜抗蝕劑175的區域中。銅柱176係連接到銅互連層174。
然後，如圖111A至111C所示一般移除厚膜抗蝕劑175和厚膜抗蝕劑173。然後，藉由使用銅柱176和銅互連層174做為遮罩的蝕刻來選擇性移除晶種層172。藉此，連接到LED晶片184的p電極12b和ZD晶片186的背表面電極188或正表面電極194之銅互連層174和銅柱176與連接到導電虛設晶片196之銅互連層174和銅柱176彼此電隔離。
然後，如圖112A至112C所示，強化絕緣樹脂膜178係形成在整個表面上。
然後，如圖113A至113C所示，藉由以例如背側研磨器從下表面側拋光而使強化絕緣樹脂膜170變薄。藉此，移除LED晶片184的下部位184a；及露出基板10。再者，露出接合到ZD晶片186之凸塊205。另外，露出與連接到銅互連層174的表面相反之導電虛設晶片196的 表面。
然後，如圖114A至114C所示，將上下顛倒。
然後，如圖115A至115C所示一般移除LED晶片184的晶體生長基板10。藉此，露出LED層11的n型GaN層11a。
然後，如圖116A至116C所示，移除配置在LED層11的側邊中之LED晶片184的鈍化膜13之部位。藉此，露出n電極12a。
然後，如圖117A至117C所示，藉由沈積導電材料在整個表面上來形成n側互連膜207。n側互連膜207的上表面適合由例如銀(Ag)、鋁(Al)等具有高光學反射比之材料來形成。
然後，如圖118A至118C所示，硬遮罩膜208係形成在整個表面上。較佳的是，硬遮罩膜208覆蓋及保護n側互連膜207，及為例如藉由以CVD沈積氧化矽(SiO2)所形成之具有高遮光特性的無機膜。然後，硬遮罩膜208被圖案化成矩陣組態及從在隨後處理中欲執行切割的區域移除。
然後，如圖119A至119C所示，藉由使用硬遮罩膜208作為遮罩來蝕刻n側互連膜207以圖案化n側互連膜207。藉此，在連接到一LED晶片184、一ZD晶片186、及一導電虛設晶片196之每一部位中分割n側互連膜207以及從LED層11頂部移除。
然後，如圖120A至120C所示，鈍化膜209係形成 在整個表面上。鈍化膜209適合為具有高遮光特性之無機膜，及係可藉由例如以CVD沈積氧化矽(SiO2)來形成。然後，LED層11係藉由圖案化鈍化膜209來露出。
然後，如圖121A至121C所示，執行LED層11的表面粗糙化。例如，藉由使用強鹼水溶液來執行濕蝕刻及藉由例用n型GaN層11a的晶體各向異性來形成不平坦；或者藉由使用圖案化遮罩之諸如RIE等蝕刻來形成不平坦。
然後，如圖122A至122C所示，藉由例如絲網印刷等將螢光劑膜179形成在強化絕緣樹脂膜170上。
然後，如圖123A至123C所示，藉由以例如背側研磨器從下表面側拋光強化絕緣樹脂膜178來露出銅柱176。
然後，如圖124A至124C所示，藉由以諸如例如刀片切割、雷射切割等方法來切開強化絕緣樹脂膜178、絕緣膜171、強化絕緣樹脂膜170、及螢光劑膜179，以按每一LED層11執行切割。如此，製造根據實施例之半導體裝置7。
現在將說明根據實施例之半導體裝置的組態及操作。
圖125為根據實施例之半導體裝置的組態之電路圖。
如圖124A至124C所示，強化絕緣樹脂膜178、強化絕緣樹脂膜170、及螢光劑膜179係以此順序堆疊在半導體裝置7中。由銅互連層174和銅柱176所製成之兩組外部電極係設置在強化絕緣樹脂膜178裡面。一LED晶片 184、一ZD晶片186、及一導電虛設晶片196係設置在強化絕緣樹脂膜170裡面。n側互連膜207被選擇性設置在強化絕緣樹脂膜170與螢光劑膜179之間。
然後，將n側互連膜207連接到導電虛設晶片196的上表面、LED晶片184的n電極12a、及選自ZD晶片186之背表面電極188和正表面電極194的其中一個。將導電虛設晶片196的下表面連接到陰極側上的銅互連層174。另一方面，將陽極側上的銅互連層174連接到LED晶片184的p電極12b以及選自ZD晶片186之背表面電極188和正表面電極194的其中另一個。
藉此，如圖125所示，LED晶片184和ZD晶片186並聯連接在陰極側上的銅柱176與陽極側上的銅柱176之間。結果，通常，電流在(陽極側上的銅柱176-陽極側上的銅互連層174-LED晶片184的p電極12b-LED層11的p型GaN層11b-主動層11c-n型GaN層11a-n電極12a-n側互連膜207-導電虛設晶片196-陰極側上的銅互連層174-陰極側上的銅柱176)的路徑中流動；及LED層11發出光。再者，當過度電壓施加在陽極側上的銅柱176與陰極側上的銅柱176之間時，藉由ZD晶片186使電流能夠流動來保護LED晶片184。此時，導電虛設晶片196充作在厚度方向上穿過強化絕緣樹脂膜170之互連構件。
現在將說明實施例的效果。
在根據實施例的半導體裝置7中，由具有高光學反射比之金屬所製成的p電極12b係設置在LED層11的中央 部位正下方之區域中；由具有高光學反射比之金屬所製成的n電極12a係設置在LED層11的側邊及周邊部位正下方之區域中；以及從上方觀看，p電極12b的端部位及n電極12a的端部位重疊。因此，藉由p電極12b及n電極12a可靠地反射從LED層11向旁邊及向下發出之光且向上發出。
再者，因為由具有高光學反射比之金屬所製成的n側互連膜207係設置在螢光劑膜179下方，所以從螢光劑膜179向下所發出的光被n側互連膜207反射且向上發出。因此，半導體裝置7的光擷取效率高。
除此之外，實施例的組態、製造方法、及效果係類似於上述第六實施例的那些。
(第七實施例的第一修改)
現在將說明第七實施例的第一修改。
雖然在上述第七實施例中將p電極12b事先形成在LED層11上，但是在修改中事先形成n電極12a。
圖126A至圖128B為根據修改之半導體裝置的製造方法圖。
首先，如圖93A及93B所示，藉由將n型GaN層11a、主動層11c、及p型GaN層11b以此順序磊晶生長在晶體生長基板10上來形成LED層11。
然後，如圖126A及126B所示，藉由執行LED層11的高台地圖案化，將LED層11分成多個部位。然後，藉 由執行LED層11的p台地圖案化，在LED層11的角中露出n型GaN層11a。然後，將n電極12a形成在n型GaN層11a的露出表面上。
然後，如圖127A及127B所示，形成鈍化膜13；及在n電極12a正上方的區域及p型GaN層11b正上方的區域中製作開口。
然後，如圖128A及128B所示，藉由形成金屬膜在整個表面上及藉由圖案化，將連接到p型GaN層11b之p電極12b及連接到n電極12a之延伸n電極12c形成彼此絕緣。延伸n電極12c不僅形成在n電極12a正上方的區域中，並且也形成在LED層11的側表面上及基板10的上表面上。
隨後，實施圖97A及97B至圖124A至124C所示之處理。
根據修改，從LED層11所發出的光可被有效利用，因為延伸n電極12c係配置在LED層11的側表面上。除此之外，修改的組態、製造方法、及效果係類似於上述第七實施例的那些。
(第七實施例的第二修改)
現在將說明第七實施例的第二修改。
修改為在事先排列LED晶片之後組合ZD晶片和導電虛設晶片的例子。
圖129A至圖140B為根據修改之半導體裝置的製造 方法圖。
首先，藉由實施圖93A及93B至圖99A及99B所示之處理來製作諸如圖100A至100C所示等LED晶片184。再者，製作諸如圖100G及100H所示等導電虛設晶片196。另一方面，如圖129A至129C所示，凸塊205係接合在ZD晶片186的正表面電極194上或ZD晶片186的背表面電極188上。
然後，如圖130所示，備製排列機器的托盤210。在托盤210的上表面中製作LED晶片184與之嚙合的凹處201。然後，多個LED晶片186被饋入到托盤210上；及使托盤210振動。
藉此，如圖131所示，藉由與托盤210的凹處201嚙合來排列LED晶片184。
然後，如圖132所示，使轉移托盤211與托盤210相對，及與托盤210產生接觸。在與托盤210的凹處201相對之位置的轉移托盤211中製作凹處212。凹處212具有從凹處210突出之LED晶片184的部位與之嚙合的組態。
然後，如圖133所示，將托盤210及轉移托盤211的耦合本體垂直顛倒。藉此，在凹處201及凹處212相通的空間裡面，LED晶片184從凹處201側朝向凹處212側移動。
然後，如圖134所示，從轉移托盤211移除托盤210；及取代托盤210，使最終托盤215與轉移托盤211 產生接觸。在最終托盤215中製作凹處216、凹處217、及凹處218(參考圖140A)。在與轉移托盤211的凹處212相對之位置中製作凹處216，及具有從凹處212突出之LED晶片184的部位與之嚙合的組態。凹處217具有接合凸塊205之ZD晶片186與下側上的凸塊205嚙合之組態。凹處218具有導電虛設晶片196與之嚙合的組態。
然後，如圖135所示，將轉移托盤211及最終托盤215的耦合本體垂直顛倒。藉此，在凹處212與凹處216相通的空間裡面，LED晶片184從凹處212側朝凹處216側移動。然後，從最終托盤215移除轉移托盤211。
另一方面，如圖136所示一般備製ZD托盤220。在ZD托盤220中製作凹處221。凹處221的尺寸係為嚙合凹處221的接合凸塊205之ZD晶片186的部位是在未接合凸塊205之側邊。然後，多個ZD晶片186被饋入到ZD托盤220上；及使ZD托盤220振動。
藉此，如圖137所示，藉由與ZD托盤220的凹處221嚙合來排列ZD晶片186。此時，將凸塊205配置在ZD晶片186頂部。
然後，如圖138所示，使ZD引導模尺223能夠覆蓋最終托盤215。此時，LED晶片184與最終托盤215的凹處216嚙合。與最終托盤215的凹處216相對之位置中的ZD引導模尺223被使用作為覆蓋LED晶片184的蓋子224；及在與凹處217相對之位置的ZD引導模尺223中製作ZD晶片186能夠穿過之通過部位225。然後，將最 終托盤215及ZD引導模尺223的耦合本體垂直顛倒，及與ZD托盤220產生接觸，使得通過部位225與凹處221相對。此時，藉由ZD引導模尺223的蓋子224支托凹處216裡面的LED晶片184。
然後，如圖139所示，將ZD托盤220、ZD引導模尺223、及最終托盤215堆疊之耦合本體垂直顛倒。藉此，經由ZD引導模尺223的通過部位225，與ZD托盤220的凹處221嚙合之ZD晶片186從凹處221移動到最終托盤215的凹處217，並且與凹處217嚙合。藉此，在最終托盤215中，LED晶片184被固定在凹處216裡面；及ZD晶片186被固定在凹處217裡面。隨後，從最終托盤215移除ZD托盤220及ZD引導模尺223。
然後，如圖140A及140B所示，藉由類似於上述轉移ZD晶片186的方法之方法，使導電虛設晶片196能夠與最終托盤215的凹處218嚙合。藉此，在最終托盤215中，LED晶片184被固定在凹處216裡面；ZD晶片186被固定在凹處217裡面；及導電虛設晶片196被固定在凹處218裡面。
隨後處理類似於上述第七實施例的圖103至圖124A至124C所示之處理。
根據修改，具有諸如晶片擱淺在凹處中等小麻煩等等，因為晶片被一次一種類型饋入到托盤上。除此之外，修改的組態、製造方法、操作、及效果係類似於上述第七實施例的那些。
(第八實施例)
現在將說明第八實施例。
實施例不同於上述第七實施例處在於使用雷射通孔取代虛設晶片來製作厚度方向上的連接。
首先，將說明根據實施例之半導體裝置的製造方法。
圖141A至圖173C為根據實施例之半導體裝置的製造方法圖。
首先，如圖141A及141B所示，藉由例如MO-CVD將n型GaN層11a、主動層11c、及p型GaN層11b以此順序磊晶生長在晶體生長基板10上來形成LED層11。
然後，如圖142A及142B所示，執行LED層11的高台地圖案化。此外，將LED層11再分成多個部位。當從上方觀看時，LED層11之部位的每一個之組態為矩形；及多個部位被排列成矩陣組態。
然後，如圖143A及143B所示，執行LED層11的p台地圖案化。藉此，在LED層11的周邊部位移除p型GaN層11b、主動層、及n型GaN層11a的上層部位。結果，在露出n型GaN層11a之LED層11的側表面之區域中形成步階部位；及主動層被定位成高於步階部位。可省略p台地圖案化。
然後，如圖144A及144B所示一般將鈍化膜13形成在整個表面上。藉由PVD或CVD來沈積諸如例如氧化矽、氮化矽等絕緣材料。然後，藉由例如微影及RIE來圖 案化鈍化膜13，以在p型GaN層11b的中央部位正上方之區域中製作開口。此時，藉由在圖143A及143B所示之處理中執行p台地圖案化，主動層的側表面被可靠地覆蓋有鈍化膜13；及可靠性增加。
然後，如圖145A及145B所示，將p電極12b形成在鈍化膜13的開口裡面。尤其是，藉由以PVD來沈積如銀(Ag)等具有高光學反射比之金屬以形成金屬膜；藉由微影形成抗蝕遮罩；及藉由執行RIE或濕蝕刻來圖案化金屬膜。p電極12b係連接到p型GaN層11b。障壁金屬層(未圖示)係可形成在p電極12b上。
然後，如圖146A及146B所示，LED層11等被形成在基板10上之結構本體係黏附於切割膠帶37。此時，結構本體的上表面(即、p電極12b)係接合到切割膠帶37。然後，將切割膠帶37及結構本體顛倒；及藉由例如鑽石刀片(未圖示)在基板10的下表面中以格子組態製作溝渠14b。
然後，如圖147A及147B所示，藉由照射雷射光使得雷射光的焦點位在基板10的內部來形成修改部位162。然後，抗靜電膜163係形成在整個表面上。可顛倒雷射修改和抗靜電膜163的形成之順序。
然後，如圖148A及148B所示，使切割膠帶37能夠延展(延伸)。藉此，相當脆弱易碎的修改部位162裂開；及按每一LED層11切割基板10。結果，製作包括LED層11之中間結構本體(下文中被稱做“LED晶片 230”)。
如圖149A至149C所示，LED層11係設置在LED晶230中的基板10上。n型GaN層11a、主動層11c、及p型GaN層11b係以此順序堆疊在LED層11中。從上方觀看，LED層11的組態為矩形；及在周邊區移除p型GaN層11b、主動層11c、及n型GaN層11a的上層部位。在除了周邊部位以外的LED層11之區域中的上表面中露出p型GaN層11b。p電極12b係設置在除了周邊部位以外之p型GaN層11b的部位之上表面上。鈍化膜13係設置在LED層11的側表面及未接觸p電極12b之LED層11的上表面之區域上。
矩形平行六面體突出係形成在基板10的下表面中。再者，抗靜電膜163係設置在基板10的下表面上。在下文中，基板10的突出與設置在突出的下表面上及突出的側表面上之抗靜電膜163被稱做LED晶片230的下部位230a；及其他部位被稱做上部位230b。下部位230a比上部位230b精細。
另一方面，除了LED晶片230以外，亦備製圖100D至100F所示之ZD晶片186。實施例不同於上述第七實施例處在於未使用導電虛設晶片196(參考圖100G及H)。
然後，如圖150所示，備製排列機器100(參考圖7)的托盤232。在托盤232的上表面中製作LED晶片230與之嚙合的凹處233與ZD晶片186與之嚙合的凹處 202。從上方觀看，凹處233被排列成矩陣組態。再者，從凹處233觀看，凹處202係配置在凹處233的一縱向方向側上。一單元包括一凹處233及一凹處202。
凹處233具有兩步階組態；及下部位233b係形成在上部位233a的下表面中央部位中。上部位233a及下部位233b的組態為矩形平行六面體。凹處233的下部位233b具有LED晶片230的下部位230a與之嚙合但LED晶片230的上部位230b未與之嚙合的組態；及凹處233的上部位233a具有LED晶片230的上部位230b與之嚙合的組態。再者，凹處233及凹處202的深度被設定成，與凹處233嚙合之LED晶片230的上表面及與凹處202嚙合之ZD晶片186的上表面係在相同高度。
然後，如圖151A及151B所示，LED晶片230及ZD晶片186被同時饋入到托盤232上；及使托盤232能夠振動。藉此，藉由LED晶片230的下部位230a與凹處233的下部位233b嚙合及LED晶片230的上部位230b與凹處233的上部位233a嚙合，將LED晶片230固定在垂直方向上及包含在凹處233裡面。另一方面，ZD晶片186與凹處202嚙合。此時，ZD晶片186的垂直方向之取向不受限制，及可具有正表面電極194係位在上側上的取向及背表面電極188係位在上側上的取向之兩取向。然而，因為ZD晶片186的功能為垂直對稱，所以不會發生問題。
然後，如圖152所示，LED晶片230及ZD晶片186 的上表面(在下文，亦通稱作“晶片”)係接合到耐熱膠帶169；及從托盤232移除晶片。可使用黏附層係形成在支撐基板上晶圓支撐系統來取代耐熱膠帶169。
然後，如圖153所示，將上下顛倒；及晶片係配置在耐熱膠帶169。此時，ZD晶片186的上表面被定位成低於LED晶片230的下部位230a與上部位230b之間的邊界之步階表面。然後，金圖釘式凸塊205係黏附至ZD晶片186的上表面側上之電極(即、背表面電極188或正表面電極194)。此時，凸塊205的上端被定位成高於基板10與LED晶片230的LED層11之間的介面。
然後，如圖154A及154B所示，藉由例如塗佈或塑模將強化絕緣樹脂膜170形成以埋入在耐熱膠帶169及晶片上。隨後，從強化絕緣樹脂膜170剝除耐熱膠帶169。
然後，如圖155所示，將強化絕緣樹脂膜170的上下顛倒。藉此，在強化絕緣樹脂膜170的上表面中露出LED晶片230的p電極12b、未接合凸塊205之側邊上的ZD晶片186之表面。
然後，如圖156A及156B所示，絕緣膜171係形成在強化絕緣樹脂膜170上的整個表面上；及製作開口以露出晶片的每一個之電極的部位。尤其是，在絕緣膜171中製作p側通孔171a及ZD通孔171b；在p側通孔171a中露出LED晶片230的p電極12b之中央部位；在ZD通孔171b中露出ZD晶片186的背表面電極188或正表面電極194之中央部位。
然後，如圖157A及157B所示，藉由例如PVD將晶種層172形成在整個表面上。然後，形成及圖案化厚膜抗蝕劑173。此時，厚膜抗蝕劑173被圖案化成格子組態，使得一方塊被設定成包括LED晶片230及ZD晶片186二者及一方塊被設定成既不包括LED晶片230亦不包括ZD晶片186。
然後，如圖158A至158C所示，藉由電鍍等等將銅(Cu)形成在整個表面上。藉此，將銅互連層174形成在未形成厚膜抗蝕劑173之區域中。此時，厚膜抗蝕劑173的上部位係從銅互連層174的上表面突出。再者，銅互連層174係透過晶種層172連接到LED晶片230的p電極12b及ZD晶片186的背表面電極188或正表面電極194。
然後，如圖159A至159C所示，將厚膜抗蝕劑175形成在銅互連層174上以覆蓋厚膜抗蝕劑173；及將厚膜抗蝕劑175圖案化。此時，厚膜抗蝕劑175被形成做格子組態。尤其是，厚膜抗蝕劑175被形成以覆蓋在隨後處理中欲待執行切割之區域、覆蓋具有延伸在配置LED晶片230及ZD晶片186二者之LED晶片230及ZD晶片186的排列方向上之帶狀組態，及讓從具有帶狀組態之區域所觀看的LED晶片230之兩橫向方向側上的矩形區域露出。然後，藉由以電鍍將銅(Cu)形成在整個表面上，銅柱176係形成在未形成厚膜抗蝕劑175之區域中。銅柱176係連接到銅互連層174。
然後，如圖160A至160C所示一般移除厚膜抗蝕劑175和厚膜抗蝕劑173。然後，藉由使用銅柱176和銅互連層174作為遮罩來蝕刻，以移除未覆蓋有銅互連層174之晶種層172的部位。藉此，按由一LED晶片230和一ZD晶片186所製成之每一單元來分割由銅互連層174及銅柱176所製成的組之兩組；一組係連接到ZD晶片186及LED晶片230的p電極12b二者；及另一組係不連接到LED晶片230也不連接到ZD晶片186。
然後，如圖161A至161C所示，強化絕緣樹脂膜178係形成在整個表面上。
然後，如圖162A至162C所示，藉由以例如背側研磨器等等的方法從下表面側拋光而將強化絕緣樹脂膜170變薄。藉此，移除LED晶片230的下部位230a以露出基板10。再者，接合到ZD晶片186之凸塊205被露出。
然後，如圖163A至163C所示，將上下顛倒。
然後，如圖164A至164C所示，藉由蝕刻來移除LED晶片230的晶體生長基板10。藉此，露出LED層11。
然後，如圖165A至165C所示，藉由以例如雷射圖案化來選擇性移除強化絕緣樹脂膜170及絕緣膜171以製作通孔235。在銅互連層174正上方的區域中製作通孔235，及既不連接到LED晶片230也不連接到ZD晶片186。藉此，在通孔235的底表面中露出銅互連層174。在充填劑不包括在強化絕緣樹脂膜170之事例中，藉由 RIE的圖案化也同樣可以。再者，在如圖154所示一般形成強化絕緣樹脂膜170的處理中可埋入虛設矽晶片；及當在圖164A至164C所示之處理中蝕刻基板10時藉由蝕刻亦可移除矽晶片。
然後，如圖166A至166C所示，藉由沈積具有低電阻之導電材料在整個表面上來形成n側互連膜207。n側互連膜207的上表面適合由諸如銀(Ag)、鋁(Al)等具有高光學反射比之材料來形成。n側互連膜207係連接到LED晶片230的n型GaN層11a及接合到ZD晶片186的凸塊205，並且藉由也同樣形成在通孔235的內表面上而連接到通孔235的內部中之銅互連層174。
然後，如圖167A至167C所示，硬遮罩膜208係形成在整個表面上。較佳的是，硬遮罩膜208為例如藉由以CVD沈積氧化矽(SiO2)所形成之覆蓋及保護n側互連膜207並且具有高遮光特性的無機膜。然後，硬遮罩膜208被圖案化，以在隨後處理中欲執行切割的區域、在LED層11的整個中央部位、及在LED層11之周邊部位的部位中製造開口。
然後，如圖168A至168C所示，藉由使用硬遮罩膜208作為遮罩來蝕刻n側互連膜207以圖案化n側互連膜207。藉此，按連接到一LED晶片230及一ZD晶片186之每一部位分割n側互連膜207。再者，在LED層11上之n側互連膜207被選擇性移除。
然後，如圖169A至169C所示，鈍化膜209係形成 在整個表面上。鈍化膜209適合為具有高遮光特性之無機膜，例如，適合為藉由CVD所形成之氧化矽膜。然後，鈍化膜209被圖案化以覆蓋n側互連膜207及使LED層11露出。
然後，如圖170A至170C所示，執行LED層11的表面粗糙化。
然後，如圖171A至171C所示，將螢光劑膜179形成在強化絕緣樹脂膜170上。
然後，如圖172A至172C所示，藉由以例如背側研磨器從下表面側拋光強化絕緣樹脂膜178來露出銅柱176。
然後，如圖173A至173C所示，藉由以諸如例如刀片切割、雷射切割等方法來切開強化絕緣樹脂膜178、絕緣膜171、強化絕緣樹脂膜170、及螢光劑膜179，以按每一LED層11執行切割。如此，製造根據實施例之半導體裝置8。
現在將說明根據實施例之半導體裝置的組態和操作。
圖174為根據實施例之半導體裝置的電路圖。
如圖173A至173C所示，強化絕緣樹脂膜178、強化絕緣樹脂膜170、及螢光劑膜179係以此順序堆疊在半導體裝置8中。由銅互連層174和銅柱176所製成之兩組外部電極係設置在強化絕緣樹脂膜178裡面。一LED晶片230及一ZD晶片186係設置在強化絕緣樹脂膜170裡面。再者，在強化絕緣樹脂膜170中製作通孔235，以在 厚度方向上穿過強化絕緣樹脂膜170。n側互連膜207被選擇性設置在強化絕緣樹脂膜170與螢光劑膜179之間。n側互連膜207亦被設置在通孔235的內表面上。
再者，陰極側上的銅互連層174係經由通孔235連接到n側互連膜207。n側互連膜207係連接到LED晶片230的n型GaN層11a及選自ZD晶片186之背表面電極188和正表面電極194的其中一個。另一方面，將陽極側上的銅互連層174連接到LED晶片230的p電極12b以及選自ZD晶片186之背表面電極188和正表面電極194的其中另一個。
藉此，如圖174所示，LED晶片230和ZD晶片186並聯連接在陽極側上的銅柱176與陰極側上的銅柱176之間。結果，通常，電流在(陽極側上的銅柱176-陽極側上的銅互連層174-LED晶片230的p電極12b-LED層11的p型GaN層11b-主動層-n型GaN層11a-n側互連膜207(包括形成在通孔235的內表面上之部位)-陰極側上的銅互連層174-陰極側上的銅柱176)的路徑中流動；及LED層11發出光。再者，當過度電壓施加在陽極側上的銅柱176與陰極側上的銅柱176之間時，藉由ZD晶片186使電流能夠流動來保護LED晶片230。此時，使用形成在通孔235的內表面上之n側互連膜207作為在厚度方向上穿過強化絕緣樹脂膜170的互連構件。
根據實施例，可藉由製作通孔235來取代設置導電虛設晶片196，來實現類似於上述第七實施例的半導體裝 置。
除此之外，實施例的組態、製造方法、及效果係類似於上述第七實施例的那些。
根據上述實施例，可實現半導體裝置及製造具有高散熱及低製造成本的半導體裝置之製造方法。
儘管已說明某些實施例，但是這些實施例僅以例子呈現，及並不用於局限本發明的範疇。事實上，可以各種其他形式來體現此處所說明的新穎實施例；而且，在不違背本發明的精神之下，可進行此處所說明的實施例之形式的各種省略、取代、及改變。附錄的申請專利範圍及其同等物欲用於涵蓋落在本發明的範疇和精神內之此種形式或修改。除此之外，可相互組合上述實施例。
16‧‧‧中間結構本體
101‧‧‧凹處
102‧‧‧托盤

Claims (31)

  1. 一種半導體裝置製造方法，包含：將排列成矩陣組態之複數個發光二極體(LED)層形成在基板上，從上方觀看，該複數個LED層的每一個之該組態為方形；將第一電極形成在該等LED層的每一個之上表面的四個角中，及將第二電極形成在除了該四個角以外的該上表面之區域中；藉由在該基板的上部位中製作第一溝渠以將該複數個LED層彼此分割，及在該基板的下部位中製作第二溝渠以使該第一溝渠與該第二溝渠能夠彼此相通且該第二溝渠係寬於該第一溝渠，而按該等LED層的每一個將該基板切開成複數個中間結構本體；藉由使該複數個中間結構本體能夠在托盤上翻轉，而使該等中間結構本體的該等下部位能夠與多個製作於該托盤的上表面中之凹處嚙合，以將該複數個中間結構本體排列成彼此分開，由該第二溝渠所切開之該基板的該下部位被組構成與該凹處嚙合，該基板的該上部位被組構成未與該凹處嚙合；以及形成第一外部電極和第二外部電極，該第一外部電極係連接到該第一電極，從上方觀看，該第一外部電極的一部份係延伸在該中間結構本體外面，該第二外部電極係連接到該第二電極，從上方觀看，該第二外部電極的一部份係延伸在該中間結構本體外面。
  2. 一種半導體裝置製造方法，包含：製作複數個中間結構本體，該複數個中間結構本體的每一個包括電極和半導體構件，該電極係形成在該半導體構件上，從上方觀看該複數個中間結構本體的每一個，上部位的組態和下部位的組態係彼此不同；藉由使該複數個中間結構本體能夠在托盤上翻轉，而使選自該等中間結構本體的每一個之該上部位和該下部位的一部位能夠與多個製作於該托盤的上表面中之凹處嚙合，以將該複數個中間結構本體排列成彼此分開，該一部位被組構成與該凹處嚙合，選自該上部位和該下部位的該另一部位被組構成未與該凹處嚙合；以及形成連接到該電極之外部電極，從上方觀看，該外部電極的一部份係延伸在該中間結構本體外面。
  3. 根據申請專利範圍第2項之半導體裝置製造方法，其中該等中間結構本體的該製作包括：將該電極形成在基板上；將第一溝渠製作於該基板的上部位中；以及將第二溝渠製作於該基板的下部位中；該第一溝渠的寬度和該第二溝渠的寬度係彼此不同，藉由該第一溝渠與該第二溝渠彼此相通，將該基板切開成該複數個中間結構本體；以及由選自該第一溝渠和該第二溝渠之較寬的溝渠所切開之該基板的該部位被使用作為該一部位的一部份。
  4. 根據申請專利範圍第2項之半導體裝置製造方法，其中該等中間結構本體的該製作包括將凸塊形成在該電極上，以及該一部位為該下部位。
  5. 根據申請專利範圍第2項之半導體裝置製造方法，其中該等中間結構本體的該製作包括將凸塊形成在該電極上，以及該一部位為包括該凸塊之該上部位。
  6. 根據申請專利範圍第2項之半導體裝置製造方法，其中該中間結構本體的該組態具有n重旋轉對稱(n為不小於2的整數)，以及在該中間結構本體中，該電極係配置有n重旋轉對稱。
  7. 根據申請專利範圍第2項之半導體裝置製造方法，其中該中間結構本體的該組態為旋轉不對稱；以及該複數個中間結構本體被排列成在該排列中具有預定取向。
  8. 一種半導體裝置製造方法，包含：製作複數個中間結構本體，該複數個中間結構本體的每一個包括電極和半導體構件，該電極係形成在該半導體 構件上，該複數個中間結構本體的每一個之該組態具有n重旋轉對稱(n為不小於2的整數)，該電極係配置有n重旋轉對稱；藉由使該複數個中間結構本體能夠在托盤上翻轉，而使該等中間結構本體能夠與多個製作於該托盤的上表面中之凹處嚙合，以將該複數個中間結構本體排列成彼此分開，該等凹處被組構成與該等中間結構本體嚙合；以及形成連接到該電極之外部電極，從上方觀看，該外部電極的一部份係延伸在該中間結構本體外面。
  9. 一種半導體裝置製造方法，包含：製作複數個中間結構本體，該複數個中間結構本體的每一個包括電極和半導體構件，該電極係形成在該半導體構件上，該複數個中間結構本體的每一個之該組態為旋轉不對稱，該電極係配置成旋轉不對稱；藉由使該複數個中間結構本體能夠在托盤上翻轉，而使該等中間結構本體能夠與多個製作於該托盤的上表面中之凹處嚙合，以將該複數個中間結構本體排列成具有相同取向且彼此分開，該等凹處被組構成與該等中間結構本體嚙合；以及形成連接到該電極之外部電極，從上方觀看，該外部電極的一部份係延伸在該中間結構本體外面。
  10. 一種半導體裝置製造方法，包含：製作複數個中間結構本體，該複數個中間結構本體的每一個包括電極和半導體構件，該電極係形成在該半導體 構件上，該複數個中間結構本體的每一個之該組態為旋轉不對稱且鏡像不對稱；藉由使該複數個中間結構本體能夠在托盤上翻轉，而使該等中間結構本體能夠與多個製作於該托盤的上表面中之凹處嚙合，以將該複數個中間結構本體排列成具有預定取向且彼此分開，該等凹處被組構成與該等中間結構本體嚙合；以及形成連接到該電極之外部電極，從上方觀看，該外部電極的一部份係延伸在該中間結構本體外面。
  11. 根據申請專利範圍第2項之半導體裝置製造方法，另包含製作複數個另一中間結構本體，該排列亦包括使該複數個另一中間結構本體能夠在該托盤上翻轉，亦在該托盤中多個製作另一凹處，該等另一凹處被組構成與該等另一中間結構本體嚙合，該等中間結構本體被組構成未與該等另一凹處嚙合，該等另一中間結構本體被組構成未與該等凹處嚙合。
  12. 根據申請專利範圍第11項之半導體裝置製造方法，其中從上方觀看，該等中間結構本體和該等另一中間結構本體的組態為矩形，該中間結構本體的短邊係長於該另一中間結構本體的短邊，以及該另一中間結構本體的長邊係長於該中間結構本體的 長邊。
  13. 根據申請專利範圍第2項之半導體裝置製造方法，其中製作三或更多類型的該中間結構本體，該凹處具有三或更多類型，一類型的該中間結構本體被組構成只與一類型的該凹處嚙合，以及該一類型的該凹處被組構成只與該一類型的該中間結構本體嚙合。
  14. 根據申請專利範圍第2項之半導體裝置製造方法，其中該半導體構件為發光二極體，以及該等中間結構本體的該製作包括將反射層形成在該半導體構件的上表面上及該半導體構件的側表面上。
  15. 根據申請專利範圍第2項之半導體裝置製造方法，其中該半導體構件為發光二極體，該等中間結構本體的該製作包括：形成連接到該發光二極體的第一導電型層之該電極；將絕緣膜形成在該電極上；以及將另一電極形成在該絕緣膜上，該另一電極係連接到該發光二極體的第二導電型層，以及從上方觀看，該另一電極的端部位係與該電極的 端部位重疊。
  16. 根據申請專利範圍第2項之半導體裝置製造方法，另包含：形成強化絕緣膜以埋入該等中間結構本體；將透明構件形成在露出該半導體構件之該強化絕緣膜的表面之區域上，該透明構件具有圓頂組態；以及將螢光劑膜形成在該強化絕緣膜的該表面上以覆蓋該透明構件，該半導體構件為發光二極體。
  17. 一種半導體裝置製造方法，包含：使發光二極體晶片能夠與製作於托盤的上表面中之第一凹處嚙合，使齊納(Zener)二極體晶片能夠與製作於該托盤的該上表面中之第二凹處嚙合，及使導電虛設晶片能夠與製作於該托盤的該上表面中之第三凹處嚙合；形成強化絕緣膜以埋入該發光二極體晶片、該Zener二極體晶片、及該導電虛設晶片；將連接到該發光二極體晶片的下表面電極與該Zener二極體晶片的下表面電極之第一外部電極形成在該強化絕緣膜的下表面上，及將連接到該導電虛設晶片的下表面之第二外部電極形成在該強化絕緣膜的該下表面上；以及將互連膜形成在該強化絕緣膜的上表面上，該互連膜係連接到該發光二極體晶片的上表面電極、該Zener二極體晶片的上表面電極、及該導電虛設晶片的上表面。
  18. 一種半導體裝置製造方法，包含： 使發光二極體晶片能夠與製作於托盤的上表面中之第一凹處嚙合，及使Zener二極體晶片能夠與製作於該托盤的該上表面中之第二凹處嚙合；形成強化絕緣膜以埋入該發光二極體晶片及該Zener二極體晶片；將第一外部電極形成在該強化絕緣膜的下表面上，及將第二外部電極形成在該強化絕緣膜的該下表面上，該第一外部電極係連接到該發光二極體晶片的下表面電極與該Zener二極體晶片的下表面電極，該第二外部電極係與該第一外部電極分開；在該第二外部電極正上方的區域之該強化絕緣膜中製作通孔；以及將互連膜形成在該強化絕緣膜的上表面上，該互連膜係透過該通孔連接到該第二外部電極，及連接到該發光二極體晶片的上表面電極與該Zener二極體晶片的上表面電極。
  19. 一種半導體裝置，包含：半導體構件，該半導體構件的組態具有n重旋轉對稱(n為不小於2的整數)；電極，係設置在該半導體構件上，及係配置有n重旋轉對稱；以及外部電極，係連接到該電極，從上方觀看，該外部電極的一部份係延伸在該半導體構件外面。
  20. 一種半導體裝置，包含： 半導體構件；電極，係設置在該半導體構件上；凸塊，係設置在該電極的至少一部份上，及係配置在遠離該半導體構件的中心軸之位置中；以及外部電極，係連接到該電極，從上方觀看，該外部電極的一部份係延伸在該半導體構件外面。
  21. 一種半導體裝置，包含：半導體構件，該半導體構件的組態為旋轉不對稱且鏡像不對稱；電極，係設置在該半導體構件上；以及外部電極，係連接到該電極，從上方觀看，該外部電極的一部份係延伸在該半導體構件外面。
  22. 根據申請專利範圍第19項之半導體裝置，另包含反射層，該反射層係設置在該半導體構件的上表面上及該半導體構件的側表面上，該半導體構件為發光二極體。
  23. 根據申請專利範圍第19項之半導體裝置，另包含：絕緣膜係設置在該電極上；以及另一電極係設置在該絕緣膜上，及連接到該半導體構件的第一導電型層，該電極係連接到該半導體構件的第二導電型層，該半導體層為發光二極體，從上方觀看，該電極的端部位係與該另一電極的端部 位重疊。
  24. 根據申請專利範圍第19項之半導體裝置，另包含：透明構件，係設置在該半導體構件的下表面上，該透明構件具有圓頂組態；以及螢光劑膜，其覆蓋該透明構件，該半導體構件為發光二極體。
  25. 一種半導體裝置，包含：第一半導體構件；第一外部電極，係連接到該第一半導體構件，從上方觀看，該第一外部電極的一部份係延伸在該第一半導體構件外面；第二半導體構件，係與該第一半導體構件分開；以及第二外部電極，係連接到該第二半導體構件，從上方觀看，該第二外部電極的一部份係延伸在該第二半導體構件外面；當該第一半導體構件的外邊緣與該第二半導體構件的外邊緣重疊時，從上方觀看之該第一半導體構件的該外邊緣與從上方觀看之該第二半導體構件的該外邊緣彼此交叉。
  26. 根據申請專利範圍第25項之半導體裝置，其中從上方觀看，該第一半導體構件的組態和該第二半導體構件的組態為矩形，以及選自該第一半導體構件和該第二半導體構件的其中之 一的短邊係長於選自該第一半導體構件和該第二半導體構件的其中另一個之短邊，及選自該第一半導體構件和該第二半導體構件的其中另一個之長邊係長於選自該第一半導體構件和該第二半導體構件的其中之一的長邊。
  27. 根據申請專利範圍第25項之半導體裝置，其中該第一半導體構件為發光二極體；以及該第二半導體構件為Zener二極體。
  28. 根據申請專利範圍第25項之半導體裝置，其中第一半導體構件為積體電路；以及第二半導體構件為被動組件。
  29. 一種半導體裝置，包含：發光二極體晶片；Zener二極體晶片；導電虛設晶片，係由導體材料所製成；強化絕緣膜，其埋入該發光二極體、該Zener二極體晶片、及該導電虛設晶片；第一外部電極，係設置在該強化絕緣膜的下表面上，及連接到該發光二極體晶片的下表面電極和該Zener二極體晶片的下表面電極；第二外部電極，係設置在該強化絕緣膜的該下表面上，及連接到該導電虛設晶片的下表面；以及互連膜，係設置在該強化絕緣膜的上表面上，及連接到該發光二極體晶片的上表面電極、該Zener二極體晶片的上表面電極、及該導電虛設晶片的上表面。
  30. 一種半導體裝置，包含：發光二極體晶片；Zener二極體晶片；強化絕緣膜，其埋入該發光二極體晶片及該Zener二極體晶片，在該強化絕緣膜中製作通孔；第一外部電極，係設置在該強化絕緣膜的下表面上，及連接到該發光二極體晶片的下表面電極和該Zener二極體晶片的下表面電極；第二外部電極，係設置在該強化絕緣膜的該下表面上，及設置在該通孔正下方的區域中；以及互連膜，係設置在該強化絕緣膜的上表面上，透過該通孔連接到該第二外部電極，及連接到該發光二極體晶片的上表面電極與該Zener二極體晶片的上表面電極。
  31. 一種半導體裝置製造方法，包含：將複數個中間結構本體製作於半導體構件上，該複數個中間結構本體的每一個包括電極及具有適配多個製作於托盤中之凹處的組態之規定組態；藉由使該複數個中間結構本體能夠在該托盤上翻轉，而使該等中間結構本體能夠與該等凹處嚙合，以將該複數個中間結構本體排列成彼此分開；以及形成連接到該電極之外部電極，從上方觀看，該外部電極的一部份係延伸在該中間結構本體外面。
TW103124390A 2013-07-16 2014-07-16 半導體裝置及其製造方法 TW201515190A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013147867 2013-07-16
JP2014052787A JP2015038957A (ja) 2013-07-16 2014-03-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201515190A true TW201515190A (zh) 2015-04-16

Family

ID=51453790

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124390A TW201515190A (zh) 2013-07-16 2014-07-16 半導體裝置及其製造方法

Country Status (3)

Country Link
JP (1) JP2015038957A (zh)
TW (1) TW201515190A (zh)
WO (1) WO2015008870A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773587B (zh) * 2021-11-17 2022-08-01 友達光電股份有限公司 燈板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892944B2 (en) * 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
DE102016115644B4 (de) 2016-08-23 2020-12-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
JP2018064077A (ja) * 2016-10-14 2018-04-19 株式会社ディスコ デバイスチップ、収容トレイ、及び、デバイスチップの収容方法
KR102385571B1 (ko) 2017-03-31 2022-04-12 삼성전자주식회사 반도체 발광 소자
WO2019132050A1 (ko) * 2017-12-26 2019-07-04 박일우 Led 디스플레이 장치 및 그 제조 방법
JP7429094B2 (ja) * 2018-09-10 2024-02-07 東レエンジニアリング株式会社 実装基板の製造方法および実装基板
CN111370550B (zh) * 2018-12-25 2021-01-22 山东浪潮华光光电子股份有限公司 一种红光led芯片的封装方法
CN110289279B (zh) * 2019-06-04 2021-09-24 上海天马微电子有限公司 一种转移方法、阵列基板、其制作方法及显示装置
JP7383430B2 (ja) * 2019-09-10 2023-11-20 株式会社ジャパンディスプレイ 表示装置の製造方法、及び表示装置
JP6842783B1 (ja) * 2019-10-31 2021-03-17 アルディーテック株式会社 マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ
US12176463B2 (en) 2019-10-31 2024-12-24 Uldtec Co., Ltd. Semiconductor chip integrated device manufacturing method, semiconductor chip integrated device, semiconductor chip integrated device assembly, semiconductor chip ink, and semiconductor chip ink ejection device
KR102690100B1 (ko) * 2020-02-11 2024-07-31 엘지전자 주식회사 자가 조립용 칩 트레이 및 반도체 발광소자의 공급 방법
CN113314446B (zh) * 2020-02-27 2023-06-02 上海微电子装备（集团）股份有限公司 芯片转移装置及芯片转移方法
CN115699276A (zh) * 2021-05-28 2023-02-03 东北微科技株式会社 对齐托架、对齐装置及对齐方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US20070090387A1 (en) * 2004-03-29 2007-04-26 Articulated Technologies, Llc Solid state light sheet and encapsulated bare die semiconductor circuits
US7542301B1 (en) * 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
US7774929B2 (en) * 2006-03-14 2010-08-17 Regents Of The University Of Minnesota Method of self-assembly on a surface
SG140512A1 (en) * 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices
US20110192445A1 (en) * 2008-03-13 2011-08-11 Florian Solzbacher High precision, high speed solar cell arrangement to a concentrator lens array and methods of making the same
KR101092063B1 (ko) * 2009-04-28 2011-12-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
JP2011009298A (ja) * 2009-06-23 2011-01-13 Citizen Electronics Co Ltd 発光ダイオード光源装置
KR101058880B1 (ko) * 2010-05-07 2011-08-25 서울대학교산학협력단 액티브 소자를 구비한 ｌｅｄ 디스플레이 장치 및 그 제조방법
WO2013082537A1 (en) * 2011-12-01 2013-06-06 Quarkstar Llc Solid-state lighting device and method of manufacturing same
EP2605295A3 (en) * 2011-12-13 2015-11-11 LG Innotek Co., Ltd. Ultraviolet light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773587B (zh) * 2021-11-17 2022-08-01 友達光電股份有限公司 燈板

Also Published As

Publication number Publication date
WO2015008870A4 (en) 2015-07-02
JP2015038957A (ja) 2015-02-26
WO2015008870A3 (en) 2015-03-19
WO2015008870A2 (en) 2015-01-22

Similar Documents

Publication Publication Date Title
TW201515190A (zh) 半導體裝置及其製造方法
US8513794B2 (en) Stacked assembly including plurality of stacked microelectronic elements
TWI791462B (zh) 半導體發光元件
US6239496B1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
US7901989B2 (en) Reconstituted wafer level stacking
US9299612B2 (en) Stacked structures and methods of forming stacked structures
KR102475818B1 (ko) 멀티 칩 스택을 포함하는 반도체 패키지 및 제조 방법
TW200915509A (en) Semiconductor die with through-hole via on saw streets and through-hole via in active area of die
JP2022505543A (ja) 発光素子
TW200950035A (en) Electronic device package and fabrication method thereof
TW201114009A (en) Chip package and fabrication method thereof
JP2001085367A (ja) 半導体ダイと概ね同じ大きさのフットプリントを有する半導体デバイス用パッケージ及びその製造プロセス
TW201320268A (zh) 晶片封裝體及其形成方法
KR102725918B1 (ko) 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치
WO2014065278A1 (ja) 半導体素子の製造方法
CN110729279A (zh) 半导体器件和具有该半导体器件的半导体封装件
JP7383430B2 (ja) 表示装置の製造方法、及び表示装置
JPWO2003028072A1 (ja) 半導体装置の製造方法
TWI450345B (zh) 晶片封裝體及其形成方法
JP4668938B2 (ja) 半導体装置及びその製造方法
JP2022029226A (ja) 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法
JP4198056B2 (ja) 半導体デバイスの視覚的検査を向上させるためのパターン
TW202247453A (zh) 顯示裝置與其製造方法
TW202117908A (zh) 製作半導體裝置的方法
CN118522749B (zh) 一种Micro LED显示模组及其制备方法