Nothing Special   »   [go: up one dir, main page]

JP2015038957A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015038957A
JP2015038957A JP2014052787A JP2014052787A JP2015038957A JP 2015038957 A JP2015038957 A JP 2015038957A JP 2014052787 A JP2014052787 A JP 2014052787A JP 2014052787 A JP2014052787 A JP 2014052787A JP 2015038957 A JP2015038957 A JP 2015038957A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
manufacturing
intermediate structure
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014052787A
Other languages
English (en)
Inventor
杉崎　吉昭
Yoshiaki Sugizaki
吉昭 杉崎
小島　章弘
Akihiro Kojima
章弘 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014052787A priority Critical patent/JP2015038957A/ja
Priority to PCT/JP2014/069265 priority patent/WO2015008870A2/en
Priority to TW103124390A priority patent/TW201515190A/zh
Publication of JP2015038957A publication Critical patent/JP2015038957A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67793—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations with orientating and positioning by means of a vibratory bowl or track
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95115—Supplying the plurality of semiconductor or solid-state bodies using a roll-to-roll transfer technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Gyroscopes (AREA)

Abstract

【課題】放熱性が高く製造コストが低い半導体装置及びその製造方法を提供する。【解決手段】実施形態に係る半導体装置の製造方法は、半導体部材上に電極が形成され、上方から見て、上部の形状と下部の形状とが相互に異なる複数の中間構造体を作製する工程と、上面に前記上部及び前記下部のうちの一方の部分が嵌合し他方の部分が嵌合しない凹部が複数形成されたトレイ上で、前記複数の中間構造体を転がすことにより、前記中間構造体の前記一方の部分を前記凹部に嵌合させて、前記複数の中間構造体を相互に離隔して配列させる工程と、前記電極に接続され、上方から見て、その一部が前記中間構造体の外側に延出した外部電極を形成する工程と、を備える。【選択図】図８

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
従来より、ウェーハ上に半導体層を結晶成長させ、この半導体層上に電極を形成し、樹脂体によって封止した後、ウェーハを除去して、半導体装置を製造する方法が提案されている。この方法によれば、ウェーハ上に形成した微細な構造体をそのままパッケージ化することができ、微細なパッケージを効率よく製造することができる。しかしながら、このような半導体装置においては、パッケージサイズが小さいために十分な放熱が困難な場合がある。
特開２０１０−２５１３５９号公報
本発明の実施形態の目的は、放熱性が高く製造コストが低い半導体装置及びその製造方法を提供することである。
実施形態に係る半導体装置の製造方法は、半導体部材上に電極が形成され、上方から見て、上部の形状と下部の形状とが相互に異なる複数の中間構造体を作製する工程と、上面に前記上部及び前記下部のうちの一方の部分が嵌合し他方の部分が嵌合しない凹部が複数形成されたトレイ上で、前記複数の中間構造体を転がすことにより、前記中間構造体の前記一方の部分を前記凹部に嵌合させて、前記複数の中間構造体を相互に離隔して配列させる工程と、前記電極に接続され、上方から見て、その一部が前記中間構造体の外側に延出した外部電極を形成する工程と、を備える。
実施形態に係る半導体装置は、形状がｎ回対称（ｎは２以上の整数）である半導体部材と、前記半導体部材上に設けられ、ｎ回対称に配置された電極と、前記電極に接続され、上方から見て、その一部が前記半導体部材の外側に延出した外部電極と、を備える。
（ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 第１の実施形態において使用する整列機を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である （ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第１の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 第１の実施形態の第１の変形例における中間構造体を例示する平面図である。 第１の実施形態の第２の変形例における中間構造体を例示する平面図である。 第１の実施形態の第３の変形例における中間構造体を例示する平面図である。 （ａ）は第１の実施形態の第４の変形例における中間構造体を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は下側から見た斜視図である。 （ａ）は、第１の実施形態の第５の変形例における中間構造体を例示する断面図であり、（ｂ）は中間構造体と凹部を例示する斜視図であり、（ｃ）は中間構造体が凹部に嵌合した状態を例示する斜視図である。 （ａ）〜（ｄ）は、第１の実施形態の第６の変形例に係る半導体装置の製造方法を例示する工程断面図である。 （ａ）及び（ｂ）は、第１の実施形態の第７の変形例に係る半導体装置の製造方法を例示する工程断面図である。 （ａ）及び（ｂ）は、第１の実施形態の第８の変形例に係る半導体装置の製造方法を例示する工程断面図である。 （ａ）は第２の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第２の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第２の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第２の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の製造方法を例示する断面図である。 第２の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）は第２の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）は第２の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第２の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第２の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第２の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第２の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第２の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 第３の実施形態に係る半導体装置の製造方法を例示する平面図である。 第３の実施形態の変形例に係る半導体装置の製造方法を例示する平面図である。 第４の実施形態に係る半導体装置の製造方法を例示する斜視図である。 第４の実施形態に係る半導体装置の製造方法を例示する斜視図である。 （ａ）は第４の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第４の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 第４の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）は第４の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第４の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第４の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第４の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第４の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）及び（ｂ）は、第４の実施形態に係る半導体装置の製造方法を例示する断面図である。 第４の実施形態に係る半導体装置の製造方法を例示する断面図である。 第４の実施形態におけるＬＥＤ層と半導体基板との形状を比較する図である。 （ａ）は第５の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は半導体装置を例示する平面図であり、（ｃ）は半導体部材の形状の関係を例示する図である。 （ａ）〜（ｄ）は、第５の実施形態の変形例における中間構造体の形状を比較する図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）〜（ｃ）は、第６の実施形態に係る半導体装置の製造方法を例示する図であり、（ａ）は中間構造体を結晶成長用基板側から見た平面図であり、（ｂ）はＬＥＤ層側から見た平面図であり、（ｃ）は（ｂ）に示すＡ−Ａ’線による断面図である。 第６の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）は、第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 第６の実施形態に係る半導体装置の製造方法を例示する断面図である。 第６の実施形態に係る半導体装置の製造方法を例示する断面図である。 第６の実施形態に係る半導体装置の製造方法を例示する断面図である。 第６の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態の変形例に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態の変形例に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第６の実施形態の変形例に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）〜（ｈ）は、第７の実施形態に係る半導体装置の製造方法を例示する図であり、（ａ）はＬＥＤチップを結晶成長用基板側から見た平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）はＬＥＤ層側から見た平面図であり、（ｄ）はツェナーダイオードチップを上面側から見た平面図であり、（ｅ）は断面図であり、（ｆ）は下面側から見た平面図であり、（ｇ）は通電用ダミーチップを示す上面図であり、（ｈ）は側面図である。 第７の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 第７の実施形態に係る半導体装置の製造方法を例示する断面図である。 第７の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第７の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第７の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 第７の実施形態に係る半導体装置の構成を例示する回路図である。 （ａ）は第７の実施形態の第１の変形例に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第７の実施形態の第１の変形例に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第７の実施形態の第１の変形例に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）〜（ｃ）は、第７の実施形態の第２の変形例に係る半導体装置の製造方法を例示する図であり、（ａ）はツェナーダイオードチップを上面側から見た平面図であり、（ｂ）は断面図であり、（ｃ）は下面側から見た平面図である。 第７の実施形態の第２の変形例に係る半導体装置の製造方法を例示する断面図である。 第７の実施形態の第２の変形例に係る半導体装置の製造方法を例示する断面図である。 第７の実施形態の第２の変形例に係る半導体装置の製造方法を例示する断面図である。 第７の実施形態の第２の変形例に係る半導体装置の製造方法を例示する断面図である。 第７の実施形態の第２の変形例に係る半導体装置の製造方法を例示する断面図である。 第７の実施形態の第２の変形例に係る半導体装置の製造方法を例示する断面図である。 第７の実施形態の第２の変形例に係る半導体装置の製造方法を例示する断面図である。 第７の実施形態の第２の変形例に係る半導体装置の製造方法を例示する断面図である。 第７の実施形態の第２の変形例に係る半導体装置の製造方法を例示する断面図である。 第７の実施形態の第２の変形例に係る半導体装置の製造方法を例示する断面図である。 （ａ）は第７の実施形態の第２の変形例に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）〜（ｃ）は、第８の実施形態に係る半導体装置の製造方法を例示する図であり、（ａ）は（ａ）はＬＥＤチップを結晶成長用基板側から見た平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）はＬＥＤ層側から見た平面図である。 第８の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 第８の実施形態に係る半導体装置の製造方法を例示する断面図である。 第８の実施形態に係る半導体装置の製造方法を例示する断面図である。 第８の実施形態に係る半導体装置の製造方法を例示する断面図である。 第８の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）は第８の実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。 第８の実施形態に係る半導体装置を例示する回路図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、以下の複数の実施形態に共通する半導体装置の製造方法を概略的に説明する。
以下の実施形態においては、基板上に電極等を形成した後、基板を分断することにより、複数の中間構造体を作製する。中間構造体には半導体部材が含まれている。そして、これらの中間構造体を、上面に複数の凹部が形成されたトレイ上に投入し、トレイを振動させることによって中間構造体を転がし、凹部に嵌合させる。これにより、トレイ上で複数の中間構造体が相互に離隔して整列する。その後、整列した状態の中間構造体上に外部電極を一括して形成し、個片化することにより、複数の半導体装置を製造する。そして、後述する各実施形態においては、複数の中間構造体をトレイ上で整列させる際に、中間構造体を適切な向きで固定するために、凹部の形状と中間構造体の形状との組み合わせを工夫している。
（第１の実施形態）
第１の実施形態について説明する。
本実施形態においては、中間構造体の表裏を非対称とすることで表裏の反転を防止し、中間構造体の形状を回転対称とし電極の配置も回転対称とすることで、中間構造体が回転しても不具合が生じないようにしている。
本実施形態に係る半導体装置は、例えば、ＬＥＤ（Light Emitting Diode：発光ダイオード）チップである。この場合、半導体部材はＬＥＤ層である。
先ず、本実施形態に係る半導体装置の製造方法について説明する。
図１〜図６は、本実施形態に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図７は、本実施形態において使用する整列機を例示する断面図である。
図８（ａ）及び（ｂ）は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
図９（ａ）は、本実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図１０〜図１３（ｂ）は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
図１４〜図１８は、本実施形態に係る半導体装置の製造方法を例示する図であり、（ａ）は平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図１９（ａ）〜図２０（ｂ）は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
図２１及び図２２は、本実施形態に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
先ず、図１（ａ）及び（ｂ）に示すように、結晶成長用基板１０（以下、単に「基板１０」ともいう）を用意する。基板１０は、例えば、シリコンウェーハ、サファイアウェーハ又はシリコン炭化物（ＳｉＣ）ウェーハであり、好ましくは、シリコンウェーハである。図１（ａ）及び（ｂ）においては、基板１０として円板状のウェーハの一部を示している。後述する他の図においても同様である。そして、例えば、ＭＯ−ＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）により、基板１０上に、ｎ形ＧａＮ層１１ａ、活性層（図示せず）及びｐ形ＧａＮ層１１ｂをこの順にエピタキシャル成長させる。これにより、ＬＥＤ層１１を形成する。
次に、図２（ａ）及び（ｂ）に示すように、例えば、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法により、ＬＥＤ層１１を選択的に除去して、ＬＥＤ層１１を複数の部分に分断する。すなわち、ＬＥＤ層１１に対してハイメサ加工を施す。上方から見て、分断後のＬＥＤ層１１の形状は正方形であり、従って、４回対称である。
次に、図３（ａ）及び（ｂ）に示すように、例えばＲＩＥ法により、分断されたＬＥＤ層１１の角部からｐ形ＧａＮ層１１ｂを除去し、ｐメサ加工を施す。これにより、ＬＥＤ層１１の角部において、上面にｎ形ＧａＮ層１１ａが露出する。一方、ＬＥＤ層１１の角部を除く十字形の部分においては、上面にｐ形ＧａＮ層１１ｂが露出している。
次に、図４（ａ）及び（ｂ）に示すように、スパッタ法又はＣＶＤ（Chemical Vapor Deposition：化学気相成長）法等により導電膜を成膜し、ウェット処理、ＲＩＥ法又はリフトオフ法等によって選択的に除去することにより、ｎ形ＧａＮ層１１ａ上にｎ電極１２ａを形成すると共に、ｐ形ＧａＮ層１１ｂ上にｐ電極１２ｂを形成する。このとき、上方から見て、ｎ電極１２ａは正方形のＬＥＤ層１１の４ヶ所の角部に配置され、ｐ電極１２ｂは角部以外の十字形の領域に配置されるため、ｎ電極１２ａ及びｐ電極１２ｂの配置は４回対称となる。次に、各ＬＥＤ層１１上におけるｎ電極１２ａとｐ電極１２ｂとの間の領域に、パッシベーション膜１３を形成することにより、前記ｐメサ加工の側面に露出した活性層を被覆する。パッシベーション膜１３は、ｎ電極１２ａの端部及びｐ電極１２ｂの端部を覆うように形成する。なお、本例では、ハイメサ後に、ｐメサ、電極形成、パッシベーション膜の順番で製造されているが、必要に応じて、順番は変更しても構わない。例えば、ハイメサを最後にしても構わないし、パッシベーション膜を電極の前に形成しても構わない。またｐ電極形成とｎ電極形成の間にｐメサやパッシベーション膜形成を行っても構わない。さらに電極形成後には必要に応じてアニールを行っても構わない。
次に、図５（ａ）及び（ｂ）に示すように、例えばダイヤモンドブレードを用いて、上方から基板１０の上部に溝１４ａを形成する。溝１４ａは、基板１０をＬＥＤ層１１毎に区画するように、ＬＥＤ層１１間に格子状に形成する。但し、溝１４ａは基板１０を貫通しないようにする。なお、ダイヤモンドブレードの替わりに、ＲＩＥ法又はレーザ加工により、溝１４ａを形成してもよい。
次に、図６（ａ）及び（ｂ）に示すように、例えばダイヤモンドブレードを用いて、下方から基板１０の下部に溝１４ｂを形成する。なお、ダイヤモンドブレードの替わりに、ウェット処理、ＲＩＥ法又はレーザ加工により、溝１４ｂを形成してもよい。溝１４ｂは溝１４ａよりも太くし、溝１４ａの直下域を含む領域に形成し、溝１４ａに連通させる。この結果、溝１４ａ及び溝１４ｂによって基板１０がＬＥＤ層１１毎に切り分けられ、複数の中間構造体１６が作製される。但し、溝１４ｂは溝１４ａよりも太いため、中間構造体１６における溝１４ｂによって切り分けられた下部１６ｂは、溝１４ａによって切り分けられた上部１６ａよりも細くなる。すなわち、上方から見て、下部１６ｂの外縁は上部１６ａの外縁の内側に位置する。
なお、図５（ａ）及び（ｂ）に示す溝１４ａを形成する工程と、図６（ａ）及び（ｂ）に示す溝１４ｂを形成する工程とは、順序を逆にしてもよい。
一方、図７に示すように、整列機１００を用意する。整列機１００においては、上面に複数の凹部１０１が形成されたトレイ１０２と、トレイ１０２を振動させる振動手段１０３が設けられている。上方から見て、トレイ１０２の形状は、ウェーハの外形、プリント基板の外形、又は液晶パネルの外形に相当する形状とする。また、凹部１０１は、例えばマトリクス状に配列されている。各凹部１０１の形状は直方体形状であり、中間構造体１６の下部１６ｂは嵌合するが、上部１６ａは嵌合しないようなサイズである。
次に、図８（ａ）に示すように、トレイ１０２上に複数の中間構造体１６を投入する。次に、振動手段１０３により、トレイ１０２を振動させる。これにより、中間構造体１６がトレイ１０２上をランダムに転がる。そして、図８（ｂ）に示すように、下部１６ｂが凹部１０１に嵌合した中間構造体１６は、それ以上は転がらなくなり、その位置で安定する。
このようにして、図９（ａ）及び（ｂ）に示すように、最終的には全ての中間構造体１６がそれぞれ凹部１０１に嵌まり、位置が固定される。この結果、複数の中間構造体１６が相互に離隔して且つ周期的にマトリクス状に整列する。
次に、図１０に示すように、ポーラスチャック１０５をトレイ１０２に上方に位置させ、その位置から下降させる。これにより、ポーラスチャック１０５の下面が中間構造体１６の上面に接触する。そして、ポーラスチャック１０５に中間構造体１６を吸着させた状態で、上昇させる。これにより、複数の中間構造体１６を一括して持ち上げ、トレイ１０２から離脱させる。なお、ポーラスチャック１０５の替わりに、粘着フィルムを用いてもよい。
次に、図１１に示すように、ポーラスチャック１０５を粘着フィルム２０の上方まで移動させ、下降させる。これにより、中間構造体１６の下面が粘着フィルム２０に接触し、接着される。その後、ポーラスチャック１０５に中間構造体１６を解放させ、ポーラスチャック１０５を上昇させる。これにより、複数の中間構造体１６を一括してポーラスチャック１０５から粘着フィルム２０に転写する。このとき、複数の中間構造体１６の相対的な位置関係は、トレイ１０２上において整列された状態のままである。なお、粘着フィルム２０の形状は、例えば、大口径のウェーハの外形、プリント基板の外形、又は液晶パネルの外形に相当する形状とすることが好ましい。これにより、以後の工程を既存の設備を用いて実施することができる。また、粘着フィルム２０の替わりに、シリコンウェーハ等の支持基板を用いてもよい。
次に、図１２（ａ）に示すように、スピンコート法又は印刷法等の方法により、粘着フィルム２０上に樹脂材料を塗布して、中間構造体１６を埋め込むように、樹脂膜２１を形成する。
次に、図１２（ｂ）に示すように、必要に応じて、樹脂膜２１の上面に対して平坦化処理を施す。
次に、図１３（ａ）に示すように、ウェット処理又はドライ処理等により樹脂膜２１をエッチングして、中間構造体１６の上部１６ａの上部を露出させる。
次に、図１３（ｂ）に示すように、例えばＣＶＤ法又はスパッタ法等により、絶縁膜２２を形成する。次に、絶縁膜２２におけるｎ電極１２ａの直上域に相当する部分及びｐ電極１２ｂの直上域に相当する部分を除去して、開口部２２ａ及び２２ｂを形成する。次に、例えばスパッタ法により、全面に金属を堆積させて、薄いシード層（図示せず）を形成する。
次に、図１４（ａ）及び（ｂ）に示すように、全面にレジスト膜を成膜し、パターニングして、レジストパターン２３を形成する。レジストパターン２３においては、後の工程においてメッキしたい領域を開口させる。このとき、レジストパターン２３は、各中間構造体１６における４つのｎ電極１２ａを含む領域を１つの連続した領域２３ａとして区画し、各中間構造体１６における１つのｐ電極１２ｂを含む領域を１つの連続した領域２３ｂとして区画するように形成する。より具体的には、領域２３ａは略Ｃ字形とし、領域２３ｂは略Ｔ字形とする。なお、図１４（ａ）においては、絶縁膜２２は図示を省略している。
次に、図１５（ａ）及び（ｂ）に示すように、シード層をメッキ線として、例えば銅（Ｃｕ）等の金属を電解メッキする。このとき、レジストパターン２３が設けられていない領域２３ａ及び２３ｂに銅がメッキされて、銅膜２４が形成される。
次に、図１６（ａ）及び（ｂ）に示すように、全面にレジスト膜を成膜し、パターニングして、レジストパターン２５を形成する。レジストパターン２５は、領域２３ａの一部に１つのＩ字形の領域２５ａを区画し、領域２３ｂの一部に１つのＴ字形の領域２５ｂを区画するように形成する。次に、例えば銅等の金属を電解メッキする。これにより、レジストパターン２５が設けられていない領域２５ａ及び２５ｂに銅がメッキされて、銅膜２６が形成される。
次に、図１７（ａ）及び（ｂ）に示すように、ウェット処理又はアッシング等により、レジストパターン２５及び２３を除去する。次に、ウェット処理を施して、シード層（図示せず）を除去する。これにより、銅膜２４及び２６の積層体により、ｎピラー２７ａ及びｐピラー２７ｂが形成される。ｎピラー２７ａはｎ電極１２ａに接続され、ｐピラー２７ｂはｐ電極１２ｂに接続される。また、上方から見て、ｎピラー２７ａの一部及びｐピラー２７ｂの一部は、中間構造体１６の外側に延出する。
次に、図１８（ａ）及び（ｂ）に示すように、例えば印刷法又はモールド法により、全面に例えばエポキシ樹脂等の樹脂材料を塗布して、ｎピラー２７ａ及びｐピラー２７ｂを覆う封止樹脂膜２８を形成する。
次に、図１９（ａ）に示すように、粘着フィルム２０を除去する。除去方法は、粘着フィルム２０の材質に合わせて適当な方法を選択することができる。例えば、溶剤を用いて粘着フィルム２０の一部を溶解させて樹脂膜２１から剥離させてもよく、加熱して剥離させてもよい。また、ウェット処理又はドライ処理により粘着フィルム２０を除去してもよい。更に、粘着フィルム２０の替わりに硬質な支持基板を用いた場合は、機械的に研削してもよい。粘着フィルム２０を除去することにより、中間構造体１６の基板１０の下面が露出する。
次に、図１９（ｂ）に示すように、樹脂膜２１を除去する。樹脂膜２１の除去方法も、溶剤を用いる方法、ウェット処理又はドライ処理等、適当な方法を選択することができる。これにより、絶縁膜２２、並びに、中間構造体１６の下部１６ｂの全体及び上部１６ａの下部が露出する。
次に、図２０（ａ）に示すように、中間構造体１６から結晶成長用基板１０を除去する。これにより、ＬＥＤ層１１が露出する。例えば、基板１０がシリコンにより形成されている場合は、ウェット処理又はドライ処理により基板１０を除去することができる。一方、基板１０がサファイア又はＳｉＣにより形成されている場合は、透光性があるため、必ずしも除去する必要はない。次に、ＬＥＤ層１１の露出面に、例えば薬液を用いて粗面化処理を施し、微小な凹凸（図示せず）を形成する。
次に、図２０（ｂ）に示すように、例えば印刷法により、ＬＥＤ層１１の露出面を覆うように、蛍光体膜２９を形成する。蛍光体膜２９においては、透明又は半透明な樹脂材料中に、蛍光体（図示せず）が分散されている。
次に、図２１（ａ）及び（ｂ）に示すように、封止樹脂膜２８の上面を例えば機械的な手段で研削し、ｐピラー２７ａの上面及びｎピラー２７ｂの上面を露出させる。
次に、図２２（ａ）及び（ｂ）に示すように、例えば、ダイヤモンドブレードを用いて、蛍光体膜２９、絶縁膜２２及び封止樹脂膜２８をダイシングする。これにより、複数の半導体装置１が製造される。
次に、本実施形態に係る半導体装置１の構成について説明する。
図２２（ａ）及び（ｂ）に示すように、各半導体装置１においては、蛍光体膜２９が設けられており、蛍光体膜２９上には、半導体部材としてのＬＥＤ層１１が設けられている。ＬＥＤ層１１においては、ｎ形ＧａＮ層１１ａ、活性層（図示せず）及びｐ形ＧａＮ層１１ｂがこの順に積層されている。図６（ａ）に示されているように、上方から見て、ＬＥＤ層１１の形状は正方形である。ＬＥＤ層１１の角部においては、ｐ形ＧａＮ層１１ｂが除去されており、ｎ形ＧａＮ層１１ａが上面に露出している。ＬＥＤ層１１上には、ｎ形ＧａＮ層１１ａに接続された４枚のｎ電極１２ａ、及び、ｎ形ＧａＮ層１１ａに接続された１枚の十字形のｐ電極１２ｂが設けられている。上方から見て、ｎ電極１２ａ及びｐ電極１２ｂの配置は、４回対称である。ｎ電極１２ａとｐ電極１２ｂとの間にはパッシベーション膜１３が設けられている。
蛍光体膜２９、ＬＥＤ層１１、ｎ電極１２ａ、ｐ電極１２ｂ及びパッシベーション膜１３を覆うように、絶縁膜２２が設けられている。絶縁膜２２上には、ｎピラー２７ａ及びｐピラー２７ｂが設けられている。ｎピラー２７ａは絶縁膜２２の開口部２２ａを介してｎ電極１２ａに接続されており、ｐピラー２７ｂは絶縁膜２２の開口部２２ｂを介してｐ電極１２ｂに接続されている。上方から見て、ｎピラー２７ａの一部及びｐピラー２７ｂの一部は、ＬＥＤ層１１の外部に延出している。そして、絶縁膜２２上には、ｎピラー２７ａ及びｐピラー２７ｂの相互間を埋めるように、封止樹脂膜２８が設けられている。ｎピラー２７ａの上面及びｐピラー２７ｂの上面は、封止樹脂膜２８の上面において露出している。これにより、ｎピラー２７ａ及びｐピラー２７ｂは外部電極として機能する。
次に、本実施形態の効果について説明する。
本実施形態においては、図９（ａ）及び（ｂ）に示すように、中間構造体１６を整列機１００のトレイ１０２上に投入し、振動手段１０３によりトレイ１０２を振動させることにより、中間構造体１６をトレイ１０２上で転がし、凹部１０１に嵌合させている。これにより、複数の中間構造体１６を精密に位置決めし、相互に離隔した状態でマトリクス状に整列させることができる。この結果、その後の工程において、複数の中間構造体１６上に微細な構造体を一括して形成することができる。これにより、図１７（ａ）及び（ｂ）に示すように、ＬＥＤ層１１の外側に延出したｎピラー２７ａ及びｐピラー２７ｂが形成され、外形がＬＥＤ層１１の外形よりも大きな複数の半導体装置１を一括して製造することができる。
ＬＥＤ層１１に大きなｎピラー２７ａ及びピラー２７ｂを接続することにより、ＬＥＤ層１１から生じた熱を効率よく排出することができる。また、実装基板に複数の半導体装置１を搭載したときに、ＬＥＤ層１１同士の間隔が大きくなるため、これによっても放熱性を高めることができる。更に、半導体装置１をＬＥＤ層１１よりも大きく形成することにより、ＬＥＤ層１１が微細化しても、半導体装置１の取り扱いが困難になることがなく、高いハンドリング性を維持することができる。更にまた、蛍光体膜２９をＬＥＤ層１１よりも広い領域に設けることができるため、例えばレンズを用いた配光性の調整等が容易である。このように、本実施形態によれば、放熱性が高く、取り扱いが容易で、拡張性が高い半導体装置１を低コストで製造することができる。
そして、図６（ａ）及び（ｂ）に示すように、中間構造体１６においては、上部１６ａの形状と下部１６ｂの形状が相互に異なり、下部１６ｂが上部１６ａよりも細くなっている。一方、図８（ａ）及び（ｂ）に示すように、整列機１００のトレイ１０２に形成された凹部１０１は、中間構造体１６の下部１６ｂは嵌合するが上部１６ａは嵌合しない形状となっている。これにより、中間構造体１６を整列させる際に、凹部１０１には必ず下部１６ｂが嵌合し、中間構造体１６はＬＥＤ層１１が上方に向いた姿勢で固定される。この結果、中間構造体１６が裏返しになることを防止でき、全ての中間構造体１６をＬＥＤ層１１が上方を向いた状態で整列させることができる。
また、図６（ａ）及び（ｂ）に示すように、上方から見て、中間構造体１６の形状は４回対称（９０度対称）である。このため、中間構造体１６の下部１６ｂが凹部１０１に嵌合されるときに、中間構造体１６は平面内において４通りの姿勢を取りうる。しかしながら、中間構造体１６においては、ｎ電極１２ａ及びｐ電極１２ｂの配置も４回対称である。このため、中間構造体１６が４通りの姿勢のうちどの姿勢をとっても、ｎ電極１２ａ及びｐ電極１２ｂの位置関係は等価である。従って、中間構造体１６の平面内の姿勢については、考慮する必要がない。
以上より、本実施形態においては、複数の中間構造体１６をトレイ１０２上に適切な姿勢で配列させることができる。これにより、不適切な姿勢で配置された中間構造体１６を再配置するためのリペア作業が不要となり、整列後、直ちに次の工程に移行することができる。この結果、半導体装置１の製造コストをより一層低減することができる。
更に、複数の中間構造体１６を任意の領域内に配列させて処理を行うことができるため、粘着フィルム２０の形状を任意の形状とすることができる。例えば、粘着フィルム２０の外形をウェーハの外形、プリント基板の外形、又は液晶パネルの外形と一致させれば、以後の工程を既存の半導体装置の製造ライン、プリント基板の製造ライン、又は液晶パネルの製造ラインを用いて実施することができる。このため、半導体装置１を低コストで効率よく製造することができる。
次に、第１の実施形態の変形例について説明する。
上述の如く、第１の実施形態においては、中間構造体１６の形状、並びに、ｎ電極１２ａ及びｐ電極１２ｂの配置の双方を４回対称としている。これにより、中間構造体１６がとり得る４通りの姿勢のうちどの姿勢をとっても、電極の配置が等価となり、一括して外部電極、すなわち、ｎピラー２７ａ及びｐピラー２７ｂを形成することができる。しかしながら、中間構造体１６の形状及び電極配置は４回対称には限定されず、ｎを２以上の整数とするとき、ｎ回対称であればよい。また、電極の種類も２種類には限定されない。後述する第１の実施形態の第１〜第４の変形例においては、対称性及び電極の種類数を異ならせた例を説明する。また、第１の実施形態においては、基板１０に２種類の溝１４ａ及び１４ｂを形成することにより、中間構造体１６の形状を表裏非対称とする例を示したが、表裏非対称とする方法はこれには限定されない。第１の実施形態の第５の変形例においては、バンプを用いて中間構造体を表裏非対称とする例を説明する。更に、第１の実施形態の第６〜第８の変形例においては、中間構造体の外面に、静電気対策のための導電膜を形成する例を説明する。
（第１の実施形態の第１の変形例）
先ず、第１の変形例について説明する。
本変形例に係る半導体装置は、例えば、小ピンのＩＣ（Integrated Circuit：集積回路）チップである。
図２３は、本変形例における中間構造体を例示する平面図である。
図２３に示すように、本変形例の中間構造体３６ａの形状は、上方から見て正方形であり、従って４回対称（９０度対称）である。また、中間構造体３６ａには、３種類の電極３２ａ、３２ｂ、３２ｃからなる組が４組設けられている。各組に属する各１つの電極３２ａ、３２ｂ、３２ｃは、中間構造体３６ａの各辺に沿って１列に配列されている。これにより、電極３２ａ〜３２ｃは、４回対称に配置されている。
本変形例においても、中間構造体３６ａがトレイの凹部に嵌合したときにとり得る姿勢は４通りあるが、どの姿勢をとっても、電極間の位置関係は等価となる。このため、複数の中間構造体３６ａに対して一括で外部電極等を形成することができる。本変形例における上記以外の構成、製造方法及び効果は、前述の第１の実施形態と同様である。
（第１の実施形態の第２の変形例）
次に、第２の変形例について説明する。
本変形例に係る半導体装置も、例えば、小ピンのＩＣチップである。
図２４は、本変形例における中間構造体を例示する平面図である。
図２４に示すように、本変形例の中間構造体３６ｂの形状は、上方から見て長方形であり、従って２回対称（１８０度対称）である。また、中間構造体３６ｂには、５種類の電極３２ａ〜３２ｅからなる組が２組設けられている。各組に属する各１つの電極３２ａ〜３２ｅは、中間構造体３６ｂの隣り合う２辺に沿ってＬ字状に配列されている。これにより、電極３２ａ〜３２ｅは、２回対称に配置されている。このため、中間構造体３６ｂがトレイの凹部に嵌合したときにとり得る姿勢は２通りあるが、どちらの姿勢で固定されても、電極間の位置関係は等価となる。本変形例における上記以外の構成、製造方法及び効果は、前述の第１の実施形態と同様である。
（第１の実施形態の第３の変形例）
次に、第３の変形例について説明する。
本変形例に係る半導体装置も、例えば、小ピンのＩＣチップである。
図２５は、本変形例における中間構造体を例示する平面図である。
図２５に示すように、本変形例の中間構造体３６ｃの形状は、上方から見て長方形であり、従って２回対称（１８０度対称）である。また、中間構造体３６ｃには、６種類の電極３２ａ〜３２ｆからなる組が２組設けられている。各組に属する各１つの電極３２ａ〜３２ｆは、中間構造体３６ｃの長手方向に延びる中心線の両側において、それぞれ中心線に沿って１列に配列されている。但し、各組内の電極の配列方向は、２つの組の間で相互に逆になっている。これにより、電極３２ａ〜３２ｆは、２回対称に配置されている。本変形例における上記以外の構成、製造方法及び効果は、前述の第１の実施形態と同様である。
（第１の実施形態の第４の変形例）
次に、第４の変形例について説明する。
本変形例に係る半導体装置は、例えば、ＬＥＤチップである。
図２６（ａ）は、本変形例における中間構造体を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は下側から見た斜視図である。
図２６（ａ）〜（ｃ）に示すように、上方から見て、本変形例の中間構造体３６ｄの形状は、正三角形である。また、中間構造体３６ｄの下部は上部よりも小さい。このため、中間構造体３６ｄの形状は、表裏非対称で、３回対称である。そして、整列機のトレイの上面に形成された凹部（図示せず）の形状は正三角柱形であり、中間構造体３６ｄの下部は嵌合するが上部は嵌合しないようなサイズである。なお、図２６（ｂ）に示すように、ｐ形ＧａＮ層１１ｂ及びｎ電極１２の幅は、それ以外の部分の幅よりも小さいこともあるが、ｐ形ＧａＮ層１１ｂ及びｎ電極１２の厚さは結晶成長用基板１０の厚さと比較して極めて薄いため、凹部への嵌合に関しては無視することができる。
更に、中間構造体３６ｄの上面において、正三角形の３つの角部にはそれぞれｎ電極１２ａが設けられている。また、中間構造体３６ｄの上面におけるｎ電極１２ａが設けられていない領域には、１つの六角形のｐ電極１２ｂが設けられている。このため、中間構造体３６ｄにおいて、ｎ電極１２ａ及びｐ電極１２ｂの配置は３回対称である。
本変形例においても、中間構造体３６ｄの形状が表裏非対称であるため、中間構造体３６ｄがトレイの凹部に嵌合して固定されるときに、裏返ることがない。また、中間構造体３６ｄの形状及び電極の配置が共に３回対称であるため、凹部に嵌合した中間構造体３６ｄがとり得る３通りの姿勢のうち、どの姿勢をとっても、電極の位置関係が等価となる。このため、複数の中間構造体３６ｄを相互に離隔して周期的に配列させた状態で、外部電極等を一括して形成することができる。本変形例における上記以外の構成、製造方法及び効果は、前述の第１の実施形態と同様である。
（第１の実施形態の第５の変形例）
次に、第５の変形例について説明する。
図２７（ａ）は、本変形例における中間構造体を例示する断面図であり、（ｂ）は中間構造体と凹部を例示する斜視図であり、（ｃ）は中間構造体が凹部に嵌合した状態を例示する斜視図である。
本変形例に係る半導体装置は、ツェナーダイオードチップである。
図２７（ａ）〜（ｃ）に示すように、本変形例の中間構造体３６ｅにおいては、半導体基板３０上に電極３２が形成されており、電極３２の上面上にバンプ３３が接合されている。半導体部材としての半導体基板３０にはツェナーダイオードが形成されており、その上下面に電極が接続される。上方から見て、中間構造体３６ｅの形状は正方形である。また、電極は半導体基板３０の表裏面に１つずつ設ければよいため、点対称に配置することができる。一方、整列機のトレイ１１２の上面には、複数の凹部１１１が形成されている。凹部１１１の形状は直方体である。
中間構造体３６ｅは、バンプ３３が上側に位置する姿勢であれば、凹部１１１に嵌合可能である。一方、バンプ３３が下側に位置する姿勢であると、バンプ３３が障害となり、中間構造体３６ｅは凹部１１１に嵌合できない。このため、中間構造体３６ｅは、必ずバンプ３３が上方を向いた姿勢で凹部１１１に嵌合して固定され、裏返しになって固定されることはない。また、中間構造体３６ｅの形状は４回対称であるため４通りの姿勢を取りうるが、電極の配置は点対称であるため、どのような姿勢をとっても電極の位置関係は等価である。本変形例における上記以外の構成、製造方法及び効果は、前述の第１の実施形態と同様である。
（第１の実施形態の第６の変形例）
次に、第６の変形例について説明する。
図２８（ａ）〜（ｄ）は、本変形例に係る半導体装置の製造方法を例示する断面図である。
先ず、図１〜図４に示す工程を実施する。
次に、図２８（ａ）に示すように、パッシベーション膜１３側にダイシングテープ３７を貼り付ける。
次に、図２８（ｂ）に示すように、裏面側、すなわち、結晶成長用基板１０側から幅広ダイシングを行い、溝１４ｂを形成する。
次に、図２８（ｃ）に示すように、溝１４ｂの内部に幅狭ダイシングを施して、溝１４ｂの底面に溝１４ａを形成する。溝１４ａは溝１４ｂよりも細く、基板１０を貫通する。これにより、溝１４ｂ及び溝１４ａによって基板１０がＬＥＤ層１１毎に切り分けられ、複数の中間構造体１６が作製される。
次に、図２８（ｄ）に示すように、基板１０側から、中間構造体１６の下面上及び側面上に、導電膜３８を形成する。導電膜３８は、被覆率が高い連続膜であることが好ましい。また、基板１０自体が導電性であり、基板１０と導電膜３８との間のコンタクト抵抗が低いことが好ましい。導電膜３８は、例えば、導電性ポリマーを塗布することによって形成してもよく、金属をスパッタすることによって形成してもよい。その後、ダイシングテープ３７を除去する。
以後の工程は、図７〜図２２に示す工程と同様である。なお、導電膜３８の大部分は、図２０（ａ）に示す工程において、結晶成長用基板１０を除去したときに、共に除去される。
次に、本変形例の効果について説明する。
本変形例においては、図２８（ｄ）に示す工程において、中間構造体１６の下面上及び側面上に導電膜３８を形成する。このため、図７に示す工程において、複数の中間構造体１６を整列機１００に投入したときに、静電気によって中間構造体１６が飛び散ることを防止できる。
また、図２８（ｄ）に示す工程において、導電膜３８を形成する際には、ダイシングテープ３７によって全ての中間構造体１６がウェーハ状の領域内に配列された状態でありながら、各中間構造体１６の側面が露出している。このため、導電膜３８の形成が容易であると共に、各中間構造体１６の側面における広い領域に導電膜３８を形成することができる。
本変形例における上記以外の構成、製造方法及び効果は、前述の第１の実施形態と同様である。
なお、本変形例においては、幅狭ダイシングによって溝１４ａを形成した後に導電膜３８を形成する例を示したが、幅広ダイシングによって溝１４ｂを形成した後、溝１４ａを形成する前に導電膜３８を形成してもよい。
（第１の実施形態の第７の変形例）
次に、第７の変形例について説明する。
図２９（ａ）及び（ｂ）は、本変形例に係る半導体装置の製造方法を例示する断面図である。
先ず、図１〜図４に示す工程を実施した後、図２８（ａ）に示す工程を実施する。
次に、図２９（ａ）に示すように、レーザ光１５０を、溝１４ｂの内部に対して、溝１４ｂの底面で焦点が合うように照射する。これにより、結晶成長用基板１０における溝１４ｂの直下域に相当する部分において、基板１０を形成するシリコンの結晶がレーザ光１５０のエネルギーにより変質して、結晶変質部３９が形成される。
次に、図２９（ｂ）に示すように、ダイシングテープ３７をエキスパンド（拡張）する。これにより、基板１０が結晶変質部３９において劈開し、基板１０が複数の中間構造体１６に個片化される。その後、前述の第６の変形例と同様に、中間構造体１６の下面上及び側面上に導電膜３８（図２８（ｃ）参照）を形成する。
以後の工程は、図７〜図２２に示す工程と同様である。
本変形例によれば、ブレードによるダイシングと比較して、レーザ光１５０の幅を細くすることができるため、チップの取り数を増やすことができる。この効果は、ＬＥＤチップのような極小チップでは、特に大きい。
本変形例における上記以外の構成、製造方法及び効果は、前述の第１の実施形態の第６の変形例と同様である。
（第１の実施形態の第８の変形例）
次に、第８の変形例について説明する。
図３０（ａ）及び（ｂ）は、本変形例に係る半導体装置の製造方法を例示する断面図である。
先ず、図１〜図４に示す工程を実施した後、図２８（ａ）及び（ｂ）に示す工程を実施し、図２９（ａ）に示す工程を実施する。
次に、図３０（ａ）に示すように、基板１０側から導電膜３８を形成する。このとき、基板１０の下面上及び溝１４ｂの内面上に導電膜３８が形成される。
次に、図３０（ｂ）に示すように、ダイシングテープ３７をエキスパンドする。これにより、基板１０が結晶変質部３９において劈開し、複数の中間構造体１６に個片化される。
以後の工程は、図７〜図２２に示す工程と同様である。
本変形例によれば、基板１０を個片化する前に導電膜３８を形成しているため、前述の第７の変形例と比較して、導電膜３８の形成がより容易である。一方、第７の変形例によれば、基板１０を個片化した後に導電膜３８を形成しているため、導電膜３８を中間構造体１６の側面におけるより広い領域に形成することができる。
本変形例における上記以外の構成、製造方法及び効果は、前述の第１の実施形態の第７の変形例と同様である。
（第２の実施形態）
次に、第２の実施形態について説明する。
本実施形態は、前述の第１の実施形態と同様に、中間構造体の表裏を非対称とすることにより、表裏の反転を防止する例である。但し、第１の実施形態とは逆に、中間構造体の上部を下部よりも小さくし、トレイの凹部に上部が嵌合するようにしている。また、本実施形態においては、第１の実施形態とは異なり、電極の配置が非回転対称であるが、中間構造体の形状も非回転対称とすることで、中間構造体が特定の姿勢で凹部に嵌合し、トレイに対して固定される。
先ず、本実施形態に係る半導体装置の製造方法について説明する。
図３１〜図３４は本実施形態に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図３５（ａ）及び（ｂ）、図３６は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
図３７〜図４４は、本実施形態に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
先ず、図３１（ａ）及び（ｂ）に示すように、半導体基板４０上に複数の半導体回路４１を形成する。半導体基板４０は例えばシリコンウェーハであり、半導体回路４１は、トランジスタ等の半導体素子上に配線層が形成されている。上方から見て、半導体回路４１はマトリクス状に配列されており、各半導体回路４１の形状は長方形である。なお、本明細書において、「長方形」には正方形も含まれる。
次に、各半導体回路４１上に電極４２を形成する。電極４２は、例えば１０個形成し、半導体回路４１の外縁に沿って環状に配列させる。１つの半導体回路４１上に形成された１０個の電極は、その役割が相互に異なる。従って、電極４２の配置は非回転対称である。
次に、図３２（ａ）及び（ｂ）に示すように、例えば、スタッドバンプボンダー（図示せず）を用いて、例えば金（Ａｕ）からなるバンプ４３を、各半導体回路４１上に形成された１つの電極４２上に形成する。このとき、バンプ４３は、各半導体回路４１における同じ位置に形成された電極４２上に設ける。また、電極４２は半導体回路４１の中心軸Ｃから外れた位置に配置されているため、バンプ４３も半導体回路４１の中心軸Ｃから外れた位置に配置される。
次に、図３３（ａ）及び（ｂ）に示すように、相対的に太いブレードを用いて、半導体基板４０の上面に溝４４ａを形成し、次に、相対的に細いブレードを用いて、溝４４ａの底面に溝４４ｂを形成する。溝４４ｂは溝４４ａよりも細くて深い。溝４４ａ及び４４ｂにより、半導体基板４０の上部が半導体回路４１毎に区画される。
次に、図３４（ａ）及び（ｂ）に示すように、半導体基板４０の裏面を溝４４ｂに到達するまで研削する。これにより、半導体基板４０が半導体回路４１毎に個片化され、複数の中間構造体４６になる。なお、図３３（ａ）及び（ｂ）に示す溝４４ａ及び４４ｂを形成する工程と、図３４（ａ）及び（ｂ）に示す裏面を研削する工程とは、順序を逆にしてもよい。各中間構造体４６においては、半導体基板４０及び半導体回路４１により、半導体部材としての集積回路が構成されている。
中間構造体４６の上部４６ａ、すなわち、電極４２が形成されている側の部分は、相対的に太い溝４４ａによって分割されているため、相対的に細い。一方、中間構造体４６の下部４６ｂ、すなわち、半導体基板４０側の部分は、相対的に細い溝４４ｂによって分割されているため、相対的に太い。従って、中間構造体４６の形状は、表裏非対称である。また、バンプ４３は中間構造体４６の中心軸Ｃから外れた位置に設けられているため、中間構造体４６の形状は非回転対称である。
次に、図３５（ａ）に示すように、複数の中間構造体４６を整列機のトレイ１２２上に投入する。トレイ１２２の上面には、複数の凹部１２１がマトリクス状に形成されている。各凹部１２１の形状は二段構成になっており、直方体形状の上部１２１ａの底面の１ヶ所に、上部１２１ａよりも小さな直方体形状の下部１２１ｂが形成されている。凹部１２１の上部１２１ａは、中間構造体４６の上部４６ａのうち、バンプ４３を除く部分が嵌合するような形状であり、下部１２１ｂは、バンプ４３が収納されるような形状である。一方、中間構造体４６の下部４６ｂは上部４６ａよりも大きいため、凹部１２１には嵌合しない。これにより、図３５（ｂ）に示すように、凹部１２１には中間構造体４６の上部４６ａが嵌合する。このとき、バンプ４３は下部１２１ｂに整合する必要があるため、中間構造体４６の姿勢は１通りに制約される。
次に、図３６に示すように、支持基板５０の下面上に設けられた粘着フィルム５１を、上方から中間構造体４６に被着させ、その後、上昇させる。これにより、中間構造体４６が凹部１２１から離脱する。
次に、図３７（ａ）及び（ｂ）に示すように、上下を反転させる。これにより、複数の中間構造体４６が、相互の位置関係を保ったまま、粘着フィルム５１を介して支持基板５０上に転写される。
次に、図３８（ａ）に示すように、例えば塗布法により、粘着フィルム５１上の全面に樹脂膜５２を形成する。樹脂膜５２は中間構造体４６を覆う。
次に、図３８（ｂ）に示すように、樹脂膜５２をエッチングして後退させ、中間構造体４６の上部４６ａの上部を露出させる。
次に、図３９（ａ）及び（ｂ）に示すように、例えば塗布法により、絶縁膜５３を形成する。次に、絶縁膜５３における電極４２の直上域に相当する部分を除去して、開口部５３ａを形成する。絶縁膜５３の開口部５３ａ内には、電極４２が露出する。また、バンプ４３は開口部５３ａを介して絶縁膜５３の上面から突出する。
次に、図４０（ａ）及び（ｂ）に示すように、例えばスパッタ法により、全面に金属を堆積させて、薄いシード層５４を形成する。次に、全面にレジスト膜を成膜し、パターニングして、レジストパターン（図示せず）を形成する。レジストパターンにおいては、後の工程においてメッキしたい領域を開口させる。次に、シード層５４をメッキ線として、例えば銅（Ｃｕ）等の金属を電解メッキする。このとき、レジストパターンが設けられていない領域に銅がメッキされる。次に、ウェット処理又はアッシング等により、レジストパターンを除去する。次に、ウェット処理を施して、シード層５４のうち、銅メッキ不在部に露出している部分を除去する。
これにより、絶縁膜５３上に、例えば銅からなる再配線層５５が形成される。各再配線層５５には、アーム状の配線部５５ａ及び円板状のパッド部５５ｂが設けられている。配線部５５ａの一端は、各開口部５３ａを介して、各電極４２に接続される。バンプ４３が接合されている電極４２は、バンプ４３を介して、配線部５５ａに接続される。あるいは、バンプ４３が配線部５５ａの内部に包み込まれた形で、配線部５５ａと電極４２が直接接続される。また、上方から見て、配線部５５ａのうち少なくとも一部の他端及びパッド部５５ｂの全体は、中間構造体４６の外側に延出している。
次に、図４１（ａ）及び（ｂ）に示すように、絶縁材料を堆積させて、ソルダーレジスト５６を形成する。次に、ソルダーレジスト５６を露光及び現像することにより、ソルダーレジスト５６におけるパッド部５５ｂの直上域を除去して、開口部５６ａを形成する。
次に、図４２（ａ）及び（ｂ）に示すように、必要に応じて支持基板５０の裏面を研削して薄くする。なお、支持基板５０を剥離してもよい。
次に、図４３（ａ）及び（ｂ）に示すように、再配線層５５のパッド部５５ｂ上にＢＧＡ（Ball Grid Array）ボール５７を形成する。ＢＧＡボール５７は、開口部５６ａを介してソルダーレジスト５６の上面から突出する。
次に、図４４（ａ）及び（ｂ）に示すように、支持基板５０、粘着フィルム５１、樹脂膜５２、絶縁膜５３及びソルダーレジスト５６をダイシングして、半導体基板４０毎に個片化する。これにより、複数の半導体装置２が製造される。
次に、本実施形態に係る半導体装置２の構成について説明する。
図４４（ａ）及び（ｂ）に示すように、上方から見て、中間構造体４６の形状は長方形であり、上部４６ａは下部４６ｂよりも小さい。中間構造体４６においては、半導体基板４０上に半導体回路４１が設けられており、半導体回路４１上に複数、例えば１０枚の電極４２が設けられており、１枚の電極４２上には例えば金からなるバンプ４３が設けられている。
中間構造体４６の周囲には樹脂膜５２が設けられており、樹脂膜５２上及び中間構造体４６上には絶縁膜５３が設けられている。絶縁膜５３上には、電極４２にほぼ対応した数の再配線層５５が設けられている。各再配線層５５は例えば銅からなり、配線部５５ａ及びパッド部５５ｂが一体的に形成されている。上方から見て、配線部５５ａの一部及びパッド部５５ｂの全体は、半導体基板４０及び半導体回路４１の外側に延出している。配線部５５ａは絶縁膜５３の開口部５３ａを介して電極４２に接続されており、パッド部５５ｂはその上に設けられたＢＧＡボール５７に接続されている。絶縁膜５３上には、再配線層５５の全体及びＢＧＡボール５７の下部を覆うように、絶縁性のソルダーレジスト５６が設けられている。
次に、本実施形態の効果について説明する。
本実施形態においても、前述の第１の実施形態と同様に、再配線層５５を半導体基板４０の直上域に外側まで延出させて、ＢＧＡボール５７を半導体基板４０の直上域の外部に配置することができるため、半導体装置２は、放熱性が高く、取り扱いが容易である。また、半導体装置２が汎用品である場合には、パッケージサイズを統一することができる。さらに、電極４２の数およびそれに相当するＢＧＡボール５７の数が多い場合においても、ＢＧＡボール５７を半導体装置２のサイズよりも広い領域に配置することができるため、基板実装に必要な大きさとピッチを確保することができる。
更に、図３５（ａ）及び（ｂ）に示すように、中間構造体４６の形状を表裏非対称且つ非回転対称とし、トレイ１２２の凹部１２１の形状を中間構造体４６の上部４６ａが嵌合し下部４６ｂが嵌合しない形状とすることにより、複数の中間構造体４６を容易に、一通りの姿勢で相互に離隔してマトリクス状に整列させることができる。この結果、複数の半導体装置２を一括して製造することができ、製造コストを低減することができる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
（第３の実施形態）
次に、第３の実施形態について説明する。
本実施形態は、中間構造体の形状を、非回転対称且つ非鏡像対称とする例である。また、トレイの凹部の形状も、中間構造体に整合するような形状とする。これにより、中間構造体がトレイの凹部に嵌合するときは、中間構造体の姿勢は一通りに制約される。すなわち、中間構造体は裏返ることがなく、且つ、特定の方向に向く。
図４５は、本実施形態に係る半導体装置の製造方法を例示する平面図である。
図４５は、複数の中間構造体６１を個片化した工程を示している。図４５に示すように、上方から見て、中間構造体６１の形状は等脚台形ではない台形である。このため、中間構造体６１の形状は非回転対称であり、且つ、非鏡像対称である。中間構造体６１をブレードダイシングのみによって個片化することは困難であるが、例えば、レーザ加工又はＲＩＥを用いればよい。本実施形態における上記以外の構成、製造方法及び効果は、前述の第１の実施形態と同様である。
（第３の実施形態の変形例）
次に、第３の実施形態の変形例について説明する。
図４６は、本変形例に係る半導体装置の製造方法を例示する平面図である。
図４６に示すように、本変形例においては、中間構造体６２の形状を、直方体から所謂Ｃ面取りをした五角柱形状とする。これによっても、中間構造体６２の形状を非回転対称且つ非鏡像対称とすることができる。本変形例における上記以外の構成、製造方法及び効果は、前述の第３の実施形態と同様である。
（第４の実施形態）
次に、第４の実施形態について説明する。
本実施形態は、前述の第１〜第３の実施形態又はその変形例において説明した中間構造体のうち、２つの中間構造体を１つのパッケージに混載させる例である。この場合、整列機のトレイには２種類の凹部を形成し、第１の凹部には第１の中間構造体のみが嵌合し、第２の中間構造体は嵌合しないようにし、第２の凹部には第２の中間構造体のみが嵌合し、第１の中間構造体は嵌合しないようにする。
先ず、本実施形態に係る半導体装置の製造方法について説明する。
図４７及び図４８は、本実施形態に係る半導体装置の製造方法を例示する斜視図である。
図４９〜図５６は本実施形態に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図５７（ａ）及び（ｂ）、図５８は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
図４７に示すように、本実施形態は、前述の第１の実施形態の第４の変形例において示した中間構造体３６ｄ（図２６（ａ）〜（ｃ）参照）と、第１の実施形態の第５の変形例において示した中間構造体３６ｅ（図２７（ａ）〜（ｃ）参照）とを、１つのパッケージに混載させる例である。中間構造体３６ｄは半導体部材としてＬＥＤ層を含んでおり、中間構造体３６ｅは半導体部材としてツェナーダイオードを含んでいる。このため、本実施形態において製造される半導体装置４（図５８参照）は、ツェナーダイオード付きのＬＥＤパッケージである。また、前述の如く、中間構造体３６ｄの形状及び電極の配置は３回対称であり、中間構造体３６ｅの形状及び電極の配置は４回対称である。
先ず、トレイ１３２が設けられた整列機を用意する。トレイ１３２には、製造しようとする半導体装置４に相当する複数の領域がマトリクス状に配列されており、各領域には、２種類の凹部１３１ｄ及び１３１ｅが１つずつ形成されている。各領域内における凹部１３１ｄ及び１３１ｅの位置は、領域間で相互に同一である。凹部１３１ｄの形状は三角柱形状であり、中間構造体３６ｄの下部は嵌合するが、中間構造体３６ｄの上部及び中間構造体３６ｅは嵌合しないような形状である。凹部１３１ｅの形状は直方体形状であり、中間構造体３６ｅの下部、すなわち、バンプ３３が設けられていない側の部分は嵌合するが、中間構造体３６ｅの上部、すなわち、バンプ３３が設けられている側の部分及び中間構造体３６ｄは嵌合しないような形状である。
そして、トレイ１３２上に複数の中間構造体３６ｄ及び複数の中間構造体３６ｅを投入する。そして、振動手段（図示せず）により、トレイ１３２を振動させて、トレイ１３２上で中間構造体３６ｄ及び３６ｅを転がす。
これにより、図４８に示すように、トレイ１３２の凹部１３１ｄに中間構造体３６ｄの下部が嵌合し、凹部１３１ｅに中間構造体１３１ｅの下部が嵌合する。この結果、中間構造体３６ｄ及び３６ｅが一定の位置関係で固定されて対をなし、この対がマトリクス状に配列される。このとき、凹部１３１ｄ及び中間構造体３６ｄの形状は３回対称であるため、中間構造体３６ｄは３通りの姿勢を取りうるが、どの姿勢をとっても電極の位置関係は等価である。同様に、中間構造体３６ｅの形状は４回対称であるため、中間構造体３６ｅは４通りの姿勢を取りうるが、どの姿勢をとっても電極の位置関係は等価である。
次に、図４９（ａ）及び（ｂ）に示すように、トレイ１３２上において配列された中間構造体３６ｄ及び３６ｅを、例えばポーラスチャック（図示せず）等を用いてピックアップし、支持基板５０上に転写する。支持基板５０上には粘着フィルム５１が貼付されている。なお、図４９（ａ）において二点鎖線で描かれた枠は、半導体装置４となる予定の領域を示している。以後の図においても同様である。
次に、図５０（ａ）及び（ｂ）に示すように、粘着フィルム５１上の全面に樹脂膜５２を形成し、中間構造体３６ｄ及び３６ｅを埋め込む。次に、樹脂膜５２をエッチングして、中間構造体３６ｄの上部及び中間構造体３６ｅの上部を露出させる。次に、絶縁膜５３を成膜し、パターニングして、ｎ電極１２ａ、ｐ電極１２ｂ、電極３２の直上域に、開口部５３ａを形成する。
次に、全面に例えば銅からなるシード層６４を形成し、その上にレジストパターン（図示せず）を形成し、銅を電解メッキする。これにより、再配線層６５ａ及び６５ｂを形成する。再配線層６５ａはシード層６４を介して中間構造体３６ｄのｎ電極１２ａに接続される。再配線層６５ｂはシード層６４を介して中間構造体３６ｄのｐ電極１２ｂに接続されると共に、シード層６４及びバンプ３３を介して中間構造体３６ｅの電極３２に接続される。
次に、再びレジストパターン（図示せず）を形成し、銅メッキする。次に、アッシング等によりレジストパターンを除去し、エッチング等によりシード層６４の露出部分を除去する。これにより、ｎピラー６７ａ及びｐピラー６７ｂが形成される。ｎピラー６７ａは再配線層６５ａに接続される。ｐピラー６７ｂは再配線層６５ｂに接続される。
次に、図５１に示すように、全面に封止樹脂膜６８を成膜し、ｎピラー６７ａ及びｐピラー６７ｂを埋め込む。
次に、図５２（ａ）及び（ｂ）に示すように、表裏を反転させて、支持基板５０（図５１参照）及び粘着フィルム５１（図５１参照）を除去する。次に、樹脂膜５２（図５１参照）を除去する。これにより、絶縁膜５３から結晶成長用基板１０及び半導体基板３０が露出する。
次に、図５３（ａ）及び（ｂ）に示すように、半導体基板３０の露出部分を覆うように、保護膜６９を形成する。次に、結晶成長用基板１０（図５２（ｂ）参照）を除去して、ＬＥＤ層１１を露出させる。
次に、図５４（ａ）及び（ｂ）に示すように、フロスト処理を施して、ＬＥＤ層１１の露出面に微細な凹凸を形成する。
次に、図５５（ａ）及び（ｂ）に示すように、全面に透明絶縁膜７１を形成する。次に、フォトレジスト（図示せず）を形成し、これを露光及び現像した後、ＲＩＥによって透明絶縁膜７１をパターニングし、これをハードマスクとしてＲＩＥ等の異方性エッチングを施す。これにより、透明絶縁膜７１及び絶縁膜５３における再配線層５５ａの直上域に相当する部分の一部にビアホール７２ａを形成すると共に、透明絶縁膜７１及び保護膜６９における半導体基板３０の直上域に相当する部分の一部にビアホール７２ｂを形成する。
次に、図５６（ａ）及び（ｂ）に示すように、ビアホール７２ａ及び７２ｂの内部、並びに、透明絶縁膜７１上におけるビアホール７２ａ及び７２ｂの直上域を繋ぐ領域に、ＥＳＤ（Electrostatic Discharge：静電気放電）保護用配線７３を形成する。
次に、図５７（ａ）に示すように、透明絶縁膜７１上の全面に、ＥＳＤ保護用配線７３を覆うように、蛍光体膜７４を形成する。
次に、図５７（ｂ）に示すように、封止樹脂膜６８を下面（裏面）側から研削し、ｎピラー６７ａの下面及びｐピラー６７ｂの下面を露出させる。
次に、図５８に示すように、ダイシングにより個片化する。これにより、複数の半導体装置４が製造される。
以下、本実施形態に係る半導体装置４の構成について説明する。
図５９は、本実施形態におけるＬＥＤ層と半導体基板との形状を比較する図である。
図５８に示すように、半導体装置４の形状は直方体形状である。半導体装置４においては、下方から上方に向かって、封止樹脂膜６８、絶縁膜５３、透明絶縁膜７１及び蛍光体膜７４がこの順に積層されている。封止樹脂膜６８内には、ｎピラー６７ａ、ｐピラー６７ｂ、再配線層６５ａ、再配線層６５ｂが設けられている。
ｎピラー６７ａ及び再配線層６５ａは相互に接続されており、封止樹脂膜６８を貫通している。ｐピラー６７ｂ及び再配線層６５ｂは相互に接続されており、封止樹脂膜６８を貫通している。ｎピラー６７ａの下面及びｐピラー６７ｂの下面は半導体装置４の下面において露出している。再配線層６５ａ及び６５ｂの上面上には、シード層６４が設けられている。
絶縁膜５３内には、ＬＥＤ層１１が設けられている。ＬＥＤ層１１においては、下方から上方に向かってｐ形ＧａＮ層１１ｂ、活性層（図示せず）及びｎ形ＧａＮ層１１ａがこの順に積層されており、ＬＥＤ層１１の上面にはフロスト処理が施されている。ｎ形ＧａＮ層１１ａはｎ電極１２ａを介して再配線層６５ａに接続されており、ｐ形ＧａＮ層１１ｂはｐ電極１２ｂを介して再配線層６５ｂに接続されている。下方から見て、ＬＥＤ層１１の形状は正三角形であり、ｎ電極１２ａは正三角形の各角部に配置されている。また、絶縁膜５３内には、バンプ３３が設けられており、再配線層６５ｂに接続されている。
蛍光体膜７４内にはツェナーダイオードを構成する半導体基板３０が設けられている。半導体基板３０の下面は電極３２及びバンプ３３を介して再配線層６５ｂに接続されている。下方から見て、半導体基板３０の形状は正方形であり、電極３２の配置は点対称である。また、半導体基板３０の側面及び上面の端部は、保護膜６９によって覆われている。透明絶縁膜７１は、絶縁膜５３、ＬＥＤ層１１、保護膜６９の上面を覆っている。そして、透明絶縁膜７１と蛍光体膜７４との間には、ＥＳＤ配線７３が設けられている。ＥＳＤ配線７３の一端は、絶縁膜５３に形成されたビアホール７２ａを介して再配線層６５ａに接続されており、他端は、保護膜６９に形成されたビアホール７２ｂを介して半導体基板３０の上面に接続されている。
このような構成により、外部電極であるｎピラー６７ａとｐピラー６７ｂとの間には、（ｎピラー６７ａ−再配線層６５ａ−ｎ電極１２ａ−ＬＥＤ層１１−ｐ電極１２ｂ−再配線層６５ｂ−ｐピラー６７ｂ）という第１の電流経路と、（ｎピラー６７ａ−再配線層６５ａ−ＥＳＤ配線７３−半導体基板３０−電極３２−バンプ３３−再配線層６５ｂ−ｐピラー６７ｂ）という第２の電流経路が、相互に並列に形成される。この結果、ｎピラー６７ａとｐピラー６７ｂとの間にＬＥＤ層１１及び半導体基板３０が相互に並列に接続されたツェナーダイオード付きのＬＥＤパッケージが実現される。
また、図５９に示すように、第１の半導体部材としてのＬＥＤ層１１の上方から見た外縁と、第２の半導体部材としての半導体基板３０の上方から見た外縁とを、仮想的に重ねると、ＬＥＤ層１１の外縁と半導体基板３０の外縁とは必ず交差する。更に、下方から見て、ｎピラー６７ａの一部はＬＥＤ層１１の外側に延出しており、ｐピラー６７ｂの一部はＬＥＤ層１１及び半導体基板３０の外側に延出している。
次に、本実施形態の効果について説明する。
本実施形態においては、図４７に示すように、ＬＥＤ層１１を含む中間構造体３６ｄの形状及び電極配置を３回対称とし、ツェナーダイオードを含む中間構造体３６ｅの形状及び電極配置を４回対称としている。また、トレイ１３２の凹部１３１ｄを、中間構造体６４ｄの下部のみが嵌合可能な形状とし、凹部１３１ｅを、中間構造体６４ｅの下部のみが嵌合可能な形状としている。これにより、中間構造体６４ｄ及び６４ｅを、相互に離隔した一定の位置関係を保持し、等価な電極配置を実現した状態で、周期的に配列させることができる。この結果、複数の半導体装置４について、再配線層６５ａ及び６５ｂ、ｎピラー６７ａ及びｐピラー６７ｂ、ＥＳＤ配線７３等を一括して形成することができ、製造コストを低減することができる。本実施形態における上記以外の製造方法、構成及び効果は、前述の第１又は第２の実施形態と同様である。
（第５の実施形態）
次に、第５の実施形態について説明する。
本実施形態は、前述の第４の実施形態と同様に、２つの中間構造体を１つのパッケージに混載させる例であるが、中間構造体の上方から見た形状をいずれも長方形とする点が異なっている。この場合は、長方形の各辺の長さに所定の関係性を持たせることにより、トレイの凹部に選択的に嵌合させることができる。
図６０（ａ）は本実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は半導体装置を例示する平面図であり、（ｃ）は半導体部材の形状の関係を例示する図である。
図６０（ａ）に示すように、本実施形態においては、整列機のトレイ１４２上に２種類の中間構造体８１ａ及び８１ｂを投入する。中間構造体８１ａの上面全体には半導体部材８２ａが設けられており、中間構造体８１ｂの上面全体には半導体部材８２ｂが設けられている。中間構造体８１ａ及び８２ｂの形状は、表裏非対称である。
上方から見て、中間構造体８１ａ及び８１ｂの形状はいずれも長方形であるが、その寸法は相互に異なっている。上方から見て、中間構造体８１ａの長辺の長さをＬａとし、短辺の長さをＷａとし、中間構造体８１ｂの長辺の長さをＬｂとし、短辺の長さをＷｂとしたとき、中間構造体８１ａの長辺Ｌａは中間構造体８１ｂの長辺Ｌｂよりも長く、中間構造体８１ｂの短辺Ｗｂは中間構造体８１ａの短辺Ｗａよりも長い。すなわち、長さＬａ、Ｗａ、Ｌｂ、Ｗｂは、下記数式（１）及び（２）の関係を満たす。なお、前述の如く、長方形には正方形が含まれるが、中間構造体の形状が正方形である場合には、その短辺の長さと長辺の長さは相互に等しい。
Ｌａ＞Ｌｂ （１）
Ｗａ＜Ｗｂ （２）
一方、トレイ１４２の上面には、中間構造体８１ａの下部が嵌合し中間構造体８１ｂが嵌合しない凹部１４１ａと、中間構造体８１ｂの下部が嵌合し中間構造体８１ａが嵌合しない凹部１４１ｂが形成されている。
このようなトレイ１４２を用いれば、中間構造体８１ａ及び８１ｂを規則的に整列させることができる。そして、前述の第４の実施形態と同様な方法により、外部電極８３ａ及び８４ｂを一括して形成することにより、複数の半導体装置５を製造する。
以下、本実施形態に係る半導体装置５の構成について説明する。
図６０（ｂ）に示すように、完成後の半導体装置５においては、半導体部材８２ａ及び８２ｂが相互に離隔して設けられている。半導体部材８２ａは例えば集積回路を含み、半導体部材８２ｂは例えば受動素子を含む。また、半導体装置５においては、半導体部材８２ａに接続された外部電極８３ａが複数本設けられており、半導体部材８２ｂに接続された外部電極８３ｂが複数本設けられている。上方から見て、各外部電極８３ａの一部は半導体部材８２ａの外側に延出しており、各外部電極８３ｂの一部は半導体部材８２ｂの外側に延出している。外部電極８３ａ及び８３ｂは、半導体装置５の外面において露出している。さらに、半導体部材８２ａと半導体部材８２ｂとを、直接結線する電極を形成しても構わない。またこの場合、当該結線部には半導体装置５の外面に露出する部分を設けなくても構わない。
図６０（ｃ）に示すように、半導体部材８２ａの上方から見た外縁と半導体部材８２ｂの上方から見た外縁とを仮想的に重ねると、これらの外縁同士は必ず交差する。
本実施形態における上記以外の製造方法、構成及び効果は、前述の第４の実施形態と同様である。
（第５の実施形態の変形例）
次に、第５の実施形態の変形例について説明する。
前述の第５の実施形態においては、２個の中間構造体を混載させて１つの半導体装置を製造する例を示したが、混載させる中間構造体の数は２個には限定されず、３個以上であってもよい。この場合も、中間構造体の上方から見た外縁同士を重ねたときに、外縁同士が必ず交差するように中間構造体の形状を選択すれば、トレイの各凹部に特定の中間構造体を選択的に嵌合させることができ、複数種類の中間構造体を所定の位置関係を実現した状態で整列させることができる。
図６１（ａ）〜（ｄ）は、本変形例における中間構造体の形状を比較する図である。
図６１（ａ）〜（ｄ）に示すように、本変形例においては、中間構造体の種類数をｍ（ｍは２以上の整数）とし、中間構造体の上方から見た形状は全て長方形とする。そして、ｉ番目（ｉは１以上（ｍ−１）以下の整数）の中間構造体８６ｉの長辺の長さをＬｉとし、短辺の長さをＷｉとするとき、下記数式（３）及び（４）を満たす。
Ｌｉ＞Ｌｉ＋１ （３）
Ｗｉ＜Ｗｉ＋１ （４）
本変形例によっても、前述の第５の実施形態と同様な効果を得ることができる。本変形例における上記以外の製造方法、構成及び効果は、前述の第５の実施形態と同様である。
（第６の実施形態）
次に、第６の実施形態について説明する。
本実施形態は、ＬＥＤ層の側方に反射膜を形成した例である。
先ず、本実施形態に係る半導体装置の製造方法について説明する。
図６２〜図６８は、本実施形態に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図６９（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を例示する図であり、（ａ）は中間構造体を結晶成長用基板側から見た平面図であり、（ｂ）はＬＥＤ層側から見た平面図であり、（ｃ）は（ｂ）に示すＡ−Ａ’線による断面図である。
図７０は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
図７１（ａ）は、本実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図７２〜図７５は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
図７６〜図８９は、本実施形態に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
先ず、図６２（ａ）及び（ｂ）に示すように、結晶成長用基板１０上に、例えば、ＭＯ−ＣＶＤにより、ｎ形ＧａＮ層１１ａ、活性層１１ｃ及びｐ形ＧａＮ層１１ｂをこの順にエピタキシャル成長させる。これにより、ＬＥＤ層１１を形成する。
次に、図６３（ａ）及び（ｂ）に示すように、例えばＲＩＥ法により、ＬＥＤ層１１に対してハイメサ加工を施す。これにより、ＬＥＤ層１１をマトリクス状に配列された複数の部分に分断する。上方から見て、各部分の形状は長方形とする。次に、ＬＥＤ層１１に対してｐメサ加工を施す。これにより、分断された各ＬＥＤ層１１の４ヶ所の角部において、ｐ形ＧａＮ層１１ｂ及び活性層を除去することにより、上面にｎ形ＧａＮ層１１ａを露出させ、残りの十字形の部分において、上面にｐ形ＧａＮ層１１ｂを露出させる。次に、例えばＰＶＤ法等により導電膜を形成し、例えばウェット処理又はリフトオフ法等によりパターニングすることにより、ｎ形ＧａＮ層１１ａ上にｎ電極１２ａを形成すると共に、ｐ形ＧａＮ層１１ｂ上にｐ電極１２ｂを形成する。
次に、図６４（ａ）及び（ｂ）に示すように、例えばＣＶＤ法により、全面にパッシベーション膜１３を形成する。次に、例えばＲＩＥ法によりパッシベーション膜１３を加工し、ｎ電極１２ａ上及びｐ電極１２ｂ上において開口させる。
次に、図６５（ａ）及び（ｂ）に示すように、例えばＰＶＤ法により、アルミニウム（Ａｌ）、銀（Ａｇ）又は白金（Ｐｔ）等の光反射率が高い金属材料を堆積させて、全面に反射金属層１６１を形成する。反射金属層１６１は、ＬＥＤ層１１の上面上に形成され、パッシベーション膜１３の開口部を介して、ｎ電極１２ａ及びｐ電極１２ｂに接続される。また、反射金属層１６１はＬＥＤ層１１の側面上にも形成される。次に、反射金属層１６１をパターニングして、ｎ電極１２ａに接続された部分と、ｐ電極１２ｂに接続された部分とを分離させる。
次に、図６６（ａ）及び（ｂ）に示すように、基板１０上にＬＥＤ層１１等が形成された構造体をダイシングテープ３７に貼り付ける。このとき、構造体の上面、すなわち、反射金属層１６１がダイシングテープ３７に接着されるようにする。次に、ダイシングテープ３７及び構造体を反転させて、基板１０の下面、すなわち、ＬＥＤ層１１が形成されていない側の面に、例えばダイヤモンドブレード（図示せず）を用いて、溝１４ｂを格子状に形成する。
次に、図６７（ａ）及び（ｂ）に示すように、レーザ光、例えばＹＡＧレーザ光を溝１４ｂ内に照射する。このとき、レーザ光の焦点が基板１０の内部に位置するようにする。これにより、基板１０の一部を改質し、改質部１６２を形成する。改質部１６２においては、基板１０の結晶が崩れて脆くなる。次に、全面に帯電防止膜１６３を成膜する。帯電防止膜１６３としては、基板１０との密着性が高く、表面が酸化しにくい導電性の膜が好ましく、例えば、チタン（Ｔｉ）／チタン窒化物（ＴｉＮ）積層膜、金（Ａｕ）膜、若しくは白金（Ｐｔ）膜等の金属膜、又は、導電性樹脂膜を用いることができる。金属膜は例えばＰＶＤ法又はメッキ法により成膜することができ、導電性樹脂膜は例えば、スプレー等によって成膜することができる。なお、帯電防止膜１６３を成膜した後、レーザ光を照射して改質部１６２を形成してもよい。
次に、図６８（ａ）及び（ｂ）に示すように、ダイシングテープ３７を拡張（エキスパンド）する。これにより、周囲よりも脆い改質部１６２が破断し、基板１０がＬＥＤ層１１毎に個片化される。この結果、ＬＥＤ層１１毎に中間構造体１６４が作製される。
図６９（ａ）〜（ｃ）に示すように、中間構造体１６４においては、基板１０上にＬＥＤ層１１が設けられている。ＬＥＤ層１１においては、ｎ形ＧａＮ層１１ａ、活性層１１ｃ及びｐ形ＧａＮ層１１ｂがこの順に積層されている。ＬＥＤ層１１の角部においては、上面がｎ形ＧａＮ層１１ａによって構成されており、それ以外の部分においては、上面がｐ形ＧａＮ層１１ｂによって構成されている。
ｎ形ＧａＮ層１１ａの上面上にはｎ電極１２ａが設けられており、ｐ形ＧａＮ層１１ｂの上面上にはｐ電極１２ｂが設けられている。ＬＥＤ層１１の側面及び上面を覆うようにパッシベーション膜１３が設けられており、その外側には反射金属層１６１が設けられている。反射金属層１６１のうち、ｐ形ＧａＮ層１１ｂの直上域に位置する部分は、パッシベーション膜１３の開口部を介してｐ電極１２ｂに接続されており、ｎ形ＧａＮ層１１ａの直上域及びＬＥＤ層１１の側方に位置する部分は、パッシベーション膜１３の開口部を介してｎ電極１２ａに接続されている。
一方、基板１０の下面には直方体の凸部が形成されている。また、基板１０の下面上には、帯電防止膜１６３が設けられている。以下、基板１０の凸部及びその下面上及び側面上に設けられた帯電防止膜１６３を中間構造体１６４の下部１６４ａといい、それ以外の部分を中間構造体１６４の上部１６４ｂという。下部１６４ａは上部１６４ｂよりも細い。
一方、図７０に示すように、整列機１００（図７参照）のトレイ１６６を用意する。トレイ１６６の上面には凹部１６７が形成されている。上方から見て、凹部１６７はマトリクス状に配列されている。凹部１６７は二段構成となっており、上部１６７ａの下面中央部に下部１６７ｂが形成されている。上部１６７ａ及び下部１６７ｂの形状はそれぞれ直方体である。凹部１６７の下部１６７ｂは、中間構造体１６４の下部１６４ａは嵌合するが上部１６４ｂは嵌合しないような形状である。また、凹部１６７の上部１６７ａは、中間構造体１６４の上部１６４ｂが嵌合するような大きさである。そして、トレイ１６６上に中間構造体１６４を投入し、トレイ１６６を振動させる。これにより、中間構造体１６４がトレイ１６６上をランダムに転がる。
これにより、図７１（ａ）及び（ｂ）に示すように、中間構造体１６４の下部１６４ａが凹部１６７の下部１６７ｂに嵌合し、中間構造体１６４の上部１６４ｂの下部が凹部１６７の上部１６７ａに嵌合することにより、中間構造体１６４が凹部１６７内で固定され、それ以上は転がらなくなる。この結果、複数の中間構造体１６４が相互に離隔して且つ周期的にマトリクス状に整列する。このとき、中間構造体１６４の上下の向きは固定される。なお、中間構造体１６４の平面形状は長方形であるため２回対称であり、相互に反対の２つの向きを取り得るが、中間構造体１６４は電極配置も２回対称であるため、問題は生じない。
次に、図７２に示すように、耐熱テープ１６９に中間構造体１６４の上面を接着させた後、耐熱テープ１６９をトレイ１６６から遠ざける方向に移動させることにより、中間構造体１６４をトレイ１６６の凹部１６７から取り出す。このとき、中間構造体１６４のｐメサ部の段差は数ミクロン程度であり、耐熱テープ１６９の厚さは数ミリメートル程度であるため、ｐメサ部は耐熱テープ１６９内に埋め込まれる。なお、耐熱テープ１６９の代わりに、支持基板上に粘着層を形成したウェーハサポートシステムを用いてもよい。
次に、図７３に示すように、上下を反転させて、耐熱テープ１６９上に中間構造体１６４を配置する。
次に、図７４に示すように、例えば塗布法又はモールド法により、中間構造体１６４を埋め込むように、耐熱テープ１６９上に補強絶縁樹脂膜１７０を形成する。補強絶縁樹脂膜１７０は光を反射する樹脂膜であることが好ましく、例えば、チタン酸化物を混合した樹脂膜とすることができる。なお、補強絶縁樹脂膜１７０は透明であってもよい。この場合、樹脂材料は、例えば、シリコーン樹脂又はアクリル樹脂等の透明で耐光性が優れた材料であることが好ましいが、エポキシ樹脂であってもよい。
次に、図７５に示すように、補強絶縁樹脂膜１７０から耐熱テープ１６９を剥離する。このとき、中間構造体１６４は補強絶縁樹脂膜１７０内に残留し、ｐメサ部が露出する。
次に、図７６に示すように、補強絶縁樹脂膜１７０の上下を反転させて、補強絶縁樹脂膜１７０の上面に中間構造体１６４のｐメサ部を露出させる。
次に、図７７に示すように、補強絶縁樹脂膜１７０上に、中間構造体１６４の露出部分を覆うように、全面に絶縁膜１７１を形成し、反射金属層１６１の一部が露出するように開口する。絶縁膜１７１は無機膜であってもよく、有機膜であってもよい。絶縁膜１７１として無機膜を用いる場合は、例えばＰＶＤ法又はＣＶＤ法によって成膜し、フォトリソグラフィ及びＲＩＥ法により加工する。絶縁膜１７１として有機膜を用いる場合は、例えばスピンコート法によって成膜し、感光性であれば露光及び現像を行って加工し、非感光性であれば、フォトリソグラフィ後ウェット処理により現像するか、又は、ハードマスクを形成し、フォトリソグラフィ後ＲＩＥ法によって加工する。
次に、図７８に示すように、例えばＰＶＤ法により、全面にシード層１７２を形成する。例えば、チタン（Ｔｉ）／銅（Ｃｕ）積層膜、又は、アルミニウム（Ａｌ）／銅（Ｃｕ）積層膜をスパッタ法により成膜する。
次に、図７９（ａ）及び（ｂ）に示すように、厚膜レジスト１７３を形成し、これをパターニングする。これにより、厚膜レジスト１７３を格子状に加工し、ｎ電極１２ａが露出した領域と、ｐ電極１２ｂが露出した領域とを区画する。次に、全面に銅（Ｃｕ）を電界メッキ法により成膜する。これにより、厚膜レジスト１７３が形成されていない領域に銅配線層１７４が形成される。このとき、厚膜レジスト１７３の上部は銅配線層１７４の上面から突出するため、銅配線層１７４は厚膜レジスト１７３によって区画化される。そして、区画化された銅配線層１７４の各部分は、シード層１７２を介して、ｎ電極１２ａ又はｐ電極１２ｂに接続される。
次に、図８０（ａ）及び（ｂ）に示すように、厚膜レジスト１７３を覆うように、銅配線層１７４上に厚膜レジスト１７５を形成し、パターニングする。次に、全面に銅（Ｃｕ）を電界メッキ法により成膜することにより、厚膜レジスト１７５が形成されていない領域に銅ピラー１７６を形成する。銅ピラー１７６は銅配線層１７４に接続される。
次に、図８１（ａ）及び（ｂ）に示すように、ウェット処理又はアッシング処理を施すことにより、厚膜レジスト１７５及び厚膜レジスト１７３（図８０（ｂ）参照）を除去する。次に、銅ピラー１７６及び銅配線層１７４をマスクとしてエッチングを施し、シード層１７２を除去する。これにより、ｎ電極１２ａに接続された銅配線層１７４及び銅ピラー１７６と、ｐ電極１２ｂに接続された銅配線層１７４及び銅ピラー１７６とが相互に電気的に分離される。
次に、図８２（ａ）及び（ｂ）に示すように、例えば、スクリーン印刷法又は圧縮成形法により、エポキシ樹脂、ポリイミド樹脂又はシリコーン樹脂を塗布することにより、補強絶縁樹脂膜１７０上に、銅配線層１７４及び銅ピラー１７６を覆うように、補強絶縁樹脂膜１７８を形成する。
次に、図８３（ａ）及び（ｂ）に示すように、例えばバックサイドグラインダー等の方法により、補強絶縁樹脂膜１７０を下面側から研削し、薄膜化する。これにより、中間構造体１６４の下部１６４ａも除去され、基板１０が露出する。
次に、図８４（ａ）及び（ｂ）に示すように、上下を反転させる。
次に、図８５（ａ）及び（ｂ）に示すように、結晶成長用基板１０を除去する。例えば、基板１０がシリコンにより形成されている場合には、ウェットエッチング又はドライエッチングにより除去する。基板１０がサファイアにより形成されている場合には、エキシマレーザを照射してリフトオフするか、前述の図８４（ａ）及び（ｂ）に示す工程において、基板１０が消失するまで研削する。これにより、ＬＥＤ層１１が露出する。
次に、図８６（ａ）及び（ｂ）に示すように、ＬＥＤ層１１に対して粗面化処理を施す。例えば、強アルカリ水溶液を用いたウェットエッチングを行い、ｎ形ＧａＮ層１１ａの結晶異方性を利用して凹凸を形成してもよく、パターニングされたマスクを用いてＲＩＥ等のエッチングを行い、凹凸を形成してもよい。
次に、図８７（ａ）及び（ｂ）に示すように、例えばスクリーン印刷等により、補強絶縁樹脂膜１７０上に蛍光体膜１７９を形成する。
次に、図８８（ａ）及び（ｂ）に示すように、例えばバックサイドグラインダー等の方法により、補強絶縁樹脂膜１７８を下面側から研削し、薄膜化する。これにより、銅ピラー１７６が露出する。
次に、図８９（ａ）及び（ｂ）に示すように、例えば、ブレードダイシング又はレーザダイシング等の手法により、補強絶縁樹脂膜１７８、絶縁膜１７１、補強絶縁樹脂膜１７０及び蛍光体膜１７９を切断し、ＬＥＤ層１１毎に個片化する。このようにして、本実施形態に係る半導体装置６が製造される。
次に、本実施形態に係る半導体装置６の構成及び効果について説明する。
次に、図８９（ａ）及び（ｂ）に示すように、半導体装置６においては、ＬＥＤ層１１の下方及び側方に反射金属層１６１が設けられている。このため、半導体装置６は、光の取出効率が高い。
本実施形態における上記以外の構成、製造方法及び効果は、前述の第１の実施形態と同様である。
（第６の実施形態の変形例）
次に、第６の実施形態の変形例について説明する。
図９０〜図９２は、本変形例に係る半導体装置の製造方法を例示する図であり、（ａ）は平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
先ず、図６２（ａ）及び（ｂ）〜図８６（ａ）及び（ｂ）に示す工程を実施する。
次に、図９０（ａ）及び（ｂ）に示すように、ＬＥＤ層１１を覆うように、ドーム形状の透明部材１８１を形成する。例えば、半液体状の透明樹脂材料又は透明ガラス材料をディスペンサで滴下するか、インプリント法によりドーム状に成形する。
次に、図９１（ａ）及び（ｂ）に示すように、透明部材１８１を覆うように、補強絶縁樹脂膜１７０上に蛍光体膜１７９を形成する。
次に、図９２（ａ）及び（ｂ）に示すように、補強絶縁樹脂膜１７８を裏面研削して銅ピラー１７６を露出させる。次に、ＬＥＤ層１１毎に個片化する。これにより、本変形例に係る半導体装置６ａが製造される。
図９２（ｂ）に示すように、本変形例に係る半導体装置６ａにおいては、ＬＥＤ層１１から出射した光が、透明部材１８１と蛍光体膜１７９との界面にほぼ垂直に入射する。このため、この界面において光が全反射されることが少なく、光の取出効率が高い。
本変形例における上記以外の構成、製造方法及び効果は、前述の第６の実施形態と同様である。
なお、前述の第６の実施形態及びその変形例においては、ＬＥＤ層１１の他にツェナーダイオードを搭載してもよい。
（第７の実施形態）
次に、第７の実施形態について説明する。
本実施形態においては、１つの半導体装置内にＬＥＤチップとツェナーダイオードチップを搭載し、ダミーチップを用いてこれらを接続している。
先ず、本実施形態に係る半導体装置の製造方法について説明する。
図９３〜図９９は、本実施形態に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図１００（ａ）〜（ｈ）は、本実施形態に係る半導体装置の製造方法を例示する図であり、（ａ）はＬＥＤチップを結晶成長用基板側から見た平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）はＬＥＤ層側から見た平面図であり、（ｄ）はツェナーダイオードチップを上面側から見た平面図であり、（ｅ）は断面図であり、（ｆ）は下面側から見た平面図であり、（ｇ）は通電用ダミーチップを示す上面図であり、（ｈ）は側面図である。
図１０１は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
図１０２（ａ）は、本実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図１０３及び図１０４は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
図１０５（ａ）及び（ｂ）、図１０６（ａ）及び（ｂ）は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
図１０７〜図１２４は、本実施形態に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、各図の（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。
先ず、図９３（ａ）及び（ｂ）に示すように、結晶成長用基板１０上に、例えば、ＭＯ−ＣＶＤ法により、ｎ形ＧａＮ層１１ａ、活性層１１ｃ及びｐ形ＧａＮ層１１ｂをこの順にエピタキシャル成長させる。これにより、ＬＥＤ層１１を形成する。
次に、図９４（ａ）及び（ｂ）に示すように、例えばＲＩＥ法により、ＬＥＤ層１１に対してｐメサ加工及びハイメサ加工を施す。これにより、ＬＥＤ層１１の４ヶ所の角部において、上面にｎ形ＧａＮ層１１ａを露出させ、残りの十字形の部分において、上面にｐ形ＧａＮ層１１ｂを露出させる。次に、ｐ形ＧａＮ層１１ｂ上にｐ電極１２ｂを形成する。なお、この段階では、ｎ電極１２ａは形成しない。
次に、図９５（ａ）及び（ｂ）に示すように、パッシベーション膜１３を形成し、例えばＲＩＥ法によってｎ形ＧａＮ層１１ａの露出面上において開口させる。パッシベーション膜１３は、ｐ電極１２ｂ、ｐ形ＧａＮ層１１ｂ、ｎ形ＧａＮ層１１ａの側面、及び、基板１０の上面を覆い、ｎ形ＧａＮ層１１ａの一部を露出させる。
次に、図９６（ａ）及び（ｂ）に示すように、パッシベーション膜１３上にｎ電極１２ａを形成する。ｎ電極１２ａは、ｐ電極１２ｂの中央部の直上域を除く領域に形成し、パッシベーション膜１３の開口部を介してｎ電極１２ａに接続させる。また、上方から見て、ｎ電極１２ａの端部はｐ電極１２ｂの端部と重なるようにする。但し、ｎ電極１２ａはパッシベーション膜１３によってｐ電極１２ｂから離隔されている。
次に、図９７（ａ）及び（ｂ）に示すように、基板１０上にＬＥＤ層１１等が形成された構造体をダイシングテープ３７に貼り付ける。このとき、構造体の上面、すなわち、ｎ電極１２ａがダイシングテープ３７に接着されるようにする。次に、ダイシングテープ３７及び構造体を反転させて、基板１０の下面、すなわち、ＬＥＤ層１１が形成されていない側の面に、例えばダイヤモンドブレード（図示せず）を用いて、溝１４ｂを格子状に形成する。
次に、図９８（ａ）及び（ｂ）に示すように、レーザ光を溝１４ｂの内部に向けて、その焦点が基板１０の内部に位置するように照射して、改質部１６２を形成する。次に、全面に帯電防止膜１６３を成膜する。なお、レーザ改質と帯電防止膜１６３の成膜は、順序が逆でもよい。
次に、図９９（ａ）及び（ｂ）に示すように、ダイシングテープ３７を拡張（エキスパンド）する。これにより、相対的に脆い改質部１６２が破断し、基板１０がＬＥＤ層１１毎に個片化される。この結果、ＬＥＤ層１１を含む中間構造体（以下、「ＬＥＤチップ１８４」という）が作製される。
図１００（ａ）〜（ｃ）に示すように、ＬＥＤチップ１８４においては、基板１０上にＬＥＤ層１１が設けられている。ＬＥＤ層１１においては、ｎ形ＧａＮ層１１ａ、活性層１１ｃ及びｐ形ＧａＮ層１１ｂがこの順に積層されている。上方から見て、ＬＥＤ層１１の形状は長方形である。ＬＥＤ層１１の４つの角部においてはｐ形ＧａＮ層１１ｂ及び活性層１１ｃが除去され、上面にｎ形ＧａＮ層１１ａが露出している。ＬＥＤ層１１の４つの角部以外の十字形の領域においては、上面にｐ形ＧａＮ層１１ｂが露出している。
ｐ形ＧａＮ層１１ｂの上面上にはｐ電極１２ｂが設けられている。ＬＥＤ層１１の側面及び上面並びにｐ電極１２ｂを覆い、ｎ形ＧａＮ層１１ａの露出面を露出させるように、パッシベーション膜１３が設けられている。パッシベーション膜１３上には、ｎ電極１２ａが設けられている。ｎ電極１２ａは、ＬＥＤ層１１及びｐ電極１２ｂからなる積層体の側面及び端部の上面を覆うように配置され、パッシベーション膜１３の開口部を介してｎ形ＧａＮ層１１ａに接続されている。上方から見て、ｐ電極１２ｂの端部とｎ電極１２ａの端部は、パッシベーション膜１３を介して重なっている。
基板１０の下面には直方体の凸部が形成されている。また、基板１０の下面上及び側面上には、帯電防止膜１６３が設けられている。以下、基板１０の凸部、並びに、その下面上及び側面上に設けられた帯電防止膜１６３をＬＥＤチップ１８４の下部１８４ａといい、それ以外の部分をＬＥＤチップ１８４の上部１８４ｂという。下部１８４ａは上部１８４ｂよりも細い。
一方、図１００（ｄ）〜（ｈ）に示すように、ＬＥＤチップ１８４とは別に、ツェナーダイオードチップ１８６（以下、「ＺＤチップ１８６」ともいう）及び通電用ダミーチップ１９６を用意する。ＺＤチップ１８６の形状は略直方体であり、上方から見て正方形である。通電用ダミーチップ１９６は、銅（Ｃｕ）等の高導電率材料からなる直方体のブロックである。
図１００（ｄ）〜（ｆ）に示すように、ＺＤチップ１８６においては、裏面電極１８８上にｎ形半導体層１８９が設けられている。ｎ形半導体層１８９は裏面電極１８８に接続されている。ｎ形半導体層１８９の上面の中央部には凹部が形成されており、この凹部の内面上にｐ形半導体層１９０が設けられており、その上にｎ形半導体層１９１が設けられている。これにより、ｎ形半導体層１８９とｎ形半導体層１９１とは、ｐ形半導体層１９０を介して相互に離隔している。ｎ形半導体層１８９、ｐ形半導体層１９０及びｎ形半導体層１９１により、半導体ブロック１９２が形成されている。
半導体ブロック１９２の端部上には絶縁性のパッシベーション膜１９３が設けられており、半導体ブロック１９２の中央部上には表面電極１９４が設けられている。表面電極１９４はｎ形半導体層１９１に接続されている。従って、ＺＤチップ１８６においては、裏面電極１８８、ｎ形半導体層１８９、ｐ形半導体層１９０、ｎ形半導体層１９１及び表面電極１９４がこの順に直列に接続されている。
そして、図１０１、図１０２（ａ）及び（ｂ）に示すように、整列機１００（図７参照）のトレイ２００を用意する。トレイ２００の上面には、ＬＥＤチップ１８４が嵌合する凹部２０１、ＺＤチップ１８６が嵌合する凹部２０２、通電用ダミーチップ１９６が嵌合する凹部２０３が形成されている。上方から見て、凹部２０１はマトリクス状に配列されている。また、凹部２０２は、凹部２０１から見て、凹部２０１の長手方向の一方側に配置されており、凹部２０３は、凹部２０１から見て、凹部２０１の短手方向の一方側に配置されている。各１つの凹部２０１、凹部２０２及び凹部２０３により、１つのユニットが構成されている。
凹部２０１は二段構成となっており、上部２０１ａの下面中央部に下部２０１ｂが形成されている。上部２０１ａ及び下部２０１ｂの形状はそれぞれ直方体である。凹部２０１の下部２０１ｂは、ＬＥＤチップ１８４の下部１８４ａは嵌合するが上部１８４ｂは嵌合しないような形状であり、凹部２０１の上部２０１ａは、ＬＥＤチップ１８４の上部１８４ｂが嵌合するような大きさである。凹部２０２及び凹部２０３の形状は、それぞれ直方体である。また、凹部２０１〜２０３の深さは、凹部２０１に嵌合したＬＥＤチップ１８４の上面、凹部２０２に嵌合したＺＤチップ１８６の上面、及び凹部２０３に嵌合した通電用ダミーチップ１９６の上面が、相互に同じ高さになるように設定されている。
図１０２（ａ）及び（ｂ）に示すように、トレイ２００上に、ＬＥＤチップ１８４、ＺＤチップ１８６、及び通電用ダミーチップ１９６（以下、総称して「チップ類」ともいう）を同時に投入し、トレイ２００を振動させる。これにより、チップ類がトレイ２００上を転がった後、ＬＥＤチップ１８４が凹部２０１に嵌合し、ＺＤチップ１８６が凹部２０２に嵌合し、通電用ダミーチップ１９６が凹部２０３に嵌合する。
このとき、凹部２０１は二段構成となっているため、ＬＥＤチップ１８４の上下の向きが規制され、上部１８４ｂが下部１８４ａよりも上方に配置される。一方、ＺＤチップ１８６の上下の向きは規制されず、表面電極１９４が上側に位置するような向きと裏面電極１８８が上側に位置するような向きの２通りの向きを取り得る。同様に、通電用ダミーチップ１９６の上下の向きも規制されない。但し、ＺＤチップ１８６の機能は上下対称であり、通電用ダミーチップ１９６は単一のブロックであるため、問題は生じない。
次に、図１０３に示すように、耐熱テープ１６９にチップ類の各上面を接着させて、耐熱テープ１６９をトレイ２００から遠ざける方向に移動させることにより、これらのチップ類をトレイ２００から取り出す。なお、耐熱テープ１６９の代わりに、支持基板上に粘着層を形成したウェーハサポートシステムを用いてもよい。
次に、図１０４に示すように、上下を反転させて、耐熱テープ１６９上にチップ類を配置する。このとき、ＺＤチップ１８６の上面が、ＬＥＤチップ１８４の下部１８４ａと上部１８４ｂとの境界の段差面よりも下方に位置し、通電用ダミーチップ１９６の上面よりも下方に位置するようにする。
次に、ＺＤチップ１８６の上面側の電極、すなわち、裏面電極１８８又は表面電極１９４にバンプ２０５、例えば、金スタッドバンプを被着させる。このとき、バンプ２０５の上端は、ＬＥＤチップ１８４における基板１０とＬＥＤ層１１との界面よりも上方に位置し、通電用ダミーチップ１９６の上面よりも上方に位置するようにする。
次に、図１０５（ａ）及び（ｂ）に示すように、例えば塗布法又はモールド法により、耐熱テープ１６９上にチップ類を埋め込むように補強絶縁樹脂膜１７０を形成する。その後、補強絶縁樹脂膜１７０から耐熱テープ１６９を剥離する。
次に、図１０６（ａ）及び（ｂ）に示すように、補強絶縁樹脂膜１７０の上下を反転させる。これにより、補強絶縁樹脂膜１７０の上面に、ＬＥＤチップ１８４のｐメサ部、ＺＤチップ１８６におけるバンプ２０５が接合されていない側の面、及び、通電用ダミーチップ１９６の一面が露出する。
次に、図１０７（ａ）〜（ｃ）に示すように、補強絶縁樹脂膜１７０上の全面に、チップ類の各露出部分を覆うように絶縁膜１７１を形成し、各チップ類の電極の一部が露出するように開口する。より具体的には、絶縁膜１７１にはｐ側ビア１７１ａ、ＺＤビア１７１ｂ及びｎ配線ビア１７１ｃを形成し、ｐ形ビア１７１ａにおいてＬＥＤチップ１８４のｐ側電極１２ｂの中央部を露出させ、ＺＤビア１７１ｂにおいてＺＤチップ１８６の裏面電極１８８又は表面電極１９４の中央部を露出させ、ｎ配線ビア１７１ｃにおいて通電用ダミーチップ１９６の中央部を露出させる。
次に、図１０８（ａ）〜（ｃ）に示すように、例えばＰＶＤ法により、全面にシード層１７２を形成する。次に、厚膜レジスト１７３を形成し、これをパターニングする。このとき、ＬＥＤチップ１８４及びＺＤチップ１８６が１つのブロックに区画され、通電用ダミーチップ１９６が１つのブロックに区画されるように、厚膜レジスト１７３を格子状に加工する。
次に、図１０９（ａ）〜（ｃ）に示すように、全面に銅（Ｃｕ）を電界メッキ法等により成膜する。これにより、厚膜レジスト１７３が形成されていない領域に銅配線層１７４が形成される。このとき、厚膜レジスト１７３の上部は銅配線層１７４の上面から突出するため、銅配線層１７４は複数の部分に分断される。また、銅配線層１７４は、シード層１７２を介して、ＬＥＤチップ１８４のｐ電極１２ｂ、ＺＤチップ１８６の裏面電極１８８又は表面電極１９４、及び、通電用ダミーチップ１９６に接続される。一方、ＬＥＤチップ１８４のｎ電極１２ａは、絶縁膜１７１によって覆われているため、銅配線層１７４には接続されない。
次に、図１１０（ａ）〜（ｃ）に示すように、厚膜レジスト１７３を覆うように、銅配線層１７４上に厚膜レジスト１７５を形成し、パターニングする。このとき、厚膜レジスト１７５は、ＬＥＤチップ１８４及びＺＤチップ１８６が配置された領域を覆い、通電用ダミーチップ１９６が配置された領域、及び、ＬＥＤチップ１８４及びＺＤチップ１８６が配置された領域から見て通電用ダミーチップ１９６が配置された領域の反対側に位置する領域を露出させるように、格子状に形成する。次に、全面に銅（Ｃｕ）を電界メッキ法により成膜することにより、厚膜レジスト１７５が形成されていない領域に銅ピラー１７６を形成する。銅ピラー１７６は銅配線層１７４に接続される。
次に、図１１１（ａ）〜（ｃ）に示すように、厚膜レジスト１７５及び厚膜レジスト１７３を除去する。次に、銅ピラー１７６及び銅配線層１７４をマスクとしてエッチングを施し、シード層１７２を選択的に除去する。これにより、ＬＥＤチップ１８４のｐ電極１２ｂ及びＺＤチップ１８６の裏面電極１８８又は表面電極１９４に接続された銅配線層１７４及び銅ピラー１７６と、通電用ダミーチップ１９６に接続された銅配線層１７４及び銅ピラー１７６とが、相互に電気的に分離される。
次に、図１１２（ａ）〜（ｃ）に示すように、全面に補強絶縁樹脂膜１７８を形成する。
次に、図１１３（ａ）〜（ｃ）に示すように、例えばバックサイドグラインダーにより補強絶縁樹脂膜１７０を下面側から研削し、薄膜化する。これにより、ＬＥＤチップ１８４の下部１８４ａが除去されて、基板１０が露出する。また、ＺＤチップ１８６に接合されたバンプ２０５が露出する。更に、通電用ダミーチップ１９６における銅配線層１７４に接続された面の反対面が露出する。
次に、図１１４（ａ）〜（ｃ）に示すように、上下を反転させる。
次に、図１１５（ａ）〜（ｃ）に示すように、ＬＥＤチップ１８４の結晶成長用基板１０を除去する。これにより、ＬＥＤ層１１のｎ形ＧａＮ層１１ａが露出する。
次に、図１１６（ａ）〜（ｃ）に示すように、ＬＥＤチップ１８４のパッシベーション膜１３のうち、ＬＥＤ層１１の側方に配置された部分を除去する。これにより、ｎ電極１２ａが露出する。
次に、図１１７（ａ）〜（ｃ）に示すように、全面に導電性材料を堆積させて、ｎ側配線膜２０７を成膜する。ｎ側配線膜２０７の上面は、光の反射率が高い材料、例えば、銀（Ａｇ）又はアルミニウム（Ａｌ）等によって形成することが好ましい。
次に、図１１８（ａ）〜（ｃ）に示すように、全面にハードマスク膜２０８を成膜する。ハードマスク膜２０８は、ｎ側配線膜２０７を被覆して保護することができ、且つ、遮光性が高い無機膜とすることが好ましく、例えば、ＣＶＤ法によりシリコン酸化物（ＳｉＯ２）を堆積させることにより成膜する。次に、ハードマスク膜２０８をマトリクス状にパターニングし、後の工程においてダイシングされる予定の領域から除去する。
次に、図１１９（ａ）〜（ｃ）に示すように、ハードマスク膜２０８をマスクとしてｎ側配線膜２０７をエッチングすることにより、ｎ側配線膜２０７をパターニングする。これにより、ｎ側配線膜２０７が、各１つのＬＥＤチップ１８４、ＺＤチップ１８６及び通電用ダミーチップ１９６に接続された部分毎に区画化されると共に、ＬＥＤ層１１上から除去される。
次に、図１２０（ａ）〜（ｃ）に示すように、全面にパッシベーション膜２０９を成膜する。パッシベーション膜２０９は、遮光性が高い無機膜とすることが好ましく、例えば、ＣＶＤ法によりシリコン酸化物（ＳｉＯ２）を堆積させることにより、形成することができる。次に、パッシベーション膜２０９をパターニングして、ＬＥＤ層１１を露出させる。
次に、図１２１（ａ）〜（ｃ）に示すように、ＬＥＤ層１１に対して粗面化処理を施す。例えば、強アルカリ水溶液を用いたウェットエッチングを行い、ｎ形ＧａＮ層１１ａの結晶異方性を利用して凹凸を形成するか、又は、パターニングされたマスクを用いてＲＩＥ等のエッチングを行い、凹凸を形成する。
次に、図１２２（ａ）〜（ｃ）に示すように、例えばスクリーン印刷等により、補強絶縁樹脂膜１７０上に蛍光体膜１７９を形成する。
次に、図１２３（ａ）〜（ｃ）に示すように、例えばバックサイドグラインダーにより、補強絶縁樹脂膜１７８を下面側から研削し、銅ピラー１７６を露出させる。
次に、図１２４（ａ）〜（ｃ）に示すように、例えば、ブレードダイシング又はレーザダイシング等の手法により、補強絶縁樹脂膜１７８、絶縁膜１７１、補強絶縁樹脂膜１７０及び蛍光体膜１７９を切断し、ＬＥＤ層１１毎に個片化する。このようにして、本実施形態に係る半導体装置７が製造される。
次に、本実施形態に係る半導体装置の構成及び動作について説明する。
図１２５は、本実施形態に係る半導体装置の構成を例示する回路図である。
図１２４（ａ）〜（ｃ）に示すように、半導体装置７においては、補強絶縁樹脂膜１７８、補強絶縁樹脂膜１７０及び蛍光体膜１７９がこの順に積層されている。補強絶縁樹脂膜１７８内には、銅配線層１７４及び銅ピラー１７６からなる外部電極が２組設けられている。補強絶縁樹脂膜１７０内には、それぞれ１つのＬＥＤチップ１８４、ＺＤチップ１８６及び通電用ダミーチップ１９６が設けられている。補強絶縁樹脂膜１７０と蛍光体膜１７９との間には、ｎ側配線膜２０７が選択的に設けられている。
そして、ｎ側配線膜２０７は、ＬＥＤチップ１８４のｎ電極１２ａ、ＺＤチップ１８６の裏面電極１８８及び表面電極１９４のうちの一方、並びに通電用ダミーチップ１９６の上面に接続されている。通電用ダミーチップ１９６の下面は、カソード側の銅配線層１７４に接続されている。一方、アノード側の銅配線層１７４は、ＬＥＤチップ１８４のｐ電極１２ｂ、並びに、ＺＤチップ１８６の裏面電極１８８及び表面電極１９４のうちの他方に接続されている。
これにより、図１２５に示すように、アノード側の銅ピラー１７６とカソード側の銅ピラー１７６との間には、ＬＥＤチップ１８４及びＺＤチップ１８６が相互に並列に接続されている。この結果、通常は、（アノード側の銅ピラー１７６−アノード側の銅配線層１７４−ＬＥＤチップ１８４のｐ電極１２ｂ−ＬＥＤ層１１のｐ形ＧａＮ層１１ｂ−活性層１１ｃ−ｎ形ＧａＮ層１１ａ−ｎ電極１２ａ−ｎ側配線膜２０７−通電用ダミーチップ１９６−カソード側の銅配線層１７４−カソード側の銅ピラー１７６）の経路で電流が流れ、ＬＥＤ層１１が発光する。また、アノード側の銅ピラー１７６とカソード側の銅ピラー１７６との間に過大な電圧が印加されると、ＺＤチップ１８６が電流を流すことにより、ＬＥＤチップ１８４を保護する。このとき、通電用ダミーチップ１９６は補強絶縁樹脂膜１７０を厚さ方向に貫通する配線部材として機能する。
次に、本実施形態の効果について説明する。
本実施形態に係る半導体装置７においては、ＬＥＤ層１１の中央部の直下域に、光の反射率が高い金属からなるｐ電極１２ｂが設けられており、ＬＥＤ層１１の側方及び周辺部の直下域には、光の反射率が高い金属からなるｎ電極１２ａが設けられており、上方から見て、ｐ電極１２ｂの端部とｎ電極１２ａの端部とは重なり合っている。このため、ＬＥＤ層１１から側方及び下方に向けて出射した光は、ｐ電極１２ｂ及びｎ電極１２ａによって確実に反射され、上方に向けて出射される。
また、蛍光体層２０９の下方には光の反射率が高い金属からなるｎ側配線膜２０７が設けられているため、蛍光体層２０９から下方に向けて出射された光は、ｎ側配線膜２０７によって反射され、上方に向けて出射される。このため、半導体装置７は、光の取出効率が高い。
本実施形態における上記以外の構成、製造方法及び効果は、前述の第６の実施形態と同様である。
（第７の実施形態の第１の変形例）
次に、第７の実施形態の第１の変形例について説明する。
前述の第７の実施形態においては、ＬＥＤ層１１上に先にｐ電極１２ｂを形成したが、変形例においては、先にｎ電極１２ａを形成する。
図１２６〜図１２８は、本変形例に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
先ず、図９３（ａ）及び（ｂ）に示すように、結晶成長用基板１０上にｎ形ＧａＮ層１１ａ、活性層１１ｃ及びｐ形ＧａＮ層１１ｂをこの順にエピタキシャル成長させ、ＬＥＤ層１１を形成する。
次に、図１２６（ａ）及び（ｂ）に示すように、ＬＥＤ層１１に対してハイメサ加工を行い、複数の部分に分離する。次に、ＬＥＤ層１１に対してｐメサ加工を行い、ＬＥＤ層１１の角部においてｎ形ＧａＮ層１１ａを露出させる。次に、ｎ形ＧａＮ層１１ａの露出面上にｎ電極１２ａを形成する。
次に、図１２７（ａ）及び（ｂ）に示すように、パッシベーション膜１３を成膜し、ｎ電極１２ａの直上域及びｐ形ＧａＮ層１１ｂの直上域において開口させる。
次に、図１２８（ａ）及び（ｂ）に示すように、全面に金属膜を成膜し、パターニングすることにより、ｐ形ＧａＮ層１１ｂに接続されたｐ電極１２ｂと、ｎ電極１２ａに接続された拡張ｎ電極１２ｃとを、相互に絶縁して形成する。拡張ｎ電極１２ｃは、ｎ電極１２ａの直上域だけでなく、ＬＥＤ層１１の側面上及び基板１０の上面上にも形成される。
以後、図９７（ａ）及び（ｂ）乃至図１２４（ａ）〜（ｃ）に示す工程を実施する。
本変形例によれば、拡張ｎ電極１２ｃがＬＥＤ層１１の側面上に配置されているため、ＬＥＤ層１１から出射した光を効率よく利用することができる。本変形例における上記以外の構成、製造方法、動作及び効果は、前述の第７の実施形態と同様である。
（第７の実施形態の第２の変形例）
次に、第７の実施形態の第２の変形例について説明する。
本変形例は、ＬＥＤチップを先に整列させた後、ＺＤチップ及び通電用ダミーチップと組み合わせる例である。
図１２９（ａ）〜（ｃ）は、本変形例に係る半導体装置の製造方法を例示する図であり、（ａ）はツェナーダイオードチップを上面側から見た平面図であり、（ｂ）は断面図であり、（ｃ）は下面側から見た平面図である。
図１３０〜図１３９は、本変形例に係る半導体装置の製造方法を例示する断面図である。
図１４０（ａ）は、本変形例に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
先ず、図９３（ａ）及び（ｂ）〜図９９（ａ）及び（ｂ）に示す工程を実施して、図１００（ａ）〜（ｃ）に示すようなＬＥＤチップ１８４を作製する。また、図１００（ｇ）及び（ｈ）に示すような通電用ダミーチップ１９６を作製する。一方、図１２９（ａ）〜（ｃ）に示すように、ＺＤチップ１８６の表面電極１９４上又は裏面電極１８８上に、バンプ２０５を接合する。
次に、図１３０に示すように、整列機のトレイ２１０を用意する。トレイ２１０の上面には、ＬＥＤチップ１８４が嵌合するような凹部２０１が形成されている。そして、トレイ２１０上に複数個のＬＥＤチップ１８６を投入し、トレイ２１０を振動させる。
これにより、図１３１に示すように、ＬＥＤチップ１８４がトレイ２１０の凹部２０１に嵌合し、整列される。
次に、図１３２に示すように、移載トレイ２１１をトレイ２１０に対向させて、当接させる。移載トレイ２１１におけるトレイ２１０の凹部２０１に対向する位置には、凹部２１２が形成されている。凹部２１２は、ＬＥＤチップ１８４における凹部２０１から突出した部分が嵌合するような形状である。
次に、図１３３に示すように、トレイ２１０及び移載トレイ２１１の結合体を上下反転させる。これにより、凹部２０１及び凹部２１２が連通された空間内において、ＬＥＤチップ１８４が凹部２０１側から凹部２１２側に移動する。
次に、図１３４に示すように、移載トレイ２１１からトレイ２１０を取り外し、その代わりに、最終トレイ２１５を移載トレイ２１１に当接させる。最終トレイ２１５には、凹部２１６、凹部２１７及び凹部２１８（図１４０（ａ）参照）が形成されている。凹部２１６は、移載トレイ２１１の凹部２１２に対向する位置に形成されており、ＬＥＤチップ１８４における凹部２１２から突出した部分が嵌合するような形状である。凹部２１７は、バンプ２０５が接合されたＺＤチップ１８６が、バンプ２０５を下側にして嵌合するような形状である。凹部２１８は通電用ダミーチップ１９６が嵌合するような形状である。
次に、図１３５に示すように、移載トレイ２１１及び最終トレイ２１５の結合体を上下反転させる。これにより、凹部２１２及び凹部２１６が連通された空間内において、ＬＥＤチップ１８４が凹部２１２側から凹部２１６側に移動する。次に、最終トレイ２１５から移載トレイ２１１を取り外す。
一方、図１３６に示すように、ＺＤ用トレイ２２０を用意する。ＺＤ用トレイ２２０には、凹部２２１が形成されている。凹部２２１は、バンプ２０５が接合されたＺＤチップ１８６のうち、バンプ２０５が接合されていない側の部分が嵌合するような大きさである。そして、ＺＤ用トレイ２２０上に、複数個のＺＤチップ１８６を投入し、ＺＤ用トレイ２２０を振動させる。
これにより、図１３７に示すように、ＺＤ用トレイ２２０の凹部２２１にＺＤチップ１８６が嵌合し、整列する。このとき、バンプ２０５はＺＤチップ１８６の上方に配置される。
次に、図１３８に示すように、最終トレイ２１５にＺＤ誘込治具２２３を被せる。このとき、最終トレイ２１５の凹部２１６にはＬＥＤチップ１８４が嵌合されている。ＺＤ誘込治具２２３においては、最終トレイ２１５の凹部２１６に対向する位置はＬＥＤチップ１８４を覆う蓋２２４となっており、凹部２１７に対向する位置にはＺＤチップ１８６が挿通可能な貫通部２２５が形成されている。次に、最終トレイ２１５及びＺＤ誘込治具２２３の結合体を上下反転させて、貫通部２２５が凹部２２１に対向するように、ＺＤ用トレイ２２０に当接させる。このとき、凹部２１６内のＬＥＤチップ１８４は、ＺＤ誘込治具２２３の蓋２２４によって保持される。
次に、図１３９に示すように、ＺＤ用トレイ２２０、ＺＤ誘込治具２２３及び最終トレイ２１５が重ねられた結合体を上下反転させる。これにより、ＺＤ用トレイ２２０の凹部２２１に嵌合していたＺＤチップ１８６が、凹部２２１からＺＤ誘込治具２２３の貫通孔２２５を介して最終トレイ２１５の凹部２１７に移動し、嵌合する。これにより、最終トレイ２１５において、凹部２１６内にＬＥＤチップ１８４が固定され、凹部２１７内にＺＤチップ１８６が固定される。その後、最終トレイ２１５から、ＺＤ用トレイ２２０及びＺＤ誘込治具２２３を取り外す。
次に、図１４０（ａ）及び（ｂ）に示すように、上述のＺＤチップ１８６を移載させた方法と同様な方法により、通電用ダミーチップ１９６を最終トレイ２１５の凹部２１８に嵌合させる。これにより、最終トレイ２１５において、凹部２１６内にＬＥＤチップ１８４が固定され、凹部２１７内にＺＤチップ１８６が固定され、凹部２１８内に通電用ダミーチップ１９６が固定される。
以後の工程は、前述の第７の実施形態における図１０３乃至図１２４（ａ）〜（ｃ）に示す工程と同様である。
本変形例によれば、トレイ上にチップを１種類ずつ投入しているため、凹部にチップが引っかかる等のトラブルが少ない。本変形例における上記以外の構成、製造方法、動作及び効果は、前述の第７の実施形態と同様である。
（第８の実施形態）
次に、第８の実施形態について説明する。
本実施形態は、前述の第７の実施形態と比較して、ダミーチップではなくレーザビアを用いて厚さ方向の接続を行っている点が異なっている。
先ず、本実施形態に係る半導体装置の製造方法について説明する。
図１４１〜図１４８は、本実施形態に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図１４９（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を例示する図であり、（ａ）は（ａ）はＬＥＤチップを結晶成長用基板側から見た平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）はＬＥＤ層側から見た平面図である。
図１５０は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
図１５１（ａ）は、本実施形態に係る半導体装置の製造方法を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図１５２〜図１５５は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
図１５６及び図１５７は、本実施形態に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図１５８〜図１７３は、本実施形態に係る半導体装置の製造方法を例示する図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、各図の（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。
先ず、図１４１（ａ）及び（ｂ）に示すように、結晶成長用基板１０上に、例えば、ＭＯ−ＣＶＤにより、ｎ形ＧａＮ層１１ａ、活性層１１ｃ及びｐ形ＧａＮ層１１ｂをこの順にエピタキシャル成長させて、ＬＥＤ層１１を形成する。
次に、図１４２（ａ）及び（ｂ）に示すように、ＬＥＤ層１１に対してハイメサ加工を施す。これにより、ＬＥＤ層１１を複数の部分に分割する。上方から見て、ＬＥＤ層１１の各部分の形状は長方形とし、複数の部分をマトリクス状に配列させる。
次に、図１４３（ａ）及び（ｂ）に示すように、ＬＥＤ層１１に対してｐメサ加工を施す。これにより、ＬＥＤ層１１の周辺部において、ｐ形ＧａＮ層１１ｂ、活性層、及びｎ形ＧａＮ層１１ａの上層部分を除去する。この結果、ＬＥＤ層１１の側面におけるｐ形ＧａＮ層１１ａが露出している領域に段差が形成され、活性層はこの段差よりも上方に位置する。なお、ｐメサ加工は省略してもよい。
次に、図１４４（ａ）及び（ｂ）に示すように、全面にパッシベーション膜１３を成膜する。例えば、ＰＶＤ法又はＣＶＤ法により、シリコン酸化物又はシリコン窒化物等の絶縁材料を堆積させる。次に、例えばリソグラフィ法及びＲＩＥ法により、パッシベーション膜１３をパターニングし、ｐ形ＧａＮ層１１ｂの中央部の直上域に開口部を形成する。このとき、図１４３（ａ）及び（ｂ）に示す工程においてｐメサ加工が施されていると、活性層の側面が確実にパッシベーション膜１３によって覆われ、信頼性が向上する。
次に、図１４５（ａ）及び（ｂ）に示すように、パッシベーション膜１３の開口部内にｐ電極１２ｂを形成する。具体的には、ＰＶＤ法により、光の反射率が高い金属、例えば、銀（Ａｇ）を堆積させて金属膜を形成し、リソグラフィ法によってレジストマスクを形成し、ＲＩＥ法又はウェットエッチングを行うことにより、金属膜をパターニングする。ｐ電極１２ｂはｐ形ＧａＮ層１１ｂに接続される。なお、ｐ電極１２ｂ上にバリアメタル層（図示せず）を形成してもよい。
次に、図１４６（ａ）及び（ｂ）に示すように、基板１０上にＬＥＤ層１１等が形成された構造体をダイシングテープ３７に貼り付ける。このとき、構造体の上面、すなわち、ｐ電極１２ｂがダイシングテープ３７に接着されるようにする。次に、ダイシングテープ３７及び構造体を反転させて、基板１０の下面に、例えばダイヤモンドブレード（図示せず）により、溝１４ｂを格子状に形成する。
次に、図１４７（ａ）及び（ｂ）に示すように、レーザ光をその焦点が基板１０の内部に位置するように照射して、改質部１６２を形成する。次に、全面に帯電防止膜１６３を成膜する。なお、レーザ改質と帯電防止膜１６３の成膜は、順序が逆でもよい。
次に、図１４８（ａ）及び（ｂ）に示すように、ダイシングテープ３７を拡張（エキスパンド）する。これにより、相対的に脆い改質部１６２が破断し、基板１０がＬＥＤ層１１毎に個片化される。この結果、ＬＥＤ層１１を含む中間構造体（以下、「ＬＥＤチップ２３０」という）が作製される。
図１４９（ａ）〜（ｃ）に示すように、ＬＥＤチップ２３０においては、基板１０上にＬＥＤ層１１が設けられている。ＬＥＤ層１１においては、ｎ形ＧａＮ層１１ａ、活性層１１ｃ及びｐ形ＧａＮ層１１ｂがこの順に積層されている。上方から見て、ＬＥＤ層１１の形状は長方形であり、周辺領域においてｐ形ＧａＮ層１１ｂ、活性層１１ｃ、及びｎ形ＧａＮ層１１ａの上層部分が除去されている。ＬＥＤ層１１の周辺部以外の領域においては、上面にｐ形ＧａＮ層１１ｂが露出している。ｐ形ＧａＮ層１１ｂの周辺部を除く部分の上面上にはｐ電極１２ｂが設けられている。ＬＥＤ層１１の側面上及び上面におけるｐ電極１２ｂに接していない領域上には、パッシベーション膜１３が設けられている。
基板１０の下面には直方体の凸部が形成されている。また、基板１０の下面上には、帯電防止膜１６３が設けられている。以下、基板１０の凸部、並びに、その下面上及び側面上に設けられた帯電防止膜１６３をＬＥＤチップ２３０の下部２３０ａといい、それ以外の部分を上部２３０ｂという。下部２３０ａは上部２３０ｂよりも細い。
一方、ＬＥＤチップ２３０とは別に、図１００（ｄ）〜（ｆ）に示すＺＤチップ１８６も用意する。なお、本実施形態においては、前述の第７の実施形態とは異なり、通電用ダミーチップ１９６（図１００（ｇ）及び（ｈ）参照）は使用しない。
そして、図１５０に示すように、整列機１００（図７参照）のトレイ２３２を用意する。トレイ２３２の上面には、ＬＥＤチップ２３０が嵌合する凹部２３３、及び、ＺＤチップ１８６が嵌合する凹部２０２が形成されている。上方から見て、凹部２３３はマトリクス状に配列されている。また、凹部２０２は、凹部２３３から見て、凹部２３３の長手方向の一方側に配置されている。各１つの凹部２３３及び凹部２０２により、１つのユニットが構成されている。
凹部２３３は二段構成となっており、上部２３３ａの下面中央部に下部２３３ｂが形成されている。上部２３３ａ及び下部２３３ｂの形状はそれぞれ直方体である。凹部２３３の下部２３３ｂはＬＥＤチップ２３０の下部２３０ａは嵌合するが上部２３０ｂは嵌合しないような形状であり、凹部２３３の上部２３３ａはＬＥＤチップ２３０の上部２３０ｂが嵌合するような形状である。また、凹部２３３及び凹部２０２の深さは、凹部２３３に嵌合したＬＥＤチップ２３０の上面、及び凹部２０２に嵌合したＺＤチップ１８６の上面が、相互に同じ高さになるように設定されている。
そして、図１５１（ａ）及び（ｂ）に示すように、トレイ２３２上に、ＬＥＤチップ２３０及びＺＤチップ１８６を同時に投入し、トレイ２３２を振動させる。これにより、ＬＥＤチップ２３０の下部２３０ａが凹部２３３の下部２３３ｂに嵌合し、ＬＥＤチップ２３０の上部２３０ｂが凹部２３３の上部２３３ａに嵌合することにより、ＬＥＤチップ２３０が上下方向を固定されて凹部２３３内に収納される。一方、ＺＤチップ１８６は凹部２０２に嵌合する。このとき、ＺＤチップ１８６の上下方向の向きは規制されず、表面電極１９４が上側に位置するような向きと裏面電極１８８が上側に位置するような向きの２通りの向きを取り得る。しかし、ＺＤチップ１８６の機能は上下対称であるため、問題は生じない。
次に、図１５２に示すように、耐熱テープ１６９にＬＥＤチップ２３０及びＺＤチップ１８６（以下、総称して「チップ類」ともいう）の各上面を接着させて、チップ類をトレイ２３２から離脱させる。なお、耐熱テープ１６９の代わりに、支持基板上に粘着層を形成したウェーハサポートシステムを用いてもよい。
次に、図１５３に示すように、上下を反転させて、耐熱テープ１６９上にチップ類を配置する。このとき、ＺＤチップ１８６の上面が、ＬＥＤチップ２３０の下部２３０ａと上部２３０ｂとの境界の段差面よりも下方に位置するようにする。次に、ＺＤチップ１８６の上面側の電極、すなわち、裏面電極１８８又は表面電極１９４に、金スタッドバンプ２０５を被着させる。このとき、バンプ２０５の上端は、ＬＥＤチップ２３０における基板１０とＬＥＤ層１１との界面よりも上方に位置するようにする。
次に、図１５４（ａ）及び（ｂ）に示すように、例えば塗布法又はモールド法により、耐熱テープ１６９上にチップ類を埋め込むように補強絶縁樹脂膜１７０を形成する。その後、補強絶縁樹脂膜１７０から耐熱テープ１６９を剥離する。
次に、図１５５に示すように、補強絶縁樹脂膜１７０の上下を反転させる。これにより、補強絶縁樹脂膜１７０の上面に、ＬＥＤチップ２３０のｐ電極１２ｂ、及び、ＺＤチップ１８６におけるバンプ２０５が接合されていない側の面が露出する。
次に、図１５６（ａ）及び（ｂ）に示すように、補強絶縁樹脂膜１７０上の全面に絶縁膜１７１を形成し、各チップの電極の一部が露出するように開口する。具体的には、絶縁膜１７１にｐ側ビア１７１ａ及びＺＤビア１７１ｂを形成し、ｐ形ビア１７１ａにおいてＬＥＤチップ２３０のｐ側電極１２ｂの中央部を露出させ、ＺＤビア１７１ｂにおいてＺＤチップ１８６の裏面電極１８８又は表面電極１９４の中央部を露出させる。
次に、図１５７（ａ）及び（ｂ）に示すように、例えばＰＶＤ法により、全面にシード層１７２を形成する。次に、厚膜レジスト１７３を形成し、これをパターニングする。このとき、ＬＥＤチップ２３０及びＺＤチップ１８６の双方が含まれるブロック１つに対して、ＬＥＤチップ２３０及びＺＤチップ１８６のいずれも含まれないブロックが１つ設定されるように、厚膜レジスト１７３を格子状に加工する。
次に、図１５８（ａ）〜（ｃ）に示すように、全面に銅（Ｃｕ）を電界メッキ法等により成膜する。これにより、厚膜レジスト１７３が形成されていない領域に銅配線層１７４が形成される。このとき、厚膜レジスト１７３の上部は銅配線層１７４の上面から突出する。また、銅配線層１７４は、シード層１７２を介して、ＬＥＤチップ２３０のｐ電極１２ｂ、及び、ＺＤチップ１８６の裏面電極１８８又は表面電極１９４に接続される。
次に、図１５９（ａ）〜（ｃ）に示すように、厚膜レジスト１７３を覆うように、銅配線層１７４上に厚膜レジスト１７５を形成し、パターニングする。このとき、厚膜レジスト１７５は格子状に形成する。具体的には、後の工程でダイシングされる予定の領域を覆い、ＬＥＤチップ２３０及びＺＤチップ１８６が共に配置され、ＬＥＤチップ２３０及びＺＤチップ１８６の配列方向に延びる帯状の領域を覆い、この帯状の領域から見てＬＥＤチップ２３０の短手方向両側の矩形の領域を露出させるように、形成する。次に、全面に銅（Ｃｕ）を電界メッキ法により成膜することにより、厚膜レジスト１７５が形成されていない領域に銅ピラー１７６を形成する。銅ピラー１７６は銅配線層１７４に接続される。
次に、図１６０（ａ）〜（ｃ）に示すように、厚膜レジスト１７５及び厚膜レジスト１７３を除去する。次に、銅ピラー１７６及び銅配線層１７４をマスクとしてエッチングを施し、シード層１７２における銅配線層１７４によって覆われていない部分を除去する。これにより、１つのＬＥＤチップ２３０及び１つのＺＤチップ１８６からなるユニット毎に、銅配線層１７４及び銅ピラー１７６からなる組が２組区画され、１組はＬＥＤチップ２３０のｐ電極１２ｂ及びＺＤチップ１８６の双方に接続され、もう１組はＬＥＤチップ２３０及びＺＤチップ１８６のいずれにも接続されない。
次に、図１６１（ａ）〜（ｃ）に示すように、全面に補強絶縁樹脂膜１７８を形成する。
次に、図１６２（ａ）〜（ｃ）に示すように、例えばバックサイドグラインダーにより、補強絶縁樹脂膜１７０を下面側から研削し、薄膜化する。これにより、ＬＥＤチップ２３０の下部２３０ａが除去されて、基板１０が露出する。また、ＺＤチップ１８６に接合されたバンプ２０５が露出する。
次に、図１６３（ａ）〜（ｃ）に示すように、上下を反転させる。
次に、図１６４（ａ）〜（ｃ）に示すように、ＬＥＤチップ２３０の結晶成長用基板１０をエッチングにより除去する。これにより、ＬＥＤ層１１が露出する。
次に、図１６５（ａ）〜（ｃ）に示すように、例えばレーザ加工によって補強絶縁樹脂膜１７０及び絶縁膜１７１を選択的に除去して、ビアホール２３５を形成する。ビアホール２３５は、ＬＥＤチップ２３０及びＺＤチップ１８６のいずれにも接続されていない銅配線層１７４の直上域に形成する。これにより、ビアホール２３５の底面には銅配線層１７４が露出する。なお、補強絶縁樹脂膜１７０にフィラーが含まれていない場合には、ＲＩＥ法による加工も可能である。また、図１５４に示す補強絶縁樹脂膜１７０を成膜する工程において、ダミーのシリコンチップを埋め込んでおき、図１６４（ａ）〜（ｃ）に示す工程において、基板１０をエッチングする際に、シリコンチップもエッチングして除去してもよい。
次に、図１６６（ａ）〜（ｃ）に示すように、全面に抵抗率が低い導電性材料を堆積させて、ｎ側配線膜２０７を成膜する。ｎ側配線膜２０７の上面は、光の反射率が高い材料、例えば、銀（Ａｇ）又はアルミニウム（Ａｌ）等によって形成することが好ましい。ｎ側配線膜２０７は、ＬＥＤチップ２３０のｎ形ＧａＮ層１１ａ及びＺＤチップ１８６に接合されたバンプ２０５に接続されると共に、ビアホール２３５の内面上にも形成されて、ビアホール２３５の内部において銅配線層１７４にも接続される。
次に、図１６７（ａ）〜（ｃ）に示すように、全面にハードマスク膜２０８を成膜する。ハードマスク膜２０８は、ｎ側配線膜２０７を被覆して保護し、且つ、遮光性が高い無機膜とすることが好ましく、例えば、ＣＶＤ法によりシリコン酸化物（ＳｉＯ２）を堆積させることにより成膜する。次に、ハードマスク膜２０８をパターニングし、後の工程においてダイシングされる予定の領域と、ＬＥＤ層１１の中央部の全体及び周辺部の一部において開口させる。
次に、図１６８（ａ）〜（ｃ）に示すように、ハードマスク２０８をマスクとしてｎ側配線膜２０７をエッチングすることにより、ｎ側配線膜２０７をパターニングする。これにより、ｎ側配線膜２０７が、各１つのＬＥＤチップ２３０及びＺＤチップ１８６に接続された部分毎に区画化される。また、ＬＥＤ層１１上からｎ側配線膜２０７が選択的に除去される。
次に、図１６９（ａ）〜（ｃ）に示すように、全面にパッシベーション膜２０９を成膜する。パッシベーション膜２０９は、遮光性が高い無機膜とすることが好ましく、例えば、ＣＶＤ法により成膜されたシリコン酸化膜とすることが好ましい。次に、パッシベーション膜２０９を、ｎ側配線膜２０７を覆いつつ、ＬＥＤ層１１を露出させるようにパターニングする。
次に、図１７０（ａ）〜（ｃ）に示すように、ＬＥＤ層１１に対して粗面化処理を施す。
次に、図１７１（ａ）〜（ｃ）に示すように、補強絶縁樹脂膜１７０上に蛍光体膜１７９を形成する。
次に、図１７２（ａ）〜（ｃ）に示すように、例えばバックサイドグラインダーにより、補強絶縁樹脂膜１７８を下面側から研削し、銅ピラー１７６を露出させる。
次に、図１７３（ａ）〜（ｃ）に示すように、例えば、ブレードダイシング又はレーザダイシング等の手法により、補強絶縁樹脂膜１７８、絶縁膜１７１、補強絶縁樹脂膜１７０及び蛍光体膜１７９を切断し、ＬＥＤ層１１毎に個片化する。このようにして、本実施形態に係る半導体装置８が製造される。
次に、本実施形態に係る半導体装置の構成及び動作について説明する。
図１７４は、本実施形態に係る半導体装置を例示する回路図である。
図１７３（ａ）〜（ｃ）に示すように、半導体装置８においては、補強絶縁樹脂膜１７８、補強絶縁樹脂膜１７０及び蛍光体膜１７９がこの順に積層されている。補強絶縁樹脂膜１７８内に銅配線層１７４及び銅ピラー１７６からなる外部電極が２組設けられている。補強絶縁樹脂膜１７０内には、それぞれ１つのＬＥＤチップ２３０及びＺＤチップ１８６が設けられている。また、補強絶縁樹脂膜１７０には、補強絶縁樹脂膜１７０を厚さ方向に貫通するビアホール２３５が形成されている。補強絶縁樹脂膜１７０と蛍光体膜１７９との間には、ｎ側配線膜２０７が選択的に設けられている。ｎ側配線膜２０７はビアホール２３５の内面上にも設けられている。
そして、カソード側の銅配線層１７４は、ビアホール２３５を介してｎ側配線膜２０７に接続されている。ｎ側配線膜２０７は、ＬＥＤチップ２３０のｎ形ＧａＮ層１１ａ、並びに、ＺＤチップ１８６の裏面電極１８８及び表面電極１９４のうちの一方に接続されている。一方、アノード側の銅配線層１７４は、ＬＥＤチップ２３０のｐ電極１２ｂ、並びに、ＺＤチップ１８６の裏面電極１８８及び表面電極１９４のうちの他方に接続されている。
これにより、図１７４に示すように、アノード側の銅ピラー１７６とカソード側の銅ピラー１７６との間には、ＬＥＤチップ２３０及びＺＤチップ１８６が相互に並列に接続される。この結果、通常は、（アノード側の銅ピラー１７６−アノード側の銅配線層１７４−ＬＥＤチップ２３０のｐ電極１２ｂ−ＬＥＤ層１１のｐ形ＧａＮ層１１ｂ−活性層−ｎ形ＧａＮ層１１ａ−ｎ側配線膜２０７（ビアホール２３５の内面上に形成された部分を含む）−カソード側の銅配線層１７４−カソード側の銅ピラー１７６）の経路で電流が流れ、ＬＥＤ層１１において発光する。また、アノード側の銅ピラー１７６とカソード側の銅ピラー１７６との間に過大な電圧が印加されると、ＺＤチップ１８６が電流を流すことにより、ＬＥＤチップ２３０を保護する。このとき、ビアホール２３５の内面上に形成されたｎ側配線膜２０７は補強絶縁樹脂膜１７０を厚さ方向に貫通する配線部材となる。
本実施形態によれば、通電用ダミーチップ１９６を設ける代わりにビアホール２３５を形成することにより、前述の第７の実施形態と同様な半導体装置を実現することができる。
本実施形態における上記以外の構成、製造方法及び効果は、前述の第７の実施形態と同様である。
以上説明した実施形態によれば、放熱性が高く製造コストが低い半導体装置及びその製造方法を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態及びその変形例は、相互に組み合わせて実施することができる。
１、２、４、５、６、６ａ、７、８：半導体装置、１０：結晶成長用基板、１１：ＬＥＤ層、１１ａ：ｎ形ＧａＮ層、１１ｂ：ｐ形ＧａＮ層、１１ｃ：活性層、１２ａ：ｎ電極、１２ｂ：ｐ電極、１２ｃ：拡張ｎ電極、１３：パッシベーション膜、１４ａ、１４ｂ：溝、１６：中間構造体、１６ａ：上部、１６ｂ：下部、２０：粘着フィルム、２１：樹脂膜、２２：絶縁膜、２２ａ、２２ｂ：開口部、２３：レジストパターン、２３ａ、２３ｂ：領域、２４：銅膜、２５：レジストパターン、２５ａ、２５ｂ：領域、２６：銅膜、２７ａ：ｎピラー、２７ｂ：ｐピラー、２８：封止樹脂膜、２９：蛍光体膜、３０：半導体基板、３２、３２ａ〜３２ｆ：電極、３３：バンプ、３６ａ、３６ｂ、３６ｃ、３６ｄ、３６ｅ：中間構造体、３７：ダイシングテープ、３８：導電膜、３９：結晶変質部、４０：半導体基板、４１：半導体回路、４２：電極、４３：バンプ、４４ａ、４４ｂ：溝、４６：中間構造体、４６ａ：上部、４６ｂ：下部、５０：支持基板、５１：粘着フィルム、５２：樹脂膜、５３：絶縁膜、５３ａ：開口部、５４：シード層、５５：再配線層、５５ａ：配線部、５５ｂ：パッド部、５６：ソルダーレジスト、５６ａ：開口部、５７：ＢＧＡボール、６１、６２：中間構造体、６４：シード層、６５ａ、６５ｂ：再配線層、６７ａ：ｎピラー、６７ｂ：ｐピラー、６８：封止樹脂膜、６９：保護膜、７１：透明絶縁膜、７２ａ、７２ｂ：ビアホール、７３：ＥＳＤ保護用配線、７４：蛍光体膜、８１ａ、８１ｂ：中間構造体、８２ａ、８２ｂ：半導体部材、８３ａ、８３ｂ：外部電極、８６ｉ：中間構造体、１００：整列機、１０１：凹部、１０２：トレイ、１０３：振動手段、１０５：ポーラスチャック、１１１：凹部、１１２：トレイ、１２１：凹部、１２１ａ：上部、１２１ｂ：下部、１２２：トレイ、１３１ｄ、１３１ｅ：凹部、１３２：トレイ、１４１ａ、１４１ｂ：凹部、１４２：トレイ、１５０：レーザ光、１６１：反射金属層、１６２：改質部、１６３：帯電防止膜、１６４：中間構造体、１６４ａ：下部、１６４ｂ：上部、１６６：トレイ、１６７：凹部、１６７ａ：上部、１６７ｂ：下部、１６９：耐熱テープ、１７０：補強絶縁樹脂膜、１７１：絶縁膜、１７２：シード層、１７３：厚膜レジスト、１７４：銅配線層、１７５：厚膜レジスト、１７６：銅ピラー、１７８：補強絶縁樹脂膜、１７９：蛍光体膜、１８１：透明部材、１８４：ＬＥＤチップ、１８４ａ：下部、１８４ｂ：上部、１８６：ツェナーダイオードチップ、１８８：裏面電極、１８９：ｎ形半導体層、１９０：ｐ形半導体層、１９１：ｎ形半導体層、１９２：半導体ブロック、１９３：パッシベーション膜、１９４：表面電極、１９６：通電用ダミーチップ、２０１：凹部、２０１ａ：上部、２０１ｂ：下部、２０２：凹部、２０３：凹部、２０５：バンプ、２０７：ｎ側配線膜、２０８：ハードマスク膜、２０９：パッシベーション膜、２１０：トレイ、２１１：移載トレイ、２１２：凹部、２１５：最終トレイ、２１６：凹部、２１７：凹部、２１８：凹部、２２０：ＺＤ用トレイ、２２１：凹部、２２３：ＺＤ誘込治具、２２４：蓋、２３０：ＬＥＤチップ、２３０ａ：下部、２３０ｂ：上部、２３２：トレイ、２３３：凹部、２３３ａ：上部、２３３ｂ：下部、２３５：ビアホール、Ｃ：中心軸

Claims (31)

  1. 基板上に、上方から見た形状が正方形でありマトリクス状に配列された複数のＬＥＤ層を形成する工程と、
    前記ＬＥＤ層の上面における４つの角部に第１電極を形成すると共に、前記上面における前記４つの角部以外の領域に第２電極を形成する工程と、
    前記基板の上部に、前記複数のＬＥＤ層を相互に区画する第１の溝を形成すると共に、前記基板の下部に、前記第１の溝よりも太い第２の溝を形成し、前記第１の溝と前記第２の溝を連通させることにより、前記基板を前記ＬＥＤ層毎に複数の中間構造体に切り分ける工程と、
    上面に、前記基板の前記第２の溝によって切り分けられた下部が嵌合し前記基板の上部が嵌合しない凹部が複数形成されたトレイ上で、前記複数の中間構造体を転がすことにより、前記中間構造体の前記下部を前記凹部に嵌合させて、前記複数の中間構造体を相互に離隔して配列させる工程と、
    前記第１電極に接続され、上方から見て、その一部が前記中間構造体の外側に延出した第１外部電極、及び、前記第２電極に接続され、上方から見て、その一部が前記中間構造体の外側に延出した第２外部電極を形成する工程と、
    を備えた半導体装置の製造方法。
  2. 半導体部材上に電極が形成され、上方から見て、上部の形状と下部の形状とが相互に異なる複数の中間構造体を作製する工程と、
    上面に前記上部及び前記下部のうちの一方の部分が嵌合し他方の部分が嵌合しない凹部が複数形成されたトレイ上で、前記複数の中間構造体を転がすことにより、前記中間構造体の前記一方の部分を前記凹部に嵌合させて、前記複数の中間構造体を相互に離隔して配列させる工程と、
    前記電極に接続され、上方から見て、その一部が前記中間構造体の外側に延出した外部電極を形成する工程と、
    を備えた半導体装置の製造方法。
  3. 前記中間構造体を作製する工程は、
    基板上に前記電極を形成する工程と、
    前記基板の上部に第１の溝を形成する工程と、
    前記基板の下部に第２の溝を形成する工程と、
    を有し、
    前記第１の溝の幅と前記第２の溝の幅は相互に異なり、
    前記第１の溝と前記第２の溝が連通されることにより、前記基板は前記複数の中間構造体に切り分けられ、
    前記基板における前記第１の溝及び前記第２の溝のうちより太い溝によって切り分けられた部分が前記一方の部分の一部となる請求項２記載の半導体装置の製造方法。
  4. 前記中間構造体を作製する工程は、前記電極上にバンプを形成する工程を有し、
    前記一方の部分は、前記下部である請求項２記載の半導体装置の製造方法。
  5. 前記中間構造体を作製する工程は、前記電極上にバンプを形成する工程を有し、
    前記一方の部分は、前記バンプを含む前記上部である請求項２または３に記載の半導体装置の製造方法。
  6. 前記中間構造体の形状はｎ回対称（ｎは２以上の整数）であり、
    前記中間構造体において、前記電極はｎ回対称に配置されている請求項２〜５のいずれか１つに記載の半導体装置の製造方法。
  7. 前記中間構造体の形状は非回転対称であり、
    前記配列させる工程において、前記複数の中間構造体はあらかじめ決められた向きで配列する請求項２〜５のいずれか１つに記載の半導体装置の製造方法。
  8. 半導体部材上に電極が形成され、形状がｎ回対称（ｎは２以上の整数）であり、前記電極がｎ回対称に配置された複数の中間構造体を作製する工程と、
    上面に前記中間構造体が嵌合する凹部が複数形成されたトレイ上で、前記複数の中間構造体を転がすことにより、前記中間構造体を前記凹部に嵌合させて、前記複数の中間構造体を相互に離隔して配列させる工程と、
    前記電極に接続され、上方から見て、その一部が前記中間構造体の外側に延出した外部電極を形成する工程と、
    を備えた半導体装置の製造方法。
  9. 半導体部材上に電極が形成され、形状が非回転対称であり、前記電極が非回転対称に配置された複数の中間構造体を作製する工程と、
    上面に前記中間構造体が嵌合する凹部が複数形成されたトレイ上で、前記複数の中間構造体を転がすことにより、前記中間構造体を前記凹部に嵌合させて、前記複数の中間構造体を相互に同一の向きで相互に離隔して配列させる工程と、
    前記電極に接続され、上方から見て、その一部が前記中間構造体の外側に延出した外部電極を形成する工程と、
    を備えた半導体装置の製造方法。
  10. 半導体部材上に電極が形成され、形状が非回転対称且つ非鏡像対称である複数の中間構造体を作製する工程と、
    上面に前記中間構造体が嵌合する凹部が複数形成されたトレイ上で、前記複数の中間構造体を転がすことにより、前記中間構造体を前記凹部に嵌合させて、前記複数の中間構造体をあらかじめ決められた向きで相互に離隔して配列させる工程と、
    前記電極に接続され、上方から見て、その一部が前記中間構造体の外側に延出した外部電極を形成する工程と、
    を備えた半導体装置の製造方法。
  11. 複数の他の中間構造体を作製する工程をさらに備え、
    前記配列させる工程において、前記トレイ上で前記複数の他の中間構造体も転がし、
    前記トレイには、前記他の中間構造体が嵌合する他の凹部も複数形成されており、
    前記中間構造体は前記他の凹部には嵌合せず、前記他の中間構造体は前記凹部には嵌合しない請求項２〜１０のいずれか１つに記載の半導体装置の製造方法。
  12. 上方から見て、前記中間構造体及び前記他の中間構造体の形状は長方形であり、
    前記中間構造体の短辺は前記他の中間構造体の短辺よりも長く、
    前記他の中間構造体の長辺は前記中間構造体の長辺よりも長い請求項１１記載の半導体装置の製造方法。
  13. 前記中間構造体は３種類以上を作製し、
    前記凹部は３種類以上あり、
    ある種類の前記中間構造体はある種類の前記凹部にのみ嵌合し、
    ある種類の前記凹部にはある種類の前記中間構造体のみが嵌合する請求項２〜１０のいずれか１つに記載の半導体装置の製造方法。
  14. 前記半導体部材は発光ダイオードであり、
    前記中間構造体を作製する工程は、前記半導体部材の上面上及び側面上に反射層を形成する工程を有する請求項２〜１３のいずれか１つに記載の半導体装置の製造方法。
  15. 前記半導体部材は発光ダイオードであり、
    前記中間構造体を作製する工程は、
    前記発光ダイオードの第１導電形層に接続された前記電極を形成する工程と、
    前記電極上に絶縁膜を形成する工程と、
    前記絶縁膜上に、前記発光ダイオードの第２導電形層に接続された他の電極を形成する工程と、
    を有し、
    上方から見て、前記他の電極の端部を前記電極の端部と重ね合う請求項２〜１３のいずれか１つに記載の半導体装置の製造方法。
  16. 前記中間構造体を埋め込む補強絶縁膜を形成する工程と、
    前記補強絶縁膜の表面における前記半導体部材が露出した領域上にドーム形状の透明部材を形成する工程と、
    前記補強絶縁膜の表面上に前記透明部材を覆うように蛍光体膜を形成する工程と、
    をさらに備え、
    前記半導体部材は発光ダイオードである請求項２〜１５のいずれか１つに記載の半導体装置の製造方法。
  17. トレイの上面に形成された第１の凹部に発光ダイオードチップを嵌合させ、第２の凹部にツェナーダイオードチップを嵌合させ、第３の凹部に通電用ダミーチップを嵌合させる工程と、
    前記発光ダイオードチップ、前記ツェナーダイオードチップ及び前記通電用ダミーチップを埋め込む補強絶縁膜を形成する工程と、
    前記補強絶縁膜の下面上に、前記発光ダイオードチップの下面電極及び前記ツェナーダイオードチップの下面電極に接続された第１外部電極を形成すると共に、前記通電用ダミーチップの下面に接続された第２外部電極を形成する工程と、
    前記補強絶縁膜の上面上に、前記発光ダイオードチップの上面電極、前記ツェナーダイオードチップの上面電極、及び、前記通電用ダミーチップの上面に接続された配線膜を形成する工程と、
    を備えた半導体装置の製造方法。
  18. トレイの上面に形成された第１の凹部に発光ダイオードチップを嵌合させ、第２の凹部にツェナーダイオードチップを嵌合させる工程と、
    前記発光ダイオードチップ及び前記ツェナーダイオードチップを埋め込む補強絶縁膜を形成する工程と、
    前記補強絶縁膜の下面上に、前記発光ダイオードチップの下面電極及び前記ツェナーダイオードチップの下面電極に接続された第１外部電極を形成すると共に、前記第１外部電極から離隔した第２外部電極を形成する工程と、
    前記補強絶縁膜における前記第２外部電極の直上域に貫通孔を形成する工程と、
    前記補強絶縁膜の上面上に、前記発光ダイオードチップの上面電極及び前記ツェナーダイオードチップの上面電極に接続されると共に、前記貫通孔を介して前記第２外部電極に接続される配線膜を形成する工程と、
    を備えた半導体装置の製造方法。
  19. 形状がｎ回対称（ｎは２以上の整数）である半導体部材と、
    前記半導体部材上に設けられ、ｎ回対称に配置された電極と、
    前記電極に接続され、上方から見て、その一部が前記半導体部材の外側に延出した外部電極と、
    を備えた半導体装置。
  20. 半導体部材と、
    前記半導体部材上に設けられた電極と、
    前記電極の少なくとも一部の上に設けられ、前記半導体部材の中心軸から外れた位置に配置されたバンプと、
    前記電極に接続され、上方から見て、その一部が前記半導体部材の外側に延出した外部電極と、
    を備えた半導体装置。
  21. 形状が非回転対称且つ非鏡像対称である半導体部材と、
    前記半導体部材上に設けられた電極と、
    前記電極に接続され、上方から見て、その一部が前記半導体部材の外側に延出した外部電極と、
    を備えた半導体装置。
  22. 前記半導体部材の上面上及び側面上に設けられた反射層をさらに備え、
    前記半導体部材は発光ダイオードである請求項１９〜２１のいずれか１つに記載の半導体装置。
  23. 前記電極上に設けられた絶縁膜と、
    前記絶縁膜上に設けられ、前記半導体部材の第１導電形層に接続された他の電極と、
    をさらに備え、
    前記電極は前記半導体部材の第２導電形層に接続されており、
    前記半導体部材は発光ダイオードであり、
    上方から見て、前記電極の端部は前記他の電極の端部と重なり合う請求項１９〜２１のいずれか１つに記載の半導体装置。
  24. 前記半導体部材の下面上に設けられたドーム形状の透明部材と、
    前記透明部材を覆う蛍光体膜と、
    をさらに備え、
    前記半導体部材は発光ダイオードである請求項１９〜２３のいずれか１つに記載の半導体装置。
  25. 第１半導体部材と、
    前記第１半導体部材に接続され、上方から見て、その一部が前記第１半導体部材の外側に延出した第１外部電極と、
    前記第１半導体部材から離隔した第２半導体部材と、
    前記第２半導体部材に接続され、上方から見て、その一部が前記第２半導体部材の外側に延出した第２外部電極と、
    を備え、
    前記第１半導体部材の上方から見た外縁と前記第２半導体部材の上方から見た外縁を重ねたときに、前記外縁同士が交差する半導体装置。
  26. 上方から見て、前記第１半導体部材の形状及び前記第２半導体部材の形状は長方形であり、
    前記第１半導体部材及び前記第２半導体部材のうち、一方の短辺は他方の短辺よりも長く、前記他方の長辺は前記一方の長辺よりも長い請求項２５記載の半導体装置。
  27. 前記第１半導体部材は発光ダイオードであり、
    前記第２半導体部材はツェナーダイオードである請求項２５または２６に記載の半導体装置。
  28. 前記第１半導体部材は集積回路であり、
    前記第２半導体部材は受動部品である請求項２５または２６に記載の半導体装置。
  29. 発光ダイオードチップと、
    ツェナーダイオードチップと、
    導電体材料からなる通電用ダミーチップと、
    前記発光ダイオードチップ、前記ツェナーダイオードチップ及び前記通電用ダミーチップを埋め込む補強絶縁膜と、
    前記補強絶縁膜の下面上に設けられ、前記発光ダイオードチップの下面電極及び前記ツェナーダイオードチップの下面電極に接続された第１外部電極と、
    前記補強絶縁膜の下面上に設けられ、前記通電用ダミーチップの下面に接続された第２外部電極と、
    前記補強絶縁膜の上面上に設けられ、前記発光ダイオードチップの上面電極、前記ツェナーダイオードチップの上面電極、及び、前記通電用ダミーチップの上面に接続された配線膜と、
    を備えた半導体装置。
  30. 発光ダイオードチップと、
    ツェナーダイオードチップと、
    前記発光ダイオードチップ及び前記ツェナーダイオードチップを埋め込み、貫通孔が形成された補強絶縁膜と、
    前記補強絶縁膜の下面上に設けられ、前記発光ダイオードチップの下面電極及び前記ツェナーダイオードチップの下面電極に接続された第１外部電極と、
    前記補強絶縁膜の下面上に設けられ、前記貫通孔の直下域に設けられた第２外部電極と、
    前記補強絶縁膜の上面上に設けられ、前記発光ダイオードチップの上面電極及び前記ツェナーダイオードチップの上面電極に接続されると共に、前記貫通孔を介して前記第２外部電極に接続された配線膜と、
    を備えた半導体装置。
  31. 半導体部材上に電極が形成され、凹部が複数形成されたトレイの前記凹部の形状と整合するように、所定の形状を有する複数の中間構造体を作製する工程と、
    前記トレイ上で、前記複数の中間構造体を転がすことにより、前記中間構造体を前記凹部に嵌合させて、前記複数の中間構造体を相互に離隔して配列させる工程と、
    前記電極に接続され、上方から見て、その一部が前記中間構造体の外側に延出した外部電極を形成する工程と、
    を備えた半導体装置の製造方法。
JP2014052787A 2013-07-16 2014-03-14 半導体装置及びその製造方法 Pending JP2015038957A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014052787A JP2015038957A (ja) 2013-07-16 2014-03-14 半導体装置及びその製造方法
PCT/JP2014/069265 WO2015008870A2 (en) 2013-07-16 2014-07-15 Semiconductor device and method for manufacturing same
TW103124390A TW201515190A (zh) 2013-07-16 2014-07-16 半導體裝置及其製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013147867 2013-07-16
JP2013147867 2013-07-16
JP2014052787A JP2015038957A (ja) 2013-07-16 2014-03-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015038957A true JP2015038957A (ja) 2015-02-26

Family

ID=51453790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014052787A Pending JP2015038957A (ja) 2013-07-16 2014-03-14 半導体装置及びその製造方法

Country Status (3)

Country Link
JP (1) JP2015038957A (ja)
TW (1) TW201515190A (ja)
WO (1) WO2015008870A2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180108583A1 (en) * 2016-10-14 2018-04-19 Disco Corporation Device chip, accommodating tray, and method of accommodating device chips
WO2019132050A1 (ko) * 2017-12-26 2019-07-04 박일우 Led 디스플레이 장치 및 그 제조 방법
JP2019521380A (ja) * 2016-06-23 2019-07-25 イーラックス・インコーポレイテッドｅＬｕｘ Ｉｎｃ． 流体アセンブリにおいて非対称で安定性を提供するダイオード
US10566382B2 (en) 2017-03-31 2020-02-18 Samsung Electronics Co., Ltd. Semiconductor light emitting device
WO2020054538A1 (ja) * 2018-09-10 2020-03-19 東レエンジニアリング株式会社 実装基板の製造方法および実装基板
JP2021071595A (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ
WO2021084783A1 (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
WO2021162158A1 (ko) * 2020-02-11 2021-08-19 엘지전자 주식회사 자가 조립용 칩 트레이 및 반도체 발광소자의 공급 방법
JPWO2022249431A1 (ja) * 2021-05-28 2022-12-01

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115644B4 (de) 2016-08-23 2020-12-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
CN111370550B (zh) * 2018-12-25 2021-01-22 山东浪潮华光光电子股份有限公司 一种红光led芯片的封装方法
CN110289279B (zh) * 2019-06-04 2021-09-24 上海天马微电子有限公司 一种转移方法、阵列基板、其制作方法及显示装置
CN113314446B (zh) * 2020-02-27 2023-06-02 上海微电子装备（集团）股份有限公司 芯片转移装置及芯片转移方法
TWI773587B (zh) * 2021-11-17 2022-08-01 友達光電股份有限公司 燈板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US20070090387A1 (en) * 2004-03-29 2007-04-26 Articulated Technologies, Llc Solid state light sheet and encapsulated bare die semiconductor circuits
US7542301B1 (en) * 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
US7774929B2 (en) * 2006-03-14 2010-08-17 Regents Of The University Of Minnesota Method of self-assembly on a surface
SG140512A1 (en) * 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices
US20110192445A1 (en) * 2008-03-13 2011-08-11 Florian Solzbacher High precision, high speed solar cell arrangement to a concentrator lens array and methods of making the same
KR101092063B1 (ko) * 2009-04-28 2011-12-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
JP2011009298A (ja) * 2009-06-23 2011-01-13 Citizen Electronics Co Ltd 発光ダイオード光源装置
KR101058880B1 (ko) * 2010-05-07 2011-08-25 서울대학교산학협력단 액티브 소자를 구비한 ｌｅｄ 디스플레이 장치 및 그 제조방법
US20140306250A1 (en) * 2011-12-01 2014-10-16 Quarkstar Llc Solid-state lighting device and method of manufacturing same
EP2605295A3 (en) * 2011-12-13 2015-11-11 LG Innotek Co., Ltd. Ultraviolet light emitting device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019521380A (ja) * 2016-06-23 2019-07-25 イーラックス・インコーポレイテッドｅＬｕｘ Ｉｎｃ． 流体アセンブリにおいて非対称で安定性を提供するダイオード
US20180108583A1 (en) * 2016-10-14 2018-04-19 Disco Corporation Device chip, accommodating tray, and method of accommodating device chips
US10566382B2 (en) 2017-03-31 2020-02-18 Samsung Electronics Co., Ltd. Semiconductor light emitting device
WO2019132050A1 (ko) * 2017-12-26 2019-07-04 박일우 Led 디스플레이 장치 및 그 제조 방법
WO2020054538A1 (ja) * 2018-09-10 2020-03-19 東レエンジニアリング株式会社 実装基板の製造方法および実装基板
JP2020043188A (ja) * 2018-09-10 2020-03-19 東レエンジニアリング株式会社 実装基板の製造方法および実装基板
JP2021071595A (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ
WO2021084783A1 (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
WO2021162158A1 (ko) * 2020-02-11 2021-08-19 엘지전자 주식회사 자가 조립용 칩 트레이 및 반도체 발광소자의 공급 방법
JPWO2022249431A1 (ja) * 2021-05-28 2022-12-01
WO2022249431A1 (ja) * 2021-05-28 2022-12-01 東北マイクロテック株式会社 整列トレイ、整列装置、及び整列方法
JP7300785B2 (ja) 2021-05-28 2023-06-30 東北マイクロテック株式会社 整列トレイ、整列装置、及び整列方法

Also Published As

Publication number Publication date
WO2015008870A2 (en) 2015-01-22
TW201515190A (zh) 2015-04-16
WO2015008870A4 (en) 2015-07-02
WO2015008870A3 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
JP2015038957A (ja) 半導体装置及びその製造方法
KR100419352B1 (ko) 반도체장치용 패키지 및 그의 제조방법
US7713785B1 (en) Surface mountable direct chip attach device and method including integral integrated circuit
US7901989B2 (en) Reconstituted wafer level stacking
US20010012643A1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
US20090039528A1 (en) Wafer level stacked packages with individual chip selection
JP2001085367A (ja) 半導体ダイと概ね同じ大きさのフットプリントを有する半導体デバイス用パッケージ及びその製造プロセス
TWI529887B (zh) 晶片封裝體及其形成方法
TW200915509A (en) Semiconductor die with through-hole via on saw streets and through-hole via in active area of die
US10804212B2 (en) Semiconductor device and package including modified region of less density at edge of device or substrate
CN110610905B (zh) 集成扇出型封装及其制造方法
TW200950035A (en) Electronic device package and fabrication method thereof
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
KR102646486B1 (ko) 반도체 패키지, 반도체 모듈, 전자 컴포넌트, 및 반도체 패키지 및 반도체 모듈의 제조 방법
US20240038674A1 (en) Semiconductor package and manufacturing method thereof
US7847299B2 (en) Semiconductor device and method of manufacturing the same
CN111725074A (zh) 扇出型晶片级芯片尺寸封装和制造方法
US10840111B2 (en) Chip package with fan-out structure
TW201246488A (en) Chip package and manufacturing method thereof
US9024437B2 (en) Chip package and method for forming the same
JP2003209295A (ja) 電子部品及びその製造方法、これを用いた画像表示装置
US20210193555A1 (en) Semiconductor device and semiconductor package having the same
US20110074003A1 (en) Foil based semiconductor package
KR102684456B1 (ko) 다중 캡슐화된 기판 블록들을 갖는 패키지들
JP4668938B2 (ja) 半導体装置及びその製造方法