TW201421734A - 氮化物半導體結構及半導體發光元件 - Google Patents

Abstract

本發明係有關於一種氮化物半導體結構及半導體發光元件，係主要於發光層與ｐ型載子阻隔層間配置有一應力控制層，ｐ型載子阻隔層由ＡｌｘＧａ１－ｘＮ表示之材料所構成（０＜ｘ＜１），而應力控制層以ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ表示之材料所構成（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１），且發光層具有複數個彼此交替堆疊之井層及阻障層的多重量子井結構，且每兩層阻障層間具有一井層；藉此，應力控制層不僅可改善ｐ型載子阻隔層與發光層因晶格失配所造成晶體品質劣化的問題；同時，更可減低井層因材料差異所受之壓縮應力。

Description

氮化物半導體結構及半導體發光元件

　　本發明係有關於一種氮化物半導體結構及半導體發光元件，尤其是指一種於發光層與ｐ型載子阻隔層間配置有Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ｎ材料所構成之一應力控制層，可改善ｐ型載子阻隔層與發光層所產生之晶格失配造成晶體品質劣化的問題，以增加磊晶良率，並進一步減低量子井層受到壓縮應力的影響，有效地將電子電洞侷限於每一個量子井層內，藉以提升內部量子效率，使得半導體發光元件可獲得良好之發光效率者。

　　近年來，發光二極體的應用面日趨廣泛，已成為日常生活中不可或缺的重要元件；且發光二極體可望取代現今的照明設備，成為未來新世代的固態照明元件，因此發展高節能、高效率及更高功率之發光二極體將會是未來趨勢；氮化物ＬＥＤ由於具有元件體積小、無汞汙染、發光效率高及壽命長等優點，已成為最新興光電半導體材料之一，而三族氮化物之發光波長幾乎涵蓋了可見光之範圍，更使其成為極具潛力之發光二極體材料。

　　一般而言，氮化物發光二極體係將一緩衝層先形成於基板上，再於緩衝層上依序磊晶成長ｎ型半導體層、發光層以及ｐ型半導體層；接著，利用微影與蝕刻製程移除部分之ｐ型半導體層、部分之發光層，直至暴露出部分之ｎ型半導體層為止；然後，分別於ｎ型半導體層之暴露部分以及ｐ型半導體層上形成ｎ型電極與ｐ型電極，而製作出發光二極體；其中，發光層為多重量子井結構（ＭＱＷ），而多重量子井結構包括以重複的方式交替設置的量子井層（ｗｅｌｌ）和量子阻障層（ｂａｒｒｉｅｒ），因為量子井層具有相對量子阻障層較低之能隙，使得在上述多重量子井結構中的每一個量子井層可以在量子力學上限制電子和電洞，造成電子和電洞分別從ｎ型半導體層和ｐ型半導體層注入，並在量子井層中結合，而發射出光子。

　　然，上述之發光二極體因諸多因素（例如：電流壅塞（ｃｕｒｒｅｎｔ ｃｒｏｗｄｉｎｇ）、差排缺陷（ｄｉｓｌｏｃａｔｉｏｎ）等），進而影響其發光效率；理論上，發光二極體之發光效率取決於外部量子效率與其本身的內部量子效率（ｉｎｔｅｒｎａｌ　ｑｕａｎｔｕｍ　ｅｆｆｉｃｉｅｎｃｙ）及光取出效率（ｌｉｇｈｔ－ｅｘｔｒａｃｔｉｏｎ　ｅｆｆｉｃｉｅｎｃｙ）；所謂的內部量子效率係由材料特性及品質所決定，至於光取出效率則是從元件內部發出至周圍空氣之輻射比例，光取出效率係取決於當輻射離開元件內部時所發生的損耗，造成上述損耗的主要原因之一係導因於形成元件之表面層的半導體材料具有高折射係數（ｒｅｆｒａｃｔｉｏｎ　ｃｏｅｆｆｉｃｉｅｎｔ），導致光在該材料表面產生全反射（ｔｏｔａｌ　ｒｅｆｌｅｃｔｉｏｎ）而無法發射出去，而若光取出效率提昇，則半導體發光元件的外部量子效率亦隨之提昇；因此，針對提升內部量子效率以及光取出效率，近幾年已發展出許多技術，例如使用銦錫氧化物（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ；ＩＴＯ）當電流傳輸層、採用覆晶結構（ｆｌｉｐ－ｃｈｉｐ）、利用圖形化（ＰＳＳ）的藍寶石基板，以及使用電流阻擋層（ｃｕｒｒｅｎｔ　ｂｌｏｃｋ　ｌａｙｅｒ；ＣＢＬ）等；其中，於提升內部量子效率之技術中，亦有業者於多重量子井結構與ｐ型半導體層之間配置有一層高能隙（ｂａｎｄ　ｇａｐ）的p型載子阻隔層(ｐ－ＡｌＧａＮ)，使得更多的載子被侷限在量子井層中，以提高電子電洞覆合的機率，增加發光效率，進而達到發光二極體亮度提升之功效。

　　而利用ｐ－ＡｌＧａＮ作為p型載子阻隔層之方法雖可將載子有效地限制在量子井層內，以提升發光二極體的內部量子效率；然，由於多重量子井結構一般係以ＩｎＧａＮ之量子井層以及ＧａＮ之量子阻障層所形成，而本質上，ｐ－ＡｌＧａＮ之p型載子阻隔層和ＧａＮ之量子阻障層具有非常高的晶格錯配，使得ＩｎＧａＮ量子井層因晶格錯配會嚴重地受到壓縮應力的作用，而這種壓縮應力改變了每一個量子井層的能帶結構，從而使在量子井層內的電子和電洞在空間上彼此分開，導致發光二極體的發光效率降低；再者，上述壓縮應力亦會劣化相鄰的ＧａＮ量子阻障層和ＩｎＧａＮ量子井層之間的界面特性，從而在界面處損失載子，亦影響發光二極體的的發光效率。

　　今，發明人即是鑑於上述現有之氮化物發光二極體在實際實施上仍具有多處之缺失，於是乃一本孜孜不倦之精神，並藉由其豐富之專業知識及多年之實務經驗所輔佐，而加以改善，並據此研創出本發明。

　　本發明主要目的為提供一種氮化物半導體結構，係於發光層與ｐ型載子阻隔層間配置有Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ｎ材料所構成之一應力控制層，以改善ｐ型載子阻隔層與發光層所產生之晶格失配造成晶體品質劣化的問題，增加磊晶良率，並進一步減低量子井層受到壓縮應力的影響，有效地將電子電洞侷限於每一個量子井層內，藉以提升內部量子效率，使得半導體發光元件可獲得良好之發光效率者。

　　本發明另提供一種半導體發光元件，係至少包含有上述之氮化物半導體結構。

　　為了達到上述實施目的，本發明人乃研擬如下實施技術，其氮化物半導體結構係主要於發光層與一ｐ型載子阻隔層間配置有一應力控制層，發光層具有多重量子井結構（ＭＱＷ），且多重量子井結構包含複數個彼此交替堆疊之井層及阻障層，且每兩層阻障層間係具有一井層，其中阻障層可摻雜有濃度介於１０^１６～１０^１８ｃｍ^－３的ｎ型摻質，使得阻障層可以減少載子遮蔽效應，更增加載子侷限效應，而ｐ型載子阻隔層由化學式Ａｌ_ｘＧａ_１－ｘＮ表示之材料所構成，其中０＜ｘ＜１，而應力控制層係以Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ｎ表示之材料所構成，其中，ｘ及ｙ係滿足０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１之數值；此外，可進一步控制應力控制層中銦的含量，使應力控制層之銦含量係等於或低於多重量子井結構之井層，進而形成能隙大於井層的應力控制層，使得載子可侷限在多重量子井結構之井層中，以增加電子電洞覆合的機率，提升內部量子效率。

　　再者，上述之應力控制層係分別摻雜有濃度小於１０^１９ｃｍ^－３的ｐ型摻質，以及濃度小於１０^１９ｃｍ^－３的ｎ型摻質，且應力控制層之厚度介於２～１５ｎｍ之間，較佳應力控制層的厚度為小於多重量子井結構之井層的厚度，藉由薄型的應力控制層，更可避免應力累積與差排錯位（ｍｉｓｆｉｔ　ｄｉｓｌｏｃａｔｉｏｎ）的現象。

　　在本發明的一實施例中，可於ｐ型載子阻隔層上配置有一ｐ型半導體層，且於發光層與基板間配置有一ｎ型半導體層，其中ｐ型半導體層可摻雜有濃度大於５×１０^１９ｃｍ^－３的ｐ型摻質，且其厚度小於３０ｎｍ。

　　在本發明的一實施例中，可於發光層與ｎ型半導體層間配置有ｎ型載子阻隔層，ｎ型載子阻隔層係由化學式Ａｌ_ｘＧａ_１－ｘＮ表示之材料所構成，其中０＜ｘ＜１。

　　在本發明的一實施例中，發光層之多重量子井結構較佳可分別由ＩｎＧａＮ及ＧａＮ形成井層與阻障層，藉由ＩｎＧａＮ之井層具有相對ＧａＮ阻障層較低之能隙，使得電子及電洞更容易侷限在井層中，以增加電子電洞之覆合機率。

　　在本發明的一實施例中，可於發光層與ｎ型載子阻隔層間配置一超晶格層，藉以緩衝發光層與ｎ型載子阻隔層之差異，降低其差排密度。

　　本發明另提出一種半導體發光元件，係至少包含如上述之氮化物半導體結構，以及二相配合地提供電能之ｎ型電極與ｐ型電極；藉此，Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ｎ應力控制層不僅可改善ｐ型載子阻隔層與發光層因晶格失配所造成晶體品質劣化的問題；同時，更可減低ＩｎＧａＮ量子井層因材料差異所受之壓縮應力，使得於量子井層內的電子和電洞在空間上更為聚集，有效地將電子電洞侷限於量子井層內，藉此提升內部量子效率。

　　此外，因壓縮應力的減少亦可增強相鄰阻障層和井層之間的界面特性，改善界面處之載子損耗，藉以增加內部量子效率，使得半導體發光元件可獲得良好之發光效率。

　　本發明之目的及其結構設計功能上的優點，將依據以下圖面所示之較佳實施例予以說明，俾使審查委員能對本發明有更深入且具體之瞭解。

　　首先，在以下實施例的描述中，應當理解當指出一層（或膜）或一結構配置在另一個基板、另一層（或膜）、或另一結構“上”或“下”時，其可“直接”位於其他基板、層（或膜）、或另一結構，亦或者兩者間具有一個以上的中間層以“間接”方式配置，審查委員可參照附圖說明每一層所在位置。

　　請參閱第一圖所示，為本發明氮化物半導體結構其一較佳實施例之剖面示意圖，係主要於發光層（５）與一ｐ型載子阻隔層（７）間配置有一應力控制層（６），發光層（５）具有多重量子井結構（ＭＱＷ），且多重量子井結構包含複數個彼此交替堆疊之井層（５１）及阻障層（５２），且每兩層阻障層（５２）間係具有一井層（５１），ｐ型載子阻隔層（７）由化學式Ａｌ_ｘＧａ_１－ｘＮ表示之材料所構成，其中０＜ｘ＜１，而應力控制層（６）係以Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ｎ表示之材料所構成，其中，ｘ及ｙ係滿足０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１之數值。

　　此外，上述之氮化物半導體結構其阻障層（５２）摻雜有濃度介於１０^１６～１０^１８ｃｍ^－３的ｎ型摻質，且可於ｐ型載子阻隔層（７）上配置有一ｐ型半導體層（８），其中ｐ型半導體層（８）摻雜有濃度大於５×１０^１９ｃｍ^－３的ｐ型摻質，且其厚度小於３０ｎｍ，並於發光層（５）與基板（１）間配置有一ｎ型半導體層（３）；再者，於本實施例中，發光層（５）與ｎ型半導體層（３）間亦可配置有ｎ型載子阻隔層（４），ｎ型載子阻隔層（４）係由化學式Ａｌ_ｘＧａ_１－ｘＮ表示之材料所構成，其中０＜ｘ＜１；另，發光層（５）與ｎ型載子阻隔層（４）間配置一超晶格層（ｓｕｐｅｒ lattice ｓｔｒｕｃｔｕｒｅ）（９），以緩衝發光層（５）與ｎ型載子阻隔層（４）之晶格差異，降低其差排密度。

　　再者，於本實施例中，應力控制層（６）係分別摻雜有濃度小於１０^１９ｃｍ^－３的ｐ型摻質（較佳為鎂），以及濃度小於１０^１９ｃｍ^－３的ｎ型摻質（較佳為矽），上述之ｐ型摻質做為一受體，可增加有效電洞濃度，而n型摻質做為一施體，施體係用以改善氮化鎵系半導體層之結晶特性，藉由同時摻雜ｎ型摻質與ｐ型摻質來產生良好的光電特性，上述之應力控制層（６）之厚度介於２～１５ｎｍ之間，較佳應力控制層（６）的厚度為小於多重量子井結構之井層(51)的厚度。

　　根據上述實施例之氮化物半導體結構於實際實施使用時，ｎ型半導體層（３） 之材料可例如為矽摻雜之氮化鎵系列材料，而ｐ型半導體層（８）之材料可例如為鎂摻雜之氮化鎵系列材料，發光層（５）之多重量子井結構較佳可分別由ＩｎＧａＮ及ＧａＮ形成之井層（５１）與阻障層（５２）；而由於以Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ｎ材料所形成之應力控制層（６）係位於ｐ型載子阻隔層（７）與發光層（５）之間，藉由控制應力控制層中銦的含量，使得應力控制層（６）之銦含量係等於或低於多重量子井結構之井層（５１），進而形成能隙大於井層的應力控制層（６），使得載子可侷限在多重量子井結構之井層（５１）中，以增加電子電洞覆合的機率，進而提升內部量子效率，達到有效增強半導體發光元件發光效率之功效；此外，本發明之Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ｎ應力控制層（６）不僅可作為ｐ型載子阻隔層（７）與發光層（５）間的緩衝層，且由於一般含有銦之ＩｎＧａＮ的能帶隙較ＧａＮ要低，而含有鋁之ＡｌＧａＮ的能帶隙較ＧａＮ要高；因此，藉由本發明之應力控制層（６）不僅可改善ｐ型載子阻隔層（７）與發光層（５）所產生之晶格失配造成晶體品質劣化的問題；同時，更可減低量子井層（５１）受到壓縮應力的影響，使得於量子井層（５１）內的電子和電洞在空間上更為聚集，有效地將電子電洞侷限於每一個量子井層（５１）內，藉以提升內部量子效率；此外，壓縮應力的減少亦增強相鄰的ＧａＮ量子阻障層（５２）和ＩｎＧａＮ量子井層（５１）之間的界面特性，改善界面處之載子損耗，亦可增加內部量子效率。

　　請參閱第二圖所示，上述之氮化物半導體結構可應用於半導體發光元件中，第二圖為根據本發明其一較佳實施例所製作之半導體發光元件剖面示意圖，該半導體發光元件至少包含有：

　　一基板（１）；

　　一ｎ型半導體層（３），係配置於基板（１）上；其中，ｎ型半導體層（３）之材料可例如為矽摻雜之氮化鎵系列材料；

　　一發光層（５），係配置於ｎ型半導體層（３）上，發光層（５）具有多重量子井結構，且多重量子井結構包含複數個彼此交替堆疊之井層（５１）及阻障層（５２），且每兩層阻障層（５２）間係具有一井層（５１）；其中，井層（５１）與阻障層（５２）可分別由ＩｎＧａＮ及ＧａＮ所形成，藉以使電子及電洞更容易侷限於井層（５１）中，以增加電子電洞覆合機率，提升內部量子效率；

　　一應力控制層（６），係配置於發光層（５）上，應力控制層（６）係以Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ｎ表示之材料所構成，其中ｘ及ｙ係滿足０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１之數值；於本實施例中，應力控制層（６）係分別摻雜有濃度小於１０^１９ｃｍ^－３的ｐ型摻質（較佳為鎂），以及濃度小於１０^１９ｃｍ^－３的ｎ型摻質（較佳為矽），而其厚度係介於２～１５ｎｍ之間，且其厚度小於井層（５１）之厚度，且由於ｐ型載子阻隔層（７）之鋁離子會擴散進應力控制層（６）中，導致應力控制層（６）之銦含量係等於或低於多重量子井結構之井層（５１），進而形成能隙大於井層的應力控制層（６），使得載子可侷限在多重量子井結構之井層（５１）中，以增加電子電洞覆合的機率，提升內部量子效率；

　　一ｐ型載子阻隔層（７），係配置於應力控制層（６）上，ｐ型載子阻隔層（７）由化學式Ａｌ_ｘＧａ_１－ｘＮ表示之材料所構成，其中０＜ｘ＜１；

　　一ｐ型半導體層（８），係配置於ｐ型載子阻隔層（７）上；其中，ｐ型半導體層（８）之材料可例如為鎂摻雜之氮化鎵系列材料；

　　一ｎ型電極（３１），係以歐姆接觸配置於ｎ型半導體層（３）上；以及

　　一ｐ型電極（８１），係以歐姆接觸配置於ｐ型半導體層（８）上；其中，ｎ型電極（３１）與ｐ型電極（８１）係相配合地提供電能，且可以下列材料、但不僅限於這些材料所製成：鈦、鋁、金、鉻、鎳、鉑及其合金等；其製程方法已為習知技藝中眾所皆知之知識，且並非本發明之重點，因此，不再本發明中加以贅述。

　　此外，發光層（５）與ｎ型半導體層（３）間可配置有ｎ型載子阻隔層（４），而ｎ型載子阻隔層（４）係由化學式Ａｌ_ｘＧａ_１－ｘＮ表示之材料所構成，其中０＜ｘ＜１，以使得載子可侷限於量子井層（５１）中，以提高電子電洞覆合的機率，增加發光效率，進而達到半導體發光元件亮度提升之功效；再者，基板（１）與ｎ型半導體層（３）間配置有一緩衝層（２），緩衝層（２）係由化學式Ａｌ_ｘＧａ_１－ｘＮ表示之材料所構成，其中０＜ｘ＜１，用以解決因基板（１）與ｎ型半導體層（３）間因晶格差異所產生之磊晶差排現象。

　　藉此，由上述之具有應力控制層（６）之氮化物半導體結構其實施說明可知，本發明之半導體發光元件藉由Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ｎ應力控制層（６）不僅可改善ｐ型載子阻隔層（７）與發光層（５）因晶格失配所造成晶體品質劣化的問題，以增加磊晶之良率；同時，更可減低ＩｎＧａＮ量子井層（５１）因材料差異所受之壓縮應力，使得於量子井層（５１）內的電子和電洞在空間上更為聚集，有效地將電子電洞侷限於量子井層（５１）內，藉此提升內部量子效率；此外，因壓縮應力的減少亦可增強相鄰阻障層（５２）和井層（５１）之間的界面特性，改善界面處之載子損耗，藉以增加內部量子效率，使得半導體發光元件可獲得良好之發光效率。

　　綜上所述，本發明之具應力控制層之氮化物半導體結構及半導體發光元件，的確能藉由上述所揭露之實施例，達到所預期之使用功效，且本發明亦未曾公開於申請前，誠已完全符合專利法之規定與要求。爰依法提出發明專利之申請，懇請惠予審查，並賜准專利，則實感德便。

　　惟，上述所揭之圖示及說明，僅為本發明之較佳實施例，非為限定本發明之保護範圍；大凡熟悉該項技藝之人士，其所依本發明之特徵範疇，所作之其它等效變化或修飾，皆應視為不脫離本發明之設計範疇。

(1)．．．基板

(2)．．．緩衝層

(3)．．．n型半導體層

(31)．．．n型電極

(4)．．．n型載子阻隔層

(5)．．．發光層

(51)．．．井層

(52)．．．阻障層

(6)．．．應力控制層

(7)．．．p型載子阻隔層

(8)．．．p型半導體層

(81)．．．p型電極

(9)．．．超晶格層

第一圖：本發明氮化物半導體結構其一較佳實施例之剖面示意圖

第二圖：根據本發明其一較佳實施例所製作之半導體發光元件剖面示意圖

(1)．．．基板

(2)．．．緩衝層

(3)．．．n型半導體層

(4)．．．n型載子阻隔層

(5)．．．發光層

(51)．．．井層

(52)．．．阻障層

(6)．．．應力控制層

(7)．．．p型載子阻隔層

(8)．．．p型半導體層

(9)．．．超晶格層

Claims (10)

1. ㄧ種氮化物半導體結構，係主要於發光層與一ｐ型載子阻隔層間配置有一應力控制層，該發光層具有多重量子井結構，且該多重量子井結構包含複數個彼此交替堆疊之井層及阻障層，且每兩該阻障層間係具有一該井層，該ｐ型載子阻隔層由化學式Ａｌ_ｘＧａ_１－ｘＮ表示之材料所構成，其中０＜ｘ＜１，而該應力控制層係以Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ｎ表示之材料所構成，其中，ｘ及ｙ係滿足０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１之數值。
2. 如申請專利範圍第1項所述之氮化物半導體結構，其中該應力控制層摻雜有濃度小於１０^１９ｃｍ^－３的ｐ型摻質。
3. 如申請專利範圍第1項所述之氮化物半導體結構，其中該應力控制層摻雜有濃度小於１０^１９ｃｍ^－３的ｎ型摻質。
4. 如申請專利範圍第1項所述之氮化物半導體結構，其中該應力控制層之銦含量係等於或低於該多重量子井結構之井層。
5. 如申請專利範圍第1項所述之氮化物半導體結構，其中該應力控制層之厚度介於２～１５ｎｍ之間。
6. 如申請專利範圍第1項所述之氮化物半導體結構，其中該應力控制層之厚度小於該多重量子井結構之井層的厚度。
7. 如申請專利範圍第1項所述之氮化物半導體結構，其中該阻障層摻雜有濃度介於１０^１６～１０^１８ｃｍ^－３的ｎ型摻質。
8. 如申請專利範圍第1項所述之氮化物半導體結構，進一步包含一基板，其中於該ｐ型載子阻隔層上配置有一ｐ型半導體層，且於該發光層與該基板間配置有一ｎ型半導體層。
9. 如申請專利範圍第8項所述之氮化物半導體結構，其中該ｐ型半導體層摻雜有濃度大於５×１０^１９ｃｍ^－３的ｐ型摻質，且其厚度小於３０ｎｍ。
10. ㄧ種半導體發光元件，其至少包含有：
    
    　　一基板；
    　　一ｎ型半導體層，係配置於該基板上；
    　　一發光層，係配置於該ｎ型半導體層上，該發光層具有多重量子井結構，且該多重量子井結構包含複數個彼此交替堆疊之井層及阻障層，且每兩該阻障層間係具有一該井層；
    　　一應力控制層，係配置於該發光層上，該應力控制層係以Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ｎ表示之材料所構成，其中ｘ及ｙ係滿足０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１之數值；
    　　一ｐ型載子阻隔層，係配置於該應力控制層上，該ｐ型載子阻隔層由化學式Ａｌ_ｘＧａ_１－ｘＮ表示之材料所構成，其中０＜ｘ＜１；
    　　一ｐ型半導體層，係配置於該ｐ型載子阻隔層上；
    　　一ｎ型電極，係以歐姆接觸配置於該ｎ型半導體層上；以及
    　　一ｐ型電極，係以歐姆接觸配置於該ｐ型半導體層上。