Nothing Special   »   [go: up one dir, main page]

RU2155417C2 - Омическая контактная структура полупроводникового прибора и способ ее изготовления - Google Patents

Омическая контактная структура полупроводникового прибора и способ ее изготовления Download PDF

Info

Publication number
RU2155417C2
RU2155417C2 RU94006802/28A RU94006802A RU2155417C2 RU 2155417 C2 RU2155417 C2 RU 2155417C2 RU 94006802/28 A RU94006802/28 A RU 94006802/28A RU 94006802 A RU94006802 A RU 94006802A RU 2155417 C2 RU2155417 C2 RU 2155417C2
Authority
RU
Russia
Prior art keywords
layer
resistance control
resistance
control layer
semiconductor device
Prior art date
Application number
RU94006802/28A
Other languages
English (en)
Other versions
RU94006802A (ru
Inventor
ЛИ Сангин
ПАРК Соонох
Original Assignee
Самсунг Электроникс Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Самсунг Электроникс Ко., Лтд. filed Critical Самсунг Электроникс Ко., Лтд.
Publication of RU94006802A publication Critical patent/RU94006802A/ru
Application granted granted Critical
Publication of RU2155417C2 publication Critical patent/RU2155417C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Использование: микроэлектроника, для соединения электрода с полупроводниковым прибором высокой степени интеграции. Сущность изобретения: омическая контактная структура включает в себя область перехода, легированную примесью, на кремниевой подложке, первый слой управления сопротивлением с пониженным удельным сопротивлением, избирательно созданный на контактном окне в изолирующем слое над областью перехода, второй слой управления сопротивлением, сформированный из германия, и проводящий слой, образующий проволочный электрод. Первый слой управления сопротивлением сформирован из материала Si1-x, Gex, где 0 < x < 1, имеющего работу выхода ниже, чем у материала подложки, и образующего гетеропереходную структуру. Между вторым слоем управления сопротивлением и проводящим слоем расположен, по крайней мере, один запирающий слой. Предложен также способ изготовления омической контактной структуры. Техническим результатом изобретения является создание контактной структуры с низким сопротивлением полупроводникового прибора с высокой степенью интеграции, что позволит свести к минимуму напряжение и деформации между металлом и полупроводником. 2 с. и 1 з.п.ф-лы. 6 ил., 1 табл.

Description

Изобретение относится к производству полупроводникового прибора. Более подробно, оно относится к омической контактной структуре для соединения электрода с полупроводниковым прибором высокой степени интеграции и способу изготовления омической контактной структуры.
Описание предыдущего уровня техники.
Высокая степень плотности интегральных схем удваивается каждый год. В настоящее время начато массовое производство 16 М оперативных запоминающих устройств с субполумикронными технологическими нормами, при этом их быстродействие возрастает, но резистивно-емкостные задержки увеличиваются и характеристики соединений ухудшаются из-за микроминиатюризации соединений благодаря высокой интеграции цепей и увеличению длины соединений (шин). Соответственно, техника формирования контактного окна в субполумикронном диапазоне приобретает важное значение в связи с необходимостью иметь низкое сопротивление и высокую надежность полупроводникового прибора.
Соединение электрода с полупроводниковым прибором обычно происходит посредством контактного окна, сформированного на изолирующем слое, таком как, например, силикатное стекло или борофосфорное силикатное стекло. Переход между металлом и полупроводником посредством контактного окна характеризуется как выпрямляющий (неомический) контакт и выпрямляющий (омический) контакт, впервые предложенные Шотки в 1940 году. Согласно теории невыпрямляющий контакт образуется в следующих двух случаях: во-первых, когда работа выхода металлического материала меньше, чем работа выхода полупроводникового материала при n-типе полупроводниковой подложки; во-вторых, когда работа выхода металлического материала больше, чем работа выхода полупроводникового материала при p-типе полупроводниковой подложки.
При сегодняшнем уровне технологии очень сложно сформировать идеальный контакт Шотки, то есть достигнуть контакт между металлом и полупроводником с сопротивлением, близким нулю.
Подобная гипотеза подробно описана в Патенте США N 4,738,937.
Типичный способ формирования контактного окна без понижения контактного сопротивления показан на фиг. 1 (Патент США N 5,108,954). Как изображено, область перехода 3, в которую имплантирована примесь заранее определенного контактного окна, сформирована внутри полупроводниковой подложки 1, а металлический слой 9 (прополочный электрод) осажден на поверхность изолирующего слоя 5, включающий в себя область контактного окна (не показан) для покрытия части вышеуказанной области перехода 3, подвергающейся воздействию контактного окна посредством металлического слоя 9. Если металлический слой, имеющий значительную толщину, сформированную последовательно от дна контактного окна до поверхности изолирующего слоя 5 по всей длине боковой поверхности контактного окна, то формируется электрический контакт между подложкой и проволочным электродом. Слой предохранения от диффузии 7 из нитрида титана (TiN) или фольфрамата титана (TiW) формируется для того, чтобы предохранить металл или кремний от электромиграции, происходящей из-за диффузии металла и кремния между подложкой 1 и проволочным электродом 9.
Во время последующей термообработки, например, образования силицида TiSi2, произведенного термообработкой титана и кремния, происходит обратная диффузия, которая вызывает резкое падение концентрации примеси на поверхности раздела слоя предохранения от диффузии 7. Контактное сопротивление при этом увеличивается. Соотношение между контактным сопротивлением и концентрацией добавки будет описано ниже.
Техника имплантации контакта дополнительно к ионной имплантации примеси после формирования контактного окна используется для предотвращения обратной диффузии примеси и обеспечения ее уменьшенной дозы.
Как показано на фиг. 2, в соответствии с такой имплантацией контакта выступ 3а формируется под областью перехода 3 вплотную к контактному окну. Этот выступ 3а не вызывает каких-либо серьезных проблем в общепринятом полупроводниковом приборе, имеющем относительно глубокий переход в подложке.
Однако, как наблюдается в случае сверхбольших интегральных схем (YLSI), в которых большое количество приборов монтируется на единичной площади, этот выступ может вызывать короткое замыкание в полупроводниковом приборе, имеющем неглубокий переход, что неблагоприятно с точки зрения требования улучшения быстродействия.
Кроме того, если уровень примеси превышает предел растворимости в области перехода, область перехода будет насыщена примесью и осадок легирующей примеси проявится в виде отдельной фазы.
Следовательно, уровень примеси в области перехода ограничен. Если осадок появится в области перехода, то увеличение примеси или дозы не сможет еще больше увеличить плотность носителя.
Осадок на большом количестве кремниевых частиц вызывает диффузию носителей и облегчает воссоединение носителей.
Краткое изложение изобретения
Представленное изобретение пытается уменьшить контактное сопротивление в полупроводниковом приборе.
Первой целью представленного изобретения является создание контактной структуры с низким сопротивлением полупроводникового прибора с высокой степенью интеграции, что позволит уменьшить контактное сопротивление путем формирования селективно на контактном окне материала, имеющего ширину запрещенной зоны, меньшую, чем ширина запрещенной зоны материала подложки на контактном окне, и позволит свести к минимуму напряжение и деформации между металлом и полупроводником путем формирования материала, имеющего гетеро-переходную структуру.
Второй целью представленного изобретения является создание способа для эффективного формирования омической контактной структуры, имеющей гетеро-переход.
В соответствии с этим изобретением омическая контактная структура полупроводникового прибора включает в себя:
область перехода легированного примесью, на полупроводниковой подложке;
первый слой управления сопротивлением, имеющий пониженное удельное сопротивление и избирательно созданный на контактном окне над областью перехода с материалом, имеющим гетеро-переходную структуру, чья работа выхода ниже, чем у материала подложки;
второй слой управления сопротивлением, имеющий пониженное удельное сопротивление, обеспеченный материалом, чья работа выхода ниже, чем у материала подложки на указанном первом слое управления сопротивлением; и
проводящий слой, образующий проволочный электрод, созданный на втором слое управления сопротивлением.
Способ изготовления полупроводникового прибора, включающий в себя следующие этапы:
формирование области перехода, имплантированной вместе с примесью на заранее определенную часть полупроводниковой подложки;
формирование изолирующего слоя на полупроводниковой подложке субстрате и формировании контактного окна путем вскрытия изолирующего слоя для того, чтобы подвергать воздействию часть области перехода;
формирование первого слоя управления сопротивлением на контактном окне;
формирование второго слоя управления сопротивлением на первом слое управления;
формирование по крайней мере одного запирающего слоя на втором слое управления сопротивлением и изолирующем слое и выполнение вслед за этим термообработки; и
формирование проводящего слоя на запирающем слое.
В качестве другого аспекта представленного изобретения, представленное изобретение использует конструирование запрещенной зоны, которое было исследовано, объектом которого является составной полупроводник. Контактное сопротивление зависит от следующего выражения:
Figure 00000002

где Rc - контактное сопротивление, ψв - высота запирающего слоя, N - концентрация добавки, m* - эффективная масса, A - константа, εs диэлектрическая проницаемость, h - постоянная Планка.
В соответствии с этим выражением внутренними факторами, понижающими контактное сопротивление, являются низкая высота запирающего слоя, то есть низкая работа выхода между металлом и полупроводником, высокая концентрация добавки и маленькая эффективная масса, то есть высокая подвижность. Для того чтобы удовлетворить это требование, в качестве второго слоя управления сопротивлением представленного изобретения использован Ge, который имеет лучшие физические характеристики, чем физические характеристики Si, и находится в той же группе, что и Si.
Для справки, таблица 1 показывает сравнение свойств двух материалов:
Для того, чтобы свести к минимуму напряжение и деформацию, вызванные различием параметров каждой решетки, предлагается, чтобы первый слой управления сопротивлением гетеро-переходной структуры, например Si1-xGex, был помещен кремнием и вторым слоем управления сопротивлением соответственно, реакции между металлом и полупроводниковым слоем, такие как обратная диффузия примеси, формирование выступа посредством избыточной ионной имплантации и явление вывода легирующей примеси эффективно контролируются первым и вторым слоями управления сопротивлением, пересекающим проволочный электрод и полупроводниковый слой. В результате уменьшения сопротивления возможно уменьшить размер контактного окна, что делает возможным миниатюризацию полупроводникового прибора. В такой структуре формируется слой управления сопротивлением, равномерный и тонкий, путем обработки поверхности полупроводникового слоя подходящей газовой атмосферой, посредством эпитаксиального процесса или осаждения подходящего материала.
Представленное изобретение будет наглядно описано посредством ссылок на сопроводительные рисунки.
Краткое описание рисунков.
Фиг. 1 представляет изображение в разрезе контактной структуры полупроводникового прибора общепринятого типа;
Фиг. 2 представляет изображение в разрезе другой общеизвестной контактной структуры и ее проблемы;
Фиг. 3A по 3E представляют стадии производства контактной структуры полупроводникового прибора в соответствии с предпочтительным вариантом реализации этого изобретения;
Фиг. с 4A по 4C представляют стадии производства контактной структуры полупроводникового прибора в соответствии со вторым предпочтительным вариантом реализации этого изобретения;
Фиг. 5 графически показывает соотношение между расходом 10% GeH4 и компонент отношением Si1-xGex; и
Фиг. 6 графически суммирует результаты, полученные измерением контактного сопротивления между металлом и полупроводником, соответствующие каждой контактной структуре.
Подробное описание предпочтительного варианта реализации
Фиг. с 3A по 3E показывают предпочтительный вариант реализации этого изобретения и описывают этапы производства контактной структуры посредством эпитаксиального процесса.
Ссылаясь на фиг. 3A, первый этап заключается в ионной имплантации примеси с заранее определенным типом проводимости в часть полупроводниковой подложки 10 для формирования области перехода 13. На втором этапе изолирующий слой 15, такой как силикатное стекло или борофосфорное стекло, налагается на полупроводниковую подложку 10 и область перехода 13 и формируется контактное окно 16 путем вскрытия изолирующего слоя 15 для оказания воздействия на часть вышеуказанной области перехода 13.
Третий этап заключается в формировании Si1-xGex эпитаксиального слоя 21 или первого слоя управления сопротивлением 21 на контактном окне 16 (фиг. 2B), SiH2Cl2 и GeH4, использующие в качестве газа-носителя H2, используются как химически активный газ для формирования эпитаксиального слоя. Далее, источник Ge получается смешиванием 10% GeH4 с H2. Условия формирования Si1-xGex эпитаксиального слоя 21 следующие: 600 - 900oC, расход от 20 sccm до 200 sccm (см3/мин). Предпочтительно, чтобы количество SiH2Cl2 изменялось до 20 - 200 sccm при 625oC, 20 slm (л/мин), расход H2 и скорость течения GeH4 1-10 sccm. Так как расход 10% GeH4 изменяется, концентрация Ge также изменяется, и чем выше концентрация Ge, тем больше увеличивается скорость роста. Если Ge 12%, например, в случае 0,88 Si и 0,12 Ge, скорость наращивания Si1-xGex эпитаксиального слоя 21 равна
Figure 00000003
В случае 0,67 Si и 0,36 Ge скорость наращивания
Figure 00000004

При постепенном увеличении расхода 10% GeH4 в таких условиях Si1-xGex эпитаксиальный слой 21 растет до толщины
Figure 00000005
предпочтительно до порядка
Figure 00000006

Фиг. 5 графически показывает соотношение между изменением содержания Ge и расходом 10% GeH4. Когда оно приходит к соотношению состава Si1-xGex эпитаксиального слоя, соотношение состава x изменится до 0,4 в соответствии с фиг. 5. Выращенный Si1-xGex эпитаксиальный слой 21 не содержит примесей, но если это необходимо, то может быть использован легированный Si1-xGex.
Легированный эпитаксиальный слой формируется посредством истечения газа B2H6 или газа PH3 во время эпитаксиального процесса. Четвертый этап заключается в формировании второго слоя управления сопротивлением 23, а используемый эпитаксиальный процесс подобен третьему этапу (фиг. 3C). Широко известно, что его условия должны быть такими же, как условия роста Si1-xGe4 эпитаксиального слоя 21, а расход SiH2Cl2 для формирования Ge эпитаксиального слоя 23 будет нулевым. Толщина Ge эпитаксиального слоя 23 составляет порядка
Figure 00000007
Если тип проводимости области перехода 13 P+, то для ионной имплантации используются элементы третьей группы периодической таблицы, например B или BF2.
В случае N+ типа области перехода 13 для ионной имплантации используются As или P. Ионная имплантация выполняется при 20 - 50 KeY, при дозе 5 • 1014 - 1 • 1015 (ион/см2).
Пятый этап заключается в формировании запирающего слоя 17 на втором слое управления сопротивлением 23 и изолирующем слое 15, формируемого по вышеизложенному процессу, и выполнении термообработки.
В этом варианте реализации обеспечивается только один запирающий слой 17, а два запирающих слоя могут быть обеспечены по второму варианту реализации, который будет описан ниже. Прежде всего, титан осаждается напылением до толщины около
Figure 00000008
и отжигается при порядке 600 - 900oC в инертной атмосфере N2 за короткий период времени для формирования структуры, показанной на фиг. 3D. Такая термообработка, выполняемая за очень короткий период времени, может быть совершена посредством прибора быстрого термического отжига (RTA). В то время, как титан, контактирующий со вторым слоем управления сопротивлением 23 превращается посредством отжига в TiGex, остаток титана, который не контактирует со вторым слоем управления сопротивлением 23, реагирует с N2 из атмосферы и на нем формируется нитрид титана, служащий в качестве диффузионного барьерного слоя. В конце концов формируется проводящий слой для использования в качестве электронной шины путем заполнения контактного окна металлическим слоем, как показано на фиг. 3E.
Фиг. с 4A по 4C показывают стадии производства контактной структуры полупроводникового прибора в соответствии со вторым предпочтительным вариантом реализации этого изобретения и аналогичным фиг. с 3A по 3E. Пренебрежем общим описанием, имея в виду, что подобные цифровые и литерные ссылки обозначают подобные части.
В этом варианте реализации первый слой управления сопротивлением сформирован посредством термообработки после того, как Ge ионно внедрен не путем эпитаксиального процесса, а посредством имплантации. Прежде всего при помощи использования фоточувствительного слоя 18 как маски Ge ионно имплантируется при ускоряющем напряжении 10 - 30 KeV и при дозе 1 • 1015 - 1 • 1016 ион/см2, с низкой энергией для формирования Ge имплантированного слоя 22 в слое перехода 13, как показано на фиг. 4A. Если ускоряющее напряжение равно 20 KeV, проектируемый диапазон составит около
Figure 00000009
а если ускоряющее напряжение равно 30 KeV, проектируемый диапазон составит около
Figure 00000010
Если ускоряющее напряжение равно 10 KeV, проектируемый диапазон составит около 125 A.
Теперь сошлемся на фиг. 4B, где после удаления фоточувствительного слоя 18, Ge и Ti последовательно осаждаются на Ge имплантированном слое 22 и изолирующем слое 15 для формирования Ge осажденного слоя 24 и Ti осажденного слоя 17 соответственно до толщины около
Figure 00000011
со скоростью осаждения
Figure 00000012
и при температуре подложки 200oC при помощи распыляющего устройства.
На этапе, показанном на фиг. 4C, вышеуказанный Ge имплантированный слой 22 становится первым слоем управления сопротивлением 21 из Si1-xGex в соответствии с эффектом активации посредством высокотемпературной термообработки и реакции с кремнием.
Ge осажденный слой 24 на вышеуказанном Ge имплантированном слое 22 остается в качестве второго слоя управления сопротивлением 23 из Ge. Ge осажденный слой 24 на верхней и боковых сторонах изолирующего слоя 15 становится первым запирающим слоем 17а из TiGex посредством реакции с Ti. TiN осаждается посредством напыления до толщины около
Figure 00000013
и служит в качестве второго запирающего слоя 17b. После последовательного осаждения Ti и TiN может быть использована термообработка. Быстрый термический отжиг выполняется за 20 - 60 секунд при 600 - 900oC в атмосфере N2 или выполняется термообработка за 30 - 60 минут в атмосфере N2 при 450 - 600oC. Для справки, первый запирающий слой 17а, TiGex, формируется с очень низким поверхностным сопротивлением (20 М Ом/см2), если быстрый термический отжиг выполняется за 20 секунд при 800oC.
Как описано выше, представленное изобретение обеспечивает контактную структуру гетеро-перехода Ge и Si1-xGex, чья ширина запрещенной зоны ниже, чем ширина запрещенной зоны материала подложки на поверхности раздела между металлом и полупроводником, и которая может быть эффективно применена для понижения сопротивления электронных шин и повышения надежности в полупроводниковом приборе высокой степени интеграции. Эффективность представленного изобретения более очевидна из графика, показанного на фиг. 6.
Фиг. 6 суммирует результаты, полученные путем измерения контактного сопротивления между металлом и полупроводником с использованием в качестве испытываемого образца контактной цепи, имеющей 1200 контактных окон.
Конечная Ge/Si1-xGex гетеро-контактная структура этого изобретения показана на графике как "A". "B" представляет собой контактную структуру, в которую ионно имплантируется только Ge, и "C" - общепринятую контактную структуру, в которой нет ионно-имплантированного Ge. Размер таких контактных окон 0,5 мкм, и полупроводниковый слой представляет собой область P+ типа, в которую ионно имплантирован BF2 при дозе 1 • 1015. Термообработка выполняется за 120 минут при 850oC в атмосфере N2. В соответствии с контактной структурой этого изобретения, контактное сопротивление уменьшается примерно в два раза.
Несмотря на то, что изобретение было описано только в связи с рассмотренными сейчас наиболее практичными и предпочтительными вариантами, понятно, что изобретение не ограничено раскрытыми вариантами реализации, но, наоборот, предусматривает охват различных модификаций и эквивалентных разработок, лежащих в рамках духа и в области действия прилагаемой формулы изобретения.

Claims (3)

1. Омическая контактная структура полупроводникового прибора, включающая в себя область перехода, легированную примесью, на кремниевой подложке, первый слой управления сопротивлением, имеющий пониженное удельное сопротивление и избирательно созданный на контактном окне в изолирующем слое над областью перехода, проводящий слой, образующий проволочный электрод, отличающаяся тем, что первый слой управления сопротивлением сформирован из материала Si1-xGex, где 0 < x < 1, имеющего работу выхода ниже, чем у материала подложки, и образующего гетеропереходную структуру, контактная структура дополнительно содержит второй слой управления сопротивлением, сформированный из германия между первым слоем управления сопротивления и проводящим слоем, и, по крайней мере, один запирающий слой, расположенный между вторым слоем управления сопротивлением и проводящим слоем для предотвращения взаимодействия между областью перехода и проводящим слоем.
2. Способ изготовления омической контактной структуры полупроводникового прибора, включающий в себя следующие этапы: формирование области перехода имплантацией примеси на заранее определенную часть кремниевой подложки, формирование изолирующего слоя на кремниевой подложке и формирование контактного окна путем вскрытия изолирующего слоя, для того, чтобы подвергнуть воздействию часть области перехода, формирование первого слоя управления сопротивлением на части области перехода, формирование, по крайней мере одного, запирающего слоя, термообработку, формирование проводящего слоя, отличающийся тем, что первый слой управления сопротивлением формируют из материала Si1-xGex, где 0 < x < 1, имеющего работу выхода ниже, чем у материала подложки, и образующего гетеропереходную структуру, на первом слое управления сопротивлением формируют второй слой управления сопротивлением из германия, запирающий слой формируют на втором слое управления сопротивлением и изолирующем слоем, а проводящий слой формируют на запирающем слое после термообработки.
3. Способ по п.2, отличающийся тем, что формирование первого слоя управления сопротивлением выполняют при помощи процесса химического осаждения паров.
RU94006802/28A 1993-03-02 1994-03-01 Омическая контактная структура полупроводникового прибора и способ ее изготовления RU2155417C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR930002962 1993-03-02
KR93-2962 1993-03-02

Publications (2)

Publication Number Publication Date
RU94006802A RU94006802A (ru) 1995-10-27
RU2155417C2 true RU2155417C2 (ru) 2000-08-27

Family

ID=19351437

Family Applications (1)

Application Number Title Priority Date Filing Date
RU94006802/28A RU2155417C2 (ru) 1993-03-02 1994-03-01 Омическая контактная структура полупроводникового прибора и способ ее изготовления

Country Status (7)

Country Link
US (1) US5563448A (ru)
JP (1) JP3644983B2 (ru)
KR (1) KR960008558B1 (ru)
CA (1) CA2116746C (ru)
DE (1) DE4406861B4 (ru)
GB (1) GB2275822B (ru)
RU (1) RU2155417C2 (ru)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668055A (en) * 1995-05-05 1997-09-16 Applied Materials, Inc. Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer
US6239492B1 (en) * 1996-05-08 2001-05-29 Micron Technology, Inc. Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
JP2970555B2 (ja) * 1996-10-28 1999-11-02 日本電気株式会社 半導体装置の製造方法及び製造装置
US5920121A (en) * 1998-02-25 1999-07-06 Micron Technology, Inc. Methods and structures for gold interconnections in integrated circuits
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6075291A (en) * 1998-02-27 2000-06-13 Micron Technology, Inc. Structure for contact formation using a silicon-germanium alloy
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
KR100559029B1 (ko) * 1998-12-29 2006-06-16 주식회사 하이닉스반도체 반도체 소자의 메탈 콘택 형성 방법
US6535413B1 (en) * 2000-08-31 2003-03-18 Micron Technology, Inc. Method of selectively forming local interconnects using design rules
KR100393208B1 (ko) * 2001-01-15 2003-07-31 삼성전자주식회사 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법
TWI262561B (en) * 2001-06-12 2006-09-21 Promos Technologies Inc Method of forming ultra-shallow junction devices and its application in a memory device
US6511905B1 (en) * 2002-01-04 2003-01-28 Promos Technologies Inc. Semiconductor device with Si-Ge layer-containing low resistance, tunable contact
KR100442106B1 (ko) * 2002-06-26 2004-07-27 삼성전자주식회사 도전성 콘택 구조 및 그 제조방법
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
JP4997913B2 (ja) * 2006-10-17 2012-08-15 日産自動車株式会社 半導体装置および半導体装置の製造方法
JP2010161250A (ja) * 2009-01-09 2010-07-22 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置
JP2010231172A (ja) * 2009-03-04 2010-10-14 Seiko Epson Corp 光学物品およびその製造方法
JP2012032690A (ja) 2010-08-02 2012-02-16 Seiko Epson Corp 光学物品およびその製造方法
EP2461352B1 (en) * 2010-12-06 2013-07-10 Imec Method of manufacturing low resistivity contacts on n-type germanium
GB2526950B (en) 2011-11-23 2016-04-20 Acorn Tech Inc Improving metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe
JP2021136269A (ja) * 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置
KR20220030456A (ko) 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3473093A (en) * 1965-08-18 1969-10-14 Ibm Semiconductor device having compensated barrier zones between n-p junctions
US3599060A (en) * 1968-11-25 1971-08-10 Gen Electric A multilayer metal contact for semiconductor device
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
US4738937A (en) * 1985-10-22 1988-04-19 Hughes Aircraft Company Method of making ohmic contact structure
US4796081A (en) * 1986-05-02 1989-01-03 Advanced Micro Devices, Inc. Low resistance metal contact for silicon devices
JPS62259469A (ja) * 1986-05-06 1987-11-11 Hitachi Ltd 半導体装置
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US5126805A (en) * 1989-11-24 1992-06-30 Gte Laboratories Incorporated Junction field effect transistor with SiGe contact regions
JP3061406B2 (ja) * 1990-09-28 2000-07-10 株式会社東芝 半導体装置
JPH04196420A (ja) * 1990-11-28 1992-07-16 Nec Corp 半導体装置の構造及び製造方法
US5108954A (en) * 1991-09-23 1992-04-28 Micron Technology, Inc. Method of reducing contact resistance at silicide/active area interfaces and semiconductor devices produced according to the method
US5422307A (en) * 1992-03-03 1995-06-06 Sumitomo Electric Industries, Ltd. Method of making an ohmic electrode using a TiW layer and an Au layer
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
US5232873A (en) * 1992-10-13 1993-08-03 At&T Bell Laboratories Method of fabricating contacts for semiconductor devices

Also Published As

Publication number Publication date
JPH06302542A (ja) 1994-10-28
DE4406861A1 (de) 1994-09-08
CA2116746A1 (en) 1994-09-03
GB9403816D0 (en) 1994-04-20
CA2116746C (en) 2006-12-12
KR940022708A (ko) 1994-10-21
JP3644983B2 (ja) 2005-05-11
GB2275822B (en) 1997-10-08
DE4406861B4 (de) 2005-01-20
GB2275822A (en) 1994-09-07
US5563448A (en) 1996-10-08
KR960008558B1 (en) 1996-06-28

Similar Documents

Publication Publication Date Title
RU2155417C2 (ru) Омическая контактная структура полупроводникового прибора и способ ее изготовления
US4384301A (en) High performance submicron metal-oxide-semiconductor field effect transistor device structure
US5217923A (en) Method of fabricating a semiconductor device having silicided source/drain regions
US6281102B1 (en) Cobalt silicide structure for improving gate oxide integrity and method for fabricating same
US5234850A (en) Method of fabricating a nitride capped MOSFET for integrated circuits
US5170242A (en) Reaction barrier for a multilayer structure in an integrated circuit
KR100440840B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6187617B1 (en) Semiconductor structure having heterogeneous silicide regions and method for forming same
US5103272A (en) Semiconductor device and a method for manufacturing the same
EP0680077A1 (en) Integrated circuit with improved contact barrier
EP1719164B1 (en) Method of manufacturing a semiconductor device
US7306998B2 (en) Formation of abrupt junctions in devices by using silicide growth dopant snowplow effect
US5545574A (en) Process for forming a semiconductor device having a metal-semiconductor compound
KR100843866B1 (ko) 폴리-ＳｉＧｅ과 폴리-Ｓｉ이 분리된 합금 게이트 스택을 포함하는 전계 효과 트랜지스터 및 이를 포함하는 반도체 디바이스
EP0064829B1 (en) High electron mobility semiconductor device and process for producing the same
US6133124A (en) Device improvement by source to drain resistance lowering through undersilicidation
US5210043A (en) Process for producing semiconductor device
JPH05102072A (ja) ケイ化物層からなる半導体デバイスおよびそのデバイスの製造方法
KR0147870B1 (ko) 반도체 소자의 콘택 전도층 형성방법
US6057220A (en) Titanium polycide stabilization with a porous barrier
JPH05243555A (ja) 半導体装置及びその製造方法
JPH04225568A (ja) 半導体装置のコンタクト構造及びその製造方法
JPH07263682A (ja) サリサイド構造を有するｍｏｓｆｅｔの製造方法
EP0410390A2 (en) Method of producing semiconductor device
EP0431721A2 (en) Reaction barrier for a multilayer structure in an integrated circuit

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20090302