Nothing Special   »   [go: up one dir, main page]

DE4406861A1 - Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren - Google Patents

Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren

Info

Publication number
DE4406861A1
DE4406861A1 DE4406861A DE4406861A DE4406861A1 DE 4406861 A1 DE4406861 A1 DE 4406861A1 DE 4406861 A DE4406861 A DE 4406861A DE 4406861 A DE4406861 A DE 4406861A DE 4406861 A1 DE4406861 A1 DE 4406861A1
Authority
DE
Germany
Prior art keywords
layer
forming
resistance control
control layer
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4406861A
Other languages
English (en)
Other versions
DE4406861B4 (de
Inventor
Sangin Lee
Soonoh Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4406861A1 publication Critical patent/DE4406861A1/de
Application granted granted Critical
Publication of DE4406861B4 publication Critical patent/DE4406861B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung bezieht sich auf die Herstellung einer Halbleitervorrichtung, und bezieht sich insbesondere auf eine ohmsche Kontaktstruktur zur Verbindung einer Elek­ trode mit einer hochintegrierten Halbleitervorrichtung und ein Verfahren zur Herstellung der ohmschen Kontaktstruktur.
Der Grad der Integrationsdichte bei Schaltkreisen wurde je­ des Jahr annähernd verdoppelt. Derzeit wird die Massenferti­ gung von 16M dynamischen Speichervorrichtungen mit wahl­ freiem Zugriff mit einer Subhalbmikrometergeometrie begon­ nen, wobei die Ausführungsgeschwindigkeit verbessert ist, die Widerstands-Kapazitäts-Verzögerung und Eigenschaften der Leitungen aufgrund der Mikrominiaturisierung der Leitungen gemäß der hohen Integrationsdichte der Schaltkreise und dem Anstieg in der Länge der Leitungen allerdings verschlechtert sind. Demgemäß kommt der Technik der Herstellung eines Kon­ taktloches in der Subhalbmikrometergeometrie eine wichtige Rolle hinsichtlich geringen Widerstandes und hoher Zuverläs­ sigkeit der Halbleitervorrichtung zu.
Die Verbindung einer Elektrode mit einer Halbleitervorrich­ tung wird im allgemeinen über ein Kontaktloch durchgeführt, welches auf einer Isolierschicht wie beispielsweise Silica­ glas oder Borphosphorsilicateglas ausgebildet ist. Der Über­ gang zwischen einem Metall und einem Halbleiter über ein Kontaktloch kann als gerichteter Kontakt und als nicht-ge­ richteter Kontakt charakterisiert werden, wie er zuerst von Shottky im Jahre 1940 vorgeschlagen wurde. Theoretisch wird der nicht-gerichtete Kontakt in den folgenden beiden Fällen ausgebildet: Im ersten Fall ist die Austrittsarbeit eines Metallmaterials kleiner als die Austrittsarbeit eines Halb­ leitermaterials in einem Halbleitersubstrat vom n-Typ; im zweiten Fall ist die Austrittsarbeit eines Metallmaterials größer als die Austrittsarbeit eines Halbleitersubstrats vom p-Typ.
In der heutigen Technologie ist es nach wie vor schwierig, einen idealen Shottky-Kontakt auszubilden, d. h. einen Kon­ takt zwischen Metall und Halbleiter mit einem Widerstand von nahezu Null auszubilden. Die näheren Hintergründe hierzu sind beispielsweise in dem US-Patent Nr. 4,738,937 darge­ stellt.
Eine representative Technik zur Bildung eines Kontaktloches zur Verringerung des Kontaktwiderstandes ist in Fig. 1 unter Bezugnahme auf das US-Patent Nr. 5,108,954 dargestellt. Ge­ mäß dieser Darstellung ist ein Übergangsbereich 3, in dem eine Verunreinigung eines vorbestimmten Kontaktloches im­ plantiert ist, auf einem Teil innerhalb eines Halbleitersub­ strates 1 ausgebildet, und es ist eine Metallschicht 9, Ver­ drahtungselektrode, auf einer Oberfläche einer Isolier­ schicht 5 einschließlich des Bereiches eines (nicht darge­ stellten) Kontaktloches abgeschieden, um einen Teil des obi­ gen Übergangsbereiches 3 zu bedecken, der durch die Kontakt­ öffnung über der Metallschicht 9 freiliegt. Falls die Me­ tallschicht mit einer beträchtlichen Dicke aufeinanderfol­ gend von dem Boden des Kontaktloches bis zur Oberfläche der Isolierschicht 5 entlang Seitenwänden des Kontaktloches aus­ gebildet wird, wird ein elektrischer Kontakt zwischen dem Substrat und einer Verdrahtungselektrode hergestellt. Ferner wird eine Diffusionsverhinderungsschicht 7 aus Titannitrid (TiN) oder Titanwolfranit (TiW) ausgebildet, um eine Metall- oder Siliziumelektromigration zu verhindern, welche aus ei­ ner Diffusion von Metall und Silizium zwischen dem Substrat 1 und der Verdrahtungselektrode 9 resultiert.
Bei der aufeinanderfolgenden Wärmebehandlung, d. h. Bildung von Siliziden TiSi2 aufgrund einer Wärmebehandlung von Titan und Silizium tritt Ausdiffundieren auf, welches einen scharfen Abfall in der Konzentration des Dotiermittels in der Grenzfläche der Diffusionsverhinderungsschicht 7 be­ wirkt. Dadurch wird der Kontaktwiderstand vergrößert. Die Beziehungen zwischen dem Kontaktwiderstand und der Dotier­ konzentration werden im folgenden beschrieben.
Eine Stopfenimplantationstechnik des zusätzlichen Ionenim­ plantierens des Dotiermittels nach der Bildung des Kontakt­ loches wird zur Verhinderung des Ausdiffundierens des Do­ tiermittels und Unterstützen der reduzierten Dosis verwen­ det.
Wie es in Fig. 2 dargestellt ist, wird gemäß einer solchen Stopfenimplantierung eine Ausbuchtung 3a unterhalb des Über­ gangsbereiches 3 in der Nähe des Kontaktloches ausgebildet. Diese Ausbuchtung 3a bewirkt an sich keine ernsthaften Pro­ bleme bei einer herkömmlichen Halbleitervorrichtung mit ei­ nem relativ tiefen Übergang in einem Substrat.
Im Falle von integrierten Schaltkreisen mit sehr hoher Inte­ gration (VLSI), bei denen eine grobe Anzahl von Vorrichtun­ gen pro Einheitsfläche angeordnet sind, kann diese Ausbuch­ tung jedoch in nachteiliger Weise eine Kurzschlußleitung in einer Halbleitervorrichtung mit einen Übergang von geringer Tiefe hervorrufen, was dem Erfordernis hinsichtlich Verbes­ serung der Betriebsgeschwindigkeit entgegensteht.
Daneben überschreitet der Verunreinigungsgrad die Löslich­ keitsgrenze in einer Übergangsfläche, die Übergangsfläche wird mit der Verunreinigung gesättigt, und es zeigt sich eine Abscheidung der dotierten Verunreinigung als separate Phase.
Demgemäß ist der Verunreinigungsgrad in der Übergangsfläche begrenzt. Falls sich eine Abscheidung in dem Übergangsbe­ reich zeigt kann eine Vergrößerung der Verunreinigung oder Dosis keine Vergrößerung der Ladungsträgerdichte mehr her­ vorrufen.
Die Abscheidung in einer Vielzahl von Siliziumkörnern verur­ sacht Diffusion von Ladungsträgern und erleichtert die Ver­ einigung der Ladungsträger.
Die vorliegende Erfindung beruht auf dem Ziel, den Kontakt­ widerstand einer Halbleitervorrichtung zu verringern.
Der Erfindung liegt die Aufgabe zugrunde, eine Kontaktstruk­ tur mit geringem Widerstand für eine hochintegrierte Halb­ leitervorrichtung zu Verfügung zu stellen, bei der der Kon­ taktwiderstand verringert ist durch selektives Ausbilden ei­ nes Materials mit einer kleineren Bandlücke auf einem Kon­ taktloch als die Bandlücke eines Substratmaterials auf dem Kontaktloch, und bei der die mechanische Spannung zwischen einem Metall und einem Halbleiter durch Ausbilden eines Ma­ terials mit einer Hetero-Übergangsstruktur hierunter mini­ miert ist.
Des weiteren ist es Aufgabe der Erfindung, ein Verfahren zur wirksamen Ausbildung einer Ohmschen Kontaktstruktur mit ei­ nem Hetero-Übergang zur Verfügung zu stellen.
Diese Aufgabe wird gelöst durch die Ohmsche Kontaktstruktur gemäß Anspruch 1 und das Verfahren gemäß Anspruch 6 und 10.
Gemäß der vorliegenden Erfindung weist eine Ohmsche Kon­ taktstruktur für eine Halbleitervorrichtung auf:
einen Übergangsbereich, der auf einem Halbleitersubstrat mit einer Verunreinigung dotiert ist;
eine erste Widerstandskontrollschicht mit einem reduzierten Widerstand, die selektiv auf einem Kontaktloch oberhalb des Übergangsbereiches mit einem Material einer Hetero-Über­ gangsstruktur gebildet ist, dessen Austrittsarbeit kleiner ist als bei dem Substratmaterial;
eine zweite Widerstandskontrollschicht mit einem verringer­ ten Widerstand, welche aus einem Material hergestellt ist, dessen Austrittsarbeit geringer ist als bei dem Substratma­ terial, wobei die zweite Widerstandskontrollschicht auf der ersten Widerstandskontrollschicht ausgebildet ist;
eine auf der zweiten Widerstandskontrollschicht ausgebildete leitende Schicht, die eine Verdrahtungselektrode bildet.
Ein Verfahren zur Herstellung einer Halbleitervorrichtung weist die Schritte auf:
Ausbilden eines Übergangsbereiches, der mit einer Verun­ reinigung auf einem vorbestimmten Abschnitt eines Halblei­ tersubstrates implantiert wird;
Bilden einer Isolierschicht auf dem Halbleitersubstrat und Bilden eines Kontaktloches durch Öffnen der Isolierschicht, um einen Teil des Übergangsbereiches freizulegen;
Bilden einer ersten Widerstandskontrollschicht auf dem Kon­ taktloch;
Bilden einer zweiten Widerstandskontrollschicht auf der er­ sten Widerstandskontrollschicht;
Bilden von zumindest einer Barrierenschicht auf der zweiten Widerstandskontrollschicht und Isolierschicht, und Durchfüh­ ren einer Wärmebehandlung hierauf; und
Bilden einer leitenden Schicht auf der Barrierenschicht.
Bei einem weiteren Aspekt der vorliegenden Erfindung wird gemäß der vorliegenden Erfindung ein Bandlückenentwurfsver­ fahren ("bandgap engineering") auf der Grundlage von Studien verwendet, bei denen Verbundhalbleiter zugrunde liegen. Der Kontaktwiderstand ergibt sich aus der folgenden Gleichung:
wobei die Buchstaben für folgende Größen stehen:
Rc = Kontaktwiderstand
ND = Dotiermittelkonzentration
A = Konstante
h = Planck′sche Konstante
ψB= Höhe der Barrierenschicht
m* = Effektivmasse
εs = Dielektrizitätskonstante von Vakuum.
Entsprechend dieser Gleichung stellen die internen Faktoren zur Verringerung eines Kontaktwiderstandes eine geringe Höhe der Barrierenschicht, d. h. eine geringe Austrittsarbeit zwi­ schen Metall und Halbleiter, eine hohe Konzentration des Do­ tiermittels, und kleine Effektivmasse, d. h. hohe Mobilität dar. Um dieses Erfordernis zu erfüllen wird Ge, welches eine deutlich bessere physikalische Eigenschaft als Si aufweist und in derselben Familie wie Si liegt, als zweite Wider­ standskontrollschicht gemäß der vorliegenden Erfindung ver­ wendet. Nachfolgende Tabelle 1 zeigt einen Vergleich der Ma­ terialeigenschaften zwischen diesen beiden Materialien:
Tabelle 1
Um die mechanische Spannung und Dehnung aufgrund des Unter­ schiedes in den Gitterkonstanten zu minimieren, wird eine erste Widerstandskontrollschicht einer Hetero-Übergangs­ struktur, d. h. Si1-xGex als Zwischenschicht zwischen Sili­ zium und der zweiten Widerstandskontrollschicht vorgesehen. Demgemäß werden Reaktionen zwischen dem Metall und der Halb­ leiterschicht wie beispielsweise Ausdiffundieren des Dotier­ mittels, Ausbilden einer Ausbuchtung aufgrund übermäßiger Ionenimplantation und Lernphämomene der dotierten Verun­ reinigung auf effektive Weise aufgrund der ersten und zwei­ ten Widerstandskontrollschichten gesteuert, welche die Ver­ drahtungselektrode und Halbleiterschicht überquert. Als Er­ gebnis des verringerten Widerstandes kann die Größe des Kon­ taktloches verringert werden und damit eine weitere Minia­ turisierung der Halbleitervorrichtung vorgenommen werden. Bei einer solchen Struktur ist die Widerstandskontroll­ schicht glatt, ebenmäßig und dünn durch Behandeln der Ober­ fläche der Halbleiterschicht durch ein geeignetes atmosphä­ rischen Gases ausgebildet aufgrund eines epitaktischen Ver­ fahrens, oder aufgrund einer Abscheidung eines geeigneten Materials.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.
Es zeigt:
Fig. 1 eine Schnittansicht einer beispielhaften Kon­ taktstruktur einer Halbleitervorrichtung;
Fig. 2 eine Schnittansicht einer weiteren Kontaktstruktur;
Fig. 3A bis 3E Schritte gemäß der Herstellung einer Kon­ taktstruktur einer Halbleitervorrichtung entspre­ chend einem bevorzugten Ausführungsbeispiel der vor­ liegenden Erfindung;
Fig. 4A bis 4C Schritte zur Herstellung einer Kontaktstruk­ tur einer Halbleitervorrichtung entsprechen einem zweiten bevorzugten Ausführungsbeispiel gemäß der vorliegenden Erfindung;
Fig. 5 eine Kurve zur Darstellung der Beziehung zwischen der Flußrate von 10% GeH4 und dem Zusammensetzungsver­ hältnis von Si1-xGex; und
Fig. 6 eine Kurve zur Darstellung der Ergebnisse einer Mes­ sung des Kontaktwiderstandes zwischen einem Metall und einem Halbleiter entsprechend verschiedenen Kon­ taktstrukturen.
Die Fig. 3A bis E zeigen ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung, und zeigen die Schritte der Her­ stellung der Kontaktstruktur durch ein Epitaxieverfahren.
Unter Bezugnahme auf Fig. 3A stellt ein erster Schritt eine Ionenimplantierung einer Verunreinigung eines vorbestimmten Leitfähigkeitstyps auf einen Abschnitt eines Halbleitersub­ strats 10 zur Ausbildung eines Übergangsbereiches 13 dar. Als ein zweiter Schritt wird eine Isolierschicht 15 wie bei­ spielsweise Silicaglas oder Borphosphorsilicateglas auf das Halbleitersubstrat 10 und den Übergangsbereich 13 aufge­ bracht, und es wird ein Kontaktloch 16 ausgebildet durch Öffnung der Isolierschicht 15, um einen Teil des vorstehend genannten Übergangsbereiches 13 freizulegen.
Gemäß einem dritten Schritt wird eine Si1-xGe6x-Epi-Schicht 21, eine erste Widerstandskontrollschicht 21 auf dem Kon­ taktloch 16 ausgebildet (Fig. 2B). Als Reaktionsgas für die Bildung der Epi-Schicht wird SiH2Cl2 und GeH4 unter Verwen­ dung von H2 als Trägergas verwendet. Die Ge-Quelle wird im übrigen durch Mischen von 10% GeH4 mit H2 hergestellt. Die Bedingungen der Bildung der Si1-xGex-Epi-Schicht 21 sind wie folgt: 600-900°C; Flußrate von 20 sccm bis 200 sccm. Vor­ zugsweise wird die Menge von SiH2Cl2 geändert auf 20 bis 200 sccm bei 625°C, 20 slm der H2-Flußrate, und 1-10 sccm der GeH4-Flußrate. Da sich die Flußrate von 10% GeH4 ändert, än­ dert sich auch die Ge-Konzentration, und mit Zunahme der Ge- Konzentration vergrößert sich die Wachstumsgeschwindigkeit. Die Wachstumsgeschwindigkeit der Si1-xGex-Epi-Schicht 21 be­ trägt 23 Å/min, falls Ge 12% beträgt, d. h. im Falle von 0,88 Si und 0,12 Ge. Im Falle von 0,67 Si und 0,36 Ge, beträgt die Wachstumsgeschindigkeit 126 Å/min.
Durch allmähliches Vergrößern der Flußrate von 10% GeH4 bei einer solchen Bedingung wird die Si1-xGex-Epi-Schicht 21 bis zu einer Dicke von 100 Å bis 500 Å, vorzugsweise etwa 200 Å aufgewachsen.
Fig. 5 zeigt eine Darstellung einer Beziehung der Änderung des Gehaltes von Ge gemäß der Flußrate von 10% GeH4. Wenn das Zusammensetzungsverhältnis der Si1-xGex-Epi-Schicht er­ reicht wird, wird das Zusammensetzungsverhältnis von x auf 0,4 entsprechend der Kurve gemäß Fig. 5 geändert. Die auf ge­ wachsene Si1-xGex-Epi-Schicht 21 enthält kein Dotiermittel, wobei jedoch dotiertes Si1-xGex verwendet werden kann, falls dies notwendig ist.
Eine dotierte epitaktische Schicht wird bei einer Strömung von B2H6-Gas oder PH3-Gas bei dem Zeitpunkt des epitakti­ schen Prozesses gebildet. Ein vierter Schritt zur Bildung einer zweiten Widerstandskontrollschicht 23 wird durchge­ führt, bei dem der Epi-Prozeß wie bei dem dritten Schritt verwendet wird (Fig. 3C). Wie es an sich bekannt ist, ist die Bedingung dieselbe wie bei der Wachstumsbedingung der Si1-xGex-Epi-Schicht 21, und die Flußrate von SiH2Cl2 ist nur zur Bildung der Ge-Epi-Schicht 23. Die Dicke der Ge-Epi- Schicht 23 beträgt etwa 50 Å bis 100 Å. Falls der Leitfähig­ keitstyp des Übergangsbereiches 13 P+ ist, kann ein Element der Gruppe 3 aus dem Periodensystem ionenimplantiert werden, d. h. B oder BF2.
Im Falle eines Übergangsbereiches 13 vom N+-Typ wird As oder P ionenimplantiert. Die Ionenimplantation wird durchgeführt bei 20-50 KeV und einer Dosis von 5 × 1014-1 × 1015 Ionen/cm2.
Bei einem fünften Schritt wird eine Barrierenschicht 17 auf der zweiten Widerstandskontrollschicht 23 und der Isolier­ schicht 15 gebildet, und es wird eine Wärmebehandlung durch­ geführt.
Bei diesem Ausführungsbeispiel ist lediglich eine Barrieren­ schicht 17 vorgesehen, wobei zwei Barrierenschichten bei ei­ nem zweiten Ausführungsbeispiel vorgesehen werden können, welches später beschrieben ist. Zuerst wird Titan durch Sputtern bis zu einer Dicke von etwa 500 Å bis 1000 Å abge­ schieden, und bei etwa 600°C bis 900°C in einer passiven Um­ gebung von N für eine kurze Zeitperiode zur Ausbildung einer Struktur gemäß Fig. 3D wärmebehandelt. Eine derartige Wärme­ behandlung, die für eine sehr kurze Zeitdauer durchgeführt wird, kann vermittels einer schnellen thermischen Wärmevor­ richtung (RTA = Rapid Thermal Annealing) zur Verfügung ge­ stellt sein. Während Titan in Kontakt mit der zweiten Wider­ standskontrollschicht 23 durch die Wärmebehandlung in TiGex umgewandelt wird, reagiert das restliche Titan, welches nicht in Kontakt tritt mit der zweiten Widerstandskontroll­ schicht 23, mit N2 in Atmosphäre und es wird Titannitrid ge­ bildet, welches als Diffusionsbarrierenschicht dient. Schließlich wird eine leitende Schicht als Anschlußleitung durch Vergraben des Kontaktloches mit der Metallschicht aus­ gebildet, wie es in Fig. 3E dargestellt ist.
Die Fig. 4A bis 4C zeigen die Schritte der Herstellung einer Kontaktstruktur einer Halbleitervorrichtung gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Er­ findung, welche mit den Fig. 3A bis 3E korrespondieren. Die gleichen Bezugsziffern bezeichnen gleiche Teile, so daß auf deren nähere Beschreibung verzichtet werden kann.
Bei diesem Ausführungsbeispiel wird eine erste Widerstands­ kontrollschicht durch eine Wärmenachbehandlung gebildet, nachdem Ge ionenimplantiert wurde, und zwar nicht durch einen epitaktischen Prozeß, sondern durch Ionenimplantation. Zuerst wird unter Verwendung einer fotoempfindlichen Schicht 18 als Maske Ge ionenimplantiert bei einer Beschleunigungs­ spannung von 10-30 KeV und einer Dosis von 1 × 1015-1016 Ionen/cm2, und einer geringen Energie zu Bildung einer Ge- Isolationsschicht 22 in dem Übergangsbereich 13, wie es in Fig. 4A dargestellt ist. Falls die Beschleunigungsspannung 20 KeV beträgt, beträgt der Sollbereich etwa 200 Å, und falls die Beschleunigungsspannung 30 KeV beträgt, beträgt der Sollbereich etwa 260 Å. Falls die Beschleunigungsspan­ nung 10 KeV beträgt, beträgt der Sollbereich etwa 125 Å.
Unter Bezugnahme auf Fig. 4B werden, nachdem die Fotolack­ schicht 16 entfernt worden ist, Ge und Ti aufeinanderfolgend auf der Ge-Implantationsschicht 22 und der Isolierschicht 15 zur Bildung einer Ge-Abscheideschicht 24 und einer Ti-Ab­ scheideschicht 17 jeweils bis zu einer Dicke von etwa 100-500 Å bei einer Abscheidungsgeschwindigkeit von 10-50 Å/sec und bei einer Substrattemperatur von 200°C vermittels einer Sputtervorrichtung abgeschieden.
Bei dem Schritt gemäß Fig. 4C wird die vorstehend beschrie­ bene Ge-Implantationsschicht 22 in eine erste Widerstands­ kontrollschicht 21′ aus Si1-xGex entsprechend dem Aktivie­ rungseffekt der Hochtemperaturwärmebehandlung und der Reak­ tion mit Silizium umgeformt.
Die Ge-Abscheideschicht 24 auf der Ge-Implantationsschicht 22 verbleibt als eine zweite Widerstandskontrollschicht 23′ aus Ge. Die Ge-Abscheideschicht 24 auf den oberen und seit­ lichen Abschnitten der Isolierschicht 15 wird in eine erste Barrierenschicht 17a aus TiGex durch Reaktion mit Ti umge­ formt. TiN wird durch Sputtern bis zu einer Dicke von etwa 500 Å bis 1500 Å abgeschieden, und dient als eine zweite Barrierenschicht 17b. Nach der aufeinanderfolgenden Abschei­ dung von Ti und TiN kann eine Wärmebehandlung angewendet werden. Es wird eine schnelle thermische Ausheilung durchge­ führt für 20 bis 60 Sekunden bei 600°C bis 900°C in einer Umgebung aus N2, oder die Wärmebehandlung wird durchgeführt für 30 bis 60 Minuten bei 450°C bis 600°C in einer Umgebung aus N2. Als Bezugspunkt wird die erste Barrierenschicht 17a, TiGex mit dem geringsten Flächenwiderstand (20 µΩ/cm2) ge­ bildet, wenn die schnelle thermische Ausheilung für 20 Se­ kunden bei 800°C durchgeführt wird.
Wie vorstehend beschrieben wurde, liefert die vorliegende Erfindung eine Kontaktstruktur eines Heteroüberganges aus Ge und Si1-xGex, dessen Bandlücke geringer ist als ein Sub­ stratmaterial einer Grenzfläche zwischen dem Metall und dem Halbleiter, welche effektiv hinsichtlich geringen Widerstand von Verbindungsleitungen und hinsichtlich hoher Zuverlässig­ keit in hochintegrierten Halbleitervorrichtungen verwendet werden kann. Die Wirkung der vorliegenden Erfindung ergibt sich anschaulich aus der gemäß Fig. 6 dargestellten Kurve.
In Fig. 6 sind die Ergebnisse der Messung des Kontaktwider­ standes zwischen dem Metall und dem Halbleiter unter Verwen­ dung eines Teststreifens eines Kontaktes mit 1200 Kontaktlö­ chern dargestellt.
Das Ergebnis der Ge/Si1-xGex Hetero-Kontaktstruktur gemäß der vorliegenden Erfindung ist in der Kurve durch "A" ange­ deutet. "B" bezeichnet eine Kontaktstruktur, bei der ledig­ lich Ge ionenimplantiert ist, und "C" bezeichnet eine her­ kömmliche Kontaktstruktur, bei der Ge nicht ionenimplantiert ist. Die Ausdehnung des Kontaktloches beträgt 0,5 µm, und die Halbleiterschicht stellt eine Fläche vom P+-Typ dar, in der BF2 ionenimplantiert ist mit einer Dosis von 1 × 1015. Die Wärmebehandlung wurde für 120 Minuten bei 850°C bei einer Umgebung aus N2 durchgeführt. Entsprechend der Kontaktstruk­ tur gemäß der vorliegenden Erfindung ist der Kontaktwider­ stand etwa um das Doppelte verringert.

Claims (10)

1. Ohmsche Kontaktstruktur für eine Halbleitervorrich­ tung, welche aufweist:
einen Übergangsbereich, der auf einem Halbleitersub­ strat mit einer Verunreinigung dotiert ist;
eine erste Widerstandskontrollschicht mit einem re­ duzierten Widerstand, die selektiv auf einem Kon­ taktloch oberhalb des Übergangsbereiches mit einem Material einer Hetero-Übergangsstruktur gebildet ist, dessen Austrittsarbeit kleiner ist als bei dem Substratmaterial;
eine zweite Widerstandskontrollschicht mit einem verringerten Widerstand, welche aus einem Material hergestellt ist, dessen Austrittsarbeit kleiner ist als bei dem Substratmaterial, wobei die zweite Wi­ derstandskontrollschicht auf der ersten Widerstands­ kontrollschicht ausgebildet ist;
eine auf der zweiten Widerstandskontrollschicht aus­ gebildete leitende Schicht, die eine Verdrahtungs­ elektrode bildet.
2. Ohmsche Kontaktstruktur nach Anspruch 1, dadurch ge­ kennzeichnet, daß die erste Widerstandskontroll­ schicht aus Si1-xGex ausgebildet ist.
3. Ohmsche Kontaktstruktur nach Anspruch 1, dadurch ge­ kennzeichnet, daß die zweite Widerstandskontroll­ schicht aus Ge hergestellt ist.
4. Ohmsche Kontaktstruktur nach Anspruch 1, des weite­ ren gekennzeichnet durch zumindest eine zwischen der leitenden Schicht und der zweiten Widerstandskon­ trollschicht eingesetzten Barrierenschicht, um eine Reaktion zwischen dem Übergangsbereich und der lei­ tenden Schicht zu verhindern.
5. Ohmsche Kontaktstruktur nach Anspruch 2, dadurch ge­ kennzeichnet, daß x in dem Bereich liegt von 0 < x < 1.
6. Verfahren zur Herstellung einer Halbleitervorrich­ tung mit den Schritten:
Ausbilden eines Übergangsbereiches, der mit einer Verunreinigung auf einem vorbestimmten Abschnitt ei­ nes Halbleitersubstrates implantiert wird;
Bilden einer Isolierschicht auf dem Halbleitersub­ strat und Bilden eines Kontaktloches durch Öffnen der Isolierschicht, um einen Teil des Übergangsbe­ reiches freizulegen;
Bilden einer ersten Widerstandskontrollschicht auf dem Kontaktloch;
Bilden einer zweiten Widerstandskontrollschicht auf der ersten Widerstandskontrollschicht;
Bilden von zumindest einer Barrierenschicht auf der zweiten Widerstandskontrollschicht und Isolier­ schicht, und Durchführen einer Wärmebehandlung hier­ auf; und
Bilden einer leitenden Schicht auf der Barrieren­ schicht.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Schritt zum Bilden der ersten Widerstands­ kontrollschicht durch Ionenimplantation durchgeführt wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Schritt zur Bildung der ersten Widerstands­ kontrollschicht durch ein epitaktisches Verfahren durchgeführt wird.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Schritt zur Bildung der ersten Widerstands­ kontrollschicht durch ein chemisches Dampfabscheide­ verfahren durchgeführt wird.
10. Verfahren zur Herstellung eines Kontaktloches in ei­ ner Halbleitervorrichtung mit den Schritten:
Bilden eines Übergangsbereiches, der mit einer Ver­ unreinigung auf einem vorbestimmten Abschnitt eines Halbleitersubstrates implantiert wird;
Bilden einer Isolierschicht auf dem Halbleitersub­ strat und Bilden eines Kontaktloches durch Öffnen der Isolierschicht, um einen Teil des Übergangsbe­ reiches freizulegen;
Ionenimplantieren von Ge innerhalb des Übergangsbe­ reiches durch das Kontaktloch;
nacheinanderfolgendes Abscheiden von Ge und Metall oberhalb des Kontaktloches und der Isolierschicht;
Durchführen einer Wärmebehandlung zur Bildung einer ersten Widerstandskontrollschicht, einer zweiten Wi­ derstandskontrollschicht und zumindest einer Barrie­ renschicht als Reaktionsergebnis von Silizium, Ge und Metall des Übergangsbereiches; und
Bilden einer leitenden Schicht auf der Barrieren­ schicht.
DE4406861A 1993-03-02 1994-03-02 Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren Expired - Fee Related DE4406861B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR930002962 1993-03-02
KR93-2962 1993-03-02

Publications (2)

Publication Number Publication Date
DE4406861A1 true DE4406861A1 (de) 1994-09-08
DE4406861B4 DE4406861B4 (de) 2005-01-20

Family

ID=19351437

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4406861A Expired - Fee Related DE4406861B4 (de) 1993-03-02 1994-03-02 Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren

Country Status (7)

Country Link
US (1) US5563448A (de)
JP (1) JP3644983B2 (de)
KR (1) KR960008558B1 (de)
CA (1) CA2116746C (de)
DE (1) DE4406861B4 (de)
GB (1) GB2275822B (de)
RU (1) RU2155417C2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668055A (en) * 1995-05-05 1997-09-16 Applied Materials, Inc. Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer
US6239492B1 (en) * 1996-05-08 2001-05-29 Micron Technology, Inc. Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
JP2970555B2 (ja) * 1996-10-28 1999-11-02 日本電気株式会社 半導体装置の製造方法及び製造装置
US6143655A (en) * 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US5920121A (en) * 1998-02-25 1999-07-06 Micron Technology, Inc. Methods and structures for gold interconnections in integrated circuits
US6075291A (en) * 1998-02-27 2000-06-13 Micron Technology, Inc. Structure for contact formation using a silicon-germanium alloy
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
KR100559029B1 (ko) * 1998-12-29 2006-06-16 주식회사 하이닉스반도체 반도체 소자의 메탈 콘택 형성 방법
US6535413B1 (en) * 2000-08-31 2003-03-18 Micron Technology, Inc. Method of selectively forming local interconnects using design rules
KR100393208B1 (ko) 2001-01-15 2003-07-31 삼성전자주식회사 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법
TWI262561B (en) * 2001-06-12 2006-09-21 Promos Technologies Inc Method of forming ultra-shallow junction devices and its application in a memory device
US6511905B1 (en) * 2002-01-04 2003-01-28 Promos Technologies Inc. Semiconductor device with Si-Ge layer-containing low resistance, tunable contact
KR100442106B1 (ko) * 2002-06-26 2004-07-27 삼성전자주식회사 도전성 콘택 구조 및 그 제조방법
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
JP4997913B2 (ja) * 2006-10-17 2012-08-15 日産自動車株式会社 半導体装置および半導体装置の製造方法
JP2010161250A (ja) * 2009-01-09 2010-07-22 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置
JP2010231172A (ja) * 2009-03-04 2010-10-14 Seiko Epson Corp 光学物品およびその製造方法
JP2012032690A (ja) 2010-08-02 2012-02-16 Seiko Epson Corp 光学物品およびその製造方法
EP2461352B1 (de) * 2010-12-06 2013-07-10 Imec Verfahren zur Herstellung von Kontakten mit geringem Widerstand auf n-Germanium
GB2526950B (en) 2011-11-23 2016-04-20 Acorn Tech Inc Improving metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
JP2021136269A (ja) 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置
KR20220030456A (ko) 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3473093A (en) * 1965-08-18 1969-10-14 Ibm Semiconductor device having compensated barrier zones between n-p junctions
US3599060A (en) * 1968-11-25 1971-08-10 Gen Electric A multilayer metal contact for semiconductor device
US4316209A (en) * 1979-08-31 1982-02-16 International Business Machines Corporation Metal/silicon contact and methods of fabrication thereof
JPS58202525A (ja) * 1982-05-21 1983-11-25 Toshiba Corp 半導体装置の製造方法
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
US4540446A (en) * 1983-09-19 1985-09-10 Oki Electric Industry Co., Ltd. Method of forming ohmic contact on GaAs by Ge film and implanting impurity ions therethrough
US4738937A (en) * 1985-10-22 1988-04-19 Hughes Aircraft Company Method of making ohmic contact structure
US4796081A (en) * 1986-05-02 1989-01-03 Advanced Micro Devices, Inc. Low resistance metal contact for silicon devices
JPS62259469A (ja) * 1986-05-06 1987-11-11 Hitachi Ltd 半導体装置
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US5126805A (en) * 1989-11-24 1992-06-30 Gte Laboratories Incorporated Junction field effect transistor with SiGe contact regions
JP3061406B2 (ja) * 1990-09-28 2000-07-10 株式会社東芝 半導体装置
JPH04196420A (ja) * 1990-11-28 1992-07-16 Nec Corp 半導体装置の構造及び製造方法
US5108954A (en) * 1991-09-23 1992-04-28 Micron Technology, Inc. Method of reducing contact resistance at silicide/active area interfaces and semiconductor devices produced according to the method
US5317190A (en) * 1991-10-25 1994-05-31 International Business Machines Corporation Oxygen assisted ohmic contact formation to N-type gallium arsenide
US5422307A (en) * 1992-03-03 1995-06-06 Sumitomo Electric Industries, Ltd. Method of making an ohmic electrode using a TiW layer and an Au layer
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
US5232873A (en) * 1992-10-13 1993-08-03 At&T Bell Laboratories Method of fabricating contacts for semiconductor devices

Also Published As

Publication number Publication date
DE4406861B4 (de) 2005-01-20
GB9403816D0 (en) 1994-04-20
JP3644983B2 (ja) 2005-05-11
JPH06302542A (ja) 1994-10-28
US5563448A (en) 1996-10-08
CA2116746A1 (en) 1994-09-03
GB2275822B (en) 1997-10-08
GB2275822A (en) 1994-09-07
CA2116746C (en) 2006-12-12
KR960008558B1 (en) 1996-06-28
RU2155417C2 (ru) 2000-08-27
KR940022708A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
DE4406861A1 (de) Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren
DE69427959T2 (de) Integrierte Schaltung mit verbesserter Kontaktbarriere
DE69031753T2 (de) Verfahren zur Herstellung einer Kontaktstelle für die Schaltung eines Halbleiterbauelementes
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE69118771T2 (de) Ladungsspeicherelektrode eines Kondensators und Methode zu deren Herstellung
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE3211761A1 (de) Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
DE112010004400B4 (de) Bildung von Nickelsilicid mit Gestaffelter PT-Zusammensetzung
DE68922653T2 (de) Herstellungsverfahren von Metall-Halbleiter Feldeffekttransistoren.
DE1210488B (de) Verfahren zum Herstellen von Halbleiter-bauelementen, insbesondere von Tunnel-Diodenbzw. Esaki-Dioden, mit im Halbleiterkoerper eingebettetem PN-UEbergang
DE3326142A1 (de) Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE2849373C2 (de)
DE69420805T2 (de) Herstellungsverfahren für Kontakte in dem Speichergebiet und dem Randgebiet eines IC
DE3109074C2 (de)
DE102021123815A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE3785000T2 (de) Kontakte von halbleiterbauelementen.
DE10320029A1 (de) Grabenfüllung mit niedrigem spezifischem Widerstand zur Verwendung in DRAM- und eDRAM-Speichern
DE3636547A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE4313625A1 (de) Gleichrichterkontakt auf Basis von amorphem Silicium auf Diamant und Verfahren zu seiner Herstellung
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8380 Miscellaneous part iii

Free format text: DER VERTRETER IST ZU AENDERN IN: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, 85354 FREISING

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111001