KR950028175A - 폴리사이드구조의 전극을 갖는 반도체장치 및 그 제조방법 - Google Patents
폴리사이드구조의 전극을 갖는 반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR950028175A KR950028175A KR1019950005041A KR19950005041A KR950028175A KR 950028175 A KR950028175 A KR 950028175A KR 1019950005041 A KR1019950005041 A KR 1019950005041A KR 19950005041 A KR19950005041 A KR 19950005041A KR 950028175 A KR950028175 A KR 950028175A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- layer
- electrode
- semiconductor device
- tungsten
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 30
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 26
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 6
- 239000012535 impurity Substances 0.000 claims 6
- 238000000034 method Methods 0.000 claims 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 6
- 229910052721 tungsten Inorganic materials 0.000 claims 6
- 239000010937 tungsten Substances 0.000 claims 6
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 3
- 230000005669 field effect Effects 0.000 claims 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229910000077 silane Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H01L29/4933—
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 반도체장치는 상면 전체에 실리콘조성비 2.4 이하의 텅스텐 실리사이드가 존재하는 텅스텐 실리사이드층과 이 텅스텐 실리사이드층의 아래에 형성되는 불순물도프 실리콘층으로 된 폴리사이드구조의 전극을 갖고있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6A도∼제6F도는, 본 발명의 전극을 갖는 제1MOS트랜지스터의 제조공정을 나타낸 도면,
제7A도∼제7E도는, 본 발명의 전극을 갖는 제2MOS트랜지스터의 제조공정을 나타낸 도면,
제8도는, 본 발명의 전극을 구성하는 텅스텐 실리사이드의 중의 실리콘의 분포도.
Claims (24)
- 반도체층 위에 절연막을 거쳐서 형성된 불순물을 포함한 실리콘층과 이 실리콘층 위에 형성되고 또한 텅스텐에 대한 실리콘의 조성비가 2.4이하인 텅스텐 실리사이드가 상면전체에 나타나는 텅스텐 실리사이드층으로 된 폴리사이드구조의 전극을 나타나는 텅스텐 실리사이드층으로 된 폴리사이드구조의 전극을 갖는 것을 특징으로 하는 반도체구조장치.
- 제1항에 있어서, 상기 전극은 게이트절연형 전계효과 트랜지스터의 게이트전극이고, 이 게이트전극의 양측의 상기 반도체층에는 소스영역과 드레인영역이 형성되어 있는 것을 특징으로 하는 반도체장치.
- 반도체층 위에 절연막을 거쳐서 형성된 불순물을 포함한 실리콘층과, 이 실리콘층 위에 형성되고 또 텅스텐에 대한 실리콘의 조성비가 2.4보다도 큰 제1텅스텐 실리사이드층과, 상기 제1텅스텐 실리사이드층 위헤 형성되고 또 텅스텐에 대한 실리콘의 조성이 2.4 이하인 제2텅스텐실리사이드층으로 된 폴리사이드구조의 전극을 갖는 것을 특징으로 하는 반도체장치.
- 제3항에 있어서, 상기 제2텅스텐 실리사이드층이 200Å 이상의 두께를 갖는 것을 특징으로 하는 반도체장치.
- 제3항에 있어서, 상기 전극은 절연막게이트형 전계효과트랜지스터의 게이트전극이고, 이 게이트전극의 양측에 있는 상기 반도체층에는 소스영역과 드레인영역이 형성되어 있는 것을 특징으로 하는 반도체장치.
- 제3항에 있어서, 상기 실리콘층이 다결정실리콘 또는 비정질실리콘인 것을 특징으로 하는 반도체장치.
- 제3항에 있어서, 상기 전극이 700∼775℃의 온도에서 형성된 절연막으로 덮여져 있는 것을 특징으로 하는 반도체장치.
- 제7항에 있어서, 상시 절연막이 실리콘산화막인 것을 특징으로 하는 반도체장치.
- 반도체층의 위에 절연막을 거쳐서 형성된 불순물을 포함한 실리콘층과, 이 실리콘층에 접하지 않는 면에서부터 접하는 면에 걸쳐서 텅스텐에 대한 실리콘의 조성비가 2.4 또는 그것보다도 작은 값으로 부터 연속적 또는 계단상으로 증가되는 텅스텐 실리사이드층으로 된 폴리사이드구조의 전극을 갖는 것을 특징으로 하는 반도체장치.
- 제9항에 있어서, 상기 텅스텐 실리사이드층을 구성하는 상기 실리콘의 조성비가 2.4에서 2.55까지 변화하는 것을 특징으로 하는 반도체장치.
- 제9항에 있어서, 상기 전극은 절연막게이트형 전계효과트랜지스터의 게이트전극이고, 이 게이트전극의 양측에 있는 상기 반도체층에는 소스영역과 드레인영역이 형성되어 있는 것을 특징으로 하는 반도체장치.
- 제9항에 있어서, 상기 실리콘층이 다결정실리콘 또는 비정질실리콘인 것을 특징으로 하는 반도체장치.
- 제9항에 있어서, 상기 전극이 700∼775℃의 온도에서 형성된 절연막으로 덮여 있는 것을 특징으로 하는 반도체장치.
- 제13항에 있어서, 상기 절연막이 실리콘산화막인 것을 특징으로 하는 반도체장치.
- 불순물을 포함한 실리콘층을 절연층을 거쳐서 반도체층 위에 형성하는 공정과, 텅스텐에 대한 실리콘의 조정비가 2.4보다도 큰 제1텅스텐 실리사이드층을 상기 실리콘층 위에 형성하는 공정과, 텅스텐에 대한 실리콘의조성이 2.4이하의 제2텅스텐 실리사이드층을 상기 제1텅스텐 실리사이드층에 형성하는 공정과, 적어도 상기 실리콘층, 상기 제1및 제2텅스텐 실리사이드 층을 패터닝하여 폴리사이드 구조의 전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 제2텅스텐 실리사이드층은 적어도 200Å의 두께를 갖는 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 제2텅스텐 실리사이드층이 실란계가스와 6불화텅스텐가스를 사용하여 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 제2텅스텐 실리사이드층이 모노실란가스와 6불화텅스텐가스를 사용하여 형성되고, 모노실란가스의 유량은 6불화텅스텐가스의 유량의 83배 이하인 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 제2텅스텐 실리사이드층은 250℃에서 380℃의 범위내의 온도에서 성장시키는 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 전극을 형성한 후에, 상기 전극을 덮는 절연막을 700℃이상에서 775℃이하의 온도에서 기상성장시키는 것을 특징으로 하는 반도체장치의 제조방법.
- 제20항에 있어서, 상기 절연막이 실리콘산화막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 전극은 게이트절연형 전계화과트랜지스터의 게이트전극이고, 상기 전극을 형성한 후에 전극의 양측의 상기 반도체층에 불순물을 도입하여 소스영역과 드레인영역을 형성하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
- 불순물을 포함한 실리콘층을 절연층을 거쳐서 반도체층 위에 형성하는 공정과, 상기 실리콘층에 접하지 않는 면에서부터 접하는 면에 걸쳐서 텅스텐에 대한 실리콘의 조성비가 2.4 또는 그것보다 적은 값으로 부터 연속적 또는 계단상으로 증가하는 텅스텐 실리사이드층을 상기 실리콘층에 형성하는 공정과, 적어도 상기 텅스텐 실리사이드층과 상기 실리콘층을 패터닝하여 폴리사이드구조의 전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
- 제23항에 있어서, 상기 텅스텐 실리사이드층은, 모노실란가스와 6불화텅스텐가스를 사용하여 형성되고, 하측층을 형성할 때에는 모노실란가스의 유량은 6불화텅스텐가스의 유량의 83배보다도 크고, 성장을 정지하기 직전에는 모노실란가스의 유량은 6불화텅스텐가스의 유량의 83배 또는 그 이하인 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP94-046674 | 1994-03-17 | ||
| JP6046674A JPH07263674A (ja) | 1994-03-17 | 1994-03-17 | 電界効果型半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950028175A true KR950028175A (ko) | 1995-10-18 |
| KR0185461B1 KR0185461B1 (ko) | 1999-03-20 |
Family
ID=12753928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950005041A KR0185461B1 (ko) | 1994-03-17 | 1995-03-11 | 폴리사이드 구조의 전극을 갖는 반도체장치 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH07263674A (ko) |
| KR (1) | KR0185461B1 (ko) |
| TW (1) | TW270233B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5958508A (en) * | 1997-03-31 | 1999-09-28 | Motorlola, Inc. | Process for forming a semiconductor device |
| JPH10308454A (ja) * | 1997-05-02 | 1998-11-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6277744B1 (en) | 2000-01-21 | 2001-08-21 | Advanced Micro Devices, Inc. | Two-level silane nucleation for blanket tungsten deposition |
| US6274472B1 (en) | 2000-01-21 | 2001-08-14 | Advanced Micro Devices, Inc. | Tungsten interconnect method |
| US6284636B1 (en) * | 2000-01-21 | 2001-09-04 | Advanced Micro Devices, Inc. | Tungsten gate method and apparatus |
| KR100745604B1 (ko) * | 2006-07-03 | 2007-08-02 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
-
1994
- 1994-03-17 JP JP6046674A patent/JPH07263674A/ja not_active Withdrawn
-
1995
- 1995-03-11 KR KR1019950005041A patent/KR0185461B1/ko not_active IP Right Cessation
- 1995-05-06 TW TW084104516A patent/TW270233B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW270233B (ko) | 1996-02-11 |
| JPH07263674A (ja) | 1995-10-13 |
| KR0185461B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005955A (ko) | 박막 반도체 소자, 박막 트랜지스터 및 그의 제조방법 | |
| KR970007965B1 (en) | Structure and fabrication method of tft | |
| KR920010974A (ko) | 반도체장치 및 그의 제조방법 | |
| KR950028175A (ko) | 폴리사이드구조의 전극을 갖는 반도체장치 및 그 제조방법 | |
| EP0077737A3 (en) | Low capacitance field effect transistor | |
| JPH07153956A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR930009127A (ko) | Mos형 트랜지스터 반도체 장치 및 그 제조방법 | |
| JPH03256365A (ja) | 半導体装置およびその製造方法 | |
| JPH02155273A (ja) | Ｍｏｓ電界効果トランジスタ | |
| KR960019767A (ko) | 질소 함유 실리콘층 및 고융점 금속층으로 형성된 게이트 구조를 갖고 있는 전계 효과 트랜지스터 및 그 제조 프로세스 | |
| JPH0423834B2 (ko) | ||
| JPH04323875A (ja) | 半導体装置の製造方法 | |
| JPH04214673A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3036037B2 (ja) | 半導体装置の製造方法 | |
| GB2308233A (en) | Gate electrode formation | |
| JPH0661489A (ja) | 薄膜トランジスタの製造方法 | |
| US5789282A (en) | Method for fabricating thin film transistor | |
| KR0167667B1 (ko) | 반도체 제조방법 | |
| Tala-Ighil et al. | Gate bias stress in hydrogenated and unhydrogenated polysilicon thin film transistors | |
| KR980006027A (ko) | 반도체소자 제조방법 | |
| JPH0945903A (ja) | 半導体素子及びその配線の形成方法とゲート電極の形成方法 | |
| JPH05235337A (ja) | Ｍｉｓ型半導体装置 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JPH0529627A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH05183131A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |