Nothing Special   »   [go: up one dir, main page]

KR930014589A - 내부 및 외부 전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스 - Google Patents

내부 및 외부 전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스 Download PDF

Info

Publication number
KR930014589A
KR930014589A KR1019920025604A KR920025604A KR930014589A KR 930014589 A KR930014589 A KR 930014589A KR 1019920025604 A KR1019920025604 A KR 1019920025604A KR 920025604 A KR920025604 A KR 920025604A KR 930014589 A KR930014589 A KR 930014589A
Authority
KR
South Korea
Prior art keywords
voltage
signal
circuit
coupled
generate
Prior art date
Application number
KR1019920025604A
Other languages
English (en)
Other versions
KR960008448B1 (ko
Inventor
다다히꼬 스기바야시
야스지 고시까와
다다히로 하라
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR930014589A publication Critical patent/KR930014589A/ko
Application granted granted Critical
Publication of KR960008448B1 publication Critical patent/KR960008448B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

반도체 기판(11)을 네가티브로 바이어스시키는 DRAM 디바이스가 제공되는데, 여기에 활용된 기판 바이어스 시스템(13)은 본 발명에서 사용되는 내부 강하 회로(12b)에 의해 내부 전력 전압이 여기되기 전에 네가티브 바이어스 동작을 가속화 시키기 위해 외부 전력 전압 레벨(Vcc)로부터 네가티브 바이어스 전압을 발생시킨다. 그러나, 여기 후에는 기판 바이어스 시스템은 외부 전력 전압의 요동에 의해 영향을 덜 받도록 내부 전력 전압(Vint)로 부터 네가티브 바이어스 전압을 발생시킨다.

Description

내부 및 외부 전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 기판 바이어스 시스템을 구비한 DRAM의 배열을 도시한 블럭도.
제5도는 DRAM 디바이스에 활용된 내부 강하 회로에 배열을 도시한 블럭도.
제6도는 DRAM 디바이스의 기판 바이어스 시스템에 활용되는 전압 검지 회로의 배열을 도시한 회로도.
제7도는 DRAM 디바이스가 외부 전력 전압으로 기동된 후 과도 기간의 전력 전압 레벨 및 필수 신호를 도시한 그래프.
제8도는 외부 전력 전압이 서서히 상승한 경우 과도 기간의 전압 레벨 및 필수 신호를 도시한 그래프.

Claims (10)

  1. 선정된 기능을 위한 내부 회로(14) 및 반도체 집적 회로 디바이스의 외부로부터 공급되는 외부 전력 전압(Vcc)를 배전하기 위한 수단(12a/pw1) 및 상기 외부 전력 전압으로부터 내부 전력 전압(Vint)를 발생시키고 상기 내부 전력 전압을 내부적으로 발생된 선정된 기준 레벨(Vref)로 조정하도록 동작하는 내부 강하 회로(12b)를 갖고 있는 전력 공급 시스템(12)를 포함하는 반도체 기판(11 및 25)상에 제조되는 반도체 집적 회로 디바이스에 있어서, 상기 반도체 기판을 바이어스 전압으로 소정의 레벨로 바이어스시키기 위해 동작하고, 상기 외부 전력 전압으로부터 상기 바이어스 전압을 발생시키기 위한 제1바이어스 전압 발생회로(13c) 및 상기 내부 전력 전압으로부터 상기 바이어스 전압을 발생시키기 위한 제2바이어스 전압 발생 회로(13d)를 갖고 있되, 상기 제1바이어스 전압은 상기 내부 전력 전압이 상기 선정된 기준 레벨에 도달하기 전에 활성화되는 기판 바이어스 시스템(13)을 포함하는 것을 특징으로 하는 반도체 집적 회로 디바이스.
  2. 제1항에 있어서, 상기 기판 바이어스 시스템이, 상기 선정된 기준 레벨에 도달했음을 나타내는 검지 신호(PONA)를 발생시키기 위한 전력 투입 검지 회로(13a) 및 상기 제1바이어스 전압 발생 회로를 활성화시키기 위한 상기 소정의 레벨과의 차이를 나타내는 제어 신호(SST 및 SUBD)를 공급하기 위해 상기 반도체 기판의 전압 레벨을 검지하도록 동작하는 전압 검지 회로(13b, 20 및 30)을 더 포함하는 것을 특징으로 하는 반도체 집적 회로 디바이스.
  3. 제2항에 있어서, 상기 전압 검지 회로(13b)가, 상기 선정된 기준 전압을 기준 전압성 및 상기 반도체 기판 사이에 결합되고 준기판 전압 신호를 발생시키기 위해 제1상보 신호(CST)로 활송화되는 제1분압기(13e), 상기 기준 전압성 및 정전압선(GND) 사이에 결합되고 정전압 신호를 발생시키기 위해 상기 제1상보 신호에 상보적인 인에이블 신호(ST)로 활성화되는 제2분압기(13f), 상기 인에이블 신호 및 상기 제1상보 신호를 발생시키기 위해 상기 검지 신호(PONA) 및 상기 제어 신호의 제2상보 신호(CSST)에 응답하는 활성화 회로(13h) 및 상기 제어 신호 및 상기 제2상보 신호를 발생시키기 위해 상기 제1상보 신호로 활성화되고 상기 준기판 전압 신호를 상기 정전압 신호와 비교하도록 동작하는 전압 비교 회로(13g)를 포함하되, 상기 인에이블 신호 및 상기 제2상보 신호가 상기 내부 전력 전압이 상기 선정된 기준 레벨을 향해 상승되는 동안 각각의 활성 레벨로 유지되는 것을 특징으로 하는 반도체 집적 회로 디바이스.
  4. 제3항에 있어서, 상기 제1및 제2분압기(13e 및 13f)가 각각 제1채널 도전형의 제1증가형 스위칭 트랜지스터(Qn1) 및 복수의 제1저항기(R1/R2)의 직렬 조합 및 상기 제1채널 도전형과 반대인 제2채널 도전형의 제2증가형 스위칭 트랜지스터(Qp2) 및 복수의 제2저항기(R3/R4)의 직렬 조합을 갖고 있는 것을 특징으로 하는 반도체 집적회로 디바이스.
  5. 제3항에 있어서, 상기 활성회로 회로(13h)가, 상기 인에이블 신호를 발생시키기 위해 상기 검지 신호 및 상기 제2상보 신호를 공급 받는 NOR게이트(NR1) 및 상기 제1상보 신호를 발생시키기 위해 상기 NOR 게이트의 출력 노드에 결합된 제1인버터(IV1)을 포함하는 것을 특징으로 하는 반도체 집적 회로 디바이스.
  6. 제3항에 있어서, 상기 전압 비교 회로(13g)가, 상기 제1상보 신호로 활성화되고 상기 준기판 전압 신호를 상기 정전압 신호와 비교하도록 동작하는 전압 비교기(13i) 및 상기 제2상보 신호 및 상기 제어 신호를 발생시키기 위해 상기 전압 비교기의 출력 노드와 결합된 인버터(IV2/IV3)의 직렬 조합을 포함하는 것을 특징으로 하는 반도체 집적 회로 디바이스.
  7. 제2항에 있어서, 상기 전압 검지 회로(20 및 30)이, 준기판 전압 신호를 발생시키기 위해 상기 선정된 기준 전압 레벨(Vref)용 기준 신호선과 상기 반도체 기판(25)사이에 결합된 제1분압기(21 및 31), 정전압 신호를 발생시키기 위해 상기 기준 전압선과 정전압선(GND) 사이에 결합된 제2분압기(22 및 32), 출력 전압 신호를 발생시키기 위해 상기 준기판 전압 신호와 상기 정전압 신호간이 차이에 응답하는 전류 미러 회로(23 및 33) 및 상기 제어신호를 발생시키기 위해 상기 출력 전압 신호를 공급받는 출력 회로(24 및 34)를 포함하는 것을 특징으로 하는 반도체 집적 회로 디바이스.
  8. 제7항에 있엇, 상기 제1및 제2분압기(23/24)가 각각 직렬로 결합된 복수의 제1저항기(21a/21b) 및 직렬로 결합된 복수의 제2저항기(22a/22b)를 갖고 있는 것을 특징으로 하는 반도체 집적 회로 디바이스.
  9. 제7항에 있어서, 상기 제1분압기(31)이, 한 채널 도전형의 제1증가형 스위칭 트랜지스터(31a) 및 상기 제1증가형 스위칭 트랜지스터와 상기 반도체 기판 사이에 직렬로 결합된 복수의 제1저항기(21a/21b)를 갖고 있고, 상기 제2분압기(32)가, 상기 한 채널 도전형의 제2증가형 스위칭 트랜지스터(32a) 및 상기 제2증가형 스위칭 트랜지스터와 상기 정전압선 사이에 직렬로 결합된 복수의 제2저항기(223a/22b)를 갖고 있되, 상기 제1및 제2증가형 스위칭 트랜지스터가 상기 내부 전력 전압이 상기 선정된 기준 레벨에 도달하기 전에 제1인에이블 신호(SW1)로 턴 온되는 것을 특징으로 하는 반도체 집적 회로 디바이스.
  10. 제9항에 있어서, 상기 전류 미러 회로(33)이, 상기 외부 전력 전압이 전력 전압선과 공통 노드(23c) 사이에 결합된 상기 한 채널 도전형의 제1증가형 부하 트랜지스터(23a) 및 반대 채널 도전형의 제1증가형 증폭 트랜지스터(23b)의 직렬 조합, 상기 외부 전력 전압의 상기 전력 전압선과 상기 공통 노드 사이에 결합된 상기 한 채널 도전형의 제2증가형 부하 트랜지스터(23d) 및 상기 반대 채널 도전형의 제2증가형 증폭 트랜지스터(23e)의 직렬조합 및 상기 공통 노드와 상기 정전압선 사이에 결합된 제3증가형 스위칭 트랜지스터(23f)를 포함하되, 상기 제1 및 제2증가형 증폭 트랜지스터가 각각 상기 복수의 제1저항기들 사이에 제공된 상기 제1분압기의 검지노드(21c) 및 상기 복수의 제2저항기들 사이에 제공된 상기 제2분압기의 정전압 노드(22c)와 결합된 각각의 게이트 전극을 갖고 있고, 상기 제3증가형 스위칭 트랜지스터가 상기 내부 전력 전압이 상기 선정된 기준레벨에 도달하기 전에 제2인에이블 신호(SW2)로 턴 온되는 것을 특징으로 하는 반도체 집적 회로 디바이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920025604A 1991-01-29 1992-12-26 내부 및 외부전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스 KR960008448B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2807791 1991-01-29
JP91-359816 1991-12-27
JP3359816A JP2870277B2 (ja) 1991-01-29 1991-12-27 ダイナミック型ランダムアクセスメモリ装置

Publications (2)

Publication Number Publication Date
KR930014589A true KR930014589A (ko) 1993-07-23
KR960008448B1 KR960008448B1 (ko) 1996-06-26

Family

ID=12238712

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019920001173A KR950010048B1 (ko) 1991-01-29 1992-01-28 기판 전위 검출 회로를 가진 반도체 집적 회로 장치
KR1019920025604A KR960008448B1 (ko) 1991-01-29 1992-12-26 내부 및 외부전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019920001173A KR950010048B1 (ko) 1991-01-29 1992-01-28 기판 전위 검출 회로를 가진 반도체 집적 회로 장치

Country Status (5)

Country Link
US (1) US5191235A (ko)
EP (1) EP0497319B1 (ko)
JP (1) JP2870277B2 (ko)
KR (2) KR950010048B1 (ko)
DE (1) DE69210063T2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0554650A (ja) * 1991-08-26 1993-03-05 Nec Corp 半導体集積回路
JP2876854B2 (ja) * 1991-10-25 1999-03-31 日本電気株式会社 電位検出回路
US5329168A (en) * 1991-12-27 1994-07-12 Nec Corporation Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
US5347172A (en) * 1992-10-22 1994-09-13 United Memories, Inc. Oscillatorless substrate bias generator
US5280198A (en) * 1992-11-06 1994-01-18 Intel Corporation Power supply level detector
SE470527B (sv) * 1992-11-18 1994-07-04 Ericsson Telefon Ab L M Metod och anordning för att detektera om en signal har en önskad på förhand fastställd frekvens eller ej
KR950002084B1 (ko) * 1992-12-16 1995-03-10 현대전자산업주식회사 고전압 노이즈 감소용 데이타 출력 버퍼회로
US5367211A (en) * 1993-06-28 1994-11-22 Harris Corporation Differential amplifier with hysteresis
JP3157960B2 (ja) * 1993-08-19 2001-04-23 三菱電機株式会社 極性検出回路
US6882215B1 (en) * 1994-01-21 2005-04-19 Samsung Electronics Co., Ltd. Substrate bias generator in semiconductor memory device
JP3626521B2 (ja) 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
KR0127318B1 (ko) * 1994-04-13 1998-04-02 문정환 백바이어스전압 발생기
US5672997A (en) * 1994-09-21 1997-09-30 Intel Corporation Method and apparatus for reducing the nominal operating voltage supplied to an integrated circuit
US5990709A (en) * 1995-06-09 1999-11-23 Siemens Aktiengesellschaft Circuit for comparing two electrical quantities provided by a first neuron MOS field effect transistor and a reference source
JP3597281B2 (ja) * 1995-11-28 2004-12-02 株式会社ルネサステクノロジ 電位検出回路及び半導体集積回路
US6087892A (en) * 1998-06-08 2000-07-11 Sun Microsystems, Inc. Target Ion/Ioff threshold tuning circuit and method
JP2000339958A (ja) 1999-05-25 2000-12-08 Toshiba Corp 半導体集積回路
US6448823B1 (en) 1999-11-30 2002-09-10 Xilinx, Inc. Tunable circuit for detection of negative voltages
JP3943790B2 (ja) * 2000-02-24 2007-07-11 株式会社東芝 負電位検知回路及びこの負電位検知回路を備えた半導体記憶装置
JP2001332696A (ja) * 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
US20030197546A1 (en) * 2001-07-09 2003-10-23 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device
US7336121B2 (en) * 2001-05-04 2008-02-26 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device
KR100955682B1 (ko) 2008-04-28 2010-05-03 주식회사 하이닉스반도체 센싱 지연회로 및 이를 이용한 반도체 메모리 장치
RU2474954C1 (ru) * 2011-12-13 2013-02-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Токовое зеркало

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
JPS59122225A (ja) * 1982-12-28 1984-07-14 Nippon Texas Instr Kk 基準電圧検出回路
JPH0750552B2 (ja) * 1985-12-20 1995-05-31 三菱電機株式会社 内部電位発生回路
JPS63224665A (ja) * 1987-03-13 1988-09-19 Mitsubishi Electric Corp 基板電圧発生回路
US4780625A (en) * 1987-05-12 1988-10-25 Motorola, Inc. Integrated circuit sensor circuit
JPH021156A (ja) * 1988-06-01 1990-01-05 Hitachi Ltd 基板電圧検出回路
EP0360884A1 (de) * 1988-09-26 1990-04-04 Siemens Aktiengesellschaft CMOS-Differentialkomparator mit Offsetspannung
JP2557271B2 (ja) * 1990-04-06 1996-11-27 三菱電機株式会社 内部降圧電源電圧を有する半導体装置における基板電圧発生回路

Also Published As

Publication number Publication date
US5191235A (en) 1993-03-02
JP2870277B2 (ja) 1999-03-17
JPH05101658A (ja) 1993-04-23
DE69210063D1 (de) 1996-05-30
EP0497319B1 (en) 1996-04-24
KR920015551A (ko) 1992-08-27
DE69210063T2 (de) 1996-12-12
EP0497319A1 (en) 1992-08-05
KR960008448B1 (ko) 1996-06-26
KR950010048B1 (ko) 1995-09-06

Similar Documents

Publication Publication Date Title
KR930014589A (ko) 내부 및 외부 전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스
US7675331B2 (en) Power-up signal generating circuit and method for driving the same
US7417494B2 (en) Internal voltage generator
KR940022828A (ko) 반도체 집적회로
JP2006236579A (ja) 半導体メモリ装置
US5602506A (en) Back bias voltage generator
KR20020090459A (ko) 고전압 발생회로
KR100401392B1 (ko) 전압조절회로및그방법,조절된전압조절회로및메모리회로
US6483357B2 (en) Semiconductor device reduced in through current
JP2000156097A (ja) 電圧調整が可能な内部電源回路を有する半導体メモリ装置
US6495994B1 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
KR19990029191A (ko) 저전압 동작 특성이 개선된 반도체 집적 회로 장치
KR100648857B1 (ko) 파워업 신호 발생 장치 및 그 생성 방법
US8970236B2 (en) Internal voltage generating circuit for preventing voltage drop of internal voltage
KR100550637B1 (ko) 저전압 감지기를 내장한 고전압 검출기
KR20070079111A (ko) 반도체 메모리 장치의 기준 전압 생성 회로
KR100772544B1 (ko) 반도체장치의 기판전압발생기
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR0158486B1 (ko) 외부 전원 전압 레벨 감지기에서의 기준 전압 발생회로
KR970063253A (ko) 기판 전위의 변동을 방지할 수 있는 반도체 집적 회로
KR100464400B1 (ko) 외부 전원 전압 대응 기판 전압 감지회로를 구비하는 기판 전압발생회로
KR100280390B1 (ko) 메모리의 내부전압감지회로
KR0123837B1 (ko) 기준전압 발생장치
KR0132748B1 (ko) 반도체 소자의 파우어-업 제어회로
KR19990010763A (ko) 반도체 메모리장치의 내부 전원전압 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 17

EXPY Expiration of term