Nothing Special   »   [go: up one dir, main page]

KR920019085A - 전력 소모 감소를 위한 에미터 결합 논리 레벨의 바이어스 전압 발생회로 - Google Patents

전력 소모 감소를 위한 에미터 결합 논리 레벨의 바이어스 전압 발생회로 Download PDF

Info

Publication number
KR920019085A
KR920019085A KR1019920004072A KR920004072A KR920019085A KR 920019085 A KR920019085 A KR 920019085A KR 1019920004072 A KR1019920004072 A KR 1019920004072A KR 920004072 A KR920004072 A KR 920004072A KR 920019085 A KR920019085 A KR 920019085A
Authority
KR
South Korea
Prior art keywords
bias voltage
power supply
supply line
bias
mtp
Prior art date
Application number
KR1019920004072A
Other languages
English (en)
Other versions
KR950006350B1 (ko
Inventor
노나까 카주유끼
아이사까 테쓰야
Original Assignee
세끼자와 요시
후지쓰 가부시끼가이샤
하요시 도시유끼
후지쓰 브이 엘 에스 아이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 요시, 후지쓰 가부시끼가이샤, 하요시 도시유끼, 후지쓰 브이 엘 에스 아이 가부시끼가이샤 filed Critical 세끼자와 요시
Publication of KR920019085A publication Critical patent/KR920019085A/ko
Application granted granted Critical
Publication of KR950006350B1 publication Critical patent/KR950006350B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

전력 소모 감소를 위한 에미터 결합 논리 레벨의 바이어스 전압 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 관련기술에 따른 바이어스 전압 발생회로의 일예를 나타내는 회로도이다.
제2도는 본 발명에 따른 바이어스 전압 발생회로의 제1실시예를 나타내는 회로도이다.
제3도는 본 발명의 바이어스 전압 발생회로가 적용될 수 있는 에미터 결합 논리 회로를 나타내는 회로도이다.

Claims (14)

  1. 제1전력 공급라인(VCC), 제2전력 공급라인(VEE), 하나의 바이어스 제어노드(N1)를 갖으며, 상기 제1전력 공급라인(VCC)과 상기 제2전력 공급라인(VEE)사이에 접속되고, 설정된 전위의 바이어스 전압(VCS)을 발생하여 동작구간(to) 중에서 회로에 상기 바이어스 전압(VCS)을 공급하기 위한 바이어스 전압 발생부(BVG), 상기 바이어스 전압 발생부(BVG)의 상기 바이어스 제어노드(N1)와 상기 제2전력 공급라인(VEE) 사이에 접속되고 바이어스 전압 제어신호(PS)에 따라서 대기구간(t1) 중에서 상기 바이어스 전압(VCS)을 드롭시키기 위한 제1스위칭수단(T1), 그리고 상기 바이어스 제어노드(N1)와 상기 제1전력 공급라인(VCC) 사이에 접속되고, 상기 바이어스 전압 제어신(PS)에 따라서 상기 바이어스 제어노드(N1)를 통해 흐르는 전류를 차단하기 위하여 상기 대기구간 중에서 스위칭 오프하고 상기 바이어스 전압 제어신호(PS)에 따라서 상기 바이어스 제어노드(N1)를 통해 전류를 공급하기 위하여 상기 동작구간 중에서 스위칭 온하는 제2스위칭수단(MT, MTP)을 구비한 것을 특징으로 하는 바이어스 전압 발생회로.
  2. 제1항에 있어서, 상기 제1스위칭 수단(T1)은 상기 바이어스 전압 제어신호(PS)를 입력하는 베이스전극와 상기 제2전력 공급 라인(VEE)에 접속되는 콜렉터전극 및 상기 바이어스 제어노드(N1)에 접속되는 에미터 전극을 갖는 PNP형 바이폴라 트랜지스터에 의해 구성되는 것을 특징으로 하는 바이어스 전압 발생회로.
  3. 제1항에 있어서, 상기 제2스위칭 수단(MT)은 게이트 전극이 상기 바이어스 전압 제어신호(PS)를 입력하는 N형 MIS트랜지스터에 의해 구성되는 것을 특징으로 하는 바이어스 전압 발생회로.
  4. 제3항에 있어서, 상기 N형 MIS 트랜지스터의 온저항값은 상기 바이어스 전압 발생부(BVG)에 의해 결정된 저항값에 상응하는 것임을 특징으로 하는 바이어스 전압 발생회로.
  5. 제4항에 있어서, 상기 N형 MIS트랜지스터(MT)는 롱게이트 MIS트랜지스터로서 구성되는 것을 특징으로 하는 바이어스 전압 발생회로.
  6. 제1항에 있어서, 상기 제2스위칭 수단(MTP)은 게이트 전극이 인버터(INV)를 통해 상기 바이어스 전압 제어신호(PS)의 반전된 신호를 입력하는 P형 MIS트랜지스터(MTP)로 구성되는 것을 특징으로 하는 바이어스 전압 발생회로.
  7. 제6항에 있어서, 상기 P형 MIS트랜지스터(MTP)의 온저항값은 상기 바이어스 전압 발생부(BVG)에 의해 결정된 저항값에 상응하는 것임을 특징으로 하는 바이어스 전압 발생회로.
  8. 제7항에 있어서, 상기 P형 MIS트랜지스터(MTP)는 롱게이트 MIS트랜지스터로서 구성되는 것을 특징으로 하는 바이어스 전압 발생회로.
  9. 제1항에 있어서, 상기 바이어스 전압 발생부(BVG)는 보상 바이폴라 트랜지스터(T2)를 포함하고, 상기 바이어스 제어노드(N1)와 상기 보상 바이폴라 트랜지스터(T2) 사이에 접속된 저항(R2)와 상기 제2전력 공급라인(VEE)에 접속되고, 상기 설정된 전위로 상기 바이어스 전압(VCS)을 보상하기 위한 것임을 특징으로 하는 바이어스 전압 발생회로.
  10. 제9항에 있어서, 상기 제2스위칭 수단(MT, MTP)은 상기 보상 바이폴라 트랜지스터(T2)를 통해 흐르는 전류를 차단하기 위하여 상기 대기구간 중에서 스위치 오프되는 것을 특징으로 하는 바이어스 전압 발생회로.
  11. 제1항에 있어서, 상기 바이어스 전압 발생회로는 상기 제2스위칭 수단(MT, MTP)에 직렬로 상기 바이어스 제어노드(N1)와 상기 제1전력 공급라인(VCC) 사이에 접속되는 저항(R0)을 추가로 구비하고, 상기 저항(R0)의 저항값은 상기 바이어스 전압 발생부(BVG)에 의해서 결정된 저항값에 상응하며, 상기 제2스위칭 수단(MT, MTP)은 주로 스위칭 목적으로 사용되고, 상기 저항(R0)은 주로 필요한 저항값을 제공하는데 사용되는 것을 특징으로 하는 바이어스 전압 발생회로.
  12. 제1항에 있어서, 상기 바이어스 전압 발생회로는 고저항값을 갖으며, 상기 제1전력 공급라인(VCC)와 상기 바이어스 제어노드(N1) 사이에 접속되는 풀업저항을 추가로 구비하는 것을 특징으로 하는 바이어스 전압 발생회로.
  13. 제1항에 있어서, 상기 제1전력 공급라인(VCC)은 고전위 전력 공급라인이고, 제2전력 공급라인(VEE)은 저전위 전력 공급라인인 것을 특징으로 하는 바이어스 전압 발생회로.
  14. 제1항에 있어서, 상기 바이어스 전압 발생회로에 의해 발생된 상기 바이어스 전압(VCS)은 상기 동작구간(t0)중에 ECL회로에 공급되는 것을 특징으로 하는 바이어스 전압 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004072A 1991-03-13 1992-03-12 바이어스 전압 발생회로 KR950006350B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3048205A JP3001014B2 (ja) 1991-03-13 1991-03-13 バイアス電圧発生回路
JP91-48205 1991-03-13
JP91-048205 1991-03-13

Publications (2)

Publication Number Publication Date
KR920019085A true KR920019085A (ko) 1992-10-22
KR950006350B1 KR950006350B1 (ko) 1995-06-14

Family

ID=12796888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004072A KR950006350B1 (ko) 1991-03-13 1992-03-12 바이어스 전압 발생회로

Country Status (5)

Country Link
US (1) US5218238A (ko)
EP (1) EP0503888B1 (ko)
JP (1) JP3001014B2 (ko)
KR (1) KR950006350B1 (ko)
DE (1) DE69222794T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461338A (en) * 1992-04-17 1995-10-24 Nec Corporation Semiconductor integrated circuit incorporated with substrate bias control circuit
JP3318365B2 (ja) * 1992-10-20 2002-08-26 富士通株式会社 定電圧回路
US5357148A (en) * 1992-12-29 1994-10-18 Sgs-Thomson Microelectronics, Inc. Device for biasing an RF device operating in quasi-linear modes with voltage compensation
JP3304539B2 (ja) 1993-08-31 2002-07-22 富士通株式会社 基準電圧発生回路
FR2721771B1 (fr) * 1994-06-27 1996-09-06 Sgs Thomson Microelectronics Dispositif de mise en veille d'une source de polarisation.
FR2721772B1 (fr) * 1994-06-27 1996-09-06 Sgs Thomson Microelectronics Circuit de commande d'une source de polarisation comportant un dispositif de mise en veille.
JP3695606B2 (ja) * 1996-04-01 2005-09-14 忠弘 大見 半導体装置及びその製造方法
JP2000119181A (ja) 1998-10-06 2000-04-25 Kureha Chem Ind Co Ltd エスクレチン及びその誘導体の放出制御経口製剤
US6300752B1 (en) * 1999-05-24 2001-10-09 Level One Communications, Inc. Common mode bias voltage generator
US7173474B1 (en) 1999-09-15 2007-02-06 Linear Technology Corporation Load-generated drive, no quiescent current, techniques and circuits for high speed switching of transistors
US6531909B1 (en) * 1999-09-15 2003-03-11 Linear Technology Corporation Load-generated drive, substantially no quiescent current, techniques and circuits for high speed switching of transistors
KR100430344B1 (ko) * 2002-03-22 2004-05-04 주식회사 케이이씨 바이어스 회로
US6870390B1 (en) * 2003-09-11 2005-03-22 Xilinx, Inc. Tx line driver with common mode idle state and selectable slew rates
US7187206B2 (en) 2003-10-30 2007-03-06 International Business Machines Corporation Power savings in serial link transmitters
JP2005227390A (ja) * 2004-02-10 2005-08-25 Sharp Corp 表示装置のドライバ回路および表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852119A (en) * 1972-11-14 1974-12-03 Texas Instruments Inc Metal-insulator-semiconductor structures having reduced junction capacitance and method of fabrication
JPS60176121A (ja) * 1984-02-22 1985-09-10 Toshiba Corp 電圧降下回路
US4639661A (en) * 1985-09-03 1987-01-27 Advanced Micro Devices, Inc. Power-down arrangement for an ECL circuit
JPS62197987A (ja) * 1986-02-24 1987-09-01 Mitsubishi Electric Corp 半導体記憶装置
US4713560A (en) * 1986-06-05 1987-12-15 Fairchild Semiconductor Corporation Switched impedance emitter coupled logic gate
JPS6474823A (en) * 1987-09-17 1989-03-20 Fujitsu Ltd Emitter follower circuit
US5023479A (en) * 1990-07-31 1991-06-11 Motorola, Inc. Low power output gate

Also Published As

Publication number Publication date
JPH04284022A (ja) 1992-10-08
EP0503888B1 (en) 1997-10-22
US5218238A (en) 1993-06-08
JP3001014B2 (ja) 2000-01-17
KR950006350B1 (ko) 1995-06-14
DE69222794T2 (de) 1998-02-19
DE69222794D1 (de) 1997-11-27
EP0503888A1 (en) 1992-09-16

Similar Documents

Publication Publication Date Title
KR920019085A (ko) 전력 소모 감소를 위한 에미터 결합 논리 레벨의 바이어스 전압 발생회로
KR880001113A (ko) 스위칭 가능한 부하 임피던스를 지닌 ecl 게이트
KR970024174A (ko) 반도체 집적회로(Semiconductor Integrated Circuit Having Reduced Current Leakage and High Speed)
KR101149902B1 (ko) 레벨 시프트 회로
KR860002904A (ko) 에미터 결합논리(ecl)회로
US5120991A (en) Driver circuit for converting a cmos level signal to a high-voltage level
EP0321028A3 (en) Emitter-coupled logic circuit with three-state capability
US4639661A (en) Power-down arrangement for an ECL circuit
US4429270A (en) Switched current source for sourcing current to and sinking current from an output node
JP2743401B2 (ja) Ｅｃｌ回路
KR910010850A (ko) Mos형 파우워 트랜지스터에서의 전류 검출회로
JPH0613885A (ja) 低消費電力のレベルコンバータ
KR900019374A (ko) Ecl/cml에미터 플로워 전류 스위치 회로
EP0425951B1 (en) ECL cutoff driver circuit with reduced standby power dissipation
KR940025181A (ko) BiCMOS 출력 구동 회로
KR940001568A (ko) 레벨 변환 회로
US5631580A (en) BICMOS ECL-CMOS level converter
KR910010866A (ko) Bi-CMOS회로
KR910005588B1 (ko) 논리회로
KR900004107A (ko) 가속 스위칭 입력회로
KR940018988A (ko) 어드레스 변이 검출을 발생시키는 어드레스 버퍼(An address buffer for generating an address transition detection)
KR930007560B1 (ko) 출력회로
JP2987971B2 (ja) レベル変換回路
KR100452176B1 (ko) 전류원-숏회로
KR930008658B1 (ko) 전압레벨 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920312

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19920312

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19940929

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19950520

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19950824

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19950826

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19950826

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19980605

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19990607

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20000607

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20010605

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20020610

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20030605

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20040609

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20050610

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20060612

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20070608

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20080530

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee