KR830001456B1

KR830001456B1 - 전력트랜지스터용 과전류 보호회로

Info

Publication number: KR830001456B1
Application number: KR1019800000303A
Authority: KR
Inventors: 아브라함 카프랜 레오날드
Original assignee: 알. 씨. 에이. 코퍼레이션; 에드워드 제이. 노오턴
Priority date: 1979-01-29
Filing date: 1980-01-28
Publication date: 1983-07-29
Also published as: FR2447629B1; GB2042297A; ES8204565A1; DE3003123A1; NZ192727A; IT1130234B; ATA44580A; GB2042297B; SE441881B; AU527758B2; KR830002446A; AU5481480A; FR2447629A1; SE8000492L; FI800176A; JPS6260847B2; FI73548C; DE3003123C2; US4225897A; JPS55102911A

Abstract

내용 없음.

Description

전력트랜지스터용 과전류 보호회로

제1도는 본 발명을 실시하는 각각의 과전류 보호 회로에 의해 과전류를 보호하고 AB급 푸시풀(push-pull) 증폭기내의 부하를 구동시키는 한 쌍의 출력 트랜지스터를 갖고 있는 준(準) 선형(quasi-linear) 증폭기를 도시한 개략계통도.

제2도, 제3도, 제4도 및 제5도는 제1도에 도시한 것들을 하나 이상 대체할 수 있는 본 발명을 실시하는 다른 과전류 보호회로를 도시한 개략계통도.

제6도, 제7도 및 제8도는 제1도 내지 제5도 내에 도시한 본 발명의 실시예를 수정한 개략계통도.

제9도는 본 발명의 실시예에 사용된 전류공급원을 도시한 개략계통도.

제10도는 본 발명의 실시예에 사용된 다른 전류 공급원을 도시한 개략계통도.

본 발명은 조절기나 증폭기회로의 부하에 전력을 분배하기 위해 사용된 전력 트랜지스터용 과전류 보호회로에 관한 것으로, 특히 전류감지 저항기가 보호된 트랜지스터의 주전류 도전통로와 직렬로 삽입되지 않는 과전류 보호회로에 관한 것이다.

종래의 과전류 보호회로는 두개의 기본 보호설계 중의 하나에 의해 갖추어지는데, 이 각각의 기본 보호설계는 보호된 트랜지스터의 주전류 도전통로와 직렬로 된 전류감지 저항기를 사용한다. 비선형 변성(變性) 궤환 설계에서, 보호된 트랜지스터의 콜렉터-대-에미터 통로와 직렬 접속된 전류감지 저항기 양단위 전위강하는, 보호된 트랜지스터에 유용한 베이스 전류 구동을 감소시키도록 규정된 임계값을 넘는 전위 강하에 응답하는 함계 검출기에 인가된다. 비선형 클리퍼 설계에서, 직렬로 된 전류감지 트랜지스터와 보호된 트랜지스터의 베이스-에미터 접합부 양단의 합성된 전압은 클리퍼에 의한 최대 규정값으로 억압 된다.

그러나, 보호된 트랜지스터의 콜렉터-대-에미터 통로와 직렬로 접속된 전류 감지 저항기는 전력 증폭기에 적용하기에 바람직하지 않다. 그러나 감지 저항기 양단의 전위강하는 보호된 트랜지스터의 콜렉터-대-에미터 통로 양단의 유용한 전압 변화 범위를 바람직하지 않게 감소시키므로 보호된 트랜지스터를 사용하는 증폭기로부터의 유용한 전력을 감소시킨다. 보호된 트랜지스터를 통하는 보다 높은 정상 전류 레벨에서, 감지저항기 내에 전력이 소모된다. 이 전력은 증폭기 효율을 바람직하지 않게 감소시키는 손실로 생각될 수 있다. 전류 감지 저항기들이 낮은 저항성(전형적으로 저항의 단편)과 전류 도전 능력(전형적으로 수 암페어)을 갖기 때문에 이 전류 감지 저항기들이 집적회로의 작은부분 내에 집적될 수 없다는 모노리딕 집적 회로 구성에서 또 하나의 문제가 생긴다. 그러므로 보호된 트랜지스터의 콜렉터-대-에미터 통로와 직렬로 있는 전류 감지 저항기에 대한 필요성을 없애는 과전류 보호구성을 갖는 것이 매우 바람직하다.

본 발명자는 트랜지스터의 내부에 에미터 저항자체가 과전류 보호용 전류 감지 저항기로 사용될 수 있어서, 별개의 전류 감지 저항기없이 사용될 수 있다는 것을 알 수 있었다. 이 시도에 부닥친 문제는 내부 에미터 저항이 소자(素子)로서 단지 비교적 작은 선형한계, 즉 보호된 트랜지스터의 에미터 전류에 대하여 고정된 비율내에 전위강하가 있는 한계를 갖고 있다는 것이다. 내부 에미터 저항의 우세한 소자는 대수한계, 즉, 보호된 트랜지스터의 에미터 전류의 대수에 대하여 고정된 비율내에 전위강하가 있는 한계라는 것이다. 이것은 이 장치들이 인가된 입력 전압 특성에 대한 비대수도전을 갖고 있는 반도체 집합장치를 일반적으로 사용하고 예상할 수 있는 과전류보호를 하기에 충분히 민감하거나 정확하지 못하기 때문에 종래의 한계 검출기나 클리퍼에 의해서 이 내부 에미터 저항성 양단의 전위 변화를 감지하기가 매우 어렵고 불가능하다. 올바른 값으로 조정되거나 선택되는 소자들의 사용은 가능할 때마다 피할 수 있기 때문에 모노리딕 집적회로 구성의 과전류 보호회로내에서 매우 바람직하게 결과를 예상할 수 있고 재생할 수 있다.

또 다른 문제는 보호된 트랜지스터의 내부 에미터 저항이 보호된 트랜지스터의 동작온도에 따른 명백한 의존성을 갖고 있다는 것이다. 이 현상은 트랜지스터 과전류 보호가 이루어질 임계 레벨을 정할때 고려되어야 한다.

본 발명은 다음과 같은 것을 사용하는 과전류 보호회로내에서 이 문제들을 해결하는 것이다. 즉, 이 과전류 보호회로는 보호된 트랜지스터의 동작온도에 기준 트랜지스터의 동작온도를 따르게 하기 위해 열적으로 결합된 상기 보호된 트랜지스터를 갖고 있고, 콜렉터-대-에미터 통로를 통하는 선정된 전류 레벨을 도전시키기 위해 접속되는 기준 트랜지스터와 보호된 트랜지스터의 에미터-대-베이스 전위가 기준 트랜지스터의 에미터-대-베이스 전위에 비교하여 특정량만큼 증가할 때마다 보호된 트랜지스터에 관한 과전류 상태를 표시하는 상기 기준 트랜지스터의 보호된 트랜지스터의 에미터-대-베이스 전위를 자동적으로 비교하기 위한 자동 비교기 장치와 보호된 트랜지스터에 유용한 베이스 구동 전류내의 증가를 제한하기 위해 과전류 상태의 표시에 응답하는 장치들을 사용한다.

이하 도면을 참조하여 본 발명을 더욱 상세하게 기술하겠다.

제1도에서 준(準) 선형 증폭기는 SIG IN 단자에서 증폭될 입력신호를 수신하는데, 이 신호는 구동기만 DS에 인가된다. 구동기간 DS는 같은 정의 정지소자(素子)를 갖고 있는 AB급 전류 I₁과 I₂를 공급한다. I₁은 이것의 정의 정지 소자상에 중첩된 하나의 감지내의 입력신호의 폭주(excursion)에 대한 정상적인 응답을 하며, I₂는 이것의 정의 정지 소자상에 중첩된 다른 감지내의 입력신호의 폭주에 대한 정상적인 응답을 한다. 예를들면, 구동기단 DS는 씨 에프 휘트레이에게 "위상 분산증폭기"란 제목으로 1971년 4월 6일자로 허여된 미합중국 특허 제3,537,645호에 기술된 것과 같은 형태를 취할 수 있다.

구동기단 DS는 Q₁과 I₁베이스 구동에 대한 Q₁의 에미터 전류 응답에 의해 이것의 베이스 전극에서 구동된 NPN 전력 트랜지스터 Q₂와 Q₁에 전류 모우드 구동 갖추도록 비교적 높은 원전 임피단스로부터 공통 콜렉터 증폭기 NPN 트랜지스터 Q₁의 베이스 전극에 I₁을 공급한다. 구 동기단 DS는 Q₃과, 이것의 I베이스 구동에 대한 Q₃의 에미터 전류 응답에 의해 이것의 베이스 전극에서 구동된 NPN 전력 트랜지스터 Q₄와 Q₃에 전류 모우드 구동을 갖추도록 비교적 높은 전원 임피단스로부터 공통 콜렉터 증폭기 NPN 트랜지스터 Q₃의 베이스 전극에 I₂를 공급한다.

Q₂와 Q₄의 콜렉터-대-에미터 회로는 GND와 B+ 단자 사이에 인가된 동작전위를 수신하도록 직렬로 접속되어 있고, d-c 브로킹 캐패시터 C1을 통하여 부하장치 LM에 결합된 것으로 도시한 SIG, OUT 단자에서의 푸시풀 구동을 갖추도록 배열되어 있다. SIG, OUT와 B+BOOST 단자 사이의 부스터 캐패시터 C2와 B+와 B+BOOST 단자 사이의 저항 R1을 포함하고 있는 B+부스트 회로는 Q1의 콜렉터와 구동기단 DS에 전압을 공급하는데, 이 전압은 Q2를 포화 도전상태로 구동시키도록 SIG, OUT에서 신호의 정의 익스커션상의 B+이상으로 올라간다. Q₁의 에미터 Q₃의 콜렉터를 접속하면 Q₄를 포화된 도전 상태로 구동시킨다. 지금까지 기술한 바와같은 증폭기 접속은 공지되어 있다.

NPN 트랜지스터 Q₅는 에미터-대-베이스 오프 셋트 전위 V_SEQ5를 제공하는 기준 트랜지스터이다. 이 전위는 Q₅와 같은 동일 에미터 전압을 갖고 있는 Q₄의 에미터-대-베이스 오프셋트 전위 V_BEQ4와 비교된다. Q₅는 이것의 에미터-대-베이스 전압을 조정하는 직결된 콜렉터-대-베이스 궤환을 갖고 있으므로 콜렉터 전류가 전류원 IS₁으로부터 Q₅의 콜렉터 전극이 단자 T₁과 T₂를 통하여 접속된 노드(node)(10)에 공급된 직류 I₃와 같아야 한다.

NPN 트랜지스터 Q₇은 에미터-대-베이스 오프셋트 전위 V_BEQ7을 제공하는 기준 트랜지스터이다. 이 전위는 Q₇과 같은 동일 베이스 전위를 갖고 있는 Q₂의 에미터-대-베이스 전압 V_BEQ2와 비교된다. Q₇은 단자 T₃와 T₄를 통하여 Q₇의 에미터에 인가된 NPN 트랜지스터 QB. 콜렉터 전류 필요성을 만족하도록 에미터 전류가 주요부분으로 흐르는 공통 클렉터 증폭기 트랜지스터이다. QB와 NPN 트랜지스터 Q₉는 (11)에 입력 접속부를 갖고 있고 12와 13에 출력 접속부를 갖고 있으며 14에 공통 접속부를 갖고 있는 마스터 미터링(master mirruring) 트랜지스터인 Q₅를 포함하는 이중 출력 미터 증폭기내의 슬레이브 미러링(slave mirroring) 트랜지스터이다. 이들 각각의 에미터-베이스 접합부의 효과적인 부분이 이들 각각의 에미터 전극 다음에 있는 원으로 둘러싸인 "1"로 표시된 것과 같다고 가정하면, Q₇과 Q₅는 동일한 에미터-대-베이스 오프셋트 전위 V_BEQ7과 V_BEQ5를 각각 갖게 된다. (이것은 Q₅와 Q₈사이의 전류 미러 증폭기 작용과 이것의 콜렉터 부하로 Q₇의 에미터 속에서 동작하는 Q₈의 공통 에미터 증폭기 작용 때문이다).

각각의 전력 트랜지스터 Q₂와 Q₄는 모노리딕 집적회로 구성내의 각각의 다수의 병렬 트랜지스터이다. 이 전력 트랜지스터의 에미터-베이스 접합부의 등가적이 효율 부분은 이것의 병렬 성분 트랜지스터의 에미터-베이스 접합부의 유효측정 부분의 합이 된다. 어떤 경우에 Q₂와 Q₄의 에미터-베이스 접합부의 등가적인 유효 측정 부분은 m이 각각 정의 수로되는 Q₇과 Q₅의 에미터-베이스 접합부의 유효 측정 부분보다 m배로 큰 것으로 도시되어 있다. 이것은 Q₂와 Q₄의 에미터-베이스 접합부 양단의 오프셋트 전위가 유사한 전류 레벨에서 인자(KT/q) In^m에 의해 각각 Q₇과 Q₅의 에미터-베이스 접합부 양단의 오프셋트 전위보다 더 작아지게 한다. 이 결과는 트랜지스터 동작을 나타내는 다음의 방정식을 생각하므로서 얻어진다.

V_BE=(KT/q)In(I/AJ₅)

여기서 V_BE는 트랜지스터 에미터-대-베이스 전압

K는 볼츠만 상수

T는 트랜지스터 에미터-베이스 접합부의 절대온도

q는 전하 전하

I는 트랜지스터의 출력 전류

A는 트랜지스터 에미터-베이스 접합부의 유효 측정 부분

Js는 V_BE가 0값일 때 트랜지스터 에미터-베이스 접합부를 통하여 흐르는 전류의 평균 밀도이다.

Q₅와 Q₇은 각각 Q₄와 Q₂와 밀접한 열결합으로 배열되어 있으므로, Q₅와 Q₇의 동작 온도는 각각 Q₄와 Q₂의 동작온도를 따른다.

Q₂와 Q₇의 각각의 에미터-대-베이스 전위 V_BEQ2와 V_BEQ7은 길게 늘어진 쌍 형태로 된 한 쌍의 NPN 트랜지스터 Q₁₀과 Q₁₁에 의해 차등적으로 비교된다. Q₉의 콜렉터는 이들 에미터의 상호 접속으로부터 테일(tail) 전류를 회수한다. 도시한 형태에서 이 테일 전류는 I₃와 같게 되지만, 테일 전류를 발생시키기 위한 다른 배열이 사용될 수 있다. 출력 전류의 정상 상태하에서, V_BEQ2는 V_BEQ7보다 더 작게 된다. 그러므로, Q₁₀의 베이스에(단자 T₄와 T₃를 통하여) 인가된 Q₇의 에미터 전위에 비교된 것과 같은 Q₁₁의 베이스에 인가된 Q₂의 보다 정의 에미터 전위는 Q₉에 의한 콜렉터전류로 요구된 레일 전류를 도전시키도록 Q₁₁을 바이어스하고 비도전상태로 되도록 Q₁₀을 바이어스 한다. 그러나, 과전류 상태가 Q₂에 부과되면, V_BEQ2가 증가하고, Q₁₁을 감소된 도전상태로 바이어스 하고 Q₁₀을 도전상태로 바이어스 한다. 그러므로 Q₁₀의 도전상태는 Q₂내의 과전류 상태를 표시한다. Q₁₀의 콜렉터, Q₂내의 과전류 상태의 이 표시에 응답하는 Q₁에 대한 베이스 전류 공동을 제한하기 위해서 Q₁의 베이스에 접속된다. Q₁₀이 도전상태일때 Q₁₀의 콜렉터 전류 필요성은 Q₁과 Q₂에 베이스 구동을 공급하는 것으로부터 I₁부분의 전환에 의하여 만족해 진다.

Q₂, Q₇, Q₁₀및 Q₁₁의 동작온도의 추적은 이 동작온도에 둔감한 과전류 감지를 만든다는 것을 주지해야 한다. 이것은(KT/q)에 비례하고 T의 변화 범위 이상의 이들의 출력 전류 사이의 특정한 바와 관련된 T에 비례하는, Q₂와 Q₇의 에미터-대-베이스 전압 사이의 특수한 차이와 같이, Q₁₀과의 Q₁₁에미터-대-베이스 전압 사이의 (KT/q)에 비례하는 동일한 차이가 그들 출력 전류 사이의 고정된 바에 관련이 되기 때문이다.

V_BEQ2와 V_BEQ7을 차등적으로 비교하기 위해 길게 늘어진 쌍형태로 된 NPN 트랜지스터 Q₁₀과 Q₁₁을 사용하면 레벨 이동회로가 필요없이 구동기단 DS의 I₁출력에 Q₁₀의 콜렉터 전류 필요성을 바로 적용하게 한다.

Q₄와 Q₅의 각각의 에미터-대-베이스 전위 V_BEQ4와 V_BEQ5는 길게 늘어진 쌍형태로 된 한쌍의 PNP 트랜지스터 Q₁₂와 Q₁₃에 의해 차등적으로 비교된다. 전류원 IS₂는 Q₁₂와 Q₁₃의 에미터 전극 사이의 상호 접속부에 테일 전류인 직류 I₄를 공급한다. I₃과 I₄는 Q₂와 Q₄를 보호하는 회로의 과전류 보호특성을 정합시키는 값으로 만들어질 수 있다.

출력전류의 정상 상태하에서 V_BEQ4는 V_BEQ5보다 더 작게 될 수 있다. 그러므로 Q₁₂의 베이스에(단자 T₁과 T₂를 통하여) 인가된 Q₅의 베이스 전위에 비교된 것과 같은 Q₁₃의 베이스에 인가된 Q₄의 보다 적은 정의 베이스 전위는 테일 전를 I₄

도전시키도록 Q₁₃을 바이어스 하고 비도전상태로 되도록 Q₁₂를 바이어스 한다. 그러나, 과전류상태가 Q₄상에 부과되면, V_BGQ4는 증가하고, Q₁₃을 감소된 도전상태로 바이어스 하며 Q₁₂를 도전상태로 바이어스 한다. Q₁₂의 콜렉터 전류는 Q₄내의 과전류상태의 표시를 제공한다. 이 표시는 NPN 트랜지스터 Q₁₄와 Q₁₅를 포함하는 전류 미러 증폭기 형태의 입력 접속부(21)에 인가된다. 이 증폭기는 Q₃의 베이스에 출력 접속부(22)를 갖고 있고, GND 단자에 공통 접속부(23)를 갖고 있다. Q₁₂의 콜렉터 전류에 응답하는 같은 진폭의 콜렉터 전류는 Q₁₅에 의해 (22)에서 요구된다.

Q₁₂와 Q₁₅의 콜렉터 전류의 진폭의 유사성은 이들 각각의 에미터 전극의 부근에 원으로 둘러싸인 "1"로 표시된 것과 같은 1:1비로 되는 Q₁₄와 Q₁₅의 에미터-베이스 접합부의 유효 측정부분으로 인한 대체로 마이너스 인자와 같은 전류 이득을 갖고 있는 Q₁₄와 Q₁₅의 전류 미러 증폭기 형태 때문이다. Q₁₅의 콜렉터 전류 필요성은 I₂의 일부에 의해 만족되므로 Q₂와 Q₄에 베이스 구동이 증가하는 것을 제한한다.

제2도는 V_BEQ2와 V_BEQ7를 차등적으로 비교하도록 길게 늘어진 쌍형태로 된 NPN 트랜지스터 Q₁₀와 Q₁₁보다는 PNP 트랜지스터 Q₁₆과 Q₁₇을 사용하는, 제1도의 푸시풀 증폭기내에 Q₂와 같은 전력 트랜지스터용 과전류 보호회로를 선택적으로 도시한 것이다. 정의 테일 전류는, 예를 들면 도시한 바와같이 Q₉의 콜렉터 전류를 반전시키도록 PNP 트랜지스터 Q₁₈과 Q₁₉의 전류 미터 증폭기 형태를 사용하므로서, Q₁₆과 Q₁₇의 상호 접속된 에미터 전극에 공급된다. 출력전류의 정상 상태하에서, 보다 작은 V_BEQ2는 Q₁₆의 베이스를 바이어스할보다 큰 V_BEQ7보다 더 정의값으로 Q₁₇의 베이스를 바이어스 한다. 그러므로 Q₁₆은 Q₁₇의 콜렉터로부터의 모든 테일(taill) 전류를 도전시키고, Q₁₇은 비도전상태로 된다. 그러나, 과전류 상태가 Q₂상에 부과되면 V_BEQ2는 증가하고, Q₁₆을 감소된 도전상태로 바이어스 하고 Q₁₇을 도전상태로 바이어스한다. Q₁₇의 콜렉터 전류는 NPN 트랜지스터 Q₂₀과 Q₂₁의 전류 미러 형태의 입력 접속부 31에 인가되고 Q₁의 베이스 전극에 접속된 출력 접속부 32에 인가되며, 접지된 공통 접속부 33에 인가된다. Q₁₇의 콜렉터 전류에 응답하여 Q₂₁은 콜렉터 전류를 필요로 한다. 이 필요성은 I₁으로부터 만족되고, Q₁과 Q₂에 대한 베이스 구동이 증가하는 것을 제한한다.

제3도는 제1도 푸시풀 증폭기내의 Q₂약 같은 전력 트랜지스터용 과전류 보호회로의 다른 형태를 도시한 것이다.

다이오드가 접속된 NPN기준 트랜지스터 Q₂₄의 에미터-대-베이스 전압에 보호된 트랜지스터 Q₂의 에미터-베이스 전압 V_BEQ2를 비교하도록 사용된 트랜지스터 Q₂₂와 Q₃₃는 제1도 내의 Q₁₀과 Q₁₁과 같은 NPN트랜지스터이다. 그러나 Q₂₂의 Q₂₃은 Q₂와 Q₂₄의 에미터 전위보다는 베이스 전위를 비교한다. Q₂와 Q₂₄는 이들의 에미터전극 사이에 개입 소자가 필요없이 직결되어 있기 때문에 동일한 에미터 전위를 갖고있다. PNP트랜지스터(25와 26)의 전류 미터증폭기 형태는 Q₈의 콜렉터 전류 필요성이 인가되는 입력 접속부(41), 다이오드가 접속된 기준 트랜지스터 Q₂₄에 순방향 바이어스 전류(Q₈의 콜렉터 전류 필요성에 비례하는)를 공급하기 위한 출력 접속부(42) 및 B+에 대한 공통 접속부를 갖고 있다. Q₂₂의 전류 정레벨에서, Q₂₂은 Q₉의 콜렉터에서 요구되는 모든 레일 전류를 도전시키고 이것의 콜렉터를 B+에 접속시키도록 바이어스 된다. 과전류 상태가 Q₂에 부과되면 V_BEQ2는 증가하고 Q₂₃은 도전상태로 바이어스되는 Q₂₂는 감소된 도전상태로 바이어스 된다. Q₂₃의 콜렉터 전극은 Q₁의 베이스에 접속되고 이것의 콜렉터 전류 필요성은 Q₁과 Q₂에 대한 베이스 구동을 증가시키는 것을 제한하도록 Q₁의 베이스로 부터 떨어져 I₁의 일부를 전환시키므로록 충족된다.

제4도는 PNP에미터-플로워 트랜지스터 Q₂₈을 기준 트랜지스터인 다이오드가 접속된 NPN트랜지스터 Q₂₄로 대체시킨, 제3도를 수정한 것을 도시한 것이다. 이것은 SIG, OUT단자로 흐르는 Q₂₆의 콜렉터류의 후렉션(fraction)을 감소시킨다. 콜렉터가 접지되면, Q₂₈은 원하는 경우에 측방향-구조 트랜지스터로 되기 보다는, 회로소자들 사이에 역 바이어스된 접합부-절연을 사용하는 종래의 모노리딕 집적회로 구조의 기판내에 이것의 콜렉터를 갖고 있는 수직-구조 트랜지스터로 될수 있다.

제5도는 NPN트랜지스터 Q₂₂와 Q₂₃대신에 PNP 차동 비교기 트랜지스터 Q₂₉와 Q₃₀을 사용하는 또다른 수정을 도시한 것이다. Q₂₉와 Q₃₃의 상호 접속된 에미터 전극은 제2도의 Q₁₆과 Q₁₇의 상호 접속된 에미터 전극과 같은 방법으로 전류를 공급한다. Q₂₀과 Q₂₁의 전류 미터 증폭기 형태는 과전류 상태동안 Q₁베이스에 Q₂₉의 콜렉터전류 필요성을 결합시키도록 사용된다.

차동 비교기로 사용한 길게 늘어진 쌍(pair) 형태는 정합된 트랜지스터인 각 쌍으로, Q₁₀과 Q₁₁Q₁₂Q₁₃, Q₁₆과 Q₁₇및 Q₂₂와 Q₂₃으로 균형된 형태로 도시되어 있다. 그러나, Q₁₁의 에미터-베이스 접합부의 유효측정 부분은 Q₁₀의 에미터-베이스 접합부의 이 부분보다 n배로 될수있다. 여기서 n은 1보다 큰 수이다. 이것은 기준트랜지스터 Q₇내의 콜렉터-대-에미터전류의 레벨에 관련된 보호 트랜지스터 Q₂에서 과전류 보호를 하는 레벨을 증가시키는 불균형된 길게 늘어진 쌍형태를 야기시킨다. 다른 길게 늘어진 쌍들은 이와같은 이유 때문에 비슷하게 불균형하게 될수 있다.

기준 트랜지스터를 통하여 흐르는 전류 레벨에 관련된 보호 트랜지스터에 과전류 보호를 하는 레벨을 증가시키기 위한 다른 기술은 기준 트랜지스터의 영역을 감소시키는 것이다.

그것은 이것의 에미터-대-베이스 전압에 저항 양단의 전압강하를 추가하므로서 이루어질 수 있다. 제6도는 제1도에서 기준 트랜지스터 Q₅의 에미터-대-베이스 전압 V_BEQ5를 증가시키기 위해서 단자 T₁과 T₂사이의 저항 R₁을 삽입한 것을 도시한 것이다. 제7도는 제1도나 제2도에서 기준 트랜지스터 Q₇의 에미터-대-베이스 전압 V_BEQ7을 증가시키기 위해서 단자 T₃의 T₄사이에 저항 R₂를 삽입한 것을 도시한 것이다. 제8도는 제3도에서 기준 트랜지스터 Q₂₄의 에미터-대-베이스 전위 V_BEQ24를 증가시키거나 제4도나 제5도에서 기준 트랜지스터 Q₂₈의 에미터-대-베이스 전위 V_BEG28를 증가시키기 위해서 단자 T₅와 T₆의 사이에 저항 R₃를 삽입한 것을 도시한 것이다. 동작 온도로부터 과전류보호가 무관한 것은 R₁, R₂또는 R₃와 같은 저항 양단에 전위 강하가 보호 및 기준 트랜지스터가 동작되는 절대온도에 비례해서 변하는 온도계수를 갖도록 I₃를 만들음으로서 유지된다.

이것을 이루는 좋은 방법은 공급된 전류 I₃가, 동일온도에서 동작된 두개의 트랜지스터의 에미터-대-베이스 전압 사이의 차이와 같게되는 이유는 KT/q에 비례하는 전위 양단에서 유지되고 동일 온도에서 동작되며 R₁, R₂또는 R₃와 같은 저항의 동일온도 계수를 갖고 있는 저항 내의 전류 흐름에 비례하는 전류원 IS₁을 사용하는 것이다. 이 일반적인 형태의 두-단자 전류 조정기는 다음과 같은 것에 기술되어 있다.

(a) 1971년 12월 21일자로 휘틀리에게 "전류원"이라는 제목으로 허여된 미합중국 특허 제3,629,691호

(b) 1975년 10월 7일자로 반 데 프프라쎄에게 "전류안정장치"란 제목으로 허여된 미합중국 특허 제 3,911,353호

(d) 1977년 12월 13일자로 크로우리에게 "전류 조정회로"란 제목으로 허여된 미합중국 특허원 제4,063,149호 제9도는 단자의 하나가 제1도의 준(準) 선형 증폭기의 단자 T₂에 접속되고 단자의 다른 하나는 전류미터 증폭기 CMA의 입력 접속부(51)에 접속되는 2단자 전류 조정기의 어떤 하나를 도시한 것으로 CMA의 입력회로를 통하여 그것의 공통접속부(53) 및, B+동작전위에 연결된다. CMA의 출력 접속부 52는 Q₁₂와 Q₁₃의 상호접속된 에미터전극에 I₃에 비례하는 테일 전류 I₄를 공급한다.

두개의 트랜지스터의 에미터-대-베이스 전위내의 차이와같은 전위를 그것 양단에 부과하므로 저항 R₁, R₂및 R₃중의 하나의 양단에 KT/q에 비례하는 전압을 나타낼 수도 있다. 제10도는 양단의 NPN트랜지스터의 Q₅와 Q₆의 각각의 에미터-대-베이스 전위 V_BEQ5와 V_BEQ6사이의 차이와 같은 전위를 부과하기 위해서 휘트리에게 허여된 미합중국 특허 제3,629,691호에 기술된 것과 비슷한 형태를 도시한 것이다.

본 발명은 본 분야에 속한 숙련자가 본 발명의 배경을 벗어나지 않고도 쉽게 변형시킬 수도있다.

Claims

에미터-베이스 접합부와 함께 그 사이에 베이스 및 에미터 전극을 갖고 있으며, 콜렉터 전극을 갖고 있고, 베이스 구동 전류와 에미터-대-콜렉터 전위를 수신하기 위해 접속된 보호된 트랜지스터와 상기 보호된 트랜지스터에 대한 과전류 보호회로로 이루어진 전자 회로에 있어서, 보호회로가 에미터-베이스 접합부와 함께 그 사이에 베이스 및 에미터 전극을 갖고 있고, 콜렉터 전극을 갖고 있으며, 상기 보호된 트랜지스터의 동작온도에 상기 기준 트랜지스터의 동작온도를 따르게 하기 위해 열적으로 결합된 상기 보호된 트랜지스터를 갖고 있는 기준 트랜지스터(Q₇, Q₅), 콜렉터-대-에미터 통로를 통하는 선정된 전류 레벨을 도전시키기위해 상기 기준 트랜지스터에 접속되는 전류원(IS₁)과 트랜지스터(Q₈), 에미터-대-베이스전위가 상기 기준 트랜지스터의 에미터-대-베이스 전위에 비교하여 특정량만큼 증가할 때마다 상기 보호된 트랜지스터에 관한 과전류 상태의 표시를 하기 위한 상기 기준 트랜지스터의 에미터-대-베이스 전위와 상기 보호된 트랜지스터의 에미터-대-베이스 전위를 비교하도록 접속된 차등 비교기장치(Q₁₀, Q₁₁, Q₁₂, Q₁₃); 및 상기 보호된 트랜지스터에 유용한 베이스 구동 전류가 더 증가하는 것을 제한하기 위해 과전류 상태의 표시에 응답하는 장치(Q₁, Q₃, Q₁₄, Q₁₅)들로 이루어지는 것을 특징으로 하는 상기 보호된 트랜지스터용 과전류 보호회로.