Nothing Special   »   [go: up one dir, main page]

KR20240065325A - 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법 - Google Patents

다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법 Download PDF

Info

Publication number
KR20240065325A
KR20240065325A KR1020247014742A KR20247014742A KR20240065325A KR 20240065325 A KR20240065325 A KR 20240065325A KR 1020247014742 A KR1020247014742 A KR 1020247014742A KR 20247014742 A KR20247014742 A KR 20247014742A KR 20240065325 A KR20240065325 A KR 20240065325A
Authority
KR
South Korea
Prior art keywords
surface layer
substrate
silicon carbide
carrier substrate
layer
Prior art date
Application number
KR1020247014742A
Other languages
English (en)
Inventor
지웰타츠 고댕
크리스토프 말르빌
시도인 오도울
라두 이오누트
휴고 비아르드
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20240065325A publication Critical patent/KR20240065325A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Ceramic Products (AREA)

Abstract

본 발명은 다결정 탄화규소로 이루어진 캐리어 기판 상에 배치되는 단결정 탄화규소로 이루어진 작업층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이며, 이 방법은 다음 단계들을 포함한다:
a) 다결정 탄화규소로 이루어진 초기 기판을 제공하는 단계 - 상기 초기 기판은 전면을 가지며, 상기 전면의 평면에서의 평균 크기가 0.5 ㎛보다 큰 그레인들을 포함함 -;
b) 캐리어 기판을 형성하기 위해, 초기 기판 상에 다결정 탄화규소로 이루어진 표면층을 형성하는 단계 - 표면층은 평균 크기가 500 nm보다 작은 그레인들로 구성되며, 50 nm 내지 50 ㎛의 두께를 가짐 -;
c) 캐리어 기판의 표면층의 자유 표면을 1 nm RMS보다 낮은 거칠기를 갖도록 준비하는 단계;
d) 분자 본딩에 기초하여, 작업층을 캐리어 기판으로 전달하는 단계 - 표면층은 작업층과 초기 기판 사이에 위치됨 -.
본 발명은 또한 다결정 탄화규소로 이루어진 캐리어 기판, 및 캐리어 기판 상에 배치되는 단결정 탄화규소로 이루어진 작업층을 포함하는 복합 구조체에 관한 것이다.

Description

다결정 SIC로 이루어진 캐리어 기판 상에 단결정 SIC로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법
본 발명은 마이크로일렉트로닉 부품용 반도체 분야에 관한 것이다. 본 발명은 특히 다결정 탄화규소로 이루어진 캐리어 기판 상에 배치되는, 단결정 탄화규소로 이루어진 작업층을 포함하는 복합 구조체, 및 상기 복합 구조체의 제조 방법에 관한 것이다. 본 발명은 또한 다결정 탄화규소로 이루어진 캐리어 기판에 관한 것이다.
SiC는 특히 전기 자동차와 같은 전자 제품의 증가하는 응용 분야의 요구 사항을 충족하기 위해 혁신적인 전력 장치 제조에 점점 더 널리 사용되고 있다.
단결정 탄화규소를 기반으로 하는 전력 장치 및 통합 전력 공급 시스템들은 기존 규소 등가물보다 훨씬 더 높은 전력 밀도를 관리할 수 있으며, 더 작은 크기의 활성 영역에서도 이를 수행할 수 있다. SiC 상의 전력 장치들의 치수를 더욱 제한하기 위해, 측면 부품(lateral component)들보다는 수직 부품(vertical component)들을 제조하는 것이 유리할 것이다. 이를 위해서는, SiC 구조체의 전면에 배치되는 전극과 후면에 배치되는 전극 사이의 수직 전기 전도가 상기 구조체에 의해 허용되어야 한다.
그럼에도 불구하고, 마이크로일렉트로닉스 산업용으로 의도되는 단결정 SiC 기판은 여전히 가격이 비싸고 대형으로 공급하기 어렵다. 따라서, 박층 전달 솔루션(thin-layer transfer solution)을 사용하여 복합 구조체를 생산하는 것이 유리하며, 이 복합 구조체는 일반적으로 저렴한 단결정(c-SiC) 또는 다결정(p-SiC) 캐리어 기판 상에 단결정 SiC(c-SiC)로 이루어진 박층을 포함한다. 잘 알려진 박층 전달 솔루션 중 하나는 경량 이온 주입과 본딩 계면에서의 직접 본딩을 통한 접합을 기반으로 하는 Smart Cut® 프로세스이다. 본딩 계면은 가능한 가장 낮은 전기 저항을 가져야 하며, 바람직하게는 1 mohm.cm2보다 낮거나, 심지어 0.1 mohm.cm2보다 낮아야 한다.
많은 종래 기술의 솔루션들은 접합될 표면들 상에 증착되는 금속층들에 기반하는 도체-도체 본딩을 사용하는 것을 제안한다. 예를 들어, Letertre에 의한 공개 문헌("Silicon carbide and related materials", 재료 과학 포럼 - vol 389-393, 2002년 4월) 또는 미국 특허 문헌 US7208392에는, 텅스텐층 및 실리콘층을 증착하여 텅스텐 실리사이드(WSi2)를 기반으로 하는 도전성 중간층을 형성하는 기술이 기재되어 있다. 이러한 접근 방식의 한 가지 단점은 초기에 증착된 재료들에 대한 실리사이드의 수축으로 인해 이 중간층에 공극들이 형성될 수 있다는 점이다: 특히, 이것은 표면 반도체층 및 잠재적으로는 반도체 구조물 전체의 품질에 영향을 미칠 수 있다. 또한, 이러한 타입의 중간층을 사용하는 경우, 매우 우수한 수직 전기 전도를 필요로 하는 일부 응용들에 필요한 수준으로 본딩 계면의 전기 저항을 낮추는 것이 어렵다.
또한, 작업층 및 캐리어 기판의 SiC 표면들을 직접 접합하는 것이 상정될 수 있지만, 이것은 여전히 어려운 일이며, 특히 다결정 캐리어 기판이 포함되는 경우, 문제는 직접 본딩을 통해 필요한 본딩-계면 품질(낮은 디펙트 밀도, 높은 본딩 에너지, 매우 낮은 저항)로 단결정 작업층을 어떻게 전달할 것인지이다. G. Chichignoud 등("Processing of poly-SiC substrate with large grains for wafer bonding" - 재료 과학 포럼, vols 527-529, p71-74(2006))은 단결정 SiC층을, 전력 마이크로일렉트로닉 응용들에 유리한 열적 전기적 특성들 및 직접 본딩과 호환되는 물리적 특성들(표면 거칠기, 휘어짐)을 갖는 다결정 SiC 캐리어 기판으로 전달하는 것을 제안하였다. SiC 다결정의 그레인들은 큰 크기(일반적으로 크기가 1 cm보다 큼)로 선택되며, 접합 전에 표면을 5 nm보다 낮은 평균 거칠기를 갖도록 준비하기 위해 화학-기계적 폴리싱이 수행될 수 있다.
문헌 EP3441506은 직접 본딩을 통해 c-SiC 반도체층이 전달될 수 있는 p-SiC 캐리어 기판을 제공한다. 캐리어 기판은 평균 크기가 10 ㎛ 정도인 그레인들을 갖고 있고, 두께로 나눈 캐리어 기판의 전면과 후면 사이의 그레인 크기 변화도가 0.43% 이하이며; 이러한 특징은 캐리어 기판 내의 잔류 응력과 그에 따른 휘어짐을 제한하는 것을 가능하게 한다. c-SiC로 이루어진 층과 접합될 캐리어 기판의 표면에서는 1 nm보다 낮은 평균 거칠기가 달성된다.
위의 두 문헌들에서 제안된 바와 같은 p-SiC로 이루어진 캐리어 기판을 사용할 때, 본 출원인은 그럼에도 불구하고 그레인 간 영역들의 불규칙한 제거 또는 표면 그레인들의 전체 또는 일부의 업루팅(uprooting)으로 인한 잔류 릴리프들(리세스들 또는 범프들)을 관측하였다: 이것은 본딩 계면의 품질에 영향을 미치며(본딩 디펙트들) 따라서 획득된 복합 구조체의 전반적인 성능에도 영향을 미치게 된다.
본 발명은 앞서 언급한 단점들 중 전부 또는 일부를 극복하는 것을 목적으로 하는 종래 기술 솔루션들에 대한 대안을 제공한다. 본 발명은 다결정 SiC로 이루어진 캐리어 기판에 전달되는 단결정 SiC로 이루어진 작업층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이며; 본 발명은 또한 상기 캐리어 기판 및 획득된 복합 구조체에 관한 것이다.
본 발명은 다결정 탄화규소로 이루어진 캐리어 기판 상에 배치되는 단결정 탄화규소로 이루어진 작업층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이며, 이 방법은 다음의 단계들을 포함한다:
a) 전면을 가지며, 상기 전면의 평면에서의 평균 크기가 0.5 ㎛보다 큰 그레인들을 포함하는 다결정 탄화규소로 이루어진 초기 기판을 제공하는 단계;
b) 캐리어 기판을 형성하기 위해, 초기 기판 상에 다결정 탄화규소로 이루어진 표면층을 형성하는 단계 - 표면층은 평균 크기가 500 nm보다 작은 그레인들로 이루어지며, 50 nm 내지 50 ㎛의 두께를 가짐 -;
c) 캐리어 기판의 표면층의 자유 표면을 1 nm RMS보다 낮은 거칠기를 갖도록 준비하는 단계;
d) 분자 본딩(molecular bonding)에 기초하여, 작업층을 캐리어 기판으로 전달하는 단계 - 표면층은 작업층과 초기 기판 사이에 위치됨 -.
개별적으로 또는 기술적으로 실현 가능한 조합으로 적용 가능한 본 발명의 다른 유리하고 비제한적인 특징들에 따르면:
ㆍ 단계 a)는 1100℃ 내지 1500℃의 온도에서 화학 기상 증착 기술을 사용하여 수행되고;
ㆍ 단계 a)는 소결 기술 또는 물리 기상 증착 기술을 사용하여 수행되고;
ㆍ 단계 b)는 다결정 탄화규소로 이루어진 층을 증착하는 단계를 포함하고, 1100℃ 이하, 또는 심지어 1000℃ 이하의 온도에서 화학 기상 증착 기술을 사용하여 수행되고;
ㆍ 단계 b)는 초기 기판을 주변 대기로 되돌리는 것 없이, 단계 a) 이후에 단계 a)와 동일한 장비 아이템에서 수행되고;
ㆍ 단계 b)는 초기 기판 상에 비정질 탄화규소로 이루어진 층을 증착하고, 재결정 어닐링을 수행하며, 이에 따라 다결정 탄화규소로 이루어진 표면층을 형성하는 단계를 포함하고;
ㆍ 단계 b)에서 형성되는 표면층은 1E18/cm3 내지 1E21/cm3의 도펀트 농도를 가지며;
ㆍ 단계 c)는 상기 표면층을 구성하는 그레인들의 평균 크기의 1배 내지 10배의 양을 제거하는 것을 포함하는, 표면층의 화학-기계적 폴리싱을 포함하며;
ㆍ 단계 d)는 다음의 단계들을 포함한다:
d1) 도너 기판을 제공하는 단계;
d2) 도너 기판에 경량 종들(light species)을 도입함으로써, 도너 기판의 전면과, 전달될 작업층의 경계를 획정하는 매립된 취약 평면을 형성하는 단계;
d3) 분자 본딩에 의해, 도너 기판의 전면을 캐리어 기판에 접합시키는 단계;
d4) 매립된 취약 평면을 따라 분리하여, 작업층이 캐리어 기판으로 전달되는 단계;
ㆍ 제조 방법은 단계 d2) 이전 또는 이후에, 도너 기판의 전면 상에, 표면층과 동일한 특성의 제 2 표면층을 형성하는 단계를 포함하며;
ㆍ 단계 d)는 접합 단계 d3) 이전에, 캐리어 기판의 표면층 상에 및/또는 도너 기판의 전면 상에 금속 또는 실리콘으로 이루어진 추가 막을 증착하는 단계를 포함한다.
본 발명은 또한 다음을 포함하는 다결정 탄화규소로 이루어진 캐리어 기판에 관한 것이다:
- 탄화규소 그레인들을 포함하는 초기 기판 - 상기 그레인들은 0.5 ㎛보다 큰 평균 크기를 가짐 -,
- 적어도 초기 기판의 전면 상에 배치되는 표면층 - 이 표면층은 평균 크기가 500 nm보다 작은 탄화규소 그레인들을 포함하며, 50 nm 내지 50 ㎛의 두께를 가짐 -.
개별적으로 또는 기술적으로 실현 가능한 조합으로 적용 가능한 본 발명의 다른 유리하고 비제한적인 특징들에 따르면:
ㆍ 표면층의 자유 표면은 0.5 ㎛의 임계값을 갖는 반사 암시야 현미경으로 측정했을 때, 1 nm RMS보다 낮고 1 디펙트/cm2보다 작은 거칠기를 가지며;
ㆍ 표면층의 두께는 200 nm 내지 5 ㎛이고;
ㆍ 표면층은 1E18/cm3 내지 1E21/cm3의 도펀트 농도를 갖는다.
마지막으로, 본 발명은 다음을 포함하는 복합 구조체에 관한 것이다:
- 전술한 바와 같은 캐리어 기판,
- 표면층 상에 배치되는 단결정 탄화규소로 이루어진 작업층.
복합 구조체는 작업층 상에 또는 내부에 적어도 하나의 전력 장치를 더 포함할 수 있다.
본 발명의 다른 특징들 및 이점들은 첨부된 도면을 참조하여 본 발명의 다음의 상세한 설명을 독해할 시에 명백해질 것이다.
도 1은 본 발명에 따른 제조 방법을 사용하여 생산되는 복합 구조체를 나타낸 것이다.
도 2a 내지 도 2d는 본 발명에 따른 제조 방법의 단계들을 나타낸 것이다.
도 3a 내지 도 3d는 본 발명에 따른 제조 방법의 바람직한 일 실시예의 단계들을 나타낸 것이다.
도면들에서 동일한 레퍼런스들은 동일한 타입의 요소들에 대해 사용될 수 있다. 도면들은 가독성을 위해 축척되지 않은 개략적인 표현들이다. 특히, z축을 따르는 층들의 두께는 x축 및 y축을 따르는 측면 치수(lateral dimension)들에 축척되지 않으며, 또한 도면들에서는 서로에 대한 층들의 상대적인 두께가 반드시 고려되지는 않았다.
본 발명은 캐리어 기판(20) 상에 배치되는 단결정 탄화규소(이하 "c-SiC"는 단결정 탄화규소를 지칭하기 위해 사용됨)로 이루어진 작업층(10)을 포함하는 복합 구조체(100)를 제조하는 방법에 관한 것이다(도 1). 캐리어 기판(20)은 다결정 탄화규소("p-SiC"는 다결정 SiC를 지칭하는 데 사용됨)로 이루어진다. 복합 구조체(100)의 작업층(10) 상에 및/또는 내부에 마이크로일렉트로닉스 부품을 생산하는 것과 관련하여, 일반적으로 c-SiC로 이루어진 작업층(10)의 자유 면(free side)은 실리콘 면인 것이 바람직하다는 점에 유의할 것이다.
제조 방법은 먼저 다결정 탄화규소로 이루어진 초기 기판(21)을 제공하는 단계 a)를 포함하며, 이 기판은 캐리어 기판(20)에 기계적 특성들을 부여하도록 의도된다(도 2a). 즉, 초기 기판(21)이 캐리어 기판(20)의 두께의 대부분을 차지하게 된다. 초기 기판(21)은 바람직하게는 전면(21a) 및 후면(21b)을 갖고, 일반적으로 200 ㎛ 내지 800 ㎛의 두께를 갖는, 100 mm 또는 150 mm, 또는 심지어 200mm 직경의 웨이퍼 형태를 취한다.
다결정 초기 기판(21)은 4H, 6H 및/또는 3C 탄화규소의 그레인들을 포함한다. 그레인들은 전면(21a)의 평면에서, 0.5 ㎛보다 크고, 일반적으로 1 ㎛ 내지 10 ㎛의 평균 크기를 갖는다. 그레인 경계들에 의해 획정되는 그레인의 크기는 전면(21a)의 평면에서 상기 그레인의 가장 큰 치수에 대응한다. 그레인의 평균 크기는 전면(21a)의 평면 내의 다양한 그레인들의 크기들의 평균으로 정의된다. 일반적으로 50 nm보다 작은 매우 작은 크기의 그레인들은 측정 불확실성을 제한하기 위해 측정에서 제외하는 것이 좋다. 그레인의 치수나 그레인 경계들 사이의 거리를 측정하는 데에는 기존의 SEM(scanning electron microscopy) 또는 EBSD(electron back-scattered diffraction; EBSD)를 통해 획득되는 이미지들을 기반으로 할 수 있다. X선 결정학을 사용하는 것도 상정될 수 있다.
큰 치수들의 p-SiC의 그레인들은 우수한 열 전도성에 유리하므로 초기 기판(21)에 대해 바람직하다. 고려 대상인 응용들(수직 전자 부품)의 경우, 열 전도성은 200 W/m/K보다 높고, 바람직하게는 250 W/m/K보다 높으며, 저항은 10 mohm.cm보다 낮고, 바람직하게는 5 mohm.cm보다 낮은 것이 캐리어 기판(20)으로부터 예상되며; 따라서 그러한 전기적 및 열적 특성들이 초기 기판(21)에 대해 선택된다. 초기 기판(21)은 바람직하게는 1E18/cm3 내지 1E21/cm3, 일반적으로 1E19/cm3 내지 1E20/cm3의 도펀트 농도를 갖는다. P-타입 및 n-타입 도펀트들이 상정될 수 있지만, 복합 구조체(100) 상에 생산될 전자 장치들에 대해 n-타입 도펀트들, 예를 들어 질소 도펀트들을 사용하는 것이 통상적이다.
단계 a)는 소결, 물리 기상 증착(PVD) 또는 심지어 화학 기상 증착(CVD)과 같은 공지된 종래 기술을 사용하여 수행될 수 있다. 소결된 기판들은 상대적으로 제한된 비용 때문에 유리하다. CVD 기술들은 큰 직경의 고품질의 p-SiC 기판들이 획득될 수 있도록 한다는 점에서 유리하며; 증착은 바람직하게는 1100℃ 내지 1500℃의 온도에서 수행된다.
본 출원인은 작업층을 전면(21a)으로 전달(transfer)하기 위한 관점에서, 전술한 바와 같은 초기 기판(21)의 표면을 준비하는 절차들을 여러 번 시도하였다. 초기 기판(21)의 전면의 통상적인 초기 RMS 거칠기는 생산 기술 및 공급 업체가 적용하는 스무딩 처리들에 따라, 수 나노미터에서 수 마이크로미터까지(20 ㎛×20 ㎛ 스캔에서 AFM(atomic force microscopy)으로 측정됨) 다양할 수 있다. 이러한 거칠기를 감소시켜(1 nm RMS보다 낮거나 심지어 0.5 nm RMS보다 낮아야 함), 우수한 품질의 직접적인 분자 본딩을 보장하고 이에 따라 우수한 품질의 전달된 작업층(10)을 확보하기 위해서는 화학-기계적 폴리싱이 필요하다.
SiC는 경도가 높아 폴리싱이 어려운 재료로 알려져 있다. 본 출원인은 또한 p-SiC로 이루어진 표면을 폴리싱하면 그레인들 또는 그레인들의 세그먼트들이 국부적으로 뿌리째 뽑혀(uproot), 폴리싱된 표면에 구멍들 및 기타 디펙트(defect)들이 남는다는 것을 추가로 관측하였다. 비록 폴리싱 이후에 매우 국부적으로 거칠기가 목표 값에 도달할 수 있지만, 기판 규모에서는 구멍들 및 기타 표면 디펙트들의 밀도가 여전히 높게 유지된다.
디펙트 밀도와 관련된 이러한 문제를 해결하기 위해, 본 발명에 따른 제조 방법은 단계 b)를 포함하며, 단계 b)에서는, 초기 기판(21) 상에, 특정한 형태의 다결정 탄화규소로 이루어진 표면층(22)을 형성함으로써, 캐리어 기판(20)에서 예상되는 열적 및 전기적 특성을 크게 저하시키지 않으면서 고품질 분자 본딩에 적합한 표면을 준비할 수 있다(도 2b). 형성된 캐리어 기판(20)은 초기 기판(21)과 표면층(22)을 포함하며, 전면(22a)(표면층(22)의 자유 면) 및 후면(21b)(초기 기판(21)의 후방 면)을 갖는다.
특히 초기 기판(21)의 휘어짐에 영향을 미치는 것을 피하기 위해, 표면층(22)과 동일한 특성의 층(도시되지 않음)이 초기 기판(21)의 후면(21b)에도 선택적으로 증착될 수 있다.
사전 폴리싱 단계 없이, 표면층(22)은 초기 기판(21)의 전면(21a)에 형성되며; 따라서 단계 b)의 증착 순간에, 초기 기판(21)의 거칠기는, 통상적으로 10 nm 내지 3000 nm RMS이다.
표면층(22)의 두께는 50 nm 내지 50 ㎛이고, 통상적으로 100 nm 내지 5 ㎛이며, 초기 기판(21)의 거칠기에 따라 조절된다. 약 15 nm RMS의 상기 기판(21)의 거칠기에 대해, 표면층(22)의 두께는 바람직하게는 200 nm 내지 500 nm에서 선택된다.
표면층(22)은 4H, 6H 및/또는 3C 탄화규소의 그레인들로 구성된다. 이러한 그레인들의 평균 크기는 500 nm보다 작거나 심지어 100 nm보다 작으며 통상적으로 10 nm 내지 100 nm이다. 그레인 경계들에 의해 획정되는 그레인의 크기는 표면층(22)의 자유 표면의 평면에서, 상기 그레인의 가장 큰 치수에 대응한다. 그레인들의 평균 크기는 상기 평면의 다양한 그레인들의 크기들의 평균으로 정의된다.
p-SiC 표면층(22)은 유리하게는 1E18/cm3 내지 1E21/cm3, 통상적으로 1E19/cm3 내지 1E20/cm3의 p-타입 또는 n-타입 도펀트 농도를 갖는다. 표면층(22)의 도핑 타입 및 수준은 일반적으로 각각 초기 기판(21)의 것과 동일하거나 더 높게 선택된다.
제 1 실시예에 따르면, 단계 b)는 다결정 형태로 탄화규소를 증착하여, 표면층(22)을 형성하는 단계를 포함한다.
유리하게는, 상기 증착은 화학 기상 증착 기술을 사용하여, 특히 저압(LPCVD) 및 1100℃ 이하, 또는 심지어 1000℃ 이하의 온도에서 수행된다. 증착 온도를 감소시킴으로써, 표면 확산이 감소하여, 핵 생성 사이트들의 수가 증가하게 된다; 이것이 매우 작은 p-SiC 그레인들의 형성을 촉진하게 된다. 표면층(22)의 두께는 일반적으로 작게 유지되기 때문에(통상적으로 5 ㎛보다 작음), 그레인들의 평균 크기는 500 nm보다 작거나, 심지어 100 nm보다 작게 되도록 용이하게 유지될 수 있다.
전구체들은 메틸실란, 디메틸디클로로실란, 또는 심지어 디클로로실란 및 i-부탄으로부터 선택될 수 있으며, 바람직하게는 C/Si 비율이 1보다 높다.
물론, 앞서 언급한 그레인 크기가 적용된다면, p-SiC 증착을 위해 다른 온도들, 예를 들어 1400℃보다 낮은 온도가 구현될 수도 있다.
단계 b)는, 단계 a)가 끝난 후 초기 기판(21)에서 수행되는 것으로 설명되었으나, 초기 기판(21)을 주변 대기(ambient atmosphere)로 되돌리는 것 없이, 단계 a) 이후에 단계 a)와 동일한 증착 기술 및 동일한 장비 아이템으로 수행되는 것이 상정될 수 있다.
제 2 실시예에 따르면, 단계 b)는 탄화규소를 비정질 형태로 증착한 다음, 어닐링을 수행하여 다결정 형태로 재결정화시켜 표면층(22)을 형성하는 단계를 포함한다.
비정질 SiC는, 물리 기상 증착 기술을 사용하거나 임의의 다른 알려진 기술을 사용하여, 화학 기상 증착 기술(예를 들어, PECVD(plasma-enhanced chemical vapour deposition) 또는 DLI-CVD(direct-liquid-injection chemical vapour deposition)를 사용하여 증착될 수 있다. 그 후에 재결정 어닐링이 통상적으로 900℃보다 높은 온도, 바람직하게는 1100℃ 이상, 1200℃ 또는 심지어 1400℃보다 높은 온도에서 수행된다. 이러한 어닐링은 평균 크기가 500 nm보다 작거나 심지어 100 nm보다 작고, 통상적으로 10 nm 내지 100 nm의 4H, 6H 및/또는 3C 탄화규소의 그레인들로 구성되는 표면층(22)을 획득하기 위해 수행된다.
제조 방법에 대한 일반적인 설명으로 돌아가서, 본 방법은 표면층(22)의 자유 표면(22a)을 1 nm RMS 이하, 유리하게는 0.5 nm RMS이하의 거칠기를 갖도록 준비하는 단계 c)를 포함한다(도 2c).
단계 c)는 다음과 같은 다양한 방식들로 수행될 수 있다:
- 화학적 스무딩(건식 또는 습식 에칭)에 의해,
- 표면층(22)의 표면을 스무딩하기에 적합한 온도 범위 및 분위기에서 열처리하는 것에 의해,
- 기존의 탄화규소 폴리싱 방법들을 사용하여 화학-기계적 폴리싱하는 것에 의해,
- 또는 심지어 기계적 폴리싱(미세 그라인딩)에 의해.
마지막 옵션을 참조하면, 표면층(22)의 p-SiC 그레인들의 나노스케일 크기는 1 ㎛ 정도인 화학-기계적 폴리싱 기술들의 통상적인 평탄화 길이보다 훨씬 작다는 점에서 유리하다.
단계 c)가 표면층(22)의 화학-기계적 폴리싱을 기반으로 하는 경우, 이것은 통상적으로 초기 기판(21)의 거칠기 및 표면층(22)의 증착 두께에 따라, 표면층(22)의 그레인의 평균 크기의 1배 내지 10배의 양을 제거하는 것을 포함한다.
단계 c)는 1 nm RMS 이하, 바람직하게는 0.5 nm RMS 이하, 예를 들어 약 0.1 nm 내지 0.5 nm RMS의 거칠기가 수십 나노미터에서 수십 마이크로미터까지의 범위의 공간 파장 범위(spatial wavelength range)에서 획득될 수 있게 한다. 스무딩 이후에, 캐리어 기판(20)에 통상적인 클리닝(잠재적으로 브러쉬 스크러빙을 포함하는 화학적 클리닝)이 적용된다: 획득되는 디펙트 밀도 수준은 매우 낮으며, 0.5 ㎛의 임계값을 갖는 반사 암시야 현미경으로 측정했을 때, 10 디펙트/cm2보다 적고, 바람직하게는 1 디펙트/cm2보다 작다.
제조 방법은 분자 본딩에 기초하여, 단결정 탄화규소로 이루어진 작업층(10)을 캐리어 기판(20)으로 전달하는 단계 d)를 마지막으로 포함한다: 표면층(22)은 작업층(10)과 초기 기판(21) 사이에 위치된다(도 2d).
분자 본딩 이전에, 캐리어 기판(20)과 본딩되도록 의도되는 작업층(10) 측 상에, 제 2 표면층이 형성될 수도 있다는 점에 유의할 것이다. 이것은 동일한 특성의 층들(표면층(22) 및 제 2 표면층), 즉 p-SiC 나노-그레인들로 이루어진 층들이 접합된다는 이점을 가지며; 이러한 구성을 통해 직접 본딩의 품질이 향상될 수 있다.
층을 전달하는 다양한 방법들이 당업계에 공지되어 있으며, 여기서는 이에 대해 자세하게 설명하지 않을 것이다.
하나의 바람직한 실시예에 따르면, 방법의 단계 d)는 Smart Cut®프로세스의 원리들에 따라 경량 종들(light species)을 주입하는 단계를 포함한다.
제 1 단계 d1)에서, 작업층(10)이 획득될 단결정 탄화규소로 이루어진 도너 기판(1)이 제공된다(도 3a). 도너 기판(1)은 바람직하게는 100 mm 또는 150 mm, 또는 심지어 200 mm 직경(캐리어 기판(20)의 직경과 동일) 및 통상적으로 300 ㎛ 내지 800 ㎛의 두께를 갖는 웨이퍼의 형태를 취한다. 도너 기판(1)은 전면(1a) 및 후면(1b)을 갖는다. 전면(1a)의 표면 거칠기는 20 ㎛ x 20 ㎛ 스캔에서 AFM(atomic force microscopy)으로 측정할 때 1 nm RMS보다 낮거나 심지어 0.5 nm RMS보다 낮도록 선택되는 것이 유리하다. 복합 구조체(100)에서 작업층(10)을 위한 자유 실리콘 면을 획득하기 위해, 도너 기판(1)의 전면(1a)은 탄소 면을 갖도록 선택될 것이다. 도너 기판(1)은 4H 또는 6H 다형(polytype)일 수 있으며, 또한 복합 구조체(100)의 작업층(10) 상에 및/또는 작업층(10)에서 생산될 부품들의 요구 사항들에 따라 n-타입 또는 p-타입 도핑을 가질 수 있다.
제 2 단계 d2)는 경량 종들을 도너 기판(1)에 도입하여, 도너 기판(1)의 전면과, 전달될 작업층(10)의 경계를 획정하는 매립된 취약 평면(11)을 형성하는 것에 대응한다(도 3b).
경량 종들은 바람직하게는 수소, 헬륨 또는 이들 두 종의 공동 주입이며, 작업층(10)의 목표 두께와 일치하는 주어진 깊이로 도너 기판(1)에 주입된다. 이러한 경량 종들은 주어진 깊이 주위에서, 도너 기판(1)의 자유 표면(1a)에 평행한(즉, 도면들의 평면 (x,y)에 평행한) 박층으로서 분포되는 마이크로-캐비티들을 형성하게 된다. 단순화를 위해, 이 박층을 매립된 취약 평면(11)으로 지칭한다.
경량 종들의 주입 에너지는 주어진 깊이에 도달하도록 선택된다. 예를 들어, 수소 이온들이 10 keV 내지 250 keV의 에너지 및 5E16/cm2 내지 1E17/cm2의 용량으로 주입되어, 약 100 nm 내지 1500 nm의 두께를 갖는 작업층(10)의 경계를 획정하게 된다. 이온 주입 단계 이전에, 보호층이 도너 기판(1)의 전면(1a) 상에 증착될 수 있다는 점에 유의할 것이다. 이 보호층은 예를 들어 실리콘 산화물 또는 실리콘 질화물과 같은 재료로 이루어질 수 있다. 이 보호층은 다음 단계 이전에 제거된다.
선택적으로는, 위에서 언급한 바와 같이, 경량 종들을 도입하는 제 2 단계 d2) 이전 또는 이후에, 도너 기판(1)의 전면(1a) 상에 제 2 표면층(표면층(22)과 동일한 특성을 가짐)이 형성될 수 있다. 이러한 제 2 표면층은 가능하게는 전술한 단계 b) 및 c) 조건들 하에서 형성 및 준비될 수 있다.
제 2 표면층이 단계 d2) 이전에 형성되는 경우, 경량 종들의 주입 에너지(및 잠재적으로는 용량)는 이러한 추가 층을 통과하는 데 맞게 조정될 것이다. 단계 d2) 이후에 제 2 표면층이 형성되는 경우, 기포 열 버짓(blistering thermal budget)보다 낮은 열 버짓으로 이 제 2 표면층을 형성하도록 주의를 기울여야 하며, 상기 기포 열 버짓은 매립된 취약 평면(11)의 마이크로-캐비티들의 성장 및 과도한 압력 증가로 인해 도너 기판(1)의 표면 상에 기포들이 생기는 것에 해당한다.
이어서, 전달 단계 d)는 본딩 계면(3)를 따라, 분자 본딩에 의해, 도너 기판(1)의 전면(1a)을 캐리어 기판(20)의 전면(22a)에 접합시키는 제 3 단계 d3)를 포함한다(도 3c).
그 자체로 잘 알려진 바와 같이, 직접 분자 본딩에는 본딩이 접합된 표면들 사이에 원자 스케일로 형성되므로, 접착제가 필요하지 않다. 분자 본딩에는 여러 가지 타입들이 있으며, 특히 온도, 압력 또는 분위기 또는 표면이 접촉하기 이전에 수행되는 처리들과 관련된 조건들이 다르다. 접합될 표면들의 사전 플라즈마 활성화가 있거나 없는 실온에서의 본딩, ADB(atomic diffusion bonding), SAB(surface activated bonding) 등이 언급될 수 있다.
접합 단계 d3)는, 접합될 면들(1a, 22a)이 접촉되기 이전에, 본딩 계면(3)의 품질(낮은 디펙트 밀도, 높은 접착 에너지)을 향상시킬 가능성이 있는 화학적 클리닝(예를 들면, RCA 클리닝) 및 표면 활성화(예를 들면, 산소 또는 질소 플라즈마에 의한), 또는 다른 표면 처리들(예를 들면, 브러시 스크러빙)의 통상적인 시퀀스들을 포함할 수 있다.
캐리어 기판(20)의 전면(22a)의 낮은 디펙트 밀도 및 거칠기 수준(표면층(22)의 표면 처리로 인해)은 고품질 본딩 계면(3)를 획득하는 측면에서 특히 유리하다. 도너 기판(1)에도 캐리어 기판(20)의 표면층(22)과 동일한 특성의 제 2 표면층이 구비되어 있는 경우, 동일한 다결정 특성 또는 동일한 다형, 바람직하게는 3C의 2개의 표면들이 접합되기 때문에 직접 본딩의 품질이 더욱 향상될 수 있다.
선택적으로, 단계 d)는 접합 단계 d3) 이전에, 표면층(22)의 준비된 전면(22a) 상에 및/또는 도너 기판(1)의 전면 상에 금속 또는 비정질 또는 다결정 실리콘으로 이루어진 추가 막을 증착하는 단계를 포함한다. 금속은 가능하게는 텅스텐, 니켈, 티타늄 등 중에서 선택될 수 있다. 표면층(22)의 자유 면(22a)의 표면 거칠기가 매우 낮기 때문에, 이러한 추가 막의 두께가 유리하게 제한되며, 일반적으로 수 나노미터 내지 수십 나노미터로 제한된다. 이것의 목적은 본질적으로 본딩 에너지를 증가시키는 것이며(특히 1100℃ 미만의 중간 온도에서), 이러한 증가는 2개의 직접 접합된 SiC 표면들의 경우보다 낮은 온도에서 공유 결합들이 형성되기 때문이며; 이 추가 막의 또 다른 이점은 본딩 계면(3)의 수직 전기 전도를 향상시키는 것일 수 있다.
마지막으로, 제 4 단계 d4)는 매립된 취약 평면(11)을 따른 분리를 포함하며, 이를 통해 작업층(10)이 캐리어 기판(20)으로 전달된다(도 3d).
매립된 취약 평면(11)을 따른 분리는 일반적으로 800℃ 내지 1200℃의 온도에서 열처리를 적용하여 수행된다. 이러한 열처리는 매립된 취약 평면(11)에 캐비티들 및 미세 균열을 발생시키고, 균열이 상기 취약 평면(11)을 따라 전파될 때까지 가스 형태로 존재하는 경량 종들에 의해 압력을 받게 된다. 대안적으로, 또는 동시에, 분리를 초래하는 균열의 기계적 전파를 전파하거나 보조하기 위해 본딩된 어셈블리, 특히 매립된 취약 평면(11)에 기계적 응력이 가해질 수 있다. 이러한 분리의 결과, 한편으로는 단결정 SiC로 이루어진 캐리어 기판(20) 및 전달된 작업층(10)을 포함하고, 다른 한편으로는 도너 기판의 나머지(1')를 포함하는 반도체 구조물(100)이 획득된다. 작업층(10)의 도핑 수준 및 타입은 도너 기판(1)의 특성들의 선택에 의해 정의되거나, 반도체층들을 도핑하기 위한 공지된 기술들을 통해 후속적으로 조정될 수 있다.
작업층(20)의 자유 표면(10a)은 일반적으로 분리 이후에 거칠다: 예를 들어, 이것은 5 nm 내지 100 nm RMS(AFM, 20 ㎛ × 20 ㎛ 스캔)의 거칠기를 갖는다. 양호한 표면 마감(통상적으로 20 ㎛ × 20 ㎛ AFM 스캔에서 수 옹스트롬 RMS보다 낮은 거칠기)을 복원하기 위해 클리닝 및/또는 스무딩 단계들이 적용될 수 있다. 특히, 특히, 이들 단계들은 작업층(10)의 자유 표면을 스무딩하기 위한 화학-기계적 처리를 포함할 수 있다. 50 nm 내지 300 nm의 양을 제거하면 상기 층(10)의 표면 마감을 효과적으로 복원하는 것이 가능해진다. 상기 단계들은 또한 1300℃ 내지 1800℃의 온도에서 적어도 1회 열처리를 포함할 수 있다. 이러한 열처리는 작업층(10)의 잔류 경량 종들을 제거하고, 작업층(10)의 결정 격자의 재배열을 촉진시키기 위해 적용된다. 이것은 본딩 계면(3)를 더욱 강화하는 것을 가능하게 한다. 이러한 온도 범위에서의 열처리는 또한 표면층(22)(및 존재하는 경우 제 2 표면층)의 그레인들의 크기의 증가를 유도할 수 있으며, 이것은 복합 구조체(100)의 열전도 특성들을 향상시키는 유리한 방법이다.
마지막으로, 전달 단계 d)는 새로운 복합 구조체(100)를 위한 도너 기판(1)으로 재사용하기 위한 관점에서 도너 기판의 나머지(1')를 재조정하는 단계를 포함할 수 있다는 점에 유의할 것이다. 복합 구조체(100)에 적용된 것과 유사한 기계적 및/또는 화학적 처리들이 나머지 기판(1')의 전면(1'a)에 적용될 수 있다. 재조정하는 단계는 또한 화학-기계적 폴리싱, 그라인딩 및/또는 건식 또는 습식 화학적 에칭에 의해, 나머지 기판(1') 및/또는 그 후면(1'b)의 에지들의 하나 이상의 처리들을 포함할 수 있다.
본 발명은 또한 위에서 설명한 제조 방법(도 2b)의 단계 a) 및 단계 b)에서 생산되는 캐리어 기판(20)에 관한 것이며, 캐리어 기판(20)은 다음을 포함한다:
- 탄화규소 그레인들을 포함하는 초기 기판(21) - 상기 그레인들은 0.5 ㎛보다 큰 평균 크기를 가짐 -,
- 적어도 초기 기판(21)의 전면 상에 배치되는 표면층(22) - 표면층(22)은 평균 크기가 500 nm보다 작고, 바람직하게는 100 nm보다 작은 탄화규소 그레인들을 포함하며, 50 nm 내지 50 ㎛, 바람직하게는 100 nm 내지 5 ㎛, 또는 심지어 200 nm 내지 500 nm의 두께를 가짐 -.
제조 방법과 관련하여 언급한 바와 같이, 표면층(22)과 동일한 특성의 층이 초기 기판(21)의 후면 및 에지들에도 존재할 수 있으며, 이에 따라 상기 기판(21)이 캡슐화될 수 있다: 따라서 낮은 품질의 초기 기판(예를 들면, 소결 기판)이 선택되어 캐리어 기판(20)의 비용을 제한할 수 있다.
제조 방법의 단계 c) 이후에(도 2c), 캐리어 기판(20)의 표면층의 자유 표면(22a)은, 0.5 ㎛ 임계값을 갖는 반사 암시야 현미경으로 측정했을 때, 1 nm RMS보다 낮거나, 또는 심지어 0.5 nm RMS 이하, 및 10 디펙트/cm2보다 적거나, 또는 심지어 1 디펙트/cm2보다 작은 거칠기를 갖는다. 이러한 특징들로 인해 캐리어 기판(20)은 단결정 탄화규소(또는 제 2 표면층이 존재할 경우 p-SiC)로 이루어진 작업층(10)(또는 도너 기판(1))과 나노-그레인 p-SiC 전면(22a) 사이의 분자 본딩 단계를 구현하는 데 특히 적합하다.
마지막으로, 본 발명은 전술한 제조 방법에서 생산되는 복합 구조체(100)에 관한 것이며, 다음을 포함한다:
- 전술한 바와 같은 캐리어 기판(20),
- 표면층(22) 상에 배치되는 단결정 탄화규소로 이루어진 작업층(10).
이러한 복합 구조체(100)는, 작업층(10)의 품질을 향상시키거나 상기 층(10) 상에 및/또는 내부에 부품들을 제조하기 위해 적용될 수 있는 매우 높은 온도의 열 처리에 매우 로버스트하다.
본 발명에 따른 복합 구조체(100)는 예를 들어 쇼트키 다이오드들, MOSFET들 등과 같은 하나(또는 그 이상)의 고전압 마이크로일렉트로닉 부품(들)의 생산에 특히 적합하다. 보다 일반적으로, 복합 구조체(100)는 우수한 수직 전기 전도 및 우수한 열 전도성을 획득할 수 있게 하고 고품질 c-SiC 작업층을 제공하므로, 전력 마이크로일렉트로닉 응용들의 요구 사항들을 충족한다.
물론, 본 발명은 설명된 예들 및 실시예들에 제한되지 않으며, 실시예의 변형들이 청구범위에 의해 정의된 본 발명의 범위를 벗어나지 않고 채용될 수 있다.

Claims (17)

  1. 다결정 탄화규소로 이루어진 캐리어 기판(20) 상에 배치되는 단결정 탄화규소로 이루어진 작업층(10)을 포함하는 복합 구조체(100)를 제조하는 방법으로서,
    상기 방법은,
    a) 다결정 탄화규소로 이루어진 초기 기판(21)을 제공하는 단계로서, 초기 기판(21)은 전면(front side)을 가지며, 상기 전면의 평면에서의 평균 크기가 0.5 ㎛보다 큰 그레인들을 포함하는, 단계;
    b) 상기 캐리어 기판(20)을 형성하기 위해, 상기 초기 기판(21) 상에 다결정 탄화규소로 이루어진 표면층(22)을 형성하는 단계로서, 상기 표면층(22)은 평균 크기가 500 nm보다 작은 그레인들로 구성되며, 50 nm 내지 50 ㎛의 두께를 가지는, 단계;
    c) 상기 캐리어 기판(20)의 상기 표면층(22)의 자유 표면을 1 nm RMS보다 낮은 거칠기를 갖도록 준비하는 단계;
    d) 분자 본딩(molecular bonding)에 기초하여, 상기 작업층(10)을 상기 캐리어 기판(20)으로 전달하는 단계로서, 상기 표면층(22)은 상기 작업층(10)과 상기 초기 기판(21) 사이에 위치되는, 단계;
    를 포함하는, 제조 방법.
  2. 제 1 항에 있어서,
    단계 a)는 1100℃ 내지 1500℃의 온도에서 화학 기상 증착 기술을 사용하여 수행되는, 제조 방법.
  3. 제 1 항에 있어서,
    단계 a)는 소결 기술 또는 물리 기상 증착 기술을 사용하여 수행되는, 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    단계 b)는 다결정 탄화규소로 이루어진 층을 증착하는 단계를 포함하며, 1100℃ 이하, 또는 심지어 1000℃ 이하 온도에서 화학 기상 증착 기술을 사용하여 수행되는, 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    단계 b)는 상기 초기 기판을 주변 대기로 되돌리는 것 없이, 단계 a) 이후에 단계 a)와 동일한 장비 아이템에서 수행되는, 제조 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    단계 b)는 다결정 탄화규소로 이루어진 상기 표면층(22)을 형성하기 위해, 상기 초기 기판(21) 상에 비정질 탄화규소로 이루어진 층을 증착하고, 재결정 어닐링을 수행하는 단계를 포함하는, 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    단계 b)에서 형성되는 상기 표면층(22)은 1E18/cm3 내지 1E21/cm3의 도펀트 농도를 갖는, 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    단계 c)는 상기 표면층(22)을 구성하는 상기 그레인들의 평균 크기의 1배 내지 10배의 양을 제거하는 것을 포함하는, 상기 표면층(22)의 화학-기계적 폴리싱을 포함하는, 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    단계 d)는,
    d1) 도너 기판(1)을 제공하는 단계;
    d2) 상기 도너 기판(1)에 경량 종들(light species)을 도입함으로써, 상기 도너 기판(1)의 전면과, 전달될 상기 작업층(10)의 경계를 획정하는 매립된 취약 평면(11)을 형성하는 단계;
    d3) 분자 본딩에 의해, 상기 도너 기판(1)의 상기 전면을 상기 캐리어 기판(20)에 접합시키는 단계;
    d4) 상기 매립된 취약 평면(11)을 따라 분리되어, 상기 작업층(10)이 상기 캐리어 기판(20)으로 전달되는 단계;
    를 포함하는, 제조 방법.
  10. 제 9 항에 있어서,
    상기 단계 d2) 이전 또는 이후에, 상기 도너 기판(1)의 상기 전면 상에, 상기 표면층(22)과 동일한 특성의 제 2 표면층을 형성하는 단계를 포함하는, 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    단계 d)는 상기 접합 단계 d3) 이전에, 상기 캐리어 기판(20)의 상기 표면층(22) 상에 및/또는 상기 도너 기판(1)의 상기 전면 상에 금속 또는 실리콘으로 이루어진 추가 막을 증착하는 단계를 포함하는, 제조 방법.
  12. 다결정 탄화규소로 이루어진 캐리어 기판(20)으로서,
    평균 크기가 0.5 ㎛보다 큰 탄화규소 그레인들을 포함하는 초기 기판(21);
    적어도 상기 초기 기판(21)의 전면 상에 배치되는 표면층(22);을 포함하며,
    상기 표면층(22)은 평균 크기가 500 nm보다 작은 탄화규소 그레인들을 포함하며, 50 nm 내지 50 ㎛의 두께를 가지는, 캐리어 기판(20).
  13. 제 12 항에 있어서,
    상기 표면층(22)의 자유 표면은, 0.5 ㎛의 임계값을 갖는 반사 암시야 현미경(reflected dark-field microscopy)으로 측정했을 때, 1 nm RMS보다 낮고, 1 디펙트/cm2보다 작은 거칠기를 갖는, 캐리어 기판(20).
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 표면층(22)의 두께는 200 nm 내지 5 ㎛인, 캐리어 기판(20).
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 표면층(22)은 1E18/cm3 내지 1E21/cm3의 도펀트 농도를 갖는, 캐리어 기판(20).
  16. 복합 구조체(100)로서,
    제 12 항 내지 제 15 항 중 어느 한 항에 따른 상기 캐리어 기판(20),
    상기 표면층(22) 상에 배치되는 단결정 탄화규소로 이루어진 작업층(10)
    을 포함하는, 복합 구조체(100).
  17. 제 16 항에 있어서,
    상기 작업층(10) 상에 또는 내부에 적어도 하나의 전력 장치를 더 포함하는, 복합 구조체(100).
KR1020247014742A 2021-10-05 2022-09-20 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법 KR20240065325A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FRFR2110493 2021-10-05
FR2110493A FR3127842B1 (fr) 2021-10-05 2021-10-05 Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
PCT/FR2022/051765 WO2023057699A1 (fr) 2021-10-05 2022-09-20 Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure

Publications (1)

Publication Number Publication Date
KR20240065325A true KR20240065325A (ko) 2024-05-14

Family

ID=78649447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247014742A KR20240065325A (ko) 2021-10-05 2022-09-20 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법

Country Status (8)

Country Link
US (1) US20240395603A1 (ko)
EP (1) EP4413611A1 (ko)
JP (1) JP2024536118A (ko)
KR (1) KR20240065325A (ko)
CN (1) CN118056263A (ko)
FR (1) FR3127842B1 (ko)
TW (1) TW202320128A (ko)
WO (1) WO2023057699A1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2798224B1 (fr) 1999-09-08 2003-08-29 Commissariat Energie Atomique Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs.
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
WO2017175799A1 (ja) 2016-04-05 2017-10-12 株式会社サイコックス 多結晶ＳｉＣ基板およびその製造方法

Also Published As

Publication number Publication date
JP2024536118A (ja) 2024-10-04
TW202320128A (zh) 2023-05-16
CN118056263A (zh) 2024-05-17
WO2023057699A1 (fr) 2023-04-13
FR3127842B1 (fr) 2024-08-02
FR3127842A1 (fr) 2023-04-07
EP4413611A1 (fr) 2024-08-14
US20240395603A1 (en) 2024-11-28

Similar Documents

Publication Publication Date Title
US10985049B2 (en) Manufacturing method of smoothing a semiconductor surface
JP7568736B2 (ja) ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法
TW202137284A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一結晶ｓｉｃ載體底材上
CN115023802A (zh) 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法
JP7542053B2 (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
KR20240065325A (ko) 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법
KR20240165938A (ko) 다결정 탄화규소로 제조된 지지 기재 상에 단결정 박층을 포함하는 복합 구조체 및 관련 제조 방법
JP2024509679A (ja) 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法
TW202331791A (zh) 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法
TW202240653A (zh) 製作含凝聚物之交界區之半導體結構之方法
JP2024537777A (ja) 多結晶ＳｉＣでできた担体基板上に単結晶ＳｉＣでできた薄層を含む複合構造を製作するための方法
JP2024509678A (ja) 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20240502

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application