Nothing Special   »   [go: up one dir, main page]

FR3127842A1 - Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure - Google Patents

Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure Download PDF

Info

Publication number
FR3127842A1
FR3127842A1 FR2110493A FR2110493A FR3127842A1 FR 3127842 A1 FR3127842 A1 FR 3127842A1 FR 2110493 A FR2110493 A FR 2110493A FR 2110493 A FR2110493 A FR 2110493A FR 3127842 A1 FR3127842 A1 FR 3127842A1
Authority
FR
France
Prior art keywords
layer
silicon carbide
support substrate
surface layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2110493A
Other languages
English (en)
Other versions
FR3127842B1 (fr
Inventor
Gweltaz Gaudin
Christophe Maleville
Sidoine ODOUL
Radu Ionut
Hugo BIARD
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR2110493A priority Critical patent/FR3127842B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to US18/694,369 priority patent/US20240395603A1/en
Priority to CN202280067416.8A priority patent/CN118056263A/zh
Priority to TW111135615A priority patent/TW202320128A/zh
Priority to PCT/FR2022/051765 priority patent/WO2023057699A1/fr
Priority to JP2024519070A priority patent/JP2024536118A/ja
Priority to KR1020247014742A priority patent/KR20240065325A/ko
Priority to EP22789271.8A priority patent/EP4413611A1/fr
Publication of FR3127842A1 publication Critical patent/FR3127842A1/fr
Application granted granted Critical
Publication of FR3127842B1 publication Critical patent/FR3127842B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Ceramic Products (AREA)

Abstract

L’invention concerne un procédé de fabrication d’une structure composite comprenant une couche utile en carbure de silicium monocristallin disposée sur un substrat support en carbure de silicium poly-cristallin, le procédé comprenant : a) une étape de fourniture d’un substrat initial (en carbure de silicium poly-cristallin, présentant une face avant et comportant des grains dont la taille moyenne, dans le plan de ladite face avant, est supérieure à 0,5μm ; b) une étape de formation d’une couche superficielle en carbure de silicium poly-cristallin, sur le substrat initial, pour former le substrat support, la couche superficielle étant constituée de grains dont la taille moyenne est inférieure à 500nm et présentant une épaisseur comprise entre 50nm et 50μm ; c) une étape de préparation d’une surface libre de la couche superficielle du substrat support pour obtenir une rugosité inférieure à 1nm RMS ; d) une étape de transfert de la couche utile sur le substrat support, basée sur un collage par adhésion moléculaire, la couche superficielle se trouvant disposée entre la couche utile et le substrat initial. L’invention concerne en outre le substrat support en carbure de silicium poly-cristallin, et la structure composite comprenant une couche utile en carbure de silicium monocristallin disposée sur un substrat support. Figure à publier avec l’abrégé : Pas de figure

Description

STRUCTURE COMPOSITE COMPRENANT UNE COUCHE UTILE EN SIC MONOCRISTALLIN SUR UN SUBSTRAT SUPPORT EN SIC POLY-CRISTALLIN ET PROCEDE DE FABRICATION DE LADITE STRUCTURE
DOMAINE DE L’INVENTION
La présente invention concerne le domaine des matériaux semi-conducteurs pour composants microélectroniques. Elle concerne en particulier une structure composite comprenant une couche utile en carbure de silicium monocristallin disposée sur un substrat support en carbure de silicium poly-cristallin, et un procédé de fabrication de ladite structure composite. L’invention concerne également le substrat support en carbure de silicium poly-cristallin.
ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTION
Le SiC est de plus en plus largement utilisé pour la fabrication de dispositifs de puissance innovants, pour répondre aux besoins de domaines montants de l'électronique, comme notamment les véhicules électriques.
Les dispositifs de puissance et les systèmes intégrés d'alimentation basés sur du carbure de silicium monocristallin peuvent gérer une densité de puissance beaucoup plus élevée par rapport à leurs homologues traditionnels en silicium, et ce avec des dimensions de zone active inférieures. Pour limiter encore les dimensions des dispositifs de puissance sur SiC, il est avantageux de fabriquer des composants verticaux plutôt que latéraux. Pour cela, une conduction électrique verticale, entre une électrode disposée en face avant de la structure SiC et une électrode disposée en face arrière, doit être autorisée par ladite structure.
Les substrats en SiC monocristallin destinés à l’industrie microélectronique restent néanmoins chers et difficiles à approvisionner en grande taille. Il est donc avantageux de recourir à des solutions de transfert de couches minces, pour élaborer des structures composites comprenant typiquement une couche utile (la couche mince) en SiC monocristallin (c-SiC) sur un substrat support plus bas coût, monocristallin (c-SiC) ou poly-cristallin (p-SiC). Une solution de transfert de couche mince bien connue est le procédé Smart Cut®, basé sur une implantation d’ions légers et sur un assemblage, par collage direct, au niveau d’une interface de collage. L’interface de collage doit présenter une résistivité aussi faible que possible, préférentiellement inférieure à 1 mohm.cm2, voire inférieure à 0,1 mohm.cm2.
De nombreuses solutions de l’état de la technique proposent de réaliser un collage conducteur à partir de couches métalliques déposées sur les surfaces à assembler. Par exemple, la publication de Letertre (« Silicon carbide and related materials », Material Science Forum – vol 389-393, avril 2002) ou le document US7208392, décrit le dépôt d’une couche de tungstène et d’une couche de silicium, pour former une couche intermédiaire conductrice à base de siliciure de tungstène (WSi2). Un inconvénient de cette approche peut venir de la formation de trous (« voids ») dans cette couche intermédiaire, du fait de la contraction du siliciure par rapport aux matériaux initialement déposés : cela peut notamment affecter la qualité de la couche semi-conductrice superficielle et potentiellement de la structure semi-conductrice dans son ensemble. De plus, avec ce type de couche intermédiaire, il apparait difficile d’abaisser la résistivité de l’interface de collage au niveau requis par des applications nécessitant une très bonne conduction électrique verticale.
Il est également envisageable d’assembler directement entre elles les surfaces SiC de la couche utile et du substrat support, mais cela reste difficile, en particulier lorsqu’un substrat support poly-cristallin est impliqué, en vue d’un transfert de couche utile monocristalline, par collage direct, avec la qualité d’interface de collage requise (faible densité de défauts, forte énergie de collage, très faible résistivité). G. Chichignoud et al (“Processing of poly-SiC substrate with large grains for wafer bonding” – Materials Science Forum, vols 527-529, p71-74 (2006)) propose le transfert d’une couche SiC monocristalline sur un substrat support SiC poly-cristallin qui présente des propriétés thermiques et électriques favorables aux applications microélectroniques de puissance, et des propriétés physiques (rugosité de surface, courbure) compatibles avec un collage direct. Les grains du poly-cristal SiC sont choisis de grande dimension (typiquement supérieure à 1 cm) et le polissage mécano-chimique de préparation de surface avant assemblage permet d’atteindre des rugosités moyennes inférieures à 5nm.
Le document EP3441506 propose un substrat support en p-SiC sur lequel peut être reportée une couche semi-conductrice en c-SiC, via un collage direct. Le substrat support comprend des grains de taille moyenne de l’ordre de 10μm et présente un taux de variation de la taille de grain entre ses faces avant et arrière, ramené à son épaisseur, inférieur ou égal à 0,43% ; cette dernière caractéristique permet de limiter la contrainte résiduelle dans le substrat support et donc sa courbure. Une rugosité moyenne inférieure à 1nm est atteinte au niveau de la surface du substrat support à assembler avec la couche en c-SiC.
Avec des substrats supports en p-SiC tels que proposés dans les deux documents ci-dessus, la demanderesse a néanmoins remarqué qu’il demeure des résidus de reliefs (en creux ou bosses), dus à des enlèvements irréguliers au niveau des régions inter-grains ou à des arrachements de tout ou partie des grains en surface : cela affecte la qualité de l’interface de collage (défauts de collage) et donc les performances globales de la structure composite obtenue.
OBJET DE L’INVENTION
La présente invention propose une solution alternative aux solutions de l’état de la technique, visant à remédier à tout ou partie des inconvénients précités. Elle concerne un procédé de fabrication d’une structure composite comprenant une couche utile en SiC monocristallin transférée sur un substrat support en SiC poly-cristallin ; l’invention concerne également ledit substrat support et la structure composite obtenue.
BREVE DESCRIPTION DE L’INVENTION
L’invention concerne un procédé de fabrication d’une structure composite comprenant une couche utile en carbure de silicium monocristallin disposée sur un substrat support en carbure de silicium poly-cristallin, le procédé comprenant :
a) une étape de fourniture d’un substrat initial en carbure de silicium poly-cristallin, présentant une face avant et comportant des grains dont la taille moyenne, dans le plan de ladite face avant, est supérieure à 0,5μm ;
b) une étape de formation d’une couche superficielle en carbure de silicium poly-cristallin, sur le substrat initial, pour former le substrat support, la couche superficielle étant constituée de grains dont la taille moyenne est inférieure à 500nm et présentant une épaisseur comprise entre 50nm et 50μm ;
c) une étape de préparation d’une surface libre de la couche superficielle du substrat support pour obtenir une rugosité inférieure à 1nm RMS ;
d) une étape de transfert de la couche utile sur le substrat support, basée sur un collage par adhésion moléculaire, la couche superficielle se trouvant disposée entre la couche utile et le substrat initial.
Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :
  • l’étape a) est opérée par une technique de dépôt chimique en phase vapeur, à une température comprise entre 1100°C et 1500°C ;
  • l’étape a) est opérée par une technique de frittage ou par une technique de dépôt physique en phase vapeur ;
  • l’étape b) comprend un dépôt d’une couche en carbure de silicium poly-cristallin et est opérée par une technique de dépôt chimique en phase vapeur à une température inférieure ou égale à 1100°C, voire inférieure ou égale à 1000°C ;
  • l’étape b) est réalisée dans le même équipement que l’étape a) et à la suite de celle-ci, sans ramener le substrat initial à l’atmosphère ambiante ;
  • l’étape b) comprend un dépôt d’une couche en carbure de silicium amorphe sur le substrat initial et un recuit de recristallisation, pour former la couche superficielle en carbure de silicium poly-cristallin ;
  • la couche superficielle formée à l’étape b) présente une concentration en dopants comprise entre 1E18/cm3et 1E21/cm3 ;
  • l’étape c) comprend un polissage mécano-chimique de la couche superficielle, impliquant un enlèvement compris entre 1 et 10 fois la taille moyenne des grains constituant ladite couche superficielle ;
  • l’étape d) comprend les phases suivantes :
d1) la fourniture d’un substrat donneur ;
d2) l’introduction d’espèces légères dans le substrat donneur pour former un plan fragile enterré délimitant, avec une face avant du substrat donneur, la couche utile à transférer ;
d3) l’assemblage de la face avant du substrat donneur sur le substrat support, par collage par adhésion moléculaire ;
d4) la séparation le long du plan fragile enterré menant au report de la couche utile sur le substrat support ;
  • le procédé de fabrication comprend la formation d’une deuxième couche superficielle, de même nature que la couche superficielle, sur la face avant du substrat donneur, avant ou après la phase d2) ;
  • l’étape d) comprend, avant la phase d3) d’assemblage, le dépôt d’un film additionnel en un matériau métallique ou en silicium sur la couche superficielle du substrat support et/ou sur la face avant du substrat donneur.
L’invention concerne également un substrat support en carbure de silicium poly-cristallin comprenant :
- un substrat initial comportant des grains de carbure de silicium, lesdits grains présentant une taille moyenne supérieure à 0,5μm,
- une couche superficielle disposée au moins sur une face avant du substrat initial, comportant des grains de carbure de silicium dont la taille moyenne est inférieure à 500nm, et présentant une épaisseur comprise entre 50nm et 50μm.
Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :
  • une surface libre de la couche superficielle présente une rugosité inférieure à 1nm RMS et moins de 1 défaut/cm2, par une mesure de défectivité par microscopie par réflexion en champ sombre, à un seuil de 0,5μm ;
  • l’épaisseur de la couche superficielle est comprise entre 200nm et 5μm ;
  • la couche superficielle présente une concentration en dopants comprise entre 1E18/cm3et 1E21/cm3.
Enfin, l’invention concerne une structure composite comprenant :
- le substrat support tel que précité,
- une couche utile en carbure de silicium monocristallin disposée sur la couche superficielle.
La structure composite peut en outre comprendre au moins un dispositif de puissance sur ou dans la couche utile.
BREVE DESCRIPTION DES FIGURES
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée de l’invention qui va suivre en référence aux figures annexées sur lesquelles :
La présente une structure composite élaborée selon un procédé de fabrication conforme à l’invention ;
Les figures 2a à 2d présentent des étapes d’un procédé de fabrication conforme à l’invention ;
Les figures 3a à 3d présentent des étapes d’un mode préféré du procédé de fabrication conforme à l’invention.
Les mêmes références sur les figures pourront être utilisées pour des éléments de même type. Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l’échelle. En particulier, les épaisseurs des couches selon l’axe z ne sont pas à l’échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs relatives des couches entre elles ne sont pas nécessairement respectées sur les figures.

Claims (17)

  1. Procédé de fabrication d’une structure composite (100) comprenant une couche utile (10) en carbure de silicium monocristallin disposée sur un substrat support (20) en carbure de silicium poly-cristallin, le procédé comprenant:
    a) une étape de fourniture d’un substrat initial (21) en carbure de silicium poly-cristallin, présentant une face avant et comportant des grains dont la taille moyenne, dans le plan de ladite face avant, est supérieure à 0,5μm ;
    b) une étape de formation d’une couche superficielle (22) en carbure de silicium poly-cristallin, sur le substrat initial (21), pour former le substrat support (20), la couche superficielle (22) étant constituée de grains dont la taille moyenne est inférieure à 500nm et présentant une épaisseur comprise entre 50nm et 50μm ;
    c) une étape de préparation d’une surface libre de la couche superficielle (22) du substrat support (20) pour obtenir une rugosité inférieure à 1nm RMS ;
    d) une étape de transfert de la couche utile (10) sur le substrat support (20), basée sur un collage par adhésion moléculaire, la couche superficielle (22) se trouvant disposée entre la couche utile (10) et le substrat initial (21).
  2. Procédé de fabrication selon la revendication précédente, dans lequel l’étape a) est opérée par une technique de dépôt chimique en phase vapeur, à une température comprise entre 1100°C et 1500°C.
  3. Procédé de fabrication selon la revendication 1, dans lequel l’étape a) est opérée par une technique de frittage ou par une technique de dépôt physique en phase vapeur.
  4. Procédé de fabrication selon l’une des revendications précédentes, dans lequel l’étape b) comprend un dépôt d’une couche en carbure de silicium poly-cristallin et est opérée par une technique de dépôt chimique en phase vapeur à une température inférieure ou égale à 1100°C, voire inférieure ou égale à 1000°C.
  5. Procédé de fabrication selon l’une des revendications précédentes, dans lequel, l’étape b) est réalisée dans le même équipement que l’étape a) et à la suite de celle-ci, sans ramener le substrat initial à l’atmosphère ambiante.
  6. Procédé de fabrication selon l’une des revendications 1 à 3, dans lequel l’étape b) comprend un dépôt d’une couche en carbure de silicium amorphe sur le substrat initial (21) et un recuit de recristallisation, pour former la couche superficielle (22) en carbure de silicium poly-cristallin.
  7. Procédé de fabrication selon l’une des revendications précédentes, dans lequel la couche superficielle (22) formée à l’étape b) présente une concentration en dopants comprise entre 1E18/cm3et 1E21/cm3.
  8. Procédé de fabrication selon l’une des revendications précédentes, dans lequel l’étape c) comprend un polissage mécano-chimique de la couche superficielle (22), impliquant un enlèvement compris entre 1 et 10 fois la taille moyenne des grains constituant ladite couche superficielle (22).
  9. Procédé de fabrication selon l’une des revendications précédentes, dans lequel l’étape d) comprend les phases suivantes :
    d1) la fourniture d’un substrat donneur (1) ;
    d2) l’introduction d’espèces légères dans le substrat donneur (1) pour former un plan fragile enterré (11) délimitant, avec une face avant du substrat donneur (1), la couche utile (10) à transférer ;
    d3) l’assemblage de la face avant du substrat donneur (1) sur le substrat support (20), par collage par adhésion moléculaire ;
    d4) la séparation le long du plan fragile enterré (11) menant au report de la couche utile (10) sur le substrat support (20).
  10. Procédé de fabrication selon la revendication précédente, comprenant la formation d’une deuxième couche superficielle, de même nature que la couche superficielle (22), sur la face avant du substrat donneur (1), avant ou après la phase d2).
  11. Procédé de fabrication selon l’une des deux revendications précédentes, dans lequel l’étape d) comprend, avant la phase d3) d’assemblage, le dépôt d’un film additionnel en un matériau métallique ou en silicium sur la couche superficielle (22) du substrat support (20) et/ou sur la face avant du substrat donneur (1).
  12. Substrat support (20) en carbure de silicium poly-cristallin comprenant :
    - un substrat initial (21) comportant des grains de carbure de silicium, lesdits grains présentant une taille moyenne supérieure à 0,5μm,
    - une couche superficielle (22) disposée au moins sur une face avant du substrat initial (21), comportant des grains de carbure de silicium dont la taille moyenne est inférieure à 500nm, et présentant une épaisseur comprise entre 50nm et 50μm.
  13. Substrat support (20) selon la revendication précédente, dans lequel une surface libre de la couche superficielle (22) présente une rugosité inférieure à 1nm RMS et moins de 1 défaut/cm2, par une mesure de défectivité par microscopie par réflexion en champ sombre, à un seuil de 0,5μm.
  14. Substrat support (20) selon l’une des deux revendications précédentes, dans lequel l’épaisseur de la couche superficielle (22) est comprise entre 200nm et 5μm.
  15. Substrat support (20) selon l’une des trois revendications précédentes, dans lequel la couche superficielle (22) présente une concentration en dopants comprise entre 1E18/cm3et 1E21/cm3.
  16. Structure composite (100) comprenant :
    - le substrat support (20) selon l’une des quatre revendications précédentes,
    - une couche utile (10) en carbure de silicium monocristallin disposée sur la couche superficielle (22).
  17. Structure composite (100) selon la revendication précédente, comprenant en outre au moins un dispositif de puissance sur ou dans la couche utile (10).
FR2110493A 2021-10-05 2021-10-05 Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure Active FR3127842B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR2110493A FR3127842B1 (fr) 2021-10-05 2021-10-05 Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
CN202280067416.8A CN118056263A (zh) 2021-10-05 2022-09-20 在多晶SiC载体衬底上包括有用单晶SiC层的复合结构以及用于制造所述结构的方法
TW111135615A TW202320128A (zh) 2021-10-05 2022-09-20 在多晶碳化矽製載體底材上包含單晶碳化矽製工作層之複合結構及其製作方法
PCT/FR2022/051765 WO2023057699A1 (fr) 2021-10-05 2022-09-20 Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
US18/694,369 US20240395603A1 (en) 2021-10-05 2022-09-20 Composite structure comprising a useful monocrystalline sic layer on a polycrystalline sic carrier substrate and method for manufacturing said structure
JP2024519070A JP2024536118A (ja) 2021-10-05 2022-09-20 多結晶ＳｉＣからなるキャリア基板上に単結晶ＳｉＣからなる機能層を備えている複合構造体及び前記構造体を製造するためのプロセス
KR1020247014742A KR20240065325A (ko) 2021-10-05 2022-09-20 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법
EP22789271.8A EP4413611A1 (fr) 2021-10-05 2022-09-20 Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2110493 2021-10-05
FR2110493A FR3127842B1 (fr) 2021-10-05 2021-10-05 Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure

Publications (2)

Publication Number Publication Date
FR3127842A1 true FR3127842A1 (fr) 2023-04-07
FR3127842B1 FR3127842B1 (fr) 2024-08-02

Family

ID=78649447

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2110493A Active FR3127842B1 (fr) 2021-10-05 2021-10-05 Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure

Country Status (8)

Country Link
US (1) US20240395603A1 (fr)
EP (1) EP4413611A1 (fr)
JP (1) JP2024536118A (fr)
KR (1) KR20240065325A (fr)
CN (1) CN118056263A (fr)
FR (1) FR3127842B1 (fr)
TW (1) TW202320128A (fr)
WO (1) WO2023057699A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151155A1 (en) * 2000-06-16 2005-07-14 S.O.I. Tec Silicon On Insulator Technologies, A French Company Method of fabricating substrates and substrates obtained by this method
US7208392B1 (en) 1999-09-08 2007-04-24 Soitec Creation of an electrically conducting bonding between two semi-conductor elements
EP3441506A1 (fr) 2016-04-05 2019-02-13 Sicoxs Corporation SUBSTRAT DE SiC POLYCRISTALLIN ET PROCÉDÉ POUR SA FABRICATION

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208392B1 (en) 1999-09-08 2007-04-24 Soitec Creation of an electrically conducting bonding between two semi-conductor elements
US20050151155A1 (en) * 2000-06-16 2005-07-14 S.O.I. Tec Silicon On Insulator Technologies, A French Company Method of fabricating substrates and substrates obtained by this method
EP3441506A1 (fr) 2016-04-05 2019-02-13 Sicoxs Corporation SUBSTRAT DE SiC POLYCRISTALLIN ET PROCÉDÉ POUR SA FABRICATION

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Silicon carbide and related materials", MATERIAL SCIENCE FORUM, vol. 389-393, April 2002 (2002-04-01)
CHICHIGNOUD G ET AL: "High temperature processing of poly-SiC substrates from the vapor phase for wafer-bonding", SURFACE AND COATINGS TECHNOLOGY, ELSEVIER, NL, vol. 201, no. 7, 20 December 2006 (2006-12-20), pages 4014 - 4020, XP024995930, ISSN: 0257-8972, [retrieved on 20061220], DOI: 10.1016/J.SURFCOAT.2006.08.097 *
G. CHICHIGNOUD ET AL.: "Processing of poly-SiC substrate with large grains for wafer bonding", MATERIALS SCIENCE FORUM, vol. 527-529, 2006, pages 71 - 74, XP055342308, DOI: 10.4028/www.scientific.net/MSF.527-529.71

Also Published As

Publication number Publication date
JP2024536118A (ja) 2024-10-04
TW202320128A (zh) 2023-05-16
CN118056263A (zh) 2024-05-17
WO2023057699A1 (fr) 2023-04-13
FR3127842B1 (fr) 2024-08-02
KR20240065325A (ko) 2024-05-14
EP4413611A1 (fr) 2024-08-14
US20240395603A1 (en) 2024-11-28

Similar Documents

Publication Publication Date Title
FR2953328A1 (fr) Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
EP4128329B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3103962A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
WO2021191511A1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP4008020B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
FR3127842A1 (fr) Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
EP4500575A1 (fr) Structure composite comprenant une couche mince monocristalline sur un substrat support en carbure de silicium poly-cristallin et procede de fabrication associe
EP4066275B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP4305660A1 (fr) Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
EP4264659B1 (fr) Procede de fabrication d'une structure semi-conductrice comprenant une zone d'interface incluant des agglomerats
EP4085478B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince monocristalline sur un substrat support
WO2023052704A1 (fr) Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
WO2022008809A1 (fr) Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe
WO2024175519A1 (fr) Structure composite comprenant une couche mince monocristalline sur un substrat support en carbure de silicium poly-cristallin et procede de fabrication associe
WO2022200712A1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support
FR3123759A1 (fr) Procede de fabrication d’une structure semi-conductrice comprenant une couche utile en carbure de silicium aux proprietes electriques ameliorees
WO2023057700A1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230407

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4