Nothing Special   »   [go: up one dir, main page]

JP7542053B2 - 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス - Google Patents

多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス Download PDF

Info

Publication number
JP7542053B2
JP7542053B2 JP2022502071A JP2022502071A JP7542053B2 JP 7542053 B2 JP7542053 B2 JP 7542053B2 JP 2022502071 A JP2022502071 A JP 2022502071A JP 2022502071 A JP2022502071 A JP 2022502071A JP 7542053 B2 JP7542053 B2 JP 7542053B2
Authority
JP
Japan
Prior art keywords
silicon carbide
intermediate layer
layer
deposition
manufacturing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022502071A
Other languages
English (en)
Other versions
JP2022542224A (ja
Inventor
ヤン シンキン，
ジーン―マーク ベソウ，
ダミアン ラディソン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2022542224A publication Critical patent/JP2022542224A/ja
Application granted granted Critical
Publication of JP7542053B2 publication Critical patent/JP7542053B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C30B25/205—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer the substrate being of insulating material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、マイクロエレクトロニクス部品用の半導体材料の分野に関する。本発明は、特に、多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセスに関する。
炭化ケイ素（ＳｉＣ）への関心は、この半導体材料がエネルギーを処理する能力を高めることができるため、過去数年間で大幅に増加している。ＳｉＣは、特に電気自動車などの電子機器の台頭する分野のニーズを満たす革新的なパワーデバイスを製造するためにますます広く使用されている。
単結晶炭化ケイ素に基づくパワーデバイス及び統合電源システムは、従来のケイ素同族体に比べてはるかに高いエネルギー密度を管理でき、それをより小さいアクティブゾーンの寸法で行うことができる。ＳｉＣ上のパワーデバイスの寸法をさらに制限するには、横方向の部品ではなく垂直方向の部品を製造することが有利である。このため、ＳｉＣ構造の前面に配置された電極と背面に配置された電極との間の垂直方向の電気伝導が、前記構造によって可能にされなければならない。
しかし、マイクロエレクトロニクス産業向けの単結晶ＳｉＣ基板は依然として高価であり、大きなサイズで供給することは困難である。したがって、薄層転写の解決策を利用して、より安価なキャリア基板上に単結晶ＳｉＣの薄層を通常含む複合構造を製造することが有利である。よく知られている薄層転写解決策の１つは、軽イオンの注入及び直接結合による接合に基づくスマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）プロセスである。そのようなプロセスは、例えば、多結晶ＳｉＣ（ｐ－ＳｉＣ）で作られたキャリア基板と直接接触する、ｃ－ＳｉＣドナー基板から取られた単結晶ＳｉＣ（ｃ－ＳｉＣ）の薄層を含む複合構造を製造することを可能にし、及び垂直方向の電気伝導を可能にする。しかし、ｃ－ＳｉＣ及びｐ－ＳｉＣで作られた２つの基板間の分子接着による高品質の直接結合を実現することは、前記基板の表面状態及び粗さの管理が複雑であるため、依然として困難である。
このプロセスから派生した様々な方法も従来技術から知られている。例えば、Ｆ．Ｍｕら（ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ、８６（５）３～２１、２０１８）は、アルゴンによる衝撃によって接合される表面を活性化した後、直接結合を実装する（「表面活性化結合」、略してＳＡＢ）。結合前のこのような処理により、非常に高密度のダングリングボンドが生成され、接合界面での共有結合の形成が促進されるため、結合エネルギーが高くなる。しかしながら、この方法には、単結晶ＳｉＣドナー基板の表面にアモルファス層を生成するという欠点があり、これは、ｃ－ＳｉＣの薄層とｐ－ＳｉＣで作られたキャリア基板との間の垂直方向の電気伝導に悪影響を与える。
この問題を解決するための解決策が提案されており、特に文献ＥＰ３１６８８６２では、その電気的特性を回復するために、前記アモルファス層へのドーパント種の注入を実装している。このアプローチの主な欠点は、その複雑さ、したがってそのコストである。
また、熱膨張係数が薄層の熱膨張係数と一致する、金属キャリア基板上に配置されたｃ－ＳｉＣの薄層を含む複合構造を製造するためのプロセスを記載する文献米国特許第８４３６３６３号も知られている。この製造プロセスは、
ｃ－ＳｉＣドナー基板に埋め込み脆性面を形成し、前記埋め込み脆性面とドナー基板の前面との間に薄層を区切るステップと、
ドナー基板の前面に金属、例えばタングステン又はモリブデンの層を堆積させて、硬化機能を実行するのに十分な厚さのキャリア基板を形成するステップと、
埋め込み脆性面に沿って分離して、一方では金属キャリア基板とｃ－ＳｉＣの薄層を含む複合構造を、他方ではｃ－ＳｉＣドナー基板の残りを形成するステップと、を含む。
しかし、キャリア基板を形成する材料が、１０００℃を超える温度、例えば１２００℃での堆積を必要とするｐ－ＳｉＣである場合、このような製造プロセスは互換性がない。具体的には、これらの高温では、埋め込み脆性面に存在するキャビティの成長速度は、ｐ－ＳｉＣ層の成長速度よりも速く、水泡が発生し始める前に硬化効果に必要な厚さに到達しない。これは、キャビティに沿った垂直方向の層の変形に関連している。
高温（＞１０００℃）でのｐ－ＳｉＣの堆積は、構造特性（粒子サイズ、結晶配向など）を与えるという点で特に有利であることに留意されたい。これらの構造特性は、良好な電気伝導、良好な熱伝導、及び堆積したｐ－ＳｉＣ層上のｃ－ＳｉＣの熱膨張係数に非常に近い熱膨張係数に好適であり、パワーデバイスを収容することを目的としたＳｉＣベースの基板に通常期待される特性である。高い堆積温度はまた、それらが高い成長速度を可能にするという点でも有利である。
本発明は、従来技術の解決策に代わるものとしての解決策に関するものであり、前述の欠点を完全に又は部分的に克服することを目的としている。本発明は、特に、高温堆積から生じるｐ－ＳｉＣで作られたキャリア基板上に配置されたｃ－ＳｉＣの薄層を含む複合構造を製造するためのプロセスに関する。
本発明は、多結晶炭化ケイ素で作られたキャリア基板上に配置された単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセスに関する。このプロセスは、
単結晶炭化ケイ素で作られた初期基板を用意するステップと、
初期基板上に多結晶炭化ケイ素の中間層を形成するための、１０００℃より高い温度での第１の堆積ステップであって、中間層の厚さが１．５ミクロン以上である、ステップと、
中間層を通して軽イオン種を注入して、初期基板に埋め込み脆性面を形成し、前記埋め込み脆性面と中間層との間の薄層を区切るステップと、
中間層上に多結晶炭化ケイ素の追加の層を形成するための、１０００℃より高い温度での第２の堆積ステップであって、前記中間層及び追加の層が、キャリア基板を形成し、第２の堆積ステップ中に埋め込み脆性面に沿って分離が起こる、ステップと、を含む。
単独で、又は技術的に実現可能な任意の組み合わせに従って考慮される、本発明の他の有利で非限定的な特徴によれば、以下の通りである：
第１の堆積ステップ及び第２の堆積ステップは、１０００℃～１６００℃の間、好ましくは１２００℃～１６００℃の間の温度での化学蒸着によって実行される。
第１の堆積ステップ及び第２の堆積ステップは同じ温度で実行される。
第１の堆積ステップ及び／又は第２の堆積ステップは、塩素化前駆体から開始して実行される。
第１の堆積ステップの完了時に、中間層の厚さは、３ミクロン以上、又はさらには５ミクロン以上である。
注入される軽イオン種は、水素及び／又はヘリウムから選択される。
水素イオンは、２６０ｋｅＶ～２０００ｋｅＶの間のエネルギーで、５Ｅ１６／ｃｍ２～１Ｅ１７／ｃｍ２の間の線量で注入される。
このプロセスは、第１の堆積ステップの前に、前記初期基板の前面を脱酸する少なくとも１つの動作を含む、初期基板を調製するステップを含む。
このプロセスは、第２の堆積ステップの後に、複合構造に適用される仕上げステップを含み、前記ステップは、薄層の自由面の化学機械研磨及び／又はキャリア基板の自由面の化学機械研磨を含む。
薄層及びキャリア基板の化学機械研磨は、両面研磨装置を使用して同時に実行される。
本発明の他の特徴及び利点は、本発明の以下の詳細な説明から明らかになるであろう。この説明は、添付の図面を参照して与えられる。
本発明による製造プロセスに従って製造された複合構造を示している。 本発明による製造プロセスのステップを示している。 本発明による製造プロセスのステップを示している。 本発明による製造プロセスのステップを示している。 本発明による製造プロセスのステップを示している。 本発明による製造プロセスのステップを示している。 本発明による製造プロセスのステップを示している。
説明では、図中の同じ参照記号が同じタイプの要素に使用される。これらの図は、読みやすくするために縮尺どおりではない概略図である。特に、ｚ軸に沿った層の厚さは、ｘ軸及びｙ軸に沿った横方向の寸法に対して縮尺どおりではない。また、層の相互の相対的な厚さは、必ずしも図で尊重されているわけではない。
本発明は、多結晶炭化ケイ素で作られたキャリア基板２０上に配置された単結晶炭化ケイ素の薄層１０を含む複合構造１を製造するためのプロセスに関する（図１）。
このプロセスは、最初に、単結晶炭化ケイ素で作られた初期基板１１を用意するステップを含む（図２ａ）。説明の残りの部分を通して、「ｃ－ＳｉＣ」は、単結晶炭化ケイ素を指すために使用される。
初期基板１１は、直径１００ｍｍ若しくは１５０ｍｍ、又はさらには２００ｍｍ、及び典型的には３００～８００ミクロンの間の厚さを有するウェーハの形状をとることが好ましい。それは、前面１１ａ及び背面１１ｂを有する。前面１１ａの表面粗さは、２０ミクロン×２０ミクロンのスキャンで原子間力顕微鏡（ＡＦＭ）によって測定された平均粗さである１ｎｍＲａよりも低くなるように有利に選択される。
複合構造１のｃ－Ｓｉの薄層１０は、本発明のプロセスの完了時に、初期基板１１から開始して形成される。したがって、初期基板１１の結晶配向、結晶品質、及びドーピングのレベルは、薄層１０上に形成される垂直部品の必要な仕様を満たすように選択される。通常、ｃ－ＳｉＣで作られた初期基板１１は、４Ｈ又は６Ｈポリタイプであり、＜１１－２０＞結晶軸に対して４．０°未満のオフカット角度±０．５°と、５／ｃｍ２以下、又はさらには１／ｃｍ２以下のマイクロパイプ密度とを有する。Ｎ（窒素）ドープされている場合、０．０１５ｏｈｍ．ｃｍ～０．０３０ｏｈｍ．ｃｍの間の抵抗率を示すことが好ましい。任意選択で、これらの欠陥に対する部品の感度に応じて、典型的には１５００／ｃｍ２以下の低密度のＢＰＤ（基底面転位）を示す初期基板１１を選択することが可能である。
或いは、初期基板１１は、前記表面層から開始する本発明のプロセスの完了時に、例えばエピタキシーによって製造され、形成されることになる将来の薄層１０に必要な特性を示す、その前面１１ａ上の表面層を含み得る。
このプロセスは、初期基板１１の前面１１ａ上にｐ－ＳｉＣの中間層２１を形成するための、１０００℃より高い温度での堆積の第１のステップを含む（図２ｂ）。中間層２１の厚さは、１．５ミクロンよりも大きい。中間層２１の厚さは、３ミクロン以上、又はさらには５ミクロン以上であることが有利である。この最小の厚さは、以下でさらに説明するように、プロセスの後の第２のステップに十分な硬化機能を中間層２１に与えるように定義される。
中間層２１の厚さは、プロセスの次のステップで前記層を通過するのに必要な注入エネルギーを制限するために、３０ミクロン未満に保たれることが好ましい。
この第１の堆積は、塩素化前駆体に基づいて、１０００℃～１６００℃の間の温度で、化学蒸着（ＣＶＤ）技術を使用して有利に実行される。堆積温度は、Ｃｈｉｃｈｉｇｎｏｕｄらによる文献（「Ｃｈｌｏｒｉｎａｔｅｄ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ＣＶＤ ｒｅｖｉｓｉｔｅｄ ｆｏｒ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｂｕｌｋ ｇｒｏｗｔｈ」、第２０１巻、第２２～２３号、２００７年９月２５日、８８８８～８８９２ページ、Ｓｕｒｆａｃｅ ａｎｄ Ｃｏａｔｉｎｇｓ Ｔｅｃｈｎｏｌｏｇｙ）で提案されているように、１２００℃～１６００℃の間であることがさらに有利である。第１の堆積のパラメータは、中間層２１が良好な電気伝導率、すなわち０．０１５～０．０３ｏｈｍ．ｃｍの間、高い熱伝導率、すなわち２００Ｗ．ｍ－１．Ｋ－１以上、及び薄層１０の熱膨張係数と同様の熱膨張係数、すなわち、通常、周囲温度で３．８Ｅ－６／Ｋ～４．２Ｅ－６／Ｋの間を示すように決定される。
これらの特性を得るために、例えば、中間層２１が以下の構造的特徴を示すことが可能である：３Ｃ ＳｉＣ粒子、１１１配向、平均サイズ１～１０μｍ、０．０３ｏｈｍ．ｃｍ以下の最終抵抗率のためにＮドープされている。
本発明による製造プロセスは、初期基板１１の所与の深さまで中間層２１を通して軽イオン種を注入するステップをさらに含む。この注入により、初期基板１１に埋め込み脆性面１２が作成される（図２ｃ）。
注入される軽イオン種は、水素、ヘリウム、又はこれらの２つの種が同時注入されたものであることが好ましい。スマートカット（商標）プロセスに関してよく知られているように、これらの軽イオン種は、所与の深さの周りに、中間層２１の自由表面に平行な、すなわち図中の平面（ｘ，ｙ）に平行な薄層に分布するマイクロキャビティを形成する。この薄層は、簡単にするために、埋め込み脆性面と呼ばれる。
埋め込み脆性面１２は、初期基板１１の前面で、将来の薄層１０を区切る。換言すれば、製造プロセスの完了時に得られる複合構造１の薄層１０は、この段階で、埋め込み脆性面１２と中間層２１との間に配置される。
軽イオン種の注入のエネルギーは、それらが中間層２１を通過し、初期基板１１の所与の深さに到達するように選択され、前記深さは、薄層１０の目標厚さに対応する。
通常、１．５ミクロン～３０ミクロンの中間層２１を通過し、約１００～１５００ｎｍの薄層１０を区切るために、水素イオンは２６０ｋｅＶ～２０００ｋｅＶの間のエネルギーで、５Ｅ１６／ｃｍ２～１Ｅ１７／ｃｍ２の間の線量で注入される。
イオン注入ステップの前に、保護層を中間層２１の自由面に堆積させることができることに留意されたい。この保護層は、例えば、酸化ケイ素又は窒化ケイ素などの材料から構成され得る。
製造プロセスは、最後に、中間層２１上にｐ－ＳｉＣの追加の層２２を形成するための、１０００℃より高い温度での堆積の第２のステップを含む（図２ｄ）。
第２の堆積は、塩素化前駆体に基づいて、１０００℃～１６００℃の間の温度で、化学蒸着（ＣＶＤ）技術を使用して有利に実行される。第１の堆積の場合と同様に、堆積の温度は１２００℃～１６００℃の間であることがさらに有利である。第１の堆積と同様に、第２の堆積のパラメータは、追加の層２２が良好な電気伝導率、すなわち０．０１５～０．０３ｏｈｍ．ｃｍの間、高い熱伝導率、すなわち２００Ｗ．ｍ－１．Ｋ－１以上、及び薄層１０の熱膨張係数と同様の熱膨張係数、すなわち、通常、周囲温度で３．８Ｅ－６／Ｋ～４．２Ｅ－６／Ｋの間を示すように決定される。
第２の堆積の温度及び条件は、第１の堆積のものと同一又は異なることが可能であり、その目的は、追加の層２２について上記の電気的、熱的、及び機械的特性を得ることである。
中間層２１について上に示したように、これらの特性を得るために、例えば、追加の層２２が以下の構造的特徴を示すことが可能である：３Ｃ ＳｉＣ粒子、１１１配向、平均サイズ１～１０μｍ、０．０３ｏｈｍ．ｃｍ以下の最終抵抗率のためにＮドープされている。
中間層２１及び追加の層２２によって形成されるアセンブリは、複合構造１のキャリア基板２０を形成することを目的としている。したがって、上記の電気的、熱的、及び機械的特性は、キャリア基板２０に提供されるため、垂直パワーデバイスの期待される仕様を満たす。
キャリア基板２０の目標最終厚さは、典型的には５０ミクロン～３００ミクロンの範囲内である。
第２の堆積ステップ中に、初期基板１１、中間層２１、及び成長する追加の層２２によって形成された構造に適用される熱収支のために、埋め込み脆性面１２に沿って分離が起こる（図２ｅ）。具体的には、埋め込み脆性面１２に存在するマイクロキャビティは、埋め込み脆性面１２の全範囲にわたって伝播する破壊波の開始まで、成長速度に従い、その結果、薄層１０、中間層２１、及び追加の層２２から形成されたアセンブリと、初期基板１１’の残りの部分との間の分離がもたらされる。
第１の変形によれば、分離は、追加の層２２がその目標厚さに到達する前に起こる。分離が起こるときの追加の層２２の厚さに関係なく、中間層２１はそれ自体で硬化効果を提供するのに十分な厚さであるため、破壊波は埋め込み脆性面１２の全範囲にわたって伝播する。したがって、キャビティは、水泡形成で層を変形させない。次に、追加の層２２の目標厚さに到達し、最終的な複合構造１が得られるまで、第２の堆積を続けることができる（図２ｆ）。追加の層２２の目標厚さと中間層２１の厚さの合計が、キャリア基板２０の最終的な厚さを構成する。
第２の変形によれば、分離は、追加の層２２がその目標厚さに到達した瞬間に実質的に起こる。
分離は、注入パラメータ、第２の堆積の温度、及び追加の層２２の目標厚さ（第２の堆積の期間を決定する）に従って、上記の第１又は第２の変形に従って起こることがよく理解される。
製造プロセスは、第１の堆積ステップの前及び／又は第２の堆積ステップの前に、前記初期基板１１の前面を脱酸する少なくとも１つのシーケンスを含む、初期基板１１を調製するステップを含むことが有利である。例えば、このシーケンスは、フッ化水素酸（ＨＦ）の浴に浸すことによって、又はＨＦ蒸気にさらすことによって実行することが可能である。調製ステップはまた、初期基板１１の面１１ａ、１１ｂに存在し得る金属又は有機の粒子状汚染物質の全部又は一部を除去するための洗浄シーケンスを含み得る。
１つの有利な実施形態によれば、製造プロセスは、第２の堆積ステップの完了時に得られる最終的な複合構造１に適用される仕上げステップを含む。これらの仕上げステップは、特に、薄層１０の自由表面（最終的な複合構造１の前面）の粗さ、及び潜在的に追加の層２２の自由面（最終的な複合構造１の背面）の粗さを改善することを目的としている。具体的には、分離後、薄層１０の自由面は、通常、３～６ｎｍ Ｒａの間の粗さ（ＡＦＭ－２０ミクロン×２０ミクロンスキャン）を示す。後の部品製造の目的は、粗さを１ｎｍ Ｒａ未満にすることである。最終的な複合構造１の背面に関して、第２の堆積の完了時の粗さは、通常、１０ｎｍ Ｒａよりも高く、又は１００ｎｍ Ｒａよりもさらに高い。目標の目的は通常、粗さを３ｎｍ Ｒａ未満に下げることである。
仕上げステップは、特に、最終的な複合構造１の前面に、その背面に、又は両面研磨装置を使用することによって同時に両方の面に適用される、既知の化学機械研磨技術を使用することができる。研磨プロセスは前面と背面とで異なる可能性があり、ｃ－ＳｉＣ表面の平滑化とｐ－ＳｉＣ表面の平滑化とでは、通常、異なる消耗品が必要となる。
（実施例）
１つの非限定的な例示的な実施によれば、製造プロセスの第１のステップで提供される初期基板１１は、４Ｈポリタイプのｃ－ＳｉＣで作られたウェーハであり、＜１１－２０＞軸に対して４．０°±０．５°の配向で、直径１５０ｍｍ、厚さ３５０μｍを有する。
従来のＲＣＡ洗浄シーケンス（標準洗浄１＋標準洗浄２）、続いてカロ酸（硫酸と過酸化水素の混合物）、次にＨＦ（フッ化水素酸）が、第１の堆積ステップの前に初期基板１１上で実行される。１２００℃の温度で塩素化前駆体に基づくＣＶＤが初期基板１１の前面１１ａで実行され、６分後に５ミクロンの厚さの中間層２１が作成される（堆積速度：５０μｍ／ｈ）。
水素イオンは、中間層２１の自由表面を通して、６５０ｋｅＶのエネルギー及び６Ｅ１６Ｈ＋／ｃｍ２の線量で注入される。したがって、埋め込み脆性面１２が、初期基板１１内に約６００ｎｍの深さで作成される。
中間層２１の自由面から潜在的な汚染物質を除去するために、構造上でＲＣＡ＋カロ酸の洗浄シーケンスが実行される。
３００ミクロンの目標厚さ（中間層２１及び追加の層２２の厚さの合計）を達成するために、第２のＣＶＤが、１２００℃の温度で３５５分間、中間層２１上で実行される。分離は、堆積中に埋め込み脆性面１２のレベルで起こる。第２の堆積の完了時に、薄層１０及びキャリア基板２０から形成された複合構造１は、初期基板１１の残りの部分から分離される。
薄層１０及びキャリア基板２０の背面（追加の層２２の自由面）の表面粗さを回復させるために、両面研磨を実行することができる。
もちろん、本発明は、記載された実施形態及び例に限定されず、特許請求の範囲によって定義されるような本発明の範囲から逸脱しないその変形の実施形態が想定され得る。

Claims (7)

  1. 多結晶炭化ケイ素で作られたキャリア基板（２０）上に配置された単結晶炭化ケイ素の薄層（１０）を含む複合構造（１）を製造するためのプロセスであって、
    単結晶炭化ケイ素で作られた初期基板（１１）を用意するステップと、
    前記初期基板（１１）上に多結晶炭化ケイ素の中間層（２１）を形成するための、１０００℃より高い温度での第１の堆積ステップであって、前記中間層（２１）の厚さが１．５ミクロン以上である、ステップと、
    前記中間層（２１）を通して軽イオン種を注入して、前記初期基板（１１）に埋め込み脆性面（１２）を形成し、前記埋め込み脆性面（１２）と前記中間層（２１）との間の前記薄層（１０）を区切るステップと、
    前記中間層（２１）上に多結晶炭化ケイ素の追加の層（２２）を形成するための、１０００℃より高い温度での第２の堆積ステップであって、前記中間層（２１）及び前記追加の層（２２）が、前記キャリア基板（２０）を形成する、ステップと、を含み、
    前記第２の堆積ステップ中に前記埋め込み脆性面（１２）に沿って分離が起こる、プロセス。
  2. 前記第１の堆積ステップ及び前記第２の堆積ステップが、１０００℃～１６００℃の間の温度での化学蒸着によって実行される、請求項１に記載の製造プロセス。
  3. 前記第１の堆積ステップ及び／又は前記第２の堆積ステップが、塩素化前駆体から開始して実行される、請求項２に記載の製造プロセス。
  4. 前記第１の堆積ステップの完了時に、前記中間層（２１）の前記厚さが、３ミクロン以上、又はさらには５ミクロン以上である、請求項１～３のいずれか一項に記載の製造プロセス。
  5. 前記注入される軽イオン種が、水素及び／又はヘリウムから選択される、請求項１～４のいずれか一項に記載の製造プロセス。
  6. 前記注入される軽イオン種が、水素から選択されると共に、２６０ｋｅＶ～２０００ｋｅＶの間のエネルギーで、５Ｅ１６／ｃｍ２～１Ｅ１７／ｃｍ２の間の線量で注入される、請求項５に記載の製造プロセス。
  7. 前記第１の堆積ステップの前に、前記初期基板（１１）の前面を脱酸する少なくとも１つの動作を含む、前記初期基板（１１）を調製するステップを含む、請求項１～６のいずれか一項に記載の製造プロセス。
JP2022502071A 2019-08-01 2020-07-02 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス Active JP7542053B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1908840 2019-08-01
FR1908840A FR3099637B1 (fr) 2019-08-01 2019-08-01 procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin
PCT/FR2020/051159 WO2021019137A1 (fr) 2019-08-01 2020-07-02 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin

Publications (2)

Publication Number Publication Date
JP2022542224A JP2022542224A (ja) 2022-09-30
JP7542053B2 true JP7542053B2 (ja) 2024-08-29

Family

ID=68343105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022502071A Active JP7542053B2 (ja) 2019-08-01 2020-07-02 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス

Country Status (8)

Country Link
US (1) US12033854B2 (ja)
EP (1) EP4008020B1 (ja)
JP (1) JP7542053B2 (ja)
KR (1) KR102711398B1 (ja)
CN (1) CN114175212B (ja)
FR (1) FR3099637B1 (ja)
TW (1) TWI844701B (ja)
WO (1) WO2021019137A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3127627B1 (fr) 2021-09-29 2024-08-09 Soitec Silicon On Insulator Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
FR3127843B1 (fr) * 2021-10-05 2023-09-08 Soitec Silicon On Insulator ProcÉdÉ de transfert d’une couche de SiC monocristallin sur un support en SiC polycristallin utilisant une couche intermÉdiaire de SiC polycristallin
CN115662881B (zh) * 2022-12-21 2023-03-17 青禾晶元(天津)半导体材料有限公司 一种复合碳化硅衬底及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010541230A (ja) 2007-09-27 2010-12-24 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 基板とその一方の面上に堆積させた層とを含む構造体の製造方法
WO2016006663A1 (ja) 2014-07-10 2016-01-14 株式会社豊田自動織機 半導体基板および半導体基板の製造方法
WO2016104291A1 (ja) 2014-12-22 2016-06-30 信越化学工業株式会社 複合基板、ナノカーボン膜の作製方法及びナノカーボン膜
JP2017057102A (ja) 2015-09-15 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4234508C2 (de) * 1992-10-13 1994-12-22 Cs Halbleiter Solartech Verfahren zur Herstellung eines Wafers mit einer monokristallinen Siliciumcarbidschicht
JPH10297996A (ja) 1997-04-26 1998-11-10 Ion Kogaku Kenkyusho:Kk 炭化珪素薄膜の形成方法
JP2896667B1 (ja) * 1998-02-04 1999-05-31 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
EP1484794A1 (en) 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
TW200607023A (en) 2004-08-04 2006-02-16 Tien-Hsi Lee A method to fabricate a thin film on a substrate
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
FR2977073B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement
CN103021814A (zh) * 2012-12-25 2013-04-03 上海新储集成电路有限公司 一种氮化镓基半导体材料外延复合衬底的制备方法
WO2016140229A1 (ja) * 2015-03-04 2016-09-09 有限会社Ｍｔｅｃ 半導体基板の製造方法及び半導体基板
JP6572694B2 (ja) * 2015-09-11 2019-09-11 信越化学工業株式会社 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
JP6544166B2 (ja) 2015-09-14 2019-07-17 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
US10529616B2 (en) * 2015-11-20 2020-01-07 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
JP6161847B1 (ja) 2015-12-18 2017-07-12 三菱電機株式会社 画像処理装置及び画像処理方法
TW201807805A (zh) 2016-08-31 2018-03-01 瀋陽矽基科技有限公司 一種在基板上製造薄膜的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010541230A (ja) 2007-09-27 2010-12-24 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 基板とその一方の面上に堆積させた層とを含む構造体の製造方法
WO2016006663A1 (ja) 2014-07-10 2016-01-14 株式会社豊田自動織機 半導体基板および半導体基板の製造方法
WO2016104291A1 (ja) 2014-12-22 2016-06-30 信越化学工業株式会社 複合基板、ナノカーボン膜の作製方法及びナノカーボン膜
JP2017057102A (ja) 2015-09-15 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板の製造方法

Also Published As

Publication number Publication date
CN114175212A (zh) 2022-03-11
KR20220038695A (ko) 2022-03-29
US20220270875A1 (en) 2022-08-25
KR102711398B1 (ko) 2024-09-30
EP4008020C0 (fr) 2024-01-10
FR3099637A1 (fr) 2021-02-05
CN114175212B (zh) 2025-02-14
WO2021019137A1 (fr) 2021-02-04
JP2022542224A (ja) 2022-09-30
EP4008020A1 (fr) 2022-06-08
US12033854B2 (en) 2024-07-09
TWI844701B (zh) 2024-06-11
EP4008020B1 (fr) 2024-01-10
FR3099637B1 (fr) 2021-07-09
TW202121505A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
JP7542053B2 (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
TWI845800B (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
TWI850519B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP7620646B2 (ja) 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス
JP7594585B2 (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP2024533774A (ja) 多結晶ＳｉＣの中間層を使用して単結晶ＳｉＣの層を多結晶ＳｉＣキャリアに転写するためのプロセス
CN111033719B (zh) 绝缘体上半导体结构的制造方法
US20240271321A1 (en) Method for manufacturing a composite structure comprising a thin film of monocrystalline sic on a carrier substrate of polycrystalline sic
TWI861253B (zh) 用於製作複合結構之方法，該複合結構包含一單晶SiC薄層在一SiC載體底材上
US20240395603A1 (en) Composite structure comprising a useful monocrystalline sic layer on a polycrystalline sic carrier substrate and method for manufacturing said structure
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
JP2024537777A (ja) 多結晶ＳｉＣでできた担体基板上に単結晶ＳｉＣでできた薄層を含む複合構造を製作するための方法
JP2024509678A (ja) 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
CN118302839A (zh) 制造包括具有改进的电性能的由碳化硅制成的工作层的半导体结构体的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240819

R150 Certificate of patent or registration of utility model

Ref document number: 7542053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150