Nothing Special   »   [go: up one dir, main page]

KR20240041855A - 내부 전극 및 이를 포함하는 다층 세라믹 기판 - Google Patents

내부 전극 및 이를 포함하는 다층 세라믹 기판 Download PDF

Info

Publication number
KR20240041855A
KR20240041855A KR1020230172165A KR20230172165A KR20240041855A KR 20240041855 A KR20240041855 A KR 20240041855A KR 1020230172165 A KR1020230172165 A KR 1020230172165A KR 20230172165 A KR20230172165 A KR 20230172165A KR 20240041855 A KR20240041855 A KR 20240041855A
Authority
KR
South Korea
Prior art keywords
internal electrode
molybdenum
particles
copper
ceramic substrate
Prior art date
Application number
KR1020230172165A
Other languages
English (en)
Inventor
이준석
박승문
Original Assignee
주식회사 화인세라텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 화인세라텍 filed Critical 주식회사 화인세라텍
Priority to KR1020230172165A priority Critical patent/KR20240041855A/ko
Publication of KR20240041855A publication Critical patent/KR20240041855A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Powder Metallurgy (AREA)

Abstract

본 발명은 몰리브덴(Mo) 및 구리(Cu)를 포함하는 내부 전극에 관한 것으로, 몰리브덴 입자 표면 중 적어도 일부에 구리 입자가 코팅된 금속 복합체를 포함하는 다층 세라믹 기판용 내부 전극을 제공한다.

Description

내부 전극 및 이를 포함하는 다층 세라믹 기판{AN INTERNAL ELECTRODE, AND MULTILAYER CERAMIC SUBSTRATE CONTAINING THE SAME}
본 발명은 몰리브덴-구리 금속 복합체 전극을 포함하여 기계적 강도와 내화학성이 우수하면서도 낮은 저항을 가지는 다층 세라믹 기판에 관한 것이다.
웨이퍼 조립 공정(wafer fabrication process)을 거쳐 복수의 집적회로 칩들이 형성된 웨이퍼는 전기적 특성 검사(electrical die sorting; EDS)에 의해 집적회로 칩들의 신뢰성이 입증된다.
전기적 특성 검사에는 통상적으로 테스터(tester)와 프로브 스테이션(probe station) 및 프로브 카드로 구성된 검사 장치가 주로 사용되며, 프로브 카드는 복수의 프로브 핀을 갖는 공간변환기, 인쇄회로기판, 보강판, 인터포저를 포함하여 구성된다.
테스터는 검사 신호를 발생시키고 검사 결과 데이터를 판독한다. 프로브 스테이션은 웨이퍼의 로딩(loading)과 언로딩(unloading) 기능을 담당하여 테스터가 기능을 수행할 수 있게 하며, 프로브 카드는 웨이퍼와 테스터를 전기적으로 연결하는 기능을 수행한다.
반도체 집적회로 소자의 집적도가 높아짐에 따라, 반도체 집적회로에 대한 검사 공정을 수행하는 검사 장치 또한 높은 정밀도가 요구된다.
예컨대, 고집적화된 반도체 집적회로 칩에 대한 검사 공정에 부응하기 위해서는, 상기 반도체 집적회로 칩에 접속되는 프로브 핀들의 미세 피치화가 구현되어야 한다.
이를 위해, 프로브(probe)들의 피치와 반도체 집적회로의 피치 간의 차이를 보상해 주는 소위 공간변환기(space transformer; STF)가 사용되고 있다.
특히, 세라믹(ceramic) 재질의 공간변환기는 실리콘 웨이퍼와 열팽창 계수가 비슷하고 기계적 강도와 내화학성이 우수하여 그 사용이 증가되고 있다.
다만 HTCC 공법은 1,500℃ 이상의 고온에서 소성하므로, 몰리브덴과 텅스텐 등의 저항이 높은 전극 소재를 사용하여야 하는 단점이 있다.
반면 LTCC 공법으로 제조된 적층 세라믹 기판은 저항이 낮은 은 내지 구리 전극을 사용할 수 있다. 최근 저저항 특성을 이용한 다양한 회로설계와 방열설계의 필요성이 부각되고 있다.
그러나 LTCC 공법은 기판의 소재로 인하여 기계적 강도와 내화학성이 부족하여 신뢰성이 미흡한 문제가 있다.
따라서 보다 높은 소성온도에서 적용이 가능하면서도 낮은 저항을 가지는 전극 소재의 개발이 요구되고 있으나, 구리의 녹는점은 1084℃에 불과하여 더 높은 온도의 공정에 적용될 수 없는 문제가 있다.
이와 같은 이유에서 세라믹(ceramic) 재질의 공간변환기는 통상적으로 1500 내지 1700℃의 온도에서 소성되는 HTCC 공법과 800 내지 900℃의 온도에서 소성되는 LTCC 공법으로 양분되어 있다.
본 발명자들은 낮은 저항을 가지면서도 녹는점이 높은 전극 소재를 개발하기 위해 예의 노력한 결과, 1300 내지 1500℃의 온도에서 소성 가능한 전극 소재를 도출하고 종래의 공법 대비 전혀 새로운 범주에 속하는 가칭 MTCC(Middle Temperature Co-fired Ceramic) 공법의 기반을 마련하였다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 높은 소성온도에 적용 가능하면서도 낮은 저항을 가지는 몰리브덴-구리 복합체를 포함하는 내부 전극을 제공하는 것이다.
본 발명의 일 측면에 따르면, 몰리브덴(Mo) 및 구리(Cu)를 포함하는 내부 전극에 있어서, 몰리브덴 입자 표면 중 적어도 일부에 구리 입자가 코팅된 금속 복합체를 포함하는 다층 세라믹 기판용 내부 전극이 제공된다.
일 실시예에 있어서, 상기 금속 복합체는 상기 몰리브덴 입자가 코어(core)이고, 상기 구리 입자가 상기 코어의 일부 또는 전부를 덮는 쉘(shell)인 코어-쉘 구조를 포함할 수 있다.
일 실시예에 있어서, 상기 금속 복합체는 상기 몰리브덴 입자 50 내지90 중량부 및 상기 구리 입자 10 내지 50 중량부를 포함할 수 있다.
일 실시예에 있어서, 상기 코어의 평균 직경은 1.0 내지 8.0㎛일 수 있다.
일 실시예에 있어서, 상기 쉘의 평균 두께는 0.5 내지 2.0㎛일 수 있다.
일 실시예에 있어서, 상기 내부 전극은 2.5 내지 5.0×10-6 Ω·cm의 비저항값을 가질 수 있다.
일 실시예에 있어서, 상기 내부 전극은 3.0 내지 4.0×10-6 Ω·cm의 비저항값을 가질 수 있다.
일 실시예에 있어서, 상기 내부 전극은 12.0 내지 25.0%의 기공률을 가질 수 있다.
일 실시예에 있어서, 상기 내부 전극은 1,300℃ 이상의 온도에서 소성될 수 있다.
본 발명의 다른 측면에 따르면, 하나 이상의 세라믹층; 및 상기 내부 전극;을 포함하는, 다층 세라믹 기판이 제공된다.
본 발명에 따르면, 상기 다층 세라믹 기판용 내부 전극은 고온의 소성 공정 적용이 가능하면서도 낮은 저항을 가져, 이를 이용해 LTCC 재료의 약점인 내화학성 및 굴곡강도가 개선된 다층 세라믹 기판을 제공할 수 있다.
상기 다층 세라믹 기판용 내부 전극을 통해 종래 공간변환기가 구현할 수 없던 높은 기계적 강도와 전기적 성능을 동시에 구현할 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1및 2는 본 발명의 일 실시예에 따른 다층 세라믹 기판에 포함된 전극의 SEM 이미지를 나타낸 것이다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
수치 범위는 상기 범위에 정의된 수치를 포함한다. 본 명세서에 걸쳐 주어진 모든 최대의 수치 제한은 낮은 수치 제한이 명확히 쓰여져 있는 것처럼 모든 더 낮은 수치 제한을 포함한다. 본 명세서에 걸쳐 주어진 모든 최소의 수치 제한은 더 높은 수치 제한이 명확히 쓰여져 있는 것처럼 모든 더 높은 수치 제한을 포함한다. 본 명세서에 걸쳐 주어진 모든 수치 제한은 더 좁은 수치 제한이 명확히 쓰여져 있는 것처럼, 더 넓은 수치 범위 내의 더 좋은 모든 수치 범위를 포함할 것이다.
이하, 본 발명의 실시예를 상세히 기술하나, 하기 실시예에 의해 본 발명이 한정되지 아니함은 자명하다.
다층 세라믹 기판용 내부 전극
본 발명의 일 측면은 몰리브덴(Mo) 및 구리(Cu)를 포함하는 내부 전극에 있어서, 몰리브덴 입자 표면 중 적어도 일부에 구리 입자가 코팅된 금속 복합체를 포함하는 다층 세라믹 기판용 내부 전극을 제공한다.
상기 다층 세라믹 기판은 하나 이상의 세라믹층이 적층된 3차원 회로기판의 일종이다. 상기 다층 세라믹 기판은 무선 송수신 모듈, 센서, 광전 하우징, 멀티칩 기기, LED 실장용 기판, 반도체 패키징 기판, 프로브 카드용 공간변환기 등 다양한 제품에 적용될 수 있다.
상기 다층 세라믹 기판은 적층된 하나 이상의 세라믹층을 포함할 수 있고, 상기 세라믹층의 일면에 형성되는 전극층 또는 상기 세라믹층을 관통하는 비아 전극 등 내부 전극을 포함할 수 있다.
상기 내부 전극을 이루는 전극 재료는 상기 다층 세라믹 기판의 소성 온도를 고려하여 선택될 수 있고, 본 발명의 내부 전극은 녹는점이 높고 비저항은 낮아 높은 온도의 소성 공정에도 적용될 수 있다.
상기 내부 전극은 몰리브덴(Mo) 및 구리(Cu)를 포함할 수 있고, 몰리브덴 입자 표면 중 적어도 일부에 구리 입자가 코팅된 금속 복합체를 포함할 수 있다.
본 발명자들은 상기 구리 입자가 상기 몰리브덴의 표면에 코팅된 금속 복합체를 포함하는 내부 전극이 상기 특이적인 구조에 의해 1300℃ 이상의 고온에서 녹지 않고 낮은 비저항을 가질 수 있음을 확인하였다.
몰리브덴-구리의 상평형도에 따르면, 몰리브덴과 구리를 단순 혼합한 상태에서 온도를 증가시키면 1,084℃ 이상의 온도에서 구리가 액상으로 변환되어, 1,300℃ 이상의 온도에서 소성 공정을 거치는 경우 구리가 휘발되어 내부 전극이 파괴되는 문제가 있다.
그러나 본 발명의 내부 전극은, 코어-쉘 구조를 통해 1,300℃ 이상의 온도에서 소성하여도 낮은 비저항을 가지는 전극을 형성할 수 있다.
구체적으로, 상기 금속 복합체는 상기 몰리브덴 입자가 코어(core)이고, 상기 구리 입자가 상기 코어의 일부 또는 전부를 덮는 쉘(shell)인 코어-쉘 구조를 포함할 수 있다.
상기 금속 복합체는 상기 코어-쉘 구조를 이루고, 상기 구리 입자가 상기 몰리브덴 입자와 독립된 형태로 존재할 때와 비교하여 상기 몰리브덴 입자와 구리 입자가 견고하게 결합하여 높은 온도에서도 상기 구리 입자가 휘발되지 않고 상기 몰리브덴 입자 표면에서 코팅된 상태를 유지할 수 있다.
상기 코어의 평균 직경은 1.0 내지 8.0㎛일 수 있고, 상기 쉘의 평균 두께는 0.5 내지 2.0㎛일 수 있다.
상기 코어의 평균 직경이 1.0㎛ 미만이면 고온에서 구리 입자가 휘발될 수 있고, 8.0㎛ 초과이면 전극의 비저항이 증가하여 요구되는 전기적 특성에 미달할 수 있다.
상기 쉘의 평균 두께가 0.5㎛ 미만이면 전극의 비저항이 상대적으로 증가할 수 있고, 2.0㎛ 초과이면 일부 구리층의 휘발로 인해 전극의 구조가 변형되거나 전기적 특성이 저하될 수 있다.
상기 금속 복합체는 상기 몰리브덴 입자 50 내지90 중량부 및 상기 구리 입자 10 내지 50 중량부를 포함할 수 있다.
상기 몰리브덴의 함량이 과다하면 내부 전극의 비저항이 높아져 전기적 특성이 저하될 수 있고, 상기 구리의 함량이 과다하면 고온 소성에 따라 내부 전극이 훼손 내지 손상될 수 있다.
상기 내부 전극의 비저항은 몰리브덴 및 구리의 비율 또는 소성공정에 따라 달라질 수 있고, 예컨대, 2.5 내지 5.0×10-6 Ω·cm의 비저항값(20℃)을 가질 수 있고, 바람직하게는 3.0 내지 4.0×10-6 Ω·cm의 비저항값을 가질 수 있다.
상기 내부 전극의 비저항값은 2.5×10-6 Ω·cm, 2.6×10-6 Ω·cm, 2.7×10-6 Ω·cm, 2.8×10-6 Ω·cm, 2.9×10-6 Ω·cm, 3.0×10-6 Ω·cm, 3.1×10-6 Ω·cm, 3.2×10-6 Ω·cm, 3.3×10-6 Ω·cm, 3.4×10-6 Ω·cm, 3.5×10-6 Ω·cm, 3.6×10-6 Ω·cm, 3.7×10-6 Ω·cm, 3.8×10-6 Ω·cm, 3.9×10-6 Ω·cm, 4.0×10-6 Ω·cm, 4.1×10-6 Ω·cm, 4.2×10-6 Ω·cm, 4.3×10-6 Ω·cm, 4.4×10-6 Ω·cm, 4.5×10-6 Ω·cm, 4.6×10-6 Ω·cm, 4.7×10-6 Ω·cm, 4.8×10-6 Ω·cm, 4.9×10-6 Ω·cm, 5.0×10-6 Ω·cm 또는 이들 중 두 값의 사이 범위일 수 있으나, 공정 조건에 따라 달라질 수 있다.
상기 내부 전극은 12.0 내지 25.0%의 기공률을 가질 수 있고, 해당 범위에서 상기 내부 전극의 최적의 내구성 및 비저항 특성을 구현할 수 있다.
상기 내부 전극은 1,300℃ 이상의 온도에서 소성될 수 있다. 상기 내부 전극은 1,300℃ 이상, 예컨대, 1,300℃, 1,305℃, 1,310℃, 1,315℃, 1,320℃, 1,325℃, 1,330℃, 1,335℃, 1,340℃, 1,345℃, 1,350℃, 1,355℃, 1,360℃, 1,365℃, 1,370℃, 1,375℃, 1,380℃, 1,385℃, 1,390℃, 1,395℃, 1,400℃, 1,405℃, 1,410℃, 1,415℃, 1,420℃, 1,425℃, 1,430℃, 1,435℃, 1,440℃, 1,445℃, 1,450℃ 또는 이들 중 두 값의 사이 범위의 온도에서 소성된 것이어도 전극 구조가 파괴되지 않고 낮은 비저항을 유지할 수 있다.
본 발명의 다른 측면에 따르면, 구형 구리 입자 및 몰리브덴 입자를 포함하는 전도성 페이스트가 제공된다.
상기 내부 전극은 구형 구리 입자와 몰리브덴 입자가 용매에 분산된 전도성 페이스트를 소성하여 형성될 수 있다.
상기 내부 전극은 구형 구리 입자와 몰리브덴 입자를 용매에 분산시킨 것으로부터 제조되어 고온의 소성 공정에 적용할 수 있으면서도 낮은 비저항을 가질 수 있다.
상기 구형 구리 입자는 플라즈마 열원에 의해 용융 내지 증발된 구리를 급속 냉각시켜 제조된 것일 수 있다.
구리 분말을 기상변환 후 응축시켜 제조한 구형 구리 분말을 몰리브덴 분말과 혼합하여 사용하면 구리의 용융점인 1,084℃ 이상의 온도에서 소성하여도 낮은 비저항을 가지는 몰리브덴-구리 금속 복합체를 형성할 수 있다.
구리 분말의 기상변환은 플라즈마 열원에 의하여 수행될 수 있다. 예컨대, 플라즈마 아크 기상 방전법(plasma arc vapor discharge), 플라즈마 분산법(plasma atomization) 등을 이용하여 급속도로 기상변환시킨 후 냉각하여 구형 구리 분말을 제조할 수 있다.
상기 방법으로 제조된 구형 구리 분말은 몰리브덴 분말과 함께 바인더, 용매 등과 혼합하여 전도성 페이스트 형태로 전환될 수 있다.
상기 구형 구리 입자를 몰리브덴 입자와 혼합하여 사용 시 구리의 용융점 이상의 고온에서 상기 몰리브덴 입자의 표면에 코팅되어 휘발되지 않고 코아-쉘 구조를 형성할 수 있다.
다층 세라믹 기판
본 발명의 다른 측면에 따르면, 하나 이상의 세라믹층; 및 상기 내부 전극;을 포함하는, 다층 세라믹 기판이 제공된다.
상기 세라믹층은 세라믹 조성물을 소정의 플레이트 형태로 성형한 후막일 수 있다. 상기 세라믹 조성물은 적어도 하나의 세라믹 분말과 유기물을 혼합하여 형성될 수 있다. 상기 세라믹 분말은 각 조성 성분(또는 원소)을 포함하는 복수의 원료를 하소(calcination)하여 특정한 성질을 가지도록 합성될 수 있다.
상기 세라믹 분말의 예시로는 코디어라이트(cordierite), 뮬라이트(mullite), 지르코니아(zirconia), 알루미나(alumina) 등이 있다. 상기 세라믹 조성물은 소결 밀도를 높이기 위한 첨가제(또는 소결조제)를 더 포함할 수 있다.
코디어라이트는 1,200 내지 1,300℃의 소결온도를 가지는 화합물(2MgO-2Al2O3-5SiO2)로서 200℃에서 약 0.3 ppm/℃의 낮은 열팽창계수를 가지며 약 100 MPa 내외의 굴곡강도를 가진다. 코디어라이트는 1,300℃ 이상의 고온에서 소성 시 용융되어 소결조제로서 작용할 수 있다.
뮬라이트는 1,500 내지 1,600℃의 소결온도를 가지는 알루미나-실리카계 화합물(3Al2O3-2SiO2)로서 약 250MPa의 굴곡강도를 가진다. 뮬라이트는 고온에서도 안정적인 중간상으로 존재하며, 열적 및 화학적 안정성과 내열성이 우수하다.
지르코니아는 1,400 내지 1,500℃의 소결온도를 가지는 화합물(ZrO2)로서 약 600 MPa 내외의 높은 굴곡강도를 가지나 고온에서 열화되기 쉽다고 알려져 있다.
알루미나는 1,400 내지 1,600℃의 소결온도를 가지는 알루미늄의 산화물(Al2O3)로서 약 11 W/m·K의 높은 열전도도와 약 300 MPa 내외의 우수한 굴곡강도를 가진다.
첨가제의 예시로는 MgO, Y2O3, TiO2, CaO, Cr2O3, V2O5 등이 있다. 이러한 첨가제를 포함하면 세라믹 조성물의 소결온도를 조절하거나, 세라믹 기판의 특성을 제어할 수 있다.
세라믹 조성물은 물 또는 에탄올 등의 유기용매와 혼합하여 세라믹 슬러리의 형태로 사용될 수 있다. 세라믹 슬러리는 볼 밀링(ball milling) 또는 바스켓 밀링(basket milling) 등의 통상적인 방법으로 혼합될 수 있다.
혼합된 세라믹 슬러리는 다양한 방법에 의해 건조되어 액체 매질이 제거될 수 있다. 액체 매질이 제거된 세라믹 슬러리에 바인더(binder)로서 PVA(polyvinyl alcohol), PVB(polyvinyl butyral) 및 MC(methyl cellulose) 등의 유기물을 첨가 및 혼합하면 세라믹 성형체를 형성할 수 있다.
세라믹 성형체는 플레이트 형태로 성형된 후 1,000℃ 내지 2,000℃의 고온에서 소결되어 다층 세라믹 기판을 구성하는 세라믹 그린시트로 사용될 수 있다.
각각의 세라믹 그린시트는 층간 통전을 위한 비아(via) 형성을 위하여 관통홀을 펀칭한 후 도전성 물질로 채우거나, 전극 회로 패턴으로 내부 전극이 형성될 수 있다.
복수개의 세라믹 그린시트를 적층 후 동시에 소성하여 다층 세라믹 기판을 제조할 수 있다.
따라서 다층 세라믹 기판은 세라믹 그린시트로부터 형성된 하나 이상의 세라믹층을 포함하고, 이러한 세라믹층 중 적어도 일부는 전극을 포함할 수 있다. 이러한 전극은 세라믹층의 일면 또는 타면의 적어도 일부 영역에 인쇄를 통해 형성되거나, 세라믹층의 관통홀에 도전성 물질이 주입되어 형성된 것일 수 있다.
세라믹층의 층수는 특별히 제한되지 않으며, 반도체 웨이퍼에 구현된 반도체 회로 패턴의 집적화 정도에 따라 10개 내지 100개의 층이 적층될 수도 있다.
다층 세라믹 기판은 소성온도에 따라 고온 동시 소성 세라믹(High Temperature Co-fired Ceramic; HTCC) 기판 또는 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic; LTCC) 기판으로 분류될 수 있다.
HTCC 기판은 일반적으로 1,500℃ 이상의 온도에서 소성하므로 알루미나, 뮬라이트 등 소결온도가 높은 세라믹 분말을 사용한다. HTCC 기판은 굴곡강도, 내화학성, 고주파유전손실 특성 등이 우수하나, 은(962℃), 구리(1,084℃) 등의 비저항이 낮은 소재의 용융점보다 높은 온도에서 소성이 진행되므로 비저항이 높은 몰리브덴(2,623℃), 텅스텐(3,422℃) 등을 전극재료로 사용하여야 하며 기판의 열전도도가 높다.
LTCC 기판은 일반적으로 1,000℃ 이하의 온도에서 소성하므로 유리, 세라믹 필러 등을 사용한다. LTCC 기판은 유전율의 조절이 용이하고, 은, 구리 등의 비저항이 낮은 소재를 전극재료로 사용할 수 있으나 HTCC 대비 굴곡강도와 내화학성이 미흡하다.
일 실시예에서, 코디어라이트, 지르코니아, 뮬라이트 및 알루미나를 포함하는 세라믹 조성물은 1,300 내지 1,500℃의 소결온도를 가질 수 있고, 본 발명의 내부 전극을 적용하는 경우 HTCC 기판과 LTCC 기판의 장점을 조화롭게 구현할 수 있다.
이하 실시예를 통해, 본 발명을 더욱 상술하나 하기 실시예에 의해 본 발명이 제한되지 아니함은 자명하다.
실시예 1
아크 플라즈마 연소 장치로 구리 분말을 증발시킨 후 급속 냉각시켜 구형 구리 분말을 제조하였다.
아크 플라즈마 연소 장치는 거리 10 mm, 지름 10 mm의 영역으로 중심부 20,000 K, 외곽부 11,000 K의 온도를 가지는 플라즈마를 분사하도록 조절하였다.
증발한 구리는 수냉식 냉각장치를 통과시켜 구형 구리 분말의 형태로 수득하였다. 아크 플라즈마 연소 장치는 도가니에 5 내지 30 L/분의 유속으로 질소를 공급하며 50~150 V, 150~450 A의 전력으로 플라즈마를 발생시켜 구리를 용융 및 증발시켰다.
알파 테르피네올에 에틸셀룰로오스를 용해시킨 혼합용액에 구형 구리 분말과 몰리브덴 분말을 균일하게 분산시켜 전도성 페이스트를 제조하였다.
상기 전도성 페이스트를 이용하여 세라믹층 내부 관통홀에 충진시킨 후 1,450℃의 온도로 소성하여 내부 전극을 형성하였다.
실시예 2
구형 구리 분말과 몰리브덴 분말을 증류수에 폴리스티렌 술포네이트를 용해시킨 혼합용액에 균일하게 분산시킨 것을 제외하면 실시예 1과 동일한 방법으로 전도성 페이스트를 제조하였다.
실시예 3
아크 플라즈마 연소장치에서 플라즈마 건으로 구리 와이어를 용융시키는 플라즈마 분산법(Plasma atomization)을 사용하여 구형 구리 분말을 제조한 것을 제외하면 실시예 1과 동일한 방법으로 전도성 페이스트를 제조하였다.
비교예 1
통상의 구리 분말을 사용한 것을 제외하면 실시예 1과 동일한 방법으로 전도성 페이스트를 제조하였다.
비교예 2
몰리브덴 분말을 제외하고 구리 분말을 단독으로 사용한 것을 제외하면 실시예 1과 동일한 방법으로 전도성 페이스트를 제조하였다.
비교예 3
구형 구리 분말을 제외하고 몰리브덴 분말을 단독으로 사용한 것을 제외하면 실시예 1과 동일한 방법으로 전도성 페이스트를 제조하였다.
비교예 4
알파 테르피네올에 에틸셀룰로오스를 용해시킨 혼합용액에 통상의 구리 분말과 몰리브덴 분말을 균일하게 분산시켜 전도성 페이스트를 제조하였다.
상기 전도성 페이스트를 950℃의 온도로 소성하여 내부 전극을 형성하였다.
실험예 1 : 전극 구조 분석
제조된 세라믹 기판의 내부 전극의 절단면을 주사전자현미경(Scanning Electron Microscope; SEM)을 통해 관찰하였다(표 1).
실시예 1의 주사전자현미경(Scanning Electron Microscope; SEM) 사진을 도 1 및 2에 나타내었다.
구분 전극 소재 내부 구조
실시예 1-1 80Mo-20Cu 코어-쉘 구조
실시예 1-2 70Mo-30Cu 코어-쉘 구조
실시예 1-3 50Mo-50Cu 코어-쉘 구조
실시예 2 70Mo-30Cu(구형) 코어-쉘 구조
실시예 3 60Mo-40Cu(구형) 코어-쉘 구조
비교예 1 80Mo-20Cu 면심 입방 격자(FCC) 구조
비교예 2 Cu -
비교예 3 Mo 면심 입방 격자(FCC) 구조
비교예 4 80Mo-20Cu 면심 입방 격자(FCC) 구조
도 1을 참조하면, 실시예 1의 전극은 그레인 중심부에 몰리브덴 입자가 도입되고, 몰리브덴 입자 표면에 구리층이 형성된 코어-쉘 형태의 금속 복합체로 존재하였다.
도 2를 참조하면, 구리 입자가 몰리브덴 입자 표면을 둘러쌓아 다양한 형태의 코어-쉘 구조를 이루었다.
반면, 비교예 2의 경우 구리 분말이 용융, 휘발됨에 따라 전극이 형성되지 않았으며, 소성 온도를 낮춘 비교예 4의 경우 전극이 형성되었으나 코어-쉘 입자 구조를 나타내지 않았다.
표 1을 참조하면, 실시예에 따른 내부 전극의 금속 복합체는 모두 코어-쉘 구조를 이루는 반면, 비교예의 전극은 전형적인 면심 입방 격자 구조를 이루었다.
실험예 2 : 비저항 평가
실시예 및 비교예에 따라 제조된 내부 전극의 20℃ 비저항을 평가하였다. 비저항 평가는 4 포인트 프로브 시스템(four-point probe system, Advanced Instrument Technology, CMT-SR2000N)으로 측정하였다.
구분 전극 소재 비저항(20℃)
실시예 1-1 80Mo-20Cu 3.4×10-6 Ω·cm
실시예 1-2 70Mo-30Cu 3.3×10-6 Ω·cm
실시예 1-3 50Mo-50Cu 2.9×10-6 Ω·cm
실시예 2 70Mo-30Cu 3.4×10-6 Ω·cm
실시예 3 60Mo-40Cu 3.1×10-6 Ω·cm
비교예 1 80Mo-20Cu 6.9×10-6 Ω·cm
비교예 2 Cu -
비교예 3 Mo 7.0×10-6 Ω·cm
비교예 4 80Mo-20Cu 4.2×10-6 Ω·cm
표 2를 참조하면, 코어-쉘 구조를 이루는 실시예 1 내지 3의 전극은 몰리브덴 전극 대비 낮은 비저항을 나타내었으며, 높은 온도에서도 소실되지 않고 적층된 세라믹층 내부에서 안정적으로 내부 전극을 형성하였다.
상기 결과는 상기 코어-쉘 구조의 몰리브덴-구리 금속 복합체가 1,300℃ 이상의 고온에서 낮은 비저항을 가지는 전극 소재로 적용될 수 있음을 시사한다.
실험예 3 : 용융점 평가
실시예에 따라 제조된 내부 전극의 용융점을 분석하였다. 실시예 및 비교예의 금속에 열을 가하여 용융이 시작되는 온도를 측정하였다(표 3).
구분 전극 소재 용융점(℃)
실시예 1-1 80Mo-20Cu 1,514
실시예 1-2 70Mo-30Cu 1,456
실시예 1-3 50Mo-50Cu 1,447
실시예 2 70Mo-30Cu 1,463
실시예 3 60Mo-40Cu 1,438
비교예 1 80Mo-20Cu 1,063
비교예 2 Cu 1,082
비교예 3 Mo 2,623
비교예 4 80Mo-20Cu 1,076
표 3을 참조하면, 실시예의 내부 전극은 1300℃ 이상의 고온에서도 녹지 않고 안정적으로 유지되었다.
반면, 코어-쉘 구조를 이루지 않는 비교예 4의 몰리브덴-구리 전극은 용융점이 상대적으로 낮아 고온에서 소성되는 경우 전극이 용해되어 전극 구조를 이루지 못하였다.
상기 결과는 본 발명의 내부 전극은 코어-쉘 구조를 통해 상대적으로 높은 온도에도 불구하고 내부의 구리 입자가 용해되지 않아 녹는점이 상향될 수 있음을 시사한다.
따라서, 본 발명의 내부 전극은 구리 입자를 포함하고 있음에도 불구하고 용융점이 높아 1300 내지 1500℃의 온도에서 소성이 가능한 반면, HTCC 공법에 적용되는 전극 대비 비저항은 현저하게 낮으므로 높은 기계적 강도 및 우수한 전기적 특성이 우수한 세라믹 기판의 제조에 사용될 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예컨대, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (8)

1,300℃ 이상의 온도에서 소성되어 코어-쉘 구조를 이루는 내부 전극 제조를 위한 전도성 페이스트 조성물에 있어서,
구형 구리 입자 및 몰리브덴 입자를 포함하는 전도성 페이스트 조성물.
제1항에 있어서,
상기 구형 구리 입자는 구리 입자를 기상변환 후 응축시켜 수득한 것인, 전도성 페이스트 조성물.
제2항에 있어서,
상기 구형 구리 입자는 플라즈마 열원에 의해 용융 내지 증발된 구리를 급속 냉각시켜 제조된 것인, 전도성 페이스트 조성물.
제1항에 있어서,
상기 구형 구리 입자 10 내지 50 중량부 및 상기 몰리브덴 입자 50 내지 90 중량부를 포함하는, 전도성 페이스트 조성물.
제1항 내지 제4항 중 하나 한 항의 전도성 페이스트 조성물을 세라믹 그린시트에 인쇄하는 단계; 및
하나 이상의 세라믹 그린시트를 적층하여 소성하는 단계를 포함하는, 다층 세라믹 기판의 제조방법.
제5항에 있어서,
상기 소성은 1,300℃ 이상의 온도에서 수행되는 것인, 다층 세라믹 기판의 제조방법.
제6항에 있어서,
상기 전도성 페이스트 조성물은 소성에 의해 몰리브덴 입자가 코어(core)이고, 구리 입자가 상기 코어의 일부 또는 전부를 덮는 쉘(shell)인 코어-쉘 구조의 내부 전극을 형성하는 것인, 다층 세라믹 기판의 제조방법.
제7항에 있어서,
상기 내부 전극은 2.5 내지 5.0×10-6 Ω·cm의 비저항값을 가지는 것인, 다층 세라믹 기판의 제조방법.
KR1020230172165A 2022-09-23 2023-12-01 내부 전극 및 이를 포함하는 다층 세라믹 기판 KR20240041855A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230172165A KR20240041855A (ko) 2022-09-23 2023-12-01 내부 전극 및 이를 포함하는 다층 세라믹 기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220120618 2022-09-23
KR1020230172165A KR20240041855A (ko) 2022-09-23 2023-12-01 내부 전극 및 이를 포함하는 다층 세라믹 기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020220120618 Division 2022-09-23 2022-09-23

Publications (1)

Publication Number Publication Date
KR20240041855A true KR20240041855A (ko) 2024-04-01

Family

ID=90667107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230172165A KR20240041855A (ko) 2022-09-23 2023-12-01 내부 전극 및 이를 포함하는 다층 세라믹 기판

Country Status (1)

Country Link
KR (1) KR20240041855A (ko)

Similar Documents

Publication Publication Date Title
US4109377A (en) Method for preparing a multilayer ceramic
JP4096990B2 (ja) セラミック多層基板およびその製造方法
US11420905B2 (en) Ceramic substrate and production method for same
KR20070108117A (ko) 후막 전도체 조성물 및 ｌｔｃｃ 회로 및 장치에서의 그의용도
US20060234021A1 (en) Multi-layer ceramic substrate, method for manufacturing the same and electronic device using the same
WO1993008672A1 (en) Manufacture of multilayer ceramic part, and multilayer ceramic part
JP2001097767A (ja) アルミナ質焼結体及びその製造方法、並びに配線基板及びその製造方法
US7056853B2 (en) Oxide ceramic material, ceramic substrate employing the same, ceramic laminate device, and power amplifier module
JP2001015869A (ja) 配線基板
JP4802039B2 (ja) セラミックス組成物及び積層セラミック回路装置
KR20240041855A (ko) 내부 전극 및 이를 포함하는 다층 세라믹 기판
KR102642710B1 (ko) 다층 세라믹 기판 및 그 제조방법
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JP3537698B2 (ja) 配線基板およびその製造方法
JP2005285968A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
WO2003100799A1 (en) Hybrid electronic device comprising a low-temperature-cofired-ceramic ltcc-tape
JPH0624880A (ja) 金属−セラミックス複合体及びその製造方法
JP4470158B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板
US20230380077A1 (en) Multi-layer ceramic package having a multilayer ceramic base and at least one inkjet printed layer
JP2012171817A (ja) ムライト質焼結体およびこれを用いた多層配線基板ならびにプローブカード
JP2008235526A (ja) Ａｇ粉末、導体ペースト及び多層セラミック基板とその製造方法
JP2004172342A (ja) セラミック積層基板の製造方法
JP2010027363A (ja) セラミック部品及びその製造方法
JP2002261445A (ja) 配線基板
JP4658465B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal