Nothing Special   »   [go: up one dir, main page]

KR20070108117A - 후막 전도체 조성물 및 ｌｔｃｃ 회로 및 장치에서의 그의용도 - Google Patents

후막 전도체 조성물 및 ｌｔｃｃ 회로 및 장치에서의 그의용도 Download PDF

Info

Publication number
KR20070108117A
KR20070108117A KR1020070105658A KR20070105658A KR20070108117A KR 20070108117 A KR20070108117 A KR 20070108117A KR 1020070105658 A KR1020070105658 A KR 1020070105658A KR 20070105658 A KR20070105658 A KR 20070105658A KR 20070108117 A KR20070108117 A KR 20070108117A
Authority
KR
South Korea
Prior art keywords
thick film
composition
glass
mixtures
green tape
Prior art date
Application number
KR1020070105658A
Other languages
English (en)
Other versions
KR100842468B1 (ko
Inventor
쿠마란 마니칸탄 네어
마크 프레더릭 맥콤스
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20070108117A publication Critical patent/KR20070108117A/ko
Application granted granted Critical
Publication of KR100842468B1 publication Critical patent/KR100842468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/07—Glass compositions containing silica with less than 40% silica by weight containing lead
    • C03C3/072—Glass compositions containing silica with less than 40% silica by weight containing lead containing boron
    • C03C3/074—Glass compositions containing silica with less than 40% silica by weight containing lead containing boron containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/102—Glass compositions containing silica with 40% to 90% silica, by weight containing lead
    • C03C3/108—Glass compositions containing silica with 40% to 90% silica, by weight containing lead containing boron
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/10—Frit compositions, i.e. in a powdered or comminuted form containing lead
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C03C8/18—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions containing free metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Conductive Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 후막 조성물의 총 중량 백분율을 기준으로 (a) 귀금속, 귀금속의 합금 및 이들의 혼합물로부터 선택된 미분 입자 30 내지 98 중량％, (b) 무기 결합제 및(또는) 이들의 혼합물로부터 선택된 1종 이상, 및 (c) (a) 및 (b)가 분산되어 있는 유기 매질을 포함하고, 상기 유리 조성물은 소성 조건에서 저온 동시소성 세라믹 기판 유리에 존재하는 잔여 유리와 비혼화성이거나 또는 부분적으로 혼화되는 것인, 저온 동시소성 세라믹 회로에 사용하기 위한 후막 조성물에 관한 것이다. 또한, 본 발명은 상기 조성물을 이용하여 다층 회로를 형성하는 방법 및 (마이크로파 분야를 비롯한) 고주파 분야에서의 상기 조성물의 용도에 관한 것이다.
후막 전도체 조성물, 저온 동시소성 세라믹 (LTCC), 다층 회로, 비아 (via), 귀금속, 무기 결합제, 유기 매질, 유리, 저항성

Description

후막 전도체 조성물 및 ＬＴＣＣ 회로 및 장치에서의 그의 용도 {Thick Film Conductor Compositions and the Use thereof in LTCC Circuits and Devices}
본 발명은 저온 동시소성 세라믹 (Low Temperature Co-fireable Ceramic, LTCC) 다층 세라믹 회로 및 장치의 제조에서 뿐만 아니라 LTCC 회로 및 장치 자체에도 유용한, 비아필 (via-fill) 전도체 조성물을 비롯한 후막 전도체 조성물에 관한 것이다. 또한, 본 발명은 마이크로파 및 기타 고주파 분야에서의 후막 조성물, 회로 및 장치의 용도에 관한 것이다.
LTCC 디자인의 상호연결 회로 기판은 전기적으로 및 기계적으로 상호연결된 다수의 극소 회로 부재로 제조된 전자 회로 또는 서브시스템의 물리적 실체이다. 이러한 다양한 전자 성분을, 이들이 단일 컴팩트 패키지 (single compact package)내에서 서로 물리적으로 분리되고 서로 인접하게 장착되며 서로에 및(또는) 패키지로부터 연장되는 공통 연결선에 전기적으로 연결될 수 있도록 하는 배열로 결합하는 것이 종종 바람직하다.
복합 전자 회로는 일반적으로 회로가 유전층을 절연함으로써 분리된 전도체의 여러 층으로 구성되는 것이 필요하다. 전도성 층은 유전층을 통해 비아 (via) 라 불리우는 전기적으로 전도성인 경로에 의해 레벨 (level)들 사이에서 상호 연결된다. LTCC 기술에 유용한 전도체는 전형적으로 후막 전도체이다. LTCC 다층 구조는 수직적 통합을 가능하게 함으로써 기존의 Al2O3 기판보다 회로를 더 조밀하게 만든다.
기타 후막 물질과 유사하게, 후막 전도체는 활성 (전도성) 금속 및 무기 결합제로 구성되고, 이들 모두는 미분 형태이며 유기 비히클에 분산된다. 전도성 상은 대개 금, 팔라듐, 은, 백금 또는 이들의 합금이며, 이들은 예를 들면, 저항성, 납땜성, 납땜 침출 내성 (solder leach resistance), 결합성, 부착성, 이동 저항성 등 요구되는 특정 성능 특성에 따라 선택된다. 다층 LTCC 장치에서, 내부 도선 및 비아 전도체에 대해 요구되는 추가의 성능 특성으로는 소성시 상부 및 하부 유전층으로 침하하는 ("sinking") 도선 (conductor line)의 최소화, 반복 소성시 최소 저항성 변화, 비아필 전도체에 대한 도선의 최적 계면 연결성, 및 주위 세라믹 물질에 대한 비아필 전도체의 최적 계면 결합성이 포함된다.
LTCC 후막 조성물 및 테이프는 그 다층의 동시소성 및 융통성 있는 디자인 가능성 때문에 원격통신, 자동차 또는 레이다를 비롯한 군사 분야와 같은 종래 기술의 고주파 분야에서 사용되어 왔다. 마이크로파 분야를 비롯한 고주파용 다층 회로 제작물에 사용되는 전도체에는 목적하는 저항성, 납땜성, 납땜 침출 내성, 와이어 본딩성, 부착성, 이동 저항성, 및 장기간 안정성을 비롯한 많은 특성이 요구된다.
전도성 및 상기에서 열거한 기타 특성의 적정 수준 이외에, 또한 세라믹 및 후막 모두에 대한 양호한 부착성, 와이어 본딩성, 기타 후막, 표면 및 내부 모두에 대한 납땜성 및 상용성, 특성이 거의 퇴화되지 않는 장기간의 안정성과 같은, 또한 존재해야 하는 많은 부차적인 특성이 있다.
예상할 수 있듯이, LTCC 장치에 사용하기 위한 후막 전도체 기술의 가장 중요한 변수는 주위 세라믹과의 상호작용에 의한 저항성 변화이다. 이와 관련하여, 고융점 내화 유리의 혼입이 특히 중요하며, 이 유리는 주위 세라믹에 존재하는 잔여 유리와의 혼화성을 거의 또는 전혀 가지고 있지 않다. 게다가, 조성물 내 금속 산화물 및 비금속 산화물 결합제 물질의 추가 혼입은 전도체 복합체의 치밀화 (densification)를 증가시키고(시키거나), 바람직하지 않은 결과인 복합체 저항성을 변화시킬 전도체 조성물 내에서의 결정질 물질의 성장을 제어한다.
베일리 (Bailey)의 미국 특허 제 5,744,232 호에는 박막 금의 마이크로파 삽입 손실에 상응하는 매우 낮은 마이크로파 삽입 손실을 나타내는 LTCC에 적합한 후막 금속화가 개시되어 있다. 금속화의 전기적 성능은 후막 페이스트 내 구형의 금속 입자 형상 및 균일한 입도 분포를 사용함으로써 달성된다.
종래 기술의 비아필 조성물과 관련된 또 다른 주제는 가공할 경우 (소성할 경우) 물의 증기압 증가 및 LTCC 구조의 파괴 ("explosion")를 유도하는 비아 조성물 내의 함수(含水)를 포함한다.
본 발명은 LTCC 및 마이크로파 분야에 사용하기 위한 종래 기술의 후막 전도체 조성물과 연관된 문제점을 극복한다. 특히, 본 발명은 월등한 재소성 안정성을 제공하는 후막 조성물 및 LTCC 구조물을 제공한다.
본 발명은 후막 조성물의 총 중량 백분율을 기준으로
(a) 귀금속, 귀금속의 합금 및 이들의 혼합물로부터 선택된 미분 입자 30 내지 98 중량％,
(b) (1) 저온 동시소성 세라믹 회로의 소성 온도에서 비점도 (log n)가 6 내지 7.6인 1종 이상의 내화 유리 조성물 0.2 내지 20 중량％, (2) (ⅰ) 금속 산화물, (ⅱ) 금속 산화물 전구체, (ⅲ) 비산화 붕화물, (ⅳ) 비산화 규화물, 및 (ⅴ) 이들의 혼합물로부터 선택된 추가의 무기 결합제 0.1 내지 5 중량％, 및 (3) 이들의 혼합물로부터 선택된 1종 이상의 무기 결합제, 및
(c) (a) 및 (b)가 분산되어 있는 유기 매질을 포함하고,
상기 유리 조성물은 소성 조건에서 저온 동시소성 세라믹 기판 유리에 존재하는 잔여 유리와 비혼화성이거나 또는 부분적으로 혼화되는 것인,
저온 동시소성 세라믹 회로에 사용하기 위한 후막 조성물에 관한 것이다.
또한, 본 발명은 상기 조성물을 이용하여 다층 회로를 형성하는 방법 및 (마이크로파 분야를 비롯한) 고주파 분야에서의 상기 조성물의 용도에 관한 것이다.
본 발명의 조성물은 우수한 재소성 안정성을 갖고, 저온 동시소성 세라믹 (LTCC) 물질 및 다양한 기타 페이스트 성분과 함께 유전 또는 절연 물질로 사용되어 다층 전자 회로를 형성할 수 있다. 또한, 본 발명의 조성물(들), 다층 회로(들) 및 장치(들)은 마이크로파 분야 및 고주파 분야에 유용하다.
본 발명은 장치의 반복 소성에 대해 뛰어난 전기적 특성 및 기존 전자 성분과 복합 전자 장치 및 "그린 (green)" 전자 성분과 복합 전자 장치 두 분야에서의 기타 목적하는 전도체 특성을 갖는 LTCC 세라믹용 인쇄 전도체 제조에 사용하기 위한 신규한 귀금속화에 관한 것이다.
특히, 본 발명은 (a) 귀금속, 귀금속의 합금 및 이들의 혼합물로부터 선택된 미분 전도성 입자 30 내지 98 중량％, (b) LTCC 테이프 유리의 결정화 후에 존재하는 잔여 유리에 거의 또는 전혀 혼화되지 않는 1종 이상의 내화 유리로 구성된 군으로부터 선택된 미분 입자 0.2 내지 20 중량％, (d) 전도체 복합물의 치밀화, 소결 및 입자 성장을 제어할 수 있는 무기 금속 산화물 및(또는) 무기 화합물 및(또는) 유기 금속 0.1 내지 5 중량％의 혼합물인, 순은, 순금 및 혼합 금속 전자 장치의 제조에 적합한 일련의 금속의 금속화에 관한 것이다.
혼합물을 소성하여 무기 물질, 유리 및 금속의 소결을 수행하거나 또는 총괄적으로 LTCC 복합체 시스템을 소성함으로써 상기한 성분의 기능을 얻을 수 있다.
추가의 면에서, 본 발명은 유기 매질에 분산된 상기한 금속화를 포함하는 스 크린 인쇄성 및(또는) 스텐실 (stencil) 적용성 페이스트에 관한 것이다. 또한, 본 발명은 상기한 스크린 인쇄성 및(또는) 스텐실 적용성 페이스트의 패턴을 인쇄하고, 인쇄 및(또는) 적층된 LTCC를 소성하여 유기 매질의 휘발 및 무기 물질 및 금속화의 액체 상 소결을 수행함으로써 형성된, 전도성 패턴을 갖고 그 위에 고정된 비아필 전도성 패턴을 연결하거나 또는 연결하지 않는 비전도성 LTCC 세라믹 기판을 포함하는 전도성 부재에 관한 것이다. 또 다른 면에서, 본 발명은 (a) 상기한 스크린 인쇄성 페이스트의 패턴화된 후막을 비전도성 세라믹 기판에 적용하고, (b) 200℃ 미만의 온도에서 막을 건조시키고, (c) 건조된 막을 소성하여 무기 물질 및 금속화의 액체 상 소결을 수행하는 것을 포함하는, 비아필 관련 전도체 및(또는) 전도체 단독을 제조하는 방법에 관한 것이다.
한 실시양태에서, 본 발명의 후막 전도체 조성물(들)의 주성분은 유기 매질에 분산된 전기적으로 전도성인 귀금속 분말, 귀금속 분말의 합금 및 이들의 혼합물과, (a) LTCC 회로의 소성 온도에서 비점도 (log n)가 6 내지 7.6인 내화 유리 조성물, (b) (1) Zn, Mg, Co, Al, Zr, Mn, Ni, Cu, Ta, W, La의 금속 산화물 및 기타 "유리 네트워크 개질 (glass network-modifying)" 내화 금속 산화물, (2) (1)의 금속 산화물 전구체, (3) 비산화 붕화물, (4) 비산화 규화물, 및 (5) 이들의 혼합물로부터 선택된 추가의 무기 결합제 0.1 내지 5 중량％, 및 (c) 이들의 혼합물로부터 선택된 1종 이상의 무기 결합제이다.
성분은 본원 하기에서 논의한다.
A. 전도성 물질
본 발명에 사용되는 미분 금속은 그들 중 많은 것들이 시판되는 귀금속, 귀금속의 합금 및 이들의 혼합물로부터 선택된 것일 수 있다. 상기에서 기술한 금속 물질의 입도는 본 발명에서 그의 기술적 효과의 관점으로 볼 때 거의 중요하지 않다. 그러나, 물론 이들은 대개 스크린 인쇄성 및(또는) 스텐실 적용성 방식인 이들이 적용되는 방식 및 소성 조건에 적절한 크기이어야 한다. 게다가, 상기에서 언급한 금속 분말의 입도 및 형태는 두께가 2 밀 (mil) 내지 10 밀인 비소성 세라믹 테이프에 대한 스크린 인쇄 및(또는) 스텐실 적용과 복합체의 적층 조건 및 소성 조건에 적절하여야 한다.
따라서, 금속 물질은 10 ㎛보다 크지 않아야 하고, 바람직하게는 약 5 ㎛ 미만이어야 한다. 사실상, 금속의 이용가능한 입도는 팔라듐의 경우 0.1 내지 10 ㎛, 은의 경우 0.1 내지 10 ㎛, 백금의 경우 0.2 내지 10 ㎛, 금의 경우 0.5 내지 10 ㎛ 만큼 작다.
Pd/Ag가 전도성 물질로 사용될 경우, Pd/Ag 금속 분말의 비율은 0.06 내지 1.5, 바람직하게는 0.06 내지 0.5로 다양할 수 있다. Pt/Ag가 전도성 물질로 사용될 경우, Pt/Ag 금속 분말의 비율은 0.003 내지 0.2, 바람직하게는 0.003 내지 0.05로 다양할 수 있다. 유사한 비율이 Pt/Pd/Au의 경우에 사용될 수 있다. 금속 분말은 박편 (flake) 또는 비박편 형태 중 하나일 수 있다. 비박편 분말은 불규칙적으로 형상화되거나 또는 구형일 수 있다. 박편 형태란 주사 전자 현미경으로 결정하였을 때 주된 형상이 박편인 금속 분말을 의미한다. 이러한 박편 은은 평균 표면적이 약 1 m2/g이고, 고체 함량이 약 99 내지 100 중량％이다. 비박편 은 분말은 전형적으로 중량에 대한 평균 표면적의 비가 0.1 내지 2.0 m2/g이고, 고체 함량이 약 99 내지 100 중량％이다. 팔라듐 금속 분말은 중량에 대한 평균 표면적의 비가 2.0 내지 15.0 m2/g, 바람직하게는 7.0 내지 11.0 m2/g이고, 고체 함량이 약 99 내지 100 중량％이다. 백금 금속 분말은 중량에 대한 표면적의 비가 약 10 내지 30 m2/g이고, 고체 함량이 98 내지 100 중량％이다. 본 발명의 실시양태에 사용되는 금 분말의 예는 전형적으로 주사 전자 현미경 (SEM)을 사용하여 측정한 입도 분포 (PSD) d50이 약 0.5 내지 5 ㎛이고 고체 함량이 99 내지 100 중량％인 금 금속 분말을 포함한다. 일부 실시양태에서, 금 금속 분말은 하나의 크기이고, 쌍 (twin)을 거의 포함하지 않으며, 좁은 PSD를 갖는다. 더 넓은 분포와 함께 d50이 약 5 ㎛인 조악한 분말이 또한 사용된다.
본 발명의 한 실시양태에서, 구형 금속 분말이 이용된다. 이들 구형 금속 분말은 충전될 경우, 박편 및 기타 형상의 분말에 비해 입자 대 입자의 접촉이 더 크고, 이는 본 발명의 기타 성분과 결합될 경우 금속 대 금속의 접촉을 일으켜 전도를 위한 비교적 연속적인 전자 흐름을 발생시킨다. 이러한 빽빽히 충전된 금속 구형 입자는 "4면체" 및(또는) "8면체" 공간을 만들고, 여기서 하기에서 기술할 금속 산화물 및(또는) 유리와 같은 본 발명의 특정 무기 결합제가 정착될 수 있고, 가공시 그 무기 결합제는 연화되어 종래 기술의 조성물에 비교하였을 때 더 월등한 금속 대 금속의 접촉 및 더 연속적인 전자 흐름을 가지는 균일한 벌집 유형의 구조에서 그 구조를 함께 유지시킨다. 한 실시양태에서, 평균 입도 분포가 1 내지 4 미크론인 구형 금속 입자가 바람직하다. 다른 실시양태에서, 2 내지 3 미크론의 평균 입도가 바람직하다. 이들 구형 분말은 하기에서 기술할 무기 결합제와 배합되었을 때 마이크로파 분야에 특히 유용하다.
B. 무기 유리 결합제
본 발명의 무기 결합제는 (1) 상기 회로의 소성 온도에서 비점도 (log n)가 6 내지 7.6인 1종 이상의 내화 유리 조성물 0.2 내지 20 중량％, (2) (ⅰ) 금속 산화물, (ⅱ) 금속 산화물 전구체, (ⅲ) 비산화 붕화물, (ⅳ) 비산화 규화물, 및 (ⅴ) 이들의 혼합물로부터 선택된 추가의 무기 결합제 0.1 내지 5 중량％, 및 (3) 이들의 혼합물로부터 선택된 1종 이상의 무기 결합제이다.
본 발명의 전도체 조성물의 유리 성분은 0.2 내지 20 중량부 수준, 바람직하게는 1 내지 15 중량부 수준의 고연화점 및 고점도의 유리이다.
본원에서 사용되는 용어 고연화점 유리란 평행 판 점도 측정 기술 (ASTM 방법)으로 측정하였을 때 연화점이 600 내지 950℃, 바람직하게는 750 내지 870℃인 유리이다.
본 발명에 이용되는 유리는 또한 소성 조건에서 LTCC 기판 유리에 존재하는 잔여 유리와 비혼화성이거나 또는 단지 부분적으로 혼화되어야 한다. LTCC 구조물의 소성시 LTCC 유전 "그린" 테이프에 존재하는 유리는 부분적으로 결정화될 것이며, 고융점의 무기 결정질 물질과 함께 매우 저융점의 "잔여 유리"를 형성할 것이 다. "잔여" 유리의 화학성은 "근원 (parent)" 유리의 화학성과 다를 것이고, 그 결과 "잔여" 유리의 연화점 및 기타 특성은 또한 그의 "근원" 유리와 다를 것이다. 일반적으로, LTCC 소성 온도에서 "잔여" 유리의 점도는 "근원" 유리보다 낮을 것이다.
종래 기술 시스템에서, 동시소성 전도체는 상기 저융점의 "잔여 유리"와 반응할 수 있으며, 이는 (1) 증가된 전도체의 저항성, (2) 재소성시 유전 테이프 내로 "침하하는" 도선, 및 (3) 여러 번의 재소성시 유전 테이프 내로 완전히 분산되는 전도체와 같은 바람직하지 않은 결과를 유발한다. 비아필 전도체와 관련하여, 이들 잔여 유리는 종래 기술의 비아필 전도체 조성물 내로 이동할 수 있고, 비아 캐비티 (cavity)에서 잔여 유리를 결정화하거나 또는 남길 수 있으며, 이는 매우 높은 전도체 저항성을 발생시킨다.
본 발명에서, LTCC 기판 유리에 존재하는 유리와의 혼화를 적게 할 수 있는, 그러나 동시에 금속화의 소결 공정을 조력할 수 있는, 소성 온도에서 비점도 (log n)가 약 6 내지 약 7.6인 유리가 바람직하다.
상기 기준을 충족하는 유리의 전형적인 예는 "알루미노-보로-실리케이트 유리 네트워크" 유형이고, Ca, Ba, Ti, Fe, Mg, Na, K 및 이들의 혼합물의 이온으로부터 선택된 "유리 네트워크 개질" 이온을 함유할 수 있다. 대표적인 유리는 기술하였듯이 유리 조성물의 총 중량 백분율을 기준으로 SiO2 40 내지 60％, Al2O3 10 내지 20％, B2O3 10 내지 15％, CaO 15 내지 25％, 기타 상기에서 언급한 "네트워크 개질" 이온으로부터 선택된 것 1 내지 5％로 구성된 조성을 포함한다. 특히 바람직한 유리는 유리 조성물의 총 중량 백분율을 기준으로 SiO2 55％, Al2O3 14％, B2O3 7.5％, CaO 21.5％, 및 상기에서 언급한 "네트워크 개질" 이온 나머지 2％를 포함한다. 다른 바람직한 유리는 유리 조성물의 총 중량 백분율을 기준으로 SiO2 56.5％, Al2O3 9.1％, B2O3 4.5％, BaO 15.2％, CaO 10.0％, 및 기타 상기에서 언급한 "네트워크 개질" 이온으로부터 선택된 것 나머지 5％를 포함한다.
유리는 기존의 유리 제조 기술에 의해, 목적하는 비율로 목적하는 성분을 혼합하고 그 혼합물을 가열하여 용융물을 형성함으로써 제조된다. 당업계에 널리 공지되어 있듯이, 가열은 최고 온도로, 용융물이 완전히 액상이 되고 균질해지는 시간 동안 수행한다. 현재 작업에서, 성분들을 플라스틱 볼과 함께 폴리에틸렌 병에서 미리 혼합하고 1350 내지 1400℃의 백금 도가니에서 용융한다. 용융물을 최고 온도에서 1 내지 1.5시간 동안 가열한다. 이어서 용융물을 찬 물에 붓는다. 냉각 (quenching) 동안 물의 최대 온도는 용융물에 대한 물의 부피비를 증가시킴으로써 가능한 한 낮게 유지한다. 조 프릿 (crude frit)은, 물에서 분리한 후, 공기 중에서 건조하거나 또는 메탄올로 세정하여 물을 치환하거나 또는 기타 적합한 방법으로 잔류 물이 제거된다. 조 프릿을 6 내지 7시간 동안 알루미늄 용기에서 알루미늄 볼을 사용하여 볼 분쇄 (ball-milled)한다. 물질에 습득된 알루미늄은, 설령 존재하더라도, X-선 회절 분석에 의해 측정하였을 때 관찰가능한 한계 내로 존재하지 않는다.
분쇄기로부터 분쇄된 슬러리를 꺼낸 후, 경사법 (decantation)으로 과잉 용매를 제거하고 프릿 분말을 고온 공기 건조한다. 이어서 건조된 분말을 325 메쉬 체를 통해 체질하여 임의의 큰 입자를 제거한다.
프릿의 두 가지 주요 특성은, 프릿이 무기 결정질 미립자 물질의 소결을 조력하고, LTCC 세라믹에 존재하는 잔여 유리와 전도체 물질의 혼화를 최소화시킨다는 것이다.
C. 금속 산화물/ 비산화 결합제
본 발명의 실시에 적합한 금속 산화물 및 비산화물, 예를 들면, 붕화물, 규화물은 테이프의 잔여 유리와 반응할 수 있고, 본 발명의 조성물이 테이프와 그 표면 또는 내부에서 동시소성될 때 잔여 유리의 점도를 증가시키는 것들이다. 추가로, 본 발명에 유용한 결합제는 시스템의 소성 동안 금속 분말에 대해 "소결 억제제"로서 작용해야 한다. 따라서, 도선 및 비아필 전도체의 치밀화를 최소화시킨다.
적합한 무기 산화물은 Zn2 +, Mg2 +, Co2 +, Al3 +, Zr4 +, Mn2 +, Ni2 +, Cu2 +, Ta3 +, W4+, La3 +을 기재로 한 무기 산화물 및 기타 "유리 네트워크 개질" 내화 산화물 및 복합 산화물, 예를 들면, 구리 비스무트 루테네이트, 및 본원에 인용된 영국 특허 제 772,675 호 및 미국 특허 제 4,381,945 호에 개시된 유기티탄산염과 같은 유기금속 화합물이 있으며, 이들은 시스템의 소성 동안 금속 산화물의 미분 분말로 분해될 것이다.
금속 산화물 또는 전구체의 입도는, 대개 스크린 인쇄에 의한, 본 발명의 조성물이 적용되는 방식에 적절한 크기이어야 하고, 따라서 입도는 15 ㎛보다 크지 않아야 하며, 바람직하게는 5 ㎛ 미만이어야 한다.
D. 유기 매질
무기 성분은 전형적으로 기계적 혼합에 의해 유기 매질에 분산되어 인쇄에 적합한 농도 (consistency) 및 유동성 (rheology)을 갖는 "페이스트"라 불리는 점성의 조성물을 형성한다. 폭넓게 다양한 불활성 액체는 유기 매질로서 사용될 수 있다. 매질의 유동적 성질은, 매질이 안정한 고체 분산액, 스크린 인쇄에 적절한 점성 및 요변성 (thixotropy), 수용가능한 미소성 "그린" 강도, 기판 및 페이스트 고체의 적절한 습윤성, 양호한 건조 속도, 및 양호한 소성과 탈지 (burn out) 특성을 비롯한 양호한 적용 특성을 조성물에 제공하게 하여야 한다. 유기 매질은 전형적으로 용매(들) 중의 중합체(들) 용액이다. 추가로, 계면활성제와 같은 소량의 첨가제가 유기 매질의 일부일 수 있다. 상기 목적을 위해 가장 빈번히 사용되는 중합체는 에틸 셀룰로오스이다. 중합체의 기타 예로는 에틸히드록시에틸 셀룰로오스, 목재 로진, 에틸 셀룰로오스와 페놀 수지의 혼합물, 저급 알콜의 폴리메타크릴레이트가 포함되고, 에틸렌 글리콜 모노아세테이트의 모노부틸 에테르가 또한 사용될 수 있다. 후막 조성물에서 발견되는 가장 폭넓게 사용되는 용매는 에스테르 알콜 및 테르펜, 예를 들면, 알파- 또는 베타-테르피네올, 또는 이들과 다른 용매, 예를 들면, 케로센, 디부틸프탈레이트, 부틸 카르비톨, 부틸 카르비톨 아세테이트, 헥실렌 글리콜 및 고비점 알콜 및 알콜 에스테르와의 혼합물이 있다. 추가로, 기 판에 도포 후 급속한 경화를 촉진하기 위한 휘발성 액체가 비히클에 포함될 수 있다. 목적하는 점도 및 휘발 요건을 획득하기 위해, 상기 및 기타 용매의 다양한 조합이 조제된다.
무기 입자는 불활성 액체 매질 (비히클 또는 매질)과 전형적으로는 기계적 혼합 (예를 들면, 롤 (roll) 분쇄기 상에서의 기계적 혼합)에 의해 혼합되어 스크린 인쇄 및(또는) 스텐실 적용에 적합한 농도 및 유동성을 갖는 페이스트 유사 조성물을 형성한다. 조성물은 기존의 방식으로 LTCC 그린 테이프 상에 "후막"으로 인쇄된다. 임의의 불활성 액체가 비히클로서 사용될 수 있다. 증점제 및(또는) 안정화제 및(또는) 기타 통상적인 첨가제와 함께 또는 이들 없이, 다양한 유기 액체가 비히클로서 사용될 수 있다. 비히클의 유일한 특정 기준은 비히클이 LTCC 그린 테이프에 존재하는 유기물과 화학적으로 상용성이 있어야 한다는 것이다. 사용될 수 있는 유기 액체의 예로는 지방족 알콜, 이러한 알콜의 에스테르, 예를 들면, 아세테이트 및 프로피오네이트, 소나무 오일과 같은 테르펜, 테르피놀 등, 텍사놀 등, 소나무 오일과 같은 용매 중의 에틸 셀룰로오스와 같은 수지 용액, 및 에틸렌 글리콜 모노아세테이트의 모노부틸 에테르가 있다.
비히클은 테이프에 도포 후 빠른 고정이 촉진되도록 휘발성 액체를 함유할 수 있다.
분산액 중 비히클 대 고체의 비율은 상당히 다양할 수 있고, 분산액이 도포되는 방식 및 사용되는 비히클의 종류에 좌우되며, 나아가 전도체의 사용은 도선 및(또는) 비아필 전도체의 연결을 위한 것이다. 통상적으로, 양호한 피복률 (coverage)을 달성하기 위해선, 분산액은 고체 60 내지 98％ 및 유기 매질 (비히클) 40 내지 2％를 포함할 것이다. 본 발명의 조성물은 물론 본 발명의 유익한 특성에 영향을 주지 않는 기타 물질의 첨가에 의해 개질될 수 있다. 이러한 조제는 당업자의 기술 내에서 충분하다.
적용
본 발명의 전도체 조성물(들)은 그린 테이프TM (Green Tape) 저온 동시소성 세라믹 (LTCC)과 같은 경화되지 않은 세라믹 물질 및 다양한 기타 페이스트 성분과 함께 사용되어 다층 전자 회로를 형성할 수 있다. 그린 테이프TM는 전형적으로 다층 전자 회로용 유전 또는 절연 물질로서 사용된다. 그린 테이프TM의 쉬트는 각 모서리에 회로의 실제 치수보다 다소 큰 크기로 레지스트레이션 홀 (registration hole)이 뚫려있다. 다층 회로의 다양한 층을 전기적으로 연결시키기 위해, 비아홀 (via hole)이 그린 테이프TM에서 형성된다. 이는 전형적으로 기계적 펀칭에 의해 행해지나, 임의의 적합한 방법이 이용될 수 있다. 예를 들면, 예리하게 촛점이 맞추어진 레이저를 사용하여 휘발시켜 그린 테이프TM에 비아홀을 형성할 수 있다.
후막 전도성 조성물 (비아필 조성물)로 비아를 채우는 것은 층간 상호연결을 형성한다. 본 발명의 경우에, 본원에 개시된 후막 전도성 조성물이 비아필 조성물로서 이용될 수 있다. 이러한 전도성 비아필 조성물은 대개 표준 스크린 인쇄 기술에 의해 적용되나, 임의의 적합한 적용 기술이 사용될 수 있다. 회로의 각 층은 전형적으로 스크린 인쇄 전도체 트랙에 의해 완성된다. 이들 트랙은 본 발명의 조성물, 또는 기타 적합한 전도체 조성물, 또는 이들의 조합을 이용할 수 있다. 또한, 저항기 잉크 또는 고유전율 잉크가 선택된 층(들)에 인쇄되어 저항성 또는 용량성 회로 부재를 형성할 수 있다. 전도체, 저항기, 커패시터 (capacitor) 및 임의의 기타 성분은 전형적으로 기존의 스크린 인쇄 기술에 의해 형성되고 기능성 층이라 간주된다.
본 발명의 전도체 조성물(들)은 적층 전 또는 후에 회로의 최외곽 층에 인쇄될 수 있다. 추가로, 본 발명의 전도체 조성물(들)은 또한 회로의 내부 층 하나 이상에 사용될 수 있다. 나아가, 본 발명의 전도체 조성물(들)의 실시양태는 또한 비아필 조성물로서 사용될 수 있다. 당업자는 회로가 무기능의 전도성, 저항성 또는 용량성 층이 침적된 "블랭크 층 (blank layer)" 또는 유전 또는 절연 물질 층을 포함할 수 있음을 이해할 것이다.
회로의 최외곽 층은 성분에 부착하는데 사용된다. 성분은 전형적으로 소성 부분의 표면에 와이어 본딩되거나 접착제로 부착되거나 또는 납땜된다.
회로의 각 층이 완성된 후에, 개별 층은 통합되고 적층된다. 제한된 단축 또는 등방 가압 다이 (die)가 전형적으로 층간의 정확한 정렬을 위해 사용된다. 어셈블리는 적층 또는 소성 후에 적절한 크기로 손질된다. 소성은 전형적으로 프로그램화된 가열 주기로 컨베이어 벨트 로 (furnace) 또는 박스 로에서 수행된다. 테이프는 소성 공정 동안 강제 또는 자유 소결될 수 있다. 예를 들면, 스테인버그 (Steinberg)의 미국 특허 제 4,654,095 호 및 마이크스카 (Mikeska)의 미국 특허 제 5,254,191 호에 개시된 방법뿐만 아니라 당업자에게 공지된 기타 방법이 이용될 수 있다.
본원에 사용되는 용어 "소성"이란 어셈블리를 공기와 같은 산화 대기에서 일정한 온도로, 어셈블리 층의 유기 물질을 휘발 (탈지)시키고 테이프 및 전도체 모두의 무기 성분을 반응 및 소결시키기에 충분한 시간 동안 가열함을 의미한다. "소성"은 층 내의 무기 성분을 반응 또는 소결시켜 전체 어셈블리를 치밀화하고, 따라서 소성품을 형성한다. 이러한 소성품은 원격 통신, 군사 또는 자동차 분야 (가령 자동차의 위치 센서, 레이다, 송수신 모듈, 안테나 등)에 사용되는 다층 회로일 수 있다.
용어 "기능성 층"이란 전도성, 저항성, 용량성 또는 유전성 기능을 갖는 인쇄된 그린 테이프TM를 지칭한다. 따라서, 상기에서 언급하였듯이, 전형적인 그린 테이프TM 층은 하나 이상의 전도성 트레이스 (trace), 전도성 비아, 저항기 및(또는) 커패시터를 가질 수 있다.
상기에서 주목하였듯이, 본 발명의 조성물(들), 다층 회로(들) 및 장치(들)의 일부 실시양태는 마이크로파 분야에 특히 유용하다. "마이크로파 분야"란 본원에서 주파수 300 MHz 내지 300 GHz (3×108 내지 3×1011 Hz)를 필요로 하는 분야로서 정의된다. 나아가, 본 발명은 송수신 모듈 및 레이다 분야와 같은 고주파 분야에 유용하다. 또한, 본 발명의 일부 실시양태는 안테나, 필터, 발룬 (balun), 빔 형성기 (beam former), 입출력기 (I/O), 커플러 (coupler), 피드스루 (feedthrough) (비아 또는 커플링된 EM), 와이어본드 (wirebond) 연결부, 및 전송선 비롯한, 그러나 이에 제한되지 않는 마이크로파 회로 성분의 형성에 유용하다.
후막 조성물 (페이스트)의 제조
본 발명의 후막 조성물은 다음의 일반적인 방법에 따라 제조하였다. 무기 고체를 유기 매질과 혼합하고 3 롤 분쇄기와 같은 적합한 장치로 분산시켜 현탁액을 형성하여, 점도가 도선 조성물에 대해 절단율 4초-1에서 100 내지 200 파스칼-초이고 비아필 전도체에 대해 해당하는 값이 1000 내지 5000 파스칼-초가 될 조성물을 생성하였다.
하기 실시예에서, 제조는 다음의 방법에 따라 수행하였다.
유기 성분 약 2 내지 5％를 제외한 페이스트 성분을 용기에 함께 계량하였다. 이어서, 성분을 강력하게 혼합하여 균일한 블렌드를 형성하였고, 이어서 블랜드를 3 롤 분쇄기와 같은 분산 장치에 통과시켜 입자를 양호하게 분산시켰다. 헤그만 게이지 (Hegman gauge)를 사용하여 페이스트 내 입자의 분산 상태를 결정하였다. 상기 기구는 한 쪽 끝 상의 깊이가 25 ㎛ (1 밀)이고 다른 쪽 끝에서 깊이 0" (즉, 0 내지 25 ㎛)까지 주입되는 한 블럭의 강철 내의 채널로 구성되어 있었다. 블레이드가 그 채널의 길이를 따라 페이스트를 끌어내리는데 사용되었다. 스크래치가 응집체의 직경이 채널의 깊이보다 큰 경우 채널에서 나타났다. 만족스러운 분산액은 전형적으로 10 내지 18 ㎛의 4번째의 스크래치 지점을 부여하였다. 20 ㎛를 초과하는 4번째의 스크래치 측정치 및 10 ㎛를 초과하는 중간 채널 측정치는 열악하게 분산된 현탁액/페이스트를 의미하였다.
이어서, 페이스트의 나머지 유기 성분 2 내지 5％를 첨가하였고, 조성물의 점도가 목적하는 값이 되도록 수지 함량을 조절하였다.
이어서, 조성물을 알루미나 또는 이와 유사한 내화 세라믹과 같은 기판, 특정한 경우 "그린 테이프"에 도포하였다. "그린 테이프"는 "테이프 캐스팅" 분야에 기술된 유리 및 세라믹 충전제의 미세한 미립자, 중합체 결합제(들) 및 용매(들)의 슬러리 분산액의 1 내지 20 밀, 바람직하게는 2 내지 10 밀인 얇은 층을 가요성 기판으로 캐스팅하고, 캐스트 층을 가열하여 휘발성 용매를 제거함으로써 형성하였다. 테이프를 쉬트로 만들거나 또는 롤 형태로 제공한다. 이 그린 테이프는 알루미나 및 기타 내화 세라믹 기판과 같은 기존의 기판을 대신하여 다층 전자 회로/장치에 대한 절연 기판으로서 사용된다. 그린 테이프 쉬트는 4개의 모서리가 레지스트레이션 홀로 비어있고, 기계적 펀칭을 사용하여 전도체의 여러 층을 연결하는 비아홀이 있다. 비아홀의 크기는 회로 디자인 및 특성의 요구사항에 따라 변한다. 테이프의 전도체 트랙 층간 회로의 상호연결은 전형적으로 비아홀에 전도성 잉크를 스크린 인쇄함으로써 적용된다.
본 발명의 도선 조성물은 스크린 인쇄 공정에 의해 약 10 내지 30 ㎛의 습식 두께로 그린 테이프 쉬트에 도포하였고, 비아홀은 각 전도성 비아 조성물로 충전하였다.
테이프의 각 층이 회로 디자인에 적절한 도선 및 비아홀로 인쇄된 후, 단축 또는 등방 가압 다이 및 그 외 테이프 가압/적층 기술 분야에 기재된 기술을 이용 하여 개별 층을 통합, 적층 및 가압하였다. 각 적층 단계에서 인쇄된 테이프 층은 비아가 인접한 기능성 층의 적절한 도선에 올바르게 연결되도록, 및 열적 비아의 경우, 각 비아가 다음 비아에 적절하게 연결되도록 레지스트레이션이 정확해야 한다는 것을 당업자가 인지할 것이다.
그린 테이프 조성물 및 무기 결합제 뿐만 아니라 미분 금속 입자의 소결을 초래하는 소성은, 약 300 내지 600℃, 최대 온도 약 800 내지 950℃의 기간에서 약 5 내지 20 분간 지속하여 중합체를 해중합시키고(시키거나), 유기 물질을 탈지시키며, 이어서 제어된 냉각 주기로 과소결 및 결정 성장, 중간 온도에서의 원치 않는 화학 반응, 또는 너무 급속한 냉각으로 인한 기판/소성 세라믹 테이프의 파손을 방지하도록 하는 온도 프로파일을 가진 배기가 잘되는 벨트 컨베이어 로 또는 프로그램화된 박스 로에서 바람직하게 수행된다. 전반적인 소성 절차는 바람직하게는 3.5 내지 5 시간의 기간으로 연장될 것이고, 어떤 경우에는 함께 적층된 그린 테이프 층의 개수 및(또는) 그린 테이프 층의 두께에 따라 24시간 이상 걸릴 수 있다.
전도체의 소성 두께는 고체의 백분율, 그를 통해 조성물이 인쇄되는 스크린의 유형, 프린터 설비, 및 무기 고체의 소결 정도에 따라 약 5 내지 약 15 ㎛일 수 있다. 비아 전도체의 두께는 사용된 그린 테이프의 두께 및 비아 조성물의 소결 정도에 따라 변한다. 두 가지 주요 결점인, 비아의 딤플링 (dimpling) 및 포스팅 (posting)을 방지하기 위해, 조성물의 점도 및 고체 함량의 선택이 중요하다. 일반적으로, 높은 고체 함량은 포스팅을 생성할 수 있고, 낮은 고체 함량은 딤플링을 생성할 것이다.
본 발명의 전도체 조성물은 막으로서 그린 테이프 또는 세라믹 기판 또는 기타 후막 상에, 기존 방식으로 수동 프린터 또는 자동화 프린터를 사용함으로써 인쇄될 수 있다. 바람직하게는, 유제 두께 0.5 ㎛의 200 내지 325 메쉬 스크린을 사용한 자동 스크린 인쇄 기술이 사용된다. 또한, 기존의 스텐실 인쇄 기술이 특히 크기 4 내지 8 ㎛의 보다 작은 비아를 채우는 데 사용될 수 있다.
시험 절차
하기 실시예에서, 다음의 방식으로 저항성 변화를 측정하였다. 반복 소성 후의 저항성 변화에 대한 시험용 샘플을 다음과 같이 제조하였다.
시험용 전도체 제형물의 도 (1, 3 및 4)에 나타난 "데이지 체인" 패턴을 테이프의 그린 쉬트 상에 스크린 인쇄하고 적층하였으며, 상기에서 기술한 "테이프 가열 및 냉각 프로파일"을 사용한 벨트 로에서 소성하였다. "데이지 체인" 패턴은 연속하여 연결된 도선 5000 스퀘어 이상 및 비아필 전도체 570 이상으로 구성되었다. 도선 및(또는) 비아필의 연결 중 임의의 차단은 무한한 저항성을 생성하였다. 제1 소성 후, 부품을 제거하고 저항성을 측정하고 소성을 반복하였다. 각 소성의 끝에서, 부품을 제거하고 저항성 값을 측정하였다. 시험 부품을 말단 기둥에 장착하고 디지탈 옴 측정기 (ohm-meter)에 전기적으로 연결시켰다. 온도를 25℃로 조정하였다. 밀리옴의 총 저항값을 비아필 전도체의 면적을 제외한 전도체 스퀘어의 총 수로 나누었다. 결과는 스퀘어 당 밀리옴으로 기록하였다.
소성 부품을 다이아몬드 절삭기를 사용하여 절단하고 연마하였으며, 당업자에게 널리 공지된 방식으로 주사 전자 현미경 (SEM)을 사용하여 미세구조를 취했 다.
도 2는 은 금속 시스템의 베리드 서펜틴 시험을 나타낸다. 베리드 서펜틴 시험 패턴은 유전 테이프 상에 인쇄되고 유전 테이프의 하나 이상의 층이 적층된 약 5000 스퀘어를 생성시키는 길이와 함께 폭 6 밀의 도선으로 구성되었다. 구조물을 약 3.5 시간 동안 전형적인 LTCC 소성 프로파일로 소성하였고, 저항성을 측정하였으며, 30분 후막 프로파일로 재소성하였다. 각 소성 후 저항성을 측정하였다.
본 발명에 유용한 전형적인 유전 "그린" 테이프는 미국 특허 제 6,147,019 호에 개시된 것을 포함한다. 추가로, 듀폰 제품인 943 호 그린 테이프TM 및 944 호 그린 테이프TM (이 아이 듀폰 디 네모아 앤 컴파니 (E.I. du Pont de Nemours and Company)에서 시판함)는 본 발명에 유용한 것의 추가적인 예이다.
실시예
하기 실시예에서, 표 1에 상세화한 유리 조성물을 사용하였다. 유리 A, B, C 및 D는 본 발명에 유용한 유리를 나타낸다.
유리 프릿 조성물
유리 조성물 (유리 프릿 조성물의 총 중량 백분율 중)
A B C D
이산화규소 30.0 55.0 33.1 56.5
삼산화알루미늄 10.1 14.0 6.7 9.1
산화붕소 8.0 7.5 0.0 4.5
산화바륨 26.1 0.0 23.1 0.0
산화칼슘 6.0 21.5 4.5 8.6
산화마그네슘 1.7 1.0 0.0 0.0
산화스트론튬 0.0 0.0 13.5 0.0
산화지르코늄 0.0 0.0 3.5 0.0
산화아연 10.0 0.0 15.6 0.0
산화납 0.0 0.0 0.0 17.2
알칼리산화물 0.0 0.5 0.0 4.1
산화티타늄/산화철 8.1 0.5 0.0 0.0
전도체 시스템 :
실시예 1 내지 11은 본 발명의 실시예를 나타내었다. 모든 제형물은 후막 조성물의 총 중량 백분율로 주어졌다. 하기에 나타낸 비박편 은 분말은 중량에 대한 평균 표면적의 비가 0.1 내지 2.0 m2/g이었다. 하기에 나타낸 팔라듐 금속 분말은 중량에 대한 평균 표면적의 비가 2.0 내지 15.0 m2/g이었다. 하기에 나타낸 백금 금속 분말은 중량에 대한 평균 표면적의 비가 약 10 내지 30 m2/g이었다. 금 금속 분말의 평균 입도 분포는 1 내지 4 미크론이었다.
실시예 1 : 금 비아필 전도체 - 1
금 분말 90.0
프릿 파우더 D 3.0
산화알루미늄 2.0
에틸 셀룰로오스/텍사놀 기재 매질 나머지 양
금 분말 PSD d50 약 2 - 3 ㎛
실시예 2 : 금 비아필 전도체 - 2
금 분말 89.8
산화알루미늄 2.1
기타 산화물 3.2
에틸 셀룰로오스/테르피네올 기재 매질 나머지 양
금 분말 PSD d50 약 1 - 2 ㎛
실시예 3 : 혼합 금속 시스템에 대한 팔라듐-은 전이 비아필 전도체
은 분말 86.5
팔라듐 분말 3.0
프릿 분말 D 0.8
에틸 셀룰로오스/텍사놀 기재 매질 나머지 양
팔라듐 분말 SA 약 1.1 - 1.7 m2/gm
은 분말 SA 약 0.1 - 1.5 m2/gm
실시예 4 : 혼합 금속 시스템에 대한 팔라듐-은-백금 전이 비아필 전도체
은 분말 82.2
팔라듐 분말 3.0
백금 5.1
프릿 분말 C 0.8
에틸 셀룰로오스/텍사놀 기재 매질 나머지 양
팔라듐 분말 SA 약 1.1 - 1.7 m2/gm
백금 분말 SA 약 0.7 - 1.2 m2/gm
실시예 5 : 와이어 본딩성/내부/접지판 금 전도체
금 분말 80.7
프릿 분말 C 0.8
에틸 셀룰로오스/테르피네올 기재 매질 나머지 양
금 분말 PSD d50 약 2 - 3 ㎛
실시예 6 : "혼합 금속 시스템"에 대한 와이어 본딩성 상부 전도체
금 분말 78.0
프릿 분말 C 0.7
에틸 셀룰로오스/테르피네올 기재 매질 나머지 양
금 분말 PSD d50 약 4 - 5 ㎛
실시예 7 : 금 내부 전도체
금 분말 80.7
프릿 분말 D 0.8
에틸 셀룰로오스/테르피네올 기재 매질 나머지 양
금 분말 PSD d50 약 2 - 3 ㎛
실시예 8 : 은 비아필 전도체 - 1
은 분말 90.0
프릿 분말 D 1.2
에틸 셀룰로오스/텍사놀 기재 매질 나머지 양
은 분말 SA 0.1 - 1.5 m2/gm
실시예 9 : 은 비아필 전도체 - 2
은 분말 89.5
프릿 분말 B 1.2
에틸 셀룰로오스/텍사놀 기재 매질 나머지 양
은 분말 SA 약 0.1 - 1.5 m2/gm
실시예 10 : 은 접지판 ＆ 내부 전도체
은 분말 80.6
프릿 분말 B 1.2
유기 금속 1.0
에틸 셀룰로오스/텍사놀 기재 매질 나머지 양
은 분말 SA 0.1 - 1.5 m2/gm
실시예 11 : 은 - 팔라듐 납땜성 상부 전도체
은 분말 53.5
팔라듐 분말 13.6
구리 비스무트 루테네이트 5.1
산화구리 0.5
에틸 셀룰로오스/테르피네올 기재 매질 나머지 양
박편 은 SA 약 0.60 - 0.90 m2/gm
탭 밀도 4.0 - 6.0 g/ml
도 1, 3 및 4에 본 발명의 다음 전도체 시스템의 데이지 체인 시험을 나타내었다. 도 1은 실시예 8 및 10에서와 동일한 은 전도체 조성물을 이용하였다. 도 3은 실시예 1, 5 및 7에서와 동일한 전도체를 이용하였다. 도 4는 실시예 4, 6 및 10에서와 동일한 전도체 시스템을 이용하였다.
도 2에 다음 전도체 시스템의 베리드 서펜틴 시험을 나타내었다. 실시예 10에서와 동일한 전도체를 사용한 결과 도 2가 생성되었다.
도 1, 2, 3, 및 4 모두는 소성 및 재소성 조건에 대한 전도체 시스템의 저항성 성능을 나타낸다. 나타낸 모든 전도체 시스템은 반복 재소성으로 적합한 성능을 보여주었다.
비교 실시예 12 : 대표적인 종래 기술
표준 상업용 LTCC 후막 전도체 제품 6142 호 및 6145 호 (이 아이 듀폰 디 네모아 앤 컴파니에서 시판함)를 저손실 LTCC 그린 테이프 상에 인쇄하고 표준 LTCC 소성 프로파일로 소성하였다. 부품 분석은 대부분의 부품이 저항성 판독을 획득하는 것에 실패하였음을 나타내었다. 실패한 부품의 주사 전자 현미경 사진을 찍은 결과 부분적으로 "용해된" 도선 및 도선 내 유전 성분으로 이루어진 연장된 결정의 성장이 관찰되었다. 일부 부품은 수용불가능한 수준의 고정항성을 나타내었다. 소성시, 이들 부품의 저항성은 더욱 증가하였다.
제안된 메카니즘은 다음과 같다. 표준 LTCC 전도체 조성물은 저손실 LTCC 유전 테이프에 존재하는 잔여 유리와 혼화될 수 있는 유리 결합제를 함유한다. 소성시, 유전성 성분이 전도체 내로 확산되어, 그 결과 저항성이 증가하고(하거나) 테이프 성분의 결정이 전도체 내에서 성장하여 전도체 경로의 차단을 일으키고(거나) 도선이 LTCC에 존재하는 저점도 잔여 유리에 "침하"한다.
도 1은 데이지 체인 (daisy chain) 시험을 이용하여 초기 소성 및 재소성 조건에 대한 은 전도체 시스템의 저항성 성능을 나타낸 그래프.
도 2는 베리드 서펜틴 (buried serpentine) 시험을 이용하여 초기 소성 및 재소성 조건에 대한 금 전도체 시스템의 저항성 성능을 나타낸 그래프.
도 3은 데이지 체인 시험을 이용하여 초기 소성 및 재소성 조건에 대한 금 전도체 시스템의 저항성 성능을 나타낸 그래프.
도 4는 데이지 체인 시험을 이용하여 초기 소성 및 재소성 조건에 대한 혼합 금속 전도체 시스템의 저항성 성능을 나타낸 그래프.

Claims (4)

  1. 후막 조성물의 총 중량 백분율을 기준으로
    (a) 귀금속, 귀금속의 합금 및 이들의 혼합물로부터 선택된 미분 입자 30 내지 98 중량％,
    (b) (1) 저온 동시소성 세라믹 회로의 소성 온도에서 비점도 (log n)가 6 내지 7.6인 1종 이상의 내화 유리 조성물 0.2 내지 20 중량％, (2) (ⅰ) 금속 산화물, (ⅱ) 금속 산화물 전구체, (ⅲ) 비산화 붕화물, (ⅳ) 비산화 규화물, 및 (ⅴ) 이들의 혼합물로부터 선택된 추가의 무기 결합제 0.1 내지 5 중량％, 및 (3) 이들의 혼합물로부터 선택된 1종 이상의 무기 결합제, 및
    (c) (a) 및 (b)가 분산되어 있는 유기 매질을 포함하고,
    상기 유리 조성물은 소성 조건에서 저온 동시소성 세라믹 기판 유리에 존재하는 잔여 유리와 비혼화성이거나 또는 부분적으로 혼화되는 것인 후막 조성물을 포함하고,
    상기 유리 프릿(들), 금속 분말 및(또는) 기타 소결 보조제가 소결되고 상기 유기 매질이 제거되도록 상기 조성물을 처리한, 저온 동시소성 세라믹 회로.
  2. a) 다수의 그린 테이프 층에 패턴화된 비아 어레이를 형성하고,
    b) 단계 (a)의 그린 테이프 층(들) 내 비아를 비아필 후막 조성물로 채우고,
    c) 단계 (b)의 비아필 그린 테이프 층 중 일부 또는 모두의 표면 위에 패턴 화된 후막 기능성 층을 인쇄하고,
    d) 단계 (c)의 그린 테이프 층의 최외곽 표면 위에 패턴화된 표면 후막 층을 인쇄하고,
    e) 단계 (d)의 인쇄된 그린 테이프 층을 적층하여 미소성 그린 테이프에 의해 분리된 다수의 미소성 상호연결 기능성 층을 포함하는 어셈블리를 형성하고,
    f) 단계 (e)의 어셈블리를 동시소성하는 것을 포함하며,
    상기 비아필 후막 조성물, 패턴화된 후막 기능성 층 및 표면 후막 중 하나 이상이,
    후막 조성물의 총 중량 백분율을 기준으로
    (g) 귀금속, 귀금속의 합금 및 이들의 혼합물로부터 선택된 미분 입자 30 내지 98 중량％,
    (h) (1) 저온 동시소성 세라믹 회로의 소성 온도에서 비점도 (log n)가 6 내지 7.6인 1종 이상의 내화 유리 조성물 0.2 내지 20 중량％, (2) (ⅰ) 금속 산화물, (ⅱ) 금속 산화물 전구체, (ⅲ) 비산화 붕화물, (ⅳ) 비산화 규화물, 및 (ⅴ) 이들의 혼합물로부터 선택된 추가의 무기 결합제 0.1 내지 5 중량％, 및 (3) 이들의 혼합물로부터 선택된 1종 이상의 무기 결합제, 및
    (i) (a) 및 (b)가 분산되어 있는 유기 매질을 포함하고,
    상기 유리 조성물은 소성 조건에서 저온 동시소성 세라믹 기판 유리에 존재하는 잔여 유리와 비혼화성이거나 또는 부분적으로 혼화되는 것인 후막 조성물
    을 이용하는 것인, 다층 회로 형성 방법.
  3. a) 다수의 그린 테이프 층에 패턴화된 비아 어레이를 형성하고,
    b) 단계 (a)의 그린 테이프 층(들) 내 비아를 비아필 후막 조성물로 채우고,
    c) 단계 (b)의 비아필 그린 테이프 층 중 일부 또는 모두의 표면 위에 패턴화된 후막 기능성 층을 인쇄하고,
    d) 단계 (c)의 인쇄된 그린 테이프 층을 적층하여 미소성 그린 테이프에 의해 분리된 다수의 미소성 상호연결 기능성 층을 포함하는 어셈블리를 형성하고,
    e) 단계 (d)의 어셈블리 위에 하나 이상의 패턴화된 표면 후막 조성물 층을 인쇄하고,
    f) 단계 (e)의 어셈블리 및 패턴화된 층(들)을 동시소성하는 것을 포함하며,
    상기 비아필 후막 조성물, 패턴화된 후막 기능성 층 및 표면 후막 중 하나 이상이,
    후막 조성물의 총 중량 백분율을 기준으로
    (g) 귀금속, 귀금속의 합금 및 이들의 혼합물로부터 선택된 미분 입자 30 내지 98 중량％,
    (h) (1) 저온 동시소성 세라믹 회로의 소성 온도에서 비점도 (log n)가 6 내지 7.6인 1종 이상의 내화 유리 조성물 0.2 내지 20 중량％, (2) (ⅰ) 금속 산화물, (ⅱ) 금속 산화물 전구체, (ⅲ) 비산화 붕화물, (ⅳ) 비산화 규화물, 및 (ⅴ) 이들의 혼합물로부터 선택된 추가의 무기 결합제 0.1 내지 5 중량％, 및 (3) 이들의 혼합물로부터 선택된 1종 이상의 무기 결합제, 및
    (i) (a) 및 (b)가 분산되어 있는 유기 매질을 포함하고,
    상기 유리 조성물은 소성 조건에서 저온 동시소성 세라믹 기판 유리에 존재하는 잔여 유리와 비혼화성이거나 또는 부분적으로 혼화되는 것인 후막 조성물
    을 이용하는 것인, 다층 회로 형성 방법.
  4. 제2항 또는 제3항 중 어느 한 항의 방법으로 형성된 다층 회로.
KR1020070105658A 2005-04-25 2007-10-19 후막 전도체 조성물 및 ｌｔｃｃ 회로 및 장치에서의 그의용도 KR100842468B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US67443305P 2005-04-25 2005-04-25
US60/674,433 2005-04-25
US11/398,337 2006-04-05
US11/398,337 US7611645B2 (en) 2005-04-25 2006-04-05 Thick film conductor compositions and the use thereof in LTCC circuits and devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060036565A Division KR100796892B1 (ko) 2005-04-25 2006-04-24 후막 전도체 조성물 및 ｌｔｃｃ 회로 및 장치에서의 그의용도

Publications (2)

Publication Number Publication Date
KR20070108117A true KR20070108117A (ko) 2007-11-08
KR100842468B1 KR100842468B1 (ko) 2008-07-01

Family

ID=36647809

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060036565A KR100796892B1 (ko) 2005-04-25 2006-04-24 후막 전도체 조성물 및 ｌｔｃｃ 회로 및 장치에서의 그의용도
KR1020070105658A KR100842468B1 (ko) 2005-04-25 2007-10-19 후막 전도체 조성물 및 ｌｔｃｃ 회로 및 장치에서의 그의용도

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020060036565A KR100796892B1 (ko) 2005-04-25 2006-04-24 후막 전도체 조성물 및 ｌｔｃｃ 회로 및 장치에서의 그의용도

Country Status (6)

Country Link
US (1) US7611645B2 (ko)
EP (1) EP1717855B1 (ko)
JP (1) JP4817951B2 (ko)
KR (2) KR100796892B1 (ko)
CN (1) CN1913044B (ko)
TW (1) TWI348711B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7611645B2 (en) 2005-04-25 2009-11-03 E. I. Du Pont De Nemours And Company Thick film conductor compositions and the use thereof in LTCC circuits and devices
US7666328B2 (en) * 2005-11-22 2010-02-23 E. I. Du Pont De Nemours And Company Thick film conductor composition(s) and processing technology thereof for use in multilayer electronic circuits and devices
US7736544B2 (en) * 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
WO2008133612A1 (en) * 2007-04-26 2008-11-06 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
JP2011502330A (ja) * 2007-10-18 2011-01-20 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 鉛フリーの伝導性組成物、および半導体デバイスの製造における使用方法：Ｍｇ含有添加剤
KR20100080614A (ko) * 2007-10-18 2010-07-09 이 아이 듀폰 디 네모아 앤드 캄파니 반도체 소자의 제조에 사용하기 위한 전도성 조성물 및 공정： Ｍｇ-함유 첨가제
JP2013516771A (ja) 2009-12-31 2013-05-13 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 低温同時焼成セラミックの回路およびデバイスで使用するための混合金属システム導体
JP5488282B2 (ja) * 2010-07-13 2014-05-14 昭栄化学工業株式会社 導電性ペースト
US8929054B2 (en) * 2010-07-21 2015-01-06 Cleanvolt Energy, Inc. Use of organic and organometallic high dielectric constant material for improved energy storage devices and associated methods
CN102030471B (zh) * 2010-10-18 2012-12-19 南京工业大学 一种低温共烧玻璃和陶瓷多层微电路基片及其制备方法
CN103534802A (zh) 2011-06-01 2014-01-22 E.I.内穆尔杜邦公司 用于高频应用的低温共烧陶瓷结构及其制造方法
US8841558B2 (en) 2011-08-02 2014-09-23 Medtronic Inc. Hermetic feedthrough
CN102263327A (zh) * 2011-08-04 2011-11-30 瑞声声学科技(深圳)有限公司 射频识别天线的制作方法
CN102437414A (zh) * 2011-08-04 2012-05-02 瑞声声学科技(深圳)有限公司 射频识别天线的制作方法
US8844103B2 (en) * 2011-09-01 2014-09-30 Medtronic, Inc. Methods for making feedthrough assemblies including a capacitive filter array
CN105283926B (zh) 2013-03-15 2019-05-10 克林伏特能源有限公司 利用有机和有机金属高介电常数材料改进能量存储设备中的电极和电流及其改进方法
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
EP2913139B1 (en) 2014-02-26 2019-04-03 Heraeus Precious Metals North America Conshohocken LLC A glass comprising molybdenum and lead in a solar cell paste
CN103906352A (zh) * 2014-04-07 2014-07-02 深圳市力磁电子有限公司 厚膜导电合成材料及制备多层电路的方法
CN104200865B (zh) * 2014-08-05 2017-09-05 上海蓝沛新材料科技股份有限公司 一种应用于低温共烧陶瓷的表面导电金浆及其制备方法
CN104157327B (zh) * 2014-08-05 2017-09-05 上海蓝沛新材料科技股份有限公司 一种应用于低温共烧陶瓷的灌孔导电金浆及其制备方法
JP2016195109A (ja) 2015-03-27 2016-11-17 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 金属化合物を含む導電性ペースト
KR20170132837A (ko) 2015-03-27 2017-12-04 헤레우스 도이칠란트 게엠베하 운트 코. 카게 산화물 첨가제를 포함하는 전기-전도성 페이스트
DE102016214265B4 (de) * 2016-08-02 2022-10-13 Vitesco Technologies GmbH Leiterplatte und Verfahren zur Herstellung einer solchen Leiterplatte
MX2021013235A (es) * 2019-06-10 2021-12-10 Ferro Corp Composicion resistiva de alta adhesion.
CN110752050A (zh) * 2019-10-28 2020-02-04 中国兵器工业集团第二一四研究所苏州研发中心 一种高温共烧陶瓷用可焊接的导电铂浆配方及制备方法
CN111328192A (zh) * 2020-02-18 2020-06-23 深圳市百柔新材料技术有限公司 加法制造玻璃基板pcb板及led显示器的方法
FI129542B (en) * 2020-12-16 2022-04-14 Oulun Yliopisto Preparation of electro-ceramic composite
CN113035406B (zh) * 2021-03-10 2022-08-26 安徽华封电子科技有限公司 一种用于低温共烧陶瓷基板的过渡导体浆料及其制备方法
CN114122664B (zh) * 2021-11-19 2022-10-11 中国兵器工业集团第二一四研究所苏州研发中心 一种基于LTCC的耦合3dB电桥的制作方法
CN115036056B (zh) * 2022-08-11 2022-11-01 西安拓库米电子科技有限公司 一种高可焊性厚膜导体浆料

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB772675A (en) 1953-09-02 1957-04-17 Du Pont Adhesion promoters
US3654095A (en) * 1970-08-06 1972-04-04 Bell Telephone Labor Inc Electrolytic production of multicolored prints
JPH0231446B2 (ja) * 1981-08-03 1990-07-13 Ii Ai Deyuhon De Nimoasu Ando Co Atsumakudotaisoseibutsu
US4381945A (en) * 1981-08-03 1983-05-03 E. I. Du Pont De Nemours And Company Thick film conductor compositions
EP0132810A1 (en) * 1983-07-25 1985-02-13 E.I. Du Pont De Nemours And Company Borosilicate glass composition
US4532075A (en) 1984-08-10 1985-07-30 E. I. Du Pont De Nemours And Company Thick film conductor composition
US4654095A (en) 1985-03-25 1987-03-31 E. I. Du Pont De Nemours And Company Dielectric composition
JPS63292504A (ja) * 1987-05-26 1988-11-29 Matsushita Electric Works Ltd 導体ペ−スト
US4880567A (en) * 1987-08-20 1989-11-14 General Electric Company Thick film copper conductor inks
US5298330A (en) * 1987-08-31 1994-03-29 Ferro Corporation Thick film paste compositions for use with an aluminum nitride substrate
JPH0772092B2 (ja) * 1988-02-10 1995-08-02 日本特殊陶業株式会社 低温焼成基板
US4906404A (en) * 1988-11-07 1990-03-06 Dai-Ichi Kogyo Seiyaku Co., Ltd. Copper conductor composition
JP3121822B2 (ja) * 1989-09-21 2001-01-09 ティーディーケイ株式会社 導体ペーストおよび配線基板
DE69115100T2 (de) 1990-04-12 1996-05-15 Du Pont Gold enthaltende leitende Zusammensetzung.
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JPH06223618A (ja) * 1993-01-27 1994-08-12 Sumitomo Metal Mining Co Ltd 厚膜導体ペースト
US5378408A (en) * 1993-07-29 1995-01-03 E. I. Du Pont De Nemours And Company Lead-free thick film paste composition
US5518663A (en) * 1994-12-06 1996-05-21 E. I. Du Pont De Nemours And Company Thick film conductor compositions with improved adhesion
JP3684430B2 (ja) * 1994-12-28 2005-08-17 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 厚膜抵抗体組成物
JP3209089B2 (ja) * 1996-05-09 2001-09-17 昭栄化学工業株式会社 導電性ペースト
US5948536A (en) * 1996-05-10 1999-09-07 Tdk Corporation Glass composition for substrates with a built-in lead base dielectric material, and multilayer substrate with a built-in capacitor
US5744232A (en) * 1996-07-11 1998-04-28 Northrop Grumman Corporation Low loss, thick film metallizations for multilayer microwave packaging
TW524786B (en) * 1998-01-23 2003-03-21 Du Pont Glass composition, castable dielectric composition and tape composition made therewith
JP3595152B2 (ja) * 1998-02-27 2004-12-02 京セラ株式会社 配線基板およびその製造方法
US6124224A (en) * 1998-09-02 2000-09-26 Ferro Corporation High temperature sealing glass
JP3460657B2 (ja) * 2000-01-31 2003-10-27 株式会社村田製作所 多層配線回路板用感光性ガラスペースト及び多層配線回路板の製造方法
JP2002226259A (ja) * 2000-11-29 2002-08-14 Murata Mfg Co Ltd セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法
GB0108886D0 (en) * 2001-04-09 2001-05-30 Du Pont Conductor composition II
JP4646468B2 (ja) * 2001-09-25 2011-03-09 京セラ株式会社 貫通導体用組成物
JP4351050B2 (ja) * 2001-10-09 2009-10-28 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 窒化アルミニウム基板上で使用するための厚膜導体組成物
US6835682B2 (en) * 2002-06-04 2004-12-28 E. I. Du Pont De Nemours And Company High thermal expansion glass and tape composition
JP2004039355A (ja) * 2002-07-02 2004-02-05 Sumitomo Metal Mining Co Ltd 導電性組成物
US7303698B2 (en) * 2003-11-19 2007-12-04 E.I. Du Pont De Nemours And Company Thick film conductor case compositions for LTCC tape
US7176152B2 (en) * 2004-06-09 2007-02-13 Ferro Corporation Lead-free and cadmium-free conductive copper thick film pastes
US6982864B1 (en) * 2004-06-09 2006-01-03 Ferro Corporation Copper termination inks containing lead free and cadmium free glasses for capacitors
US7339780B2 (en) * 2004-06-09 2008-03-04 Ferro Corporation Copper termination inks containing lead free and cadmium free glasses for capacitors
US20060009036A1 (en) * 2004-07-12 2006-01-12 Bacher Rudolph J High thermal cycle conductor system
US20060163768A1 (en) * 2005-01-26 2006-07-27 Needes Christopher R Multi-component LTCC substrate with a core of high dielectric constant ceramic material and processes for the development thereof
US7611645B2 (en) 2005-04-25 2009-11-03 E. I. Du Pont De Nemours And Company Thick film conductor compositions and the use thereof in LTCC circuits and devices

Also Published As

Publication number Publication date
EP1717855B1 (en) 2015-07-01
CN1913044B (zh) 2011-10-12
JP4817951B2 (ja) 2011-11-16
KR100842468B1 (ko) 2008-07-01
KR100796892B1 (ko) 2008-01-22
US7611645B2 (en) 2009-11-03
JP2006344938A (ja) 2006-12-21
TWI348711B (en) 2011-09-11
EP1717855A1 (en) 2006-11-02
KR20060112617A (ko) 2006-11-01
TW200707465A (en) 2007-02-16
CN1913044A (zh) 2007-02-14
US20070235694A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
KR100842468B1 (ko) 후막 전도체 조성물 및 ｌｔｃｃ 회로 및 장치에서의 그의용도
KR100791208B1 (ko) 마이크로파 어플리케이션에서의 ｌｔｃｃ 테이프를 위한후막 전도체 페이스트 조성물
US5283104A (en) Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
KR101154928B1 (ko) 무연 및 무카드뮴 도전성 구리 후막 페이스트
US4861646A (en) Co-fired metal-ceramic package
US7722732B2 (en) Thick film paste via fill composition for use in LTCC applications
EP0304309A1 (en) Thick film copper conductor inks
EP1505040B1 (en) Thick film dielectric compositions for use on aluminium nitride substrates
US9307649B2 (en) Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices
US4810420A (en) Thick film copper via-fill inks
US5011530A (en) Metallizing composition for use with ceramics
JPH03108203A (ja) 導体ペーストおよび配線基板
US7740725B2 (en) Thick film conductor paste composition for LTCC tape in microwave applications
EP1509479B1 (en) Ltcc tape composition
JP3934811B2 (ja) 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JPH06338686A (ja) 多層基板の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20071019

Patent event code: PA01071R01D

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080109

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080403

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080624

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080624

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110519

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120517

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120517

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee