KR20230082278A

KR20230082278A - 인쇄회로기판 및 그 제조방법

Info

Publication number: KR20230082278A
Application number: KR1020210170044A
Authority: KR
Inventors: 최재웅; 지윤제; 이승은; 김용훈
Original assignee: 삼성전기주식회사
Priority date: 2021-12-01
Filing date: 2021-12-01
Publication date: 2023-06-08
Also published as: US11963311B2; US20230171900A1; CN116234168A

Abstract

본 개시는 복수의 절연층, 복수의 배선층, 및 복수의 비아층을 포함하며, 상기 복수의 절연층 중 일부를 관통하는 캐비티를 가지는 배선기판; 상기 캐비티에 배치되며, 상기 복수의 배선층 중 적어도 하나와 전기적으로 연결되는 외부전극을 포함하는 수동부품; 및 상기 캐비티의 상기 수동부품 상에 배치되며, 상기 외부전극과 전기적으로 연결되는 하나 이상의 회로층을 포함하는 브리지; 를 포함하는, 인쇄회로기판과 그 제조방법에 관한 것이다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD FOR TME SAME}

본 개시는 다이-투-다이 연결을 위한 브리지 등이 배치될 수 있는 캐비티가 형성된 인쇄회로기판에 관한 것이다.

최근 세트(Set)의 고사양화 및 HBM(High Bandwidth Memory) 채용 등으로 다이 투 다이의 전기적 연결을 위한 인터포저(Interposer) 시장이 성장하고 있으며, 현재는 인터포저의 재료로 실리콘이 주류를 이루고 있다. 다만, 실리콘계 인터포저의 경우 인터포저 자체의 재료적인 비용이 클 뿐만 아니라, TSV(Through Silicon Via) 형성이 복잡하고 비용도 크다는 문제점이 있다.

이를 해결하기 위하여, 다이 투 다이의 전기적 연결이 가능한 실리콘계 인터커넥트 브리지(interconnect bridge)를 포함하는 기판이 개발되고 있다. 다만, 실리콘계 인터커넥트 브리지의 경우 브리지의 실리콘 재료와 기판의 올가닉 재료간의 CTE(Coefficient of Thermal Expansion) 미스매치에 의한 신뢰성 이슈가 존재하며, 또한 파워 인테그리티(Power Integrity) 특성이 저하되는 문제가 있다.

본 개시의 여러 목적 중 하나는 다이-투-다이의 인터커넥션이 가능한 브리지가 배치될 수 있는 인쇄회로기판을 제공하는 것이다.

본 개시의 여러 목적 중 다른 하나는 원가를 낮출 수 있는 인쇄회로기판을 제공하는 것이다.

본 개시의 어려 목적 중 다른 하나는 파워 인테그리티 특성을 개선할 수 있는 인쇄회로기판을 제공하는 것이다.

본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 기판의 캐비티에 수동부품을 먼저 배치하고, 이후 기판의 캐비티의 수동부품 상에 브리지를 배치하며, 이를 이용하여 기판 상에 배치되는 다이들을 연결하는 것이다.

예를 들면, 일례에 따른 인쇄회로기판은 복수의 절연층, 복수의 배선층, 및 복수의 비아층을 포함하며, 상기 복수의 절연층 중 일부를 관통하는 캐비티를 가지는 배선기판; 상기 캐비티에 배치되는 수동부품; 및 상기 캐비티의 상기 수동부품 상에 배치되는 브리지; 를 포함하는 것일 수 있다.

예를 들면, 일례에 따른 인쇄회로기판의 제조방법은 복수의 절연층, 복수의 배선층, 및 복수의 비아층을 포함하는 배선기판을 준비하는 단계; 상기 복수의 절연층 중 일부를 관통하는 캐비티를 형성하는 단계; 및 상기 캐비티에 수동부품 및 브리지를 배치하는 단계; 를 포함하며, 상기 수동부품 및 브리지를 배치하는 단계에서, 상기 브리지는 상기 수동부품 상에 배치되는 것일 수 있다.

본 개시의 여러 효과 중 일 효과로서 다이-투-다이의 인터커넥션이 가능한 브리지가 배치될 수 있는 인쇄회로기판을 제공할 수 있다.

본 개시의 여러 효과 중 다른 일 효과로서 원가를 낮출 수 있는 인쇄회로기판을 제공할 수 있다.

본 개시의 어려 효과 중 다른 일 효과로서 파워 인테그리티 특성을 개선할 수 있는 인쇄회로기판을 제공할 수 있다.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 BGA 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 4는 실리콘 인터포저 패키지가 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 5는 유기 인터포저 패키지가 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 일례에 따른 인쇄회로기판을 개략적으로 나타낸 단면도다.
도 7은 일례에 따른 인쇄회로기판의 탑-뷰를 개략적으로 나타낸 평면도다.
도 8a 내지 도 8i는 일례에 따른 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 9는 다른 일례에 따른 인쇄회로기판을 개략적으로 나타낸 단면도다.
도 10은 다른 일례에 따른 인쇄회로기판의 탑-뷰를 개략적으로 나타낸 평면도다.
도 11a 내지 도 11f는 다른 일례에 따른 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.

이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.

전자기기

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.

도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.

칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러, 어플리케이션 프로세서, 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩; 등이 포함되나, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 칩 관련부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.

네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.

기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 서로 조합될 수도 있음은 물론이다.

전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.

전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.

도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.

도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 내부에 수용되어 있다. 부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 부품 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 부품 패키지(1121)는 능동부품 및/또는 수동부품을 포함하는 전자부품이 표면실장 배치된 인쇄회로기판 형태일 수 있다. 또는, 부품 패키지(1121)는 능동부품 및/또는 수동부품이 내장된 인쇄회로기판 형태일 수도 있다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.

유기 인터포저를 포함하는 반도체 패키지

일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.

반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.

이하에서는, 도면을 참조하여 이러한 패키징 기술로 제조되는 유기 인터포저를 포함하는 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.

도 3은 BGA 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.

반도체칩 중 그래픽스 프로세싱 유닛(GPU: Graphics Processing Unit)과 같은 어플리케이션 스페셔픽 집적회로(ASIC: Application Specific Integrated Circuit)는 칩 하나 하나의 가격이 매우 높기 때문에 높은 수율로 패키징을 진행하는 것이 매우 중요하다. 이러한 목적으로, 반도체칩의 실장 전에 수천 내지 수십 만개의 접속패드를 재배선할 수 있는 볼 그리드 어레이(BGA: Ball Grid Array) 기판(2210) 등을 먼저 준비하고, GPU(2220) 등의 고가의 같은 반도체칩을 후속적으로 BGA 기판(2210) 상에 표면 실장 기술(SMT: Surface Mounting Technology) 등으로 실장 및 패키징하고, 그 후 최종적으로 메인보드(2110) 상에 실장하고 있다.

한편, GPU(2220)의 경우 고대역폭 메모리(HBM: High Bandwidth Memory)와 같은 메모리(Memory)와의 신호 경로를 최소화하는 것이 필요하며, 이를 위하여 HBM(2240)과 같은 반도체칩을 인터포저(2230) 상에 실장한 후 패키징하고, 이를 GPU(2220)이 실장된 패키지 상에 패키지 온 패키지(POP: Package on Package) 형태로 적층하여 사용하는 것이 이용되고 있다. 다만, 이 경우 장치의 두께가 지나치게 두꺼워 지는 문제가 있으며, 신호 경로 역시 최소화하기에는 한계가 있다.

도 4는 실리콘 인터포저 패키지가 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.

상술한 문제점을 해결하기 위한 방안으로, 실리콘 인터포저(2250) 상에 GPU(2220)와 같은 제1반도체칩과 HBM(2240)과 같은 제2반도체칩을 나란하게(Side-by-Side) 표면 실장한 후 패키징하는 인터포저 기술로 유기 인터포저를 포함하는 반도체 패키지(2310)를 제조하는 것을 고려해볼 수 있다. 이 경우 인터포저(2250)를 통하여 수천 내지 수십만개의 접속패드를 갖는 GPU(2220)와 HBM(2240)을 재배선할 수 있음은 물론이며, 이들을 최소한의 경로로 전기적으로 연결할 수 있다. 또한, 이러한 유기 인터포저를 포함하는 반도체 패키지(2310)를 다시 BGA 기판(2210) 등에 실장하여 재배선하면, 최종적으로 메인보드(2110)에 실장할 수 있다. 다만, 실리콘 인터포저(2250)의 경우 실리콘 관통 비아(TSV: Through Silicon Via) 등의 형성이 매우 까다로울 뿐 아니라, 제조 비용 역시 상당한바, 대면적화 및 저 코스트화에 불리하다.

도 5는 유기 인터포저 패키지가 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.

상술한 문제점을 해결하기 위한 방안으로, 실리콘 인터포저(2250) 대신 유기 인터포저(2260)를 이용하는 것을 고려해볼 수 있다. 예컨대, 유기 인터포저(2260) 상에 GPU(2220)와 같은 제1반도체칩과 HBM(2240)과 같은 제2반도체칩을 나란하게 표면 실장한 후 패키징하는 인터포저 기술로 유기 인터포저를 포함하는 반도체 패키지(2320)를 제조하는 것을 고려해볼 수 있다. 이 경우 인터포저(2260)를 통하여 수천 내지 수십만개의 접속패드를 갖는 GPU(2220)와 HBM(2240)을 재배선할 수 있음은 물론이며, 이들을 최소한의 경로로 전기적으로 연결할 수 있다. 또한, 이러한 유기 인터포저를 포함하는 반도체 패키지(2310)를 다시 BGA 기판(2210) 등에 실장하여 재배선하면, 최종적으로 메인보드(2110)에 실장할 수 있다. 또한, 대면적화 및 저 코스트화에 유리하다.

한편, 이러한 유기 인터포저를 포함하는 반도체 패키지(2320)의 경우 인터포저(2260) 상에 반도체칩(2220, 2240)을 실장한 후 이를 몰딩하는 패키지 공정을 수행하여 제조한다. 이는 몰딩 공정을 진행하지 않으면 핸들링이 되지 않아 BGA 기판(2210) 등과 연결할 수 없기 때문이며, 따라서 몰딩을 통해 강성을 유지하고 있다. 다만, 몰딩 공정을 진행하는 경우, 상술한 바와 같이 인터포저(2260) 및 반도체칩(2220, 2240)의 몰딩재와의 열팽창계수(CTE) 불일치 등의 이유로 워피지 발생, 언더필수지 채움성 악화, 다이와 몰딩재간 크랙 발생 등의 문제가 발생할 수 있다.

브리지 및 수동부품을 포함하는 인쇄회로기판

이하에서는, 다이들의 인터커넥션이 가능한 브리지 및 파워 인테그리티 특성을 개선할 수 있는 수동부품 등이 배선기판의 캐비티에 배치되는 새로운 구조의 인쇄회로기판에 대하여 도면을 참조하여 설명한다.

이하에서 설명하는 인쇄회로기판을 반도체 패키지의 BGA 기판 등으로 이용하는 경우, 상술한 별도의 인터포저는 필요에 따라서 생략할 수 있다.

도 6은 일례에 따른 인쇄회로기판을 개략적으로 나타낸 단면도다.

도 7은 일례에 따른 인쇄회로기판의 탑-뷰를 개략적으로 나타낸 평면도다.

도면을 참조하면, 일례에 따른 인쇄회로기판(100A)은 복수의 절연층(111a, 111b, 111c, 111d, 111e)과 복수의 배선층(112a, 112b, 112c)과 복수의 비아층(113a, 113b, 113c)을 포함하며 복수의 절연층(111a, 111b, 111c, 111d, 111e) 중 일부를 관통하는 캐비티(C1, C2)를 가지는 배선기판(110A), 캐비티(C1, C2)에 배치되는 수동부품(120), 및 캐비티(C1, C2)의 수동부품(120) 상에 배치되는 브리지(130)를 포함한다.

필요에 따라서, 일례에 따른 인쇄회로기판(100A)은 배선기판(110A) 상에 서로 나란하게 이격되어 배치되며 브리지를 통하여 서로 전기적으로 연결되는 복수의 다이(140, 150)를 더 포함할 수 있다. 예컨대, 패키지 구조일 수 있다.

이와 같이, 일례에 따른 인쇄회로기판(100A)은 브리지(130)를 포함하는바 실장되는 다이-투-다이의 인터커넥션을 보다 효과적으로 구현할 수 있다. 또한, 배선기판(110A)의 캐비티(C1, C2)에 브리지(130)를 배치하는 등 비교적 간단하게 브리지(130)를 실장할 수 있는바, 공정 난이도를 줄일 수 있으며, 원가 절감도 가능할 수 있다. 또한, 캐비티(C1, C2)에 브리지(130)와 함께 수동부품(120)을 배치하는바, 파워 인테그리티 특성 등을 안정적으로 향상시킬 수 있다. 특히, 캐비티(C1, C2)의 수동부품(120) 상에 브리지(130)가 수직으로 적층되어 배치되는바, 다이 실장 후의 전기적 연결 경로가 수직 형태로 매우 짧을 수 있으며, 따라서 파워 인테그리티 특성 등을 효과적으로 향상시킬 수 있다.

한편, 캐비티(C1, C2)는 수동부품(120)이 배치되는 제1캐비티(C1), 및 제1캐비티(C1) 상에 위치하며 브리지(130)가 배치되는 제2캐비티(C2)를 포함할 수 있다. 제2캐비티(C2)는 평면 상에서 제1캐비티(C1)보다 면적이 더 클 수 있다. 이러한 관점에서, 제1캐비티(C1)와 제2캐비티(C2) 각각의 외측벽은 단면 상에서 서로 단차를 가질 수 있다. 예를 들면, 제1캐비티(C1)와 제2캐비티(C2)는 다단 구조일 수 있다. 이 경우, 수동부품(120)의 실장 후에도 평탄화가 가능하며, 브리지(130) 실장에서 발생할 수 있는 리스크들, 예를 들면, 다이(140, 150) 실장으로 인한 압력 부하로 브리지(130)가 파손되는 것 등을 해소할 수 있다.

본 개시에서, 단면 상에서의 의미는 대상물을 수직하게 절단하였을 때의 단면 형상, 또는 대상물을 사이드-뷰로 보았을 때의 단면 형상을 의미할 수 있다. 또한, 평면 상에서의 의미는 대상물을 수평하게 절단 하였을 때의 형상, 또는 대상물을 탑-뷰 또는 바텀-뷰로 보았을 때의 평면 형상일 수 있다.

또한, 제1캐비티(C1)는 복수의 제1캐비티(C1)일 수 있으며, 수동부품(120)은 복수의 제1캐비티(C1)에 배치되는 복수의 수동부품(120)일 수 있다. 수동부품(120) 각각은 제1캐비티(C1) 각각에 배치될 수 있으나, 이에 한정되는 것은 아니며, 필요에 따라서는 둘 이상의 수동부품(120)이 하나의 제1캐비티(C1)에 함께 배치될 수도 있다. 이때, 복수의 제1캐비티(C1) 사이에는 절연층(111b)의 적어도 일부가 배치될 수 있다. 따라서, 브리지(130)가 보다 안정적으로 배치될 수 있다.

또한, 수동부품(120)의 외부전극(125)의 하부는 제1캐비티(C1)의 바닥면으로 노출되는 배선층(112b)과 제1도전성 접착제(161)로 접합될 수 있다. 또한, 수동부품(120)의 외부전극(125)의 상부는 브리지(130)의 최하측에 배치되는 회로층(132)과 제2도전성 접착제(162)로 접합될 수 있다. 제1 및 제2도전성 접착제(161, 162)는 각각 솔더(Solder)를 포함할 수 있으나, 이에 한정되는 것은 아니다. 이를 통하여, 배선기판(110A)과 수동부품(120)과 브리지(130)가 수직하게 물리적으로, 그리고 전기적으로 서로 연결될 수 있다.

또한, 브리지(130)는 유기 절연물질을 포함하는 바디를 가질 수 있다. 예를 들면, 브리지(130)는 유기 브리지일 수 있다. 따라서, 배선기판(110A)에 배치되더라도 실리콘 브리지와 달리 CTE 미스매치에 의한 신뢰성 문제가 거의 발생하지 않을 수 있다. 또한, 브리지(130) 형성을 위한 공정 난이도 및 원가도 낮출 수 있다. 미세회로 형성을 위하여 유기 절연물질로는 감광성 절연물질(PID: Photo Image-able Dielectric)을 이용할 수 있으나, 이에 한정되는 것은 아니다.

또한, 하나 이상의 회로층(132)은 복수의 배선층(112a, 112b, 112c)보다 밀도가 높을 수 있다. 예를 들면, 하나 이상의 회로층(132)은 복수의 배선층(112a, 112b, 112c)보다 L/S(Line/Space) 및/또는 두께가 더 작은, 고밀도 회로일 수 있다. 따라서, 다이-투-다이의 인터커넥션에 효과적일 수 있다. 이러한 관점에서, 브리지(130)의 비아층(133)은 배선기판(110A)의 비아층(113a, 113b, 113c)보다 파인 피치(Fine Pitch)로 형성될 수 있다. 따라서, 고밀도로 설계에 용이할 수 있다.

한편, 수동부품(120)은 칩 형태를 가질 수 있다. 예를 들면, 칩 형태의 적층 세라믹 캐패시터(MLCC)를 포함할 수 있다. 따라서, 배선기판(110A)이 별도로 제조될 수 있으며, 실장 공정이 비교적 간단할 수 있다.

이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(100A)의 구성요소에 대하여 보다 자세히 설명한다.

배선기판(110A)은 복수의 절연층(111a, 111b, 111c, 111d, 111e)과 복수의 배선층(112a, 112b, 112c)과 복수의 비아층(113a, 113b, 113c)을 포함한다. 배선기판(110A)은 코어(Cored) 형태일 수 있다. 예를 들면, 배선기판(110A)은 코어 절연층(111a), 코어 절연층(111a)의 양면에 배치되는 제1배선층(112a), 코어 절연층(111a)을 관통하며 양측의 제1배선층(112a)을 전기적으로 연결하는 제1비아층(113a), 코어 절연층(111a)의 상측으로 빌드업된 한층 이상의 제1빌드업 절연층(111b), 제1빌드업 절연층(111b) 상에 각각 배치된 한층 이상의 제2배선층(112b), 제1빌드업 절연층(111b)을 각각 관통하는 한층 이상의 제2비아층(113b), 코어 절연층(111a)의 하측으로 빌드업된 한층 이상의 제2빌드업 절연층(111c), 제2빌드업 절연층(111c) 상에 각각 배치된 한층 이상의 제3배선층(112c), 제2빌드업 절연층(111c)을 각각 관통하는 한층 이상의 제3비아층(113c), 제1빌드업 절연층(111b) 상에 배치된 제1패시베이션층(111d), 및 제2빌드업 절연층(111c) 상에 배치된 제2패시베이션층(111e)을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 필요에 따라서는 코어리스(Coreless) 형태일 수도 있다.

코어 절연층(111a)은 배선기판(110A)의 코어층으로 기능할 수 있으며, 강성을 부여할 수 있다. 코어 절연층(111a)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 실리카 등의 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(Prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 코어 절연층(111a)은 CCL(Copper Clad Laminate)를 통하여 도입될 수 있다. 코어 절연층(111a)은 빌드업 절연층(111b, 111c) 대비 모듈러스가 클 수 있으나, 이에 한정되는 것은 아니다. 코어 절연층(111a)은 빌드업 절연층(111b, 111c) 각각의 층보다 두께가 두꺼울 수 있다.

빌드업 절연층(111b, 111c)은 코어 절연층(111a)을 중심으로 양측으로 빌드업을 위하여 도입될 수 있다. 빌드업 절연층(111b, 111c)의 재료 역시 특별히 한정되지 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 실리카 등의 무기필러와 혼합되거나, 또는 무기필러의 심재에 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 빌드업 절연층(111b, 111c)은 코어 절연층(111a)을 기준으로 양측으로 동일하게 빌드업 될 수 있으며, 따라서 동일한 층수를 가질 수 있다. 구체적인 층수는 특별히 한정되지 않으며, 설계에 따라서 다양하게 변경될 수 있다.

패시베이션층(111d, 111e)은 배선기판(110A)의 양측의 최외측에 배치되어, 배선기판(110A)의 내부 구성요소를 보호할 수 있다. 패시베이션층(111d, 111e)에는 각각 배선층(112b, 112c)의 일부를 노출시키는 개구가 복수개 형성될 수 있다. 패시베이션층(111d, 111e)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 솔더레지스트(Solder Resist)가 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, ABF 등이 사용될 수도 있다.

배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라서 배선기판(110A) 내에서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다. 배선층(112a, 112b, 112c)의 형성물질로는 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다. 이들은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있다.

비아층(113a, 113b, 113c)은 서로 다른 층에 형성된 배선층(112a, 112b, 112c)을 전기적으로 연결시킬 수 있으며, 그 결과 배선기판(110A) 내에 전기적 경로를 형성시킬 수 있다. 비아층(113a, 113b, 113c)은 해당 층의 설계 디자인에 따라서 배선기판(110A) 내에서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 비아층(113a, 113b, 113c) 각각은 복수의 접속비아를 포함할 수 있다. 비아층(113a, 113b, 113c) 각각의 접속비아는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로 금속 물질을 포함할 수 있다. 이들은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있다. 비아층(113a, 113b, 113c) 각각의 접속비아는 도전성 물질로 채워진 타입일 수 있으나, 이에 한정되는 것은 아니며, 비아홀의 벽면을 따라서 도전성 물질이 배치된 컨포멀 타입일 수도 있다. 제1비아층(113a)의 접속비아는 각각 모래시계, 원기둥 등의 형상을 가질 수 있으며, 제2 및 제3비아층(113b, 113c) 각각의 접속비아는 서로 반대 방향의 테이퍼 형상을 가질 수 있다.

캐비티(C1, C2)는 배선기판(110A)의 다이(140, 150)가 실장되는 상부 영역, 예를 들면, 빌드업 절연층(111b) 및/또는 패시베이션층(111d)에 형성될 수 있다. 제1캐비티(C1)는 복수 개일 수 있으며, 각각 빌드업 절연층(111b)의 일부를 관통할 수 있다. 제2캐비티(C2)는 빌드업 절연층(111b)의 일부와 패시베이션층(111d)을 관통할 수 있다. 평면 상에서 제1캐비티9C1)와 제2캐비티(C2)는 각각 사각 형태일 수 있으나, 이에 한정되는 것은 아니며, 다른 형태를 가질 수도 있다.

필요에 따라서, 패시베이션층(111d, 111e)의 개구 상에는 각각 노출되는 배선층(112b, 112c)과 연결되는 범프층(114, 115)이 배치될 수 있다. 범프층(114, 115)은 각각 패드와 비아로 구성되는 복수의 범프를 포함할 수 있다. 범프층(114, 115)을 통하여 솔더 접합이 보다 용이해질 수 있다. 범프층(114, 115)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로 금속 물질을 포함할 수 있다. 이들은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있다.

수동부품(120)은 전원공급 안정성 등을 제공할 수 있다. 수동부품(120)은 복수 개일 수 있으며, 각각 제1캐비티(C1)에 배치될 수 있다. 복수의 수동부품(120)은 서로 동일하거나 상이할 수 있다. 복수의 수동부품(120)은 각각 외부전극(125)을 가질 수 있다. 예를 들면, 복수의 수동부품(120)은 각각 독립된 칩 타입의 수동부품일 수 있다. 이러한 칩 타입의 수동부품의 종류로는, 예를 들면, 칩 타입의 캐패시터, 칩 타입의 인덕터 등을 들 수있으나, 이에 한정되는 것은 아니다.

수동부품(120)은 도전성 접착제(161, 162)를 통하여 배선기판(110A) 및 브리지(130)와 상하로 연결될 수 있다. 이때, 도전성 접착제(161, 162)는 각각 저융점 금속을 포함하는 페이스트, 예를 들면, 주석(Sn)-알루미늄(Al)-구리(Cu) 등의 솔더를 포함하는 페이스트로 형성될 수 있으나, 이에 한정되는 것은 아니다. 그 외에도, 기타 공지의 도전성 페이스트를 이용할 수도 있다.

브리지(130)는 다이-투-다이의 인터커넥션 등을 제공할 수 있다. 브리지(130)는 제2캐비티(C)에 배치될 수 있다. 브리지(130)는 실리콘 다이옥사이드를 절연바디로 하며 증착공정 등을 통하여 회로층을 형성하여 제조되는 실리콘 브리지, 유기 절연재료를 절연바디로 하며 도금공정 등을 통하여 회로층을 형성하여 제조되는 유기 브리지 등일 수 있으며, 바람직하게는 유기 브리지일 수 있으나, 이에 한정되는 것은 아니다. 브리지(130)는 하나 이상의 절연층(131)과 하나 이상의 회로층(132)과 하나 이상의 비아층(133)을 포함할 수 있다.

절연층(131)은 브리지(130)의 바디를 제공할 수 있다. 절연물질을 포함할 수 있으며, 이때 절연물질은 감광성 절연물질(PID)일 수 있다. 절연층(131)의 재료로 감광성 절연물질(PID)을 사용하는 경우, 절연층(121)의 두께를 최소화할 수 있으며, 포토 비아홀을 형성할 수 있는바, 회로층(132)과 비아층(133)을 용이하게 고밀도로 설계할 수 있다. 다만, 재료가 이에 한정되는 것은 아니며, 그 외에도 다른 유기 절연물질이 사용될 수 있다. 절연층(131)의 층수는 특별히 제한되지 않으며, 설계에 따라서 다양하게 변경될 수 있다. 절연층(131)은 서로 경계가 구분될 수도 있고, 불확실할 수도 있다.

회로층(132)은 다이-투-다이의 인터커넥션 경로를 제공할 수 있다. 회로층(132)은 해당 층의 설계에 따라서 다양한 기능을 수행할 수 있으며, 적어도 신호 패턴을 포함할 수 있다. 회로층(132)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 포함할 수 있다. 이들은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있다. 회로층(132)의 층수 역시 특별히 제한되지 않으며, 설계에 따라서 다양하게 변경될 수 있다.

비아층(133)은 서로 다른 층에 형성된 회로층(132)을 전기적으로 연결시킬 수 있으며, 그 결과 브리지(130) 내에 전기적 경로를 제공할 수 있다. 비아층(133)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있으며, 적어도 신호 비아를 포함할 수 있다. 비아층(133) 각각은 복수의 접속비아를 포함할 수 있다. 비아층(133) 각각의 접속비아는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로 금속 물질을 포함할 수 있다. 이들은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있다. 비아층(133) 각각의 접속비아는 도전성 물질로 채워진 타입이거나, 또는 비아의 벽면을 따라서 도전성 물질이 배치된 컨포멀 타입일 수 있다. 비아층(133) 각각의 접속비아는 서로 동일한 방향의 테이퍼 형상을 가질 수 있다.

다이(140, 150)는 각각 반도체칩일 수 있다. 반도체칩은 각각 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)를 포함할 수 있다. 이때 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러, 어플리케이션 프로세서(예컨대, AP), 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 일 수 있으나, 이에 한정되는 것은 아니며, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리, HBM(High Bandwidth Memory) 등의 메모리 칩, 또는 PMIC(Power Management IC)와 같은 다른 종류일 수도 있음은 물론이다. 예를 들면, 제1다이(140)는 GPU 등의 로직 칩을 포함할 수 있고, 제2다이(150)는 HBM 등의 메모리 칩을 포함할 수 있으나, 이에 한정되는 것은 아니다.

다이(140, 150)는 각각 액티브 웨이퍼를 기반으로 형성된 것일 수 있으며, 이 경우 각각의 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 각각의 바디에는 접속패드가 형성될 수 있으며, 접속패드는 알루미늄(Al), 구리(Cu) 등의 도전성 물질을 포함할 수 있다. 다이(140, 150)은 각각 베어 다이(bare die)일 수 있으며, 이 경우 각각의 접속패드 상에는 금속범프(145, 155)가 각각 배치될 수 있다. 다이(140, 150)는 각각 패키지드 다이(packaged die)일 수도 있으며, 이 경우 각각의 접속패드 상에 추가로 재배선층이 형성되고, 재배선층 상에 금속범프(145, 155)가 각각 배치될 수 있다.

다이(140, 150)는 연결부재(171, 172, 173, 174)를 통하여 배선기판(110A) 및 브리지(130) 상에 실장될 수 있다. 예를 들면, 제1다이(140)는 제1 및 제2연결부재(171, 172)를 통하여 배선기판(110A) 및 브리지(130)와 각각 연결될 수 있다. 예를 들면, 제1연결부재(171)는 제1범프층(114)과 연결될 수 있으며, 제2연결부재(172)는 회로층(132)과 연결될 수 있다. 또한, 제2다이(150)는 제3 및 제4연결부재(173, 174)를 통하여 배선기판(110A) 및 브리지(130)와 각각 연결될 수 있다. 예를 들면, 제3연결부재(173)는 제1범프층(114)과 연결될 수 있으며, 제4연결부재(174)는 회로층(132)과 연결될 수 있다. 연결부재(171, 172, 173, 174)는 각각 저융점 금속, 예를 들면, 주석(Sn)-알루미늄(Al)-구리(Cu) 등의 솔더 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 연결부재(171, 172, 173, 174)는 각각 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이에 한정되는 것은 아니다. 한편, 제1 및 제3연결부재(171, 173)는 각각 제2 및 제4연결부재(172, 174)보다 두꺼울 수 있다. 즉, 높이가 더 높을 수 있다. 다만, 이에 한정되는 것은 아니다.

도 8a 내지 도 8i는 일례에 따른 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.

도면을 참조하면, 일례에 따른 인쇄회로기판(100A)의 제조방법은 복수의 절연층(111a, 111b, 111c, 111d, 111e)과 복수의 배선층(112a, 112b, 112c)과 복수의 비아층(113a, 113b, 113c)을 포함하는 배선기판(110A)을 준비하는 단계, 복수의 절연층(111a, 111b, 111c, 111d, 111e) 중 일부를 관통하는 캐비티(C1, C2)를 형성하는 단계, 및 캐비티(C1, C2)에 수동부품(120) 및 브리지(130)를 배치하는 단계를 포함한다.

필요에 따라서, 일례에 따른 인쇄회로기판(100A)의 제조방법은 배선기판(110A) 상에 복수의 다이(140, 150)를 배치하는 단계를 더 포함할 수 있다.

한편, 배선기판(110A)을 준비하는 단계에서, 다단 형태의 캐비티(C1, C2)를 형성하기 위하여, 복수의 절연층(111a, 111b, 111c, 111d, 111e) 중 빌드업 절연층(111b) 내부에 제1드라이 필름 패턴(210)을 배치할 수 있다. 또한, 복수의 절연층(111a, 111b, 111c, 111d, 111e) 중 제1패시베이션층(111d) 상에 제2드라이 필름 패턴(220)을 배치할 수 있다.

이때, 캐비티(C1, C2)를 형성하는 단계는 제1드라이 필름 패턴(210)을 이용하여 제1캐비티(C1)를 형성하는 단계와, 제2드라이 필름 패턴(220)을 이용하여 제2캐피티(C2)를 형성하는 단계를 포함할 수 있다. 제2캐비티(C2)는 제1캐비티(C1) 상에 형성되며, 제1캐비티(C1)보다 평면 상에서의 면적이 더 클 수 있다. 또한, 수동부품(120) 및 브리지(130)를 배치하는 단계에서, 수동부품(120)은 제1캐비티(C1)에 배치될 수 있으며, 브리지(130)는 제2캐비티(C2)에 배치될 수 있다.

이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(100A)의 제조방법의 공정에 대하여 보다 자세히 설명한다.

도 8a를 참조하면, 배선기판(110A)의 중간체를 형성한다. 예를 들면, 코어 절연층(111a), 제1배선층(112a), 제1비아층(113a), 제1빌드업 절연층(111b)의 일부, 제2배선층(112b)의 일부, 제2비아층(113b)의 일부, 제2빌드업 절연층(111c)의 일부, 제3배선층(112c)의 일부, 및 제3비아층(113c)의 일부를 형성할 수 있다. 코어 절연층(111a)은 동박 적층판(CCL) 등을 이용하여 헝성할 수 있다. 빌드업 절연층(111b, 111c)은 프리프레그, ABF 등을 적층하여 형성할 수 있다. 배선층(112a, 112b, 112c)과 비아층(113a, 113b, 113c)은 도금 공정으로 형성할 수 있다.

도 8b를 참조하면, 배선기판(110A)의 중간체의 상부에 제1드라이 필름(210')을 형성한다. 제1드라이 필름(210')은 포토리소그래피 공정이 가능한 공지의 드라이 필름일 수 있으며, 공지의 도포 방법으로 형성할 수 있다.

도 8c를 참조하면, 제1드라이 필름(210')을 패터닝하여 제1드라이 필름 패턴(210)을 형성한다. 패터닝에는 노광 및 현상을 이용할 수 있다.

도 8d를 참조하면, 배선기판(110A)의 나머지 구성을 형성한다. 예를 들면, 제1빌드업 절연층(111b)의 나머지, 제2배선층(112b)의 나머지, 제2비아층(113b)의 나머지, 제2빌드업 절연층(111c)의 나머지, 제3배선층(112c)의 나머지, 제3비아층(113c)의 나머지, 제1패시베이션층(111d), 제2패시베이션층(111e), 제1범프층(114), 및 제2범프층(115)을 형성할 수 있다. 이를 통하여, 배선기판(110A)이 준비될 수 있다. 또한, 제1패시베이션층(111d)에 제1드라이 필름 패턴(210) 상부 영역의 제2빌드업 절연층(111b)을 노출시키는 개구(h)를 형성한다. 이를 통하여, 캐비티(C1,C2) 형성 전의 배선기판(110A)으로, 개구(h)를 가지며 제1드라이 필름 패턴(210)이 내장된 배선기판(110A)이 형성될 수 있다.

도 8e를 참조하면, 배선기판(110A)의 상부에 제2드라이 필름(220')을 형성한다. 제2드라이 필름(220') 역시 포토리소그래피 공정이 가능한 공지의 드라이 필름일 수 있으며, 공지의 도포 방법으로 형성할 수 있다.

도 8f를 참조하면, 제2드라이 필름(220')을 패터닝하여 제2드라이 필름 패턴(220)을 형성한다. 패터닝에는 노광 및 현상을 이용할 수 있다.

도 8g를 참조하면, 캐비티(C1, C2)를 형성한다. 캐비티(C1, C2)는 샌드블라스트 공정을 이용하여 형성할 수 있으며, 이때 제1 및 제2드라이 필름 패턴(210, 220)은 중간 스타퍼로 이용될 수 있다. 이를 통하여, 제1캐비티(C1)와 제2캐비티(C2)가 형성될 수 있다. 제1캐비티(C1)는 복수 개로 형성될 수 있다. 제2캐비티(C2)는 제1패시베이션층(111d)의 개구(h)를 포함할 수 있다. 이와 같이, 한 번의 블라스트 공정으로 서로 다른 사이즈를 가지는 다단 형태의 제1캐비티(C1)와 제2캐비티(C2)를 형성할 수 있으며, 따라서 추가 코스트가 감소할 수 있다.

도 8h를 참조하면, 제1 및 제2드라이 필름 패턴(210, 220)을 제거한다. 여기서는, 현상을 이용할 수 있다.

도 8i를 참조하면, 제1캐비티(C1)에 수동부품(120)을 배치고, 그 위의 제2캐비티(C2)에 브리지(130)를 배치한다. 이들은 순차적으로 실장할 수도 있고, 또는 상하로 적층한 상태로 같이 실장할 수도 있다. 수동부품(120)과 브리지(130)는 도전성 접착제(161, 162)를 통하여 실장될 수 있다. 이와 같이, 다단 형태의 제1캐비티(C1)와 제2캐비티(C2)에 수동부품(120)과 브리지(130)를 각각 배치하는바, 보다 안정적으로 브리지(130)를 배치할 수 있으며, 이후 다이(140, 150) 실장 시에 브리지(130)가 파손되는 것을 방지할 수 있다.

다음으로, 배선기판(110A) 상에 복수의 다이(140, 150)를 실장하면, 상술한 일례에 따른 인쇄회로기판(100A)이 제조될 수 있다. 다만, 이는 하나의 제조 일례에 불과하며, 상술한 일례에 따른 인쇄회로기판(100A)이 이와 다른 공정으로도 제조될 수도 있음은 물론이다.

그 외에 다른 내용, 예를 들면, 상술한 일례에 따른 인쇄회로기판(100A)에서 설명한 내용은 모순되지 않는 이상 이에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.

도 9는 다른 일례에 따른 인쇄회로기판을 개략적으로 나타낸 단면도다.

도 10은 다른 일례에 따른 인쇄회로기판의 탑-뷰를 개략적으로 나타낸 평면도다.

도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100B)은 배선기판(110B)이 하나의 통합된 캐비티(C)를 가질 수 있다. 이 경우, 보다 간소화된 공정으로 캐비티(C)를 형성할 수 있다. 캐비티(C)는 제1빌드업 절연층(111b)의 일부와 제1패시베이션층(111d)을 관통할 수 있다. 수동부품(120)과 브리지(130)는 캐비티(C)에 상하로 적층되어 함께 배치될 수 있다.

도 11a 내지 도 11f는 다른 일례에 따른 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.

도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100B)의 제조 공정에서는 도 11a에서와 같이 중간체 없이 개구(h)를 갖는 배선기판(110B)을 준비한다. 이후, 도 11b에서와 같이 배선기판(110B)의 상부에 제2드라이 필름(220')을 형성한다. 이후, 도 11c에서와 같이 제2드라이 필름(220')을 패터닝하여 제2드라이 필름 패턴(220)을 형성한다. 이후, 도 11d에서와 같이 캐비티(C)를 형성한다. 이후, 도 11e에서와 같이 제2드라이 필름 패턴(220)을 제거한다. 이후, 도 11f에서와 같이 캐비티(C)에 수동부품(120) 및 브리지(130)를 배치한다.

다음으로, 배선기판(110B) 상에 복수의 다이(140, 150)를 실장하면, 상술한 다른 일례에 따른 인쇄회로기판(100B)이 제조될 수 있다. 다만, 이는 하나의 제조 일례에 불과하며, 상술한 다른 일례에 따른 인쇄회로기판(100B)이 이와 다른 공정으로도 제조될 수도 있음은 물론이다.

그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B)에서 설명한 내용과, 상술한 일례에 따른 인쇄회로기판(100A)의 제조 방법에서 설명한 내용은, 모순되지 않는 이상 이에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.

본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 유기 인터포저를 포함하는 반도체 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.

본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.

본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.

본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

100A, 100B: 인쇄회로기판
110A, 110B: 배선기판
111a: 코어 절연층
111b, 111c: 빌드업 절연층
111d, 111e: 패시베이션층
112a, 112b, 112c: 배선층
113a, 113b, 113c: 비아층
114, 115: 범프층
120: 수동부품
125: 외부전극
130: 브리지
131: 절연층
132: 회로층
133: 비아층
140, 150: 다이
145, 155: 금속범프
161, 162: 도전성 접착제
171, 172, 173, 174: 연결부재
210', 220': 드라이 필름
210, 220: 드라이 필름 패턴
1000: 전자기기
1010: 마더보드
1020: 칩 관련부품
1030: 네트워크 관련부품
1040: 기타부품
1050: 카메라
1060: 안테나
1070: 디스플레이
1080: 배터리
1090: 신호라인
1100: 스마트폰
1110: 메인보드
1120: 부품
1121: 부품 패키지
1130: 카메라 모듈
1140: 스피커
2110: 메인보드
2210: BGA 기판
2220, 2240: 반도체칩
2230: 인터포저
2250: 실리콘 인터포저
2260: 유기 인터포저
2310, 2320: 반도체 패키지

Claims

복수의 절연층, 복수의 배선층, 및 복수의 비아층을 포함하며, 상기 복수의 절연층 중 일부를 관통하는 캐비티를 가지는 배선기판;
상기 캐비티에 배치되는 수동부품; 및
상기 캐비티의 상기 수동부품 상에 배치되는 브리지; 를 포함하는,
인쇄회로기판.
제 1 항에 있어서,
상기 캐비티는 상기 수동부품이 배치되는 제1캐비티, 및 상기 제1캐비티 상에 위치하며 상기 브리지가 배치되는 제2캐비티를 포함하며,
상기 제2캐비티는 상기 제1캐비티보다 평면 상에서의 면적이 더 큰,
인쇄회로기판.
제 2 항에 있어서,
상기 제1 및 제2캐비티 각각의 외측벽은 단면 상에서 서로 단차를 가지는,
인쇄회로기판.
제 2 항에 있어서,
상기 제1캐비티는 복수의 제1캐비티이며,
상기 수동부품은 상기 복수의 제1캐비티에 배치되는 복수의 수동부품인,
인쇄회로기판.
제 4 항에 있어서,
상기 복수의 제1캐비티 사이에는 상기 복수의 절연층 중 적어도 하나의 적어도 일부가 배치되는,
인쇄회로기판.
제 1 항에 있어서,
상기 수동부품은 외부전극을 포함하며,
상기 외부전극의 하부는 상기 복수의 배선층 중 상기 캐비티의 바닥면으로부터 노출되는 배선층과 솔더로 접합되는,
인쇄회로기판.
제 6 항에 있어서,
상기 브리지는 하나 이상의 회로층을 포함하며,
상기 외부전극의 상부는 상기 하나 이상의 회로층 중 최하측에 배치되는 회로층과 솔더로 접합되는,
인쇄회로기판.
제 1 항에 있어서,
상기 수동부품은 칩 형태의 적층 세라믹 캐패시터(MLCC)를 포함하는,
인쇄회로기판.
제 1 항에 있어서,
상기 브리지는 하나 이상의 절연층, 하나 이상의 회로층, 및 하나 이상의 비아층을 포함하며,
상기 하나 이상의 절연층은 유기 절연물질을 포함하는,
인쇄회로기판.
제 9 항에 있어서,
상기 하나 이상의 회로층은 상기 복수의 배선층보다 밀도가 높은,
인쇄회로기판.
제 1 항에 있어서,
상기 배선기판 상에 서로 나란하게 이격되어 배치되며, 상기 브리지를 통하여 서로 전기적으로 연결되는 복수의 다이; 를 더 포함하며,
상기 복수의 다이는 상기 캐비티를 벗어나는 영역에서 상기 복수의 배선층 중 최상측에 배치되는 배선층과 각각 연결되는,
인쇄회로기판.
복수의 절연층, 복수의 배선층, 및 복수의 비아층을 포함하는 배선기판을 준비하는 단계;
상기 복수의 절연층 중 일부를 관통하는 캐비티를 형성하는 단계; 및
상기 캐비티에 수동부품 및 브리지를 배치하는 단계; 를 포함하며,
상기 수동부품 및 브리지를 배치하는 단계에서,
상기 브리지는 상기 수동부품 상에 배치되는,
인쇄회로기판의 제조방법.
제 12 항에 있어서,
상기 배선기판을 준비하는 단계에서,
상기 복수의 절연층 내부에 제1드라이 필름 패턴이 배치되며,
상기 복수의 절연층 상에 제2드라이 필름 패턴이 배치되는,
인쇄회로기판의 제조방법.
제 13 항에 있어서,
상기 캐비티를 형성하는 단계는,
상기 제1 및 제2드라이 필름 패턴을 이용하여 제1 및 제2캐비티를 형성하는 단계, 및
상기 제1 및 제2드라이 필름을 제거하는 단계, 를 포함하며,
상기 제2캐비티는 상기 제1캐비티 상에 형성되며,
상기 제2캐비티는 상기 제1캐비티보다 평면 상에서의 면적이 더 큰,
인쇄회로기판의 제조방법.
제 14 항에 있어서,
상기 수동부품 및 브리지를 배치하는 단계에서,
상기 수동부품은 상기 제1캐비티에 배치되며,
상기 브리지는 상기 제2캐비티에 배치되는,
인쇄회로기판의 제조방법.
제 12 항에 있어서,
상기 배선기판 상에 복수의 다이를 배치하는 단계; 를 더 포함하는,
인쇄회로기판의 제조방법.