Nothing Special   »   [go: up one dir, main page]

KR20130071046A - Ｂｇａ 패키지 및 그 제조 방법 - Google Patents

Ｂｇａ 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20130071046A
KR20130071046A KR1020110138350A KR20110138350A KR20130071046A KR 20130071046 A KR20130071046 A KR 20130071046A KR 1020110138350 A KR1020110138350 A KR 1020110138350A KR 20110138350 A KR20110138350 A KR 20110138350A KR 20130071046 A KR20130071046 A KR 20130071046A
Authority
KR
South Korea
Prior art keywords
pad
bga package
solder
circuit board
printed circuit
Prior art date
Application number
KR1020110138350A
Other languages
English (en)
Inventor
맹주섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110138350A priority Critical patent/KR20130071046A/ko
Priority to US13/720,266 priority patent/US20130153278A1/en
Publication of KR20130071046A publication Critical patent/KR20130071046A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 BGA 패키지는 솔더를 매개로 하여 소자가 실장되는 인쇄회로기판을 포함하고, 상기 인쇄회로기판은 상기 솔더가 각각 구비되고 동일한 형상을 갖는 다수의 패드 패턴을 포함한다.
본 발명에 따른 BGA 패키지는 동일한 형상의 패드 패턴에 솔더가 균일한 양으로 구비됨에 따라, 종래에 솔더의 양이 과도하거나 적어져 단락과 단선이 발생하는 것을 방지할 수 있는 효과가 있다.

Description

ＢＧＡ 패키지 및 그 제조 방법{BALL GRID ARRAY PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 BGA 패키지 및 그 제조 방법에 관한 것이다.
전자 소자의 소형 경량화 추세에 따라 패키지의 크기가 줄어들면서, 반도체 칩의 고집적화와 고성능화에 따라 좀 더 경제적이고 신뢰성이 높은 패키지를 개발하려는 노력이 계속되고 있다. 이러한 노력으로 패키지도 여러 형태로 전개되고 있는데, 종래에는 패키지의 외부 전기 접속 수단을 격자 배열(grid array) 방식으로 한 볼 그리드 어레이(Ball Grid Array: 이하 "BGA"라고 칭한다) 패키지가 주류를 이루고 있다.
이러한 BGA 패키지는 국내공개특허공보 제 2005-0046091호(2005년5월18일 공개)에 기재된 바와 같이 반도체 칩의 입출력 핀 수 증가에 적절하게 대응하고, 전기 접속부의 유도 성분을 줄이면서 패키지 크기를 반도체 칩 수준의 크기로 줄일 수 있다는 장점을 지닌다.
그러나, 종래의 BGA 패키지가 SMT(Surface Mounting Technology) 방식으로 솔더 볼을 매개로 인쇄회로기판 등에 실장되는 경우, 솔더의 양이 균일하지 않아 BGA 패키지가 어느 한쪽으로 기울어지는 틸트(tilt) 현상이 발생한다.
또한, 종래의 BGA 패키지를 실장하기 위한 솔더의 양이 과도하게 되면, 실장 과정에서 인접한 솔더 볼들이 붙게 되고, 이에 따른 단락(short)이 발생하는 문제점이 있다.
반면에, 종래의 BGA 패키지를 실장하기 위한 솔더의 양이 적게 구비되면, 실장 과정에서 솔더와 패드가 접합하지 않는 단선(open)이 발생하는 문제점이 있다.
본 발명의 목적은 상기의 문제점을 해소하기 위해 솔더 볼의 양을 균일하게 구비하기 위한 패드 패턴을 설정하여 형성한 BGA 패키지를 제공하는 데 있다.
본 발명의 다른 목적은 상기 목적을 달성할 수 있는 패드 패턴을 갖는 BGA 패키지의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 BGA 패키지는 솔더를 매개로 하여 소자가 실장되는 인쇄회로기판을 포함하고, 상기 인쇄회로기판은 상기 솔더가 각각 구비되고 동일한 형상을 갖는 다수의 패드 패턴을 포함한다.
본 발명의 BGA 패키지에서 상기 패드 패턴은 패드; 및 상기 패드의 일측에서 인출된 인출선을 포함한다.
본 발명의 BGA 패키지에서 상기 인출선은 상기 인쇄회로기판의 회로에 각각 전기적으로 연결되고, 상기 인출선의 선폭은 상기 패드의 폭에 대해 1/10 ~ 1/2의 비율로 구비된다.
본 발명의 BGA 패키지에서 상기 인쇄회로기판은 상기 패드 패턴을 각각 둘러싸는 SR(Solder Resist)을 더 포함한다.
본 발명의 BGA 패키지에서 상기 패드 패턴의 개수는 상기 소자가 실장되는 영역의 사이즈 또는 상기 소자의 입출력 핀 수에 따라 결정된다.
본 발명에 따른 BGA 패키지의 제조 방법은 소자가 실장되는 인쇄회로기판의 실장 영역을 설정하는 단계; 및 솔더를 매개로 상기 소자를 상기 실장 영역에 실장하는 단계를 포함한다.
본 발명에 따른 BGA 패키지의 제조 방법에서 상기 실장 영역을 설정하는 단계는 상기 실장 영역을 구성하는 동일한 형상의 패드 패턴에 관한 설계를 수행하는 단계; 상기 설계 정보에 따라 상기 실장 영역에 다수의 패드 패턴을 형성하는 단계; 및 상기 패드 패턴 각각에 솔더를 균일하게 형성하는 단계;를 더 포함한다.
본 발명에 따른 BGA 패키지의 제조 방법에서 상기 소자를 상기 실장 영역에 실장하는 단계는 상기 솔더를 균일하게 구비하고 리플로우 공정으로 상기 소자를 상기 실장 영역에 솔더링한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 BGA 패키지는 동일한 형상의 패드 패턴에 솔더가 균일한 양으로 구비됨에 따라, 종래에 솔더의 양이 과도하거나 적어져 단락과 단선이 발생하는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명에 따른 BGA 패키지의 제조 방법은 각 패드 패턴에 구비되는 솔더가 균일하기 때문에, 칩 소자가 실장되어 BGA 패키지가 형성되는 과정에서 칩 소자가 틸트되는 문제점을 해소할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 BGA 패키지를 설명하기 위한 예시도.
도 2는 도 1의 "A" 실장 영역을 확대한 확대도.
도 3은 도 2에 대응하여 실제 솔더를 구비한 실장 영역을 나타낸 예시도.
도 4는 본 발명의 일실시예에 따른 BGA 패키지의 제조 방법을 설명하기 위한 순서도.
도 5는 본 발명의 일실시예에 따른 BGA 패키지의 제조 방법을 설명하기 위한 예시도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 일실시예에 따른 BGA 패키지를 설명하기 위한 예시도이고, 도 2는 도 1의 "A" 실장 영역을 확대한 확대도이다.
본 발명의 일실시예에 따른 BGA 패키지는 도 1에 도시된 인쇄회로기판(100)의 "A" 실장 영역에 예컨대, IC 칩 또는 ISP(Image Signal Processor) 칩(도시하지 않음)을 솔더를 매개로 실장한 BGA 패키지를 예로 들어 설명한다.
본 발명의 일실시예에 따른 BGA 패키지에서 IC 칩 또는 ISP 칩 등과 같은 칩 소자가 실장되는 인쇄회로기판(100)의 "A" 실장 영역은 도 2에 도시된 바와 같이 다수의 패드 패턴(110)을 포함한다.
구체적으로, 패드 패턴(110)은 원형의 패드(111) 및 패드(111)의 일측에서 인출된 인출선(115)을 포함하고, 신호단의 패드 패턴, 전원단의 패드 패턴, 및 접지단의 패드 패턴 등을 모두 포함하여 동일한 형상으로 구비된다.
패드(111)는 전기적 접속을 위한 전극 부분으로, 도 2에 도시된 원형 형태에 한정되지 않고, 타원형, 사각형 등의 다각형의 형상으로 구비될 수 있다.
인출선(115)은 패드(111)의 일측에서 인출 연장되어, 인쇄회로기판(100)에 구비된 신호처리측 회로, 전원측 회로, 및 접지측 회로 등의 회로측에 각각 전기적으로 연결된다.
이러한 인출선(115)은 패드(111)에 대해 동일한 선폭(d)을 갖고 일측에서 인출되며, 선폭(d)은 인출선(115)이 형성되는 부분을 포함한 패드(111)의 폭에 대해 1/10 ~ 1/2의 비율로 설정 구비된다.
이와 같이 설정 구비된 패드 패턴(110)은 SR(Solder Resist: 120)에 의해 둘러싸이며, 이후 솔더(Solder)가 도포된 후에 리플로우 공정에 의하여 PCB 기판(100)의 패드 패턴(110)에 IC 칩 또는 ISP 칩 등과 같은 칩 소자가 솔더링되어 실장된다.
즉, 도 3에 도시된 바와 같이, 솔더(200)가 패드 패턴(110)에 도포된 후에 리플로우 공정에 의하여 솔더링되어 칩 소자가 실장될 수 있다.
이때, 패드 패턴(110)은 모두 예컨대 100㎛의 폭(d)을 갖는 인출선(115)과 원형의 패드(111)로 동일한 형상을 가지므로, 패드 패턴(110)의 면적은 동일하다. 패드 패턴(110)이 동일한 면적을 갖기 때문에, 패드 패턴(110) 각각에 구비되는 솔더(200)는 모두 균일한 양을 갖게 될 수 있다.
이와 같이 솔더(200)가 균일한 양으로 구비됨에 따라, 본 발명의 일실시예에 따른 BGA 패키지는 종래에 솔더의 양이 과도하거나 적어져 단락과 단선이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 일실시예에 따른 BGA 패키지는 각각의 패드 패턴(110)에 구비되는 솔더(200)가 균일하기 때문에, 칩 소자가 실장되어 BGA 패키지가 형성되는 과정에서 칩 소자가 틸트되는 문제점을 해소할 수 있다.
이하, 본 발명의 일실시예에 따른 BGA 패키지의 제조 방법에 대해 도 4와 도 5를 참조하여 설명한다. 도 4는 본 발명의 일실시예에 따른 BGA 패키지의 제조 방법을 설명하기 위한 순서도이고, 도 5는 본 발명의 일실시예에 따른 BGA 패키지의 제조 방법을 설명하기 위한 예시도이다.
본 발명의 일실시예에 따른 BGA 패키지의 제조 방법은 소자가 실장되는 패드 패턴(110)의 설계를 포함한 실장 영역의 설정 및 솔더(200)의 구비에 특징이 있으며, 그 이외의 제조 과정은 일반적인 제조 과정을 적용할 수 있다.
도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 BGA 패키지의 제조 방법은 소자가 실장되는 인쇄회로기판(100)의 실장 영역을 설정한다(S410).
구체적으로, 본 발명의 일실시예에 따른 BGA 패키지의 제조 방법은 소자가 도 1에 도시된 인쇄회로기판(100)의 "A" 실장 영역에 솔더를 매개로 실장되므로, 실장 영역을 구성하는 패드 패턴(110)의 설계를 수행한다.
패드 패턴(110)의 설계를 위해, 도 5에 도시된 바와 같이 패드 패턴(110)을 구성하는 패드(111)와 인출선(115)의 규격을 설정한다.
패드(111)는 실장 영역의 사이즈와 실장되는 소자의 입출력 핀 수 등에 따라 그 개수가 결정되고, 형상은 예컨대 원형, 탄원형, 사각형 등의 다각형의 형상으로 설정될 수 있다.
인출선(115)은 도 5에 도시된 바와 같이 패드(111)의 일측에서 인출된 형태이고, 선폭(d)은 인출선(115)이 형성되는 부분을 포함한 패드(111)의 폭(A)에 대해 1/10 ~ 1/2의 비율로 설정될 수 있다.
이때, 선폭(d)의 비율은 패드 패턴(110)에 인가되는 전류의 양에 비례하여 설정될 수 있다. 즉, 패드 패턴(110)에 인가되는 전류의 양이 높으면, 인출선(115)의 선폭(d)은 패드(111)의 폭 길이에 1/2로 설정될 수 있다. 반면에, 패드 패턴(110)에 인가되는 전류의 양이 낮으면, 인출선(115)의 선폭(d)은 패드(111)의 폭 길이에 1/10로 설정된다.
또한, 패드 패턴(110)을 설정하면서 패드 패턴(110)을 둘러싸는 SR(Solder Resist)의 직경(B)이 설정되어, SR이 SR의 직경(B)을 기준으로 바깥 영역에 형성될 수 있다.
이와 같이 패드 패턴(110)의 설계를 수행한 후, 설계된 패드 패턴(110)을 포함한 실장 영역의 설정 정보에 따라 인쇄회로기판(100)의 실장 영역을 형성한다.
즉, 도 1에서처럼 인쇄회로기판(100)에 설정된 "A" 실장 영역에 전기전도성 재질을 이용한 패터닝(patterning) 공정으로 패드 패턴(110)을 다수 형성한다.
패드 패턴(110)을 다수 형성한 후, 솔더가 각각의 패드 패턴(110)에 형성된다(S420).
즉, 도 2에 도시된 패드 패턴(110)의 설정 정보를 이용하여 형성된 인쇄회로기판(100)의 "A" 실장 영역에 대해, 솔더(200)가 패드 패턴(110)에 각각 도포된다.
솔더(200)가 패드 패턴(110) 각각에 도포된 후, 실장 영역에는 솔더(200)를 매개로 칩 소자가 실장된다(S430).
구체적으로, 패드 패턴(110) 각각에 도포된 솔더(200)를 이용한 리플로우 공정을 수행하여, 칩 소자가 다수의 패드 패턴(110)을 포함한 실장 영역에 솔더링되어 실장된다.
이에 따라, 도 3에 도시된 바와 같이 솔더(200)가 원형의 패드(111)와 동일한 폭을 갖는 인출선(115)으로 구성된 패드 패턴(110)을 각각 균일하게 솔더링하여 덮게 된다.
그러므로, 각 패드 패턴(110)에 구비된 솔더(200)의 양이 균일하기 때문에, 칩 소자가 실장된 BGA 패키지는 종래에 단락, 단선 및 틸트의 문제점을 해소할 수 있다.
이하, 본 발명에 따른 BGA 패키지의 특성을 다음의 실시예 및 비교예에 의해 더욱 상세하게 설명한다. 여기서, 이하 실시예 및 비교예는 본 발명의 내용을 예시하는 것일 뿐, 발명의 범위가 실시예 및 비교예에 의해 한정되는 것은 아니다.
실시예
실시예는 본 발명에 따른 패드 패턴(110)의 구조를 적용하여, 도 2에 도시된 원형 패드(111)의 직경(A)이 200㎛이고, 인출선(115)의 선폭(d)이 100㎛로 형성된 동일한 형상의 패드 패턴(110)을 6개 구비한 구조로 예를 든다.
이러한 실시예의 패드 패턴(110)에 솔더를 이용한 리플로우 공정을 수행하여, IC 칩 소자가 패드 패턴(110)을 포함한 실장 영역에 솔더링되어 실장된다.
비교예
비교예는 본 발명에 따른 패드 패턴(110)의 구조와 비교하기 위해, 도 2에 도시된 실장 영역처럼 6개의 패드 패턴을 구비한 구조를 기준으로 종래와 같이 신호단의 패드 패턴과 전원단의 패드 패턴이 서로 상이하게 구비된다.
즉, 도 5를 참조하여, 신호단의 패드 패턴은 원형 패드의 직경(A)이 200㎛이고, 인출선의 선폭(d)이 70㎛로 형성된다.
또한, 전원단의 패드 패턴은 원형 패드의 직경(A)이 200㎛이고, 인출선의 선폭(d)이 150㎛로 형성된다.
이러한 비교예의 패드 패턴에 솔더를 이용한 리플로우 공정을 수행하여, IC 칩 소자가 패드 패턴을 포함한 실장 영역에 솔더링되어 실장된다.
이러한 비교예와 실시예에 따른 BGA 패키지 각각의 단선(open) 불량율, 단락(short) 불량율, 및 평균 틸트(tilt)의 특성을 검출한다. 여기서, 평균 틸트는 실장된 IC 칩 소자의 일측 단부가 인쇄회로기판의 표면과 평행한 기준면에 대해 틸트된 높낮이 길이를 평균한 값이다.
비교예와 실시예에 따른 BGA 패키지 각각의 단선 불량율, 단락 불량율, 및 평균 틸트의 특성은 [표 1]에 기재된 바와 같이 본 발명에 따른 패드 패턴(110)의 구조를 적용한 실시예의 BGA 패키지가 상당히 우수하다는 것을 알 수 있다.
단선(open) 불량율 단락(short) 불량율 평균 틸트(mm)
비교예 0.47% 0.25% 0.1775
실시예 0.06% 0.03% 0.0965
따라서, 본 발명에 따른 패드 패턴(110)의 구조를 적용한 BGA 패키지는 종래에 단락, 단선 및 틸트의 문제점을 해소하여, BGA 패키지의 신뢰성을 향상시킬 수 있는 효과가 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
100: 인쇄회로기판 110: 패드 패턴
111: 패드 115: 인출선
120: SR(Solder Resist) 200: 솔더

Claims (12)

  1. 솔더를 매개로 하여 소자가 실장되는 인쇄회로기판을 포함하고,
    상기 인쇄회로기판은 상기 솔더가 각각 구비되고 동일한 형상을 갖는 다수의 패드 패턴을 포함하는 BGA 패키지.
  2. 제 1 항에 있어서,
    상기 패드 패턴은
    패드; 및
    상기 패드의 일측에서 인출된 인출선을 포함하는 BGA 패키지.
  3. 제 2 항에 있어서,
    상기 패드는 원형, 타원형, 및 사각형을 포함하는 다각형의 형상 중 어느 하나로 구비되는 BGA 패키지.
  4. 제 2 항에 있어서,
    상기 인출선은 상기 인쇄회로기판의 회로에 각각 전기적으로 연결되고,
    상기 인출선의 선폭은
    상기 패드의 폭에 대해 1/10 ~ 1/2의 비율로 구비되는 BGA 패키지.
  5. 제 1 항에 있어서,
    상기 인쇄회로기판은 상기 패드 패턴을 각각 둘러싸는 SR(Solder Resist)을 더 포함하는 BGA 패키지.
  6. 제 1 항에 있어서,
    상기 패드 패턴의 개수는
    상기 소자가 실장되는 영역의 사이즈 또는 상기 소자의 입출력 핀 수에 따라 결정되는 BGA 패키지.
  7. 소자가 실장되는 인쇄회로기판의 실장 영역을 설정하는 단계; 및
    솔더를 매개로 상기 소자를 상기 실장 영역에 실장하는 단계
    를 포함하는 BGA 패키지의 제조 방법.
  8. 제 7 항에 있어서,
    상기 실장 영역을 설정하는 단계는
    상기 실장 영역을 구성하는 동일한 형상의 패드 패턴에 관한 설계를 수행하는 단계;
    상기 설계 정보에 따라 상기 실장 영역에 다수의 패드 패턴을 형성하는 단계; 및
    상기 패드 패턴 각각에 솔더를 균일하게 형성하는 단계;
    를 더 포함하는 BGA 패키지의 제조 방법.
  9. 제 8 항에 있어서,
    상기 패드 패턴은 패드, 및 상기 패드의 일측에서 인출된 인출선을 포함하고,
    상기 패드는 다각형의 형상으로 형성되는 BGA 패키지의 제조 방법.
  10. 제 9 항에 있어서,
    상기 인출선의 선폭은 상기 패드 패턴에 인가되는 전류의 양에 비례하여, 상기 패드의 폭에 대해 1/10 ~ 1/2의 비율로 형성되는 BGA 패키지의 제조 방법.
  11. 제 8 항에 있어서,
    상기 패드 패턴에 관한 설계를 수행하는 단계는
    상기 패드 패턴을 둘러싸는 SR(Solder Resist)을 형성하는 단계를 더 포함하는 BGA 패키지의 제조 방법.
  12. 제 7 항에 있어서,
    상기 소자를 상기 실장 영역에 실장하는 단계는
    상기 솔더를 균일하게 구비하고 리플로우 공정으로 상기 소자를 상기 실장 영역에 솔더링하는 BGA 패키지의 제조 방법.
KR1020110138350A 2011-12-20 2011-12-20 Ｂｇａ 패키지 및 그 제조 방법 KR20130071046A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110138350A KR20130071046A (ko) 2011-12-20 2011-12-20 Ｂｇａ 패키지 및 그 제조 방법
US13/720,266 US20130153278A1 (en) 2011-12-20 2012-12-19 Ball grid array package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110138350A KR20130071046A (ko) 2011-12-20 2011-12-20 Ｂｇａ 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20130071046A true KR20130071046A (ko) 2013-06-28

Family

ID=48608984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110138350A KR20130071046A (ko) 2011-12-20 2011-12-20 Ｂｇａ 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20130153278A1 (ko)
KR (1) KR20130071046A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102434435B1 (ko) 2015-10-26 2022-08-19 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784262A (en) * 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
JP2000315843A (ja) * 1999-04-30 2000-11-14 Fujitsu Ltd プリント基板及び半導体装置
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
US6750403B2 (en) * 2002-04-18 2004-06-15 Hewlett-Packard Development Company, L.P. Reconfigurable multilayer printed circuit board
JP3780996B2 (ja) * 2002-10-11 2006-05-31 セイコーエプソン株式会社 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器
US6916995B2 (en) * 2003-02-25 2005-07-12 Broadcom Corporation Optimization of routing layers and board space requirements for ball grid array package implementations including single and multi-layer routing
JP4405562B2 (ja) * 2008-03-18 2010-01-27 株式会社東芝 プリント配線板および電子機器

Also Published As

Publication number Publication date
US20130153278A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
US7298629B2 (en) Circuit board for mounting a semiconductor circuit with a surface mount package
US9379071B2 (en) Single inline no-lead semiconductor package
KR20110041115A (ko) 비지에이 패키지의 전원 노이즈 개선 방법 및 장치
US6507118B1 (en) Multi-metal layer circuit
US8927878B2 (en) Printed circuit board and electronic apparatus thereof
CN102843861B (zh) 印刷电路板以及印刷电路板组合结构
US6320249B1 (en) Multiple line grids incorporating therein circuit elements
KR20150117459A (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US10201086B2 (en) Electronic device
KR20130071046A (ko) Ｂｇａ 패키지 및 그 제조 방법
US7180171B1 (en) Single IC packaging solution for multi chip modules
US20200152559A1 (en) Device conducive to reduction of parasitic inductance and method for circuit design and assembly
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
JPH1197827A (ja) プリント配線基板および電子部品が実装されたプリント配線基板
JP2007221133A (ja) 集積回路パッケージ
US7485960B2 (en) Semiconductor device and manufacturing method thereof
JP2001267452A (ja) 半導体装置
JP2006049720A (ja) 電子回路装置
US20070089901A1 (en) Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
CN116133241A (zh) 电路板及电路板加工方法
KR0128205Y1 (ko) 반도체 패키지
US9414488B2 (en) Circuit board for mounting electronic components
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
JP2006261492A (ja) 回路基板
JP2005311159A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111220

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid