Nothing Special   »   [go: up one dir, main page]

KR20150117459A - 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법 - Google Patents

회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법 Download PDF

Info

Publication number
KR20150117459A
KR20150117459A KR1020140042930A KR20140042930A KR20150117459A KR 20150117459 A KR20150117459 A KR 20150117459A KR 1020140042930 A KR1020140042930 A KR 1020140042930A KR 20140042930 A KR20140042930 A KR 20140042930A KR 20150117459 A KR20150117459 A KR 20150117459A
Authority
KR
South Korea
Prior art keywords
electronic component
component package
circuit board
connection pad
connection
Prior art date
Application number
KR1020140042930A
Other languages
English (en)
Other versions
KR101565690B1 (ko
Inventor
이두환
하형기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140042930A priority Critical patent/KR101565690B1/ko
Priority to US14/460,918 priority patent/US20150296620A1/en
Priority to CN201410460784.6A priority patent/CN104981088A/zh
Publication of KR20150117459A publication Critical patent/KR20150117459A/ko
Application granted granted Critical
Publication of KR101565690B1 publication Critical patent/KR101565690B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

절연재와, 상기 절연재의 적어도 일면에 도전패턴이 형성된 회로기판에 있어서, 외부장치와의 전기적 접속을 위한 금속재질의 연결핀이 상기 일면에 부착되어, 외부장치와의 결합시 연결경로를 미세화하면서도 신호전달특성을 향상시킬 수 있고, 제조효율도 향상되는 회로기판이 개시된다.

Description

회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법{CIRCUIT BOARD, METHOD FOR MENUFACTURING OF CIRCUIT BOARD, ELECTRONIC COMPONENT PACKAGE AND METHOD FOR MENUFACTURING OF ELECTRONIC COMPONENT PACKAGE }
본 발명의 일 실시예는 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법에 관련된다.
전자기기의 경량화, 소형화, 고속화, 다기능화, 고성능화 추세에 대응하기 위하여 인쇄회로기판(Printed Circuit Board ; PCB)에 복수의 배선층을 형성하는 이른바 다층기판 기술들이 개발되고 있다.
특히, 모바일 전자기기들에 사용되는 반도체들은 패키지화 되는 추세이며, 복수의 패키지들이 결합된 형태로 출시되기도 한다. 예컨데, 스마트폰에 탑재되는 어플리케이션 프로세서(Application Processor; AP)가 메모리 소자와 함께 패키지 온 패키지(Package On Package; POP)를 이루는 경우 등이 이에 해당한다.
한편, 특허문헌 1, 2 등에 개시된 바와 같이, 이러한 패키지들은 일반적으로 솔더볼에 의하여 연결되고 있었다.
여기서, 상호 접속된 패키지들 사이에서 더 많은 데이터를 더 빠른 속도로 전송하기 위해서는 패키지들 사이의 연결경로를 더 많이 확보해야 한다. 이와 동시에 전자기기의 소형화 추세에 부응하기 위해서는 패키지의 크기가 감소되어야 한다. 따라서, 이 두 가지 요구를 모두 충족시키기 위해서는 패키지들 사이의 연결경로가 더욱 미세화 되어야 한다.
그러나, 종래의 일반적인 솔더볼 접합방식을 적용할 경우, 솔더볼의 등방성으로 인하여 솔더볼 피치 감소에 한계가 있었으며, 이에 따라, 패키지들 간의 연결경로를 미세화하는 데에도 한계가 있었다.
US8,049,114 B1 US6,778,404 B1
본 발명의 일 측면은, 회로기판들 사이의 연결경로를 미세화할 수 있는 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법을 제공한다.
본 발명의 다른 측면은, 회로기판들 사이의 신호전달특성을 향상시킬 수 있는 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법을 제공한다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 예시적인 실시예에 따른 회로기판은, 절연재와, 상기 절연재의 적어도 일면에 도전패턴이 형성된 회로기판에 있어서, 외부장치와의 전기적 접속을 위한 금속재질의 연결핀이 상기 일면에 부착된 것일 수 있다.
이때, 상기 연결핀은 상면과 하면의 면적이 서로 다를 수 있다.
또한, 상기 연결핀의 수직 단면은 T자 형상, ㅗ자 형상, 사다리꼴 형상, 역사다리꼴 형상 중 선택되는 적어도 한 형상으로 일체되게 이루어질 수 있다.
또한, 본 발명의 예시적인 실시예에 따른 회로기판은, 상기 회로기판에 표면실장 또는 내장되는 전자부품을 더 포함할 수 있다.
또한, 본 발명의 예시적인 실시예에 따른 회로기판은, 상기 회로기판의 하부면에 구비되는 볼그리드 어레이를 더 포함할 수 있다.
본 발명의 예시적인 실시예에 따른 회로기판 제조방법은, 절연재와, 상기 절연재의 적어도 일면에 도전패턴이 형성된 회로기판을 제조하는 회로기판 제조방법에 있어서, 외부장치와의 전기적 접속을 위한 금속재질의 연결핀의 일면을 상기 회로기판의 상부면에 결합하는 단계를 포함하되, 상기 연결핀은, 일면이 타면보다 면적이 크고, 상기 회로기판의 상부면에 결합되기 전에 크게 미리 제조된 것일 수 있다.
이때, 본 발명의 예시적인 실시예에 따른 회로기판 제조방법은, 상기 연결핀의 타면에 부가 회로기판의 하부면을 결합하는 단계를 더 포함할 수 있다.
또한, 상기 회로기판은 표면실장 또는 내장된 전자부품을 더 포함할 수 있다.
또한, 상기 회로기판 및 상기 부가 회로기판 중 적어도 하나는 표면실장 또는 내장된 전자부품을 더 포함할 수 있다.
본 발명의 예시적인 실시예에 따른 전자부품 패키지는, 절연재와, 상기 절연재의 적어도 일면에 도전패턴이 형성된 회로기판 및 전자부품을 포함하는 전자부품 패키지에 있어서, 제1 전자부품을 포함하며, 일면에 적어도 하나의 제1 접속패드가 구비된 제1 전자부품 패키지; 및 상기 제1 접속패드에 결합되는 제1 면 및 상기 제1 면의 타측면인 제2 면을 포함하되, 도전성 물질로 일체되게 형성되며, 상기 제1 면의 면적과 상기 제2 면의 면적이 서로 다른 핀 형상으로 이루어지는 적어도 하나의 연결핀;을 포함할 수 있다.
이때, 상기 제1 전자부품은 상기 제1 전자부품 패키지 표면에 실장될 수 있다.
또한, 상기 제1 전자부품은 상기 제1 전자부품 패키지의 제1 영역에 실장되고, 상기 제1 접속패드는 상기 제1 영역을 제외한 영역에 구비될 수 있다.
또한, 상기 연결핀은, 상기 제1 면을 밑면으로 하는 원기둥 형상으로 이루어지는 제1 부; 및 상기 제2 면을 상면으로 하는 원기둥 형상으로 이루어지는 제2 부;를 포함하되, 상기 제1 부 및 상기 제2 부가 일체되게 이루어질 수 있다.
또한, 상기 제1 면과 상기 제1 접속패드 사이 또는 상기 제2 면과 상기 제2 접속패드 사이에 구비되는 도금층 또는 솔더층이 더 포함될 수 있다.
또한, 상기 제1 전자부품은 상기 제1 전자부품 패키지에 내장될 수 있다.
이때, 상기 제1 전자부품 패키지는, 리세스부 또는 캐비티가 구비된 코어부 및 상기 코어부의 적어도 일면에 구비되는 빌드업부를 포함하며, 상기 제1 전자부품의 적어도 일부는 상기 리세스부 또는 캐비티에 삽입될 수 있다.
또한, 상기 제1 접속패드는 상기 제1 전자부품의 수직 상방 영역의 적어도 일부를 포함하는 영역에 구비될 수 있다.
또한, 상기 연결핀은, 녹는점이 280°C 보다 높은 물질로 미리 성형된 것일 수 있다.
본 발명의 예시적인 실시예에 따른 전자부품 패키지 제조방법은, 전술한 전자부품 패키지를 제조하는 전자부품 패키지 제조방법에 있어서, 상기 제1 전자부품 패키지를 제공하는 단계; 및 상기 제1 면을 상기 제1 접속패드에 고정하는 단계;를 포함하되, 상기 제1 면은 상기 제2 면보다 면적이 클 수 있다.
이때, 상기 제1 면을 상기 제1 접속패드에 고정하는 단계는, 상기 제1 접속패드에 제1 솔더페이스트가 도포된 상태에서 상기 제1 면이 상기 제1 솔더페이스트에 접촉되도록 한 후 온도가 280°C 이하인 열풍을 공급하여 수행될 수 있다.
또한, 본 발명의 예시적인 실시예에 따른 전자부품 패키지 제조방법은, 제2 전자부품을 포함하며, 일면에 적어도 하나의 제2 접속패드가 구비된 제2 전자부품 패키지를 결합하는 단계;를 더 포함하되, 상기 제2 전자부품 패키지를 결합하는 단계는, 상기 제2 면에 제2 솔더페이스트가 도포된 상태에서 상기 제2 접속패드가 상기 제2 솔더페이스트에 접촉되도록 한 후 온도가 280°C 이하인 열풍을 공급하여 수행될 수 있다.
본 발명의 일 실시예에 따르면, 패키지와 패키지 사이의 연결경로를 미세화하면서도 패키지와 패키지 사이의 신호전달특성을 향상시킬 수 있고, 제조효율도 향상된다.
도 1은 본 발명의 일 실시예에 따른 전자부품 패키지를 개략적으로 예시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 전자부품 패키지를 개략적으로 예시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 전자부품 패키지를 개략적으로 예시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 전자부품 패키지를 개략적으로 예시한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 전자부품 패키지를 개략적으로 예시한 단면도이다.
도 6a는 본 발명의 일 실시예에 따라 제1 전자부품 패키지가 제공된 상태를 개략적으로 예시한 단면도이다.
도 6b는 본 발명의 일 실시예에 따라 제1 솔더페이스트가 도포된 상태를 개략적으로 예시한 단면도이다.
도 6c는 본 발명의 일 실시예에 따라 연결핀의 제1 면을 제1 솔더페이스트에 접촉시킨 상태를 개략적으로 예시한 단면도이다.
도 6d는 본 발명의 일 실시예에 따라 연결핀의 제2 면에 제2 솔더페이스트를 도포한 상태를 개략적으로 예시한 단면도이다.
도 6e는 본 발명의 일 실시예에 따라 제2 접속패드를 제2 솔더페이스트에 접촉시킨 상태를 개략적으로 예시한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공된 것이다. 한편, 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)' 등의 용어들은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 공지된 특징 및 기술에 관한 상세한 설명은 생략될 수 있다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니다. 예컨대, 본 발명의 실시예의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 서로 다른 도면의 동일한 참조부호는 동일한 구성요소를 나타내고, 반드시 그런 것은 아니지만, 유사한 참조부호는 유사한 구성요소를 나타낼 수 있다.
명세서 및 청구범위에서 "제1", "제2", "제3" 및 "제4" 등의 용어는, 만약 있는 경우, 유사한 구성요소 사이의 구분을 위해 사용되며, 반드시 그렇지는 않지만 특정 순차 또는 발생 순서를 기술하기 위해 사용된다. 예컨데, 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 여기에 도시 또는 설명된 것이 아닌 다른 시퀀스로 동작할 수 있도록 적절한 환경하에서 호환 가능함이 이해될 수 있을 것이다. 마찬가지로, 방법이 일련의 단계를 포함하는 것으로 기술되는 경우, 기술된 단계의 순서는 반드시 그러한 단계가 실행될 수 있는 순서인 것은 아니며, 기술된 임의의 단계가 생략되거나, 여기에 기술되지 않은 임의의 다른 단계가 그 방법에 부가될 수 있다.
명세서 및 청구범위의 "왼쪽", "오른쪽", "앞", "뒤", "상부", "바닥", "위에", "아래에" 등의 용어는, 만약 있다면, 설명을 위해 사용되는 것이며, 반드시 불변의 상대적 위치를 기술하기 위한 것은 아니다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 방향으로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 여기서 사용된 용어 "연결된"은 전기적 또는 비 전기적 방식으로 직접 또는 간접적으로 접속되는 것으로 정의된다. 여기서 서로 "인접하는" 것으로 기술된 대상은, 그 문구가 사용되는 문맥에 대해 적절하게, 서로 물리적으로 접촉하거나, 서로 근접하거나, 서로 동일한 일반적 범위 또는 영역에 있는 것일 수 있다. 여기서 "일 실시예에서"라는 문구의 존재는 반드시 그런 것은 아니지만 동일한 실시예를 의미한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자부품 패키지(1000)를 개략적으로 예시한 단면도이고, 도 2 내지 도 5는 본 발명의 다른 실시예에 따른 전자부품 패키지(1000', 2000, 3000, 3000')를 개략적으로 예시한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 전자부품 패키지(1000)는, 제1 전자부품 패키지(100) 및 연결핀(300)을 포함할 수 있으며, 필요에 따라 연결핀(300)에 결합되는 제2 전자부품 패키지(200)를 더 포함할 수 있다.
여기서, 제1 전자부품 패키지(100)는 회로기판이라 칭할 수 있고, 제2 전자부품 패키지(200)는 부가 회로기판이라 칭할 수 있다.
제1 전자부품 패키지(100)는 제1 전자부품(110)을 포함할 수 있으며, 제1 전자부품(110)은 집적회로(Integrated Circuit; IC), 어플리케이션 프로세서(Application Processor; AP) 등의 능동소자 또는 캐패시터, 인덕터 등의 수동소자일 수 있다.
제2 전자부품 패키지(200)는 제2 전자부품(210)을 포함할 수 있다.
일 실시예에서, 제1 전자부품 패키지(100) 또는 제2 전자부품 패키지(200)는 다층기판으로 구현될 수 있다.
예컨데, 도 1에 예시된 바와 같이, 제1 전자부품 패키지(100)는 코어부(120)와 빌드업부(130)를 포함하여 복수의 층으로 구현된 다층기판일 수 있다.
또한, 도 3에 예시된 바와 같이, 코어부(120')에 캐비티(C)가 구비되며, 제1 전자부품(110')이 캐비티(C) 내부로 삽입될 수도 있다. 여기서, 캐비티(C)란 코어부(120')의 양면을 관통하는 영역을 의미하며, 필요에 따라 코어부(120')의 양면을 관통하지 않는 리세스부(도시되지 않음)로 치환될 수 있다.
한편, 빌드업부(130)는 코어부(120)의 일면 또는 양면에 구비될 수 있으며, 후자의 경우, 도 1에 예시된 바와 같이 코어부(120)를 중심으로 상부 빌드업층(131) 및 하부 빌드업층(132)으로 구분될 수 있다.
또한, 코어부(120)를 관통하는 스루비아(VT)를 통해 상부 빌드업층(131)과 하부 빌드업층(132)이 전기적으로 연결될 수도 있다.
그리고, 상부 빌드업층(131)의 상부면에는 제1 접속패드(150)가 구비될 수 있고, 제1 접속패드(150)의 일부를 노출시키는 제1 상부 솔더레지스트(133)가 더 구비될 수 있다.
마찬가지로, 하부 빌드업층(132)의 하부면에는 제1 연결패드(160)가 구비될 수 있고, 제1 연결패드(160)의 일부를 노출시키는 제1 하부 솔더레지스트(134)가 더 구비될 수 있다.
또한, 제1 연결패드(160)의 적어도 일부에는 솔더볼들이 결합되어 볼그리드 어레이(Ball Grid Array; BGA)(170)를 구현할 수도 있다.
일 실시예에서, 제1 전자부품(110)은 제1 전자부품 패키지(100)에 표면실장되거나 내장된 것일 수 있다.
도 1에 예시된 바와 같이, 제1 전자부품(110)이 표면실장된 것일 경우, 제1 전자부품(110)은 상부 빌드업층(131)과 전기적으로 연결될 수 있다. 여기서, 상부 빌드업층(131)의 상부면에는 제1 전자부품(110)과의 연결을 위한 접속단자(151)가 구비될 수 있다. 그리고, 전술한 제1 접속패드(150)는 제1 전자부품(110)이 표면실장된 영역을 제외한 영역에 구비될 수 있으며, 연결핀(300)이 제1 접속패드(150)와 결합될 수 있다.
연결핀(300)과의 결합관계에 대한 이해를 돕기 위하여 접속단자(151)와 제1 접속패드(150)를 구분하여 명명했지만, 접속단자(151) 및 제1 접속패드(150)는 상부 빌드업층(131) 표면에 도전패턴을 형성함으로써 동일한 공정에 의하여 구현될 수 있다. 그리고, 도 1에는 접속단자(151) 주변에 제1 상부 솔더레지스트(133)가 구비되지 않은 것으로 예시되어 있으나, 필요에 따라, 접속단자(151)의 일부를 노출시키는 부가 솔더레지스트(도시되지 않음)를 더 구비할 수 있으며, 부가 솔더레지스트는 제1 상부 솔더레지스트(133)를 형성하는 공정을 이용하여 함께 구비될 수도 있다.
일 실시예에서, 제1 전자부품(110)의 하면에는 복수의 제1 솔더볼(153)이 구비되어 있을 수 있으며, 이 제1 솔더볼(153)들은 접착층(152)에 의하여 접속단자(151)와 결합될 수 있다.
다음으로, 도 3에 예시된 바와 같이, 제1 전자부품(110')이 내장될 경우, 제1 전자부품(110')은 코어부(120)에 구비되는 캐비티(C) 또는 리세스부에 삽입될 수 있다. 그리고, 제1 전자부품(110')의 전극(도시되지 않음)에는 비아가 연결될 수 있다.
일 실시예에서, 제1 전자부품(110')이 내장된 경우에는 제1 전자부품(110')이 내장된 영역의 수직 상방 영역에도 제1 접속패드(150)가 구비될 수 있다. 그리고, 제1 접속패드(150)에는 연결핀(300)이 결합될 수 있으므로 도 3에 예시된 경우가 도 1에 예시된 경우에 비하여 연결핀(300)의 수를 증가시키는데 유리할 수 있고, 동일한 수의 연결핀(300)을 구현할 경우 여유공간을 더 확보할 수 있다는 점에서 유리할 수 있다.
또한, 도 1에 예시된 전자부품 패키지(1000)의 경우, 제1 전자부품 패키지(100) 및 제2 전자부품 패키지(200) 사이에 제1 전자부품(110)이 위치되므로, 제1 전자부품 패키지(100)와 제2 전자부품 패키지(200)가 제1 전자부품(110)의 높이 이상으로 이격되어야 하며, 이에 따라 연결핀(300)의 높이도 대응되게 결정될 수 있다.
여기서, 도금방식으로 연결핀(300)을 성장시켜 연결을 구현할 경우, 연결핀(300)의 높이가 증가될수록 도금공정에 활용되는 레지스트를 구현하기가 어려워지고, 도금시간이 증가됨에 따라 생산성이 낮아지며 제조원가가 증가될 수 있다.
전술한 문제점들을 해결하기 위하여, 본 발명의 일 실시예에 따른 연결핀(300)은, 도전성이 높은 구리 등의 재질로 이루어지며, 일체되도록 미리 형성된 것일 수 있다. 즉, 연결핀(300)은 제1 전자부품 패키지(100) 또는 제2 전자부품 패키지(200) 상에서 도금이나 프린팅, 인젝션 등의 방식으로 형성되는 것이 아니라 사전에 미리 준비된 상태로 제공되는 연결핀(300)이 제1 전자부품 패키지(100)와 제2 전자부품 패키지(200) 사이에 결합될 수 있다는 것이다.
한편, 도 3에 예시된 전자부품 패키지(2000)의 경우, 제1 전자부품(110')이 제1 전자부품 패키지(100') 내부에 내장되므로, 도 1에 예시된 경우에 비하여 제1 전자부품 패키지(100')와 제2 전자부품 패키지(200)의 이격거리가 감소될 수 있으며, 이에 따라 연결핀(300)의 높이도 도 1에 예시된 경우에 비하여 감소될 수 있다.
다음으로, 제2 전자부품 패키지(200)는 절연부(220), 제2 상부 솔더레지스트(231), 제2 하부 솔더레지스트(232), 제2 접속패드(240) 및 제2 연결패드(250)를 포함할 수 있다. 그리고, 제2 전자부품 패키지(200)에는 전술한 바와 같이 제2 전자부품(210)이 포함될 수 있다.
이때, 제2 전자부품(210)은 집적회로(IC), 메모리 소자(Memory element) 등의 능동소자일 수 있다. 이때, 제2 전자부품(210)은 다양한 방식으로 제2 연결패드(250)와 연결되어 전기적으로 도통될 수 있으며, 도 1 등에서는 와이어(260)에 의하여 제2 연결패드(250)와 제2 전자부품(210)이 전기적으로 연결된 경우가 예시되어 있다.
한편, 제1 전자부품 패키지(100)와 제2 전자부품 패키지(200)는 연결핀(300)에 의하여 상호 연결된다. 도 1 등에서는 제1 전자부품 패키지(100)의 상부에 제2 전자부품 패키지(200)가 위치하여 연결핀(300)으로 연결되는 경우를 예시하였는데, 이러한 구조를 소위 패키지 온 패키지(Package On Package; POP)라고 칭할 수 있다.
일 실시예에서, 연결핀(300)은 제1 면(301)과 제2 면(302)을 구비할 수 있다. 도 1 등을 참조하면 제1 면(301)은 연결핀(300)의 하부면을 칭하고, 제2 면(302)은 연결핀(300)의 상부면을 칭할 수 있음을 이해할 수 있을 것이다.
그리고, 제1 면(301)은 전술한 제1 접속패드(150)에 결합되고, 제2 면(302)은 전술한 제2 접속패드(240)에 결합될 수 있다. 이때, 제1 면(301)과 제1 접속패드(150) 사이에는 제1 솔더층(330)이 구비되고, 제2 면(302)과 제2 접속패드(240) 사이에는 제2 솔더층(340)이 구비되어 연결핀(300)과 제1 및 제2 접속패드(240) 사이가 견고하게 고정되면서도 통전되도록 할 수 있다.
일 실시예에서, 제1 면(301)의 면적은 제2 면(302)의 면적보다 클 수 있다. 즉, 연결핀(300)은 상협하광 형상으로 이루어질 수 있다는 것이다.
또한, 연결핀(300)은 뒤집힌 T자 형상으로 이루어지거나, 연결핀(300')의 수직 단면이 사다리꼴 형상을 이룰 수 있다.
도 1에는 연결핀(300)이 뒤집힌 T자 형상으로 이루어진 경우가 예시되고, 도 2에서는 연결핀(300')의 수직 단면이 사다리꼴 형상으로 이루어진 경우가 예시된다. 이때, 연결핀(300)이 뒤집힌 T자 형상으로 이루어진 경우에는 제1 부(310)와 제2 부(320)가 일체로 이루어져 연결핀이 구현될 수 있다. 또한, 제1 부(310)는 제1 면(301)을 하면으로 하는 원기둥 형상으로 이루어질 수 있고, 제2 부(320)는 제2 면(302)을 상면으로 하는 원기둥 형상으로 이루어질 수 있다.
전술한 바와 같이, 연결핀(300)이 상협하광 형상으로 이루어짐에 따라, 후술될 전자부품 패키지(1000) 제조공정에서 제1 전자부품 패키지(100)와 제2 전자부품 패키지(200) 사이에 연결핀(300)을 고정하는 작업의 효율성이 향상될 수 있다. 이때, 효율성이 향상되는 원리에 대해서는 후술하기로 한다.
한편, 일반적인 솔더볼이 대상물과 부착되기 위해서는 리플로우 공정 등을 거쳐야 하는데, 이때, 솔더볼이 가열됨에 따라 연성이 증가하게 되며, 그 결과, 가열되기 전의 구 형태 중 일부가 무너지면서 인접된 다른 솔더볼 또는 대상물과 인접된 다른 패턴에 접촉되는 쇼트 현상이 발생될 수 있다. 특히 솔더볼과 솔더볼 사이의 간격이 좁아질 수록 이러한 쇼트 현상이 발생될 위험은 증가될 수 있다. 또한, 솔더볼의 높이가 높을 수록 이러한 번짐현상이 더욱 심화될 수 있다.
그러나, 본 발명의 일 실시예에 따른 연결핀(300)은 리플로우 공정을 통해 가열되더라도 일반적인 솔더볼에 비하여 연성 변화가 크지 않으므로 번짐현상이 현저하게 감소될 수 있다.
이에 따라, 제1 전자부품 패키지(100)와 제2 전자부품 패키지(200)를 연결핀(300)에 의하여 연결시킴으로써, 연결경로의 피치를 더욱 미세화 할 수 있게 되는 것이다.
또한, 이렇게 연결경로의 피치가 감소됨에 따라 더 좁은 면적에 더 많은 수의 연결경로를 확보할 수 있게 된다. 따라서, 전자부품 패키지의 면적을 감소시키면서도 신호전달특성을 향상시킬 수 있게 된다.
한편, 연결핀(300)이 구리재질로 이루어질 경우, 기존의 솔더볼에 비하여 도전특성이 향상될 수 있는 바, 신호전달특성을 더욱 향상시킬 수 있게 된다.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 전자부품 패키지를 개략적으로 예시한 도면이다.
도 1 내지 3에 예시된 바와 달리, 도 4 및 도 5에 예시된 실시예에서는 연결핀(300)이 상광하협 형상을 이룬다. 본 발명의 일 실시예에 따른 전자부품 패키지 제조방법에서는, 연결핀(300)의 넓은 면이 한 전자부품 패키지에 먼저 고정되고, 연결핀(300)의 좁은 면이 다른 전자부품 패키지에 고정될 수 있다. 즉, 연결핀(300)의 넓은 면이 먼저 고정되도록 함으로써, 연결핀(300)을 이용하여 전자부품 패키지들을 상호 연결시키는 과정 중의 연결핀의 안정성을 개선할 수 있는 것이며, 그 결과 전자부품 패키지의 제조 효율성이 향상될 수 있다. 따라서, 제1 전자부품 패키지(100)에 연결핀(300)을 먼저 고정시키는 경우라면 제1 면(301)의 면적이 제2 면(302)의 면적보다 넓은 것이 유리하고, 제2 전자부품 패키지(200)에 연결핀(300)을 먼저 고정시키는 경우라면 제2 면(302)의 면적이 제1 면(301)의 면적보다 넓은 것이 유리하다. 이러한 관점에서 도 4 및 도 5에 예시된 실시예가 의미를 가질 수 있는 것이다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따라 전자부품 패키지(1000)를 제조하는 과정을 예시한 공정 단면도이다.
이하에서는, 도 6a 내지 도 6e를 참조하여 본 발명의 일 실시예에 따른 전자부품 패키지(1000) 제조방법을 설명하기로 한다.
먼저, 도 6a는 본 발명의 일 실시예에 따라 제1 전자부품 패키지(100)가 제공된 상태를 개략적으로 예시한 단면도로써, 도 6a를 참조하면, 제1 전자부품(110)을 포함하는 제1 전자부품 패키지(100)가 제공될 수 있다. 이때, 도면에서는 제1 전자부품(110)이 표면실장된 상태를 예시하고 있으나, 도 3에 예시된 바와 같이 제1 전자부품(110)이 내장된 상태일 수도 있다.
한편, 제1 전자부품(110)이 표면실장된 경우 제1 전자부품(110)의 수직 상방 또는 하방의 영역을 제외한 영역에 제1 접속패드(150)가 구비된 상태일 수 있다.
다음으로, 도 6b는 본 발명의 일 실시예에 따라 제1 솔더페이스트(330')가 도포된 상태를 개략적으로 예시한 단면도이고, 도 6c는 본 발명의 일 실시예에 따라 연결핀(300)의 제1 면(301)을 제1 솔더페이스트(330')에 접촉시킨 상태를 개략적으로 예시한 단면도이다.
도 6b 및 도 6c를 참조하면, 제1 접속패드(150)의 표면에 제1 솔더페이스트(330')를 도포한 후 연결핀(300)을 결합시킬 수 있다. 이에 따라, 연결핀(300)이 제1 접속패드(150)에 견고하게 고정되면서도 전기신호가 원활하게 통과되도록 할 수 있다. 여기서, 연결핀(300)의 제1 면(301)이 제1 솔더페이스트(330')에 결합되며, 제1 솔더페이스트(330')가 경화되어 제1 솔더층(330)을 형성하게 된다. 그리고, 제1 솔더페이스트(330')를 도포하는 대신 틴(Tin) 도금을 수행할 수도 있다.
도 6d는 본 발명의 일 실시예에 따라 연결핀(300)의 제2 면(302)에 제2 솔더페이스트(340')를 도포한 상태를 개략적으로 예시한 단면도이고, 도 6e는 본 발명의 일 실시예에 따라 제2 접속패드(240)를 제2 솔더페이스트(340')에 접촉시킨 상태를 개략적으로 예시한 단면도이다.
도 6d 및 도 6e를 참조하면, 연결핀(300)의 제2 면(302) 상에 제2 솔더페이스트(340')가 도포될 수 있으며, 이 상태에서 제2 접속패드(240)가 제2 솔더페이스트(340')에 접촉되도록 제2 전자부품 패키지(200)를 결합할 수 있다. 이때, 제2 솔더페이스트(340')가 경화되어 제2 솔더층(340)을 형성하게 된다.
여기서, 제2 솔더페이스트(340')는 제2 접속패드(240) 상에 도포될 수도 있으며, 도시되지는 않았지만, 이 경우 제2 접속패드(240)가 상측을 향하도록 한 상태에서 연결핀(300)의 제2 면(302)이 하측을 향하도록 제1 전자부품 패키지(100)를 뒤집어 제2 전자부품 패키지(200)와 결합되도록 할 수 있다. 그리고, 제2 접속패드(240)에 제2 솔더페이스트(340')를 도포할 경우, 연결핀(300) 높이의 균일도 및 위치 상의 정밀도를 확보하는데 조금 더 유리할 수 있다.
1000, 2000 : 전자부품 패키지
100 : 제1 전자부품 패키지
110 : 제1 전자부품 120 : 코어부
C : 캐비티 130 : 빌드업부
131 : 상부 빌드업층 132 : 하부 빌드업층
133 : 제1 상부 솔더레지스트 134 : 제1 하부 솔더레지스트
150 : 제1 접속패드 151 : 접속단자
152 : 접착층 153 : 제1 솔더볼
160 : 제1 연결패드 170 : 볼그리드 어레이
200 : 제2 전자부품 패키지
210 : 제2 전자부품 220 : 절연부
231 : 제2 상부 솔더레지스트 232 : 제2 하부 솔더레지스트
240 : 제2 접속패드 250 : 제2 연결패드
260 : 와이어
300 : 연결핀
301 : 제1 면 302 : 제2 면
310 : 제1 부 320 : 제2 부
330 : 제1 솔더층 340 : 제2 솔더층
330' : 제1 솔더페이스트 340' : 제2 솔더페이스트
410 : 정렬용 기판 411 : 삽입홀
420 : 캐리어 기판 430 : 접착부재

Claims (21)

  1. 절연재와, 상기 절연재의 적어도 일면에 도전패턴이 형성된 회로기판에 있어서,
    외부장치와의 전기적 접속을 위한 금속재질의 연결핀이 상기 일면에 부착된 회로기판.
  2. 청구항 1에 있어서,
    상기 연결핀은 상면과 하면의 면적이 서로 다른 회로기판.
  3. 청구항 1에 있어서,
    상기 연결핀의 수직 단면은 T자 형상, ㅗ자 형상, 사다리꼴 형상, 역사다리꼴 형상 중 선택되는 적어도 한 형상으로 일체되게 이루어지는 회로기판.
  4. 청구항 1에 있어서,
    상기 회로기판에 표면실장 또는 내장되는 전자부품을 더 포함하는 회로기판.
  5. 청구항 1에 있어서,
    상기 회로기판의 하부면에 구비되는 볼그리드 어레이를 더 포함하는 회로기판.
  6. 절연재와, 상기 절연재의 적어도 일면에 도전패턴이 형성된 회로기판을 제조하는 회로기판 제조방법에 있어서,
    외부장치와의 전기적 접속을 위한 금속재질의 연결핀의 일면을 상기 회로기판의 상부면에 결합하는 단계를 포함하되,
    상기 연결핀은, 일면이 타면보다 면적이 크고, 상기 회로기판의 상부면에 결합되기 전에 크게 미리 제조된 것인
    회로기판 제조방법.
  7. 청구항 6에 있어서,
    상기 연결핀의 타면에 부가 회로기판의 하부면을 결합하는 단계를 더 포함하는
    회로기판 제조방법.
  8. 청구항 6에 있어서,
    상기 회로기판은 표면실장 또는 내장된 전자부품을 더 포함하는
    회로기판 제조방법.
  9. 청구항 7에 있어서,
    상기 회로기판 및 상기 부가 회로기판 중 적어도 하나는 표면실장 또는 내장된 전자부품을 더 포함하는
    회로기판 제조방법.
  10. 절연재와, 상기 절연재의 적어도 일면에 도전패턴이 형성된 회로기판 및 전자부품을 포함하는 전자부품 패키지에 있어서,
    제1 전자부품을 포함하며, 일면에 적어도 하나의 제1 접속패드가 구비된 제1 전자부품 패키지; 및
    상기 제1 접속패드에 결합되는 제1 면 및 상기 제1 면의 타측면인 제2 면을 포함하되, 도전성 물질로 일체되게 형성되며, 상기 제1 면의 면적과 상기 제2 면의 면적이 서로 다른 핀 형상으로 이루어지는 적어도 하나의 연결핀;
    을 포함하는
    전자부품 패키지.
  11. 청구항 10에 있어서,
    상기 제1 전자부품은 상기 제1 전자부품 패키지 표면에 실장되는
    전자부품 패키지.
  12. 청구항 11에 있어서,
    상기 제1 전자부품은 상기 제1 전자부품 패키지의 제1 영역에 실장되고, 상기 제1 접속패드는 상기 제1 영역을 제외한 영역에 구비되는
    전자부품 패키지.
  13. 청구항 12에 있어서,
    상기 연결핀은,
    상기 제1 면을 밑면으로 하는 원기둥 형상으로 이루어지는 제1 부; 및
    상기 제2 면을 상면으로 하는 원기둥 형상으로 이루어지는 제2 부;
    를 포함하되, 상기 제1 부 및 상기 제2 부가 일체되게 이루어지는
    전자부품 패키지.
  14. 청구항 13에 있어서,
    상기 제1 면과 상기 제1 접속패드 사이 또는 상기 제2 면과 상기 제2 접속패드 사이에 구비되는 도금층 또는 솔더층이 더 포함되는
    전자부품 패키지.
  15. 청구항 10에 있어서,
    상기 제1 전자부품은 상기 제1 전자부품 패키지에 내장되는
    전자부품 패키지.
  16. 청구항 15에 있어서,
    상기 제1 전자부품 패키지는, 리세스부 또는 캐비티가 구비된 코어부 및 상기 코어부의 적어도 일면에 구비되는 빌드업부를 포함하며,
    상기 제1 전자부품의 적어도 일부는 상기 리세스부 또는 캐비티에 삽입되는
    전자부품 패키지.
  17. 청구항 16에 있어서,
    상기 제1 접속패드는 상기 제1 전자부품의 수직 상방 영역의 적어도 일부를 포함하는 영역에 구비되는
    전자부품 패키지.
  18. 청구항 10에 있어서,
    상기 연결핀은,
    녹는점이 280°C 보다 높은 물질로 미리 성형된 것인
    전자부품 패키지.
  19. 청구항 10 내지 청구항 18 중 어느 한 항에 따른 전자부품 패키지를 제조하는 전자부품 패키지 제조방법에 있어서,
    상기 제1 전자부품 패키지를 제공하는 단계; 및
    상기 제1 면을 상기 제1 접속패드에 고정하는 단계;
    를 포함하되,
    상기 제1 면은 상기 제2 면보다 면적이 큰
    전자부품 패키지 제조방법.
  20. 청구항 19에 있어서,
    상기 제1 면을 상기 제1 접속패드에 고정하는 단계는,
    상기 제1 접속패드에 제1 솔더페이스트가 도포된 상태에서 상기 제1 면이 상기 제1 솔더페이스트에 접촉되도록 한 후 온도가 280°C 이하인 열풍을 공급하여 수행되는
    전자부품 패키지 제조방법.
  21. 청구항 18에 있어서,
    제2 전자부품을 포함하며, 일면에 적어도 하나의 제2 접속패드가 구비된 제2 전자부품 패키지를 결합하는 단계;
    를 더 포함하되,
    상기 제2 전자부품 패키지를 결합하는 단계는,
    상기 제2 면에 제2 솔더페이스트가 도포된 상태에서 상기 제2 접속패드가 상기 제2 솔더페이스트에 접촉되도록 한 후 온도가 280°C 이하인 열풍을 공급하여 수행되는
    전자부품 패키지 제조방법.
KR1020140042930A 2014-04-10 2014-04-10 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법 KR101565690B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140042930A KR101565690B1 (ko) 2014-04-10 2014-04-10 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US14/460,918 US20150296620A1 (en) 2014-04-10 2014-08-15 Circuit board, method for manufacturing circuit board, electronic component package, and method for manufacturing electronic component package
CN201410460784.6A CN104981088A (zh) 2014-04-10 2014-09-11 电路板及其制造方法、电子组件封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140042930A KR101565690B1 (ko) 2014-04-10 2014-04-10 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20150117459A true KR20150117459A (ko) 2015-10-20
KR101565690B1 KR101565690B1 (ko) 2015-11-03

Family

ID=54266301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140042930A KR101565690B1 (ko) 2014-04-10 2014-04-10 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법

Country Status (3)

Country Link
US (1) US20150296620A1 (ko)
KR (1) KR101565690B1 (ko)
CN (1) CN104981088A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101969730B1 (ko) * 2014-12-19 2019-04-17 후지필름 가부시키가이샤 다층 배선 기판
FR3047111B1 (fr) * 2016-01-26 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication
KR102582421B1 (ko) * 2016-01-29 2023-09-25 삼성전자주식회사 인쇄회로기판 및 이를 구비한 전자소자 패키지
JP7252702B2 (ja) * 2017-06-06 2023-04-05 太陽誘電株式会社 複合電子部品、複合電子部品包装体、及び回路基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363127A (ja) * 2003-05-30 2004-12-24 Ngk Spark Plug Co Ltd ピン付樹脂製配線基板
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
JPWO2009130737A1 (ja) * 2008-04-21 2011-08-04 富士通株式会社 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
KR20120007839A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
JP2012074505A (ja) 2010-09-28 2012-04-12 Ngk Spark Plug Co Ltd 半導体搭載装置用基板、半導体搭載装置
KR101167429B1 (ko) * 2010-10-11 2012-07-19 삼성전기주식회사 반도체 패키지의 제조방법
KR101321170B1 (ko) * 2010-12-21 2013-10-23 삼성전기주식회사 패키지 및 이의 제조 방법
US8878353B2 (en) * 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface

Also Published As

Publication number Publication date
CN104981088A (zh) 2015-10-14
US20150296620A1 (en) 2015-10-15
KR101565690B1 (ko) 2015-11-03

Similar Documents

Publication Publication Date Title
JP6478306B2 (ja) 電子部品組込み基板及びその製造方法
US9485878B2 (en) Substrate structure having electronic components and method of manufacturing substrate structure having electronic components
US9585260B2 (en) Electronic component module and manufacturing method thereof
TWI664881B (zh) 零件模組
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
US20180013251A1 (en) Method for manufacturing electrical interconnection structure
JP2013073882A (ja) スプリング端子付配線基板及びその実装構造とソケット
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
US10103115B2 (en) Circuit substrate and semicondutor package structure
US7994428B2 (en) Electronic carrier board
EP2849226B1 (en) Semiconductor package
US10219380B2 (en) Electronic device module and manufacturing method thereof
US20160254241A1 (en) Printed circuit board and soldering method
CN103379736B (zh) 印刷电路板组件及其制作方法
WO2014141607A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5934057B2 (ja) プリント回路基板
JP5857249B2 (ja) 半導体部品の実装構造体
KR101681400B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20150136865A (ko) 회로기판 및 회로기판 제조방법
KR101580355B1 (ko) 반도체 패키지 및 그 제조 방법
KR100900182B1 (ko) 반도체 패키지
JP2008085222A (ja) プリント配線板、プリント配線板の外装部品実装方法および電子機器
US20120140427A1 (en) Printed circuit board (pcb) assembly with advanced quad flat no-lead (a-qfn) package
KR20160059755A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140410

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150323

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150922

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20151028

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20151028

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20181002

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20191001

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20201005

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee