Nothing Special   »   [go: up one dir, main page]

KR20100067050A - 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법 - Google Patents

반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20100067050A
KR20100067050A KR1020090120372A KR20090120372A KR20100067050A KR 20100067050 A KR20100067050 A KR 20100067050A KR 1020090120372 A KR1020090120372 A KR 1020090120372A KR 20090120372 A KR20090120372 A KR 20090120372A KR 20100067050 A KR20100067050 A KR 20100067050A
Authority
KR
South Korea
Prior art keywords
support plate
film
protective film
semiconductor wafer
resin protective
Prior art date
Application number
KR1020090120372A
Other languages
English (en)
Other versions
KR101124782B1 (ko
Inventor
다이스케 고로쿠
오사무 오카다
오사무 구와바라
준지 시오타
노부미츠 후지이
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20100067050A publication Critical patent/KR20100067050A/ko
Application granted granted Critical
Publication of KR101124782B1 publication Critical patent/KR101124782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

우선, 다이싱 스트리트 및 그 양측에 대응하는 부분에 있어서의 반도체 웨이퍼 및 밀봉막 등에 홈을 형성한다. 이 상태에서는 홈의 형성에 의해, 반도체 웨이퍼는 각각의 실리콘 기판에 분리되어 있다. 다음에, 홈내를 포함하는 각 실리콘 기판의 저면에 수지 보호막을 형성한다. 이 경우, 반도체 웨이퍼는 각각의 실리콘 기판에 분리되어 있지만, 기둥형상전극 및 밀봉막의 상면에 접착제층을 통해 서포트판이 붙여져 있으므로, 수지 보호막의 형성 시에, 각각에 분리된 실리콘 기판을 포함하는 전체가 휘기 어렵도록 할 수 있다.
Figure P1020090120372
외부접속용 범프전극, 접착제층, 소공, 보호 테이프, 박리액

Description

반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE IN WHICH BOTTOM SURFACE AND SIDE SURFACE OF SEMICONDUCTOR SUBSTRATE ARE COVERED WITH RESIN PROTECTIVE FILM}
본 발명은 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법에 관한 것이다.
일본국 특허 제4103896호 공보에는 CSP(Chip Size Package)라고 불리는 것이 알려져 있다. 이 반도체 장치에서는 반도체 기판 위에 설치된 절연막의 상면에 복수의 배선이 설치되고, 배선의 접속 패드부 상면에 기둥형상전극이 설치되며, 배선을 포함하는 절연막의 상면에 밀봉막이, 그 상면이 기둥형상전극의 상면과 면일로 되도록 설치하고, 기둥형상전극의 상면에 땜납볼이 설치되어 있다. 이 경우, 반도체 기판의 하면 및 측면이 노출되지 않도록 하기 위해서, 반도체 기판의 하면 및 측면을 수지 보호막으로 덮고 있다.
그런데, 일본국 특허 제4103896호 공보에서는 우선, 웨이퍼 상태의 반도체 기판(이하, 반도체 웨이퍼라고 함)의 상면측에 절연막, 배선, 기둥형상전극 및 밀 봉막이 형성된 것을 준비한다. 다음에, 반도체 웨이퍼의 상하를 반전한다. 다음에, 반도체 웨이퍼의 저면측(밀봉막 등이 형성된 면과는 반대인 면측)에 있어서의 각 반도체 장치 형성영역 사이에 하프 컷트(half-cut)에 의해 소정 폭의 홈을 밀봉막의 도중에 이를 때까지 형성한다. 이 상태에서는 반도체 웨이퍼는 홈의 형성에 의해, 각각의 반도체 기판에 분리되어 있다.
다음에, 홈내를 포함하는 각 반도체 기판의 저면에 수지 보호막을 형성한다. 다음에, 각 반도체 기판을 포함하는 전체의 상하를 반전한다. 다음에, 기둥형상전극의 상면에 땜납볼을 형성한다. 다음에, 홈의 폭방향 중앙부에 있어서, 밀봉막 및 수지 보호막을 절단한다. 이렇게 해서, 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 구조의 반도체 장치가 얻어진다.
그렇지만, 일본국 특허 제4103896호 공보에서는 상하를 반전된 반도체 웨이퍼의 저면측에 하프 컷트에 의해 홈을 밀봉막의 도중에 이를 때까지 형성한 후에, 홈내를 포함하는 각 반도체 기판의 저면에 수지 보호막을 형성하고 있을 뿐이므로, 즉, 홈의 형성에 의해 반도체 웨이퍼를 각각의 반도체 기판에 분리한 상태에 있어서 수지 보호막을 형성하고 있을 뿐이므로, 하프 컷트 스텝 및 이후의 스텝에 있어서의 강도가 저하되고, 각 반도체 기판을 포함하는 전체가 비교적 크게 휘어버리기 때문에 품질의 유지가 곤란해지며, 또한, 각 스텝의 핸들링이 어려워진다고 하는 문제가 있다.
그래서, 이 발명은 반도체 기판을 보호하는 수지 보호막의 형성 시에, 각 반도체 기판을 포함하는 전체가 휘기 어렵도록 할 수 있는 반도체 장치의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 제 1 형태에 따르면, 한 면 위에 집적회로가 형성된 반도체 웨이퍼의 해당 한 면 위에 절연막이 형성되고, 상기 절연막 위에 전극용 접속 패드부가 상기 집적회로에 접속되어서 형성되며, 상기 전극용 접속 패드부 위에 외부접속용 범프전극이 형성되고, 상기 외부접속용 범프전극의 주위에 밀봉막이 형성된 것을 준비하는 스텝과, 상기 외부접속용 범프전극 및 상기 밀봉막 위에, 다수의 소공을 갖는 서포트판을 접착제층을 통해 붙이는 스텝과, 다이싱 스트리트 및 그 양측에 대응하는 부분에 있어서의 상기 반도체 웨이퍼의 저면측에 상기 밀봉막 두께의 중간 위치까지 이르는 홈을 형성하는 스텝과, 상기 홈내를 포함하는 상기 반도체 웨이퍼의 저면에 수지 보호막을 형성하는 스텝과, 상기 서포트판의 소공으로부터 박리액을 침투시켜서, 상기 접착제층을 용해하여 제거함으로써, 상기 외부 접속용 범프전극 및 상기 밀봉막 위로부터 상기 서포트판을 분리하는 스텝과, 상기 밀봉막 및 상기 수지 보호막을 상기 홈의 폭보다도 작은 폭으로 절단하는 스텝을 갖고, 상기 반도체 기판의 측면으로부터 상기 밀봉막의 중간 위치까지의 측면 및 반도체 기판의 저면에 상기 수지 보호막이 형성된 반도체 장치를 복수개 얻는 반도체 장치의 제조방법이 제공된다.
이 발명에 따르면, 외부접속용 범프전극(bump electrode) 및 밀봉막 위에 서포트판을 붙인 상태로, 홈내를 포함하는 반도체 웨이퍼(각 반도체 기판)의 저면에 수지 보호막을 형성하고 있으므로, 반도체 기판을 보호하는 수지 보호막의 형성 시에, 각 반도체 기판을 포함하는 전체가 휘기 어렵도록 할 수 있다.
도 1은 이 발명의 제조방법에 의해 제조된 반도체 장치의 일례의 단면도를 나타낸다. 이 반도체 장치는 일반적으로는 CSP라고 불리는 것이고, 실리콘 기판(반도체 기판)(1)을 구비하고 있다. 실리콘 기판(1)의 상면에는 소정의 기능의 집적회로를 구성하는 소자, 예를 들면, 트랜지스터, 다이오드, 저항, 콘덴서 등의 소자(도시하지 않음)가 형성되고, 그 상면 주변부에는 상기 집적회로의 각 소자에 접 속된 알루미늄계 금속 등으로 이루어지는 접속패드(2)가 설치되어 있다. 접속패드(2)는 2개만을 도시하지만, 실제로는 실리콘 기판(1)의 상면 주변부에 다수 배열되어 있다.
접속패드(2)의 중앙부를 제외하는 실리콘 기판(1)의 상면에는 산화 실리콘 등으로 이루어지는 패시베이션막(passivation film)(절연막)(3)이 설치되고, 접속패드(2)의 중앙부는 패시베이션막(3)에 설치된 개구부(4)를 통해 노출되어 있다. 패시베이션막(3)의 상면에는 폴리이미드계 수지 등으로 이루어지는 보호막(절연막)(5)이 설치되어 있다. 패시베이션막(3)의 개구부(4)에 대응하는 부분에 있어서의 보호막(5)에는 개구부(6)가 설치되어 있다.
보호막(5)의 상면에는 배선(7)이 설치되어 있다. 배선(7)은 보호막(5)의 상면에 설치된 동(銅) 등으로 이루어지는 밑바탕 금속층(8)과, 밑바탕 금속층(8)의 상면에 설치된 동으로 이루어지는 상부 금속층(9)의 2층 구조로 되어 있다. 배선 (7)의 일단부는 패시베이션막(3) 및 보호막(5)의 개구부(4, 6)를 통해 접속패드(2)에 접속되어 있다. 배선(7)의 접속 패드부(전극용 접속 패드부) 상면에는 동으로 이루어지는 기둥형상전극(외부접속용 범프전극)(10)이 설치되어 있다.
실리콘 기판(1)의 저면 및 실리콘 기판(1), 패시베이션막(3) 및 보호막(5)의 측면에는 에폭시계 수지 등으로 이루어지는 수지 보호막(11)이 설치되어 있다. 이 경우, 실리콘 기판(1), 패시베이션막(3) 및 보호막(5)의 측면에 설치된 수지 보호막(11)의 상부는 보호막(5)의 상면보다도 상측에 스트레이트 형상으로 돌출되어 있다. 이 상태에서는 실리콘 기판(1)의 하면 및 실리콘 기판(1), 패시베이션막(3) 및 보호막(5)의 측면은 수지 보호막(11)에 의해서 덮여져 있다.
배선(7)을 포함하는 보호막(5)의 상면 및 그 주위에 있어서의 수지 보호막 (11)의 상면에는 에폭시계 수지 등으로 이루어지는 밀봉막(12)이 설치되어 있다. 기둥형상전극(10)은 그 상면이 밀봉막(12)의 상면과 면일 내지 수 ㎛ 낮아지도록 설치되어 있다. 기둥형상전극(10)의 상면에는 땜납볼(13)이 설치되어 있다.
다음에, 이 반도체 장치의 제조방법의 일례에 대해 설명한다. 우선, 도 2에 나타내는 바와 같이, 웨이퍼 상태의 실리콘 기판(이하, 반도체 웨이퍼(21)라고 함) 위에 접속패드(2), 패시베이션막(3), 보호막(5), 밑바탕 금속층(8) 및 상부 금속층 (9)으로 이루어지는 2층 구조의 배선(7), 기둥형상전극(10) 및 밀봉막(12)이 형성된 것을 준비한다. 이와 같은, 반도체 웨이퍼(21)의 제조방법은 이미 알려져 있고, 상세는 예를 들면, 일본국 특허 제3955059호 공보의 도 2∼도 7 및 명세서의 관련 개소를 참조하길 바란다.
이 경우, 반도체 웨이퍼(21)의 두께는 도 1에 나타내는 실리콘 기판(1)의 두께보다도 어느 정도 두껍게 되어 있다. 또, 기둥형상전극(10)의 상면을 포함하는 밀봉막(12)의 상면은 평탄으로 되어 있다. 여기서, 도 2에 있어서, 부호 22로 나타내는 영역은 다이싱 스트리트(dicing street)에 대응하는 영역이다.
도 2에 나타내는 것을 준비하면, 다음에, 도 3에 나타내는 바와 같이, 기둥형상전극(10) 및 밀봉막(12)의 상면에 접착제층(23)을 통해 서포트판(24)을 붙인다. 이 경우, 접착제층(23)으로서는 비수용성의 고분자 화합물이 바람직하고, 그 중에서도 내열성의 점으로부터 아크릴계 수지가 바람직하지만, 이것에 한정하지 않 고, 노볼락(novolak) 수지, 에폭시 수지, 아미드 수지 등을 이용하는 것도 가능하다. 접착제층(23)의 재료의 일례로서는 일본국 특개 제2005-191550호 공보를 참조할 수 있다. 서포트판(24)은 반도체 웨이퍼(21)보다도 조금 큰 원형 형상으로서, 다수의 소공(小孔)(도시하지 않음)을 갖는 유리판, 금속판, 세라믹판 등으로 이루어져 있다. 서포트판(24)의 두께는 예를 들면, 0.7에서 1.0㎜이다. 소공은 서포트판(24)의 전면에 균일한 간격으로 열려 있고, 두께 방향을 관통하는 관통공(貫通孔)이다.
그리고, 우선, 기둥형상전극(10) 및 밀봉막(12)의 상면에 접착제층(23)을 형성하기 위한 액상 접착제를 스핀코트법 등에 의해 도포한다. 다음에, 프리백 (prebaking)을 실행하고, 접착제층(23) 중의 용제를 날려서, 접착제층(23)을 경화, 건조한다. 다음에, 진공 하에서 가열하면서, 접착제층(23)의 상면에 다수의 소공(도시하지 않음)을 갖는 유리판 등으로 이루어지는 서포트판(24)을 붙인다. 유리판 등으로 이루어지는 서포트판(24)의 붙임을 진공 하에 있어서 실행하는 것은 서포트판(24)과 접착제층(23)의 사이에 공기가 들어오지 않도록 하기 위해서이다.
다음에, 도 4에 나타내는 바와 같이, 서포트판(24)의 상면에 다수의 소공을 덮기 위한 제 1 보호 테이프(25)를 붙인다. 제 1 보호 테이프(25)로서는 기재에 아크릴계의 점착재가 부착된 것을 이용할 수 있다. 기재는 폴리에틸렌 등의 폴리오레핀계, PET(폴리에틸렌 테레프탈레이트(polyethylen terephthalate)), EVA(에틸렌ㆍ초산 비닐 공중합체) 등으로부터 선택할 수 있다. 그러나, 제 1 보호 테이프 (25)는 반도체 웨이퍼(21)의 저면의 실리콘을 연삭할 때에 사용하는 연삭수의 침입 을 막기 위한 것일 뿐이기 때문에, 이것에 한정하지 않는다. 제 1 보호 테이프 (25)의 역할에 대해서는 나중에 설명한다. 다음에, 도 4에 나타내는 것의 상하를 반전하고, 도 5에 나타내는 바와 같이, 반도체 웨이퍼(21)의 저면(밀봉막(12) 등이 형성된 면과는 반대의 면)을 위로 향한다. 스테이지(도시하지 않음) 위에 재치(載置)하고, 진공 흡착하여 고정한다. 다음에, 도 6에 나타내는 바와 같이, 반도체 웨이퍼(21)의 저면측을 연삭 지석(砥石)(도시하지 않음)을 이용하여 적절하게 연삭해서 반도체 웨이퍼(21)의 두께를 적적하게 얇게 한다. 이 때, 깎은 부스러기의 제거 및 지석의 냉각을 실행하기 위해서 물을 이용한다. 이 연삭수는 실리콘의 깎은 부스러기 등이 섞여 있으므로 깨끗하지 않다. 또, 깎은 부스러기가 일단 소공에 침입하면 간단하게는 세정할 수 없으므로, 서포트판(24)을 박리할 때에 이용하는 박리액을 더럽히거나, 밀봉막(12)의 상면에 얹혀 버린다. 그러나, 이 경우, 서포트판(24)의 하면에 제 1 보호 테이프(25)가 붙여져 있으므로, 연삭 시에 이용하는 물이 서포트판(24)의 소공에 침입하는 일은 없다. 따라서, 깎은 부스러기가 서포트판(24)의 소공에 들어가서, 소공을 막히게 하는 일은 없으므로, 서포트판(24)을 재이용할 수 있다. 다음에, 제 1 보호 테이프(25)를 서포트판(24)의 하면으로부터 박리한다. 또한, 서포트판(24)은 반도체 웨이퍼(21)의 두께를 적절하게 얇게 한 후에 붙이도록 해도 좋다.
다음에, 도 7에 나타내는 바와 같이, 서포트판(24)의 하면을 다이싱 테이프 (dicing tape)(26)의 상면에 붙인다. 다이싱은 반도체 웨이퍼(21)의 저면측을 연삭 지석으로 연삭하는 경우와 비교해서 테이프가 벗겨지기 어렵다. 따라서, 다이 싱 테이프(26)의 풀의 두께는 제 1 보호 테이프(25)의 풀의 두께의 1/10 이하이다. 결과로서는, 다이싱 테이프(26)는 제 1 보호 테이프(25)보다 점착력은 강하고, 테이프의 두께도 얇다. 다음에, 도 8에 나타내는 바와 같이, 블레이드(blade)(27)를 준비한다. 이 블레이드(27)는 원반 형상의 지석으로 이루어지고, 그 칼 끝의 단면 형상은 거의 コ자 형상(또는 거의 U자 형상)으로 되어 있으며, 그 두께는 다이싱 스트리트(22)의 폭보다도 어느 정도 두껍게 되어 있다.
그리고, 상기 블레이드(27)를 이용해서, 다이싱 스트리트(22) 및 그 양측에 대응하는 부분에 있어서의 반도체 웨이퍼(21), 패시베이션막(3), 보호막(5) 및 밀봉막(12)에 홈(28)을 형성한다. 이 경우, 홈(28)의 깊이는 밀봉막(12)의 도중까지로 하고, 예를 들면, 밀봉막(12)의 두께의 1/2 이상, 바람직하게는 1/3 이상으로 한다. 이 상태에서는 홈(28)의 형성에 의해, 반도체 웨이퍼(21)는 각각의 실리콘 기판(1)에 분리되어 있다. 다음에, 서포트판(24)을 다이싱 테이프(26)의 상면으로부터 박리한다. 또한, 이 공정은 하프 컷트용의 다이싱 장치를 이용하는 것에 의해, 다이싱 테이프에 붙이지 않고 가공하는 것도 가능하다.
다음에, 도 9에 나타내는 바와 같이, 홈(28)내를 포함하는 각 실리콘 기판 (1)의 저면측에 에폭시계 수지 등으로 이루어지는 열경화성 수지를 스핀코트법, 스크린 인쇄법 등에 의해 도포하고, 경화시키는 것에 의해, 수지 보호막(11)을 형성한다. 경화 온도는 150∼250℃, 처리 시간은 1시간 정도로 한다. 이 경우, 반도체 웨이퍼(21)는 각각의 실리콘 기판(1)에 분리되어 있지만, 기둥형상전극(10) 및 밀봉막(12)의 하면에 접착제층(23)을 통해 서포트판(24)이 붙여져 있으므로, 에폭 시계 수지 등의 열경화성 수지로 이루어지는 수지 보호막(11)을 도포하고, 경화시킬 때에 있어서, 각각에 분리된 실리콘 기판(1)을 포함하는 전체가 휘기 어렵도록 할 수 있으며, 또한, 그 후의 공정에 휘어짐에 의한 지장을 초래하기 어렵도록 할 수 있다.
다음에, 도 10에 나타내는 바와 같이, 서포트판(24)의 하면에 다수의 소공을 덮기 위한 제 2 보호 테이프(29)를 붙인다. 제 2 보호 테이프(29)의 역할에 대해서는 나중에 설명한다. 다음에, 도 11에 나타내는 바와 같이, 수지 보호막(11)의 상면측을 연삭 지석(도시하지 않음)을 이용하여 적절하게 연삭해서 수지 보호막 (11)의 두께를 적절하게 얇게 하고, 또한, 수지 보호막(11)의 상면을 평탄화한다. 이 경우, 서포트판(24)의 하면에 제 2 보호 테이프(29)가 붙여져 있으므로, 연삭 시에 이용하는 물이 서포트판(24)의 소공에 침입하는 일은 없다. 또한, 이 연삭 공정은 반도체 장치를 한 층 박형화하기 위해서 실행한다.
다음에, 제 2 보호 테이프(29)를 서포트판(24)의 하면으로부터 박리하고, 이어서, 전체의 상하를 반전하며, 도 12에 나타내는 바와 같이, 실리콘 기판(1)의 밀봉막(12) 등이 형성된 면측을 위로 향한다. 다음에, 도 12에 나타내는 것을 저분자 알코올 또는 PGMEA(Propyleneglycol monomethylether acstate Methoxypropyl acetate:프로필렌 글리콜 모노메틸 에테르 아세테이트) 등의 박리액에 침지하고, 또는, 상술의 재료로 이루어지는 박리액을 서포트판(24)의 상면측으로부터 뿜어서 칠하면, 박리액이 서포트판(24)의 소공에 침투해서 접착제층(23)에 이르고, 접착제층(23)이 용해되서 제거되며, 도 13에 나타내는 바와 같이, 서포트판(24)과 기둥형 상전극(10) 및 밀봉막(12)의 사이에 공간이 형성되고, 서포트판(24)이 주상전극 (10) 및 밀봉막(12)의 상면으로부터 분리된다. 다음에, 기둥형상전극(10) 및 밀봉막(12)의 상면을 세정하고, 접착제층(23)의 잔여물을 제거한다.
다음에, 도 14에 나타내는 바와 같이, 기둥형상전극(10)의 상면에 땜납볼 (13)을 형성한다. 이 경우, 기둥형상전극(10)의 상면에 버어(burr)나 산화막이 형성되어 있을 경우에는 기둥형상전극(10)의 상면을 수 ㎛ 에칭해서 이들을 제거한다. 다음에, 도 15에 나타내는 바와 같이, 밀봉막(12) 및 수지 보호막(11)을 홈 (28)내의 중앙부의 다이싱 스트리트(22)를 따라서 절단한다. 이 경우, 블레이드로서는 그 폭이 다이싱 스트리트(22)와 동일한 폭을 갖는 것을 이용하므로, 도 15에 도시되는 바와 같이, 실리콘 기판(1), 패시베이션막(3), 보호막(5) 및 밀봉막(12)의 중간 위치까지의 각 막의 측면에 설치된 수지 보호막(11)의 중간 위치로부터는 밀봉막(12)이 그 측면을 형성하도록 절단된다. 이 결과, 도 1에 나타내는 바와 같이, 실리콘 기판(1)의 저면 및 측면을 수지 보호막(11)으로 덮은 구조의 반도체 장치가 복수개 얻어진다.
도 1은 이 발명의 제조방법에 의해 제조된 반도체 장치의 일례의 단면도이다.
도 2는 도 1에 나타내는 반도체 장치의 제조방법의 일례에 있어서, 당초 준비한 것의 단면도이다.
도 3은 도 2에 이어지는 공정의 단면도이다.
도 4는 도 3에 이어지는 공정의 단면도이다.
도 5는 도 4에 이어지는 공정의 단면도이다.
도 6은 도 5에 이어지는 공정의 단면도이다.
도 7은 도 6에 이어지는 공정의 단면도이다.
도 8은 도 7에 이어지는 공정의 단면도이다.
도 9는 도 8에 이어지는 공정의 단면도이다.
도 10은 도 9에 이어지는 공정의 단면도이다.
도 11은 도 10에 이어지는 공정의 단면도이다.
도 12는 도 11에 이어지는 공정의 단면도이다.
도 13은 도 12에 이어지는 공정의 단면도이다.
도 14는 도 13에 이어지는 공정의 단면도이다.
도 15는 도 14에 이어지는 공정의 단면도이다.
※도면의 주요부분에 대한 부호 설명
1: 실리콘 기판 2: 접속패드
3: 패시베이션막 5: 보호막
7: 배선 10: 기둥형상전극
11: 수지 보호막 12: 밀봉막
13: 땜납볼 21: 반도체 웨이퍼
22: 다이싱 스트리트 23: 접착제층
24: 서포트판 25: 제 1 보호 테이프
26: 다이싱 테이프 27: 블레이드
28: 홈 29: 제 2 보호 테이프

Claims (10)

  1. 한 면 위에 집적회로가 형성된 반도체 웨이퍼의 해당 한 면 위에 절연막이 형성되고, 상기 절연막 위에 배선이 상기 집적회로에 접속되어서 형성되며, 상기 배선의 전극용 접속 패드부 위에 외부접속용 범프전극이 형성되고, 상기 외부접속용 범프전극의 주위에 밀봉막이 형성된 것을 준비하는 스텝과,
    상기 외부접속용 범프전극 및 상기 밀봉막 위에, 다수의 소공을 갖는 서포트판을 접착제층을 통해 붙이는 스텝과,
    다이싱 스트리트 및 그 양측에 대응하는 부분에 있어서의 상기 반도체 웨이퍼의 저면측에 상기 밀봉막 두께의 중간 위치까지 이르는 홈을 형성하는 스텝과,
    상기 홈내를 포함하는 상기 반도체 웨이퍼의 저면에 수지 보호막을 형성하는 스텝과,
    상기 서포트판의 소공으로부터 박리액을 침투시켜서, 상기 접착제층을 용해하여 제거함으로써, 상기 외부접속용 범프전극 및 상기 밀봉막 위로부터 상기 서포트판을 분리하는 스텝과,
    상기 밀봉막 및 상기 수지 보호막을 상기 홈의 폭보다도 작은 폭으로 절단하는 스텝을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 서포트판의 상기 접착제층으로의 붙임은 진공중에서 가열하면서 실행하 는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 서포트판을 붙인 후에 또는 붙이기 전에, 상기 반도체 웨이퍼의 저면측을 연삭해서 해당 반도체 웨이퍼의 두께를 얇게 하는 스텝을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제 3 항에 있어서,
    상기 반도체 웨이퍼를 연삭하기 전에 상기 서포트판 위에 보호 테이프를 붙이는 스텝을 갖고, 상기 반도체 웨이퍼를 연삭한 후에 상기 보호 테이프를 박리하는 스텝을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 수지 보호막을 형성한 후에, 상기 수지 보호막의 상면측을 연삭해서 해당 수지 보호막의 두께를 얇게 하는 동시에, 그 상면을 평탄화하는 스텝을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 수지 보호막을 연삭하기 전에 상기 서포트판 위에 다른 보호 테이프를 붙이는 스텝을 갖고, 상기 수지 보호막을 연삭한 후에 상기 다른 보호 테이프를 박 리하는 스텝을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제 1 항에 있어서,
    상기 접착제층은 비수용성의 고분자 화합물로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 박리액은 저분자 알코올 또는 PGMEA(프로필렌 글리콜 모노메틸 에테르 아세테이트)로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제 1 항에 있어서,
    상기 외부접속용 범프전극 및 상기 밀봉막 위로부터 상기 서포트판을 분리한 후에, 상기 외부접속용 범프전극 위에 땜납볼을 형성하는 스텝을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 외부접속용 범프전극은 상기 전극용 접속 패드부 위에 형성된 기둥형상전극인 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020090120372A 2008-12-10 2009-12-07 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법 KR101124782B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008314022A JP4742252B2 (ja) 2008-12-10 2008-12-10 半導体装置の製造方法
JPJP-P-2008-314022 2008-12-10

Publications (2)

Publication Number Publication Date
KR20100067050A true KR20100067050A (ko) 2010-06-18
KR101124782B1 KR101124782B1 (ko) 2012-03-27

Family

ID=42231537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090120372A KR101124782B1 (ko) 2008-12-10 2009-12-07 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법

Country Status (5)

Country Link
US (1) US20100144095A1 (ko)
JP (1) JP4742252B2 (ko)
KR (1) KR101124782B1 (ko)
CN (1) CN101752273B (ko)
TW (1) TW201034074A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
EP2622630A1 (en) * 2010-09-30 2013-08-07 Freescale Semiconductor, Inc. Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device
CN110265309A (zh) * 2019-05-30 2019-09-20 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
JP2022057265A (ja) * 2020-09-30 2022-04-11 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292686A (en) * 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP3865184B2 (ja) * 1999-04-22 2007-01-10 富士通株式会社 半導体装置の製造方法
US6491083B2 (en) * 2001-02-06 2002-12-10 Anadigics, Inc. Wafer demount receptacle for separation of thinned wafer from mounting carrier
JP2006135272A (ja) * 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
US8716592B2 (en) * 2004-07-12 2014-05-06 Quanex Ig Systems, Inc. Thin film photovoltaic assembly method
JP4652030B2 (ja) * 2004-11-29 2011-03-16 東京応化工業株式会社 サポートプレートの貼り付け方法
JP4042749B2 (ja) * 2005-02-21 2008-02-06 カシオ計算機株式会社 半導体装置の製造方法
US7390688B2 (en) * 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof
JP2006229112A (ja) * 2005-02-21 2006-08-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JP3859682B1 (ja) * 2005-09-08 2006-12-20 東京応化工業株式会社 基板の薄板化方法及び回路素子の製造方法

Also Published As

Publication number Publication date
JP4742252B2 (ja) 2011-08-10
TW201034074A (en) 2010-09-16
CN101752273A (zh) 2010-06-23
US20100144095A1 (en) 2010-06-10
KR101124782B1 (ko) 2012-03-27
JP2010140987A (ja) 2010-06-24
CN101752273B (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
KR101124782B1 (ko) 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법
US9570314B2 (en) Methods for singulating semiconductor wafer
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
JP2006253402A (ja) 半導体装置の製造方法
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
WO2013179766A1 (ja) 撮像装置、半導体装置および撮像ユニット
JP6147250B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
KR20070070091A (ko) 반도체 장치의 제조 방법
JP2001127206A (ja) チップスケールパッケージの製造方法及びｉｃチップの製造方法
KR20060088518A (ko) 반도체 장치 및 그 제조 방법
KR20100066383A (ko) 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법
US20180233470A1 (en) Handling thin wafer during chip manufacture
TW201530668A (zh) 半導體裝置及其製造方法
CN1645597A (zh) 半导体器件及其制造方法
KR20100066384A (ko) 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
US8652939B2 (en) Method and apparatus for die assembly
US20080014439A1 (en) Process for manufacture of thin wafer
JP2008244132A (ja) 半導体装置の製造方法および半導体装置
US7705432B2 (en) Three dimensional six surface conformal die coating
JP2010147358A (ja) 半導体装置の製造方法
JP2010147354A (ja) 半導体装置の製造方法
JP2010147292A (ja) 半導体装置の製造方法
JP2010147355A (ja) 半導体装置の製造方法
JP2004047903A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee