Nothing Special   »   [go: up one dir, main page]

KR20100019379A - 반도체 장치 및 반도체 장치의 제작 방법 - Google Patents

반도체 장치 및 반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR20100019379A
KR20100019379A KR1020090072638A KR20090072638A KR20100019379A KR 20100019379 A KR20100019379 A KR 20100019379A KR 1020090072638 A KR1020090072638 A KR 1020090072638A KR 20090072638 A KR20090072638 A KR 20090072638A KR 20100019379 A KR20100019379 A KR 20100019379A
Authority
KR
South Korea
Prior art keywords
layer
electrode layer
semiconductor
thin film
buffer
Prior art date
Application number
KR1020090072638A
Other languages
English (en)
Other versions
KR101641922B1 (ko
Inventor
šœ페이 야마자키
히데카쥬 미야이리
아키하루 미야나가
켄고 아키모토
코지로 시라이시
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20100019379A publication Critical patent/KR20100019379A/ko
Application granted granted Critical
Publication of KR101641922B1 publication Critical patent/KR101641922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Shift Register Type Memory (AREA)

Abstract

전기 특성 및 신뢰성이 높은 박막 트랜지스터를 갖는 반도체 장치, 및 상기 반도체 장치를 양산성(量産性) 높게 제작하는 방법이 제안되는 것이 과제가 된다.
반도체층으로서 In, Ga 및 Zn을 포함하는 산화물 반도체막을 사용하여 반도체층과 소스 전극층 및 드레인 전극층의 사이에 버퍼층이 형성된 순 스태거형(톱 게이트 구조)의 박막 트랜지스터를 포함하는 것이 요지가 된다. 소스 전극층 및 드레인 전극층과 반도체층의 사이에 반도체층보다 캐리어 농도가 높은 버퍼층을 의도적으로 형성함으로써, 오믹 접촉(ohmic contact)이 형성된다.
산화물 반도체, IGZO 반도체층, 트랜지스터, 순 스태거형, 버퍼층

Description

반도체 장치 및 반도체 장치의 제작 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 채널 형성 영역에 산화물 반도체막을 사용한 박막 트랜지스터(이하, TFT라고도 한다)로 구성된 회로를 갖는 반도체 장치 및 그 제작 방법에 관한 것이다. 예를 들어, 액정 표시 패널로 대표되는 전기 광학 장치나 발광 소자를 갖는 발광 표시 장치를 부품으로 하여 탑재한 전자 기기에 관한 것이다.
또한, 본 명세서 중에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반(全般)을 가리키고, 전기 광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치이다.
근년에 들어, 매트릭스 상태로 배치된 표시 화소마다 TFT로 이루어지는 스위칭 소자를 형성한 액티브 매트릭스형의 표시 장치(액정 표시 장치나 발광 표시 장치나 전기 영동식(泳動式) 표시 장치)가 활발하게 개발되고 있다. 액티브 매트릭스형의 표시 장치는, 화소(또는 1도트)마다 스위칭 소자가 형성되어, 단순 매트릭스 방식과 비교하여 화소 밀도가 증가하는 경우에 저전압 구동할 수 있으므로 유리하다.
또한, 채널 형성 영역에 산화물 반도체막을 사용하여 박막 트랜지스터(TFT) 등을 제작하고, 전자 디바이스나 광 디바이스에 응용하는 기술이 주목을 받고 있다. 예를 들어, 산화물 반도체막으로서 산화아연(ZnO)을 사용하는 TFT나 InGaO3(ZnO)m을 사용하는 TFT를 들 수 있다. 이들의 산화물 반도체막을 사용한 TFT를 투광성을 갖는 기판 위에 형성하여 화상 표시 장치의 스위칭 소자 등으로 사용하는 기술이 특허 문헌 1, 및 특허 문헌 2로 개시된다.
[특허 문헌 1] 특개2007-123861호 공보
[특허 문헌 2] 특개2007-96055호 공보
채널 형성 영역에 산화물 반도체막을 사용하는 박막 트랜지스터에는 동작 속도가 빠르고, 제조 공정이 비교적으로 간단하고, 충분한 신뢰성을 갖는 것이 요구된다.
박막 트랜지스터를 형성하는 데, 소스 전극 및 드레인 전극은 저저항의 금속 재료를 사용한다. 특히, 대면적의 표시를 행하는 표시 장치를 제조할 때, 배선의 저항에 의한 신호의 지연 문제가 현저하게 된다. 따라서, 배선이나 전극의 재료로서는, 전기 저항값이 낮은 금속 재료를 사용하는 것이 바람직하다. 전기 저항값이 낮은 금속 재료로 이루어지는 소스 전극 및 드레인 전극과, 산화물 반도체막이 직접 접하는 박막 트랜지스터 구조로 하면, 콘택트 저항이 높아질 우려가 있다. 콘택트 저항이 높아지는 원인은, 소스 전극 및 드레인 전극과 산화물 반도체막의 접촉면에서 쇼트 키 접합이 형성되는 것이 요인의 하나로 생각할 수 있다.
상술한 요인에 더하여, 소스 전극 및 드레인 전극과 산화물 반도체막이 직접 접하는 부분에는 용량이 형성되고, 주파수 특성(f 특성이라고 불린다)이 낮아짐으로써, 박막 트랜지스터의 고속 동작을 방해할 우려가 있다.
본 발명의 일 형태는, 인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함하는 산화물 반도체막을 사용하는 박막 트랜지스터에 있어서, 소스 전극 또는 드레인 전극의 콘택트 저항을 저감한 박막 트랜지스터 및 그 제작 방법을 제공하는 것을 과제의 하나로 한다.
또한, In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용하는 박막 트랜지스터의 동작 특성이나 신뢰성을 향상시키는 것도 과제의 하나로 한다.
또한, In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용하는 박막 트랜지스터의 전기 특성의 편차를 저감하는 것도 과제의 하나로 한다. 특히, 액정 표시 장치에 있어서는, 개개의 소자간에서의 편차가 큰 경우, 그 TFT의 특성의 편차에 기인하는 표시 불균일이 발생할 우려가 있다.
또한, 발광 소자를 갖는 표시 장치에 있어서도, 화소 전극에 일정한 전류가 흐르도록 배치된 TFT(구동 회로 또는 화소에 배치되는 발광 소자에 전류를 공급하는 TFT)의 온 전류(Ion)의 편차가 큰 경우, 표시 화면에 있어서 휘도의 편차가 생길 우려가 있다.
이상, 본 발명은 상기 과제의 적어도 하나를 해결하는 것을 목적으로 한다.
본 발명의 일 형태는, 반도체층으로서 In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용하여 반도체층과 소스 전극층 및 드레인 전극층의 사이에 버퍼층이 형성된 순 스태거형(톱 게이트 구조)의 박막 트랜지스터를 포함하는 것을 요지로 한다.
본 명세서에 있어서, In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용하여 형성된 반도체층을 “IGZO 반도체층”이라고도 기재한다.
소스 전극층과 IGZO 반도체층은, 오믹 접촉이 필요하고, 또 그 콘택트 저항 은 가능한 한 저감하는 것이 바람직하다. 마찬가지로, 드레인 전극과 IGZO 반도체층은, 오믹 접촉이 필요하고, 또 그 콘택트 저항은 가능한 한 저감하는 것이 바람직하다.
그래서, 소스 전극층 및 드레인 전극층과 IGZO 반도체층의 사이에 IGZO 반도체층보다 캐리어 농도가 높은 버퍼층을 의도적으로 형성함으로써, 오믹 접촉을 형성한다.
버퍼층으로서는, n형의 도전형을 갖는 In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용한다. 버퍼층에 n형을 부여하는 불순물 원소를 포함시켜도 좋다. 불순물 원소로서, 예를 들어, 마그네슘, 알루미늄, 티타늄, 철, 주석, 칼슘, 게르마늄, 스칸듐, 이트륨, 지르코늄, 하프늄, 붕소, 탈륨, 납 등을 사용할 수 있다. 마그네슘, 알루미늄, 티타늄 등을 버퍼층에 포함시키면, 산소의 블로킹 효과 등이 있고, 성막 후의 가열 처리 등에 의하여 반도체층의 산소 농도를 최적의 범위 내로 유지할 수 있다.
이 버퍼층은 n+층으로서 기능하고, 드레인 영역 또는 소스 영역이라고도 부를 수 있다.
박막 트랜지스터의 전기 특성의 편차를 저감하기 위해서는, IGZO 반도체층은 아모퍼스 상태인 것이 바람직하다.
본 발명의 반도체 장치의 일 형태는, 소스 전극층 및 드레인 전극층과, 소스 전극층 및 드레인 전극층 위에 n형의 도전형을 갖는 버퍼층과, n형의 도전형을 갖 는 버퍼층 위에 반도체층과, 반도체층 위에 게이트 절연층과, 게이트 절연층 위에 게이트 전극층을 포함하는 박막 트랜지스터를 갖고, 반도체층 및 버퍼층은 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체층이며, 버퍼층의 캐리어 농도는, 반도체층의 캐리어 농도보다 높고, 반도체층과 소스 전극층 및 드레인 전극층은 버퍼층을 통하여 전기적으로 접속한다.
본 발명의 반도체 장치의 일 형태는, 소스 전극층 및 드레인 전극층과, 소스 전극층 및 드레인 전극층 위에 n형의 도전형을 갖는 버퍼층과, n형의 도전형을 갖는 버퍼층 위에 반도체층과, 반도체층 위에 게이트 절연층과, 게이트 절연층 위에 게이트 전극층을 포함하는 박막 트랜지스터를 갖고, 반도체층 및 버퍼층은 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체층이며, 소스 전극층 및 드레인 전극층은 게이트 전극층과 반도체층의 채널 형성 영역에 있어서 중첩하지 않고, 버퍼층의 캐리어 농도는 반도체층의 캐리어 농도보다 높고, 반도체층과 소스 전극층 및 드레인 전극층은 버퍼층을 통하여 전기적으로 접속한다.
산화물 반도체층은 광 흡수가 적기 때문에, 반도체층의 채널 형성 영역을 게이트 전극층으로 덮어 광을 차광할 필요가 없다. 따라서, 소스 전극층 및 드레인 전극층과, 게이트 전극층을 반도체층의 채널 형성 영역에 있어서 중첩하지 않는 구조로 할 수 있고, 기생 용량을 경감시킬 수 있다.
본 발명의 일 형태에서는, 반도체층에 있어서 소스 영역 또는 드레인 영역인 버퍼층간에 형성되는 영역이 채널 형성 영역이 된다. 따라서, 채널 길이는 채널 길이 방향에 있어서 소스 영역이 되는 버퍼층과 드레인 영역이 되는 버퍼층의 사이 의 길이이다. 반도체층의 채널 형성 영역에 있어서, 게이트 전극층과 중첩하지 않는 영역이라도 게이트 전극층의 전압 인가에 의하여 채널은 형성되어 채널 영역이 된다. 또한, 게이트 전극층 단부와 버퍼층의 단부가 일치하여도 좋다.
버퍼층은 소스 전극층 및 드레인 전극층과 반도체층의 사이에 형성된다. 따라서, 적어도 버퍼층은 소스 전극층 및 드레인 전극층에 있어서 반도체층과 접하는 측(게이트 절연층과 접하는 측과 반대 측)의 단부를 덮도록 형성된다.
상기 구성에 있어서, 반도체층과 버퍼층의 사이에 캐리어 농도가 반도체층보다 높고, 버퍼층보다 낮은 제 2 버퍼층을 형성하여도 좋다. 제 2 버퍼층은 n-층으로서 기능한다.
In, Ga, 및 Zn을 포함하는 산화물 반도체막(IGZO막)은, 캐리어 농도가 높아질수록 정공 이동도도 높아지는 특성을 갖는다. 따라서, In, Ga, 및 Zn을 포함하는 산화물 반도체막의 캐리어 농도와 정공 이동도의 관계는 도 27에 도시하는 바와 같다. 본 발명의 일 형태에 있어서, 반도체 층의 채널로서 적합한 IGZO막의 캐리어 농도 범위(채널용 농도 범위 1)는 1×1017atoms/cm3 미만(더 바람직하게는, 1×1011atoms/cm3 이상), 버퍼층으로서 적합한 IGZO막의 캐리어 농도 범위(버퍼층 농도 범위 2)는, 1×1018atoms/cm3 이상 (1×1022atoms/cm3 이하)이 바람직하다. 상기 IGZO막의 캐리어 농도는 반도체 층으로서 사용한 경우, 실온에서 소스, 드레인, 및 게이트 전압을 인가하지 않는 상태의 값이다.
채널용의 IGZO막의 캐리어 농도 범위가 상기 범위를 넘으면, 박막 트랜지스터로서 노멀리 온이 될 우려가 있다. 따라서, 본 발명의 일 형태의 캐리어 농도 범위의 IGZO막을 반도체 층의 채널로서 사용함으로써, 신뢰성이 높은 박막 트랜지스터로 할 수 있다.
또한, 소스 전극층 및 드레인 전극층에 티타늄막을 사용하는 것이 바람직하다. 예를 들어, 티타늄막, 알루미늄막, 티타늄막의 적층을 사용하면 저저항이고, 또 알루미늄막에 힐록(hillock)이 발생하기 어렵다.
본 발명의 반도체 장치의 제작 방법의 일 형태는, 기판 위에 소스 전극층 및 드레인 전극층을 형성하고, 소스 전극층 및 드레인 전극층 위에 n형의 도전형을 갖는 버퍼층을 형성하고, 버퍼층 위에 반도체층을 형성하고, 반도체층 위에 게이트 절연층을 형성하고, 게이트 절연층 위에 게이트 전극층을 형성하고, 반도체층 및 버퍼층은 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체층을 사용하여 형성하고, 버퍼층의 캐리어 농도는 반도체층의 캐리어 농도보다 높고, 반도체층과 소스 전극층 및 드레인 전극층은 버퍼층을 통하여 전기적으로 접속한다.
반도체층, 게이트 절연층, 및 게이트 전극층은 대기에 노출시키지 않고, 연속적으로 형성할 수 있다. 연속적으로 성막하면, 먼지가 되는 대기 중의 불순물이 계면에 혼입하는 것에 의한 불량을 경감시킬 수 있다.
소스 전극층, 드레인 전극층, 버퍼층, 반도체층, 게이트 절연층, 및 게이트 전극층은 스퍼터법(스퍼터링법)에 의하여 형성하면 좋다. 게이트 절연층 및 반도체층은 산소 분위기하(또는 산소 90% 이상, 희 가스(아르곤) 10% 이하)에서 n형의 도전형을 갖는 버퍼층은 희 가스(아르곤) 분위기하에서 형성하는 것이 바람직하다.
이와 같이, 스퍼터법을 사용하여 연속적으로 성막하면, 생산성이 높고, 박막 계면의 신뢰성이 안정된다. 또한, 반도체층과 게이트 절연층을 산소 분위기하에서 형성하여 산소를 많이 포함시킴으로써, 열화에 의한 신뢰성의 저하나 박막 트랜지스터 특성의 노멀리 온 측으로의 시프트 등을 경감시킬 수 있다.
본 발명의 일 형태에 의하여 광 전류가 적고, 기생 용량이 작고, 온·오프 비율이 높은 박막 트랜지스터를 얻을 수 있고, 양호한 동(動) 특성을 갖는 박막 트랜지스터를 제작할 수 있다. 따라서, 전기 특성이 높고 신뢰성이 좋은 박막 트랜지스터를 갖는 반도체 장치를 제공할 수 있다.
실시형태에 대해서 도면을 사용하여 자세히 설명한다. 그러나, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명이 이하에 나타내는 실시형태의 기재 내용에 한정해서 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 다른 도면간에서 공통적으로 사용하고, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는, 박막 트랜지스터 및 그 제작 공정에 대해서 도 1a1, 도 1a2, 도 1b1, 도 1b2, 도 2a 내지 도 4d를 사용하여 설명한다.
본 실시형태의 톱 게이트 구조의 순 스태거형 박막 트랜지스터인 박막 트랜지스터(170a, 170b)를 도 1a1, 도 1a2, 도 1b1, 도 1b2에 도시한다. 도 1a1은 평면도이며, 도 1a2는 도 1a1에 있어서의 선 A1-A2 단면도이다. 도 1b1은 평면도이며, 도 1b2는 도 1b1에 있어서의 선 B1-B2 단면도이다.
도 1a1, 도1a2, 도 1b1, 도 1b2에 있어서, 기판(100) 위에 절연층(107a, 107b), 소스 전극층 또는 드레인 전극층(105a, 105b), n형의 도전형을 갖는 버퍼층(104a, 104b), 반도체층(103), 게이트 절연층(102), 게이트 전극층(101)을 갖는 박막 트랜지스터(170a, 170b)가 형성된다.
반도체층(103)으로서 In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용하여 소스 전극층 또는 드레인 전극층(105a, 105b)과 IGZO 반도체층인 반도체층(103)의 사이에 반도체층(103)보다 캐리어 농도가 높은 버퍼층(104a, 104b)을 의도적으로 형성함으로써 오믹 접촉을 형성한다.
버퍼층(104a, 104b)으로서는, n형의 도전형을 갖는 In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용한다. 버퍼층(104a, 104b)에 n형을 부여하는 불순물 원소를 포함시켜도 좋다. 불순물 원소로서, 예를 들어, 마그네슘, 알루미늄, 티타늄, 철, 주석, 칼슘, 게르마늄, 스칸듐, 이트륨, 지르코늄, 하프늄, 붕소, 탈륨, 납 등을 사용할 수 있다. 마그네슘, 알루미늄, 티타늄 등을 버퍼층에 포함시키면, 산소의 블로킹 효과 등이 있고, 성막 후의 가열 처리 등에 의하여 반도체층의 산소 농도를 최적의 범위 내로 유지할 수 있다.
본 발명의 일 형태에 있어서, 반도체 층의 캐리어 농도 범위는 1×1017atoms/cm3 미만(더 바람직하게는, 1×1011atoms/cm3 이상), 버퍼층의 캐리어 농도 범위는, 1×1018atoms/cm3 이상(1×1022atoms/cm3 이하)이 바람직하다.
채널용의 IGZO막의 캐리어 농도 범위가 상기 범위를 넘으면, 박막 트랜지스터로서 노멀리 온이 될 우려가 있다. 따라서, 본 발명의 일 형태의 캐리어 농도 범위의 IGZO막을 반도체 층의 채널로서 사용함으로써, 신뢰성이 높은 박막 트랜지스터로 할 수 있다.
또한, 반도체층과 버퍼층의 사이에 n+층으로서 기능하는 버퍼층보다 캐리어 농도가 낮고 반도체층보다 캐리어 농도가 높은 제 2 버퍼층을 형성하는 경우는, 제 2 버퍼층의 캐리어 농도를 반도체층과 버퍼층의 캐리어 농도 사이의 농도 범위로 하면 좋다.
버퍼층(104a, 104b)은, n+층으로서 기능하여 드레인 영역 또는 소스 영역이라고도 부를 수 있다.
도 1a1, 도 1a2의 박막 트랜지스터(170a)는, 반도체층(103)의 에칭 가공의 공정에서 버퍼층(104a, 104b)도 동일한 마스크를 사용하여 에칭 가공한 예이며, 반도체층(103) 및 게이트 절연층(102)과 접하는 버퍼층(104a, 104b)의 단부는 일치하고 연속적이다.
도 1b1 및 도 1b2의 박막 트랜지스터(170b)는 반도체층(103)의 에칭 가공의 공정에서 버퍼층(104a, 104b)에는 에칭 가공을 행하지 않는 예이며, 버퍼층(104a, 104b)은 소스 전극층 또는 드레인 전극층(105a, 105b) 위에 반도체층(103) 단부를 넘어 더 연장하여 노출된다.
박막 트랜지스터(170a, 170b)에서는, 소스 전극층 또는 드레인 전극층(105a, 105b), 버퍼층(104a, 104b), 및 반도체층(103)을 게이트 절연층(102)이 덮도록 형성되는 예를 나타내지만, 게이트 절연층(102)을 반도체층(103)과 같은 형상으로 에칭 가공하여도 좋다.
본 발명의 일 형태에 있어서, 반도체층(103)으로서 사용하는 산화물 반도체층은 광 흡수가 적기 때문에, 반도체층의 채널 형성 영역을 게이트 전극층으로 덮어 차광할 필요가 없다. 따라서, 소스 전극층 및 드레인 전극층과 게이트 전극층을 반도체층의 채널 형성 영역에 있어서 중첩하지 않는 구조로 할 수 있어 기생 용량을 경감할 수 있다.
본 발명의 일 형태에서는, 반도체층(103)에 있어서 소스 영역 또는 드레인 영역인 버퍼층(104a, 104b)간에 형성되는 영역이 채널 형성 영역이 된다. 따라서, 채널 길이는, 채널 길이 방향에 있어서 소스 영역이 되는 버퍼층과 드레인 영역이 되는 버퍼층의 사이의 길이이다. 반도체층(103)의 채널 형성 영역에 있어서, 게이트 전극층(101)과 중첩하지 않는 영역이라도 게이트 전극층(101)의 전압 인가에 의하여 채널은 형성되어, 채널 형성 영역이 된다. 또한, 게이트 전극층(101)의 단부와 버퍼층(104a, 104b)의 단부가 일치하여도 좋다.
버퍼층(104a, 104b)은 소스 전극층 또는 드레인 전극층(105a, 105b)과 반도 체층(103)의 사이에 형성한다. 따라서, 적어도 버퍼층(104a, 104b)은 소스 전극층 및 드레인 전극층(105a, 105b)에 있어서 반도체층(103)과 접하는 측(게이트 절연층과 접하는 측과 반대 측)의 단부를 덮도록 형성된다.
도 1a1 및 도 1a2의 박막 트랜지스터(170a)의 제작 방법을 도 3a 내지 도 3f를 사용하여 설명한다.
본 발명의 일 형태의 순 스태거형 박막 트랜지스터에서는, 반도체층이 기판과 접하여 형성됨으로써, 기판으로부터의 불순물에 의한 반도체층의 오염을 방지하기 위해서 하지막으로서 절연막을 형성하는 것이 바람직하다. 하지막으로서는, CVD법이나 스퍼터법 등을 사용하여 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 또는 질화산화실리콘막의 단층, 또는 적층으로 형성하면 좋다. 본 실시형태에서는, 기판(100) 위에 하지막으로서 기능하는 절연층(107a, 107b)을 형성한다.
기판(100)은, 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리, 또는 알루미노 실리케이트 유리 등, 퓨전(fusion)법이나 플로트(float)법으로 제작되는 무 알칼리 유리 기판, 세라믹 기판 이외에, 본 제작 공정의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판 등을 사용할 수 있다. 또한, 스테인리스 합금 등의 금속 기판의 표면에 절연막을 형성한 기판을 적용하여도 좋다. 기판(100)의 크기는, 320mm×400mm, 370mm×470mm, 550mm×650mm, 600mm×720mm, 680mm×880mm, 730mm×920mm, 1000mm×1200mm, 1100mm×1250mm, 1150mm×1300mm, 1500mm×1800mm, 1900mm×2200mm, 2160mm×2460mm, 2400mm×2800mm, 또는 2850mm×3050mm 등을 사용할 수 있다.
절연층(107b) 위에 소스 전극층 또는 드레인 전극층(105a, 105b)을 형성하여 소스 전극층 또는 드레인 전극층(105a, 105b) 위에 n형의 도전형을 갖는 반도체막(114)을 형성한다. 반도체막(114)은 n형의 도전형을 갖는 In, Ga, 및 Zn을 포함하는 산화물 반도체막인 n형의 도전형을 갖는 반도체막이다.
소스 전극층 또는 드레인 전극층(105a, 105b)은 스퍼터링법이나 진공 증착법에 의하여 절연층(107b) 위에 도전막을 형성하고 상기 도전막 위에 포토리소그래피 기술 또는 잉크젯법에 의하여 마스크를 형성하고 상기 마스크를 사용하여 도전막을 에칭함으로써, 형성할 수 있다.
소스 전극층 또는 드레인 전극층(105a, 105b)은, 알루미늄, 구리, 또는 실리콘, 티타늄, 네오디뮴, 스칸듐, 몰리브덴 등의 내열성 향상 원소 또는 힐록 방지 원소가 첨가된 알루미늄 합금의 단층 또는 적층으로 형성하는 것이 바람직하다. 또한, n형의 도전형을 갖는 반도체막(114)과 접하는 측의 막을 티타늄, 탄탈, 몰리브덴, 텅스텐, 또는 이들의 원소의 질화물로 형성하고, 그 아래에 알루미늄 또는 알루미늄 합금을 형성한 적층 구조로 하여도 좋다. 또한, 알루미늄 또는 알루미늄 합금의 상면 및 하면을 티타늄, 탄탈, 몰리브덴, 텅스텐, 또는 이들의 원소의 질화물로 끼운 적층 구조로 하여도 좋다. 여기서는, 소스 전극층 또는 드레인 전극층(105a, 105b)으로서 티타늄막, 알루미늄막, 및 티타늄막의 적층 도전막을 사용한다.
티타늄막, 알루미늄막, 티타늄막의 적층을 사용하면 저저항이고, 또 알루미늄막에 힐록이 발생하기 어렵다.
소스 전극층 또는 드레인 전극층(105a, 105b)은, 스퍼터법이나 진공 증착법에 의하여 형성한다. 또한, 소스 전극층 또는 드레인 전극층(105a, 105b)은, 은, 금, 구리 등의 도전성 나노 페이스트를 사용하여 스크린 인쇄법, 잉크젯법 등을 사용하여 토출하여 소성함으로써 형성하여도 좋다.
또한, 소스 전극층 또는 드레인 전극층(105a, 105b) 위에는 반도체막이나 배선을 형성하기 때문에, 단절 및 단선을 방지하기 위해서 단부가 테이퍼 형상이 되도록 가공하는 것이 바람직하다.
n형의 도전형을 갖는 반도체막(114)은 막 두께가 2nm 내지 100nm(바람직하게는, 20nm 내지 50nm)로 하면 좋다. n형의 도전형을 갖는 반도체 막(114)은 희 가스(바람직하게는 아르곤) 분위기하에서 형성하는 것이 바람직하다.
예를 들어, n형의 도전형을 갖는 반도체 막(114)으로서는, DC 마그네트론 스퍼터법을 사용하여 형성할 수 있다. 희 가스만의 분위기 하에서 펄스 DC 스퍼터법의 스퍼터링을 행하여 버퍼층이 되는 IGZO막을 형성한다. 이 IGZO막은 후에 형성되는 반도체층(103)이 되는 산소 과잉의 IGZO막(반도체막(111))보다 막 중의 산소 농도가 낮다. 또한, IGZO막으로서는, 산소 과잉의 IGZO막(반도체막(111))보다 높은 캐리어 농도로 하는 것이 바람직하고, 타깃으로서 In, Ga, 및 Zn을 포함하는 산화물 반도체에 더 Mg이나, Al이나, Ti를 포함하는 타깃을 사용하여도 좋다. Mg이나, Al이나, Ti는 산화 반응하기 쉬운 재료이며, 이들의 재료를 IGZO막에 포함시키면 산소의 블로킹 효과 등이 있고, 성막 후의 가열 처리 등을 행하여도 반도체층의 산소 농도를 최적의 범위 내로 유지할 수 있다. 이 IGZO막은 소스 영역 또는 드레 인 영역으로서 기능한다.
n형의 도전형을 갖는 반도체막(114) 위에 마스크(116)를 형성한다. 마스크(116)는, 포토리소그래피 기술 또는 잉크젯법에 의하여 형성한다. n형의 도전형을 갖는 반도체막(114)을 마스크(116)를 사용하여 에칭에 의하여 가공하여 n형의 도전형을 갖는 반도체층(115a, 115b)을 형성한다(도 3b 참조).
다음, 반도체층(115a, 115b) 위에 반도체막(111)을 형성한다(도 3c 참조).
반도체막(111)으로서는, In, Ga, 및 Zn을 포함하는 산화물 반도체막을 형성한다. 예를 들어, 반도체막(111)으로서, 스퍼터법을 사용하여 In, Ga, 및 Zn을 포함하는 산화물 반도체막을 막 두께 50nm로 형성하면 좋다. 구체적인 조건예로서는, 직경 8인치의 In, Ga, 및 Zn을 포함하는 산화물 반도체 타깃을 사용하여 기판과 타깃의 사이의 거리를 170mm, 압력 0.4Pa, 직류(DC) 전원 0.5kW, 아르곤 또는 산소 분위기하에서 형성할 수 있다. 또한, 펄스 직류(DC) 전원을 사용하면, 먼지를 경감할 수 있고, 막 두께 분포도 균일하게 되기 때문에 바람직하다.
반도체막(111)이나 n형의 도전형을 갖는 반도체막(114) 등의 산화물 반도체막의 스퍼터법 이외의 다른 성막 방법으로서는, 펄스 레이저 증착법(PLD법) 및 전자 빔 증착법 등의 기상법을 사용할 수 있다. 기상법 중에서도 재료계의 조성을 제어하기 쉬운 점에서는, PLD법이 적합하고, 양산성의 점에서는, 상술한 바와 같이, 스퍼터법이 적합하다.
또한, 반도체막(111)이나 n형의 도전형을 갖는 반도체막(114) 등의 IGZO 반도체 막의 에칭에는 구연산이나 옥살산 등의 유기산을 에천트로서 사용할 수 있다. 예를 들어, 50nm의 반도체막(111)은 ITO07N(KANTO CHEMICAL CO.,INC 제)를 사용하여 150초로 에칭 가공할 수 있다.
In, Ga, 및 Zn을 포함하는 산화물 반도체막인 반도체막(111)은 산소 분위기하(또는 산소 90% 이상, 희 가스(아르곤 또는 헬륨 등) 10% 이하)에서 형성하는 것이 바람직하다.
다음, 반도체막(111) 및 n형 도전형을 갖는 반도체층(115a, 115b)을 마스크(113)를 사용하여 에칭에 의하여 가공하여 반도체층(103), 및 버퍼층(104a, 104b)을 형성한다(도 3d 참조). 반도체층(103) 및 버퍼층(104a, 104b)은, 포토리소그래피 기술 또는 액적 토출법에 의하여 마스크(113)를 형성하고, 상기 마스크(113)를 사용하여 반도체막(111) 및 n형의 도전형을 갖는 반도체층(115a, 115b)을 에칭함으로써 형성할 수 있다.
도 3d에 도시하는 바와 같이, 박막 트랜지스터(170a)는 반도체층(103)의 에칭 가공의 공정에서 버퍼층(104a, 104b)도 동일한 마스크로 에칭 가공한다. 따라서, 반도체층(103) 및 게이트 절연층(102)과 접하는 버퍼층(104a, 104b)의 단부와는 일치하여 연속적이다.
반도체층(103) 및 버퍼층(104a, 104b)의 단부를 테이퍼를 갖는 형상으로 에칭함으로써, 반도체층(103) 및 버퍼층(104a, 104b)의 단차(段差) 형상으로 인한, 위에 적층되는 배선의 단선을 방지할 수 있다.
마스크(113)를 제거한 후, 소스 전극층 또는 드레인 전극층(105a, 105b), 버퍼층(104a, 104b), 반도체층(103) 위에 게이트 절연층(102)을 형성하고 게이트 절 연층(102) 위에 도전막(117)을 형성한다(도 3e 참조).
게이트 절연층(102)은, 질화실리콘막 또는 질화산화실리콘막과, 산화실리콘막 또는 산화질화실리콘막의 순서로 적층하여 형성할 수 있다. 또한, 게이트 절연층을 2층으로 하지 않고, 기판 측으로부터 질화실리콘막 또는 질화산화실리콘막과, 산화실리콘막 또는 산화질화실리콘막과, 질화실리콘막 또는 질화산화실리콘막의 순서로 3층 적층하여 형성할 수 있다. 또한, 게이트 절연층을 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 또는 질화산화실리콘막의 단층으로 형성할 수 있다.
또한, 게이트 절연층(102)으로서, 스퍼터법에 의하여 반도체층(103) 위에 산화실리콘막을 형성하고 산화실리콘막 위에 플라즈마 CVD법에 의하여 질화실리콘막을 적층하여도 좋다. 스퍼터법에 의하여 산화실리콘막을 형성하고 산화실리콘막 위에 플라즈마 CVD법에 의하여 질화실리콘막과 산화실리콘막을 순차로 적층하여도 좋다.
여기서는, 산화질화실리콘막이란, 그 조성으로서 질소보다 산소의 함유량이 많은 것이며, 농도 범위로서 산소가 55at.% 내지 65at.%, 질소가 1at.% 내지 20at.%, 실리콘이 25at.% 내지 35at.%, 수소가 0.1at.% 내지 10at.%의 범위에서 포함되는 것을 가리킨다. 또한, 질화산화실리콘막이란, 그 조성으로서, 산소보다도 질소의 함유량이 많은 것이며, 농도 범위로서 산소가 15at.% 내지 30at.%, 질소가 20at.% 내지 35at.%, 실리콘이 25at.% 내지 35at.%, 수소가 15at.% 내지 25at.%의 범위에서 포함되는 것을 가리킨다.
또한, 게이트 절연층(102)으로서 알루미늄, 이트륨, 또는 하프늄의 산화물, 질화물, 산화질화물, 또는 질화산화물의 1종 또는 이들의 화합물을 적어도 2종 이상 포함하는 화합물을 사용할 수도 있다.
또한, 게이트 절연층(102)에 염소, 불소 등의 할로겐 원소를 포함시켜도 좋다. 게이트 절연층(102) 중의 할로겐 원소의 농도는, 농도 피크에 있어서 1×1015atoms/cm3 이상 1×1020atoms/cm3 이하로 하면 좋다.
또한, 게이트 절연층(102)은, 산소 분위기하(또는 산소 90% 이상, 희 가스(아르곤, 또는 헬륨 등) 10% 이하)에서 형성되는 것이 바람직하다.
다음, 도전막(117) 위에 마스크(118)를 형성한다. 마스크(118)를 사용하여 도전막(117)을 에칭 가공하여 게이트 전극층(101)을 형성한다(도 3f 참조).
게이트 전극층(101)은, 티타늄, 몰리브덴, 크롬, 탄탈, 텅스텐, 알루미늄 등의 금속 재료 또는 그 합금 재료를 사용하여 형성한다. 또한, 은, 금, 구리 등의 도전성 나노 페이스트를 사용하여 잉크젯법에 의하여 토출하여 소성함으로써, 게이트 전극층(101)을 형성할 수 있다. 또한, 게이트 전극층 위에 상기 금속 재료의 질화물막을 형성하여도 좋다. 또한, 게이트 전극층(101)은 단층 구조로 하여도 좋고, 적층 구조로 하여도 좋고, 예를 들어, 게이트 절연층(102) 측으로부터 알루미늄막과 몰리브덴막의 적층, 알루미늄과 네오디뮴의 합금막과 몰리브덴막의 적층, 알루미늄막과 티타늄막의 적층, 티타늄막, 알루미늄막 및 티타늄막의 적층 등을 사용할 수 있다.
이 후, 마스크(118)를 제거한다. 이상의 공정에 의하여 박막 트랜지스 터(170a)를 형성할 수 있다.
다음, 도 1b1 및 도 1b2에 도시하는 박막 트랜지스터(170b)의 제작 공정을 도 4a 내지 도 4d에 도시한다.
도 4a는 도 3a의 공정에 대응하여 절연층(107a, 107b)이 형성된 기판(100) 위에 소스 전극층 또는 드레인 전극층(105a, 105b), n형의 도전형을 갖는 반도체막(114)이 형성된다.
n형의 도전형을 갖는 반도체막(114) 위에 마스크(121)를 형성하고, 마스크(121)를 사용하여 n형의 도전형을 갖는 반도체막(114)을 에칭 가공하여 버퍼층(104a, 104b)을 형성한다(도 4b 참조).
절연층(107b), 버퍼층(104a, 104b) 위에 반도체막을 형성하고, 마스크(113)를 사용하여 상기 반도체막을 에칭 가공하여 반도체층(103)을 형성한다(도 4c 참조). 도 4c에서는, 반도체층(103)을 형성하는 에칭 공정을 버퍼층(104a, 104b)이 에칭되지 않는 조건으로 행한다. 따라서, 버퍼층(104a, 104b)은 소스 전극층 또는 드레인 전극층(105a, 105b) 위에 반도체층(103) 단부로부터 연장하여 노출된다.
마스크(113)를 제거한 후, 소스 전극층 또는 드레인 전극층(105a, 105b), 버퍼층(104a, 104b), 반도체층(103) 위에 게이트 절연층(102)을 형성하고, 게이트 절연층(102) 위에 게이트 전극층(101)을 도전막을 마스크(118)에 의하여 에칭 가공하여 형성한다.
이 후, 마스크(118)를 제거한다. 이상의 공정에 의하여 박막 트랜지스터(170b)를 형성할 수 있다.
또한, 본 발명의 일 형태에 있어서, 반도체층, 게이트 절연층, 및 게이트 전극층은 대기에 노출시키지 않고, 연속적으로 형성할 수 있다. 연속적으로 형성하면, 대기 성분이나 대기 중에 부유하는 오염 불순물 원소로 오염되지 않고 각 적층 계면을 형성할 수 있다. 반도체층, 게이트 절연층, 및 게이트 전극층을 연속적으로 형성하는 예를 도 2a 및 도 2b에 도시한다.
도 2a는 도 3b에 있어서 마스크(116)를 제거한 후의 공정이다. 그 후의 에칭 가공에 있어서, 반도체층(103)이 되는 반도체막(131), 게이트 절연층(132), 게이트 전극층(101)이 되는 도전막(133)을 대기에 노출시키지 않고 연속적으로 형성한다(도 2b 참조). 반도체막(131), 게이트 절연층(132), 및 도전막(133)은 스퍼터법에 의하여 형성하는 것이 바람직하다.
액티브 매트릭스형의 표시 장치에 있어서는, 회로를 구성하는 박막 트랜지스터의 전기 특성이 중요하고, 이 전기 특성이 표시 장치의 성능을 좌우한다. 특히, 박막 트랜지스터의 전기 특성 중, 임계값 전압(Vth)이 중요하다. n채널형의 박막 트랜지스터의 경우, 전계 효과 이동도가 높아도, 임계값 전압이 높고, 또는 임계값 전압이 마이너스이라면, 회로로서 제어하는 것이 어렵다. 임계값 전압이 높고, 임계값 전압의 절대값이 큰 박막 트랜지스터의 경우에는, 구동 전압이 낮은 상태에서는 박막 트랜지스터로서의 스위칭 기능을 달성할 수 없고, 부하가 될 우려가 있다. 또한, n채널형의 박막 트랜지스터의 경우에 임계값 전압이 마이너스이라면, 게이트 전압이 0V라도 소스 전극과 드레인 전극의 사이에 전류가 흐르는, 소위 노멀리 온(normally on) 상태가 되기 쉽다.
n채널형의 박막 트랜지스터의 경우, 게이트 전압에 정(正)의 전압을 인가하여 비로소 채널이 형성되어 드레인 전류가 흐르기 시작하는 트랜지스터가 바람직하다. 구동 전압을 높게 하지 않으면, 채널이 형성되지 않는 트랜지스터나 부(負)의 전압 상태라도 채널이 형성되어 드레인 전류가 흐르는 트랜지스터는, 회로에 사용하는 박막 트랜지스터로서는 부적합하다.
따라서, In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용하는 박막 트랜지스터의 게이트 전압이 0V에 가능한 한 가까운 정의 임계값 전압으로 채널이 형성되는 것이 바람직하다.
박막 트랜지스터의 임계값 전압은 산화물 반도체층의 계면, 즉, 산화물 반도체층과 게이트 절연층의 계면에 크게 영향을 끼친다고 생각된다.
그래서, 이들의 계면을 청정한 상태로 형성함으로써, 박막 트랜지스터의 전기 특성을 향상시키는 것과 함께, 제조 공정의 복잡화를 방지할 수 있고, 양산성과 고성능의 양쪽 모두를 구비한 박막 트랜지스터를 실현한다.
특히, 산화물 반도체층과 게이트 절연층의 계면에 대기 중의 수분이 존재하면 박막 트랜지스터의 전기적 특성의 열화, 임계값 전압의 편차, 노멀리 온 상태가 되기 쉬운 문제를 초래한다. 산화물 반도체층과 게이트 절연층을 연속적으로 형성함으로써, 이러한 수소 화합물을 배제할 수 있다.
따라서, 대기에 노출시키지 않고 반도체막(131)과 게이트 절연층(132)을 스퍼터법에 의하여 감압하에서 연속적으로 형성함으로써 양호한 계면을 갖고, 리크 전류가 낮고, 또 전류 구동 능력이 높은 박막 트랜지스터를 실현할 수 있다.
이와 같이, 스퍼터법을 사용하여 연속적으로 성막하면, 생산성이 높고, 박막 계면의 신뢰성이 안정된다. 또한, 반도체층과 게이트 절연층을 산소 분위기하에서 형성하고, 산소를 많이 포함시키도록 함으로써, 열화로 인한 신뢰성의 저하나 박막 트랜지스터가 노멀리 온 상태가 되는 것을 경감할 수 있다.
또한, 반도체층과 게이트 전극층을 형성하는 에칭에 사용하는 마스크를 다계조 마스크(대표적으로는, 그레이 톤 마스크, 하프 톤 마스크)에 의한 노광을 행하여 형성하여도 좋다.
다계조 마스크란, 노광 부분, 중간 노광 부분, 및 미노광 부분에 3개의 노광 레벨을 행할 수 있는 마스크이며, 1번의 노광 및 현상 공정에 의하여 복수(대표적으로는 2종류)의 두께의 영역을 갖는 레지스트 마스크를 형성할 수 있다. 따라서, 다계조 마스크를 사용함으로써, 포토 마스크의 매수를 삭감할 수 있다. 마스크 수를 삭감할 수 있기 때문에, 공정 간략화, 저비용화를 도모할 수 있다.
박막 트랜지스터(170a, 170b) 위에 보호막으로서 절연막을 형성하여도 좋다. 보호막으로서는, 게이트 절연층과 마찬가지로 형성할 수 있다. 또한, 보호막은 대기 중에 부유하는 유기물이나 금속, 수증기 등의 오염 불순물의 침입을 방지하는 것이며, 치밀한 막이 바람직하다. 예를 들어, 박막 트랜지스터(170a, 170b) 위에 보호막으로서 산화실리콘막과 질화실리콘막의 적층을 형성하면 좋다.
또한, 반도체층(103) 및 버퍼층(104a, 104b) 등의 산화물 반도체막은 형성 후에 가열 처리를 행하는 것이 바람직하다. 가열 처리는 성막 후라면 어느 공정에서 행하여도 좋지만, 성막 직후, 도전막(117)의 형성 후, 보호막의 형성 후 등에서 행할 수 있다. 또한, 다른 가열 처리와 겸하여 행하여도 좋다. 또한, 가열 온도는 300℃ 이상 400℃ 이하, 바람직하게는, 350℃로 하면 좋다. 가열 처리는 반도체층(103)과 버퍼층(104a, 104b)과 다른 공정에서 복수 횟수 행하여도 좋다.
버퍼층(In, Ga, 및 Zn을 포함하고 n형의 도전형을 갖는 산화물 반도체층)을 형성하지 않는, 소스 전극층 및 드레인 전극층, 반도체층(In, Ga, 및 Zn을 포함하는 산화물 반도체층), 게이트 절연층, 게이트 전극층의 적층 구조라면, 게이트 전극층과 소스 전극층 또는 드레인 전극층의 거리가 가까워져, 사이에 생기는 기생 용량이 증가한다. 또한, 이 기생 용량의 증가는 반도체층의 박막화에 의하여 보다 현저해진다. 본 실시형태에서는, In, Ga, 및 Zn을 포함하는 n형의 도전형을 갖는 산화물 반도체층과 같은 캐리어 농도가 높은 버퍼층을 형성하고, 소스 전극층 및 드레인 전극층, 버퍼층, 반도체 층, 게이트 절연층, 게이트 전극층의 적층 구조를 갖는 박막 트랜지스터로 하기 때문에, 반도체층의 막 두께가 박막이라도 기생 용량을 억제할 수 있다.
본 실시형태에 의하여 광 전류가 적고, 기생 용량이 작고, 온·오프 비율이 높은 박막 트랜지스터를 얻을 수 있어 양호한 동적 특성을 갖는 박막 트랜지스터를 제작할 수 있다. 따라서, 전기 특성이 높고 신뢰성이 좋은 박막 트랜지스터를 갖는 반도체 장치를 제공할 수 있다.
(실시형태 2)
본 실시형태는, 멀티 게이트 구조의 박막 트랜지스터의 예이다. 따라서, 이 외는 실시형태 1과 마찬가지로 행할 수 있고, 실시형태 1과 동일 부분 또는 같은 기능을 갖는 부분, 및 공정의 반복되는 설명은 생략한다.
본 실시형태에서는, 반도체 장치에 사용되는 박막 트랜지스터에 대해서 도 5a1, 도 5a2, 도 5b1, 도 5b2를 사용하여 설명한다. 도 5a1은 평면도이며, 도 5a2는 도 5a1에 있어서의 선 E1-E2의 단면도이다. 도 5b1은 평면도이며, 도 5b2는 도 5b1에 있어서의 선 F1-F2의 단면도이다.
도 5a1 및 도 5a2에 도시하는 바와 같이, 기판(150) 위에 절연층(157a, 157b), 소스 전극층 또는 드레인 전극층(155a, 155b), 배선층(156), 반도체층(153), 버퍼층(154a, 154b, 154c), 게이트 전극층(151a, 151b)을 포함하는 멀티 게이트 구조의 박막 트랜지스터(171a)가 형성된다. 박막 트랜지스터(171a)에 있어서는, 반도체층(153)은 게이트 절연층(152)을 통하여 게이트 전극층(151a, 151b)의 아래에 걸쳐 연속적으로 형성된다.
도 5b1 및 도 5b2는 다른 구성의 멀티 게이트 구조의 박막 트랜지스터(171b)를 도시한다. 도 5b1 및 도 5b2에 도시하는 바와 같이, 기판(150) 위에 절연층(157a, 157b), 소스 전극층 또는 드레인 전극층(155a, 155b), 배선층(156), 반도체층(153a, 153b), 버퍼층(154a, 154b, 154c, 154d), 게이트 전극층(151a, 151b)을 포함하는 멀티 게이트 구조의 박막 트랜지스터(171b)가 형성된다.
박막 트랜지스터(171b)에서는, 배선층(156) 위에 있어서, 반도체층이 반도체층(153a, 153b)에 버퍼층이 154c, 154d로 분단된다. 반도체층(153a)과 반도체층(153b)은, 한쪽을 버퍼층(154c), 버퍼층(154d) 및 배선층(156)을 통하여 전기적으로 접속되고, 다른 쪽에서 각각 반도체층(153a)은 버퍼층(154a)을 통하여 소스 전극층 또는 드레인 전극층(155a)과, 반도체층(153b)은 버퍼층(154b)을 통하여 소스 전극층 또는 드레인 전극층(155b)과 전기적으로 접속된다.
반도체층(153a, 153b)은, In, Ga, 및 Zn을 포함하는 산화물 반도체층이며, 버퍼층(154a, 154b, 154c 154d)은, n형의 도전형을 갖는 In, Ga, 및 Zn을 포함하는 산화물 반도체이다. 버퍼층(154a, 154b, 154c, 154d)은, 반도체층(153a, 153b)보다 캐리어 농도가 높다.
이와 같이, 본 발명의 일 형태의 멀티 게이트 구조의 박막 트랜지스터에 있어서는, 각 게이트 전극층 아래에 형성되는 반도체층은 연속적으로 형성되어도 좋고, 버퍼층 및 배선층 등을 통하여 복수의 반도체층이 전기적으로 접속하여 형성되어도 좋다.
본 발명의 일 형태의 멀티 게이트 구조의 박막 트랜지스터는 오프 전류가 적고, 이러한 박막 트랜지스터를 포함하는 반도체 장치는 높은 전기 특성 및 고신뢰성을 부여할 수 있다.
본 실시형태에서는, 멀티 게이트 구조로서 게이트 전극층이 2개의 더블 게이트 구조의 예를 나타내지만, 더 많은 게이트 전극층을 갖는 트리플 게이트 구조 등에도 적용할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태는, 박막 트랜지스터에 있어서 버퍼층을 적층하는 예이다. 따라서, 이 외는 실시형태 1 또는 실시형태 2와 마찬가지로 행할 수 있고, 실시형태 1 또는 실시형태 2와 동일 부분 또는 같은 기능을 갖는 부분, 및 공정의 반복 설명은 생략한다.
본 실시형태에서는, 반도체 장치에 사용되는 박막 트랜지스터(173)에 대해서 도 6을 사용하여 설명한다.
도 6에 도시하는 바와 같이, 기판(100) 위에 절연층(107a, 107b), 소스 전극층 또는 드레인 전극층(105a, 105b), 버퍼층(104a, 104b), 버퍼층(106a, 106b), 반도체층(103), 게이트 절연층(102), 게이트 전극층(101)을 포함하는 박막 트랜지스터(173)가 형성된다.
본 실시형태의 박막 트랜지스터(173)는, 반도체층(103)과 버퍼층(104a, 104b)의 사이에 각각 제 2 버퍼층으로서 버퍼층(106a, 106b)이 형성된다.
반도체층(103)은, In, Ga, 및 Zn을 포함하는 산화물 반도체층이며, 버퍼층(104a, 104b), 버퍼층(106a, 106b)은 n형의 도전형을 갖는 In, Ga, 및 Zn을 포함하는 산화물 반도체층이다.
반도체층(103)과 버퍼층(104a, 104b)의 사이에 형성되는 제 2 버퍼층(버퍼층(106a, 106b))은, 캐리어 농도가 반도체층(103)보다 높고, 버퍼층(104a, 104b)보다 낮다. 버퍼층(104a, 104b)이 n+층으로서 기능하는 것에 대해서 제 2 버퍼층(버퍼층(106a, 106b))은 n-층으로서 기능한다.
본 발명의 일 형태에 있어서, 반도체층(103)으로서 적합한 캐리어 농도 범위는, 1×1017atoms/cm3 미만(더 바람직하게는, 1×1011atoms/cm3 이상), 버퍼층으로서 적합한 캐리어 농도 범위는 1×1018atoms/cm3 이상 (1×1022atoms/cm3 이하)이 바람직하다.
채널용의 반도체층(103)의 캐리어 농도 범위가 상기 범위를 넘으면, 박막 트랜지스터로서 노멀리 온이 될 우려가 있다. 따라서, 본 발명의 일 형태의 캐리어 농도 범위의 IGZO막을 반도체 층(103)의 채널로서 사용함으로써, 신뢰성이 높은 박막 트랜지스터로 할 수 있다.
n-층으로서 기능하는 버퍼층(106a, 106b)으로서 적합한 농도 범위는 n+층으로서 기능하는 버퍼층(104a, 104b)보다 캐리어 농도가 낮고, 반도체층(103)보다 캐리어 농도가 높은 농도 범위로 하면 좋다.
이와 같이, 반도체층과 소스 전극층 또는 드레인 전극층의 사이에 형성되는 버퍼층은 적층 구조로 하여도 좋고, 그 캐리어 농도는 반도체층으로부터 소스 전극층 또는 드레인 전극층으로 향하여 높게 되도록 제어한다.
본 발명의 일 형태의 적층 버퍼층을 갖는 박막 트랜지스터는 오프 전류가 적고, 이러한 박막 트랜지스터를 포함하는 반도체 장치는 높은 전기 특성 및 고신뢰성을 부여할 수 있다. 또한, 반도체층(103)으로부터 소스 전극층 또는 드레인 전극층으로 향하여 캐리어 농도가 상승하도록 구배를 형성함으로써, 반도체층(103)과 소스 전극층 또는 드레인 전극층의 사이의 접촉 저항을 저감할 수 있다. 또한, 제 2 버퍼층을 형성함으로써, 반도체층(103)과의 접합 계면에 집중하는 전계를 보다 완화할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는, 반도체 장치의 일례인 표시 장치에 있어서, 동일 기판 위에 적어도 구동 회로의 일부와 화소부에 배치하는 박막 트랜지스터를 제작하는 예에 대해서 이하에 설명한다.
화소부에 배치하는 박막 트랜지스터는, 실시형태 1 내지 실시형태 3 중의 어느 하나에 따라 형성한다. 또한, 실시형태 1 내지 실시형태 3 중의 어느 하나에 나타내는 박막 트랜지스터는 n채널형 TFT이기 때문에, 구동 회로 중에서 n채널형 TFT로 구성할 수 있는 구동 회로의 일부를 화소부의 박막 트랜지스터와 동일 기판 위에 형성한다.
반도체 장치의 일례인 액티브 매트릭스형 액정 표시 장치의 블록도의 일례를 도 12a에 도시한다. 도 12a에 도시하는 표시 장치는, 기판(5300) 위에 표시 소자를 구비한 화소를 복수 갖는 화소부(5301)와, 각 화소를 선택하는 주사선 구동 회로(5302)와, 선택된 화소에의 비디오 신호의 입력을 제어하는 신호선 구동 회로(5303)를 갖는다. 화소부(5301)는 신호선 구동 회로(5303)로부터 열 방향으로 연장하여 배치된 복수의 신호선(S1) 내지 신호선(Sm)(도시하지 않는다))에 의하여 신호선 구동 회로(5303)와 접속되고, 주사선 구동 회로(5302)로부터 행 방향으로 연장하여 배치된 복수의 주사선(G1) 내지 주사선(Gn)(도시하지 않는다))에 의하여 주사선 구동 회로(5302)와 접속되고, 신호선(S1) 내지 신호선(Sm) 및 주사선(G1) 내지 주사선(Gn)에 대응하여 매트릭스 상태로 배치된 복수의 화소(도시하지 않는 다)를 갖는다. 그리고, 각 화소는 신호선(Sj)(신호선(S1) 내지 신호선(Sm) 중 어느 하나), 주사선(Gi)(주사선(G1) 내지 주사선(Gn) 중 어느 하나)과 접속된다.
또한, 실시형태 1 내지 실시형태 3 중의 어느 하나에 나타내는 박막 트랜지스터는, n채널형 TFT이고, n채널형 TFT로 구성하는 신호선 구동 회로에 대해서 도 13을 사용하여 설명한다.
도 13에 도시하는 신호선 구동 회로는, 드라이버 IC(5601), 스위치 군(5602_1 내지 5602_M), 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 배선(5621_1 내지 5621_M)을 갖는다. 스위치 군(5602_1 내지 5602_M)의 각각은, 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 갖는다.
드라이버 IC(5601)는 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 배선(5621_1 내지 5621_M)에 접속된다. 그리고, 스위치 군(5602_1 내지 5602_M)의 각각은, 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 스위치 군(5602_1 내지 5602_M)에 각각 대응한 배선(5621_1 내지 5621_M)에 접속된다. 그리고, 배선(5621_1 내지 5621_M)의 각각은, 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b), 제 3 박막 트랜지스터(5603c)를 통하여 3개의 신호선에 접속된다. 예를 들어, J열째의 배선(5621_J)(배선(5621_1) 내지 배선(5621_M) 중 어느 하나)은, 스위치 군(5602_J)이 갖는 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b), 및 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj-1), 신호선(Sj), 신호선(Sj+1)에 접속된다.
또한, 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613)에는 각각 신호가 입력된다.
또한, 드라이버 IC(5601)는 단결정 기판 위에 형성되는 것이 바람직하다. 또한, 스위치 군(5602_1 내지 5602_M)은, 화소부와 동일 기판 위에 형성되는 것이 바람직하다. 따라서, 드라이버 IC(5601)와 스위치 군(5602_1 내지 5602_M)은 FPC 등을 통하여 접속하면 좋다.
다음, 도 13에 도시한 신호선 구동 회로의 동작에 대해서 도 14의 타이밍 차트를 참조하여 설명한다. 또, 도 14의 타이밍 차트는 i행째의 주사선(Gi)이 선택되어 있는 경우의 타이밍 차트를 도시한다. 또한, i행째의 주사선(Gi)의 선택 기간은, 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2 및 제 3 서브 선택 기간 T3으로 분할되어 있다. 또한, 도 13의 신호선 구동 회로는, 다른 행의 주사선이 선택되는 경우에도 도 14와 같은 동작을 한다.
또한, 도 14의 타이밍 차트는, J열째의 배선(5621_J)이 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj-1), 신호선(Sj), 신호선(Sj+1)에 접속되는 경우에 대해서 도시한다.
또한, 도 14의 타이밍 차트는 i행째의 주사선(Gi)이 선택되는 타이밍, 제 1 박막 트랜지스터(5603a)의 온 및 오프의 타이밍(5703a), 제 2 박막 트랜지스터(5603b)의 온 및 오프의 타이밍(5703b), 제 3 박막 트랜지스터(5603c)의 온 및 오프의 타이밍(5703c) 및 J열째의 배선(5621_J)에 입력되는 신호(5721_J)를 도시한다.
또한, 배선(5621_1) 내지 배선(5621_M)에는 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2 및 제 3 서브 선택 기간 T3에 있어서, 각각 다른 비디오 신호가 입력된다. 예를 들어, 제 1 서브 선택 기간 T1에서 배선(5621_J)에 입력되는 비디오 신호는 신호선(Sj-1)에 입력되고, 제 2 서브 선택 기간 T2에서 배선(5621_J)에 입력되는 비디오 신호는 신호선(Sj)에 입력되고, 제 3 서브 선택 기간 T3에 있어서 배선(5621_J)에 입력되는 비디오 신호는 신호선(Sj+1)에 입력된다. 또한, 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2 및 제 3 서브 선택 기간 T3에 있어서, 배선(5621_J)에 입력되는 비디오 신호를 각각 Data_j-1, Data_j, Data_j+1로 한다.
도 14에 도시하는 바와 같이, 제 1 서브 선택 기간 T1에 있어서 제 1 박막 트랜지스터(5603a)가 온하고, 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)가 오프한다. 이 때, 배선(5621_J)에 입력되는 Data_j-1이, 제 1 박막 트랜지스터(5603a)를 통하여 신호선(Sj-1)에 입력된다. 제 2 서브 선택 기간 T2에서는, 제 2 박막 트랜지스터(5603b)가 온하고, 제 1 박막 트랜지스터(5603a) 및 제 3 박막 트랜지스터(5603c)가 오프한다. 이 때, 배선(5621_J)에 입력되는 Data_j가, 제 2 박막 트랜지스터(5603b)를 통하여 신호선(Sj)에 입력된다. 제 3 서브 선택 기간 T3에서는, 제 3 박막 트랜지스터(5603c)가 온하고, 제 1 박막 트랜지스터(5603a) 및 제 2 박막 트랜지스터(5603b)가 오프한다. 이 때, 배선(5621_J)에 입력되는 Data_j+1이, 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj+1)에 입력된다.
이상으로부터, 도 13의 신호선 구동 회로는 1 게이트 선택 기간을 3개로 분 할함으로써, 1 게이트 선택 기간 중에 1개의 배선(5621)으로부터 3개의 신호선에 비디오 신호를 입력할 수 있다. 따라서, 도 13의 신호선 구동 회로는 드라이버 IC(5601)가 형성되는 기판과, 화소부가 형성되는 기판과의 접속수를 신호선의 수와 비교하여 약 1/3로 할 수 있다. 접속수가 약 1/3이 됨으로써, 도 13의 신호선 구동 회로는, 신뢰성, 수율 등을 향상할 수 있다.
또한, 도 13과 같이, 1 게이트 선택 기간을 복수의 서브 선택 기간으로 분할하여, 복수의 서브 선택 기간 각각에 있어서 어떤 1개의 배선으로부터 복수의 신호선 각각에 비디오 신호를 입력할 수 있으면, 박막 트랜지스터의 배치나 수, 구동 방법 등은 한정되지 않는다.
예를 들어, 3개 이상의 서브 선택 기간 각각에 있어서 1개의 배선으로부터 3개 이상의 신호선 각각에 비디오 신호를 입력하는 경우는 박막 트랜지스터 및 박막 트랜지스터를 제어하기 위한 배선을 추가하면 좋다. 다만, 1 게이트 선택 기간을 4개 이상의 서브 선택 기간으로 분할하면, 1개의 서브 선택 기간이 짧아진다. 따라서, 1 게이트 선택 기간은, 2개 또는 3개의 서브 선택 기간으로 분할되는 것이 바람직하다.
다른 예로서, 도 15의 타이밍 차트에 나타낸 바와 같이, 1개의 선택 기간을 프리차지 기간 Tp, 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2, 제 3 선택 기간 T3으로 분할하여도 좋다. 또한, 도 15의 타이밍 차트는, i행째의 주사선 Gi가 선택되는 타이밍, 제 1 박막 트랜지스터(5603a)의 온 및 오프의 타이밍(5803a), 제 2 박막 트랜지스터(5603b)의 온 및 오프의 타이밍(5803b), 제 3 박막 트랜지스 터(5603c)의 온 및 오프의 타이밍(5803c) 및 J열째의 배선(5621_J)에 입력되는 신호(5821_J)를 도시한다. 도 15에 도시하는 바와 같이, 프리차지 기간 Tp에 있어서, 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)가 온한다. 이 때, 배선(5621_J)에 입력되는 프리차지 전압 Vp이 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 통하여 각각 신호선(Sj-1), 신호선(Sj), 신호선(Sj+1)에 입력된다. 제 1 서브 선택 기간 T1에 있어서 제 1 박막 트랜지스터(5603a)가 온하고, 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)가 오프한다. 이 때, 배선(5621_J)에 입력되는 Data_j-1이, 제 1 박막 트랜지스터(5603a)를 통하여 신호선(Sj-1)에 입력된다. 제 2 서브 선택 기간 T2에서는, 제 2 박막 트랜지스터(5603b)가 온하고, 제 1 박막 트랜지스터(5603a) 및 제 3 박막 트랜지스터(5603c)가 오프한다. 이 때, 배선(5621_J)에 입력되는 Data_j가, 제 2 박막 트랜지스터(5603b)를 통하여 신호선(Sj)에 입력된다. 제 3 서브 선택 기간 T3에서는, 제 3 박막 트랜지스터(5603c)가 온하고, 제 1 박막 트랜지스터(5603a) 및 제 2 박막 트랜지스터(5603b)가 오프한다. 이 때, 배선(5621_J)에 입력되는 Data_j+1이, 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj+1)에 입력된다.
이상으로부터, 도 15의 타이밍 차트를 적용한 도 13의 신호선 구동 회로는, 서브 선택 기간 전에 프리차지 선택 기간을 설정함으로써, 신호선을 프리차지할 수 있기 때문에, 화소에의 비디오 신호의 기록을 고속으로 행할 수 있다. 또한, 도 15에 있어서, 도 14와 같은 것에 관해서는 공통의 부호를 붙이고, 동일 부분 또는 같은 기능을 갖는 부분의 자세한 설명은 생략한다.
또한, 주사선 구동 회로의 구성에 대해서 설명한다. 주사선 구동 회로는 시프트 레지스터, 버퍼를 갖는다. 또한 경우에 따라서는, 레벨 시프터를 가져도 좋다. 주사선 구동 회로에 있어서, 시프트 레지스터에 클록 신호(CLK) 및 스타트 펄스 신호(SP)가 입력됨으로써, 선택 신호가 생성된다. 생성된 선택 신호는 버퍼에 있어서 완충 증폭되고, 대응하는 주사선에 공급된다. 주사선에는, 1라인분의 화소의 트랜지스터의 게이트 전극이 접속된다. 그리고, 1라인분의 화소의 트랜지스터를 일제히 온으로 하여야 하기 때문에, 버퍼는 큰 전류를 흐를 수 있는 것이 사용된다.
주사선 구동 회로의 일부에 사용하는 시프트 레지스터의 일 형태에 대해서 도 16 및 도 17을 사용하여 설명한다.
도 16에 시프트 레지스터의 회로 구성을 도시한다. 도 16에 도시하는 시프트 레지스터는, 복수의 플립플롭(플립플롭(5701_1) 내지 플립플롭(5701_n))으로 구성된다. 또한, 제 1 클록 신호, 제 2 클록 신호, 스타트 펄스 신호, 리셋 신호가 입력되어 동작한다.
도 16의 시프트 레지스터의 접속 관계에 대해서 설명한다. 도 16의 시프트 레지스터는 i단째의 플립플롭(5701_i)(플립플롭(5701_1) 내지 플립플롭(5701_n)중 어느 하나)은, 도 17에 도시한 제 1 배선(5501)이 제 7 배선(5717_i-1)에 접속되고, 도 17에 도시한 제 2 배선(5502)이 제 7 배선(5717_i+1)에 접속되고, 도 17에 도시한 제 3 배선(5503)이 제 7 배선(5717_i)에 접속되고, 도 17에 도시한 제 6 배 선(5506)이 제 5 배선(5715)에 접속된다.
또한, 도 17에 도시한 제 4 배선(5504)이 홀수 단째의 플립플롭에서는 제 2 배선(5712)에 접속되고, 짝수 단째 플립플롭에서는 제 3 배선(5713)에 접속되고, 도 17에 도시한 제 5 배선(5505)이 제 4 배선(5714)에 접속된다.
다만, 1단째의 플립플롭(5701_1)의 도 17에 도시하는 제 1 배선(5501)은 제 1 배선(5711)에 접속되고, n단째의 플립플롭(5701_n)의 도 17에 도시하는 제 2 배선(5502)은 제 6 배선(5716)에 접속된다.
또한, 제 1 배선(5711), 제 2 배선(5712), 제 3 배선(5713), 제 6 배선(5716)을 각각 제 1 신호선, 제 2 신호선, 제 3 신호선, 제 4 신호선이라고 불러도 좋다. 또한, 제 4 배선(5714), 제 5 배선(5715)을, 각각 제 1 전원선, 제 2 전원선이라고 불러도 좋다.
다음, 도 16에 도시하는 플리플롭의 자세한 내용에 대해서 도 17에 도시한다. 도 17에 도시하는 플립플롭은 제 1 박막 트랜지스터(5571), 제 2 박막 트랜지스터(5572), 제 3 박막 트랜지스터(5573), 제 4 박막 트랜지스터(5574), 제 5 박막 트랜지스터(5575), 제 6 박막 트랜지스터(5576), 제 7 박막 트랜지스터(5577) 및 제 8 박막 트랜지스터(5578)를 갖는다. 또한, 제 1 박막 트랜지스터(5571), 제 2 박막 트랜지스터(5572), 제 3 박막 트랜지스터(5573), 제 4 박막 트랜지스터(5574), 제 5 박막 트랜지스터(5575), 제 6 박막 트랜지스터(5576), 제 7 박막 트랜지스터(5577) 및 제 8 박막 트랜지스터(5578)는, n채널형 트랜지스터이며, 게이트·소스간 전압(Vgs)이 임계값 전압(Vth)을 상회하였을 때 도통 상태가 되는 것 으로 한다.
다음, 도 16에 도시하는 플리플롭의 접속 구성에 대해서 이하에 설명한다.
제 1 박막 트랜지스터(5571)의 제 1 전극(소스 전극 또는 드레인 전극의 한쪽)이 제 4 배선(5504)에 접속되고, 제 1 박막 트랜지스터(5571)의 제 2 전극(소스 전극 또는 드레인 전극의 다른 쪽)이 제 3 배선(5503)에 접속된다.
제 2 박막 트랜지스터(5572)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 2 박막 트랜지스터(5572)의 제 2 전극이 제 3 배선(5503)에 접속된다.
제 3 박막 트랜지스터(5573)의 제 1 전극이 제 5 배선(5505)에 접속되고, 제 3 박막 트랜지스터(5573)의 제 2 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제 3 박막 트랜지스터(5573)의 게이트 전극이 제 5 배선(5505)에 접속된다.
제 4 박막 트랜지스터(5574)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 4 박막 트랜지스터(5574)의 제 2 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제 4 박막 트랜지스터(5574)의 게이트 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속된다.
제 5 박막 트랜지스터(5575)의 제 1 전극이 제 5 배선(5505)에 접속되고, 제 5 박막 트랜지스터(5575)의 제 2 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제 5 박막 트랜지스터(5575)의 게이트 전극이 제 1 배선(5501)에 접속된다.
제 6 박막 트랜지스터(5576)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 6 박막 트랜지스터(5576)의 제 2 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제 6 박막 트랜지스터(5576)의 게이트 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속된다.
제 7 박막 트랜지스터(6577)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 7 박막 트랜지스터(5577)의 제 2 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제 7 박막 트랜지스터(5577)의 게이트 전극이 제 2 배선(5502)에 접속된다. 제 8 박막 트랜지스터(5578)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 8 박막 트랜지스터(5578)의 제 2 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제 8 박막 트랜지스터(5578)의 게이트 전극이 제 1 배선(5501)에 접속된다.
또한, 제 1 박막 트랜지스터(5571)의 게이트 전극, 제 4 박막 트랜지스터(5574)의 게이트 전극, 제 5 박막 트랜지스터(5575)의 제 2 전극, 제 6 박막 트랜지스터(5576)의 제 2 전극 및 제 7 박막 트랜지스터(5577)의 제 2 전극의 접속 개소를 노드(node)(5543)로 한다. 또한, 제 2 박막 트랜지스터(5572)의 게이트 전극, 제 3 박막 트랜지스터(5573)의 제 2 전극, 제 4 박막 트랜지스터(5574)의 제 2 전극, 제 6 박막 트랜지스터(5576)의 게이트 전극 및 제 8 박막 트랜지스터(5578)의 제 2 전극의 접속 개소를 노드(5544)로 한다.
또한, 제 1 배선(5501), 제 2 배선(5502), 제 3 배선(5503) 및 제 4 배선(5504)을, 각각 제 1 신호선, 제 2 신호선, 제 3 신호선, 제 4 신호선이라고 불러도 좋다. 또한, 제 5 배선(5505)을 제 1 전원선, 제 6 배선(5506)을 제 2 전원 선이라고 불러도 좋다.
또한, 신호선 구동 회로 및 주사선 구동 회로를 실시형태 1 내지 실시형태 3 중의 어느 하나에 나타내는 n채널형 TFT만으로 제작할 수도 있다. 실시형태 1 내지 실시형태 3 중의 어느 하나에 나타내는 n채널형 TFT는 트랜지스터의 이동도가 크기 때문에, 구동 회로의 구동 주파수를 높일 수 있다. 또한, 실시형태 1 내지 실시형태 3 중 어느 하나에 나타내는 n채널형 TFT는, n형의 도전형을 갖는 In, Ga, 및 Zn을 포함하는 산화물 반도체층인 버퍼층에 의하여 기생 용량이 저감되기 때문에, 주파수 특성(f특성이라고 불린다)이 높다. 예를 들어, 실시형태 1 내지 실시형태 3 중 어느 하나에 나타내는 n채널형 TFT를 사용한 주사선 구동 회로는, 고속으로 동작시킬 수 있기 때문에, 프레임 주파수를 높이는 것 또는 흑색 화면의 삽입 등을 실현할 수 있다.
또한, 주사선 구동 회로의 트랜지스터의 채널 폭을 크게 하는 것이나, 복수의 주사선 구동 회로를 배치하는 것 등에 의해서, 더욱 높은 프레임 주파수를 실현할 수 있다. 복수의 주사선 구동 회로를 배치하는 경우는, 짝수 행의 주사선을 구동하기 위한 주사선 구동 회로를 한쪽에 배치하고, 홀수 행의 주사선을 구동하기 위한 주사선 구동 회로를 그 반대 쪽에 배치함으로써, 프레임 주파수를 높이는 것을 실현할 수 있다.
또한, 반도체 장치의 일례인 액티브 매트릭스형 발광 표시 장치를 제작하는 경우, 적어도 하나의 화소에 복수의 박막 트랜지스터를 배치하기 때문에, 주사선 구동 회로를 복수 배치하는 것이 바람직하다. 액티브 매트릭스형 발광 표시 장치 의 블록도의 일례를 도 12b에 도시한다.
도 12b에 도시하는 발광 표시 장치는, 기판(5400) 위에 표시 소자를 구비한 화소를 복수 갖는 화소부(5401)와, 각 화소를 선택하는 제 1 주사선 구동 회로(5402) 및 제 2 주사선 구동 회로(5404)와, 선택된 화소로의 비디오 신호의 입력을 제어하는 신호선 구동 회로(5403)를 갖는다.
도 12b에 도시하는 발광 표시 장치의 화소에 입력되는 비디오 신호를 디지털 형식으로 하는 경우, 화소는 트랜지스터의 온 및 오프의 변환에 따라, 발광 상태 또는 비발광 상태가 된다. 따라서, 면적 계조법 또는 시간 계조법을 사용하여 계조의 표시를 행할 수 있다. 면적 계조법은 1화소를 복수의 부(副)화소로 분할하여 각 부화소를 독립적으로 비디오 신호에 따라 구동시킴으로써, 계조 표시를 행하는 구동 방법이다. 또한, 시간 계조법은 화소가 발광하는 기간을 제어함으로써 계조 표시를 행하는 구동 방법이다.
발광 소자는 액정 소자 등과 비교하여 응답 속도가 빠르기 때문에, 액정 소자보다 시간 계조법에 적합하다. 구체적으로 시간 계조법에 의하여 표시를 행하는 경우, 1프레임 기간을 복수의 서브 프레임 기간으로 분할한다. 그리고 비디오 신호에 따라, 각 서브 프레임 기간에 있어서 화소의 발광 소자를 발광 상태 또는 비발광 상태로 한다. 복수의 서브 프레임 기간으로 분할함으로써, 1프레임 기간 중에 화소가 실제로 발광하는 기간의 합계 길이를 비디오 신호에 따라 제어할 수 있기 때문에, 계조를 표시할 수 있다.
또한, 도 12b에 도시하는 발광 장치에서는, 하나의 화소에 스위치용 TFT와 전류 제어용 TFT의 2개를 배치하는 경우, 스위칭용 TFT의 게이트 배선인 제 1 주사선에 입력되는 신호를 제 1 주사선 구동 회로(5402)로 생성하고, 전류 제어용 TFT의 게이트 배선인 제 2 주사선에 입력되는 신호를 제 2 주사선 구동 회로(5404)로 생성하는 예를 도시하지만, 제 1 주사선에 입력되는 신호와 제 2 주사선에 입력되는 신호의 양쪽 모두를 1개의 주사선 구동 회로로 생성하도록 하여도 좋다. 또한, 예를 들어, 스위칭 소자가 갖는 각 트랜지스터의 수에 따라, 스위칭 소자의 동작을 제어하기 위해서 사용되는 제 1 주사선이 각 화소에 복수 형성되는 일도 있다. 이 경우, 복수의 제 1 주사선에 입력되는 신호를 모두 1개의 주사선 구동 회로로 생성하여도 좋고, 복수의 각 주사선 구동 회로로 생성하여도 좋다.
또한, 발광 표시 장치에 있어서도 구동 회로 중, n채널형 TFT로 구성할 수 있는 구동 회로의 일부를 화소부의 박막 트랜지스터와 동일 기판 위에 형성할 수 있다. 또한, 신호선 구동 회로 및 주사선 구동 회로를 실시형태 1 내지 실시형태 3 중 어느 하나에 나타내는 n채널형 TFT만으로 제작할 수도 있다.
또한, 상술한 구동 회로는 액정 표시 장치나 발광 표시 장치에 한정되지 않고, 스위칭 소자와 전기적으로 접속하는 소자를 이용하여 전자 잉크를 구동시키는 전자 페이퍼에 사용하여도 좋다. 전자 페이퍼는, 전기 영동(泳動) 표시 장치(전기 영동 디스플레이)라고도 불리고, 종이와 같이 읽기 쉽다는 장점, 다른 표시 장치와 비교하여 저소비 전력, 얇고 가벼운 형상으로 할 수 있는 이점을 갖는다.
전기 영동 디스플레이에는 다양한 형태를 고려할 수 있지만, 양 전하를 갖는 제 1 입자와 음 전하를 갖는 제 2 입자를 포함하는 복수의 마이크로 캡슐이 용매 또는 용질에 복수 분산되고, 마이크로 캡슐에 전계를 인가함으로써 마이크로 캡슐 중의 입자를 서로 반대 방향으로 이동시켜 한쪽에 모인 입자의 색만을 표시하는 것이다. 또한, 제 1 입자 또는 제 2 입자는 염료를 포함하여, 전계가 없는 경우에 있어서, 이동하지 않는 것이다. 또한, 제 1 입자의 색과 제 2 입자의 색은 다른 것(무색을 포함한다)으로 한다.
이와 같이, 전기 영동 디스플레이는 유전 상수가 높은 물질이 높은 전계 영역으로 이동하는, 소위 유전 영동적 효과를 이용한 디스플레이이다. 전기 영동 디스플레이는, 액정 표시 장치에는 필요한 편광판, 대향 기판도 전기 영동 표시 장치에는 필요가 없고, 두께나 무게가 반감한다.
상기 마이크로 캡슐을 용매 중에 분산시킨 것이 전자 잉크라고 불리는 것이며, 이 전자 잉크는 유리, 플라스틱, 피륙, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터나 색소를 갖는 입자를 사용함으로써, 컬러 표시도 가능하다.
또한, 액티브 매트릭스 기판 위에 적절히 2개의 전극 사이에 끼워지도록 상기 마이크로 캡슐을 복수 배치하면, 액티브 매트릭스형의 표시 장치가 완성되며, 마이크로 캡슐에 전계를 인가하면 표시할 수 있다. 예를 들어, 실시형태 1 내지 실시형태 3 중의 어느 하나의 박막 트랜지스터에 의하여 얻어지는 액티브 매트릭스 기판을 사용할 수 있다.
또한, 마이크로 캡슐 중의 제 1 입자 및 제 2 입자는, 도전체 재료, 절연체 재료, 반도체 재료, 자성(磁性) 재료, 액정 재료, 강유전성 재료, 일렉트로 루미네선스 재료, 일렉트로크로믹 재료, 자기 영동 재료 중으로부터 선택된 일종의 재료, 또는, 이들의 복합 재료를 사용하면 좋다.
이상의 공정에 의하여, 반도체 장치로서 신뢰성이 높은 표시 장치를 제작할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 5)
여기서는, 적어도 게이트 절연막과 산화물 반도체층의 적층을 대기에 노출시키지 않고 연속적으로 형성하는, 순 스태거형의 박막 트랜지스터의 제작예를 이하에 나타낸다. 여기서는, 연속 성막을 행하는 공정까지의 공정을 나타내고, 그 후의 공정은 실시형태 1 내지 실시형태 3 중의 어느 하나에 따라 박막 트랜지스터를 제작하면 좋다.
본 명세서 중에서 연속 성막이란, 스퍼터법에 의하여 행하는 제 1 성막 공정으로부터 스퍼터법에 의하여 행하는 제 2 성막 공정까지의 일련의 프로세스 중, 피처리 기판이 놓여 있는 분위기가 대기 등의 오염 분위기에 노출되지 않고, 항상 진공 중 또는 불활성 가스 분위기(질소 분위기 또는 희 가스 분위기)에서 제어되는 것을 말한다. 연속 성막을 행함으로써, 청정화된 피처리 기판의 수분 등의 재부착을 회피하여 성막할 수 있다.
동일 챔버 내에서 제 1 성막 공정으로부터 제 2 성막 공정까지의 일련의 프로세스를 행하는 것은 본 명세서에 있어서의 연속 성막의 범위에 있다.
또한, 다른 챔버에서 제 1 성막 공정으로부터 제 2 성막 공정까지의 일련의 프로세스를 행하는 경우, 제 1 성막 공정을 행한 후, 대기에 노출되지 않고, 챔버간을 기판 반송하여 제 2 성막을 행하는 것도 본 명세서에 있어서의 연속 성막의 범위에 있다.
또한, 제 1 성막 공정과 제 2 성막 공정의 사이에 기판 반송 공정, 얼라이먼트 공정, 서냉(徐冷) 공정, 또는 제 2 공정에 필요한 온도로 하기 위해서 기판을 가열 또는 냉각하는 공정 등을 가져도 본 명세서에 있어서의 연속 성막의 범위에 있다.
다만, 세정 공정, 웨트 에칭, 레지스트 형성 등의 액체를 사용하는 공정이 제 1 성막 공정과 제 2 성막 공정의 사이에 있는 경우, 본 명세서에서 정의되는 연속 성막의 범위에 해당하지 않는다.
대기에 노출시키지 않고, 연속 성막을 행하는 경우, 도 18에 도시하는 바와 같은 멀티 챔버형의 제조 장치를 사용하는 것이 바람직하다.
제조 장치의 중앙부에는 기판을 반송하는 반송 기구(機構)(대표적으로는, 반송 로봇(81))를 구비한 반송실(80)이 형성되고, 반송실(80)에는 반송실 내에 반입 및 반출하는 기판을 복수 매 수납하는 카세트 케이스를 세트하는 카세트실(82)이 게이트 밸브(83)를 통하여 연결된다.
또한, 반송실(80)에는 각각 게이트 밸브(84 내지 88)를 통하여 복수의 처리실이 연결된다. 여기서는, 상면 형상이 6각형의 반송실(80)에 5개의 처리실을 연결하는 예를 나타낸다. 또한, 반송실의 상면 형상을 변경함으로써, 연결할 수 있는 처리실의 개수를 변경할 수 있다. 예를 들어, 사각형으로 하면, 3개의 처리실 을 연결할 수 있고, 8각형으로 하면 7개의 처리실을 연결할 수 있다.
5개의 처리실 중, 적어도 하나의 처리실은 스퍼터링을 행하는 스퍼터 챔버로 한다. 스퍼터 챔버는 적어도 챔버 내부에 스퍼터 타깃, 타깃을 스퍼터하기 위한 전력 인가 기구나 가스 도입 수단, 소정 위치에 기판을 유지하는 기판 홀더 등이 구비된다. 또한, 스퍼터 챔버 내를 감압 상태로 하기 위해서, 챔버 내의 압력을 제어하는 압력 제어 수단이 스퍼터 챔버에 형성된다.
스퍼터법에는 스퍼터용 전원에 고주파 전원을 사용하는 RF 스퍼터법과, DC 스퍼터법이 있고, 또 펄스적으로 바이어스를 주는 펄스 DC 스퍼터법도 있다. RF 스퍼터법은 주로 절연막을 형성하는 경우에 사용되고, DC 스퍼터법은 주로 금속막을 형성하는 경우에 사용된다.
또한, 재료가 상이한 타깃을 복수 설치할 수 있는 다원(多元) 스퍼터 장치도 있다. 다원 스퍼터 장치는, 동일 챔버에서 다른 재료막을 적층 형성하는 것도, 동일 챔버에서 복수 종류의 재료를 동시에 방전시켜 형성할 수도 있다.
또한, 챔버 내부에 자석(磁石) 기구를 구비한 마그네트론 스퍼터법을 사용하는 스퍼터 장치나 글로우 방전을 사용하지 않고 마이크로파를 사용하여 발생시킨 플라즈마를 사용하는 ECR 스퍼터법을 사용하는 스퍼터 장치가 있다.
스퍼터 챔버로서는, 상술한 다양한 스퍼터법을 적절히 사용한다.
또한, 성막 방법으로서, 성막 중에 타깃 물질과 스퍼터 가스 성분을 화학 반응시켜 그들에 화합물 박막을 형성하는 리액티브 스퍼터법이나, 성막 중에 기판에도 전압을 인가하는 바이어스 스퍼터법도 있다.
또한, 5개의 처리실 중, 다른 처리실의 하나는 스퍼터링 전에 기판의 예비 가열 등을 행하는 가열 챔버, 스퍼터링 후에 기판을 냉각하는 냉각 챔버, 또는 플라즈마 처리를 행하는 챔버로 한다.
다음, 제조 장치의 동작의 일례에 대해서 설명한다.
피성막 면을 하향으로 한 기판(94)을 수납한 기판 카세트를 카세트 실(82)에 세트하여 카세트 실(82)에 형성된 진공 배기 수단에 의하여 카세트 실을 감압 상태로 한다. 또한, 미리 각 처리실 및 반송실(80)의 내부를, 각각 형성된 진공 배기 수단에 의하여 감압해 둔다. 이렇게 함으로써, 각 처리실간을 기판이 반송되어 있는 동안, 대기에 노출되지 않고 청정한 상태를 유지할 수 있다.
또한, 피성막 면을 하향으로 한 기판(94)에는, 적어도 소스 전극층, 드레인 전극층 및 버퍼층이 미리 형성된다. 예를 들어, 기판과 소스 전극층 및 드레인 전극층의 사이에 플라즈마 CVD법에 의하여 얻어지는 질화실리콘막, 질화산화실리콘막 등의 하지 절연막을 형성하여도 좋다. 기판(94)으로서 알칼리 금속을 포함하는 유리 기판을 사용하는 경우, 하지 절연막은 기판으로부터 나트륨 등의 가동 이온이 그 위의 반도체 영역 중에 침입하여 TFT의 전기 특성이 변화하는 것을 억제하는 작용을 갖는다.
다음, 게이트 밸브(83)를 열어 반송 로봇(81)에 의하여 1매째의 기판(94)을 카세트로부터 추출하여 게이트 밸브(84)를 열어 제 1 처리실(89) 내에 반송하여 게이트 밸브(84)를 닫는다. 제 1 처리실(89)에서는 가열 히터나 램프 가열에 의하여 기판을 가열하여 기판(94)에 부착하고 있는 수분 등을 제거한다. 특히, 게이트 절 연막에 수분이 포함되면 TFT의 전기 특성이 변화할 우려가 있기 때문에, 스퍼터링 성막 전의 가열은 유효하다. 또한, 카세트 실(82)에 기판을 세트한 단계로 충분히 수분이 제거되는 경우에는, 이 가열 처리는 불필요하다.
또한, 제 1 처리실(89)에 플라즈마 처리 수단을 형성하고, 막의 표면에 플라즈마 처리를 행하여도 좋다. 또한, 카세트 실(82)에 가열 수단을 형성하여 카세트 실(82)에서 수분을 제거하는 가열을 행하여도 좋다.
다음, 게이트 밸브(84)를 열어 반송 로봇(81)에 의하여 기판을 반송실(80)에 반송하여 게이트 밸브(85)를 열어 제 2 처리실(90) 내에 반송하여 게이트 밸브(85)를 닫는다.
여기서는, 제 2 처리실(90)은, DC 마그네트론 스퍼터법을 사용한 스퍼터 챔버로 한다. 제 2 처리실(90)에서는, 반도체층으로서 산화금속층(IGZO막)을 형성한다. In, Ga, 및 Zn을 포함하는 산화물 반도체 타깃을 사용하여 희 가스 분위기하, 또는 산소 분위기하에서 형성할 수 있다. 여기서는, 한 없이 많은 산소를 IGZO막 중에 포함시키기 위해서 타깃으로서 In, Ga, 및 Zn을 포함하는 산화물 반도체를 사용하여 산소만의 분위기하, 또는 산소가 90% 이상, 또 Ar이 10% 이하의 분위기하에서 펄스 DC 스퍼터법의 스퍼터링을 행하여 산소 과잉의 IGZO막을 형성한다.
산소 과잉의 IGZO막 형성 후, 대기에 노출되지 않고, 게이트 밸브(85)를 열어 반송 로봇(81)에 의하여 기판을 반송실(80)에 반송하여 게이트 밸브(86)를 열어 제 3 처리실(91) 내에 반송하여 게이트 밸브(86)를 닫는다.
여기서는, 제 3 처리실(91)은 RF 마그네트론 스퍼터법을 사용한 스퍼터 챔버 로 한다. 제 3 처리실(91)에서는, 게이트 절연층으로서 산화실리콘막(SiOx막)을 형성한다. 게이트 절연층으로서 산화실리콘막 외에, 산화알루미늄막(Al2O3막), 산화마그네슘막(MgOx막), 질화알루미늄막(AlNx막), 산화이트륨막(YOx막) 등을 사용할 수 있다.
또한, 게이트 절연층에 할로겐 원소, 예를 들어 불소, 염소 등을 적은 량 막 중에 첨가하여, 나트륨 등의 가동 이온의 고정화를 시켜도 좋다. 그 방법으로서는, 챔버 내에 할로겐 원소를 포함하는 가스를 도입하여 스퍼터링을 행한다. 다만, 할로겐 원소를 포함하는 가스를 도입하는 경우에는, 챔버의 배기 수단에 제해(除害) 설비를 설치할 필요가 있다. 게이트 절연막에 포함시키는 할로겐 원소의 농도는 SIMS(2차 이온 질량 분석법)를 사용한 분석에 의하여 얻어지는 농도 피크가 1×1015cm-3 이상 1×1020cm-3 이하의 범위 내로 하는 것이 바람직하다.
SiOx막을 얻는 경우, 타깃으로서 인공 석영을 사용하여 희 가스, 대표적으로는 아르곤을 사용하는 스퍼터 방법이나, 타깃으로서 단결정 실리콘을 사용하여 산소 가스와 화학 반응시켜 SiOx막을 얻는 리액티브 스퍼터법을 사용할 수 있다. 여기서는, 한없이 많은 산소를 SiOx막 중에 포함시키기 위해서, 타깃으로서 인공 석영을 사용하여 산소만의 분위기 하, 또는 산소가 90% 이상, 또 Ar이 10% 이하의 분위기하에서 스퍼터링을 행하여 산소 과잉의 SiOx막을 형성한다.
이와 같이, 대기에 노출되지 않고, 산소 과잉의 IGZO막과 산소 과잉의 SiOx막을 연속적으로 형성함으로써, 산소 과잉의 막끼리이기 때문에, 계면 상태를 안정시켜, TFT의 신뢰성을 향상시킬 수 있다. SiOx막의 형성 전에 기판이 대기에 노출된 경우, 수분 등이 부착하여 계면 상태에 악영향을 주고, 임계 값의 편차나 전기 특성의 열화, 노멀리 온의 TFT가 되는 증상(症狀) 등을 일으킬 우려가 있다. 수분은 수소화합물이며 대기에 노출되지 않고 연속적으로 형성함으로써, 수소화합물이 계면에 존재하는 것을 배제할 수 있다. 따라서, 연속 성막함으로써 임계 값의 편차의 저감이나 전기 특성의 열화의 방지나 TFT가 노멀리 온 측으로 시프트하는 것을 저감할 수 있고, 바람직하게는 시프트를 없앨 수 있다.
또한, 제 2 처리실(90)의 스퍼터 챔버에 In, Ga 및 Zn을 포함하는 산화물 반도체의 타깃과, 인공 석영의 타깃의 양쪽 모두를 설치하여 셔터를 사용하여 순차로 적층하여 연속적으로 형성함으로써 동일 챔버 내에서 적층을 행할 수도 있다. 셔터는 타깃과 기판의 사이에 형성하여 성막을 행하는 타깃은 셔터를 열어, 성막을 행하지 않은 타깃은 셔터에 의하여 닫는다. 동일 챔버 내에서 적층하는 이점으로서는, 사용하는 챔버의 개수를 삭감할 수 있는 점과, 상이한 챔버간을 기판 반송하는 동안에 파티클 등이 기판에 부착하는 것을 방지할 수 있는 점이다.
다음에, 대기에 노출되지 않고, 게이트 밸브(86)를 열어 반송 로봇(81)에 의하여 기판을 반송실(80)에 반송한다.
다음, 대기에 노출되지 않고, 게이트 밸브(87)를 열어 제 4 처리실(92) 내에 반송하여 게이트 밸브(87)를 닫는다.
여기서는, 제 4 처리실(92)은 DC 마그네트론 스퍼터법을 사용한 스퍼터링 챔버로 한다. 제 4 처리실(92)에서는, 게이트 전극층이 되는 금속 다층막(도전막)의 형성을 행한다. 제 4 처리실(92)의 스퍼터 챔버에 티타늄의 타깃과 알루미늄의 타깃의 양쪽 모두를 설치하여 셔터를 사용하여 순차로 적층하여 연속적으로 형성함으로써 동일 챔버 내에서 적층을 행한다. 여기서는, 티타늄막 위에 알루미늄막을 적층하고, 또 알루미늄막 위에 티타늄막을 적층한다.
본 실시형태에서는, 소스 전극층, 드레인 전극층 및 버퍼층이 미리 형성되는 기판(94)을 사용하지만, 소스 전극층, 드레인 전극층, 또는 버퍼층도 멀티 챔버형의 제조 장치에서 대기 개방하지 않고 연속 성막하여도 좋다. 성막하는 막의 수나 종류의 증감(增減)에 따라 사용하는 처리실을 적절히 선택하면 좋고, 예를 들어, 성막 공정이 증가하는 경우, 제 5 처리실(93)도 사용하면 좋다.
또한, 대기에 노출되지 않고, 게이트 절연층과 게이트 전극층이 되는 금속 다층막을 연속적으로 형성함으로써, 게이트 절연층과 금속 다층막의 사이에서 양호한 계면 상태를 실현할 수 있고, 접촉 저항을 저감할 수 있다.
상술한 공정을 반복하여 카세트 케이스 내의 기판에 성막 처리를 행하여 복수의 기판의 처리를 행한 후, 카세트 실의 진공을 대기에 개방하여 기판 및 카세트를 추출한다.
또한, 제 1 처리실(89)에서 산소 과잉의 IGZO막의 형성 후의 가열 처리, 구체적으로는, 300℃ 내지 400℃의 가열 처리, 바람직하게는, 350℃ 이상의 가열 처 리를 행할 수 있다. 이 가열 처리를 행함으로써, 순 스태거형의 박막 트랜지스터의 전기 특성을 향상시킬 수 있다. 이 가열 처리는, 산소 과잉의 IGZO막의 형성 후이라면 특히 한정되지 않고, 예를 들어, 산소 과잉의 IGZO막의 형성 직후나 금속 다층막 형성 직후에 행할 수 있다. 금속 다층막 형성 후에 가열 처리를 행하는 경우, 금속 다층막에 힐록이 생기지 않도록 금속 재료나 가열 조건(온도, 시간)을 선택할 필요가 있다. 금속 다층막에 힐록이 생기기 쉬운 재료를 사용하는 경우는, 금속 다층막 위에 보호층을 형성한 후에 가열 처리를 행하여도 좋다.
다음, 마스크를 사용하여 각 적층막을 에칭 가공한다. 드라이 에칭이나 웨트 에칭을 사용하여 형성하여도 좋고, 복수 횟수로 에칭을 분할하여 각각 선택적으로 에칭하여도 좋다.
이후의 공정은, 상술한 실시형태 1 내지 실시형태 3 중의 어느 하나에 따르면, 순 스태거형의 박막 트랜지스터를 제작할 수 있다.
여기서는 멀티 챔버 방식의 제조 장치를 예로 하여 설명을 행하였지만, 스퍼터링 챔버를 직렬로 연결하는 인라인 방식의 제조 장치를 사용하여 대기에 노출되지 않고 연속 성막을 행하여도 좋다.
또한, 도 18에 도시하는 장치는 피성막면을 하향으로 하여 기판을 세트한다. 소위 페이스-다운(face-down) 방식의 처리실로 하지만, 기판을 수직으로 세워 세로 배치 방식의 처리실로 하여도 좋다. 세로 배치 방식의 처리실은 페이스- 다운 방식의 처리실보다 풋프린트(footprint)가 작은 장점이 있고, 또 기판의 자중(自重)에 의하여 휠 우려가 있는 대면적의 기판을 사용하는 경우에 유효하다.
(실시형태 6)
본 명세서에 개시하는 발명의 박막 트랜지스터를 제작하여 상기 박막 트랜지스터를 화소부, 또 구동 회로에 사용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 부른다)를 제작할 수 있다. 또한, 본 발명의 박막 트랜지스터를, 구동 회로의 일부 또는 전체를 화소부와 같은 기판 위에 일체 형성하여 시스템 온 패널을 형성할 수 있다.
표시 장치는 표시 소자를 포함한다. 표시 소자로서는 액정 소자(액정 표시 소자라고도 한다), 발광 소자(발광 표시 소자라고도 한다)를 사용할 수 있다. 발광 소자는 전류 또는 전압에 의해서 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 무기 EL(Electro Luminescence), 또는 유기 EL 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의하여 콘트라스트가 변화되는 표시 매체도 적용할 수 있다.
또한, 표시 장치는, 표시 소자가 밀봉된 상태에 있는 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다. 또한, 본 명세서에서 개시하는 발명은, 상기 표시 장치를 제작하는 과정에 있어서의, 표시 소자가 완성되기 전의 일 형태에 상당하는 소자 기판에 관하여, 상기 소자 기판은 전류를 표시 소자에 공급하기 위한 수단을 복수의 각 화소에 구비한다. 소자 기판은 구체적으로는, 표시 소자의 화소 전극만이 형성된 상태이어도 좋고, 화소 전극이 되는 도전막을 성막한 후이며, 에칭하여 화소 전극을 형성하기 전의 상태라도 좋고, 모든 형태가 적합하다.
또한, 본 명세서 중에서의 표시 장치란, 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치도 포함한다)을 가리킨다. 또한, 커넥터, 예를 들어, FPC(Flexible Printed Circuit) 또는 TAB(Tape Automated Bonding) 테이프, 또는 TCP(Tape Carrier Package)가 부착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 설치된 모듈, 또는 표기 소자에 COG(Chip On Glass) 방식에 의하여 IC(집적회로)가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.
본 실시형태에서는, 본 발명의 반도체 장치의 일 형태로서 액정 표시 장치의 예를 나타낸다.
도 19a 및 도 19b에 본 발명의 일 형태를 적용한 액티브 매트릭스형 액정 표시 장치를 도시한다. 도 19a는 액정 표시 장치의 평면도이며, 도 19b는 도 19a에 있어서의 선 V-X의 단면도이다. 반도체 장치에 사용되는 박막 트랜지스터(201)로서는, 실시형태 2에서 나타내는 박막 트랜지스터와 마찬가지로 제작할 수 있고, IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터이다. 또한, 실시형태 1 또는 실시형태 3에서 나타내는 박막 트랜지스터도 본 실시형태의 박막 트랜지스터(201)로서 적용할 수도 있다.
도 19a의 본 실시형태의 액정 표시 장치는 소스 배선층(202), 멀티 게이트 구조의 순 스태거형 박막 트랜지스터(201), 게이트 배선층(203), 용량 배선층(204)을 포함한다.
또한, 도 19b에 있어서, 본 실시형태의 액정 표시 장치는, 절연층(215a, 215b), 멀티 게이트 구조의 박막 트랜지스터(201), 절연층(211), 절연층(212), 절 연층(213), 및 표시 소자에 사용하는 전극층(255), 배향막으로서 기능하는 절연층(261), 편광판(268)이 형성된 기판(200)과 배향막으로서 기능하는 절연층(263), 표시 소자에 사용하는 전극층(265), 컬러 필터로서 기능하는 착색층(264), 편광판(267)이 형성된 기판(266)이 액정층(262)을 협지하여 대향하여, 액정 표시 소자(260)를 갖는다.
또한, 배향막을 사용하지 않는 블루 상(blue phase)을 나타내는 액정을 사용하여도 좋다. 블루 상은 액정상의 하나이며, 콜레스테릭(cholesteric) 액정을 승온하면, 콜레스테릭 상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루 상은 좁은 온도 범위만으로 발현하기 때문에, 온도 범위를 개선하기 위해서 5wt% 이상의 키랄(chiral)제를 혼합시킨 액정 조성물을 사용하여 액정층(262)에 사용한다. 블루 상을 나타내는 액정과 키랄 제를 포함하는 액정 조성물은 응답 속도가 10μs 내지 100μs로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하고, 시야각 의존성이 작다.
또한, 도 19a 및 도 19b는 투과형 액정 표시 장치의 예이지만, 본 발명의 일 형태는 반사형 액정 표시 장치라도 적용할 수 있고, 반투과형 액정 표시 장치라도 적용할 수 있다.
또한, 도 19a 및 도 19b에 도시하는 액정 표시 장치에서는, 기판(266)의 외측(시인측)에 편광판(267)을 형성하고, 내측에 착색층(264), 표시 소자에 사용하는 전극층(265)의 순서로 형성하는 예를 도시하지만, 편광판(267)은 기판(266)의 내측에 형성하여도 좋다. 또한, 편광판과 착색층의 적층 구조도 도 19a 및 도 19b에 한정되지 않고, 편광판 및 착색층의 재료나 제작 공정 조건에 의하여 적절히 설정하면 좋다. 또한, 블랙 매트릭스로서 기능하는 차광막을 형성하여도 좋다.
또한, 본 실시형태에서는, 박막 트랜지스터의 표면의 요철을 저감시키기 위해서, 및 박막 트랜지스터의 신뢰성을 향상시키기 위해서 실시형태 2에서 얻어진 박막 트랜지스터를 보호막이나 평탄화 절연막으로서 기능하는 절연층(211, 212, 213)으로 덮는 구성이 된다. 또한, 보호막은 대기 중에 부유하는 유기물이나 금속, 수증기 등의 오염 불순물의 침입을 방지하는 것이며, 치밀한 막이 바람직하다. 보호막은 CVD법 등을 사용하여 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 또는 질화산화실리콘막의 단층, 또는 적층으로 형성하면 좋다. 또한, 보호막으로서 프로세스 가스에 유기 실란 가스와 산소를 사용하여 플라즈마 CVD법에 의하여 산화실리콘막을 형성하여도 좋다.
유기 실란이란, 규산에틸(TEOS, 화학식; Si(OC2H5)4), 테트라메틸실란(TMS, 화학식; Si(CH3)4), 테트라메틸시클로테트라실록산(TMCTS), 옥타메틸시클로테트라실록산(OMCTS), 헥사메틸디실라잔(HMDS), 트리에톡시실란(화학식; SiH(OC2H5)3), 또는 트리스디메틸아미노실란(화학식; SiH(N(CH3)2)3) 등의 화합물이다.
보호막의 1층째로서 절연층(211)을 형성한다. 절연층(211)은 알루미늄막의 힐록 방지에 효과가 있다. 여기서는, 절연층(211)으로서 플라즈마 CVD법을 사용하여 산화실리콘막을 형성한다. 산화실리콘막의 성막용 프로세스 가스에는, TEOS 및 O2를 사용하고, 그 유량 비율은 TEOS＼O2=15＼750이다. 성막 공정의 기판 온도는 300℃이다.
또한, 보호층의 2층째로서 절연층(212)을 형성한다. 여기서는, 절연층(212)으로서 플라즈마 CVD법을 사용하여 질화실리콘막을 형성한다. 질화실리콘막의 성막용 프로세스 가스에는, SiH4, N2, NH3, 및 H2를 사용한다. 보호막의 1층으로서 질화실리콘막을 사용하면, 나트륨 등의 가동 이온이 반도체 영역 중에 침입하여 TFT의 전기 특성을 변화시키는 것을 억제할 수 있다.
또한, 보호막을 형성한 후에 IGZO 반도체층의 가열 처리(300℃ 내지 400℃)를 행하여도 좋다.
또한, 평탄화 절연막으로서 절연층(213)을 형성한다. 절연층(213)으로서는, 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 에폭시 등의 내열성을 갖는 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인붕소 유리) 등을 사용할 수 있다. 실록산계 수지는, 치환기로서 수소 외에, 불소, 알킬기, 또는 아릴기 중 적어도 1종을 가져도 좋다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 절연층(213)을 형성하여도 좋다.
또한, 실록산계 수지란, 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산계 수지는, 치환기로서 수소 외에, 불소, 알킬기, 또는 방향족 탄화수소 중, 적어도 1종을 가져도 좋다.
절연층(213)의 형성에는, 그 재료에 따라, CVD법, 스퍼터법, SOG법, 스핀코팅, 디핑, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 사용할 수 있다. 절연층(213)을 재료액을 사용하여 형성하는 경우, 베이크하는 공정에서 동시에 IGZO 반도체층의 가열 처리(300℃ 내지 400℃)를 행하여도 좋다. 절연층(213)의 소성 공정과 IGZO 반도체층의 가열 처리를 겸함으로써, 효율 좋게 반도체 장치를 제작할 수 있다.
화소 전극층으로서 기능하는 전극층(255, 265)은, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 기재한다), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의 투광성을 갖는 도전성 재료를 사용할 수 있다.
또한, 전극층(255, 265)으로서 도전성 고분자(도전성 폴리머라고도 한다)를 포함하는 도전성 조성물을 사용하여 형성할 수 있다. 도전성 조성물을 사용하여 형성한 화소 전극은 시트 저항이 10000Ω/□ 이하, 파장 550nm에 있어서의 투광률이 70% 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항률이 0.1Ω·cm 이하인 것이 바람직하다.
도전성 고분자로서는, 이른바 π전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 또는 이들의 2종 이상의 공중합체 등을 들 수 있다.
이상의 공정에 의하여, 반도체 장치로서 신뢰성이 높은 액정 표시 장치를 제작할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 7)
본 실시형태에서는, 본 발명의 일 형태의 반도체 장치로서 전자 페이퍼의 예를 나타낸다.
도 26은 본 발명의 일 형태를 적용한 반도체 장치의 예로서 액티브 매트릭스형의 전자 페이퍼를 나타낸다. 반도체 장치에 사용되는 박막 트랜지스터(581)로서는, 실시형태 2에서 나타내는 박막 트랜지스터와 마찬가지로 제작할 수 있고, IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터이다. 또한, 실시형태 1 또는 실시형태 3에서 나타내는 박막 트랜지스터도 본 실시형태의 박막 트랜지스터(581)로서 적용할 수도 있다.
도 26의 전자 페이퍼는 트위스트볼 표시방식을 사용한 표시 장치의 예이다. 트위스트 볼 표시 방식이란, 백과 흑으로 나누어 칠해진 구형 입자를 표시 소자에 사용하는 전극층인 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시켜서 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.
절연층(586a, 586b)이 형성된 기판(580)과, 기판(596)의 사이에 밀봉되는 박막 트랜지스터(581)는, 멀티 게이트 구조의 순 스태거형 박막 트랜지스터이며, 소 스 전극층 또는 드레인 전극층에 의하여 제 1 전극층(587)과 절연층(583, 584, 585)에 형성하는 개구에서 접하여 전기적으로 접속한다. 제 1 전극층(587)과 제 2 전극층(588)의 사이에는 흑색 영역(590a) 및 백색 영역(590b)을 갖고, 주위에 액체로 채워져 있는 캐비티(594)를 포함하는 구형 입자(589)가 형성되고, 구형 입자(589)의 주위는 수지 등의 충전재(595)로 충전된다(도 26 참조).
또한, 트위스트볼 대신에, 전기 영동 소자를 사용할 수도 있다. 투명한 액체와, 양 또는 음으로 대전한 흰 미립자와 흰 미립자과 반대의 극성으로 대전한 검은 미립자를 밀봉한 직경 10㎛ 내지 200㎛ 정도의 마이크로 캡슐을 사용한다. 제 1 전극층과 제 2 전극층의 사이에 형성되는 마이크로 캡슐은, 제 1 전극층과 제 2 전극층에 의해서, 전장(電場)이 주어지면, 흰 미립자와, 검은 미립자가 반대 방향으로 이동하여, 백 또는 흑을 표시할 수 있다. 이 원리를 응용한 표시 소자가 전기 영동 표시 소자이고, 일반적으로 전자 페이퍼라고 불리고 있다. 전기 영동 소자는 액정 표시 소자와 비교하여 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또 소비전력이 작고, 어두컴컴한 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않은 경우라도, 한번 표시한 상을 유지하는 것이 가능하기 때문에, 전파 발신원으로부터 표시 기능이 딸린 반도체 장치(단순히 표시 장치, 또는 표시 장치를 구비하는 반도체 장치라고도 한다)를 멀리한 경우라도, 표시된 상을 보존해 두는 것이 가능해진다.
상술한 공정에 의하여 반도체 장치로서 신뢰성이 높은 전자 페이퍼를 제작할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 8)
본 실시형태에서는, 본 발명의 반도체 장치의 일 형태로서 발광 표시 장치의 예를 나타낸다. 표시 장치가 갖는 표시 소자로서는, 여기서는 일렉트로루미네선스를 이용하는 발광 소자를 사용하여 나타낸다. 일렉트로루미네선스를 이용하는 발광 소자는, 발광 재료가 유기 화합물인지, 무기 화합물인지에 의하여 구별되어, 일반적으로는, 전자(前者)는 유기 EL 소자, 후자(後者)는 무기 EL 소자라고 불린다.
유기 EL 소자는 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되고, 전류가 흐른다. 그리고, 그들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 되돌아올 때에 발광한다. 이러한 메커니즘 때문에, 이러한 발광 소자는 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는, 그 소자 구성에 의하여, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는, 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖고, 발광 메카니즘은, 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는, 발광층을 유전체층으로 협지하고, 또한 그것을 전극 사이에 끼운 구조이며, 발광 메커니즘은 금속 이온의 내각(內殼) 전자 천이를 이용하는 국재(局在)형 발광이다. 또한, 여기서는, 발광 소자로서 유기 EL 소자를 사용하여 설명한다.
도 22a 및 도 22b는 본 발명의 일 형태를 적용한 반도체 장치의 예로서 액티브 매트릭스형의 발광 표시 장치를 도시한다. 도 22a는 발광 표시 장치의 평면도이며, 도 22b는 도 22a에 있어서의 선 Y-Z의 단면도이다. 또한, 도 23에 도 22a 및 도 22b에 도시하는 발광 표시 장치의 등가 회로를 도시한다.
반도체 장치에 사용되는 박막 트랜지스터(301, 302)로서는, 실시형태 1 및 실시형태 2에서 나타내는 박막 트랜지스터와 마찬가지로 제작할 수 있고, IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터이다. 또한, 실시형태 3에서 나타내는 박막 트랜지스터도 본 실시형태의 박막 트랜지스터(301, 302)로서 적용할 수도 있다.
도 22a 및 도 23에 도시하는 본 실시형태의 발광 표시 장치는, 멀티 게이트 구조의 박막 트랜지스터(301), 박막 트랜지스터(302), 발광 소자(303), 용량 소자(304), 소스 배선층(305), 게이트 배선층(306), 전원선(307)을 포함한다. 박막 트랜지스터(301, 302)는 n채널형 박막 트랜지스터이다.
또한, 도 22b에 있어서, 본 실시형태의 발광 표시 장치는, 기판(300), 절연층(315a, 315b), 박막 트랜지스터(302), 절연층(311, 312, 313), 격벽(321), 및 발광 소자(303)에 사용하는 제 1 전극층(320), 전계 발광층(322), 제 2 전극층(323)을 갖는다.
절연층(313)은 아크릴, 폴리이미드, 폴리아미드 등의 유기 수지, 또는 실록산을 사용하여 형성하는 것이 바람직하다.
본 실시형태에서는, 화소의 박막 트랜지스터(302)가 n형이기 때문에, 화소 전극층인 제 1 전극층(320)으로서 음극을 사용하는 것이 바람직하다. 구체적으로는, 음극으로서는 일 함수가 작은 재료, 예를 들어, Ca, Al, CaF, MgAg, AlLi 등을 사용할 수 있다.
격벽(321)은 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 사용하여 형성한다. 특히 감광성의 재료를 사용하여, 제 1 전극층(320) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속된 곡률을 갖고 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
전계 발광층(322)은 단일 층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다.
전계 발광층(322)을 덮도록 양극을 사용한 제 2 전극층(323)을 형성한다. 제 2 전극층(323)은 실시형태 6에 화소 전극층으로서 열거한 투광성을 갖는 도전성 재료를 사용한 투광성 도전막으로 형성할 수 있다. 상기 투광성 도전막 외에 질화티타늄막 또는 티타늄막을 사용하여도 좋다. 제 1 전극층(320)과 전계 발광층(322)과 제 2 전극층(323)이 중접함으로써, 발광 소자(303)가 형성된다. 이 후, 발광 소자(303)에 산소, 수소, 수분, 이산화 탄소 등이 침입하지 않도록 제 2 전극층(323) 및 격벽(321) 위에 보호막을 형성하여도 좋다. 보호막으로서는, 질화실리콘막, 질화산화실리콘막, DLC막 등을 형성할 수 있다.
또한, 실제로는, 도 22b까지 완성되면, 외기에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 더 패키징(밀봉)하는 것이 바람직하다.
다음, 발광 소자의 구성에 대해서 도 24a 내지 도 24c를 사용하여 설명한다. 여기서는, 구동용 TFT가 n형의 경우를 예로 들어, 화소의 단면 구조에 대해서 설명한다. 도 24a 내지 도 24c의 반도체 장치에 사용되는 구동용 TFT인 TFT(7001, 7011, 7021)는, 실시형태 1에서 나타내는 박막 트랜지스터와 마찬가지로 제작할 수 있고, IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터이다. 또한, 실시형태 2 또는 실시형태 3에서 나타내는 박막 트랜지스터를 TFT(7001, 7011, 7021)로서 적용할 수도 있다.
발광 소자는 발광을 추출하기 위해서 적어도 양극 또는 음극의 한쪽이 투명하면 좋다. 그리고, 기판 위에 박막 트랜지스터 및 발광 소자를 형성하고, 기판과는 반대 측의 면으로부터 발광을 추출하는 상면 사출이나, 기판 측의 면으로부터 발광을 추출하는 하면 사출이나, 기판 측 및 기판과는 반대 측의 면으로부터 발광을 추출하는 양면 사출 구조의 발광 소자가 있고, 본 명세서에 개시하는 발명의 화소 구성은 어떠한 사출 구조의 발광 소자에나 적용할 수 있다.
상면 사출 구조의 발광 소자에 대해서 도 24a를 사용하여 설명한다.
도 24a에, 구동용 TFT인 TFT(7001)가 n형이며, 발광 소자(7002)로부터 방출되는 광이 양극(7005) 측으로 사출되는 경우의, 화소의 단면도를 도시한다. 도 24a에서는 발광 소자(7002)의 음극(7003)과 구동용 TFT인 TFT(7001)가 전기적으로 접속되고, 음극(7003) 위에 발광층(7004), 양극(7005)이 순차로 적층된다. 음극(7003)은 일 함수가 작고 또 광을 반사하는 도전막이라면 다양한 재료를 사용할 수 있다. 예를 들어, Ca, Al, CaF, MgAg, AlLi 등이 바람직하다. 그리고 발광층(7004)은 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 복수의 층으로 구성되는 경우, 음극(7003) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순서로 적층한다. 또한, 이들 층을 모두 형성할 필요는 없다. 양극(7005)은 광을 투과하는 투광성을 갖는 도전성 재료를 사용하여 형성하고, 예를 들어, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 기재한다), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의, 투광성을 갖는 도전막을 사용하여도 좋다.
음극(7003) 및 양극(7005)에서 발광층(7004)을 끼우는 영역이 발광 소자(7002)에 상당한다. 도 24a에 도시한 화소의 경우, 발광 소자(7002)로부터 방출되는 광은 화살표로 도시하는 바와 같이, 양극(7005) 측으로 사출된다.
다음에, 하면 사출 구조의 발광 소자에 대하여 도 24b를 사용하여 설명한다. 구동용 TFT(7011)가 n형이고, 발광 소자(7012)로부터 방출되는 광이 음극(7013) 측으로 사출되는 경우의 화소의 단면도를 도시한다. 도 24b에서는, 구동용 TFT(7011)와 전기적으로 접속된 투광성을 갖는 도전막(7017) 위에, 발광 소자(7012)의 음극(7013)이 형성되고, 음극(7013) 위에 발광층(7014) 및 양극(7015)이 순차로 적층된다. 또한, 양극(7015)이 투광성을 갖는 경우, 양극 위를 덮도록, 광을 반사 혹은 차폐하기 위한 차폐막(7016)이 형성되어도 좋다. 음극(7013)은, 도 24a의 경우와 마찬가지로, 일 함수가 작은 도전성 재료라면 다양한 재료를 사용 할 수 있다. 다만, 그의 막 두께는 광을 투과하는 정도(바람직하게는, 5nm 내지 30nm 정도)로 한다. 예를 들어, 20nm의 막 두께를 갖는 알루미늄막을 음극(7013)으로서 사용할 수 있다. 그리고, 발광층(7014)은, 도 24a와 마찬가지로, 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 양극(7015)은 광을 투과할 필요는 없지만, 도 24a와 마찬가지로, 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다. 그리고 차폐막(7016)은 예를 들어 광을 반사하는 금속 등을 사용할 수 있지만, 금속막에 한정되지 않는다. 예를 들어, 흑색의 안료를 첨가한 수지 등을 사용할 수도 있다.
음극(7013)과 양극(7015) 사이에 발광층(7014)을 끼우는 영역이 발광 소자(7012)에 상당한다. 도 24b에 도시하는 화소의 경우, 발광 소자(7012)로부터 방출되는 광은, 화살표로 도시하는 바와 같이, 음극(7013) 측으로 사출된다.
다음에, 양면 사출 구조의 발광 소자에 대하여 도 24c를 사용하여 설명한다. 도 24c에서는, 구동용 TFT(7021)와 전기적으로 접속된 투광성을 갖는 도전막(7027) 위에, 발광 소자(7022)의 음극(7023)이 성막되고, 음극(7023) 위에 발광층(7024), 양극(7025)이 순차로 적층된다. 음극(7023)은, 도 24a의 경우와 마찬가지로, 일 함수가 작은 도전성 재료라면 다양한 재료를 사용할 수 있다. 다만, 그 막 두께는, 광을 투과하는 정도로 한다. 예를 들어, 20nm의 막 두께를 갖는 Al을, 음극(7023)으로서 사용할 수 있다. 그리고, 발광층(7024)은, 도 24a와 마찬가지로, 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 양극(7025)은 도 24a와 마찬가지로, 광을 투과하는 투광성을 갖는 도전성 재료를 사용하여 형 성할 수 있다.
음극(7023)과, 발광층(7024)과, 양극(7025)이 중첩하는 부분이 발광 소자(7022)에 상당한다. 도 24c에 도시한 화소의 경우, 발광 소자(7022)로부터 발생되는 광은 화살표로 도시하는 바와 같이, 양극(7025) 측과 음극(7023) 측의 양쪽으로 사출한다.
또한, 여기서는, 발광 소자로서 유기 EL 소자에 대하여 설명하였지만, 발광 소자로서 무기 EL 소자를 형성할 수도 있다.
또한, 본 실시형태에서는, 발광 소자의 구동을 제어하는 박막 트랜지스터(구동용 TFT)와 발광 소자가 전기적으로 접속되는 예를 나타내지만, 구동용 TFT와 발광 소자 사이에 전류 제어용 TFT가 접속되는 구성이라도 좋다.
또한, 본 실시형태에서 나타내는 반도체 장치는, 도 24a 내지 도 24c에 도시한 구성에 한정되지 않고, 본 명세서에 개시하는 발명의 기술적 사상에 의거한 각종 변형이 가능하다.
상술한 공정에 의하여, 반도체 장치로서 신뢰성이 높은 발광 표시 장치를 제작할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 9)
다음, 본 발명의 반도체 장치의 일 형태인 표시 패널의 구성에 대해서 이하에 나타낸다. 본 실시형태에서는, 표시 소자로서 액정 소자를 갖는 액정 표시 장 치의 일 형태인 액정 표시 패널(액정 패널이라고도 한다), 표시 소자로서 발광 소자를 갖는 반도체 장치의 일 형태인 발광 표시 패널(발광 패널이라고도 한다)에 대해서 설명한다.
다음에, 본 발명의 반도체 장치의 일 형태에 상당하는 발광 표시 패널의 외관 및 단면에 대하여 도 25a 및 도 25b를 사용하여 설명한다. 도 25a는, 제 1 기판 위에 형성된 IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터 및 발광 소자를 제 2 기판과의 사이에 씰재로 밀봉한 패널의 상면도이며, 도 25b는 도 25a의 H-I에 있어서의 단면도에 상당한다.
제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)를 둘러싸도록 씰재(4505)가 형성된다. 또한, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b) 위에 제 2 기판(4506)이 형성된다. 따라서, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 제 1 기판(4501)과 씰재(4505)와 제 2 기판(4506)에 의하여 충전재(4507)와 함께 밀봉된다.
또한, 제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 박막 트랜지스터를 복수 갖고, 도 25b에서는 화소부(4502)에 포함되는 박막 트랜지스터(4510)와 신호선 구동 회로(4503a)에 포함되는 박막 트랜지스터(4509)를 예시한다.
박막 트랜지스터(4509, 4510)는, IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 박막 트랜지스터에 상당하고, 실시형태 1 내지 실시형태 3에 나타내는 박막 트랜지스터를 적용할 수 있다. 본 실시형태에 있어서, 박막 트랜지스터(4509, 4510)는, n채널형 박막 트랜지스터이다.
또한, 부호 (4511)은 발광 소자에 상당하고, 발광 소자(4511)가 갖는 화소 전극인 제 1 전극층(4517)은, 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된다. 또한, 발광 소자(4511)의 구성은 본 실시형태에 나타낸 구성에 한정되지 않다. 발광 소자(4511)로부터 추출하는 광의 방향 등에 맞추어 발광 소자(4511)의 구성은 적절히 변화시킬 수 있다.
또한, 신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b), 또는 화소부(4502)에 주어지는 각종 신호 및 전위는 FPC(4518a, 4518b)로부터 공급된다.
본 실시형태에서는, 접속 단자(4515)가 제 2 전극층(4512)과 같은 도전막으로 형성되고, 배선(4516)은, 발광 소자(4511)가 갖는 제 1 전극층(4517)과 같은 도전막으로 형성된다.
접속 단자(4515)는 FPC(4518a)가 갖는 단자와 이방성 도전막(4519)을 통하여 전기적으로 접속된다.
발광 소자(4511)로부터의 광의 추출 방향으로 위치하는 제 2 기판(4506)은 투광성이 아니면 안 된다. 그 경우에는, 유리 기판, 플라스틱 기판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성을 갖는 재료를 사용한다.
또한, 충전재(4507)로서는 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지 또는 열 경화 수지를 사용할 수 있고, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘(silicone) 수지, PVB(폴리비닐 부티랄) 또는 EVA(에틸렌비닐 아세테이트)를 사용할 수 있다. 본 실시형태에서는 충전재(4507)로서 질소를 사용한다.
또한, 필요하다면, 발광 소자의 사출면에 편광판, 또는 원형 편광판(타원 편광판을 포함한다), 위상차판(λ/4 파장판, λ/2 파장판), 컬러 필터 등의 광학 필름을 적절히 형성하여도 좋다. 또한, 편광판 또는 원형 편광판에 반사 방지막을 형성하여도 좋다. 예를 들어, 표면의 요철에 따라 반사광을 확산하여 반사를 저감할 수 있는 안티-글레어(anti-glare) 처리를 실시할 수 있다.
신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막에 의하여 형성된 구동 회로로 실장되어도 좋다. 또한, 신호선 구동 회로만, 또는 일부, 또는 주사선 구동 회로만, 또는 일부만을 별도 형성하여 실장하여도 좋고, 본 실시형태는 도 25a 및 도 25b의 구성에 한정되지 않는다.
다음에, 본 발명의 반도체 장치의 일 형태에 상당하는 액정 표시 패널의 외관 및 단면에 대하여 도 20a1, 도 20a2, 및 도 20b를 사용하여 설명한다. 도 20a1, 도 20a2는, 제 1 기판(4001) 위에 형성된 IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터(4010, 4011), 및 액정 소자(4013)를 제 2 기판(4006)과의 사이에 씰재(4005)에 의하여 밀봉한, 패널의 상면도이며, 도 20b는 도 20a1 및 도 20a2의 M-N에 있어서의 단면도에 상당한 다.
제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록 씰재(4005)가 형성된다. 또한, 화소부(4002)와, 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 형성된다. 따라서, 화소부(4002)와, 주사선 구동 회로(4004)는, 제 1 기판(4001)과 씰재(4005)와 제 2 기판(4006)에 의하여, 액정층(4008)과 함께 밀봉된다. 또한 제 1 기판(4001) 위의 씰재(4005)에 의하여 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장된다.
또한, 별도 형성한 구동 회로의 접속 방법은, 특히 한정되지 않고, COG 방법, 와이어 본딩 방법, 또는 TAB 방법 등을 사용할 수 있다. 도 20a1은 COG 방법에 의하여 신호선 구동 회로(4003)를 실장하는 예이며, 도 20a2는 TAB 방법에 의하여 신호선 구동 회로(4003)를 실장하는 예이다.
또한, 제 1 기판(4001) 위에 형성된 화소부(4002)와 주사선 구동 회로(4004)는 박막 트랜지스터를 복수 갖고, 도 20b에서는 화소부(4002)에 포함되는 박막 트랜지스터(4010)와 주사선 구동 회로(4004)에 포함되는 박막 트랜지스터(4011)를 예시한다.
박막 트랜지스터(4010, 4011)는, IGZO 반도체층 및 n형 도전형을 갖는 IGZO 반도체층을 포함하는 박막 트랜지스터에 상당하여 실시형태 1 내지 실시형태 3에 나타내는 박막 트랜지스터를 적용할 수 있다. 본 실시형태에 있어서, 박막 트랜지스터(4010, 4011)는 n채널형 박막 트랜지스터이다.
또한, 액정 소자(4013)가 갖는 화소 전극층(4030)은, 박막 트랜지스터(4010)와 전기적으로 접속된다. 그리고, 액정 소자(4013)의 대향 전극층(4031)은 제 2 기판(4006) 위에 형성된다. 화소 전극층(4030)과 대향 전극층(4031)과 액정층(4008)이 중첩하는 부분이 액정 소자(4013)에 상당한다. 또한, 화소 전극층(4030), 대향 전극층(4031)은 각각 배향막으로서 기능하는 절연층(4032, 4033)이 형성되고, 절연층(4032, 4033)을 통하여 액정층(4008)을 협지한다.
또한, 제 1 기판(4001) 및 제 2 기판(4006)으로서는, 유리, 금속(대표적으로는, 스테인리스), 세라믹스, 플라스틱을 사용할 수 있다. 플라스틱으로서는, FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴수지 필름을 사용할 수 있다. 또한, 알루미늄포일을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 사용할 수도 있다.
또한, (4035)는 절연막을 선택적으로 에칭함으로써 얻어지는 주상(柱狀)의 스페이서이며, 화소 전극층(4030)과 대향 전극층(4031)의 사이의 거리(셀 갭)를 제어하기 위하여 형성된다. 또한, 구 형상의 스페이서를 사용하여도 좋다.
또한 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 주어지는 각종 신호 및 전위는, FPC(4018)로부터 공급된다.
본 실시형태에서는, 접속 단자(4015)가 액정 소자(4013)가 갖는 화소 전극층(4030)과 같은 도전막으로 형성되고, 배선(4016)은 박막 트랜지스터(4010, 4011)의 게이트 전극층과 같은 도전막으로 형성된다.
접속 단자(4015)는 FPC(4018)가 갖는 단자와 이방성 도전막(4019)을 통하여 전기적으로 접속된다.
또한, 도 20a1, 도 20a2, 도 20b에 있어서는, 신호선 구동 회로(4003)를 별도 형성하여 제 1 기판(4001)에 실장하는 예를 나타내지만, 본 실시형태는 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도 형성하여 실장하여도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성하여 실장하여도 좋다.
도 21은 본 발명의 일 형태를 적용하여 제작되는 TFT 기판(2600)을 사용하여 반도체 장치로서 액정 표시 모듈을 구성하는 일례를 도시한다.
도 21은 액정 표시 모듈의 일례이며, TFT 기판(2600)과 대향 기판(2601)이 씰재(2602)에 의하여 고착되어, 그 사이에 TFT 등을 포함하는 화소부(2603), 액정층을 포함하는 표시 소자(2604), 착색층(2605)이 형성되어 표시 영역을 형성한다. 착색층(2605)은 컬러 표시를 행하는 경우에 필요하고, RGB 방식의 경우에는, 적, 녹, 청의 각 색에 대응한 착색층이 각 화소에 대응하여 제공된다. TFT 기판(2600)과 대향 기판(2601)의 외측에는 편광판(2606, 2607), 확산판(2613)이 배치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)에 의하여 구성되고, 회로 기판(2612)은, 플렉시블 배선 기판(2609)에 의하여 TFT 기판(2600)의 배선 회로부(2608)와 접속되고, 컨트롤 회로나 전원회로 등의 외부 회로가 내장되어 있다. 또한, 편광판과, 액정층의 사이에 위상차판을 갖는 상태로 적층하여도 좋다.
액정 표시 모듈에는 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모 드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 사용할 수 있다.
상술한 공정에 의하여 반도체 장치로서 신뢰성이 높은 표시 패널을 제작할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 10)
본 발명의 반도체 장치의 일 형태는, 전자 페이퍼로서 적용할 수 있다. 전자 페이퍼는, 정보를 표시하는 것이라면 다양한 분야의 전자 기기에 사용할 수 있다. 예를 들어, 전자 페이퍼를 사용하여 전자 서적(전자 북), 포스터, 전차 등의 탈 것류의 차내 광고, 신용 카드 등의 각종 카드에 있어서의 표시 등에 적용할 수 있다. 전자 기기의 일례를 도 7a 내지 도 8에 도시한다.
도 7a는 전자 페이퍼로 제작된 포스터(2631)를 도시한다. 광고 매체가 종이의 인쇄물인 경우는, 광고의 교환은 사람들이 행하지만, 본 발명의 일 형태를 적용한 전자 페이퍼를 사용하면, 단시간에 광고의 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정한 화상을 얻을 수 있다. 또한, 포스터는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
또한, 도 7b는 전차 등의 탈 것류의 차내 광고(2632)를 도시한다. 광고 매 체가 종이인 인쇄물의 경우는, 광고의 교환은 사람들이 행하지만, 본 발명의 일 형태를 적용한 전자 페이퍼를 사용하면, 사람들을 많이 필요로 하지 않고, 단시간에 광고의 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정한 화상을 얻을 수 있다. 또한, 차내 광고는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
또한, 도 8은 전자 서적(2700)의 일례를 도시한다. 예를 들어, 전자 서적(2700)은 케이스(2701) 및 케이스(2703)의 2개의 케이스로 구성된다. 케이스(2701) 및 케이스(2703)는 축(軸)부(2711)에 의하여 일체로 되어, 상기 축부(2711)를 축으로 하여 개폐(開閉) 동작을 행할 수 있다. 이러한 구성에 의하여 종이의 서적과 같은 동작을 행할 수 있다.
케이스(2701)에는 표시부(2705)가 내장되고, 케이스(2703)에는 표시부(2707)가 내장된다. 표시부(2705) 및 표시부(2707)는 연속되는 화면을 표시하는 구성으로 하여도 좋고, 다른 화면을 표시하는 구성으로 하여도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들어, 오른쪽의 표시부(도 8에서는 표시부(2705))에 문장을 표시하여 왼쪽의 표시부(도 8에서는 표시부(2707))에 화상을 표시할 수 있다.
또한, 도 8에서는, 케이스(2701)에 조작부 등을 구비한 예를 도시한다. 예를 들어, 케이스(2701)에 있어서, 전원(2721), 조작키(2723), 스피커(2725) 등을 구비한다. 조작키(2723)에 의하여 페이지를 넘길 수 있다. 또한, 케이스의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 하여도 좋다. 또한, 케이스의 이면이나 측면에 외부 접속용 단자(이어폰 단자, USB 단자, 또는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 하여도 좋다. 또한, 전자 서적(2700)은 전자 사전으로서의 기능을 갖는 구성으로 하여도 좋다.
또한, 전자 서적(2700)은 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의하여 전자 서적 서버로부터 원하는 서적 데이터 등을 사고, 다운로드하는 구성으로 할 수도 있다.
(실시형태 11)
본 발명의 일 형태에 따른 반도체 장치는, 다양한 전자 기기(유기기(遊技機)도 포함한다)에 적용할 수 있다. 전자 기기로서는, 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 한다), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코(pachinko)기 등의 대형 게임기 등을 들 수 있다.
도 9a에는 텔레비전 장치(9600)의 일례를 도시한다. 텔레비전 장치(9600)는 케이스(9601)에 표시부(9603)가 내장된다. 표시부(9603)에 의하여 영상을 표시할 수 있다. 또한, 여기서는 스탠드(9605)에 의하여 케이스(9601)를 지지한 구성을 도시한다.
텔레비전 장치(9600)의 조작은 케이스(9601)가 구비하는 조작 스위치나, 별체의 리모트 컨트롤러(9610)에 의하여 행할 수 있다. 리모트 컨트롤러(9610)가 구 비하는 조작 키(9609)에 의하여 채널이나 음량을 조작할 수 있어 표시부(9603)에 표시되는 영상을 조작할 수 있다. 또한, 리모트 컨트롤러(9610)에 상기 리모트 컨트롤러(9610)로부터 출력하는 정보를 표시하는 표시부(9607)를 형성하는 구성으로 하여도 좋다.
또한, 텔레비전 장치(9600)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반의 텔레비전 방송을 수신할 수 있고, 또 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자끼리 등)의 정보 통신을 할 수도 있다.
도 9b는 디지털 포토 프레임(9700)의 일례를 도시한다. 예를 들어, 디지털 포토 프레임(9700)은 케이스(9701)에 표시부(9703)가 내장된다. 표시부(9703)는 각종 화상을 표시할 수 있고, 예를 들어, 디지털 카메라 등으로 촬영한 화상 데이터를 표시시킴으로써, 보통의 포토 프레임과 마찬가지로 기능시킬 수 있다.
또한, 디지털 포토 프레임(9700)은, 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 한다. 이들의 구성은 표시부와 동일면에 내장되어도 좋지만, 측면이나 이면에 구비하면 디자인성이 향상되기 때문에 바람직하다. 예를 들어, 디지털 포토 프레임의 기록 매체 삽입부에 디지털 카메라를 사용하여 촬영한 화상 데이터를 기억한 메모리를 삽입하여 화상 데이터를 취득하여 취득한 화상 데이터를 표시부(9703)에 표시시킬 수 있다.
또한, 디지털 포토 프레임(9700)은, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의하여 원하는 화상의 데이터를 취득하여 표시시키는 구성으로 할 수도 있다.
도 10a는 휴대형 유기기이며, 케이스(9881)와 케이스(9891)의 2개의 케이스로 구성되고, 연결부(9893)에 의하여 개폐 가능하도록 연결된다. 케이스(9881)에는 표시부(9882)가 내장되어, 케이스(9891)에는 표시부(9883)가 내장된다. 또한, 도 10a에 도시하는 휴대형 유기기는, 그 외에 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단(조작키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액, 자기, 온도, 화학물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경도, 진동, 냄새 또는 적외선을 측정하는 기능을 포함한 것), 마이크로폰(9889)) 등을 포함한다. 물론, 휴대형 유기기의 구성은 상술한 것에 한정되지 않고, 적어도 본 발명의 일 형태에 따른 반도체 장치를 구비한 구성이라면 좋고, 그 외에 부속 설비가 적절히 형성된 구성으로 할 수 있다. 도 10a에 도시하는 휴대형 유기기는 기록 매체에 기록되는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능이나, 다른 휴대형 유기기와 무선 통신을 행하여 정보를 공유하는 기능을 갖는다. 또한, 도 10a에 도시하는 휴대형 유기기가 갖는 기능은 이것에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 10b는 대형 유기기인 슬롯머신(9900)의 일례를 도시한다. 슬롯머신(9900)은, 케이스(9901)에 표시부(9903)가 내장된다. 또한, 슬롯머신(9900)은, 그 외에 스타트 레버(lever)나 스톱 스위치 등의 조작 수단, 코인 투입구, 스피커 등을 구비한다. 물론, 슬롯머신(9900)의 구성은 상술한 것에 한정되지 않고, 적어도 본 발명의 일 형태에 따른 반도체 장치를 구비한 구성이라면 좋고, 그 외 부속 설비가 적절히 형성된 구성으로 할 수 있다.
도 11은 휴대 전화기(1000)의 일례를 도시한다. 휴대 전화기(1000)는, 케이스(1001)에 내장된 표시부(1002) 외에 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크(1006) 등을 구비한다.
도 11에 도시하는 휴대 전화기(1000)는 표시부(1002)를 손가락 등으로 터치(touch)함으로써, 정보를 입력할 수 있다. 또한, 전화를 거는 조작, 또는 메일을 작성하는 등의 조작은 표시부(1002)를 손가락 등에 의하여 터치함으로써 행할 수 있다.
표시부(1002)의 화면은 주로 3개의 모드가 있다. 제 1 모드는 화상의 표시가 주된 표시 모드이며, 제 2 모드는 문자 등의 정보의 입력이 주된 입력 모드이다. 제 3 모드는 표시 모드와 입력 모드의 2개의 모드가 혼합한 표시+입력 모드이다.
예를 들어, 전화를 거는 경우, 또는 메일을 작성하는 경우는, 표시부(1002)를 문자의 입력이 주된 문자 입력 모드로 하여 화면에 표시시킨 문자의 입력 조작을 행하면 좋다. 이 경우, 표시부(1002)의 화면의 대부분에 키 보드 또는 번호 버튼을 표시시키는 것이 바람직하다.
또한, 휴대 전화기(1000)의 내부에 자이로스코프(gyroscope), 가속도 센서 등의 기울기를 검출하는 센서를 갖는 검출 장치를 설치함으로써, 휴대 전화기(1000)의 방향(세로인지 가로인지)을 판단하여, 표시부(1002)의 화면 표시를 자동적으로 전환하도록 할 수 있다.
또한, 화면 모드의 전환은 표시부(1002)를 터치함으로써, 또는 케이스(1001)의 조작 버튼(1003)을 조작함으로써 행해진다. 또한, 표시부(1002)에 표시되는 화상의 종류에 따라 전환하도록 할 수도 있다. 예를 들어, 표시부에 표시하는 화상 신호가 동화의 데이터이라면, 표시 모드, 텍스트 데이터이라면 입력 모드로 전환한다.
또한, 입력 모드에 있어서, 표시부(1002)의 광 센서에 의하여 검출되는 신호를 검지하여 표시부(1002)의 터치 조작에 의한 입력이 일정 기간 없는 경우에는, 화면의 모드를 입력 모드로부터 표시 모드로 전환하도록 제어하여도 좋다.
표시부(1002)는, 이미지 센서로서 기능시킬 수도 있다. 예를 들어, 표시부(1002)에 손바닥이나 손가락으로 터치하여 장문(掌紋)이나 지문(指紋)을 촬상함으로써, 본인 인증을 행할 수 있다. 또한, 표시부에 근적외광(近赤外光)을 발광하는 백 라이트 또는 근적외광을 발광하는 검출용 광원을 사용하면, 손가락 정맥(靜脈), 손바닥 정맥 등을 촬상할 수도 있다.
도 1a1, 도 1a2, 도 1b1 및 도 1b2는 반도체 장치를 설명하는 도면.
도 2a 및 도 2b는 반도체 장치를 설명하는 도면.
도 3a 내지 도 3f는 반도체 장치의 제작 방법을 설명하는 도면.
도 4a 내지 도 4d는 반도체 장치의 제작 방법을 설명하는 도면.
도 5a1, 도 5a2, 도 5b1 및 도 5b2는 반도체 장치를 설명하는 도면.
도 6은 반도체 장치를 설명하는 도면.
도 7a 및 도 7b는 전자 페이퍼의 사용 형태의 예를 설명하는 도면.
도 8은 전자 서적의 일례를 도시하는 외관도.
도 9a 및 도 9b는 텔레비전 장치 및 디지털 포토 프레임의 예를 도시하는 외관도.
도 10a 및 도 10b는 유기기(遊技機)의 예를 도시하는 외관도.
도 11은 휴대 전화기의 일례를 도시하는 외관도.
도 12a 및 도 12b는 반도체 장치의 블록도를 설명하는 도면.
도 13은 신호선 구동 회로의 구성을 설명하는 도면.
도 14는 신호선 구동 회로의 동작을 설명하는 타이밍 차트.
도 15는 신호선 구동 회로의 동작을 설명하는 타이밍 차트.
도 16은 시프트 레지스터의 구성을 설명하는 도면.
도 17은 도 16에 도시하는 플립플롭의 접속 구성을 설명하는 도면.
도 18은 멀티 챔버형의 제조 장치의 상면 모식도.
도 19a 및 도 19b는 반도체 장치를 설명하는 도면.
도 20a1, 도 20a2 및 도 20b는 반도체 장치를 설명하는 도면.
도 21은 반도체 장치를 설명하는 도면.
도 22a 및 도 22b는 반도체 장치를 설명하는 도면.
도 23은 반도체 장치를 설명하는 도면.
도 24a 내지 도 24c는 반도체 장치를 설명하는 도면.
도 25a 및 도 25b는 반도체 장치를 설명하는 도면.
도 26은 반도체 장치를 설명하는 도면.
도 27은 정공 이동도와 캐리어 농도의 관계를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 101: 게이트 전극층
102: 게이트 절연층 103: 반도체층
104a: 버퍼층 104b: 버퍼층
105a: 소스 전극층 또는 드레인 전극층
105b: 소스 전극층 또는 드레인 전극층
107a: 절연층 107b: 절연층
170a: 박막 트랜지스터 170b: 박막 트랜지스터

Claims (28)

  1. 반도체 장치에 있어서:
    박막 트랜지스터로서:
    소스 전극층 및 드레인 전극층과;
    상기 소스 전극층 및 상기 드레인 전극층 위의 n형의 도전형을 갖는 버퍼층과;
    상기 버퍼층 위의 반도체층과;
    상기 반도체층 위의 게이트 절연층과;
    상기 게이트 절연층 위의 게이트 전극층을 포함하는, 상기 박막 트랜지스터를 포함하고,
    상기 반도체층과 상기 버퍼층은 산화물 반도체층들이고,
    상기 버퍼층의 캐리어 농도는 상기 반도체층의 캐리어 농도보다 높고,
    상기 소스 전극층 및 상기 드레인 전극층의 각각은, 상기 소스 전극층 또는 상기 드레인 전극층, 및 상기 반도체층의 사이에 상기 버퍼층을 두어 상기 반도체층과 전기적으로 접속하는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 소스 전극층 및 상기 드레인 전극층의 각각 하나의 단부는 상기 버퍼층 으로 덮인, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 버퍼층은 n형의 도전형을 부여하는 불순물 원소를 포함하는, 반도체 장치.
  4. 제 1 항에 있어서,
    상기 반도체 층의 캐리어 농도는 1×1017atoms/cm3 미만이고, 상기 버퍼층의 캐리어 농도는 1×1018atoms/cm3 이상인, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 반도체층과 상기 버퍼층의 사이에 제 2 버퍼층을 더 포함하고,
    상기 제 2 버퍼층의 캐리어 농도는 상기 반도체층의 캐리어 농도보다 높고, 상기 버퍼층의 캐리어 농도보다 낮은, 반도체 장치.
  6. 제 1 항에 있어서,
    상기 소스 전극층 및 상기 드레인 전극층은 티타늄을 포함하는, 반도체 장치.
  7. 제 1 항에 있어서,
    상기 산화물 반도체층들은 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치.
  8. 반도체 장치에 있어서:
    박막 트랜지스터로서:
    소스 전극층 및 드레인 전극층과;
    상기 소스 전극층 및 상기 드레인 전극층 위의 n형의 도전형을 갖는 버퍼층과;
    상기 버퍼층 위의 반도체층과;
    상기 반도체층 위의 게이트 절연층과;
    상기 게이트 절연층 위의 게이트 전극층을 포함하는, 상기 박막 트랜지스터를 포함하고,
    상기 반도체층과 상기 버퍼층은 산화물 반도체층들이고,
    상기 소스 전극층 및 상기 드레인 전극층의 사이에 둔 상기 반도체층의 채널 형성 영역에서, 상기 게이트 전극층은 상기 소스 전극층 및 상기 드레인 전극층과 중첩하지 않고,
    상기 버퍼층의 캐리어 농도는 상기 반도체층의 캐리어 농도보다 높고,
    상기 소스 전극층 및 상기 드레인 전극층의 각각은, 상기 소스 전극층 또는 상기 드레인 전극층, 및 상기 반도체층의 사이에 상기 버퍼층을 두어 상기 반도체층과 전기적으로 접속하는, 반도체 장치.
  9. 제 8 항에 있어서,
    상기 소스 전극층 및 상기 드레인 전극층의 각각 하나의 단부는 상기 버퍼층으로 덮인, 반도체 장치.
  10. 제 8 항에 있어서,
    상기 버퍼층은 n형의 도전형을 부여하는 불순물 원소를 포함하는, 반도체 장치.
  11. 제 8 항에 있어서,
    상기 반도체 층의 캐리어 농도는 1×1017atoms/cm3 미만이고, 상기 버퍼층의 캐리어 농도는 1×1018atoms/cm3 이상인, 반도체 장치.
  12. 제 8 항에 있어서,
    상기 반도체층과 상기 버퍼층의 사이에 제 2 버퍼층을 더 포함하고,
    상기 제 2 버퍼층의 캐리어 농도는 상기 반도체층의 캐리어 농도보다 높고, 상기 버퍼층의 캐리어 농도보다 낮은, 반도체 장치.
  13. 제 8 항에 있어서,
    상기 소스 전극층 및 상기 드레인 전극층은 티타늄을 포함하는, 반도체 장치.
  14. 제 8 항에 있어서,
    상기 산화물 반도체층들은 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치.
  15. 기판 위에 소스 전극층 및 드레인 전극층을 형성하는 단계와;
    상기 소스 전극층 및 상기 드레인 전극층 위에 n형의 도전형을 갖는 버퍼층을 형성하는 단계와;
    상기 버퍼층 위에 반도체층을 형성하는 단계와;
    상기 반도체층 위에 게이트 절연층을 형성하는 단계와;
    상기 게이트 절연층 위에 게이트 전극층을 형성하는 단계를 포함하고,
    상기 반도체층 및 상기 버퍼층은 산화물 반도체층들을 사용하여 형성되고,
    상기 버퍼층의 캐리어 농도는 상기 반도체층의 캐리어 농도보다 높고,
    상기 소스 전극층 및 상기 드레인 전극층의 각각은 상기 소스 전극층 또는 상기 드레인 전극층 및 상기 반도체층의 사이에 상기 버퍼층을 두어 상기 반도체층과 전기적으로 접속되는, 반도체 장치의 제작 방법.
  16. 제 15 항에 있어서,
    상기 소스 전극층, 상기 드레인 전극층, 상기 버퍼층, 상기 반도체층, 상기 게이트 절연층, 및 상기 게이트 전극층은 스퍼터법에 의하여 형성되는, 반도체 장치의 제작 방법.
  17. 제 15 항에 있어서,
    상기 반도체층과 상기 게이트 절연층은 산소 분위기하에서 형성되는, 반도체 장치의 제작 방법.
  18. 제 15 항에 있어서,
    상기 버퍼층은 희 가스 분위기하에서 형성되는, 반도체 장치의 제작 방법.
  19. 제 15 항에 있어서,
    상기 반도체 층의 캐리어 농도는 1×1017atoms/cm3 미만이고, 상기 버퍼층의 캐리어 농도는 1×1018atoms/cm3 이상인, 반도체 장치의 제작 방법.
  20. 제 15 항에 있어서,
    상기 버퍼층은 마그네슘, 알루미늄, 또는 티타늄 중에서 선택된 금속을 포함하는, 반도체 장치의 제작 방법.
  21. 제 15 항에 있어서,
    상기 산화물 반도체층들은 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치의 제작 방법.
  22. 기판 위에 소스 전극층 및 드레인 전극층을 형성하는 단계와;
    상기 소스 전극층 및 상기 드레인 전극층 위에 n형의 도전형을 갖는 버퍼층을 형성하는 단계와;
    상기 버퍼층 위에 반도체층을 형성하는 단계와;
    상기 반도체층 위에 게이트 절연층을 형성하는 단계와;
    상기 게이트 절연층 위에 게이트 전극층을 형성하는 단계를 포함하고,
    상기 반도체층 및 상기 버퍼층은 산화물 반도체층들을 사용하여 형성되고,
    상기 버퍼층의 캐리어 농도는 상기 반도체층의 캐리어 농도보다 높고,
    상기 소스 전극층 및 상기 드레인 전극층의 각각은 상기 소스 전극층 또는 상기 드레인 전극층 및 상기 반도체층의 사이에 상기 버퍼층을 두어 상기 반도체층과 전기적으로 접속되고,
    상기 반도체층, 상기 게이트 절연층, 및 상기 게이트 전극층은 대기에 노출되지 않고 연속적으로 형성되는, 반도체 장치의 제작 방법.
  23. 제 22 항에 있어서,
    상기 소스 전극층, 상기 드레인 전극층, 상기 버퍼층, 상기 반도체층, 상기 게이트 절연층, 및 상기 게이트 전극층은 스퍼터법에 의하여 형성되는, 반도체 장치의 제작 방법.
  24. 제 22 항에 있어서,
    상기 반도체층과 상기 게이트 절연층은 산소 분위기하에서 형성되는, 반도체 장치의 제작 방법.
  25. 제 22 항에 있어서,
    상기 버퍼층은 희 가스 분위기하에서 형성되는, 반도체 장치의 제작 방법.
  26. 제 22 항에 있어서,
    상기 반도체 층의 캐리어 농도는 1×1017atoms/cm3 미만이고, 상기 버퍼층의 캐리어 농도는 1×1018atoms/cm3 이상인, 반도체 장치의 제작 방법.
  27. 제 22 항에 있어서,
    상기 버퍼층은 마그네슘, 알루미늄, 또는 티타늄 중에서 선택된 금속을 포함하는, 반도체 장치의 제작 방법.
  28. 제 22 항에 있어서,
    상기 산화물 반도체층들은 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치의 제작 방법.
KR1020090072638A 2008-08-08 2009-08-07 반도체 장치 및 반도체 장치의 제작 방법 KR101641922B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008205753 2008-08-08
JPJP-P-2008-205753 2008-08-08

Publications (2)

Publication Number Publication Date
KR20100019379A true KR20100019379A (ko) 2010-02-18
KR101641922B1 KR101641922B1 (ko) 2016-07-22

Family

ID=41652041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090072638A KR101641922B1 (ko) 2008-08-08 2009-08-07 반도체 장치 및 반도체 장치의 제작 방법

Country Status (5)

Country Link
US (3) US8049225B2 (ko)
JP (2) JP5608347B2 (ko)
KR (1) KR101641922B1 (ko)
CN (1) CN101645462B (ko)
TW (1) TWI500160B (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332374B1 (ko) * 2010-04-23 2013-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8809851B2 (en) 2010-05-14 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101447397B1 (ko) * 2012-03-05 2014-10-06 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터 어레이 기판, 그 제조 방법, 및 전자 장치
US9318613B2 (en) 2010-04-02 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Transistor having two metal oxide films and an oxide semiconductor film
KR20190065996A (ko) * 2010-06-25 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
JP2020161836A (ja) * 2010-05-21 2020-10-01 株式会社半導体エネルギー研究所 半導体装置
KR20200133198A (ko) * 2013-11-08 2020-11-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
KR20210035159A (ko) * 2011-01-26 2021-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
KR20210102500A (ko) * 2010-04-02 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR102159147B1 (ko) 2009-03-12 2020-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
CN102460713B (zh) * 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
CN104576748B (zh) 2009-06-30 2019-03-15 株式会社半导体能源研究所 半导体装置的制造方法
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101791370B1 (ko) 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101643835B1 (ko) 2009-07-10 2016-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20190002745A (ko) 2009-07-10 2019-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
EP2460183A4 (en) 2009-07-31 2015-10-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101291434B1 (ko) 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101967480B1 (ko) 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101809759B1 (ko) 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
CN102598285B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102326104B1 (ko) * 2009-12-25 2021-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101780841B1 (ko) * 2010-02-26 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011105183A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus
CN102770902B (zh) * 2010-02-26 2016-11-23 株式会社半导体能源研究所 显示设备及其驱动方法
CN110718557B (zh) * 2010-03-08 2023-12-26 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR101706081B1 (ko) * 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
KR101833082B1 (ko) 2010-04-23 2018-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
KR102344452B1 (ko) * 2010-04-23 2021-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101748404B1 (ko) 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011132591A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011141946A1 (ja) * 2010-05-10 2011-11-17 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
JP5557595B2 (ja) * 2010-05-14 2014-07-23 富士フイルム株式会社 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー
CN101872787A (zh) * 2010-05-19 2010-10-27 华南理工大学 金属氧化物薄膜晶体管及其制备方法
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8906756B2 (en) 2010-05-21 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011145467A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112011101969B4 (de) * 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
KR101862808B1 (ko) * 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230003647A (ko) 2010-07-02 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI621184B (zh) * 2010-08-16 2018-04-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI487034B (zh) * 2010-09-24 2015-06-01 Au Optronics Corp 薄膜電晶體及其製造方法
CN102466937B (zh) 2010-10-29 2014-10-22 北京京东方光电科技有限公司 Tft-lcd、驱动器件及其制造方法
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101743268B1 (ko) 2010-12-06 2017-06-05 삼성디스플레이 주식회사 광 센서 및 이를 갖는 표시장치
US8519397B2 (en) * 2010-12-10 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element, photoelectric conversion circuit, and display device
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5888990B2 (ja) * 2011-01-12 2016-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5982125B2 (ja) * 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102233959B1 (ko) * 2011-01-28 2021-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
US8643007B2 (en) * 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102184865B (zh) * 2011-04-15 2013-06-05 福州华映视讯有限公司 薄膜晶体管及其制造方法
TWI570891B (zh) * 2011-05-17 2017-02-11 半導體能源研究所股份有限公司 半導體裝置
US20140130591A1 (en) * 2011-06-13 2014-05-15 Schlumberger Technology Corporation Methods and Apparatus for Determining Downhole Parameters
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5912444B2 (ja) * 2011-11-18 2016-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN202332973U (zh) * 2011-11-23 2012-07-11 京东方科技集团股份有限公司 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN202443973U (zh) * 2012-02-28 2012-09-19 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管与显示装置
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102046996B1 (ko) 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN102931091A (zh) * 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102101863B1 (ko) 2013-01-07 2020-04-21 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비하는 표시 장치
US8835236B2 (en) 2013-02-08 2014-09-16 Chunghwa Picture Tubes, Ltd. Oxide semiconductor thin film transistor and method for manufacturing the same
JP6376788B2 (ja) 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI631711B (zh) 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
US9859439B2 (en) * 2013-09-18 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9224599B2 (en) * 2013-12-31 2015-12-29 Industrial Technology Research Institute P-type metal oxide semiconductor material and method for fabricating the same
CN104733542A (zh) * 2015-03-24 2015-06-24 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
CN104716198B (zh) * 2015-03-25 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示装置
KR102440302B1 (ko) 2015-04-13 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102374537B1 (ko) 2015-08-21 2022-03-15 삼성디스플레이 주식회사 표시 장치
US20170090246A1 (en) * 2015-09-25 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10103276B2 (en) * 2015-10-29 2018-10-16 Mitsubishi Electric Corporation Thin film transistor substrate
JP6887243B2 (ja) * 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
US10050152B2 (en) * 2015-12-16 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
KR102551789B1 (ko) 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치
CN105870202A (zh) 2016-06-21 2016-08-17 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
CN109690661B (zh) * 2016-09-02 2021-01-01 夏普株式会社 有源矩阵基板和具备有源矩阵基板的显示装置
GB2554362B (en) * 2016-09-21 2020-11-11 Pragmatic Printing Ltd Transistor and its method of manufacture
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
US11049887B2 (en) 2017-11-10 2021-06-29 Applied Materials, Inc. Layer stack for display applications
KR102598375B1 (ko) * 2018-08-01 2023-11-06 이데미쓰 고산 가부시키가이샤 결정 구조 화합물, 산화물 소결체, 스퍼터링 타깃, 결정질 산화물 박막, 아모르퍼스 산화물 박막, 박막 트랜지스터, 및 전자 기기
JP7504801B2 (ja) 2018-10-10 2024-06-24 株式会社半導体エネルギー研究所 半導体装置
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN112542517B (zh) * 2020-12-17 2023-01-17 广东省科学院半导体研究所 一种薄膜晶体管及其制备方法
WO2024057380A1 (ja) * 2022-09-13 2024-03-21 シャープディスプレイテクノロジー株式会社 表示装置、及び、表示装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073976A (ja) * 2005-01-28 2007-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2008028141A (ja) * 2006-07-21 2008-02-07 Casio Comput Co Ltd 半導体装置の製造方法
KR20080070811A (ko) * 2005-11-15 2008-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US38882A (en) * 1863-06-16 Improvement in harvesters
US8639A (en) * 1852-01-06 Krocess oe bleachihgr ivoey
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH03233938A (ja) * 1990-02-09 1991-10-17 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP2652267B2 (ja) * 1990-10-29 1997-09-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
EP0459763B1 (en) 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3136193B2 (ja) * 1992-06-05 2001-02-19 富士通株式会社 薄膜トランジスタ及びその製造方法
JP3344072B2 (ja) 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1140814A (ja) 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
JP2005057056A (ja) * 2003-08-04 2005-03-03 Sharp Corp 薄膜トランジスタおよびその製造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) * 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) * 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100659103B1 (ko) 2005-10-24 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
US7719496B2 (en) 2004-11-23 2010-05-18 Samsung Mobile Display Co., Ltd. Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
JP5386058B2 (ja) * 2005-04-28 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073614A (ja) * 2005-09-05 2007-03-22 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100786498B1 (ko) 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4458048B2 (ja) * 2006-02-23 2010-04-28 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5312728B2 (ja) * 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5228298B2 (ja) * 2006-08-04 2013-07-03 カシオ計算機株式会社 半導体薄膜の加工方法及び半導体装置の製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
TW200830595A (en) * 2006-11-27 2008-07-16 Nat University Iwate Univ Inc Organic thin film transistor, organic composite electronic element, method for manufacturing such transistor and element, and display device and memory
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI834207B (zh) * 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8344387B2 (en) * 2008-11-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073976A (ja) * 2005-01-28 2007-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
KR20080070811A (ko) * 2005-11-15 2008-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP2008028141A (ja) * 2006-07-21 2008-02-07 Casio Comput Co Ltd 半導体装置の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318613B2 (en) 2010-04-02 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Transistor having two metal oxide films and an oxide semiconductor film
US12119406B2 (en) 2010-04-02 2024-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11411121B2 (en) 2010-04-02 2022-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11380800B2 (en) 2010-04-02 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20210102500A (ko) * 2010-04-02 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20200144595A (ko) * 2010-04-02 2020-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10608116B2 (en) 2010-04-02 2020-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8895377B2 (en) 2010-04-23 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9245983B2 (en) 2010-04-23 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9099499B2 (en) 2010-04-23 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101332374B1 (ko) * 2010-04-23 2013-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8669148B2 (en) 2010-04-23 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8809851B2 (en) 2010-05-14 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2020161836A (ja) * 2010-05-21 2020-10-01 株式会社半導体エネルギー研究所 半導体装置
KR20190065996A (ko) * 2010-06-25 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
KR20210035159A (ko) * 2011-01-26 2021-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
US8952387B2 (en) 2012-03-05 2015-02-10 Boe Technology Group Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
KR101447397B1 (ko) * 2012-03-05 2014-10-06 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터 어레이 기판, 그 제조 방법, 및 전자 장치
KR20200133198A (ko) * 2013-11-08 2020-11-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치

Also Published As

Publication number Publication date
KR101641922B1 (ko) 2016-07-22
US8049225B2 (en) 2011-11-01
US20100032665A1 (en) 2010-02-11
JP5933656B2 (ja) 2016-06-15
JP5608347B2 (ja) 2014-10-15
CN101645462A (zh) 2010-02-10
US9105659B2 (en) 2015-08-11
US20110318875A1 (en) 2011-12-29
TWI500160B (zh) 2015-09-11
US8785242B2 (en) 2014-07-22
JP2014241440A (ja) 2014-12-25
TW201013934A (en) 2010-04-01
US20140329365A1 (en) 2014-11-06
CN101645462B (zh) 2014-09-03
JP2010062548A (ja) 2010-03-18

Similar Documents

Publication Publication Date Title
KR102500900B1 (ko) 반도체 장치
KR102451215B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR101641922B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR101734060B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4