Nothing Special   »   [go: up one dir, main page]

KR20070065817A - 차동 전송로 구조 및 배선 기판 - Google Patents

차동 전송로 구조 및 배선 기판 Download PDF

Info

Publication number
KR20070065817A
KR20070065817A KR1020060129990A KR20060129990A KR20070065817A KR 20070065817 A KR20070065817 A KR 20070065817A KR 1020060129990 A KR1020060129990 A KR 1020060129990A KR 20060129990 A KR20060129990 A KR 20060129990A KR 20070065817 A KR20070065817 A KR 20070065817A
Authority
KR
South Korea
Prior art keywords
differential transmission
transmission path
conductive layer
insulating layer
layer
Prior art date
Application number
KR1020060129990A
Other languages
English (en)
Inventor
츠토무 히구치
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20070065817A publication Critical patent/KR20070065817A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 차동 전송로 구조는 절연층, 상기 절연층과 적층되는 접지된 도전층, 및 상기 절연층에 형성된 차동 전송로를 포함한다. 상기 차동 전송로의 위치에 대응하여 상기 도전층이 제거된 영역이 형성된다.
차동 전송로, 배선 기판, 임피던스 매칭

Description

차동 전송로 구조 및 배선 기판{DIFFERENTIAL TRANSMISSION LINE STRUCTURE AND WIRING SUBSTRATE}
도 1a는 제 1 실시예에 따른 차동 전송로 구조를 나타내는 제 1 도면.
도 1b는 제 1 실시예에 따른 차동 전송로 구조를 나타내는 제 2 도면.
도 2a는 임피던스를 계산하기 위한 제 1 차동 전송로 구조.
도 2b는 임피던스를 계산하기 위한 제 2 차동 전송로 구조.
도 2c는 임피던스를 계산하기 위한 제 3 차동 전송로 구조.
도 3a는 임피던스의 계산 결과를 나타내는 제 1 도면.
도 3b는 임피던스의 계산 결과를 나타내는 제 2 도면.
도 4a는 제 2 실시예에 따른 차동 전송로 구조를 나타내는 제 1 도면.
도 4b는 제 2 실시예에 따른 차동 전송로 구조를 나타내는 제 2 도면.
도 5는 제 3 실시예에 따른 배선 기판을 나타내는 도면.
도 6a는 종래의 차동 전송로 구조를 나타내는 제 1 도면.
도 6b는 종래의 차동 전송로 구조를 나타내는 제 2 도면.
도면의 주요 부분에 대한 부호의 설명
100, 130, 200, 200A : 차동 전송로 구조
101, 131, 201 : 코어 기판
102, 104, 108, 110, 112, 132, 134 : 도전층
137, 139, 131, 202, 204, 206 : 도전층
103, 105, 106, 109, 111, 113, 133, 133A, 133B : 절연층
135, 138, 140, 142, 203, 205, 207 : 절연층
107, 136, 208 : 차동 전송로
107A, 107B, 136A, 136B, 208A, 208B : 배선
300 : 배선 기판
301, 302, 303, 304, 305 : 절연층
306, 308, 312 : 패턴 배선
307, 309, 311, 318 : 비아 플러그
315, 316 : 솔더 레지스트층
313, 317 : 솔더 볼
314 : 반도체 칩
310 : 차동 전송로
310A, 310B : 배선
본 발명은 차동 전송로 구조 및 차동 전송로 구조를 사용한 배선 기판에 관한 것이다.
최근 전자 부품 또는 배선 기판의 고속화, 소형화의 요구로부터 전자 부품 또는 배선 기판에 쓰이는 차동 전송로 구조의 소형화가 요구되고 있다.
도 6a 및 도 6b는 종래의 차동 전송로 구조의 일례를 개략적으로 나타내는 단면도이다. 우선, 도 6a를 참조하면, 도면에 나타낸 차동 전송로 구조(10)는 소위 마이크로스트립 라인(microstrip line, MSL) 구조를 가진다. 차동 전송로 구조(10)는 접지된 도전층(14) 위에 적층된 절연층(유전층)(15) 위에, 배선(17A, 17B)을 포함하는 차동 전송로(17)가 형성되도록 구성되고, 차동 전송로(17)는 보호층(절연층)(16)으로 덮여 있는 구조를 가진다. 또한, 도전층(14)은 도전층(12) 위에 형성된 절연층(13) 위에 형성되고, 도전층(12)은 코어 기판(11) 위에 형성된다.
또한, 코어 기판(11)의, 차동 전송로(17)가 형성된 측의 반대 측에는, 코어 기판(11)의 측면으로부터 순차적으로 도전층(18), 절연층(19), 도전층(20), 절연층(21), 도전층(22) 및 보호층(절연층)(23)이 적층되어 있다.
또한, 도 6b를 참조하면, 도면에 나타낸 차동 전송로 구조(30)는 소위 스트립 라인(SL) 구조를 가진다. 차동 전송로 구조(30)는 접지된 도전층(32) 위에 적층된 절연층(유전층)(33)에, 배선(36A, 36B)을 포함하는 차동 전송로(36)가 형성되도록 구성되고, 접지된 도전층(34)은 절연층(33) 위에 형성된다. 또한, 보호층(절연층)(35)은 도전층(34) 위에 형성된다.
절연층(33)은 절연층(유전층)(33A) 및 절연층(유전층)(33B)이 적층됨으로써 형성되고, 배선(36A, 36B)은 절연층(33A) 위에 형성되고, 절연층(33B)은 배선(33A, 33B)을 덮도록 형성된다. 하지만, 실제로 절연층(33A, 33B)은 일체적으로 되고, 실질적으로 하나의 절연층(33)으로써 기능한다.
또한, 도전층(32)은 코어 기판(31) 위에 형성되고, 도전층(32)과 도전층(34) 사이를 접속하는 비아 플러그(43, 44)가 절연층(33A, 33B)에 각각 형성된다.
또한, 코어 기판(31)의, 차동 전송로(36)가 형성된 측의 반대 측에는, 코어 기판(31)의 측면으로부터 순차적으로 도전층(37), 절연층(38), 도전층(39), 절연층(40), 도전층(41) 및 보호층(절연층)(42)이 적층되어 있다.
[특허문헌 1] 일본공개특허공보 2004-14800호
[특허문헌 2] 일본공개특허공보 2004-129053호
[특허문헌 3] 일본공개특허공보 2005-277028호
하지만, 상술한 차동 전송로 구조는 미리 정해진 임피던스 매칭을 수행하면서 또한 차동 전송로를 소형화하기 어렵다는 문제가 있었다.
예를 들면, 상술한 구조에서는, 절연층(유전층)을 빌드 업 수지(빌드 업법)로 형성하기 때문에, 절연층의 두께가 일반적으로 약 30∼50㎛가 된다. 여기서, 예를 들면, 100Ω의 임피던스를 갖는 차동 전송로가 형성되는 경우, 배선 폭이 가공 한계(약 20㎛)까지 감소하더라도, 배선 간격을 배선 폭의 1.5∼2배 이상으로 설정할 필요가 생긴다.
즉, 절연층의 두께와 배선 폭에 의해서, 두 개의 배선 사이의 간격보다 배선과 접지된 도체층 사이의 간격이 짧아지는 경우가 있다. 또한, 배선으로부터 확대되는 전기장이, 반대 면적의 큰 도전층의 방향으로 확대되어, 대향하는 두 개의 배 선 사이의 커플링의 영향이 줄고, 실질적으로 차동 전송로의 이점이 생기지 않는다. 또한, 횡방향으로 연장하는 배선 영역에는 다른 배선 등의 구조체를 형성할 수 없고, 많은 배선 영역이 필요하다.
또한, 상술한 구조체에서는 임피던스 매칭을 수행하기 위해, 배선 폭을 축소해야 할 필요가 생기며, 전송 손실이 증가한다는 문제가 발생했다.
본 발명의 실시예는 새롭고 유용한 차동 전송로 구조 및 차동 전송로 구조를 갖는 배선 기판을 제공한다.
보다 구체적으로, 본 발명의 실시예는 임피던스 매칭을 수행하기 쉬운 한편, 소형화할 수 있는 차동 전송로 구조 및 차동 전송로 구조를 갖는 배선 기판을 제공한다.
본 발명의 하나 이상의 실시예의 제 1 관점에서는, 차동 전송로 구조는 절연층, 상기 절연층에 적층되는 접지된 도전층, 및 상기 절연층에 형성된 차동 전송로를 포함하고, 상기 차동 전송로의 위치에 대응하여 상기 도전층이 제거된 영역이 형성되어 있다.
차동 전송로 구조는 임피던스 매칭을 수행하기 쉬운 한편, 소형화가 이루어질 수 있는 특성이 있다.
또한, 상기 절연층의 상측에 제 1 도전층이 형성되고, 상기 절연층의 하측에 제 2 도전층이 형성되고, 차동 전송로의 위치에 대응하여 상기 제 1 도전층과 상기 제 2 도전층이 제거된 영역이 형성될 때, SL 구조의 임피던스 매칭을 수행하기 쉬 운 한편, 소형화가 이루어질 수 있다.
또한, 상기 도전층이 제거된 영역의, 상기 도전층의 개구부의 단부로부터 차동 전송로까지의 거리가 상기 차동 전송로를 구성하는 배선의 폭과 상기 차동 전송로를 구성하는 두 개의 배선 사이의 간격을 더한 값 이상으로 설정될 때, 임피던스 매칭과 소형화가 보다 용이해진다.
또한, 본 발명의 하나 이상의 실시예의 제 2 관점에서, 배선 기판은 절연층, 상기 절연층에 적층되는 접지된 도전층 및 상기 절연층에 형성되는 차동 전송로를 갖는 차동 전송로 구조를 포함하고, 상기 차동 전송로의 위치에 대응하여 상기 도전층이 제거된 영역이 형성된다.
배선 기판은 차동 전송로 구조의 임피던스 매칭을 수행하기 쉬운 한편, 소형화가 이루어질 수 있는 특성을 가진다.
또한, 상기 절연층의 상측에 제 1 도전층이 형성되고, 상기 절연층의 하측에 제 2 도전층이 형성되고, 차동 전송로의 위치에 대응하여 상기 제 1 도전층과 상기 제 2 도전층이 제거된 영역이 형성될 때, SL 구조의 임피던스 매칭을 수행하기 쉬운 한편, 소형화가 이루어질 수 있다.
하나 이상의 실시예에 따르면, 임피던스 매칭을 수행하기 쉬운 한편, 소형화할 수 있는 차동 전송로 구조 및 차동 전송로 구조를 갖는 배선 기판을 제공할 수 있다.
본 발명의 다른 특징 및 이점은 다음의 상세한 설명, 첨부 도면 및 특허청구범위로부터 명백해질 것이다.
본 발명에 따른 차동 전송로 구조는 절연층, 상기 절연층과 적층되는 접지된 도전층, 및 상기 절연층에 형성된 차동 전송로를 가지며, 상기 차동 전송로의 위치에 대응하여 도전층이 제거된 영역이 형성되어 있다.
종래의 차동 전송로 구조에서는, 절연층의 두께 및 차동 전송로의 배선 폭에 따라, 두 배선 간의 간격보다도 배선과 접지된 도전층 간의 간격이 더 짧아지는 경우가 있었다. 이 때문에, 전송로 구조를 소형화하려는 시도에 있어, 임피던스 매칭을 수행하기 어렵다는 문제가 생긴다.
한편, 본 발명에 따른 차동 전송로 구조에서는, 차동 전송로의 주위에 절연층(유전층)을 통해 설치되는 접지된 도전층이 차동 전송로의 위치에 대응하여 제거된다. 이 때문에, 차동 전송로의 임피던스 매칭을 수행하기 쉽고, 배선 간의 간격의 설계나 전송로의 배선 폭의 유연성이 향상된다. 따라서, 차동 전송로 구조를 소형화할 수 있고, 차동 전송로 구조를 사용한 배선 기판을 소형화할 수 있다.
다음으로, 상술한 차동 전송로 구조의 보다 구체적인 실시예의 일례를 도면을 참조하여 설명한다.
(제 1 실시예)
도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 차동 전송로 구조의 일례를 개략적으로 나타내는 단면도이다.
우선, 도 1a를 참조하면, 도면에 나타낸 차동 전송로 구조(100)는 소위 MSL 구조를 가진다. 차동 전송로 구조(100)는 접지된 도전층(104) 위에 적층된 절연층(유전층)(105) 위에, 배선(107A, 107B)을 포함하는 차동 전송로(107)가 형성되도록 구성되고, 차동 전송로(107)는 보호층(절연층)(106)으로 덮여 있는 구조를 가진다. 또한, 도전층(104)은 도전층(102) 위에 형성된 절연층(103) 위에 형성되고, 도전층(102)은 코어 기판(101) 위에 형성된다. 또한, 도전층(102)은 접지된다.
또한, 코어 기판(101)의, 차동 전송로(107)가 형성된 측의 반대 측에는, 코어 기판(101)의 측면으로부터 순차적으로 도전층(108), 절연층(109), 도전층(110), 절연층(111), 도전층(112) 및 보호층(절연층)(113)이 적층되어 있다.
본 실시예에 따른 차동 전송로 구조(100)에서는, 차동 전송로(107)에 대응하여 도전층(104)이 제거된 영역(개구부(104A))이 형성된 구조를 가진다. 이 때문에, 차동 전송로(107)를 형성하는 배선(107A, 107B)으로부터, 접지된 도전층(예를 들면, 도전층(104) 또는 도전층(102))까지의 거리는 전보다 길어지고, 접지된 도전층과 배선(107A, 107B) 사이의 커플링의 영향은 감소한다. 따라서, 차동 전송로(107)를 구성하는 배선(107A, 107B) 사이의 커플링의 영향은 증가한다.
이 결과, 차동 전송로(107)의 임피던스 매칭을 수행하기 쉬워진다. 또한, 임피던스 매칭을 수행할 경우, 차동 전송로(107)의 구조의 제한이 감소하고, 차동 전송로가 차지하는 영역을 감소할 수 있는 효과를 얻는다. 예를 들면, 배선(107A)과 배선(107B) 사이의 거리(S)를 감소시킬 수 있고, 전송로를 소형화할 수 있다. 또한, 임피던스 매칭을 수행할 경우, 배선(107A, 107B)의 배선 폭의 제한이 감소하기 때문에, 전송 손실을 억제할 수 있다.
또한, 접지된 도전층과 배선(107A, 107B) 사이의 커플링의 영향이 감소하고, 상대적으로 배선(107A, 107B) 사이의 커플링의 영향이 증가하기 때문에, 전송로의 외측으로부터 개입되는 노이즈(커먼 모드 노이즈)의 영향을 잘 받지 않고, 또한 접지된 라인을 통해 전송하는 EMI의 영향을 잘 받지 않는다는 효과를 얻는다.
따라서, 본 실시예에 따른 차동 전송로 구조(100)에서는, 임피던스 매칭을 쉽게 수행할 수 있고, 또한 소형화될 수 있으며, 전송 손실을 억제할 수 있다. 또한, 노이즈의 영향을 잘 받지 않는다는 특성도 있다.
또한, 개구부(104A)의 단부로부터 차동 전송로(107)까지의 거리(L)가 배선(107A, 107B)의 폭(W)과 배선(107A, 107B) 사이의 간격(S)을 더한 값 이상으로 설정될 때, 임피던스 매칭은 보다 용이해지고 차동 전송로의 소형화도 용이해진다.
또한, 상술한 구조는 예를 들면, 도 1b에 나타낸 바와 같이, SL 구조에 적용될 수 있다. 도 1b를 참조하면, 도면에 나타낸 차동 전송로 구조(130)는 소위 SL 구조를 가진다. 차동 전송로 구조(130)는 접지된 도전층(132) 위에 적층된 절연층(유전층)(133)에, 배선(136A, 136B)을 포함하는 차동 전송로(136)가 형성되도록 구성되고, 접지된 도전층(134)은 절연층(133) 위에 형성된다. 또한, 보호층(절연층)(135)은 도전층(134) 위에 형성된다.
절연층(133)은 절연층(유전층)(133A)과 절연층(유전층)(133B)을 적층함으로써 형성되고, 절연층(133A) 위에 배선(136A, 136B)이 형성되고, 절연층(133B)이 배선(136A, 136B)을 덮도록 형성된다. 하지만, 실제로 절연층(133A, 133B)은 일체적으로 되고, 실질적으로 하나의 절연층(133)으로서 기능한다.
또한, 도전층(132)은 코어 기판(131) 위에 형성되고, 도전층(132)과 도전층(134) 사이를 접속하는 비아 플러그(143, 144)는 절연층(133A, 133B)에 각각 형성 된다.
또한, 코어 기판(131)의, 차동 전송로(136)가 형성된 측의 반대 측에는, 코어 기판(131)의 측면으로부터 순차적으로 도전층(137), 절연층(138), 도전층(139), 절연층(140), 도전층(141) 및 보호층(절연층)(142)이 적층되어 있다.
본 실시예에 따른 차동 전송로 구조(130)에서는, 차동 전송로(136)에 대응하여 절연층(133)의 하측면에 형성된 도전층(132)이 제거된 영역(개구부(132A))이 형성된다. 마찬가지로, 상기 구조(130)는 차동 전송로(136)에 대응하여 절연층(133)의 상측면에 형성된 도전층(134)이 제거된 영역(개구부(134A))이 형성되는 특성을 가진다.
이 때문에, 차동 전송로 구조(130)는 도 1a에 나타낸 차동 전송로 구조(100)와 유사한 효과를 가진다. 즉, 차동 전송로(136)의 임피던스 매칭을 수행하기 쉬워지고, 또한 임피던스 매칭을 수행하는 경우에 차동 전송로(136)의 구조의 제한이 감소하고, 전송로가 차지하는 영역을 감소할 수 있는 효과도 얻는다.
예를 들면, 배선(136A)과 배선(136B) 사이의 거리(S)는 감소될 수 있으며, 전송로는 소형화될 수 있다. 또한, 임피던스 매칭을 수행할 경우, 배선(136A, 136B)의 배선 폭의 제한이 줄기 때문에, 전송 손실을 억제할 수 있다.
또한, 전송로의 외측으로부터 개입되는 노이즈(커먼 모드 노이즈)의 영향을 잘 받지 않고, 접지된 라인을 통해 전송하는 EMI의 영향을 잘 받지 않는 효과를 얻는다.
또한, 개구부(132A)의 단부로부터 차동 전송로(136)까지의 거리(L1)가 배선 (136A, 136B)의 폭(W)과 배선(136A, 136B) 사이의 간격(S)을 더한 값 이상으로 설정될 때, 임피던스 매칭은 보다 용이해지고 차동 전송로 구조의 소형화도 보다 용이해진다.
마찬가지로, 개구부(134A)의 단부로부터 차동 전송로(136)까지의 거리(L2)가 배선(136A, 136B)의 폭(W)과 배선(136A, 136B) 사이의 간격(S)을 더한 값 이상으로 설정될 때, 임피던스 매칭은 보다 용이해지고 차동 전송로 구조의 소형화도 보다 용이해진다.
따라서, 본 실시예에 따른 차동 전송로 구조(130)에서는, 임피던스 매칭을 수행하기 쉽고, 또한 소형화될 수 있으며, 전송 손실이 억제될 수 있다. 또한, 노이즈의 영향을 잘 받지 않는다는 특성도 있다.
다음으로, 상술한 실시예에 따른 차동 전송로 구조(130)에서의 시뮬레이션에 의한 임피던스 계산 결과를 후술한다. 또한, 비교를 위해, 다음 도 2a∼도 2c에 나타낸 차동 전송로를 세 종류로 구성하고, 임피던스는 마찬가지로 계산된다.
도 2a∼도 2c는 임피던스 측정의 비교를 위해 구성된 차동 전송로 구조이다. 하지만, 도면에서는 상술한 부분에 같은 참조 번호를 부여하고, 설명은 생략한다. 다음 구조에서 특별히 설명되지 않은 부분은 도 1b의 차동 전송로 구조(130)와 유사하다.
우선, 도 2a에 나타낸 차동 전송로 구조(130A)에서는, 도전층(132)에 개구부(도전층이 제거된 영역)가 형성되지 않고, 차동 전송로(136)와 도전층(132) 사이의 거리가 차동 전송로 구조(130)의 거리보다 짧아지는 영역이 있다.
또한, 도 2b에 나타낸 차동 전송로 구조(130B)에서는, 도전층(132)에 개구부가 형성되지 않으며, 도전층(134)이 차동 전송로(136)로부터 떨어진 영역에서 더욱 제거된다.
또한, 도 2c에 나타낸 차동 전송로 구조(130C)에서는, 차동 전송로 구조(130)의 개구부(132A, 134A)에 대응하는 부분에 도전층(132, 134)이 형성되고, 도전층이 형성되는 부분과 도전층이 제거되는 부분은 실질적으로 차동 전송로 구조(130)에 대향한다.
도 3a와 도 3b는 차동 전송로(130, 130A, 130B, 130C)에서, 배선(136A, 136B) 사이의 간격(S)이 변화하는 경우의 임피던스 계산의 결과를 나타내는 도면이다. 또한, 양 도전층(132, 134)에 개구부가 형성되지 않은 종래의 구조에 대응하는 차동 전송로 구조(도면에서 "개구부 없음"으로 표시)의 결과도 비교를 위해 함께 나타낸다.
도 3a와 도 3b에 나타낸 경우 모두에서, 배선(136A, 136B)의 두께는 15㎛로 설정된다. 또한, 도 3a의 경우, 절연층(133A, 133B)의 두께는 모두 30㎛로 설정되며, 도 3b의 경우, 절연층(133A, 133B)의 두께는 모두 50㎛로 설정된다.
우선, 도 3a를 참조하면, 종래의 구조에서 간격(S)이 증가하더라도, 차동 전송로의 일반적인 임피던스인 100Ω으로 매칭하기는 어렵다는 것을 알 수 있다.
한편, 차동 전송로 구조(130, 130A, 130B, 130C)의 결과를 보면, 임피던스를 100Ω으로 매칭할 수 있고, 차동 전송로 부근에서의 도전층을 제거하는 것이 임피던스 매칭을 용이하게 하는 것을 알았다. 또한, 차동 전송로 구조(130, 130A, 130B, 130C)의 차동 전송로(130)가 100Ω으로 임피던스 매칭될 때, S를 축소시킬 수 있다는 것을 알 수 있다. 이 경우, 차동 전송로가 차지하는 영역을 축소할 수 있고, 배선의 설치에 있어 높은 유연성을 얻을 수 있다.
즉, 접지된 도전층을 제거할 때, 차동 전송로에 대응하는 위치의 도전층을 제거하는 것이 바람직하다는 것을 알 수 있다.
또한, 도 3b를 참조하면, 도면에 나타낸 종래의 구조에서도, S가 증가할 때 임피던스를 100Ω으로 매칭할 수 있다.
하지만, 도 3a에 나타낸 바와 같이, 간격(S)을 줄이기 위해 도전층을 제거하는 것이 바람직하며, 차동 전송로에 대응하는 위치의 도전층을 제거하는 것, 즉 차동 전송로 구조(130)를 형성하는 것이 더 바람직하다는 것을 알 수 있다.
(제 2 실시예)
또한, 본 발명에 따른 차동 전송로 구조는 제 1 실시예에 나타낸 구조에 한하지 않는다. 예를 들면, 다음의 구조 역시 채용될 수 있다.
도 4a 및 도 4b는 본 발명의 제 2 실시예에 따른 차동 전송로 구조의 일례를 개략적으로 나타내는 단면도이다.
우선, 도 4a를 참조하면, 도면에 나타낸 차동 전송로 구조(200)는 코어 기판(201) 위에, 접지된 도전층(202), 절연층(유전층)(203), 접지된 도전층(204), 절연층(유전층)(205), 접지된 도전층(206) 및 보호층(절연층)(207)이 순차적으로 적층되어 있는 구조를 가진다. 또한, 개구부(202A, 204A, 206A)는 도전층(202, 204, 206)에 각각 형성된다.
상술한 구조에서는, 배선(208B)은 절연층(203) 위의 개구부(204A)에 대응하는 부분에 형성되고, 배선(208A)은 절연층(205) 위의 개구부(206A)에 대응하는 부분에 각각 형성되고, 차동 전송로(208)는 배선(208A, 208B)으로 구성된다.
또한, 상술한 구조에서는, 차동 전송로(208)에 대응하여 도전층(202, 204, 206)이 제거된 영역(개구부(202A, 204A, 206A))이 형성되고, 제 1 실시예에서 설명한 차동 전송로 구조(100, 130A)와 동일한 효과를 얻는다.
본 실시예의 경우, 배선부(208A, 208B)는 여러 층으로 적층된 절연층의 다른 층에 각각 형성된다.
또한, 배선(208A, 208B)은 평면에서 보아 겹치지 않는 위치, 즉 경사진 방향에서 이동한 상태로 형성되어 있기 때문에, 배선(208A, 208B) 사이의 간격을 확보하기 쉽고 임피던스 매칭을 하기 쉽다.
또한, 도 4b는 도 4a의 차동 전송로 구조의 변형예인 차동 전송로 구조(200A)를 나타내는 도면이다. 하지만, 도면에서는 상술한 부분에 같은 참조 번호를 부여하고, 설명은 생략한다.
본 도면에 나타낸 바와 같이, 배선(208B)은 코어 기판(201) 위의 개구부(202A)에 대응하는 부분에 형성되고, 배선(208A)은 절연층(205) 위의 개구부(206A)에 대응하는 부분에 각각 형성되며, 차동 전송로(208)는 배선(208A, 208B)으로 구성된다.
본 실시예의 경우, 두 개의 절연층(203, 205)이 배선(208A, 208B) 사이에 삽입되기 때문에, 배선(208A, 208B) 사이의 간격을 확보하기 쉽고, 임피던스 매칭을 하기 쉽다.
(제 3 실시예)
또한, 도 5는 차동 전송로 구조를 사용한 배선 기판의 구성예를 개략적으로 나타내는 도면이다.
도 5를 참조하면, 본 실시예에 따른 배선 기판(300)은 예를 들면, 빌드 업법으로 형성되고, 빌드 업 수지로 이루어지는 절연층(301, 302, 303, 304, 305)이 적층된 구조를 가진다.
또한, 패턴 배선(306)은 절연층(301)의, 절연층(302)에 접하는 측면의 반대측 위에 형성되고, 패턴 배선(308)은 절연층(302)에 형성되고, 패턴 배선(310)은 절연층(304)에 형성되고, 패턴 배선(312)은 절연층(305)의, 절연층(304)에 접하는 측면의 반대 측 위에 형성된다.
또한, 패턴 배선(306, 308) 사이를 접속하는 비아 플러그(307), 패턴 배선(308, 310, 312) 사이를 접속하는 비아 플러그(309), 패턴 배선(310, 312) 사이를 접속하는 비아 플러그(311), 패턴 배선(306, 308, 310, 312) 사이를 접속하는 비아 플러그(318)가 절연층에 형성된다.
또한, 절연층(301)을 덮고, 또한 패턴 배선(306)의 일부를 노출하도록, 솔더 레지스트층(316)을 형성한다. 솔더 볼(317)은 솔더 레지스트층(316)으로부터 노출된 패턴 배선(306) 위에 형성된다.
또한, 절연층(305)을 덮고, 또한 패턴 배선(312)의 부분을 노출하도록, 솔더 레지스트층(315)을 형성한다. 반도체 칩(314)은 솔더 볼(313)을 통하여, 솔더 레 지스트층(315)으로부터 노출된 패턴 배선(312) 위에 장착된다.
상술한 구조에서는, 배선(310A, 310B)을 포함하는 차동 전송로(310)가 절연층(304)에 형성된다. 또한, 차동 전송로(310)의 상측 위에 적층된 절연층(305) 위에는, 예를 들어, 접지된 도전층(차동 전송로 구조(130)의 도전층(134)에 대응하는)인 패턴 배선(312)이 형성된다. 이 경우, 개구부(134A)에 대응하는 도전층이 제거된 영역이 영역(316A)으로서 확보됨을 알 수 있다.
또한, 차동 전송로(310)의 하측 위에 적층된 절연층(302) 위에는, 예를 들어, 접지된 도전층(차동 전송로 구조(130)의 도전층(132)에 대응하는)인 패턴 배선(308)이 형성된다. 이 경우, 개구부(132A)에 대응하는 도전층이 제거된 영역이 영역(309A)으로서 확보됨을 알 수 있다.
상술한 구조에서는 차동 전송로(310)의 임피던스 매칭을 수행하기 쉽고, 배선 간의 간격의 설계나 전송로의 배선 폭의 유연성이 향상된다는 특징을 갖는다. 이 결과, 차동 전송로 구조는 소형화될 수 있고, 차동 전송로 구조를 사용한 배선 기판(300)도 소형화될 수 있다.
또한, 차동 전송로 구조를 사용한 경우, 배선 기판의 간격을 효율적으로 사용할 수 있고, 다양한 패턴 배선, 비아 플러그 또는 디바이스를 효율적으로 배열할 수 있다는 효과를 얻는다.
본 발명을 바람직한 실시예를 도면 부호를 참조하여 설명했지만, 본 발명은 특정 실시예에 한정되는 것은 아니고, 청구항의 요지 내에서 다양한 변경이나 변형이 가능하다.
본 발명에 따르면, 임피던스 매칭을 수행하기 쉬운 한편, 소형화할 수 있는 차동 전송로 구조 및 차동 전송로 구조를 갖는 배선 기판이 제공된다.

Claims (7)

  1. 절연층,
    상기 절연층과 적층되는 접지된 도전층, 및
    상기 절연층에 형성된 차동 전송로를 포함하고,
    상기 차동 전송로의 위치에 대응하여, 상기 도전층이 제거된 영역이 형성되는 것을 특징으로 하는 차동 전송로 구조.
  2. 제 1 항에 있어서,
    상기 절연층의 상측에 제 1 도전층이 형성되고, 상기 절연층의 하측에 제 2 도전층이 형성되고, 상기 차동 전송로의 위치에 대응하여 상기 제 1 도전층과 상기 제 2 도전층이 제거된 영역이 형성되는 것을 특징으로 하는 차동 전송로 구조.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 도전층이 제거된 영역의 상기 도전층의 개구부의 단부로부터 상기 차동 전송로까지의 거리는, 상기 차동 전송로를 구성하는 배선의 폭과 상기 차동 전송로를 구성하는 두 개의 배선 사이의 간격을 더한 값 이상으로 설정되는 것을 특징으로 하는 차동 전송로 구조.
  4. 제 1 항에 있어서,
    상기 절연층의 상측에 상기 차동 전송로가 형성되고, 상기 절연층의 하측에 상기 도전층이 형성되는 것을 특징으로 하는 차동 전송로 구조.
  5. 절연층, 상기 절연층과 적층되는 접지된 도전층, 및 상기 절연층에 형성된 차동 전송로를 갖는 차동 전송로 구조를 포함하는 배선 기판으로서,
    상기 차동 전송로의 위치에 대응하여 상기 도전층이 제거된 영역이 형성되는 것을 특징으로 하는 배선 기판.
  6. 제 5 항에 있어서,
    상기 절연층의 상측에 제 1 도전층이 형성되고, 상기 절연층의 하측에 제 2 도전층이 형성되고, 상기 차동 전송로의 위치에 대응하여 상기 제 1 도전층과 상기 제 2 도전층이 제거된 영역이 형성되는 것을 특징으로 하는 배선 기판.
  7. 제 5 항에 있어서,
    상기 절연층의 상측에 상기 차동 전송로가 형성되고, 상기 절연층의 하측에 상기 도전층이 형성되는 것을 특징으로 하는 배선 기판.
KR1020060129990A 2005-12-20 2006-12-19 차동 전송로 구조 및 배선 기판 KR20070065817A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00366671 2005-12-20
JP2005366671A JP2007174075A (ja) 2005-12-20 2005-12-20 差動伝送路構造および配線基板

Publications (1)

Publication Number Publication Date
KR20070065817A true KR20070065817A (ko) 2007-06-25

Family

ID=38184938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060129990A KR20070065817A (ko) 2005-12-20 2006-12-19 차동 전송로 구조 및 배선 기판

Country Status (5)

Country Link
US (1) US20070164401A1 (ko)
JP (1) JP2007174075A (ko)
KR (1) KR20070065817A (ko)
CN (1) CN1988249A (ko)
TW (1) TW200806139A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294529B2 (en) 2008-09-04 2012-10-23 Samsung Electro-Mechanics Co., Ltd. Printed circuit board comprised of an insulating layer having buried microstrip lines and conductors with widths that narrow into the insulation layer
KR101222257B1 (ko) * 2011-05-27 2013-01-15 다이요 유덴 가부시키가이샤 다층 기판

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4892514B2 (ja) * 2008-04-22 2012-03-07 日本オプネクスト株式会社 光通信モジュールおよびフレキシブルプリント基板
CN101814644B (zh) * 2009-02-23 2013-10-23 华硕电脑股份有限公司 滤波器
CN102474980B (zh) * 2009-08-11 2015-04-01 株式会社村田制作所 信号线路
JP5436361B2 (ja) * 2010-07-30 2014-03-05 日東電工株式会社 配線回路基板およびその製造方法
JP5891585B2 (ja) * 2011-01-24 2016-03-23 株式会社ソシオネクスト 半導体装置及び配線基板
JP5859219B2 (ja) * 2011-04-22 2016-02-10 日本オクラロ株式会社 差動伝送線路、及び通信装置
JP6335767B2 (ja) * 2014-12-02 2018-05-30 三菱電機株式会社 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置
KR101824644B1 (ko) * 2017-05-08 2018-02-01 주식회사 기가레인 선폭 축소형 연성회로기판 및 그 제조방법
TWI682697B (zh) 2018-05-03 2020-01-11 緯創資通股份有限公司 差動傳輸線以及佈線基板
JP7091862B2 (ja) * 2018-06-14 2022-06-28 住友電工デバイス・イノベーション株式会社 可変減衰器
JP2021082720A (ja) * 2019-11-20 2021-05-27 日東電工株式会社 配線回路基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015569B1 (en) * 2004-08-26 2006-03-21 Lsi Logic Corporation Method and apparatus for implementing a co-axial wire in a semiconductor chip

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294529B2 (en) 2008-09-04 2012-10-23 Samsung Electro-Mechanics Co., Ltd. Printed circuit board comprised of an insulating layer having buried microstrip lines and conductors with widths that narrow into the insulation layer
US8607448B2 (en) 2008-09-04 2013-12-17 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a printed circuit board having micro strip line
US8674781B2 (en) 2008-09-04 2014-03-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board comprised of an insulating layer having buried microstrip lines and conductors with widths that narrow into the insulation layer
KR101222257B1 (ko) * 2011-05-27 2013-01-15 다이요 유덴 가부시키가이샤 다층 기판

Also Published As

Publication number Publication date
TW200806139A (en) 2008-01-16
JP2007174075A (ja) 2007-07-05
CN1988249A (zh) 2007-06-27
US20070164401A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
KR20070065817A (ko) 차동 전송로 구조 및 배선 기판
JP2728372B2 (ja) 電気コネクタ
US6774486B2 (en) Circuit boards containing vias and methods for producing same
CN101950893B (zh) 差分电连接器组件
JP7128696B2 (ja) コネクタ
WO2019208091A1 (ja) コネクタおよび基板
JP2684502B2 (ja) ソケット
US20060046569A1 (en) Balanced transmission cable connector
JP2020035662A (ja) 防水コネクタ
EP1195776A2 (en) Wiring boards and processes for manufacturing wiring boards
JP7133516B2 (ja) 信号伝送回路、電子制御装置
JPH09274969A (ja) コネクタ
US7135762B2 (en) Semiconductor device, stacked semiconductor device, methods of manufacturing them, circuit board, and electronic instrument
US7450397B2 (en) Wiring board and circuit apparatus
JPWO2006057424A1 (ja) シールド付きコネクタおよび回路基板装置
JP2008078156A (ja) モジュラコネクタ
JP2005251681A (ja) 電気コネクタ及びその製造方法
JPWO2019215922A1 (ja) コネクタ
KR200294942Y1 (ko) 인쇄회로기판 상의 노이즈 감소 레이아웃 및 이인쇄회로기판을 사용하는 커넥터
JP2008078157A (ja) モジュラコネクタ
US12144159B2 (en) Module
JP4645222B2 (ja) 多層配線基板、及び多層配線基板の接続構造
JP2001223114A (ja) ノイズ除去ユニット
US20220304201A1 (en) Module
JP2005026020A (ja) カードエッジ接続構造

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid