Nothing Special   »   [go: up one dir, main page]

KR20060033987A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR20060033987A
KR20060033987A KR1020040083094A KR20040083094A KR20060033987A KR 20060033987 A KR20060033987 A KR 20060033987A KR 1020040083094 A KR1020040083094 A KR 1020040083094A KR 20040083094 A KR20040083094 A KR 20040083094A KR 20060033987 A KR20060033987 A KR 20060033987A
Authority
KR
South Korea
Prior art keywords
thin film
tin
gas
storage node
post
Prior art date
Application number
KR1020040083094A
Other languages
Korean (ko)
Other versions
KR100722987B1 (en
Inventor
김수현
김준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040083094A priority Critical patent/KR100722987B1/en
Publication of KR20060033987A publication Critical patent/KR20060033987A/en
Application granted granted Critical
Publication of KR100722987B1 publication Critical patent/KR100722987B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L28/60—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 확산방지 특성이 우수한 TiN 박막으로 형성하는 방법과, 이를 이용한 DRAM의 캐패시터 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자 제조 방법은 퍼지 스텝을 개재하여 Ti 소스가스와 질화 반응가스를 펄스식으로 번갈아가며 공급하여 ALD 방법을 TiN 박막을 증착하는 단계; 상기 증착된 TiN 박막을 Si, B 및 Al의 그룹으로부터 선택된 어느 하나를 포함하는 가스로 후처리하는 단계를 포함한다.
The present invention provides a method of forming a TiN thin film having excellent diffusion preventing properties and a method of manufacturing a capacitor of a DRAM using the same. The semiconductor device manufacturing method of the present invention provides a method of nitriding a Ti source gas through a purge step. Supplying gas alternately in a pulsed manner to deposit a TiN thin film using the ALD method; Post-treating the deposited TiN thin film with a gas comprising any one selected from the group of Si, B and Al.

캐패시터, 스토리지노드, TiN, TaN, 확산방지막Capacitor, Storage Node, TiN, TaN, Diffusion Barrier

Description

반도체 소자 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE} Semiconductor device manufacturing method {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}             

도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 공정 단면도,1A to 1E are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the prior art;

도 2는 종래 기술에 따른 반도체 소자의 문제점을 도시한 단면도,2 is a cross-sectional view showing a problem of a semiconductor device according to the prior art;

도 3은 SiH4 처리에 의한 주상정 구조를 가진 박막의 미세구조 변화를 나타낸 도면, 3 is a view showing the microstructure change of the thin film having a columnar structure by SiH 4 treatment,

도 4는 ALD 방법을 이용한 스토리지노드 증착 과정을 나타낸 그래프,4 is a graph illustrating a storage node deposition process using an ALD method;

도 5a 내지 도 5e는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 공정 단면도.
5A to 5E are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

본 발명은 반도체 제조 기술에 관한 것으로, 특히 TiN 또는 TaN 박막을 형성하는 방법과, 이를 이용한 반도체 소자의 캐패시터를 제조하는 방법에 관한 것이 다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a method of forming a TiN or TaN thin film and a method of manufacturing a capacitor of a semiconductor device using the same.

최근 DRAM의 집적도가 증가함에 따라, 캐패시터의 면적이 작아지게 되어 요구되는 유전용량의 확보가 점점 어려워지고 있다. 요구되는 유전용량을 확보하기 위해서는 유전박막의 두께를 낮추거나 유전 상수가 큰 물질을 적용해야 한다.In recent years, as the degree of integration of DRAM increases, the area of the capacitor becomes smaller, which makes it difficult to secure the required dielectric capacity. To ensure the required dielectric capacity, it is necessary to reduce the thickness of the dielectric thin film or apply a material having a high dielectric constant.

특히, 80nm급 이하의 DRAM에서는 누설전류특성을 확보하면서 유전용량을 확보하기 위하여 HfO2와 Al2O3를 적층하여 적용하는 기술이 개발되고 있다. In particular, in the case of DRAM of 80 nm or less, a technique of stacking and applying HfO 2 and Al 2 O 3 in order to secure a dielectric capacity while securing leakage current characteristics has been developed.

이러한 유전박막 구조에서 유전용량을 확보하는데 있어 콘케이브(Concave) 구조로는 한계에 다다르고 있으며, 실린더(Cylinder)구조를 적용하여 캐패시터의 면적을 확보해야 한다.In securing the dielectric capacity in the dielectric thin film structure, the concave structure (concave) is approaching the limit, and the cylinder (Cylinder) structure should be applied to secure the area of the capacitor.

또한, 소자의 집적도 증가에 따라 셀 캐패시턴스(cell capacitance)를 유지하거나 혹은 증가시키기 위해 캐패시터를 MIM(metal-insulator-metal) 구조로 바꾸거나, 캐패시터의 면적을 넓히기 위해 캐패시터 높이를 높이거나 혹은 실린더(cylinder) 구조를 사용하는 방법들에 대해 많은 연구가 진행되고 있다.In addition, in order to maintain or increase the cell capacitance as the device density increases, the capacitor is changed to a metal-insulator-metal (MIM) structure, or the capacitor height is increased or the cylinder ( Much research is being conducted on methods using cylinder structures.

도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법에 관한 공정 단면도이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the prior art.

도 1a에 도시된 바와 같이, 반도체 기판(11) 상부에 층간절연막(12)을 형성한 후, 층간절연막(12)을 관통하여 반도체 기판(11)의 일부와 연결되는 스토리지노드콘택플러그(13)를 형성한다. 이 때, 스토리지노드콘택플러그는 폴리실리콘플러그이며, 스토리지노드콘택플러그(13) 형성 전에 소자분리, 워드라인 및 비트라인 등 의 DRAM 구성에 필요한 공정이 진행된다.As shown in FIG. 1A, after forming the interlayer insulating film 12 on the semiconductor substrate 11, the storage node contact plug 13 penetrating the interlayer insulating film 12 and connected to a portion of the semiconductor substrate 11. To form. In this case, the storage node contact plug is a polysilicon plug, and processes necessary for DRAM isolation such as device isolation, word lines, and bit lines are performed before the storage node contact plug 13 is formed.

다음으로, 스토리지노드콘택플러그(13) 상부에 식각정지막(14)과 희생산화막(15)을 적층하여 형성한다. 여기서, 희생산화막(15)은 실리더 구조의 스토리지노드(13)가 형성될 홀을 제공하기 위한 산화막이고, 식각정지막(14)은 희생산화막 식각시 하부구조물이 식각되는 것을 방지하기 위한 식각베리어 역할을 한다. 이 때, 식각정지막(14)은 질화막으로 형성한다. 계속해서, 희생산화막(15)과 식각정지막(14)을 순차적으로 식각하여 스토리지노드콘택플러그(13) 상부를 오픈시키는 스토리지노드홀(16)을 형성한다. Next, the etch stop layer 14 and the sacrificial oxide layer 15 are stacked on the storage node contact plug 13. Here, the sacrificial oxide layer 15 is an oxide layer for providing a hole in which the storage node 13 of the cylinder structure is to be formed, and the etch stop layer 14 is an etching barrier for preventing the lower structure from being etched when the sacrificial oxide layer is etched. Play a role. At this time, the etch stop film 14 is formed of a nitride film. Subsequently, the sacrificial oxide layer 15 and the etch stop layer 14 are sequentially etched to form a storage node hole 16 for opening the upper portion of the storage node contact plug 13.

그리고나서, 도 1b에 도시된 바와 같이, 스토리지노드홀(16)의 내부에 실린더 구조를 갖는 TiN(17)을 형성한다. 이 때, TiN(17)은 캐패시터의 스토리지노드로 사용된다. Then, as shown in FIG. 1B, a TiN 17 having a cylinder structure is formed in the storage node hole 16. At this time, TiN 17 is used as a storage node of the capacitor.

도 1c에 도시된 바와 같이, 스토리지노드 분리(isolation) 작업을 진행한다. As shown in FIG. 1C, the storage node is isolated.

도 1d에 도시된 바와 같이, 희생산화막(15)을 습식 딥아웃(dip out)하여 TiN(17)의 내벽 및 외벽을 모두 드러낸다. As shown in FIG. 1D, the sacrificial oxide film 15 is wet diped out to expose both the inner and outer walls of the TiN 17.

도 1e에 도시된 바와 같이, TiN(17) 상에 유전막(18)을 형성한다. 유전막은 Al2O3와 HfO2의 적층 구조로 형성한 것이다.As shown in FIG. 1E, the dielectric film 18 is formed on the TiN 17. The dielectric film is formed by a lamination structure of Al 2 O 3 and HfO 2 .

상술한 종래 기술은 유전용량을 충분히 확보하기 위해 내벽 및 외벽이 모두드러나는 실린더 구조의 TiN을 형성해주고, 아울러 유전막을 Al2O3와 HfO2 의 적층 구조로 형성하고 있다. The above-described conventional technique forms a cylindrical TiN in which both inner and outer walls are exposed to sufficiently secure the dielectric capacity, and forms a dielectric film having a laminated structure of Al 2 O 3 and HfO 2 .

도 2는 실린더형 캐패시터 구조 형성을 위해 케미컬을 이용하여 희생산화막을 딥 아웃할 때, 케미컬이 침투할 경로를 보여주는 도면으로서, (A)는 스토리지노드 물질인 TiN(24)을 통한 침투이며, (B)는 스토리지노드 식각정지막(23)을 통한, (C)는 스토리지노드 식각정지막의 계면을 통한 케미컬의 침투를 나타낸다.FIG. 2 is a view showing a path through which chemical penetrates when the sacrificial oxide film is deep-out using chemical to form a cylindrical capacitor structure, (A) is penetration through TiN 24, which is a storage node material, and ( B) shows penetration of the chemical through the storage node etch stop layer 23, and (C) through the interface of the storage node etch stop layer.

도면에서 알 수 있듯이, 딥 아웃을 진행할 때, 케미컬의 침투('A', 'B', 'C')는 주로 스토리지노드 물질로 사용되는 TiN(14)이나 스토리지노드 형성을 위한 식각정지막(23)으로 사용되는 질화막을 통해서 일어남을 알 수 있다. As can be seen from the figure, when the dip out, the chemical penetration ('A', 'B', 'C') is mainly used as a storage node material TiN (14) or an etch stop layer for forming the storage node ( It can be seen through the nitride film used as 23).

이와 같이, 캐패시터의 하부전극 형성을 위한 희생산화막을 제거하기 위한 습식 식각 공정을 진행하는 과정에서, 식각용액으로 사용된 불산용액 또는 BOE 용액(NH4F, HF 혼합용액)이 하부전극용 TiN의 미세 크랙을 통해 캐패시터 하부구조로 침투하는 현상이 유발되고 있다. 습식케미컬이 캐패시터 하부구조로 침투하게 되면, 하부의 층간절연막에 보이드를 유발하여 소자의 전기적 특성을 열화시키고, 심할 경우 페일을 유발하여 수율을 떨어뜨리는 요인이 되고 있다.As such, in the course of performing a wet etching process for removing the sacrificial oxide film for forming the lower electrode of the capacitor, a hydrofluoric acid solution or a BOE solution (NH 4 F, HF mixed solution) used as an etching solution may be used. Penetration into the capacitor substructure through microcracks is caused. When the wet chemical penetrates into the capacitor substructure, it causes voids in the lower interlayer insulating film to deteriorate the electrical characteristics of the device, and in some cases, it causes a failure to reduce the yield.

일반적으로 MIM 캐패시터 공정에서 스토리지노드 물질로 사용되는 TiN은 열적 안정성이 우수하면서 상대적으로 저항이 낮다. 이러한 TiN은 캐패시터 구조가 복잡해지고 사이즈가 작아짐에 따라 계단도포성이 우수한 CVD(Chemical Vapor Deposition) 공정을 이용하여 형성된다. 또한, CVD TiN은 무기(inorganic) 소스를 이용하는 것보다 더 낮은 비저항 값을 얻고, 종횡비가 큰 스토리지노드홀에 컨포멀(conformal)하게 증착하기 위해서 소스가스로 TiCl4 무기(inorganic) 소스와 NH3 반 응 가스를 이용하여 증착하고 있다. In general, TiN, which is used as a storage node material in a MIM capacitor process, has excellent thermal stability and relatively low resistance. Such TiN is formed using a chemical vapor deposition (CVD) process having excellent step coating properties as the capacitor structure becomes more complicated and its size becomes smaller. In addition, CVD TiN has a lower resistivity value than using an inorganic source, and a TiCl 4 inorganic source and NH 3 as the source gas to conformally deposit in a storage node hole having a high aspect ratio. It is deposited using a reaction gas.

이러한 방법으로 형성된 CVD TiN은 상대적으로 매우 우수한 계단 도포성을 갖으며 100μΩ-cm∼200μΩ-cm 의 낮은 비저항을 갖는 장점이 있지만, 미세 구조 측면에서 물질의 빠른 확산 경로인 결정립계(Grain bounday)가 기판에 수직으로 놓여져 있는 주상정 구조(columner structure)로 성장하여 TiN을 통한 물질 확산이 매우 빠르게 된다.CVD TiN formed by this method has the advantage of relatively excellent step coverage and low resistivity of 100 μΩ-cm to 200 μΩ-cm, but the grain bounday, which is a fast diffusion path of the material in terms of microstructure, is a substrate. It grows into a columnar structure that lies perpendicular to the material, making the material diffusion through TiN very fast.

캐패시터의 면적을 늘리기 위해서 실린더 구조의 캐패시터를 형성하게 되는데 그러기 위해서는 스토리지노드 물질인 TiN을 증착한 후, 케미컬을 이용하여 주변의 희생산화막을 없애는 딥 아웃 공정을 진행한다. 이 때, 스토리지노드로 사용되는 물질은 딥 아웃 공정시 사용되는 케미컬을 막아주는 방지막 역할도 하여야 한다.In order to increase the area of the capacitor, a capacitor having a cylindrical structure is formed. To this end, TiN, which is a storage node material, is deposited, and a deep-out process of removing the surrounding sacrificial oxide film is performed using chemicals. At this time, the material used as the storage node should also act as a barrier to prevent the chemical used in the dip-out process.

그러나, TiN을 스토리지노드로 사용하는 MIM 캐패시터 공정시 딥 아웃을 하게될 때, 스토리지노드 TiN의 확산방지 특성이 부족하기 때문에 케미컬이 침투하여 실리콘을 녹여 DC 페일을 유발하는 문제점이 있다.
However, when deep-out is performed in the MIM capacitor process using TiN as a storage node, the diffusion node lacks a diffusion preventing property, so chemicals penetrate and melt silicon to cause DC fail.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로서, 확산방지 특성이 우수한 TiN 박막으로 형성하는 방법과, 이를 이용한 DRAM의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method of forming a TiN thin film having excellent diffusion preventing characteristics and a method of manufacturing a capacitor using the same.

상기 목적을 달성하기 위한 본 발명의 반도체 소자는 퍼지 스텝을 개재하여 Ti 소스가스와 질화 반응가스를 펄스식으로 번갈아가며 공급하여 ALD 방법으로 TiN 박막을 증착하는 단계, 상기 증착된 TiN 박막을 Si, B 및 Al의 그룹으로부터 선택된 어느 하나를 포함하는 가스로 후처리하는 단계를 포함한다.In the semiconductor device of the present invention for achieving the above object, a TiN thin film is deposited by an ALD method by alternately supplying a Ti source gas and a nitriding reaction gas through a purge step, wherein the deposited TiN thin film is formed of Si, Post-treatment with a gas comprising any one selected from the group of B and Al.

또한, 상기 목적을 달성하기 위한 본 발명은 퍼지 스텝을 개재하여 Ta 소스가스와 질화 반응가스를 펄스식으로 번갈아가며 공급하여 ALD 방법으로 TaN 박막을 증착하는 단계, 상기 증착된 TaN 박막을 Si, B 및 Al의 그룹으로부터 선택된 어느 하나를 포함하는 가스로 후처리하는 단계를 포함한다.
In addition, the present invention for achieving the above object is a step of depositing a TaN thin film by ALD method by supplying alternately the Ta source gas and the nitriding reaction gas through a purge step, the deposited TaN thin film Si, B And post-treatment with a gas comprising any one selected from the group of Al.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

도 3은 SiH4 처리에 의한 주상정 구조를 가진 TiN 박막의 미세구조 변화를 나타낸 도면으로서, SiH4와 같은 후처리 가스를 이용한 다결정 구조의 TiN의 비정질화 효과를 나타낸다. 3 is a view showing the microstructure change of the TiN thin film having a columnar crystal structure by SiH 4 treatment, showing the amorphous effect of TiN polycrystalline structure using a post-treatment gas such as SiH 4 .

(a)는 TiN의 다결정 구조를 나타낸 것이고, (b)는 TiN 박막의 결정립계를 SiH4 처리에 의해 분해된 실리콘으로 충진하는 그림으로서, SiH4의 유량을 증가시키거나, SiH4를 플라즈마 형성하여 공급하게 되면 박막이 전면 비정질화되지 않는다 하더라도 TiN 다결정질 박막의 결정립계를 Si으로 충진시킴으로서 TiN을 통한 물질의 빠른 확산을 막을 수 있다. (a) depicts the polycrystalline structure of TiN, (b) is a picture that fills the grain boundary of the TiN thin film by the silicon decomposed by the SiH 4 treatment, to increase the flow rate of SiH 4, or by plasma to form a SiH 4 When supplied, even if the thin film is not entirely amorphous, the grain boundary of the TiN polycrystalline thin film is filled with Si to prevent rapid diffusion of the material through TiN.

계속해서, (c)는 Si, Al, B 와 같은 원소를 첨가하여 다결정질의 미세구조가 비정질로 바뀌는 것을 나타낸 것이다. TiN 증착 과정 중에 이러한 원소를 포함하는 가스를 첨가하면 박막의 비저항이 높아지기 때문에 이러한 문제를 막기 위해, TiN 증착이 끝난 후에 상기 원소들을 포함하는 가스를 사용한 후처리를 실시하여 TiN의 미세 구조를 비정질로 만든다. Subsequently, (c) shows that the polycrystalline microstructure is changed to amorphous by adding elements such as Si, Al, and B. Adding a gas containing these elements during the TiN deposition process increases the resistivity of the thin film. To prevent this problem, after the TiN deposition is finished, a post-treatment using the gas containing the elements is performed to make the microstructure of the TiN amorphous. Make.

도 4는 스토리지노드 물질로서 케미컬에 대해 향상된 확산방지막 특성을 가지는 TiN을 형성시키는 공정을 나타낸 그래프로서, ALD-TiN 공정을 살펴보면, t1 구간에서는 Ti의 소스가스인 TiCl4를 먼저 공급하고, t2의 구간에서 비활성가스를 이용하여 퍼지 스텝(purge step)을 실시한다. FIG. 4 is a graph illustrating a process of forming TiN having improved diffusion barrier properties for chemicals as a storage node material. Referring to the ALD-TiN process, TiCl 4 , a source gas of Ti, is first supplied in a t1 section, A purge step is performed using inert gas in the section.

이어서, t3의 구간에서 Ti의 반응가스인 NH3를 공급하며 t4의 구간에서 비활성가스를 이용하여 퍼지 스텝(purge step)을 실시한다. 이 때, TiCl4와 NH3를 이용하는 ALD 공정은 일반적으로 450℃의 온도로 진행하고, TDMAT를 이용하는 ALD 공정은 300℃의 온도로 진행한다.Subsequently, NH 3 , a reaction gas of Ti, is supplied in a section of t 3 and a purge step is performed using an inert gas in a section of t 4. At this time, the ALD process using TiCl 4 and NH 3 generally proceeds to a temperature of 450 ° C., and the ALD process using TDMAT proceeds to a temperature of 300 ° C.

상기한 과정을 반복하여, 적절한 두께의 TiN이 형성되면, 인시튜(in-situ) 로 SiH4 혹은 Si2H6을 공급하여 후처리 하므로써, TiN의 확산방지 특성을 개선한다. 이 때, SiH4와 Si2H6의 처리 온도는 증착 온도와 동일하다. By repeating the above process, if the TiN of the appropriate thickness is formed, the post-treatment by supplying SiH 4 or Si 2 H 6 in-situ (in-situ), thereby improving the diffusion barrier properties of TiN. At this time, the treatment temperature of SiH 4 and Si 2 H 6 is the same as the deposition temperature.

도 5a 내지 도 5e는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 도면이다.5A through 5E are views illustrating a capacitor manufacturing method of a semiconductor device according to an embodiment of the present invention.

도 5a에 도시된 바와 같이, 반도체 기판(51) 상부에 층간절연막(52)을 형성한 후, 층간절연막(52)을 관통하여 반도체 기판(51)의 일부와 연결되는 스토리지노드콘택플러그(53)를 형성한다. 이 때, 스토리지노드콘택플러그는 폴리실리콘플러그이며, 스토리지노드콘택플러그(53) 형성 전에 소자분리, 워드라인 및 비트라인 등의 DRAM 구성에 필요한 공정이 진행된다.As shown in FIG. 5A, after forming the interlayer dielectric layer 52 on the semiconductor substrate 51, the storage node contact plug 53 penetrates the interlayer dielectric layer 52 and is connected to a portion of the semiconductor substrate 51. To form. At this time, the storage node contact plug is a polysilicon plug, and processes necessary for DRAM isolation such as device isolation, word lines, and bit lines are performed before the storage node contact plug 53 is formed.

다음으로, 스토리지노드콘택플러그(53) 상부에 식각정지막(54)과 희생산화막(55)을 적층하여 형성한다. 여기서, 희생산화막(55)은 실리더 구조의 스토리지노드(53)가 형성될 홀을 제공하기 위한 산화막이고, 식각정지막(54)은 희생산화막 식각시 하부구조물이 식각되는 것을 방지하기 위한 식각베리어 역할을 한다. 이 때, 식각정지막(54)은 질화막으로 형성한다. 계속해서, 희생산화막(55)과 식각정지막(54)을 순차적으로 식각하여 스토리지노드콘택플러그(53) 상부를 오픈시키는 스토리지노드홀(56)을 형성한다. Next, the etch stop layer 54 and the sacrificial oxide layer 55 are stacked on the storage node contact plug 53. Here, the sacrificial oxide layer 55 is an oxide layer for providing a hole in which the storage node 53 of the cylinder structure is to be formed, and the etch stop layer 54 is an etching barrier for preventing the lower structure from being etched during the sacrificial oxide layer etching. Play a role. At this time, the etch stop film 54 is formed of a nitride film. Subsequently, the sacrificial oxide film 55 and the etch stop film 54 are sequentially etched to form a storage node hole 56 that opens the upper portion of the storage node contact plug 53.

도 5b에 도시된 바와 같이, 스토리지노드홀(56)이 형성된 전체 구조 상에 TiN(57)을 450℃의 온도에서 증착한다. 이 때, TiN(57)은 캐패시터의 스토리지노드로 사용된다. As shown in FIG. 5B, TiN 57 is deposited at a temperature of 450 ° C. on the entire structure in which the storage node holes 56 are formed. At this time, TiN 57 is used as a storage node of the capacitor.

스토리지노드 TiN(57)은 케미컬의 하부구조물로의 침투 방지 효과를 극대화시키기 위해 ALD 방식을 이용하는 경우가 나머지 증착 방식보다 유리한데, 그 이유는 스토리지노드홀(56)의 바닥 모서리에서의 스토리지노드의 구조를 강화시켜 주기 위함이다. 즉, 스텝커버리지 특성이 우수한 것으로 알려진 ALD 방식으로 TiN(57)을 증착하여 스토리지노드홀의 바닥 및 측벽에서 균일한 두께를 갖도록 해준다. 반면에, CVD 방식으로 TiN(57)을 증착하는 경우에는, CVD 방식이 ALD 방식에 비해 스텝커버리지 특성이 다소 열악한 것으로 알려져 있으므로 스토리지노드홀(56)의 바닥 모서리의 두께가 스토리지노드홀의 측벽 및 바닥 표면에서의 두께보다 얇아질 수 있다. 이처럼 스토리지노드홀(56)의 바닥 모서리의 두께가 얇으면 후속 딥아웃 공정시 스토리지노드의 바닥부분에서 케미컬의 침투에 취약해질 수 있다.The storage node TiN 57 is advantageous to use the ALD method to maximize the effect of preventing the penetration of the chemical into the substructure, because the storage node TiN (57) of the storage node in the bottom edge of the storage node hole 56 To strengthen the structure. That is, the TiN 57 is deposited by the ALD method which is known to have excellent step coverage characteristics, so as to have a uniform thickness at the bottom and sidewalls of the storage node hole. On the other hand, when the TiN 57 is deposited by the CVD method, the step coverage characteristics of the CVD method are known to be somewhat inferior to those of the ALD method. It can be thinner than the thickness at the surface. As such, if the thickness of the bottom edge of the storage node hole 56 is thin, it may be vulnerable to infiltration of chemicals from the bottom portion of the storage node during the subsequent deep-out process.

한편, ALD TiN(57) 형성을 위한 Ti 소스 가스는 TiCl4, TiI4, TiF4, TDMAT(tetrakis-dimethylamido-titanium, Ti(N(CH3)2)4), TDEAT(tetakis-diethylamido-titanium, Ti(N(C2H5)2)4), TEMAT(tetrakis-ethymethyllamido-titanium, T(N(CH3C2H5)4)로 이루어진 그룹에서 선택된 어느 하나를 포함하고, 질화시키는 소스로는 NH3, 디메틸하드라진(dimethylhadrazine)으로 이루어진 그룹으로부터 선택된 어느 하나를 포함한다. 본 실시예에서는 Ti 소스 가스로 TiCl4를 사용하고, 반응 가스는 NH3를 사용한다.On the other hand, Ti source gas for forming ALD TiN (57) is TiCl 4 , TiI 4 , TiF 4 , TDMAT (tetrakis-dimethylamido-titanium, Ti (N (CH 3 ) 2 ) 4 ), TDEAT (tetakis-diethylamido-titanium , Ti (N (C 2 H 5 ) 2 ) 4 ), TEMAT (tetrakis-ethymethyllamido-titanium, T (N (CH 3 C 2 H 5 ) 4 ) The furnace includes any one selected from the group consisting of NH 3 and dimethylhadrazine In this embodiment, TiCl 4 is used as the Ti source gas and NH 3 is used as the reaction gas.

도 5c에 도시된 바와 같이, ALD 증착된 TiN(57)을 SiH4 또는 Si2H6 가스를 이용하여 후처리를 진행한다. 이 공정을 진행하고나면, 앞서 언급한 바와 같이, TiN(57)박막의 비정질화를 얻을 수 있다. 후처리로 인해 TiN(57)이 완전히 비정질화되지 않더라도, 다결정질 박막의 결정립계를 Si으로 충진하여 TiN(57)을 통한 물 질의 빠른 확산을 막을 수 있다.As shown in FIG. 5C, the ALD deposited TiN 57 is post-processed using SiH 4 or Si 2 H 6 gas. After proceeding with this process, as mentioned above, amorphousness of the TiN (57) thin film can be obtained. Although the TiN 57 is not completely amorphous due to the post-treatment, the grain boundary of the polycrystalline thin film may be filled with Si to prevent rapid diffusion of the material through the TiN 57.

이어서, 도 5d에 도시된 바와 같이, 스토리지노드홀(56)의 내부에만 실린더형 스토리지노드를 형성하는 스토리지노드 분리(Storage node isolation) 공정을 진행한다. Subsequently, as illustrated in FIG. 5D, a storage node isolation process of forming a cylindrical storage node only in the storage node hole 56 is performed.

스토리지노드 분리 공정은, 스토리지노드홀(56)을 제외한 희생산화막(55) 표면 상부에 형성된 스토리지노드(57)를 화학적·기계적연마(CMP) 또는 에치백으로 제거하여 실린더형 스토리지노드(57)를 형성하는 것이다. 여기서, 화학적·기계적연마 또는 에치백 공정시에 연마재나 식각된 입자 등의 불순물이 실린더형 스토리지노드 내부에 부착되는 등의 우려가 있으므로, 스텝커버리지 특성이 좋은 포토레지스트(도시하지 않음)로 스토리지노드홀(56)의 내부를 모두 채운 후에, 희생산화막(55)이 노출될 때까지 연마 또는 에치백을 수행하고, 포토레지스트를 애싱(ashing)하여 제거하는 것이 좋다.In the storage node separation process, the cylindrical storage node 57 is removed by removing the storage node 57 formed on the surface of the sacrificial oxide film 55 except for the storage node hole 56 by chemical or mechanical polishing (CMP) or etch back. To form. In this case, impurities such as abrasives or etched particles may adhere to the inside of the cylindrical storage node during chemical or mechanical polishing or etch back process. Therefore, the storage node may be a photoresist (not shown) having good step coverage characteristics. After filling the inside of the hole 56, it is preferable to perform polishing or etching back until the sacrificial oxide film 55 is exposed, and ashing and removing the photoresist.

도 5e에 도시된 바와 같이, 희생산화막(55)을 습식 딥 아웃하여 TiN(57)의 내벽 및 외벽을 모두 드러낸다. As shown in FIG. 5E, the sacrificial oxide film 55 is wet-dipped out to expose both the inner and outer walls of the TiN 57.

이 때, 습식 딥 아웃 공정은 주로 불산(HF)를 이용하여 진행하는데, 산화막으로 형성한 희생산화막(55)이 불산용액에 의해 식각된다. 한편 희생산화막(55) 아래의 식각정지막(54)은 산화막의 습식 식각시 선택비를 갖는 질화막 계열의 물질인 실리콘질화막으로 형성했기 때문에 습식케미컬에 의해 식각되지 않는다. 그리고나서, 스토리지노드 TiN(57) 상에 유전막(58)을 형성한다. 유전막은 Al2O3와 HfO 2의 적층 구조로 형성한다.At this time, the wet dip out process is mainly performed using hydrofluoric acid (HF), and the sacrificial oxide film 55 formed of the oxide film is etched by the hydrofluoric acid solution. Meanwhile, since the etch stop layer 54 under the sacrificial oxide layer 55 is formed of a silicon nitride layer, which is a nitride-based material having a selectivity during wet etching of the oxide layer, the etch stop layer 54 is not etched by the wet chemical. Then, a dielectric film 58 is formed on the storage node TiN 57. The dielectric film is formed in a stacked structure of Al 2 O 3 and HfO 2 .

본 발명에서는 스토리지노드 물질로 TiN을 사용하는 경우에 대해서 설명되어 있으나, 콘택 공정시 베리어 메탈로서 TaN을 사용하는 경우에도 적용될 수 있다.In the present invention, a case of using TiN as a storage node material has been described, but may also be applied to the case of using TaN as a barrier metal in a contact process.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 TiN의 확산방지 특성을 향상시키므로써 신뢰성이 우수한 반도체 소자를 제조할 수 있고, 소자의 수율을 향상시킬 수 있는 효과가 있다.The present invention described above can manufacture a semiconductor device having excellent reliability by improving the diffusion preventing property of TiN, and there is an effect of improving the yield of the device.

Claims (12)

퍼지 스텝을 개재하여 Ti 소스가스와 질화 반응가스를 펄스식으로 번갈아가며 공급하여 ALD 방법으로 TiN 박막을 증착하는 단계;Depositing a TiN thin film by an ALD method by alternately supplying a Ti source gas and a nitriding reaction gas through a purge step; 상기 증착된 TiN 박막을 Si, B 및 Al의 그룹으로부터 선택된 어느 하나를 포함하는 가스로 후처리하는 단계Post-treating the deposited TiN thin film with a gas comprising any one selected from the group of Si, B and Al 를 포함하는 TiN 박막 형성 방법.TiN thin film formation method comprising a. 제 1항에 있어서,The method of claim 1, 상기 후처리는 상기 ALD 증착 장비에서 인-시튜로 이루어지는 TiN 박막 형성 방법.The post-treatment method of TiN thin film formed in-situ in the ALD deposition equipment. 제 1항 또는 제 2항에 있어서,       The method according to claim 1 or 2, 상기 후처리를 위한 가스는 SiH4, Si2H6, B2H6, B10H14, B6H10, 트라이에틸보론, 트라이메탈보론의 그룹에서 선택된 어느 한 가스를 사용하는 TiN 박막 형성 방법.The gas for post-treatment is formed TiN thin film using any one of the group selected from the group of SiH 4 , Si 2 H 6 , B 2 H 6 , B 10 H 14 , B 6 H 10 , triethylboron, trimetalboron Way. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 TiN의 ALD 증착 온도와 상기 후처리를 위한 온도는 실질적으로 동일한 TiN 박막 형성 방법.The TiN thin film forming method of the ALD deposition temperature of the TiN and the temperature for the post-treatment is substantially the same. 제 1항 또는 제 2항에 있어서, The method according to claim 1 or 2, 상기 Ti 소스 가스는 TiI4, TiBr4, NH3의 그룹에서 선택된 어느 한 가스를 사용하는 TiN 박막 형성 방법.The Ti source gas is a TiN thin film forming method using any gas selected from the group of TiI 4 , TiBr 4 , NH 3 . 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 질화 반응가스는 NH3, 디메틸하드라진으로 이루어진 그룹에서 선택된 어느 한 가스를 사용하는 TiN 박막 형성 방법.The nitriding reaction gas is a TiN thin film formation method using any one selected from the group consisting of NH 3 , dimethyl hydrazine. 퍼지 스텝을 개재하여 Ta 소스가스와 질화 반응가스를 펄스식으로 번갈아가며 공급하여 ALD 방법으로 TaN 박막을 증착하는 단계;Depositing a TaN thin film by an ALD method by alternately supplying a Ta source gas and a nitriding reaction gas through a purge step; 상기 증착된 TaN 박막을 Si, B 및 Al의 그룹으로부터 선택된 어느 하나를 포함하는 가스로 후처리하는 단계Post-treating the deposited TaN thin film with a gas comprising any one selected from the group of Si, B and Al 를 포함하는 TaN 박막 형성 방법.TaN thin film formation method comprising a. 제 7항에 있어서,The method of claim 7, wherein 상기 후처리는 상기 ALD 증착 장비에서 인-시튜로 이루어지는 TaN 박막 형성 방법.The post-treatment method of TaN thin film formed in-situ in the ALD deposition equipment. 제 7항 또는 제 8항에 있어서,       The method according to claim 7 or 8, 상기 후처리를 위한 가스는 SiH4, Si2H6, B2H6, B10H14, B6H10, 트라이에틸보론, 트라이메탈보론의 그룹에서 선택된 어느 한 가스를 사용하는 TaN 박막 형성 방법.The gas for post-treatment is formed of TaN thin film using any one of a gas selected from the group of SiH 4 , Si 2 H 6 , B 2 H 6 , B 10 H 14 , B 6 H 10 , triethylboron, and trimetalboron Way. 제 7항 또는 제 8항에 있어서,The method according to claim 7 or 8, 상기 TaN의 ALD 증착 온도와 상기 후처리를 위한 온도는 실질적으로 동일한 TaN 박막 형성 방법.The TaN thin film forming method of the TaLD ALD deposition temperature and the temperature for the post-treatment is substantially the same. 제 7항 또는 제 8항에 있어서, The method according to claim 7 or 8, 상기 Ta 소스 가스는 TiI4, TiBr4, NH3의 그룹에서 선택된 어느 한 가스를 사용하는 TaN 박막 형성 방법.The Ta source gas is a TaN thin film forming method using any gas selected from the group of TiI 4 , TiBr 4 , NH 3 . 제 7항 또는 제 8항에 있어서,The method according to claim 7 or 8, 상기 질화 반응가스는 NH3, 디메틸하드라진으로 이루어진 그룹에서 선택된 어느 한 가스를 사용하는 TaN 박막 형성 방법.The nitriding reaction gas is a TaN thin film forming method using any one selected from the group consisting of NH 3 , dimethyl hydrazine.
KR1020040083094A 2004-10-18 2004-10-18 Method for manufacturing semiconductor device KR100722987B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040083094A KR100722987B1 (en) 2004-10-18 2004-10-18 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040083094A KR100722987B1 (en) 2004-10-18 2004-10-18 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20060033987A true KR20060033987A (en) 2006-04-21
KR100722987B1 KR100722987B1 (en) 2007-05-30

Family

ID=37142934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040083094A KR100722987B1 (en) 2004-10-18 2004-10-18 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100722987B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019002901T5 (en) * 2018-06-08 2021-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282927B1 (en) * 1999-02-02 2001-02-15 정수홍 Metal interconnection layer having barrier metal layer and fabricating method therefor
KR100449782B1 (en) * 2001-07-19 2004-09-22 삼성전자주식회사 Method of depositing an atomic layer, and method of depositing a thin layer and a metal layer using the same
KR20030050945A (en) * 2001-12-20 2003-06-25 주식회사 하이닉스반도체 METHOD FOR FORMING TiN THIN FILM
KR100518560B1 (en) * 2003-03-04 2005-10-04 삼성전자주식회사 Forming method for thin film using atomic layer deposition method

Also Published As

Publication number Publication date
KR100722987B1 (en) 2007-05-30

Similar Documents

Publication Publication Date Title
KR20030084368A (en) Method for fabricating capacitor in ferroelectric memory device
JP2008193078A (en) Wiring structure of semiconductor device, and forming method thereof
KR101015127B1 (en) Electrode in semiconductor device, capacitor and method for fabricating the same
CN100524753C (en) Semiconductor device and method for fabricating the same
US7858483B2 (en) Method for fabricating capacitor of semiconductor device
KR100713065B1 (en) Method for fabricating semiconductor memory device having cylinder type storage node
KR20110078020A (en) Method for manufacturing semiconductor device with pillinder type storage node
KR100656283B1 (en) Method for forming capacitor in semiconductor device
KR100722987B1 (en) Method for manufacturing semiconductor device
KR101082097B1 (en) Capacitor of semiconductor device and method for forming the same
KR100826978B1 (en) Method for forming capacitor of semiconductor device
KR100677769B1 (en) Capacitor and method for fabricating the same
KR100679968B1 (en) Semiconductor memory device having cylinder type capacitor and method for fabricating the same
KR101094951B1 (en) Semiconductor device with titanium nitride bottom electrode and method for manufacturing the same
KR100622610B1 (en) Capacitor in semiconductor device and method for manufacturing the same
KR20090000519A (en) Method for fabricating capacitor with cylinder storage node
US20030203588A1 (en) Method for fabricating capacitor using electrochemical deposition
KR100680962B1 (en) Method for forming capacitor of semiconductor device
KR100628377B1 (en) Method for fabricating capacitor
KR20060041408A (en) Method for manufacturing small contact in semiconductor device
KR20050067502A (en) Aho capacitor and method for making the same
KR101008984B1 (en) Method for forming capacitor of semiconductor device
KR100444303B1 (en) A method for forming a capacitor of a semiconductor device
KR100689676B1 (en) Method for manufacturing semiconductor memory deivce
KR20080060317A (en) Method for fabricating capacitor in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee