KR101094951B1 - Semiconductor device with titanium nitride bottom electrode and method for manufacturing the same - Google Patents
Semiconductor device with titanium nitride bottom electrode and method for manufacturing the same Download PDFInfo
- Publication number
- KR101094951B1 KR101094951B1 KR1020100129171A KR20100129171A KR101094951B1 KR 101094951 B1 KR101094951 B1 KR 101094951B1 KR 1020100129171 A KR1020100129171 A KR 1020100129171A KR 20100129171 A KR20100129171 A KR 20100129171A KR 101094951 B1 KR101094951 B1 KR 101094951B1
- Authority
- KR
- South Korea
- Prior art keywords
- titanium
- film
- lower electrode
- abandoned
- chlorine
- Prior art date
Links
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 53
- 239000010936 titanium Substances 0.000 claims abstract description 91
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 82
- 230000004888 barrier function Effects 0.000 claims abstract description 64
- 239000000460 chlorine Substances 0.000 claims abstract description 45
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 39
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 36
- 238000000231 atomic layer deposition Methods 0.000 claims description 32
- 238000005229 chemical vapour deposition Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims description 7
- MNWRORMXBIWXCI-UHFFFAOYSA-N tetrakis(dimethylamido)titanium Chemical compound CN(C)[Ti](N(C)C)(N(C)C)N(C)C MNWRORMXBIWXCI-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 51
- 238000010926 purge Methods 0.000 description 21
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 12
- 241000273930 Brevoortia tyrannus Species 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000000376 reactant Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- -1 chlorine ions Chemical class 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- VJDVOZLYDLHLSM-UHFFFAOYSA-N diethylazanide;titanium(4+) Chemical compound [Ti+4].CC[N-]CC.CC[N-]CC.CC[N-]CC.CC[N-]CC VJDVOZLYDLHLSM-UHFFFAOYSA-N 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H01L28/91—
-
- H01L28/75—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 반도체장치 제조 방법에 관한 것으로, 특히 티타늄질화막 하부전극을 구비하는 반도체장치 및 그 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a semiconductor device having a titanium nitride film lower electrode and a method of manufacturing the same.
MIM(metal-insulator-metal) 캐패시터 제조 공정에서 하부전극 및 상부전극은 티타늄질화막(TiN)을 주로 사용하고 있다.In the manufacturing process of a metal-insulator-metal (MIM) capacitor, a titanium nitride film (TiN) is mainly used as a lower electrode and an upper electrode.
도 1a 및 도 1b는 종래기술에 따른 티타늄질화막(TiN)을 하부전극으로 이용한 반도체장치 제조 방법을 도시한 도면이다.1A and 1B illustrate a method of manufacturing a semiconductor device using a titanium nitride film TiN as a lower electrode according to the prior art.
도 1a에 도시된 바와 같이, 콘택플러그(11) 상부에 식각정지막(12)을 형성한 후, 식각정지막(12) 상에 분리막(13)을 형성한다. 이후, 분리막(13)과 식각정지막(12)을 식각하여 오픈부(14)를 형성한 후 오픈부(14) 내부에 티타늄질화막(TiN)을 이용하여 하부전극(15)을 형성한다.As shown in FIG. 1A, after the
도 1b에 도시된 바와 같이, 습식딥아웃 공정을 진행하여 분리막(13)을 제거한다. 이로써, 실린더형의 하부전극(15)이 완성된다.As shown in FIG. 1B, the
도시하지 않았지만, 후속하여 유전막 및 상부전극을 차례로 형성한다.Although not shown, a dielectric film and an upper electrode are subsequently formed in sequence.
그러나, 종래기술은 습식딥아웃 공정시 케미컬(16)이 식각정지막(12)과 하부전극(15)의 계면을 따라 흘러들어가 콘택플러그(11)를 손실시키는 벙커(Bunker, 17)가 발생하는 문제가 있다.
However, in the prior art, a
본 발명은 습식딥아웃 공정시 벙커가 발생하는 것을 방지할 수 있는 반도체장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device and a method of manufacturing the same that can prevent bunkers from occurring during a wet deep-out process.
상기 목적을 달성하기 위한 본 발명의 반도체장치 제조 방법은 콘택플러그 상에 오픈부를 갖고 적층된 식각정지막과 분리막을 형성하는 단계; 상기 오픈부를 포함한 분리막 상에 염소가 함유된 제1티타늄함유막을 형성하는 단계; 상기 제1티타늄함유막 상에 염소가 미함유된 제2티타늄함유막을 형성하는 단계; 하부전극 분리를 수행하여 상기 오픈부 내에 상기 제2티타늄함유막으로 이루어진 하부전극을 형성하는 단계; 상기 분리막을 제거하는 단계; 및 상기 제1티타늄함유막을 일부 제거하여 상기 하부전극의 외벽을 노출시키는 단계를 포함하는 것을 특징으로 하고, 상기 하부전극의 외벽을 노출시키는 단계 이후에, 상기 하부전극을 포함한 전면에 유전막을 형성하는 단계; 및 상기 유전막 상에 상부전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다. 상기 제1티타늄함유막은 상기 제2티타늄함유막보다 높은 온도에서 형성하는 것을 특징으로 한다. 상기 제1티타늄함유막은 화학기상증착법을 이용하여 형성하고, 상기 제2티타늄함유막은 금속유기원자층증착법을 이용하여 형성하는 것을 특징으로 한다. 상기 제1티타늄함유막은 사염화티타늄(TiCl4) 가스를 이용하여 형성하는 것을 특징으로 한다. 상기 제2티타늄함유막은 염소가 미함유된 티타늄유기소스를 이용하여 형성하는 것을 특징으로 하며, 상기 티타늄유기소스는 TDMAT, TEMAT 또는 TDETAT 중에서 선택된 어느 하나를 포함하는 것을 특징으로 한다. 상기 제1티타늄함유막은, 티타늄막을 단독으로 형성하거나 또는 티타늄막과 티타늄질화막을 적층하여 형성하는 것을 특징으로 하고, 상기 제2티타늄함유막은 티타늄질화막으로 형성하는 것을 특징으로 한다.The semiconductor device manufacturing method of the present invention for achieving the above object comprises the steps of forming an etch stop layer and a separator layer having an open portion on the contact plug; Forming a first titanium-containing film containing chlorine on the separator including the open part; Forming a second titanium-containing film free of chlorine on the first titanium-containing film; Forming a lower electrode formed of the second titanium-containing film in the open part by separating a lower electrode; Removing the separator; And removing the first titanium-containing film to partially expose the outer wall of the lower electrode, and after exposing the outer wall of the lower electrode, forming a dielectric film on the entire surface including the lower electrode. step; And forming an upper electrode on the dielectric layer. The first titanium-containing film is formed at a higher temperature than the second titanium-containing film. The first titanium-containing film is formed using a chemical vapor deposition method, and the second titanium-containing film is formed using a metal organic atom layer deposition method. The first titanium-containing film is formed using titanium tetrachloride (TiCl 4 ) gas. The second titanium-containing film is formed using a titanium organic source free of chlorine, and the titanium organic source includes any one selected from TDMAT, TEMAT or TDETAT. The first titanium-containing film is formed by forming a titanium film alone or by stacking a titanium film and a titanium nitride film, and the second titanium-containing film is formed of a titanium nitride film.
그리고, 본 발명의 반도체장치는 콘택플러그; 상기 콘택플러그 상에 형성되며 염소가 미함유된 티타늄질화막으로 형성된 하부전극; 상기 하부전극 상에 형성된 유전막; 상기 유전막 상에 형성된 상부전극; 상기 하부전극의 하부 외벽을 에워싸는 식각정지막; 및 상기 하부전극의 하부외벽과 식각정지막의 계면 및 상기 하부전극과 콘택플러그의 계면에 형성되고 염소가 함유된 티타늄질화막을 포함하는 습식배리어막을 포함하는 것을 특징으로 한다.
In addition, the semiconductor device of the present invention comprises a contact plug; A lower electrode formed on the contact plug and formed of a titanium nitride film containing no chlorine; A dielectric film formed on the lower electrode; An upper electrode formed on the dielectric layer; An etch stop layer surrounding the lower outer wall of the lower electrode; And a wet barrier film formed at an interface between the lower outer wall of the lower electrode and the etch stop layer and an interface between the lower electrode and the contact plug and containing a titanium nitride film containing chlorine.
상술한 본 발명은 캐패시터의 하부전극 및 상부전극으로 사용하는 티타늄질화막 형성시 티타늄유기소스를 사용하여 금속유기원자층증착법(MOALD)으로 증착하므로써 염소가 함유되지 않은 티타늄질화막을 형성할 수 있다. 이에 따라, 유전막의 누설 전류 특성을 개선한다.The present invention described above can form a titanium nitride film containing no chlorine by depositing the metal organic atomic layer deposition method (MOALD) using a titanium organic source when forming the titanium nitride film used as the lower electrode and the upper electrode of the capacitor. This improves the leakage current characteristics of the dielectric film.
또한, 본 발명은 하부전극과 식각정지막의 계면에 화학기상증착법을 이용하여 염소가 함유된 티타늄막 및 염소가 함유된 티타늄질화막을 형성하므로써 습식딥아웃 공정시 콘택플러그가 손실되는 벙커를 방지할 수 있다.
In addition, the present invention forms a titanium film containing chlorine and a titanium nitride film containing chlorine by using chemical vapor deposition at the interface between the lower electrode and the etch stop layer, thereby preventing bunkers from losing contact plugs during the wet dipout process. have.
도 1a 및 도 1b는 종래기술에 따른 티타늄질화막을 하부전극으로 이용한 캐패시터 제조 방법을 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 티타늄질화막의 금속유기원자층증착(MOALD) 방법을 설명하기 위한 도면이다.
도 3은 본 발명의 실시예에 따른 티타늄질화막(MOALD-TiN)을 이용한 반도체장치를 도시한 도면이다.
도 4a 내지 도 4f는 본 발명의 실시예에 따른 티타늄질화막(MOALD-TiN)을 이용한 반도체장치 제조 방법을 도시한 도면이다.
도 5는 본 발명의 실시예에 따른 티타늄질화막(MOALD-TiN)을 이용한 반도체장치의 다른 예를 도시한 도면이다.
도 6은 본 발명의 비교예에 따른 캐패시터를 도시한 도면이다.1A and 1B illustrate a method of manufacturing a capacitor using a titanium nitride film according to the prior art as a lower electrode.
2 is a view for explaining a metal organic atomic layer deposition (MOALD) method of the titanium nitride film according to an embodiment of the present invention.
3 is a diagram illustrating a semiconductor device using a titanium nitride film (MOALD-TiN) according to an embodiment of the present invention.
4A to 4F illustrate a method of manufacturing a semiconductor device using a titanium nitride film (MOALD-TiN) according to an embodiment of the present invention.
5 is a diagram illustrating another example of a semiconductor device using a titanium nitride film (MOALD-TiN) according to an embodiment of the present invention.
6 is a view showing a capacitor according to a comparative example of the present invention.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. .
본 발명은 실린더형 또는 필라형 캐패시터 제조 공정의 습식딥아웃 공정시 벙커가 발생하는 것을 방지하기 위해 습식배리어막(Wet barrier)을 형성한다. 습식배리어막은 하부전극과 식각정지막의 계면에 형성되는 층간막(Inter-layer)이다. 습식배리어막은 습식딥아웃 공정시 용액(또는 케미컬)이 흘러들어가는 것을 억제한다. 이에 따라, 콘택플러그 등의 손실에 의한 벙커를 방지한다.The present invention forms a wet barrier (Wet barrier) in order to prevent the occurrence of bunkers during the wet deep-out process of the cylindrical or pillar-type capacitor manufacturing process. The wet barrier film is an inter-layer formed at the interface between the lower electrode and the etch stop film. The wet barrier film inhibits the flow of a solution (or chemical) during the wet deep out process. This prevents bunkers due to loss of contact plugs and the like.
또한, 본 발명은 캐패시터의 전기적 특성을 향상시키기 위해 하부 전극(및/또는 상부전극)으로서 티타늄질화막(TiN)을 사용한다. 바람직하게, 티타늄질화막(TiN)은 염소(Cl)가 함유되지 않도록 하기 위해 티타늄유기소스(Titanium organic source)를 이용한 원자층증착법(ALD)으로 형성한다. 이에 따라, 잔류 염소에 의한 유전막의 누설전류 특성을 개선한다.In addition, the present invention uses a titanium nitride film (TiN) as the lower electrode (and / or upper electrode) to improve the electrical characteristics of the capacitor. Preferably, the titanium nitride layer TiN is formed by atomic layer deposition (ALD) using a titanium organic source to prevent chlorine (Cl) from being contained. This improves the leakage current characteristics of the dielectric film due to residual chlorine.
원자층증착법(Atomic Layer Deposition; ALD)은 소스물질과 반응물질을 챔버 내로 순차적으로 주입하고 퍼지하는 방식으로 복수의 단원자층을 순차적으로 증착하는 방법이다.Atomic Layer Deposition (ALD) is a method of sequentially depositing a plurality of monoatomic layers by sequentially injecting and purging a source material and a reactant into a chamber.
후술하는 실시예에서 티타늄질화막은 원자층증착법(ALD)을 이용하여 형성한다. 원자층증착법(ALD)에 의한 티타늄질화막은 'ALD-TiN'이라 한다. 원자층증착법 적용시 티타늄소스는 티타늄유기소스(Titanium organic source)를 사용한다. 이와 같이 티타늄유기소스를 이용한 원자층증착법(ALD)은 금속유기원자층증착법(Metal Organic ALD; MOALD)라고 일컬으며, 금속유기원자층증착법(MOALD)에 의한 티타늄질화막은 'MOALD-TiN'이라 한다. 티타늄유기소스는 염소가 함유되지 않은 소스물질을 포함한다. 티타늄유기소스는 티타늄유기프리커서(Titanium organic precursor)라고도 한다. 예를 들어, 티타늄유기소스는 TEMAT{Tetrakis(ethylmethylamio)titanium, Ti[N(C2H5)CH3]4}, TDMAT{Tetrakis(dimethylamino)titanium, Ti(N(CH3)2)4}, TDEAT{Tetrakis(diethylamino)titanium, Ti[N(C2H5)2]4} 등과 같은 프리커서(precursor)를 포함한다.In the embodiment described later, the titanium nitride film is formed using atomic layer deposition (ALD). The titanium nitride film by the atomic layer deposition method (ALD) is referred to as 'ALD-TiN'. In the atomic layer deposition method, the titanium source uses a titanium organic source. As described above, the atomic layer deposition method (ALD) using a titanium organic source is called a metal organic atomic layer deposition method (MOALD), and the titanium nitride film by the metal organic atomic layer deposition method (MOALD) is called 'MOALD-TiN'. . Titanium organic sources include chlorine-free source materials. Titanium organic sources are also known as titanium organic precursors. For example, the titanium organic source is TEMAT {Tetrakis (ethylmethylamio) titanium, Ti [N (C 2 H 5 ) CH 3 ] 4 }, TDMAT {Tetrakis (dimethylamino) titanium, Ti (N (CH 3 ) 2 ) 4 } , Precursors such as TDEAT {Tetrakis (diethylamino) titanium, Ti [N (C 2 H 5 ) 2 ] 4 }, and the like.
도 2는 본 발명의 실시예에 따른 티타늄질화막의 금속유기원자층증착(MOALD) 방법을 설명하기 위한 도면이다.2 is a view for explaining a metal organic atomic layer deposition (MOALD) method of the titanium nitride film according to an embodiment of the present invention.
도 2를 참조하면, 티타늄질화막의 원자층증착법은 티타늄유기소스(Ti organic source) 주입단계(도면부호 'Ti'), 퍼지단계(도면부호 '퍼지'), 질소 주입 단계(도면부호 '질소') 및 퍼지단계(도면부호 '퍼지')의 순서로 이루어진 단위사이클, 즉 (Ti/퍼지/질소/퍼지)을 M회 반복한다.Referring to FIG. 2, the atomic layer deposition method of the titanium nitride film is a titanium organic source injection step (Ti 'Ti'), a purge step (Fig. 'Purge'), a nitrogen injection step (Fig. ) And the unit cycle consisting of the purge step (reference numeral 'purge'), that is, (Ti / purge / nitrogen / purge) is repeated M times.
먼저, 티타늄유기소스 주입 단계는 티타늄질화막이 증착될 기판이 장착된 챔버 내에 티타늄유기소스를 공급하는 단계로서, 티타늄유기소스의 공급에 의해 티타늄유기소스가 기판 표면에서 흡착된다. 티타늄유기소스는 TDMAT, TEMAT 또는 TDETAT 중에서 선택된 어느 하나를 포함한다. 티타늄유기소스는 1∼15초동안 주입한다. 티타늄질화막이 증착될 기판은 실리콘기판(Si), 실리콘산화막(SiO2), 금속막 또는 고유전율을 갖는 유전막을 포함할 수 있다. 바람직하게, 기판은 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 또는 지르코늄산화막과 알루미늄산화막이 적층된 구조(Al2O3/ZrO2) 중에서 선택된 어느 하나를 포함할 수 있다. 증착온도는 비교적 낮은 온도인 200℃∼350℃를 유지한다.First, the titanium organic source injection step is to supply the titanium organic source into the chamber on which the substrate on which the titanium nitride film is to be deposited is mounted, and the titanium organic source is adsorbed on the substrate surface by the supply of the titanium organic source. Titanium organic sources include any one selected from TDMAT, TEMAT or TDETAT. Titanium organic sauce is injected for 1-15 seconds. The substrate on which the titanium nitride film is to be deposited may include a silicon substrate (Si), a silicon oxide film (SiO 2 ), a metal film, or a dielectric film having a high dielectric constant. Preferably, the substrate may include any one selected from a zirconium oxide layer (ZrO 2 ), an aluminum oxide layer (Al 2 O 3 ), or a structure in which a zirconium oxide layer and an aluminum oxide layer are stacked (Al 2 O 3 / ZrO 2 ). The deposition temperature is maintained at a relatively low temperature of 200 ℃ to 350 ℃.
다음으로, 퍼지단계는 흡착 반응후 남은 잉여의 티타늄유기소스를 제거하는 퍼지 단계로서, 이 때 퍼지 가스로는 티타늄유기소스와 반응하지 않는 비활성 가스인 아르곤(Ar)을 사용한다. 또한, 퍼지단계는 펌핑(pumping)에 의해 잉여의 티타늄유기 소스를 제거할 수도 있다. 퍼지단계는 1∼100초동안 진행하며, 퍼지시간이 길수록 유리하다.Next, the purge step is a purge step of removing the excess titanium organic source remaining after the adsorption reaction, wherein the purge gas uses argon (Ar) which is an inert gas that does not react with the titanium organic source. The purge step may also remove excess titanium organic sources by pumping. The purge step lasts for 1 to 100 seconds, with longer purge times being advantageous.
다음으로, 질소 주입단계는 반응물질을 공급하여 흡착된 티타늄유기소스와의 반응을 통해 티타늄질화막을 증착하는 단계이다. 반응물질인 질소는 암모니아(NH3) 가스 또는 플라즈마에 의해 활성화된 질소(N2) 가스를 포함할 수 있다. 바람직하게 리모트플라즈마(Remote plasma)에 의해 활성화될 수 있다. 리모트플라즈마를 이용하면 기판이 플라즈마에 의해 물리적으로 손상받는 것을 방지할 수 있다. 리모트플라즈마는 50∼3600W의 파워를 이용하여 생성한다.Next, the nitrogen injection step is a step of depositing a titanium nitride film by supplying a reactant and reacting with the adsorbed titanium organic source. The reactant nitrogen may include ammonia (NH 3 ) gas or nitrogen (N 2 ) gas activated by plasma. Preferably it may be activated by a remote plasma (Remote plasma). Remote plasma can be used to prevent the substrate from being physically damaged by the plasma. Remote plasma is generated using 50 to 3600W of power.
다음으로, 퍼지단계는 반응부산물 및 반응하고 남은 반응물질을 퍼지하는 단계이다. 퍼지단계는 비활성 기체인 아르곤(Ar)를 사용한다. 또한, 퍼지단계는 펌핑(pumping)을 이용할 수도 있다.Next, the purge step is a step of purging the reaction by-products and the remaining reactants after the reaction. The purge step uses argon (Ar), which is an inert gas. Also, the purge step may use pumping.
위와 같이 티타늄유기소스 주입단계→퍼지단계→질소 주입 단계→퍼지단계의 순서로 이루어진 (Ti/퍼지/질소/퍼지) 단위사이클을 M회 반복하므로써 단차피복성이 우수한 원자층 단위로 티타늄질화막을 증착한다. 바람직하게 단위사이클의 반복횟수(M)를 조절하여 일정 두께로 증착한다.As described above, the titanium nitride film is deposited in atomic layer units having excellent step coverage by repeating the (Ti / purge / nitrogen / purge) M cycles consisting of a titanium organic source injection step → purge step → nitrogen injection step → purge step. do. Preferably, the thickness of the unit cycle is controlled by controlling the number of repetitions (M).
상술한 실시예에 따르면, 티타늄질화막 증착시 소스물질로서 염소(Cl)가 없는 티타늄유기소스를 사용함에 따라 막내에 염소가 잔류하지 않는다.According to the embodiment described above, chlorine does not remain in the film by using a titanium organic source free of chlorine (Cl) as the source material when the titanium nitride film is deposited.
도 3은 본 발명의 실시예에 따른 티타늄질화막(MOALD-TiN)을 이용한 반도체장치를 도시한 도면이다.3 is a diagram illustrating a semiconductor device using a titanium nitride film (MOALD-TiN) according to an embodiment of the present invention.
도 3을 참조하면, 콘택플러그(31), 콘택플러그(31) 상에 형성되며 금속유기원자층증착법에 의한 티타늄질화막(MOALD-TiN)으로 형성된 하부전극(37A), 하부전극(37A) 상에 형성된 유전막(38), 유전막(38) 상에 형성된 상부전극(39), 하부전극(37A)의 하부 외벽을 에워싸는 식각정지막(32) 및 하부전극(37A)의 하부외벽과 식각정지막(32)의 계면 및 하부전극(37A)과 콘택플러그(31)의 계면에 형성되고 화학기상증착법에 의한 티타늄질화막(CVD-TiN)을 포함하는 습식배리어막패턴(35B, 36B)을 포함한다. 습식배리어막패턴은 제1습식배리어막패턴(35B)과 제2습식배리어막패턴(36B)으로 이루어진다. 제1습식배리어막패턴(35B)은 CVD Ti이고, 제2습식배리어막패턴(36B)은 CVD TiN으로 형성된다. Referring to FIG. 3, the
도 4a 내지 도 4f는 본 발명의 실시예에 따른 티타늄질화막(MOALD-TiN)을 이용한 반도체장치 제조 방법을 도시한 도면이다.4A to 4F illustrate a method of manufacturing a semiconductor device using a titanium nitride film (MOALD-TiN) according to an embodiment of the present invention.
도 4a에 도시된 바와 같이, 콘택플러그(31)를 형성한다. 콘택플러그(31)는 스토리지노드콘택플러그(Storagenode contact plug; SNC)라고 한다. 콘택플러그(31)는 폴리실리콘을 포함한다. 도시하지 않았지만, 잘 알려진 바와 같이, 콘택플러그(31)는 기판 상의 층간절연막에 형성된 콘택홀에 형성된다.As shown in FIG. 4A, a
콘택플러그(31) 상에 식각정지막(Etch stop layer, 32)을 형성한다. 식각정지막(32)은 실리콘질화막(Si3N4) 등의 질화막을 포함한다.An
식각정지막(32) 상에 분리막(33)을 형성한다. 분리막(33)은 BPSG 등의 산화막을 포함한다. 분리막(33)은 몰드막(Mold layer)이라고도 한다.The
미도시된 감광막패턴을 식각장벽으로 식각정지막(32)에서 식각이 정지하도록 분리막(33)을 식각한다. 연속해서, 식각정지막(32)을 식각한다. 이에 따라, 콘택플러그(31)를 노출시키는 오픈부(34)가 형성된다. 오픈부(34)는 하부전극이 형성될 공간을 제공하는 영역으로서, 홀(Hole)의 형태를 가질 수 있다.The
도 4b에 도시된 바와 같이, 오픈부(34)를 포함한 전면에 습식배리어막(35, 36)을 형성한다. 습식배리어막(35, 36)은 후속 습식딥아웃 공정시 케미컬이 하부전극과 식각정지막(32)의 계면을 따라 흘러들어가는 것을 방지하는 역할을 한다. 습식배리어막(35, 36)은 하부전극과 콘택플러그(31)간 전기적 연결을 위해 도전성을 갖는다. 그리고, 후술하겠지만, 습식배리어막(35, 36)은 하부전극보다 높은 온도에서 증착한다.As shown in FIG. 4B, the
습식배리어막(35, 36)은 티타늄을 포함하는 물질로 형성한다. 예컨대, 습식배리어막(35, 36)은 티타늄막(Ti)을 단독으로 형성하거나 또는 티타늄막(Ti)과 티타늄질화막(TiN)을 적층하여 형성한다. 티타늄막 및 티타늄질화막은 화학기상증착법(CVD)을 이용하여 형성한다. 이하, 'CVD Ti' 및 'CVD TiN'이라 한다. CVD Ti 및 CVD TiN 형성시, 티타늄소스는 사염화티타늄(TiCl4)을 이용하며, 증착 온도는 400∼700℃ 범위로 한다. 본 실시예에서, 습식배리어막은 CVD Ti을 이용한 제1습식배리어막(35)과 CVD TiN을 이용한 제2습식배리어막(36)의 이중 구조를 갖는다. 제1습식배리어막(35) 및 제2습식배리어막(36)으로 사용되는 CVD Ti 및 CVD TiN은 막내 염소 농도를 50% 이하(3∼50%)로 제어하는 것이 바람직하다.The
제2습식배리어막(36) 상에 하부전극으로 사용되는 도전막, 예컨대, 티타늄질화막(37)을 형성한다. 티타늄질화막(37)은 막내에 염소가 잔류하지 않도록 하기위해 티타늄유기소스를 이용한 금속유기원자층증착법(MOALD)으로 형성한다.A conductive film, for example, a
상술한 바에 따르면, 제1습식배리어막(35)으로 사용되는 CVD Ti과 제2습식배리어막(36)으로 사용되는 CVD TiN은 화학기상증착법(CVD)을 이용하여 형성하고, 하부전극으로 사용되는 티타늄질화막(37)은 금속유기원자층증착법(ALD)으로 형성한다. 이하, 티타늄질화막(37)을 'MOALD-TiN(37)'이라 한다.As described above, the CVD Ti used as the first
화학기상증착법(CVD)은 원자층증착법(ALD)보다 높은 온도에서 진행되기 때문에 막 치밀도가 우수하다. 따라서, 제1습식배리어막(35)과 제2습식배리어막(36)은 계면 특성이 우수하여 후속 습식딥아웃 공정시 계면을 따라 흘러들어가는 케미컬의 침투를 방지한다.Chemical Vapor Deposition (CVD) is superior to atomic layer deposition (ALD), so it has excellent film density. Therefore, the first
MOALD-TiN(37)은 염소가 없는 티타늄유기소스를 이용하므로, 후속 유전막으로의 염소이온의 확산이 근본적으로 발생하지 않는다. MOALD-TiN(37)을 형성하기 위한 금속유기원자층증착법은 200∼350℃의 온도에서 진행한다. 티타늄유기소스는 TEMAT, TDMAT, TDEAT 등과 같은 프리커서를 이용한다. 반응물질은 암모니아(NH3) 가스 또는 플라즈마에 의해 활성화된 질소(N2) 가스를 포함한다.Since MOALD-
도 4c에 도시된 바와 같이, 하부전극 분리 공정을 진행한다. 하부전극 분리 공정은 MOALD-TiN(37)을 선택적으로 제거하여 오픈부(34) 내부에만 잔류시키는 공정이다. 바람직하게, 하부전극 분리 공정은 에치백공정(Etchback process)으로 진행하거나 CMP 공정 및 에치백공정을 순차적으로 진행할 수 있다. 위와 같은 하부전극 분리 공정에 의해 오픈부(34) 내부에 실린더 형태의 하부전극(37A)이 형성된다. 하부전극(37A)은 MOALD-TiN(도 3b의 37)에 의해 형성된다. 하부전극분리 공정시 제1습식배리어막과 제2습식배리어막도 동시에 일부가 제거된다. 따라서, 하부전극(37A)의 외부에는 제1습식배리어막패턴(35A)과 제2습식배리어막패턴(36A)이 잔류한다.As shown in FIG. 4C, the lower electrode separation process is performed. The lower electrode separation process is a process of selectively removing the MOALD-
도 4d에 도시된 바와 같이, 습식딥아웃을 진행한다. 습식딥아웃 공정은 BOE(Buffered Oxide Etchant) 용액을 이용하여 진행하며, 이에 따라, 산화막으로 형성된 분리막(33)이 모두 제거된다.As shown in FIG. 4D, the wet deep out is performed. The wet deep-out process is performed using a BOE (Buffered Oxide Etchant) solution. As a result, all of the
습식딥아웃 진행시 BOE 용액이 식각정지막(32)과의 계면을 따라 흘러들어갈 수 있으나, 본 발명은 제1습식배리어막패턴(35A)과 제2습식배리어막패턴(36A)이 막질이 치밀한 물질이므로 BOE 용액이 계면을 통해 흘러들어가는 것을 방지한다. 이에 따라, 콘택플러그(31)의 손실에 의한 벙커가 발생하지 않는다.The BOE solution may flow along the interface with the
위와 같이, 제1습식배리어막패턴(35A) 및 제2습식배리어막패턴(36A)을 적용함으로써 사염화티타늄(TiCl4)을 소스로 이용한 티타늄질화막이 가졌던 케미컬 침투 방지 능력을 가지게 된다.As described above, by applying the first wet
부연하면, 제1습식배리어막패턴(35A)과 제2습식배리어막패턴(36A)은 식각정지막(32)과 계면을 이룬다. 제1습식배리어막패턴(35A)과 제2습식배리어막패턴(36A)으로 사용되는 CVD Ti과 CVD TiN이 사염화티타늄(TiCl4)을 소스로 하여 형성되었기 때문에, 400∼700℃의 고온 증착특성으로 계면의 접합성이 좋아 벙커 발생 방지에 효과적이다.In other words, the first wet
하지만, 후속으로 유전막이 증착 될 경우 유전막과 만나는 계면이 제2습식배리어막패턴(36A)이 되기 때문에 잔류 염소에 의한 유전막의 누설전류 열화가 발생한다.However, when the dielectric film is subsequently deposited, since the interface that meets the dielectric film becomes the second wet
이를 방지하기 위해 본 발명은 다음과 같이 제1습식배리어막패턴(35A) 및 제2습식배리어막패턴(36A)을 일부 제거한다.In order to prevent this, the present invention partially removes the first wet
도 4e에 도시된 바와 같이, 유전막을 증착하기 전에 벙커 발생을 방지하기 위해 제1습식배리어막패턴(35A) 및 제2습식배리어막패턴(36A)을 일부 제거한다. 이에 따라, 도면부호 '35B', '36B'와 같이 하부전극(37A)의 외벽을 노출시키는 제1습식배리어막패턴(35B) 및 제2습식배리어막패턴(36B)이 잔류한다. 노출되는 하부전극(37A)의 외벽은 식각정지막(32)보다 높은 위치이다. 제1습식배리어막패턴(35A) 및 제2습식배리어막패턴(36A)을 일부 제거하기 위해 습식식각을 이용한다. 습식식각은 황산과 과수가 5:1로 혼합된 용액(H2SO4 : H2O2= 5:1)을 이용한다. 습식식각을 실시할 때 하부전극(37A)과 식각정지막(32)은 식각되지 않는다.As shown in FIG. 4E, the first wet
상술한 바와 같이, 제1습식배리어막패턴(35A)과 제2습식배리어막패턴(36A)을 선택적으로 제거하여 하부전극(37A)의 외벽이 노출되도록 하면, 이후 유전막 증착시 하부전극(37A)과 유전막이 계면을 형성하게 된다. 결국, 하부전극(37A)이 염소가 함유되지 않은 MODALD-TiN으로 형성되므로, 염소에 의한 유전막의 누설전류 특성 열화를 방지한다.As described above, when the first wet
잔류하는 제1습식배리어막패턴(35B) 및 제2습식배리어막패턴(36B)은 하부전극(37A)과 콘택플러그(31) 및 식각정지막(32)의 계면에만 잔류한다. 제1습식배리어막패턴(35B)과 제2습식배리어막패턴(36B)이 CVD Ti과 CVD TiN와 같은 도전성물질이므로, 콘택플러그(31)와 하부전극(37A)이 전기적으로 연결된다.The remaining first wet
도 4f에 도시된 바와 같이, 하부전극(37A)을 포함한 전면에 유전막(38)을 형성한다. 유전막(38)은 원자층증착법(ALD)을 이용하여 형성한다.As shown in FIG. 4F, the
유전막(38) 상에 티타늄질화막을 이용하여 상부전극(39)을 형성한다. 상부전극(39)으로 사용된 티타늄질화막은 염소가 함유되지 않도록 하기 위해 염소가 미함유된 티타늄유기소스를 이용한 금속유기원자층증착법(MOALD)을 이용하여 증착한다.The
후속하여 상부 전극(39)의 전기적 연결을 위하여 금속막을 형성할 수 있다. 금속막은 텅스텐막을 포함한다.Subsequently, a metal film may be formed to electrically connect the
상술한 바와 같은 일련의 공정에 의해 염소가 함유되지 않은 MOALD-TiN을 이용한 하부전극 및 상부전극을 구비하는 실린더형 캐패시터가 제작된다.Through a series of processes as described above, a cylindrical capacitor having a lower electrode and an upper electrode using MOALD-TiN containing no chlorine is produced.
도 5는 본 발명의 실시예에 따른 MOALD-TiN을 이용한 반도체장치의 다른 예를 도시한 도면이다. 도 4는 필라형 캐패시터에 적용된 경우이다.5 is a diagram illustrating another example of a semiconductor device using MOALD-TiN according to an embodiment of the present invention. 4 is a case where a pillar type capacitor is applied.
도 5를 참조하면, 콘택플러그(41) 상에 필라형의 하부전극(45)이 형성한다. 하부전극(45)의 하부를 에워싸는 식각정지막(42)이 콘택플러그(41) 상에 형성된다. 하부전극(45)과 식각정지막(42)의 계면에는 제1습식배리어막(43)과 제2습식배리어막(44)이 형성된다. 하부전극(45) 상에는 유전막(46)과 상부전극(47)이 형성된다. 하부전극(45)과 상부전극(47)은 MOALD-TiN으로 형성된다. 제1,2습식배리어막(43, 44)은 각각 CVD Ti 및 CVD TiN으로 형성된다. Referring to FIG. 5, a pillar type
다른 실시예에서, 하부전극은 평판 형태를 가질 수도 있다.In another embodiment, the lower electrode may have a flat plate shape.
상술한 실시예에 따르면, MIM 캐패시터의 하부전극 및 상부전극으로 사용티타늄질화막 형성시 티타늄유기소스를 사용하여 금속유기원자층증착법(MOALD)으로 증착하면, 염소가 함유되지 않은 티타늄질화막을 형성할 수 있다. 이에 따라, 캐패시터의 누설 전류 특성을 개선한다.According to the above-described embodiment, when the titanium nitride film is used as the lower electrode and the upper electrode of the MIM capacitor, it is possible to form a titanium nitride film that does not contain chlorine by depositing the metal organic atomic layer deposition method (MOALD) using a titanium organic source. have. This improves the leakage current characteristics of the capacitor.
또한, 본 발명은 하부전극과 식각정지막의 계면에 화학기상증착법을 이용하여 고온에서 습식배리어막을 형성하므로써 습식딥아웃 공정시 콘택플러그가 손실되는 벙커를 방지한다.In addition, the present invention forms a wet barrier film at a high temperature by chemical vapor deposition at the interface between the lower electrode and the etch stop layer, thereby preventing bunkers from losing contact plugs during the wet dipout process.
도 6은 본 발명의 비교예에 따른 캐패시터를 도시한 도면이다.6 is a view showing a capacitor according to a comparative example of the present invention.
도 6을 참조하면, 하부전극(51), 유전막(52) 및 상부전극(53)을 포함하는 캐패시터에서, 하부전극(51)과 상부전극(53)은 사염화티타늄(TiCl4)을 소스로 이용한 화학기상증착법(CVD)에 의한 티타늄질화막(CVD-TiN)을 적용한다.Referring to FIG. 6, in a capacitor including a
그러나, CVD-TiN은 사염화티타늄(TiCl4)을 소스로 하여 형성하기 때문에, 막 내에 염소이온(Cl-)이 다량 잔류하게 되고, 잔류 염소 이온(Cl-)이 유전막(52)으로 확산해 들어간다. 염소 이온(Cl-)은 유전막(52) 증착 공정 등의 후속 공정 진행 중에 유전막(52)으로 확산하게 된다. However, CVD-TiN Because formed by the titanium tetrachloride (TiCl 4) as the source, membrane chloride ion (Cl -) in a becoming much residue, the residual chlorine ion (Cl -) enters by diffusion into the
이와 같이, 유전막(52)으로 확산된 염소 이온(Cl-)은 결함(Defect) 및 이동전하(mobile charge)로 작용함에 따라 유전막(52)의 누설전류 특성을 열화시킨다.As described above, the chlorine ions Cl − diffused into the
최근에 반도체장치가 스케일다운(scale down)되면서 유효산화막두께(Tox)를 낮추기 위해 유전막(52)의 두께를 최소화하고 있는 경우에 있어서는 잔류 염소에 의한 누설전류 열화 특성이 점점 더 심화되고 있다.Recently, when the semiconductor device is scaled down and the thickness of the
이와 같은 잔류 염소에 의한 유전막(52)의 누설전류 열화를 방지하기 위해 본 발명은 염소가 없는 티타늄유기소스를 이용하여 티타늄질화막을 형성하는 금속유기원자층증착법(MOALD)을 적용한다. 아울러, 벙커를 방지하기 위해 CVD Ti 및 CVD TiN을 이용한 습식배리어막을 적용한다.In order to prevent leakage current degradation of the
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.
31 : 콘택플러그 32 : 식각정지막
33 : 분리막 34 : 오픈부
35B : 제1습식배리어막패턴 36B : 제2습식배리어막패턴
37 : MOALD-TiN 37A : 하부전극
38 : 유전막 39 : 상부전극31: contact plug 32: etch stop film
33: separator 34: open portion
35B: first wet
37: MOALD-
38
Claims (16)
상기 오픈부를 포함한 분리막 상에 염소가 함유된 제1티타늄함유막을 형성하는 단계;
상기 제1티타늄함유막 상에 염소가 미함유된 제2티타늄함유막을 형성하는 단계;
하부전극 분리를 수행하여 상기 오픈부 내에 상기 제2티타늄함유막으로 이루어진 하부전극을 형성하는 단계;
상기 분리막을 제거하는 단계; 및
상기 제1티타늄함유막을 일부 제거하여 상기 하부전극의 외벽을 노출시키는 단계
를 포함하는 반도체장치 제조 방법.
Forming an etch stop layer and a separator layer having an open portion on the contact plug;
Forming a first titanium-containing film containing chlorine on the separator including the open part;
Forming a second titanium-containing film free of chlorine on the first titanium-containing film;
Forming a lower electrode formed of the second titanium-containing film in the open part by separating a lower electrode;
Removing the separator; And
Partially removing the first titanium-containing film to expose an outer wall of the lower electrode;
≪ / RTI >
상기 제1티타늄함유막은 화학기상증착법을 이용하여 형성하는 반도체장치 제조 방법.
The method of claim 1,
And the first titanium-containing film is formed by chemical vapor deposition.
상기 제1티타늄함유막은 사염화티타늄(TiCl4) 가스를 이용하여 형성하는 반도체장치 제조 방법.
The method of claim 1,
And the first titanium-containing film is formed using titanium tetrachloride (TiCl 4 ) gas.
상기 제1티타늄함유막은, 티타늄막을 단독으로 형성하거나 또는 티타늄막과 티타늄질화막을 적층하여 형성하는 반도체장치 제조 방법.
The method of claim 1,
The first titanium-containing film is formed by forming a titanium film alone or by stacking a titanium film and a titanium nitride film.
상기 제2티타늄함유막은 금속유기원자층증착법을 이용하여 형성하는 반도체장치 제조 방법.
The method of claim 1,
And the second titanium-containing film is formed using a metal organic atomic layer deposition method.
상기 제2티타늄함유막은 염소가 미함유된 티타늄유기소스를 이용하여 형성하는 반도체장치 제조 방법.The method of claim 1,
And the second titanium-containing film is formed by using a titanium organic source free of chlorine.
상기 티타늄유기소스는 TDMAT, TEMAT 또는 TDETAT 중에서 선택된 어느 하나를 포함하는 반도체장치 제조 방법.
The method of claim 6,
The titanium organic source is a semiconductor device manufacturing method comprising any one selected from TDMAT, TEMAT or TDETAT.
상기 제2티타늄함유막은 티타늄질화막으로 형성하는 반도체장치 제조 방법.
The method of claim 1,
And the second titanium-containing film is formed of a titanium nitride film.
상기 제1티타늄함유막은 화학기상증착법을 이용하여 티타늄막과 제1티타늄질화막을 적층하여 형성하고, 상기 제2티타늄함유막은 금속유기원자층증착법을 이용하여 제2티타늄질화막으로 형성하는 반도체장치 제조 방법.
The method of claim 1,
The first titanium-containing film is formed by laminating a titanium film and a first titanium nitride film using a chemical vapor deposition method, and the second titanium-containing film is formed as a second titanium nitride film using a metal organic atomic layer deposition method. .
상기 티타늄막과 제1티타늄질화막은 염소가 함유된 가스를 이용하여 형성하고, 상기 제2티타늄질화막은 염소가 미함유된 티타늄유기소스를 이용하여 형성하는 반도체장치 제조 방법.10. The method of claim 9,
And the titanium film and the first titanium nitride film are formed using a gas containing chlorine, and the second titanium nitride film is formed using a titanium organic source containing no chlorine.
상기 제1티타늄함유막은 상기 제2티타늄함유막보다 높은 온도에서 형성하는 반도체장치 제조 방법.
The method of claim 1,
And the first titanium-containing film is formed at a higher temperature than the second titanium-containing film.
상기 제1티타늄함유막을 일부 제거하여 상기 하부전극의 외벽을 노출시키는 단계는,
습식식각으로 진행하는 반도체장치 제조 방법.
The method of claim 1,
Exposing the outer wall of the lower electrode by partially removing the first titanium-containing film;
A method of manufacturing a semiconductor device by wet etching.
상기 하부전극의 외벽을 노출시키는 단계 이후에,
상기 하부전극을 포함한 전면에 유전막을 형성하는 단계; 및
상기 유전막 상에 상부전극을 형성하는 단계
를 더 포함하는 반도체장치 제조 방법.
The method according to any one of claims 1 to 12,
After exposing the outer wall of the lower electrode,
Forming a dielectric film on the entire surface including the lower electrode; And
Forming an upper electrode on the dielectric layer
A semiconductor device manufacturing method further comprising.
상기 상부전극은,
염소가 미함유된 티타늄유기소스를 이용하는 금속유기원자층증착법에 의해 형성된 티타늄질화막을 포함하는 반도체장치 제조 방법.
The method of claim 13,
The upper electrode,
A semiconductor device manufacturing method comprising a titanium nitride film formed by a metal organic atomic layer deposition method using a titanium organic source free of chlorine.
상기 콘택플러그 상에 형성되며 염소가 미함유된 티타늄질화막으로 형성된 하부전극;
상기 하부전극 상에 형성된 유전막;
상기 유전막 상에 형성된 상부전극;
상기 하부전극의 하부 외벽을 에워싸는 식각정지막; 및
상기 하부전극의 하부외벽과 식각정지막의 계면 및 상기 하부전극과 콘택플러그의 계면에 형성되고 염소가 함유된 티타늄질화막을 포함하는 습식배리어막
을 포함하는 반도체장치.
Contact plugs;
A lower electrode formed on the contact plug and formed of a titanium nitride film containing no chlorine;
A dielectric film formed on the lower electrode;
An upper electrode formed on the dielectric layer;
An etch stop layer surrounding the lower outer wall of the lower electrode; And
Wet barrier film including a titanium nitride film formed on the interface between the lower outer wall of the lower electrode and the etch stop layer and the interface between the lower electrode and the contact plug and containing chlorine
A semiconductor device comprising a.
상기 습식배리어막은 염소가 함유된 티타늄막과 상기 염소가 함유된 티타늄질화막이 적층된 반도체장치.16. The method of claim 15,
The wet barrier film is a semiconductor device in which a titanium film containing chlorine and a titanium nitride film containing chlorine are stacked.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100129171A KR101094951B1 (en) | 2010-12-16 | 2010-12-16 | Semiconductor device with titanium nitride bottom electrode and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100129171A KR101094951B1 (en) | 2010-12-16 | 2010-12-16 | Semiconductor device with titanium nitride bottom electrode and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101094951B1 true KR101094951B1 (en) | 2011-12-15 |
Family
ID=45506433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100129171A KR101094951B1 (en) | 2010-12-16 | 2010-12-16 | Semiconductor device with titanium nitride bottom electrode and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101094951B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9496328B2 (en) | 2014-08-05 | 2016-11-15 | Samsung Electronics Co., Ltd. | Methods of manufacturing capacitors for semiconductor devices |
-
2010
- 2010-12-16 KR KR1020100129171A patent/KR101094951B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9496328B2 (en) | 2014-08-05 | 2016-11-15 | Samsung Electronics Co., Ltd. | Methods of manufacturing capacitors for semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100622609B1 (en) | Thin film deposition method | |
US6509280B2 (en) | Method for forming a dielectric layer of a semiconductor device | |
US20060244033A1 (en) | Capacitor, semiconductor device having the same, and method of manufacturing the semiconductor device | |
KR100948078B1 (en) | Method for manufcturing semiconductor device | |
KR20090115036A (en) | Capacitor and method for fabricating the same | |
JP2011034995A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
KR100672766B1 (en) | Method for fabricating capacitor in semiconductor device | |
US20080054400A1 (en) | Capacitor and method of manufacturing the same | |
US7923343B2 (en) | Capacitor of semiconductor device and method for forming the same | |
US7259092B2 (en) | Semiconductor device and method for fabricating the same | |
US20060170020A1 (en) | Semiconductor memory device and method for fabricating the same | |
US20120273921A1 (en) | Semiconductor device and method for fabricating the same | |
KR20100078496A (en) | Method for fabricating capacitor of semiconductor device | |
KR100672935B1 (en) | Metal-Insulator-Metal capacitor and a method there of | |
KR101094951B1 (en) | Semiconductor device with titanium nitride bottom electrode and method for manufacturing the same | |
KR100772531B1 (en) | Method for fabricating capacitor | |
KR100780631B1 (en) | Method for deposition titanium oxide and method for manufacturing capacitor using the same | |
KR100532960B1 (en) | Method for forming capacitor of semiconductor device | |
KR101082097B1 (en) | Capacitor of semiconductor device and method for forming the same | |
KR100826978B1 (en) | Method for forming capacitor of semiconductor device | |
KR100892341B1 (en) | Method for fabricating capacitor | |
KR100533981B1 (en) | Method for fabricating capacitor in semiconductor device | |
KR101090463B1 (en) | Method for fabricating capacitor has metal electrode in semiconductor device | |
KR100722987B1 (en) | Method for manufacturing semiconductor device | |
KR20050067502A (en) | Aho capacitor and method for making the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |