Nothing Special   »   [go: up one dir, main page]

KR20060022592A - 플라즈마 표시 패널의 구동 방법 - Google Patents

플라즈마 표시 패널의 구동 방법 Download PDF

Info

Publication number
KR20060022592A
KR20060022592A KR1020040071464A KR20040071464A KR20060022592A KR 20060022592 A KR20060022592 A KR 20060022592A KR 1020040071464 A KR1020040071464 A KR 1020040071464A KR 20040071464 A KR20040071464 A KR 20040071464A KR 20060022592 A KR20060022592 A KR 20060022592A
Authority
KR
South Korea
Prior art keywords
electrode
subfield
potential
voltage
discharge
Prior art date
Application number
KR1020040071464A
Other languages
English (en)
Other versions
KR100692825B1 (ko
Inventor
김외동
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040071464A priority Critical patent/KR100692825B1/ko
Priority to US11/218,556 priority patent/US7705804B2/en
Publication of KR20060022592A publication Critical patent/KR20060022592A/ko
Application granted granted Critical
Publication of KR100692825B1 publication Critical patent/KR100692825B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 패널에 관한 것으로서, 더욱 자세하게는 플라즈마 표시 패널의 구동 방법에 관한 것이다.
본 발명에 따른 플라즈마 표시 패널의 구동 방법은 a) 첫 번째 서브필드의 리셋 구간에서 Y전극과 Z전극 사이의 면방전에 의하여 벽전하가 형성되는 제1 단계, b) 첫 번째 서브필드의 리셋 구간에서 Y전극과 Z전극 사이의 면방전에 의하여 벽전하가 소정 수준으로 소거되는 제2 단계, c) 첫 번째 서브필드의 리셋 구간에서 X전극과 Z전극 사이의 대향방전에 의하여 벽전하가 소정 수준으로 소거되는 제3 단계, d) 두 번째 서브필드를 포함하는 이후의 서브필드의 리셋 구간에서 Y전극과 Z전극 사이의 면방전에 의하여 벽전하가 소정 수준으로 소거되는 제4 단계 및 e) 두 번째 서브필드를 포함하는 이후의 서브필드의 리셋 구간에서 X전극과 Y전극 사이의 대향방전에 의하여 벽전하가 소정 수준으로 소거되는 제5 단계를 포함한다.
이와 같은 본 발명은 리셋 구간에서의 다단계 리셋 펄스에 의하여 지터 특성이 향상되고 컨트라스트가 좋아질 뿐만 아니라 오방전을 막을 수 있다.

Description

플라즈마 표시 패널의 구동 방법{Method for Driving Plasma Display Panel}
도 1은 일반적인 플라즈마 표시 패널의 구조를 나타낸 것이다.
도 2는 종래의 플라즈마 표시 패널의 구동 파형도의 일실시예이다.
도 3은 종래의 플라즈마 표시 패널의 구동 파형도의 다른 실시예이다.
도 4는 본 발명에 따른 플라즈마 표시 패널의 구동 파형도의 일실시예이다.
도 5는 본 발명의 일실시예에 따른 구동 파형 중 첫 번째 서브필드의 리셋 파형을 나타낸 것이다.
도 6은 본 발명의 일실시예에 따른 구동 파형 중 두 번째 서브필드부터의 리셋 파형을 나타낸 것이다.
도 7a는 본 발명의 일실시예에 따른 첫 번째 서브필드의 리셋 파형으로 인한 발광 파형을 나타낸 것이다.
도 7b는 본 발명의 일실시예에 따른 두 번째 서브필드부터의 리셋 파형으로 인한 발광 파형을 나타낸 것이다.
도 8a는 종래 구동 파형의 리셋 구간 후의 셀 전압을 나타낸 것이다.
도 8b는 본 발명의 구동 파형의 리셋 구간 후의 셀 전압을 나타낸 것이다.
본 발명은 플라즈마 표시 패널에 관한 것으로서, 더욱 자세하게는 플라즈마 표시 패널의 구동 방법에 관한 것이다.
도 1은 일반적인 플라즈마 표시 패널의 구조를 나타낸 것이다. 도 1에 도시된 바와 같이, 일반적인 플라즈마 표시 패널은 화상이 표시되는 전면 기판(10)과 후면을 이루는 후면 기판(20)이 일정 거리를 사이에 두고 평행하게 결합된다.
전면 기판(10)은 하나의 화소에서 상호 방전에 의해 셀의 발광을 유지하기 위한 전극쌍(11,12), 즉 투명한 ITO 물질로 형성된 투명전극(11a,12a)과 금속재질로 제작된 버스전극(11b,12b)으로 형성된다. 이러한 전극쌍(11,12)은 Y 전극과 Z 전극 역할을 한다.
상기 전극쌍(11,12)은 방전전류를 제한하며 전극 쌍 간을 절연시켜주는 유전층(13a)으로 덮여 있고, 유전층(13a) 상면에는 방전조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(14)이 형성된다.
후면 기판(20)은 복수개의 방전 공간 즉, 셀을 형성시키기 위한 격벽(21)이 형성되고 상기 유지전극(11,12)과 교차되는 부위에서 어드레스 방전을 수행하는 다수의 X 전극(22)이 배치된다.
또한, 상기 X 전극(22) 상면에는 유전층(13b)이 형성되고, 상기 유전층(13b) 상면은 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광층(23)이 도포된다.
도 2는 종래의 플라즈마 표시 패널의 구동 파형도의 일실시예이다. 리셋 구 간에서 벽전하를 일정 정도까지 소거하여 각 셀의 벽전하를 균일하게 하기 위하여 공통으로 묶여 있는 Z 전극에 바이어스 전압이 인가되고 Y전극에는 램프 다운(ramp down) 파형의 전압을 인가하여 셀 상태를 초기화 시킨다. 이때 하강하는 램프 다운 파형의 마지막 시점에서 어드레스 방전에 적합하도록 전면 기판과 배면 기판의 유전체 위에 벽전하가 축적된다.
벽전하의 분포는 램프 다운 파형의 최종 전압값에 의해 영향을 받는다. 최종 전압값이 0V일 경우, 전면 기판 위의 Y전극과 Z전극을 덮고 있는 유전체에 축적되는 벽전하에 대해 충분한 소거가 이루어지지 않기 때문에 어드레스 방전에 부적합하다.
따라서, 리셋 구간에서 Y전극에 인가되는 최종 전압은 음전압까지 하강하여 벽전하에 대한 충분한 소거가 이루어지도록 한다. 이와 같은 파형에 의해 어드레스 전압 마진이 넓어지고 어드레스 방전이 짧아지는 효과가 있다.
도 3은 종래의 플라즈마 표시 패널의 구동 파형도의 다른 실시예이다. 도 3에 도시된 구동 파형은 도 2에 도시된 구동 파형과는 다르게 소거 구간이 없다. 또한, 두 번째 서브필드 이상(second subfield, third subfield,……)에서의 스캔 펄스는 램프 업(ramp-up) 파형이 없을 뿐만 아니라 스캔 펄스의 최고 전압이 첫 번째 스캔 펄스의 최고 전압보다 작음을 알 수 있다.
이와 같이 도 3에 도시된 구동 파형은 소거 구간이 없더라도 서스테인 구간이 완료된 시점에서의 턴온된 셀의 Y전극 및 Z전극 상의 유전체에 축적된 전하의 종류와 도 2에 도시된 램프 업 펄스에 의해 셀의 Y전극 및 Z전극 상의 유전체에 축 적된 전하의 종류는 같다.
또한, 서스테인 구간 내내 턴오프된 셀의 Y전극 및 Z전극 상의 유전체에 축적된 전하의 종류와 도 2에 도시된 램프 업 펄스에 의해 셀의 Y전극 및 Z전극 상의 유전체에 축적된 전하의 종류는 같다.
오히려, 도 3에 도시된 구동 파형은 턴온된 셀의 전하가 소거되고, 턴오프된 셀은 그 상태가 변하지 않기 때문에 블랙 상태에서 발광이 일어나지 않음으로써 블랙 휘도가 감소된다. 이와 같은 구동 파형에 의해 매우 우수한 품질의 화질이 형성된다.
그러나, 이와 같은 구동 파형이 Xe 함량이 높은 플라즈마 표시 패널에 적용될　때, Xe 함량의 증가때문에 스캔 펄스의 전압은 매우 높아야 하고 대화면 적용시 패널 마진이 작아지는 단점을 안고 있다. 또한 Xe 함량이 높은 플라즈마 표시 패널은 어드레스 지터(address jitter)가 길어지고 서스테인 구간에서 안정적인 서스테인이 확보되지 않는다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 컨트라스트와 지터 특성이 좋은 플라즈마 표시 패널의 구동 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위하여 X전극, Y전극 및 Z전극을 포함하는 플라즈마 표시 패널의 구동 방법에 있어서, 본 발명에 따른 플라즈마 표시 패널의 구동 방법은 a) 첫 번째 서브필드의 리셋 구간에서 Y전극과 Z전극 사이의 면방전에 의하여 벽전하가 형성되는 제1 단계, b) 첫 번째 서브필드의 리셋 구간에서 Y전극과 Z전극 사이의 면방전에 의하여 벽전하가 소정 수준으로 소거되는 제2 단계, c) 첫 번째 서브필드의 리셋 구간에서 X전극과 Z전극 사이의 대향방전에 의하여 벽전하가 소정 수준으로 소거되는 제3 단계, d) 두 번째 서브필드를 포함하는 이후의 서브필드의 리셋 구간에서 Y전극과 Z전극 사이의 면방전에 의하여 벽전하가 소정 수준으로 소거되는 제4 단계 및 e) 두 번째 서브필드를 포함하는 이후의 서브필드의 리셋 구간에서 X전극과 Y전극 사이의 대향방전에 의하여 벽전하가 소정 수준으로 소거되는 제5 단계를 포함한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.
도 4는 본 발명에 따른 플라즈마 표시 패널의 구동 파형도의 일실시예이고, 도 5는 본 발명의 일실시예에 따른 구동 파형 중 첫 번째 서브필드(First subfield)의 리셋 파형을 나타낸 것이다.
도 4에 도시된 바와 같이, Y전극에 순차적으로 스캔 펄스가 인가되고 X전극에 데이터 펄스가 인가되어 화상이 구현된다. 도 5에 도시된 바와 같이, 첫 번째 서브필드의 리셋 구간은 3단계의 방전으로 구성되어 있다.
제1 단계(①)에서 Y전극(Y)에 램프 업 펄스(ramp up pulse)가 인가되면서 Y전극(Y)과 Z전극(Z) 간에 면방전이 발생한다. Y전극(Y)과 Z전극(Z) 간에 면방전이 발생하면, 충분한 벽전하가 형성된다.
제2 단계(②)에서 공통 전극인 Z전극(Z)의 전위가 Vs로 급상승하고, Y전극의 전위는 -Vmy까지 하강한다. 이에 따라 제1 단계(①)에서 형성된 벽전하가 Y전극 (Y)과 Z전극(Z) 간의 면방전으로 일정 부분 소거된다.
제3 단계(③)에서 Y전극(Y)의 전위는 0 전위로 급상승한 후 소정의 시간 동안 유지하고 -Vny까지 하강한다. Z전극(Z)의 전위는 0 전위가 된다. 이에 따라 Y전극(Y)과 X전극(X) 사이에서의 대향방전으로 Y전극과 Z전극 사이의 셀전압이 면방전 개시전압(firing voltage)보다 약간 낮게 형성된다. 이 때 Z전극(Z)의 전위는 0V 또는 Vz가 될 수 있다.
도 6은 본 발명의 일실시예에 따른 구동 파형 중 두 번째 서브필드(second subfield)부터의 리셋 파형을 나타낸 것이다. 도 6에 도시된 바와 같이, 두 번째 서브필드(Second subfield)부터의 리셋 파형은 첫 번째 서브필드(First subfield)에서 제2 단계(②)와 제3 단계(③)의 리셋 파형과 동일한 개념이다.
즉, 제4 단계(④)에서는 공통 전극인 Z전극(Z)의 전위가 Vs로 급상승하고, Y전극의 전위는 -Vmy까지 하강한다. 이에 따라 첫 번째 서브필드의 서스테인 구간에서 형성된 벽전하가 Y전극(Y)과 Z전극(Z) 간의 면방전으로 일정 부분 소거된다.
제5 단계(⑤)에서는 Y전극(Y)의 전위는 0 전위로 급상승한 후 소정의 시간 동안 유지하고 -Vny까지 하강한다. Z전극(Z)의 전위는 0 전위가 된다. 이에 따라 Y전극(Y)과 X전극(X) 사이에서의 대향방전으로 Y전극과 Z전극 사이의 셀전압이 면방전 개시전압(firing voltage)보다 약간 낮게 형성된다.
이 때, 두 번째 서브필드(second subfield)부터의 리셋 파형은 Vs 전압에서 -Vmy 전압으로 하강할 때 Vs 전압에서 -Vmy로 바로 램프 하강할 수도 있고, Vs 전압에서 0V로 떨어진 후 -Vmy까지 램프 하강할 수도 있다.
도 7a는 본 발명의 일실시예에 따른 첫 번째 서브필드의 리셋 파형으로 인한 발광 파형을 나타낸 것이다. 도 7b는 본 발명의 일실시예에 따른 두 번째 서브필드부터의 리셋 파형으로 인한 발광 파형을 나타낸 것이다.
도 7a에 도시된 바와 같이, 첫 번째 서브필드(First subfield)의 경우 제1 내지는 제3 단계(①,②,③)의 약방전에 의해 벽전하가 일정 정도까지 소거된다. 또한, 도 7b에 도시된 바와 같이, 두 번째 서브필드(Second subfield)부터의 경우 제4 단계 및 제5 단계(④,⑤)에 의해 벽전하가 일정 정도까지 소거된다.
즉, 리셋 구간에서 면방전 및 대향 방전으로 벽전하가 제어되어 전체 셀의 벽전하 상태가 균일하게 형성된다. 따라서, 어드레스 지터가 대폭 감소하고 오방전이 줄어든다.
도 7a에서 Y전극(Y)의 전위가 큰 전압(Vry)로 상승하면 Y전극(Y)과 Z전극(Z) 사이에 면방전이 발생하여 벽전하가 형성된다. 또한, Y전극(Y)의 전위가 하강하고 Z전극(Z)의 전위가 Vs까지 급상승하면서 다시 Y전극(Y)과 Z전극(Z) 사이에 면방전이 발생하여 벽전하가 소거된다. Y전극(Y)의 전위가 -Vmy 전압에 도달하고 Z전극(Z)의 전위가 0V또는 Vz까지 떨어지면, Y전극(Y)의 전위는 0V로 급상승했다가 다시 램프 하강한다.
이와 같이 제3 단계(③)에서 Y전극(Y)의 전위는 0V로 급상승했다가 다시 램프 하강할 때, Y전극(Y)과 X전극(X) 사이에 대향방전이 발생하여 벽전하의 일부가 소거되면서 어드레싱 준비 상태가 된다.
이와 같이 3단계에 걸친 리셋 파형에 의한 발광은 도 2와 도 3에 도시된 리 셋 파형에 의한 발광에 비하여 30%정도 감소한다.
도 2와 도 3에 도시된 바와 같이, 리셋 구간에서 Y전극의 전위가 하강하여 음의 전압으로 많이 내려갈수록 발광량이 커진다. 이에 비하여 본 발명의 구동 파형에서는 제2 단계(②)에서 발광량은 줄어들고 대신 제3 단계(③)에서 발생하는 대향방전으로 벽전하가 조절되므로 발광량이 줄어든다.
도 8a는 종래 구동 파형의 리셋 구간 후의 셀 전압을 나타낸 것이고, 도 8b는 본 발명의 구동 파형의 리셋 구간 후의 셀 전압을 나타낸 것이다.
도 8a에 도시된 바와 같이 종래 구동 파형의 경우 Y전극과 Z전극 사이의 셀 전압(Vc,yz) 및 X전극과 Y전극 사이의 셀 전압(Vc,xy)은 모두 방전 개시 전압(firing voltage)(Vf,yz, Vf,xy)이 되도록 유지된다.
반면 도 8b에 도시된 바와 같이, 본 발명의 구동 파형에서는 X전극과 Y 전극 사이의 셀 전압(Vc,xy)은 방전 개시 전압 Vf,xy으로 유지되지만, Y전극과 Z전극 사이의 셀 전압(Vc,yz)은 방전 개시 전압(Vf,yz)보다 작다.
이와 같이 Y전극과 Z전극 사이의 셀 전압(Vc,yz)은 방전 개시 전압(Vf,yz)보다 작은 이유는 도 7a의 제3 단계(③)나 도 7b의 제5 단계(⑤)에서 Z전극(Z)에 Vz 전압이 인가되기 때문이다. Vz 전압은 패널에 의해 결정되는 량이고 통상 0V 이상 Vs 미만이다. 이 때, Vs는 서스테인 전압이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예 시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서와 같이 본 발명은 리셋 구간에서의 다단계 리셋 펄스에 의하여 지터 특성이 향상되고 컨트라스트가 좋아질 뿐만 아니라 오방전을 막을 수 있다.

Claims (10)

  1. X전극, Y전극 및 Z전극을 포함하는 플라즈마 표시 패널의 구동 방법에 있어서,
    첫 번째 서브필드의 리셋 구간에서 상기 Y전극과 상기 Z전극 사이의 면방전에 의하여 벽전하가 형성되는 제1 단계;
    상기 첫 번째 서브필드의 리셋 구간에서 상기 Y전극과 상기 Z전극 사이의 면방전에 의하여 벽전하가 소정 수준으로 소거되는 제2 단계;
    상기 첫 번째 서브필드의 리셋 구간에서 상기 X전극과 상기 Z전극 사이의 대향방전에 의하여 벽전하가 소정 수준으로 소거되는 제3 단계;
    두 번째 서브필드를 포함하는 이후의 서브필드의 리셋 구간에서 상기 Y전극과 상기 Z전극 사이의 면방전에 의하여 벽전하가 소정 수준으로 소거되는 제4 단계; 및
    두 번째 서브필드를 포함하는 이후의 서브필드의 리셋 구간에서 상기 X전극과 상기 Y전극 사이의 대향방전에 의하여 벽전하가 소정 수준으로 소거되는 제5 단계를 포함하는 플라즈마 표시 패널의 구동 방법.
  2. 제1항에 있어서,
    상기 제1 단계에서의 면방전은 상기 Y전극에 인가되는 램프 업 펄스에 의하여 이루어지는 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
  3. 제1항에 있어서,
    상기 제2 단계에서의 면방전은 상기 Z전극의 전위가 Vs로 급상승하고, 상기 Y전극의 전위가 -Vmy까지 하강함으로써 이루어지는 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
  4. 제1항에 있어서,
    상기 제3 단계에서의 면방전은 상기 Y전극의 전위는 0 전위로 급상승한 후 소정의 시간 동안 유지하다 -Vny까지 하강하고, 상기 Z전극의 전위는 제1 전압이 됨으로서 이루어지는 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
  5. 제4항에 있어서,
    상기 제1 전압은 0V 이상이고 어드레싱 구간시 상기 Z전극에 인가되는 전압(Vz)보다 작은 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
  6. 제1항에 있어서,
    상기 제4단계에서의 면방전은 상기 Z전극의 전위가 Vs로 급상승하고, 상기 Y전극의 전위는 -Vmy까지 하강함으로써 이루어지는 것을 특징으로 하는 플라즈마 표시 패널.
  7. 제6항에 있어서,
    상기 Y전극의 전위가 Vs에서 -Vmy 전압으로 램프 하강하는 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
  8. 제6항에 있어서,
    상기 Y전극의 전위가 Vs 전압에서 0V로 떨어진 후 0V에서 -Vmy까지 램프 하강하는 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
  9. 제1항에 있어서,
    상기 제5 단계에서의 대향 방전은 상기 Y전극의 전위가 0 전위로 급상승한 후 소정의 시간 동안 유지하고 -Vny까지 하강하고, 상기 Z전극의 전위는 제2 전압이 됨으로써 이루어지는 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
  10. 제9항에 있어서,
    상기 제2 전압은 0V 이상이고 어드레싱 구간시 상기 Z전극에 인가되는 전압(Vz)보다 작은 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
KR1020040071464A 2004-09-07 2004-09-07 플라즈마 표시 패널의 구동 방법 KR100692825B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040071464A KR100692825B1 (ko) 2004-09-07 2004-09-07 플라즈마 표시 패널의 구동 방법
US11/218,556 US7705804B2 (en) 2004-09-07 2005-09-06 Plasma display apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040071464A KR100692825B1 (ko) 2004-09-07 2004-09-07 플라즈마 표시 패널의 구동 방법

Publications (2)

Publication Number Publication Date
KR20060022592A true KR20060022592A (ko) 2006-03-10
KR100692825B1 KR100692825B1 (ko) 2007-03-09

Family

ID=37129081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040071464A KR100692825B1 (ko) 2004-09-07 2004-09-07 플라즈마 표시 패널의 구동 방법

Country Status (1)

Country Link
KR (1) KR100692825B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724367B1 (ko) * 2005-09-08 2007-06-04 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030079244A (ko) * 2002-04-03 2003-10-10 오리온전기 주식회사 교류형 플라즈마 디스플레이 패널 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724367B1 (ko) * 2005-09-08 2007-06-04 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 방법

Also Published As

Publication number Publication date
KR100692825B1 (ko) 2007-03-09

Similar Documents

Publication Publication Date Title
US6876343B2 (en) Method for driving plasma display panel
EP1324302B1 (en) Plasma display panel and driving method thereof
KR100739070B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
EP1748407B1 (en) Plasma display apparatus and driving method of the same
US20040108975A1 (en) Driving method for plasma display panel
KR100569258B1 (ko) 플라즈마 디스플레이 패널 구동장치 및 구동방법
US20040145542A1 (en) Method of driving plasma display panel
KR100692825B1 (ko) 플라즈마 표시 패널의 구동 방법
US8305299B2 (en) Plasma display device
KR100825428B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20050122791A (ko) 플라즈마 표시 패널의 구동 방법
KR100941576B1 (ko) 플라즈마 디스플레이 패널 구동 방법
US20080158214A1 (en) Method of driving plasma display panel
KR100622698B1 (ko) 플라즈마 표시 패널의 구동 방법
KR100562939B1 (ko) 플라즈마 표시 패널의 구동 방법
US8344968B2 (en) Plasma display apparatus
KR100521495B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
JP2005148594A (ja) プラズマディスプレイパネルの駆動方法
KR100521492B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100801702B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100625537B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100681036B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100817793B1 (ko) 리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운ａｃ ｐｄｐ의 구동방법
KR100785753B1 (ko) 새로운 램프형 리셋 구동방법에 의한 플라즈마 디스플레이패널의 구동방법
KR20050122788A (ko) 플라즈마 디스플레이 패널의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040907

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060314

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060620

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20060904

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070104

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070303

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070305

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091230

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20101223

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20101223

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee