KR100801702B1 - 플라즈마 디스플레이 패널의 구동 방법 - Google Patents

Abstract

본 발명은, 플라즈마 디스플레이 패널(Plasma display panel)을 구동시키는 방법에 관한 것이다. 그 구동 방법은, 서스테인(sustain) 구간에서 정극성의 제1 전압과 부극성의 제2 전압을 교대로 갖는 서스테인 펄스가 스캔(scan) 전극에 인가되고, 스캔 전극에 제2 전압이 인가되는 시점에 서스테인 전극에는 정극성의 제3 전압이 인가되는 것을 특징으로 한다.

본 발명에 의하면, 플라즈마 디스플레이 패널을 리셋(reset) 구간, 어드레스(address) 구간 및 서스테인 구간으로 나누어 구동시키는 경우, 서스테인 구간에서 스캔 전극에 정극성 전압과 부극성 전압을 교대로 인가하고 스캔 전극에 부극성 전압 인가시 서스테인 전극에는 정극성 전압을 인가함으로써, 서스테인 구간에서 스캔 전극과 서스테인 전극 간의 면 방전을 증가시키고 스캔 전극과 어드레스 전극 간의 대항 방전이 발생하는 것을 억제할 수 있으며, 그로 인해 디스플레이 영상의 휘도를 높이고 플라즈마 디스플레이 패널 구동에 있어 높은 마진을 확보할 수 있다.

Description

플라즈마 디스플레이 패널의 구동 방법{Method for driving plasma display panel}

도 1은 일반적인 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다..

도 2는 플라즈마 디스플레이 패널을 구동시키기 위한 신호들의 일반적인 파형을 나타내는 타이밍도이다.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법을 나타내는 타이밍도이다.

도 4는 스캔(scan) 전극에 정극성 전압과 부극성 전압을 교대로 인가하여 구동시키는 싱글 서스테인(single sustain) 구동 방법을 나타내는 타이밍도이다.

도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에 대한 일실시예를 나타내는 타이밍도이다.

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 패널을 구동시키는 방법에 관한 것이다.

플라즈마 디스플레이 패널은 격벽이 형성된 배면기판 및 이와 대향되는 전면기판 사이에 방전셀이 형성되고, 각 방전셀 내부의 불활성 가스가 고주파 전압에 의해 방전될 때 발생하는 진공 자외선이 형광체를 발광시킴으로써 영상을 구현하는 장치이다.

도 1은 일반적인 플라즈마 디스플레이 패널의 방전셀 구조를 사시도로 도시한 것으로, 상부기판(10)은 하부기판(18)과 대향되고, 상기 상부기판(10)에는 스캔 전극(Y) 및 서스테인 전극(Z)이 형성되고, 하부기판(18)에는 어드레스 전극(X)이 형성된다. 상기 스캔 전극(Y)과 서스테인 전극(Z)은 각각 투명 전극(12Y,12Z) 및 상기 투명전극의 선폭보다 작은 선폭을 가지는 금속 버스전극(13Y,13Z)으로 구성된다.

상기 투명 전극(12Y,12Z)은 인듐틴옥사이드(Indium-Tin-Oxide:ITO)를 포함하여 구성되고, 상기 금속 버스전극(13Y,13Z)은 크롬(Cr) 등의 금속을 포함하여 구성되어, 저항이 높은 상기 투명 전극(12Y,12Z)에 의한 전압강하를 감소시키는 역할을 한다. 또한, 상기 상부기판(10)에는 상기 스캔 전극(Y)과 서스테인 전극(Z)을 덮도록 상부 유전체층(14) 및 보호막(16)이 적층된다. 상기 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적되고, 상기 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높인다.

그리고, 상기 하부기판(18)에는 하부 유전체층(22)이 형성되고, 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지하는 격벽(24)이 형성되며, 상기 하부 유전체층(22) 및 격벽(24)의 표면에는 형광체층(26)이 도포된다. 상기 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선이 발생된다.

이러한 플라즈마 디스플레이 패널은 화상의 계조를 구현하기 위하여, 한 프레임이 발광횟수가 다른 여러 서브필드로 나누어져 시분할 구동된다.

도 2는 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 신호들의 일반적인 파형을 타이밍도로 도시한 것이다.

리셋(reset) 구간은 셋업(setup) 구간 및 셋다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극(Y)으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스(address) 구간에는 스캔 전극(Y)으로 부극성의 스캔 펄스(scan)가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 펄스(data)가 인가된다. 이러한 상기 스캔 펄스(scan)와 데이터 펄스(data)간의 전압차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되고, 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극(Z)에는 서스테인 전압(Vs)을 유지하는 신호가 인가된다.

상기 서스테인 구간에는 스캔 전극(Y)과 서스테인 전극(Z)에 교번적으로 서스테인 펄스가 인가되어 스캔 전극(Y)과 서스테인 전극(Z) 사이에 면방전 형태로 서스테인 방전이 발생된다. 상기 서스테인 방전이 완료된 후에는 벽전하 소거를 위한 램프 파형(erase)이 서스테인 전극(Z)으로 공급된다.

본 발명은 플라즈마 디스플레이 패널을 구동시킴에 있어, 서스테인 구간에서 스캔 전극과 어드레스 전극 간 대향 방전을 방지하고 스캔 전극과 서스테인 전극 간 면방전을 증가시켜 디스플레이 영상의 휘도를 증가시킬 수 있도록 하는 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것을 목적으로 한다.

상기한 기술적 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 패널의 구동 방법은, 서스테인 구간에서 정극성의 제1 전압과 부극성의 제2 전압을 교대로 갖는 서스테인 펄스가 스캔 전극에 인가되고, 스캔 전극에 상기 제2 전압이 인가되는 동안 서스테인 전극에는 정극성의 제3 전압이 인가되는 것을 특징으로 한다.

바람직하게는, 상기 리셋 구간 및 어드레스 구간에서 서스테인 전극에 그라운드 전압이 인가되며, 상기 제2 전압은 상기 제1 전압보다 낮은 절대치를 가지는 것이 바람직하다.

상기 제2 전압은 상기 스캔 전극에 상기 제2 전압 인가 시, 상기 스캔 전극과 어드레스 전극 간 전압이 방전 개시 전압보다 낮도록 설정되는 것이 바람직하 다. 상기 방전 개시 전압은 상기 방전셀에서 방전이 발생하기 위해 인가되어야 하는 최소 전압이다.

바람직하게는, 상기 서스테인 구간에서 어드레스 전극에는 그라운드 전압이 인가된다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에 관하여 상세히 설명한다.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법을 타이밍도로 도시한 것으로, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수 가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드6에 할당된 계조도를 32에서 34로 높일 수 있다. 또한, 한 프레임을 형성하는 서브필드의 수도 설계사양에 따라 다양하게 변형하는 것이 가능하다.

도 4는 스캔(scan) 전극에 정극성 전압과 부극성 전압을 교대로 인가하여 구동시키는 싱글 서스테인(single sustain) 구동 방법을 타이밍도로 도시한 것이다. 상기한 바와 같이 하나의 서브필드(SF)는 리셋 구간, 어드레스 구간, 서스테인 구간으로 구성된다.

도 4에 도시된 바와 같이, 리셋 구간에서, 스캔 전극들(Y1, ... , Yn) 각각에 먼저 그라운드 전압(Vg)이 인가되고, 서스테인 전압(Vs)이 급격하게 인가된 후, 급격하지 않은 기울기를 갖는 상승 램프 신호가 최고 상승 전압까지 인가된다. 상기한 바와 같은 상승 램프 신호의 인가로 인하여 약방전이 발생하고, 상기 약방전이 발생하면서 스캔 전극 부근에 음전하들이 쌓이기 시작한다. 스캔 전극들(Y1, ... , Yn)에 그라운드 전압(Vg)까지 급격하게 하강하는 펄스가 인가된 후, 하강 램프 신호가 인가되어 최저 하강 전압까지 도달한다.

상기 하강 램프 신호가 인가됨으로 인하여 방전이 발생하고, 상기 방전이 발 생하면서 스캔 전극 부근에 쌓였던 음전하들의 일부가 방출된다. 결국 스캔 전극 부근에는 어드레스 방전이 발생하기에 적당한 양의 음전하가 잔류하게 된다. 서스테인 전극(Z) 및 어드레스 전극(X)에는 그라운드 전압(Vg)이 인가된다.

서스테인 전극(Z)에는 상기 리셋 구간뿐 아니라 어드레스 구간 및 서스테인 구간 전체에 그라운드 전압(Vg)이 인가되어, 서스테인 전극(Z)에 펄스를 인가하던 회로를 제거하여 구동 회로의 제조 비용을 절감시킬 수 있다.

어드레스 구간에서는, 켜져야 할 셀을 선택하기 위해 스캔 전극들(Y1, ... , Yn)에 먼저 스캔 바이어스 전압이 인가되다가 순차적으로 스캔 전극별로 부극성의 스캔 전압을 갖는 스캔 펄스가 인가된다. 어드레스 전극(X)에 어드레스 전압(Va)을 갖는 표시 데이터 신호가 상기 스캔 펄스에 맞춰 인가된다. 서스테인 전극(Z)에는 계속해서 그라운드 전압(Vg)이 인가된다. 상기 어드레스 전압(Va), 스캔 전압, 스캔 전극(Y) 부근에 형성된 음전하에 의한 벽전압 및 어드레스 전극(X) 부근에 형성된 양전하에 의한 벽전압에 의해 어드레스 방전이 수행된다. 상기 어드레스 방전 수행 후 스캔 전극(Y) 부근에는 양전하가 축적되며, 서스테인 전극(Z) 부근에는 음전하가 축적된다.

서스테인 구간에서, 스캔 전극들(Y1, ... , Yn)에는 정극성의 서스테인 전압(Vs)과 부극성의 서스테인 전압(-Vs)을 갖는 서스테인 펄스가 교대로 인가되고, 서스테인 전극(Z)에는 그라운드 전압(Vg)이 인가된다.

도 4에 도시된 바와 같이, 서스테인 구간에서, 상기 스캔 전극(Y)에는 정극성의 서스테인 전압(Vs)과 부극성의 서스테인 전압(-Vs) 사이에 중간 전압인 그라 운드 전압(Vg)이 인가되는 것이 바람직하다. 상기 중간 전압이 더 인가됨으로써, 정극성의 서스테인 전압(Vs)과 부극성의 서스테인 전압(-Vs) 사이의 급격한 전압 변화를 방지하게 된다.

스캔 전극(Y)에 정극성의 서스테인 전압(Vs)이 인가되는 경우, 서스테인 전극(Y)에 인가된 정극성의 서스테인 전압(Vs), 서스테인 전극(Z)에 인가된 그라운드 전압(Vg), 스캔 전극(Y) 부근에 쌓여있던 양전하에 의한 벽전압 및 서스테인 전극(Z) 부근에 쌓여있던 음전하에 의한 벽전압으로 인하여 서스테인 방전이 수행되면서, 스캔 전극(Y) 부근에는 음전하가 쌓이고 서스테인 전극(Z) 부근에는 양전하가 쌓인다.

스캔 전극(Y)에 부극성의 서스테인 전압(-Vs)이 인가되는 경우, 스캔 전극(Y)에 인가된 부극성의 서스테인 전압(-Vs), 서스테인 전극(Z)에 인가된 그라운드 전압(Vg), 스캔 전극(Y) 부근에 쌓인 음전하에 의한 벽전압 및 서스테인 전극(Z)에 쌓인 양전하에 의한 벽전압으로 인하여 서스테인 방전이 수행되면서, 스캔 전극(Y) 부근에는 양전하가 쌓이고 서스테인 전극(Z) 부근에는 음전하가 쌓인다.

상기와 같이 정극성의 서스테인 전압(Vs)과 부극성의 서스테인 전압(-Vs)이교대로 스캔 전극(Y)에 반복되어 인가됨에 따라, 서스테인 방전이 미리 설정된 회수만큼 발생하게 된다.

도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 디스플레이 영상의 휘도를 증가시키기 위해서는, 서스테인 구간에서 스캔 전극(Y)과 어드레스 전극(X) 사이의 대항 방전을 방지 시키고, 스캔 전극(Y)과 서스테인 전극(Z) 사이의 면 방전을 증가시키는 것이 바라람직하다. 도 5에 도시된 바와 같이, 서스테인 구간에서 스캔 전극(Y)에 부극성의 서스테인 펄스가 인가되는 동안 서스테인 전극(Z)에 정극성의 전압(Vz)을 인가하는 것이 바람직하다. 상기와 같이 서스테인 전극(Z)에 정극성의 전압(Vz)을 인가함으로써, 스캔 전극(Y)과 서스테인 전극(Z) 사이의 면 방전을 증가시킬 수 있다.

또한, 서스테인 구간에서 스캔 전극(Y)에 인가되는 부극성의 전압(-Vs₁)의 절대치(Vs₁)는 정극성 전압의 서스테인 전압(Vs)보다 작은 것이 바람직하다. 상기와 같이 서스테인 전극(Z)에 인가되는 부극성 전압의 크기를 작게 함으로써, 서스테인 구간동안 스캔 전극(Y)과 어드레스 전극(X) 사이에 발생하는 대항 방전을 방지할 수 있다.

즉, 스캔 전극(Y)에 정극성의 서스테인 전압(Vs)이 인가된 직후에는 스캔 전극(Y) 부근에 음전하가 쌓이고 서스테인 전극(Z) 부근에 양전하가 쌓이며 어드레스 전극(X) 부근에는 어드레스 구간에서 형성된 음전하가 쌓여 있는데, 이때 스캔 전극(Y)에 부극성 전압을 인가하면 스캔 전극(Y)과 어드레스 전극(X) 사이의 대항 방전이 스캔 전극(Y)과 서스테인 전극(Z) 사이의 면 방전보다 먼저 발생할 수 있다. 상기와 같이 대항 방전이 먼저 발생하면 스캔 전극(Y) 부근에 음전하가 쌓이게 되어, 이후 정극성의 전압이 스캔 전극(Y)에 인가되어도 스캔 전극(Y)과 서스테인 전극(Z) 사이의 면 방전이 제대로 발생하지 않게 된다.

따라서, 도 5에 도시된 바와 같이, 스캔 전극(Y)에 인가되는 부극성 전압(- Vs₁)의 절대치를 정극성 전압(Vs)의 크기보다 작게 함으로써 스캔 전극(Y)에 부극성 전압 인가 시 대항 방전보다 면 방전이 먼저 발생하도록 하며, 상기 부극성 전압 인가시 서스테인 전극(Z)에 정극성 전압을 인가함으로써 스캔 전극(Y)과 서스테인 전극(Z) 간 전압을 증가시켜 강한 면 방전이 발생하도록 한다.

상기 서스테인 구간에서 스캔 전극(Y)에 인가되는 부극성 전압(-Vs₁)의 크기와 상기 서스테인 전극에 인가되는 정극성 전압(Vz)의 크기 각각은 방전셀의 구조, 스캔 전극(Y)과 어드레스 전극(X) 사이의 방전개시전압 및 스캔 전극(Y)과 서스테인 전극(Z) 사이의 방전개시전압 등을 고려하여 설정되는 것이 바람직하다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

상기한 바와 같이 구성되는 본 발명에 의한 플라즈마 디스플레이 패널의 구동 방법에 따르면, 서스테인 구간에서 스캔 전극에 정극성 전압과 부극성 전압을 교대로 인가하고 스캔 전극에 부극성 전압 인가시 서스테인 전극에는 정극성 전압을 인가함으로써, 서스테인 구간에서 스캔 전극과 서스테인 전극 간의 면 방전을 증가시키고 스캔 전극과 어드레스 전극 간의 대항 방전이 발생하는 것을 억제할 수 있으며, 그로 인해 디스플레이 영상의 휘도를 높이고 플라즈마 디스플레이 패널 구동에 있어 높은 마진을 확보할 수 있다.

Claims (6)

1. 복수의 전극들이 교차하는 영역에서 방전셀들이 정의되고, 화상을 표시하는 단위 프레임이 복수개의 서브필드들로 나뉘어, 각 서브필드는 전체 방전셀들을 초기화하는 리셋 구간, 전체 방전셀들 중 켜져야 할 셀과 켜지지 않아야 할 셀을 구분하는 어드레스 구간, 및 켜져야 할 셀로 선택된 방전셀에서 각 서브필드별로 할당된 계조 가중치에 따라 유지방전을 수행하는 서스테인 구간으로 나뉘는 플라즈마 디스플레이 패널의 구동 방법에 있어서,

   상기 서스테인 구간에서, 정극성의 제1 전압과 부극성의 제2 전압을 교대로 갖는 서스테인 펄스가 스캔 전극에 인가되고, 상기 스캔 전극에 상기 제2 전압이 인가되는 시점에 서스테인 전극에는 정극성의 제3 전압이 인가되며,

   상기 리셋 구간 및 어드레스 구간에서, 서스테인 전극에 그라운드 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
2. 삭제
3. 제1항에 있어서,

   상기 제2 전압은 상기 제1 전압보다 낮은 절대치를 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
4. 제3항에 있어서, 상기 제2 전압은

   상기 스캔 전극에 상기 제2 전압 인가 시, 상기 스캔 전극과 어드레스 전극 간 전압이 방전 개시 전압보다 낮도록 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
5. 제4항에 있어서, 상기 방전 개시 전압은

   상기 방전셀에서 방전이 발생하기 위해 인가되어야 하는 최소 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
6. 제1항에 있어서,

   상기 서스테인 구간에서, 어드레스 전극에는 그라운드 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.

Images