KR102649191B1

KR102649191B1 - 전동기의 제어 장치

Info

Publication number: KR102649191B1
Application number: KR1020217041797A
Authority: KR
Inventors: 카즈키 야마네; 노부아키 야마다; 마사미치 나와
Original assignee: 가부시키가이샤 도요다 지도숏키
Priority date: 2019-06-26
Filing date: 2020-06-22
Publication date: 2024-03-18
Also published as: CN113994587B; WO2020262269A1; DE112020003026T5; US11736054B2; US20220263448A1; KR20220010751A; CN113994587A

Abstract

제1∼제3 구간으로 이루어지는 전동기(M)의 제어 주기 중, 제1 교류 전압(Vv)의 피크가 존재하는 제1 구간에 있어서, 전동기(M)의 출력에 따른 V상 변조파(Vv＊)를 출력함과 함께 삼각파의 최소값 또는 최대값을 U상 변조파(Vu＊) 및 W상 변조파(Vw＊)로서 출력하고, 제2 교류 전압(Vu)의 피크가 존재하는 제2 구간에 있어서, 전동기(M)의 출력에 따른 U상 변조파(Vu＊)를 출력함과 함께 삼각파의 최소값 또는 최대값을 V상 변조파(Vv＊) 및 W상 변조파(Vw＊)로서 출력하고, 제3 교류 전압(Vw)의 피크가 존재하는 제3 구간에 있어서, 전동기(M)의 출력에 따른 W상 변조파(Vw＊)를 출력함과 함께 삼각파의 최소값 또는 최대값을 V상 변조파(Vv＊) 및 U상 변조파(Vu＊)로서 출력한다.

Description

전동기의 제어 장치

본 발명은, 전동기의 제어 장치에 관한 것이다.

전동기의 제어 장치로서, 전동기의 출력이 높아짐에 따라, 3상 변조 제어나 약한 계자 제어(2상 변조 제어나 3차 고조파 중첩 제어 등)로부터 구형파 제어로 전이하는 것이 있다. 관련되는 기술로서, 특허문헌 1이 있다.

그러나, 상기 제어 장치에서는, 3상 변조 제어나 약한 계자 제어로부터 구형파 제어로 전이할 때, 전동기를 구동하는 인버터 회로의 스위칭 소자의 온(ON) 시간이 갑자기 길어지기 때문에, 전동기에 흐르는 전류가 왜곡되어 전동기의 토크가 급변하여 전동기에 접속되는 부하에 쇼크를 부여해버릴 우려가 있다.

그래서, 전동기의 다른 제어 장치로서, 전동기의 토크나 회전 속도와 스위칭 소자를 구동하는 구동 신호의 대응 관계를 나타내는 맵을 참조하여, 목표 토크나 목표 회전 속도에 대응하는 구동 신호를 구하고, 그 구한 구동 신호에 의해 전동기를 구동시키는 것이 있다. 관련되는 기술로서, 특허문헌 2가 있다.

일본공개특허공보 2018-64313호 일본공개특허공보 2013-215041호

그러나, 상기 다른 제어 장치에서는, 전동기의 출력이 높아져도 토크가 급변하지 않도록 맵의 값을 보간할 필요가 있기 때문에, 연산 부하가 증대할 우려가 있다.

본 발명의 일 측면에 따른 목적은, 전동기의 제어 장치에 있어서, 전동기의 출력의 변화에 수반하는 전동기의 토크의 변동을 억제하면서, 연산 부하를 억제하는 것이다.

본 발명에 따른 하나의 형태인 전동기의 제어 장치는, 인버터 회로와, 제어 회로를 구비한다.

인버터 회로는, 제1 변조파가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 제1 변조파에 따른 듀티비(比)로 반복하여 온, 오프하고, 제1 변조파가 반송파의 최소값 또는 최대값인 경우, 상시 온 또는 상시 오프하는 제1 스위칭 소자와, 제2 변조파가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 제2 변조파에 따른 듀티비로 반복하여 온, 오프하고, 제2 변조파가 반송파의 최소값 또는 최대값인 경우, 상시 온 또는 상시 오프하는 제2 스위칭 소자와, 제3 변조파가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 제3 변조파에 따른 듀티비로 반복하여 온, 오프하고, 제3 변조파가 반송파의 최소값 또는 최대값인 경우, 상시 온 또는 상시 오프하는 제3 스위칭 소자를 구비하고, 제1∼제3 스위칭 소자가 온, 오프함으로써 전동기의 3상에 서로 위상이 상이한 제1∼제3 교류 전압을 인가시켜 전동기를 구동시킨다.

제어 회로는, 제1∼제3 구간으로 이루어지는 전동기의 제어 주기 중, 제1 교류 전압의 피크가 존재하는 제1 구간에 있어서, 전동기의 출력에 따른 제1 변조파를 출력함과 함께 반송파의 최소값 또는 최대값을 제2 및 제3 변조파로서 출력하고, 제2 교류 전압의 피크가 존재하는 제2 구간에 있어서, 전동기의 출력에 따른 제2 변조파를 출력함과 함께 반송파의 최소값 또는 최대값을 제1 및 제3 변조파로서 출력하고, 제3 교류 전압의 피크가 존재하는 제3 구간에 있어서, 전동기의 출력에 따른 제3 변조파를 출력함과 함께 반송파의 최소값 또는 최대값을 제1 및 제2 변조파로서 출력한다.

이에 따라, 전동기의 제어 주기(제1∼제3 구간)에 있어서, 전동기의 출력에 따른 제1∼제3 변조파가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 3상의 스위칭 소자 중 1상의 스위칭 소자를 반복하여 온, 오프시키는 것, 즉, 1상 변조 제어를 행할 수 있다. 또한, 전동기의 제어 주기에 있어서, 전동기의 출력에 따른 제1∼제3 변조파가 반송파의 최소값 또는 최대값인 경우, 3상의 스위칭 소자를 각각 상시 온 또는 상시 오프시키는 것, 즉, 구형파 제어를 행할 수 있다. 또한, 전동기의 제어 주기에 있어서, 제1∼제3 변조파에 따른 듀티비로 스위칭 소자를 온, 오프시킬 수 있기 때문에, 전동기의 출력에 따라서 스위칭 소자의 온 시간을 서서히 변화시킬 수 있다. 그 때문에, 전동기의 출력이 높아져 1상 변조 제어로부터 구형파 제어로 전이해도, 스위칭 소자의 온 시간을 심리스(seamless)로 변화시킬 수 있기 때문에, 전동기에 흐르는 전류의 왜곡을 억제할 수 있어, 토크의 변동을 억제할 수 있다. 또한, 제1∼제3 구간마다, 스위칭 소자를 스위칭시키는 상을 전환하는 것만으로 좋고, 복잡한 연산을 필요로 하지 않기 때문에, 제어 장치의 연산 부하를 억제할 수 있다.

또한, 전동기의 제어 장치는, 전동기의 회전자의 전기각(電氣角)을 검출하는 전기각 검출부를 구비하고, 제어 회로는, 전동기의 출력에 따른 전압 지령값과 전기각 검출부에 의해 검출되는 전기각에 의해 목표 전기각을 산출하는 목표 전기각 산출부와, 목표 전기각이 제1 구간에 들어 있을 때, 인버터 회로의 입력 전압과 전압 지령값을 이용하여 구해지는 변조율을 제1 변조파로 함과 함께 반송파의 최소값 또는 최대값을 제2 및 제3 변조파로 하고, 목표 전기각이 제2 구간에 들어 있을 때, 인버터 회로의 입력 전압과 전압 지령값을 이용하여 구해지는 변조율을 제2 변조파로 함과 함께 반송파의 최소값 또는 최대값을 제1 및 제3 변조파로 하고, 목표 전기각이 제3 구간에 들어 있을 때, 인버터 회로의 입력 전압과 전압 지령값을 이용하여 구해지는 변조율을 제3 변조파로 함과 함께 반송파의 최소값 또는 최대값을 제1 및 제2 변조파로 하는 변조파 생성부를 구비하도록 구성해도 좋다.

또한, 전동기의 제어 장치는, 전동기의 회전자의 전기각을 검출하는 전기각 검출부를 구비하고, 제어 회로는, 전동기의 출력에 따른 전압 지령값과 전기각 검출부에 의해 검출되는 전기각에 의해, 제1 교류 전압에 대응하는 제1 전압 지령값, 제2 교류 전압에 대응하는 제2 전압 지령값 및, 제3 교류 전압에 대응하는 제3 전압 지령값을 산출하는 전압 지령값 산출부와, 제1 전압 지령값의 절대값이 제2 및 제3 전압 지령값의 절대값에 비해 클 때, 인버터 회로의 입력 전압과 전압 지령값을 이용하여 구해지는 변조율을 제1 변조파로 함과 함께 반송파의 최소값 또는 최대값을 제2 및 제3 변조파로 하고, 제2 전압 지령값의 절대값이 제1 및 제3 전압 지령값의 절대값에 비해 클 때, 인버터 회로의 입력 전압과 전압 지령값을 이용하여 구해지는 변조율을 제2 변조파로 함과 함께 반송파의 최소값 또는 최대값을 제1 및 제3 변조파로 하고, 제3 전압 지령값의 절대값이 제1 및 제2 전압 지령값의 절대값에 비해 클 때, 인버터 회로의 입력 전압과 전압 지령값을 이용하여 구해지는 변조율을 제3 변조파로 함과 함께 반송파의 최소값 또는 최대값을 제1 및 제2 변조파로 하는 변조파 생성부를 구비하도록 구성해도 좋다.

또한, 제어 회로는, 다음의 연산 주기에 있어서, 제1 구간으로부터 제2 구간으로의 전환 타이밍, 제2 구간으로부터 제3 구간으로의 전환 타이밍, 또는 제3 구간으로부터 제1 구간으로의 전환 타이밍이 존재하는 경우, 그 전환 타이밍에 다음의 연산 주기의 개시 타이밍을 맞추도록 구성해도 좋다.

이에 따라, 제1 구간으로부터 제2 구간으로의 전환 타이밍, 제2 구간으로부터 제3 구간으로의 전환 타이밍, 또는 제3 구간으로부터 제1 구간으로의 전환 타이밍에 있어서, 제1∼제3 변조파의 각각의 값을 전환할 수 있기 때문에, 스위칭 소자를 온시킬 필요가 없을 때에 스위칭 소자를 온시키거나, 스위칭 소자를 온시킬 필요가 있을 때에 스위칭 소자를 오프시키거나 하는 것을 방지할 수 있고, 전동기에 흐르는 전류에 생기는 왜곡을 보다 억제할 수 있어, 토크의 변동을 더욱 억제할 수 있다.

또한, 제어 회로는, 제1 구간으로부터 제2 구간으로의 전환 타이밍, 제2 구간으로부터 제3 구간으로의 전환 타이밍, 또는 제3 구간으로부터 제1 구간으로의 전환 타이밍에 있어서, 제1∼제3 변조파의 각각의 값의 전환 타이밍이 서로 겹치지 않도록, 제1∼제3 변조파의 각각의 값의 전환 타이밍을 어긋나도록 구성해도 좋다.

이에 따라, 서로 상이한 스위칭 소자가 동시에 온이 되는 것을 회피할 수 있기 때문에, 역극성 펄스(서지 전압)가 생기는 것을 억제할 수 있어, 전자 노이즈를 억제할 수 있다. 그 때문에, 전동기에 흐르는 전류에 생기는 왜곡을 보다 억제할 수 있어, 토크의 변동을 더욱 억제할 수 있다.

또한, 제어 회로는, 다음의 연산 주기에 있어서, 제1 구간으로부터 제2 구간으로의 전환 타이밍, 제2 구간으로부터 제3 구간으로의 전환 타이밍, 또는 제3 구간으로부터 제1 구간으로의 전환 타이밍이 존재하는 경우, 다음의 연산 주기의 개시 타이밍에서 전환 타이밍까지의 전환 시간을 구하고, 그 전환 시간의 역수인 주파수를, 다음의 연산 주기의 개시 타이밍에서 전환 시간이 경과할 때까지의 기간에 있어서의 반송파의 주파수로 설정하도록 구성해도 좋다.

이에 따라, 구동 신호의 듀티비와 소망하는 듀티비의 오차를 작게 할 수 있기 때문에, 전동기에 흐르는 전류에 저차(低次)의 고조파가 올라타는 것을 억제할 수 있어, 토크 리플이나 소음 진동이 증가하는 것을 억제할 수 있다.

본 발명에 의하면, 전동기의 제어 장치에 있어서, 전동기의 출력의 변화에 수반하는 전동기의 토크의 변동을 억제하면서, 연산 부하를 억제할 수 있다.

도 1은 실시 형태의 전동기의 제어 장치의 일 예를 나타내는 도면이다.
도 2는 1상 변조 제어에 있어서 각 상에 인가되는 교류 전압과 각 상에 대응하는 변조파의 일 예를 나타내는 도면이다.
도 3은 1상 변조 제어에 있어서 V상 변조파와 반송파의 비교와 구동 신호의 일 예를 나타내는 도면이다.
도 4는 1상 변조 제어에 있어서 U상 변조파와 반송파의 비교와 구동 신호의 일 예를 나타내는 도면이다.
도 5는 1상 변조 제어에 있어서 W상 변조파와 반송파의 비교와 구동 신호의 일 예를 나타내는 도면이다.
도 6은 구형파 제어에 있어서 각 상에 인가되는 교류 전압과 각 상에 대응하는 변조파의 일 예를 나타내는 도면이다.
도 7은 구형파 제어에 있어서 V상 변조파와 반송파의 비교와 구동 신호의 일 예를 나타내는 도면이다.
도 8은 구형파 제어에 있어서 U상 변조파와 반송파의 비교와 구동 신호의 일 예를 나타내는 도면이다.
도 9는 구형파 제어에 있어서 W상 변조파와 반송파의 비교와 구동 신호의 일 예를 나타내는 도면이다.
도 10은 dq/uvw 변환부의 일 예를 나타내는 도면이다.
도 11은 dq/uvw 변환부의 다른 예를 나타내는 도면이다.
도 12는 변형예 1에 있어서의 dq/uvw 변환부의 동작의 일 예를 나타내는 플로우 차트이다.
도 13은 전환 시간의 설정을 설명하기 위한 도면이다.
도 14는 변형예 2에 있어서의 dq/uvw 변환부의 동작의 일 예를 나타내는 플로우 차트이다.
도 15는 전환 시간의 설정을 설명하기 위한 도면이다.
도 16은 변형예 1에 있어서의 V상 변조파, 반송파 및, 구동 신호의 일 예를 나타내는 도면이다.
도 17은 변형예 3에 있어서의 전동기의 제어 장치의 일 예를 나타내는 도면이다.
도 18은 변형예 3에 있어서의 dq/uvw 변환부의 일 예를 나타내는 도면이다.
도 19는 변형예 3에 있어서의 dq/uvw 변환부의 동작의 일 예를 나타내는 플로우 차트이다.
도 20은 변형예 3에 있어서의 dq/uvw 변환부의 동작의 다른 예를 나타내는 플로우 차트이다.
도 21은 변형예 3에 있어서의 V상 변조파, 반송파 및, 구동 신호의 일 예를 나타내는 도면이다.

(발명을 실시하기 위한 형태)

이하 도면에 기초하여 실시 형태에 대해서 상세를 설명한다.

도 1은, 실시 형태의 전동기의 제어 장치의 일 예를 나타내는 도면이다.

도 1에 나타내는 제어 장치(1)는, 예를 들면, 전동 포크리프트나 플러그 인 하이브리드차 등의 차량에 탑재되는 전동기(M)를 구동하기 위한 제어 장치로서, 인버터 회로(2)와, 제어 회로(3)를 구비한다. 또한, 전동기(M)는, 회전자의 전기각(θ)을 검출하고, 그 검출한 전기각(θ)을 제어 회로(3)에 보내는 전기각 검출부(Sp)(리졸버(resolver) 등)를 구비하고 있는 것으로 한다.

인버터 회로(2)는, 직류 전원(P)으로부터 공급되는 직류 전력에 의해 전동기(M)를 구동하는 것으로서, 전압 센서(Sv)와, 콘덴서(C)와, 스위칭 소자(SW1∼SW6)(IGBT(Insulated Gate Bipolar Transistor) 등)와, 전류 센서(Si1, Si2)를 구비한다. 즉, 콘덴서(C)의 한쪽단이 직류 전원(P)의 정극 단자 및 스위칭 소자(SW1, SW3, SW5)의 각 컬렉터 단자에 접속되고, 콘덴서(C)의 다른 한쪽단이 직류 전원(P)의 음극 단자 및 스위칭 소자(SW2, SW4, SW6)의 각 이미터 단자에 접속되어 있다. 스위칭 소자(SW1)의 이미터 단자와 스위칭 소자(SW2)의 컬렉터 단자의 접속점은 전류 센서(Si1)를 통하여 전동기(M)의 U상의 입력 단자에 접속되어 있다. 스위칭 소자(SW3)의 이미터 단자와 스위칭 소자(SW4)의 컬렉터 단자의 접속점은 전류 센서(Si2)를 통하여 전동기(M)의 V상의 입력 단자에 접속되어 있다. 스위칭 소자(SW5)의 이미터 단자와 스위칭 소자(SW6)의 컬렉터 단자의 접속점은 전동기(M)의 W상의 입력 단자에 접속되어 있다.

전압 센서(Sv)는, 직류 전원(P)으로부터 출력되어 인버터 회로(2)에 입력되는 입력 전압(Vin)을 검출하고, 그 검출한 입력 전압(Vin)을 제어 회로(3)에 보낸다.

콘덴서(C)는, 입력 전압(Vin)을 평활한다.

스위칭 소자(SW1)(제2 스위칭 소자)는, 구동 신호(S1)가 하이 레벨일 때 온하고, 구동 신호(S1)가 로우 레벨일 때 오프한다. 구체적으로는, 스위칭 소자(SW1)는, 전동기(M)의 출력에 따른 U상 변조파(Vu＊)(제2 변조파)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, U상 변조파(Vu＊)에 따른 듀티비의 구동 신호(S1)에 기초하여 반복하여 온, 오프하고, U상 변조파(Vu＊)가 반송파의 최대값인 경우, 구동 신호(S1)의 듀티비가 100[％]이 되어, 상시 온하고, U상 변조파(Vu＊)가 반송파의 최소값인 경우, 구동 신호(S1)의 듀티비가 0[％]이 되어, 상시 오프한다. 또한, U상 변조파(Vu＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 전동기(M)의 출력이 높아짐에 따라, U상 변조파(Vu＊)가 반송파의 최대값에 가까워지면, 구동 신호(S1)의 듀티비가 커지고, U상 변조파(Vu＊)가 반송파의 최소값에 가까워지면, 구동 신호(S1)의 듀티비가 작아지는 것으로 한다. 즉, U상 변조파(Vu＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 전동기(M)의 출력에 따른 듀티비로 스위칭 소자(SW1)가 반복하여 온, 오프한다. 또한, 반송파는, 삼각파, 톱니파(톱니 형상파), 역톱니파 등으로 한다.

스위칭 소자(SW2)(제2 스위칭 소자)는, 구동 신호(S2)가 하이 레벨일 때 온하고, 구동 신호(S2)가 로우 레벨일 때 오프한다. 구체적으로는, 스위칭 소자(SW2)는, U상 변조파(Vu＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, U상 변조파(Vu＊)에 따른 듀티비의 구동 신호(S2)에 기초하여 반복하여 온, 오프하고, U상 변조파(Vu＊)가 반송파의 최대값인 경우, 구동 신호(S2)의 듀티비가 0[％]이 되어, 상시 오프하고, U상 변조파(Vu＊)가 반송파의 최소값인 경우, 구동 신호(S2)의 듀티비가 100[％]이 되어, 상시 온한다. 또한, U상 변조파(Vu＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 전동기(M)의 출력이 높아짐에 따라, U상 변조파(Vu＊)가 반송파의 최대값에 가까워지면, 구동 신호(S2)의 듀티비가 작아지고, U상 변조파(Vu＊)가 반송파의 최소값에 가까워지면, 구동 신호(S2)의 듀티비가 커지는 것으로 한다. 즉, U상 변조파(Vu＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 전동기(M)의 출력에 따른 듀티비로 스위칭 소자(SW2)가 반복하여 온, 오프한다.

스위칭 소자(SW3)(제1 스위칭 소자)는, 구동 신호(S3)가 하이 레벨일 때 온하고, 구동 신호(S3)가 로우 레벨일 때 오프한다. 구체적으로는, 스위칭 소자(SW3)는, 전동기(M)의 출력에 따른 V상 변조파(Vv＊)(제1 변조파)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, V상 변조파(Vv＊)에 따른 듀티비의 구동 신호(S3)에 기초하여 반복하여 온, 오프하고, V상 변조파(Vv＊)가 반송파의 최대값인 경우, 구동 신호(S3)의 듀티비가 100[％]이 되어, 상시 온하고, V상 변조파(Vv＊)가 반송파의 최소값인 경우, 구동 신호(S3)의 듀티비가 0[％]이 되어, 상시 오프한다. 또한, V상 변조파(Vv＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 전동기(M)의 출력이 높아짐에 따라, V상 변조파(Vv＊)가 반송파의 최대값에 가까워지면, 구동 신호(S3)의 듀티비가 커지고, V상 변조파(Vv＊)가 반송파의 최소값에 가까워지면, 구동 신호(S3)의 듀티비가 작아지는 것으로 한다. 즉, V상 변조파(Vv＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 전동기(M)의 출력에 따른 듀티비로 스위칭 소자(SW3)가 반복하여 온, 오프한다.

스위칭 소자(SW4)(제1 스위칭 소자)는, 구동 신호(S4)가 하이 레벨일 때 온하고, 구동 신호(S4)가 로우 레벨일 때 오프한다. 구체적으로는, 스위칭 소자(SW4)는, V상 변조파(Vv＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, V상 변조파(Vv＊)에 따른 듀티비의 구동 신호(S4)에 기초하여 반복하여 온, 오프하고, V상 변조파(Vv＊)가 반송파의 최대값인 경우, 구동 신호(S4)의 듀티비가 0[％]이 되어, 상시 오프하고, V상 변조파(Vv＊)가 반송파의 최소값인 경우, 구동 신호(S4)의 듀티비가 100[％]이 되어, 상시 온한다. 또한, V상 변조파(Vv＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 전동기(M)의 출력이 높아짐에 따라, V상 변조파(Vv＊)가 반송파의 최대값에 가까워지면, 구동 신호(S4)의 듀티비가 작아지고, V상 변조파(Vv＊)가 반송파의 최소값에 가까워지면, 구동 신호(S4)의 듀티비가 커지는 것으로 한다. 즉, V상 변조파(Vv＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 전동기(M)의 출력에 따른 듀티비로 스위칭 소자(SW4)가 반복하여 온, 오프한다.

스위칭 소자(SW5)(제3 스위칭 소자)는, 구동 신호(S5)가 하이 레벨일 때 온하고, 구동 신호(S5)가 로우 레벨일 때 오프한다. 구체적으로는, 스위칭 소자(SW5)는, 전동기(M)의 출력에 따른 W상 변조파(Vw＊)(제3 변조파)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, W상 변조파(Vw＊)에 따른 듀티비의 구동 신호(S5)에 기초하여 반복하여 온, 오프하고, W상 변조파(Vw＊)가 반송파의 최대값인 경우, 구동 신호(S5)의 듀티비가 100[％]이 되어, 상시 온하고, W상 변조파(Vw＊)가 반송파의 최소값인 경우, 구동 신호(S5)의 듀티비가 0[％]이 되어, 상시 오프한다. 또한, W상 변조파(Vw＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 전동기(M)의 출력이 높아짐에 따라, W상 변조파(Vw＊)가 반송파의 최대값에 가까워지면, 구동 신호(S5)의 듀티비가 커지고, W상 변조파(Vw＊)가 반송파의 최소값에 가까워지면, 구동 신호(S5)의 듀티비가 작아지는 것으로 한다. 즉, W상 변조파(Vw＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 전동기(M)의 출력에 따른 듀티비로 스위칭 소자(SW5)가 반복하여 온, 오프한다.

스위칭 소자(SW6)(제3 스위칭 소자)는, 구동 신호(S6)가 하이 레벨일 때 온하고, 구동 신호(S6)가 로우 레벨일 때 오프한다. 구체적으로는, 스위칭 소자(SW6)는, W상 변조파(Vw＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, W상 변조파(Vw＊)에 따른 듀티비의 구동 신호(S6)에 기초하여 반복하여 온, 오프하고, W상 변조파(Vw＊)가 반송파의 최대값인 경우, 구동 신호(S6)의 듀티비가 0[％]이 되어, 상시 오프하고, W상 변조파(Vw＊)가 반송파의 최소값인 경우, 구동 신호(S6)의 듀티비가 100[％]이 되어, 상시 온한다. 또한, W상 변조파(Vw＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 전동기(M)의 출력이 높아짐에 따라, W상 변조파(Vw＊)가 반송파의 최대값에 가까워지면, 구동 신호(S6)의 듀티비가 작아지고, W상 변조파(Vw＊)가 반송파의 최소값에 가까워지면, 구동 신호(S6)의 듀티비가 커지는 것으로 한다. 즉, W상 변조파(Vw＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 전동기(M)의 출력에 따른 듀티비로 스위칭 소자(SW6)가 반복하여 온, 오프한다. 또한, 구동 신호(S1∼S6)를 특별히 구별하지 않는 경우, 간단히, 구동 신호 S라고 한다.

스위칭 소자(SW1∼SW6)가 각각 온, 오프함으로써, 직류 전원(P)으로부터 출력되는 직류의 입력 전압(Vin)이, 서로 위상이 120도씩 상이한 제1 교류 전압(Vv), 제2 교류 전압(Vu) 및, 제3 교류 전압(Vw)으로 변환된다. 그리고, 제1 교류 전압(Vv)이 전동기(M)의 V상의 입력 단자에 인가되고, 제2 교류 전압(Vu)이 전동기(M)의 U상의 입력 단자에 인가되고, 제3 교류 전압(Vw)이 전동기(M)의 W상의 입력 단자에 인가됨으로써, 전동기(M)의 회전자가 회전한다.

전류 센서(Si1)는, 홀 소자나 션트 저항(shunt resistor) 등에 의해 구성되고, 전동기(M)의 U상에 흐르는 U상 전류(Iu)를 검출하여 제어 회로(3)에 출력한다. 또한, 전류 센서(Si2)는, 홀 소자나 션트 저항 등에 의해 구성되고, 전동기(M)의 V상에 흐르는 V상 전류(Iv)를 검출하여 제어 회로(3)에 출력한다.

제어 회로(3)는, 드라이브 회로(4)와, 연산부(5)와, 기억부(6)를 구비한다. 또한, 기억부(6)는, RAM(Random Access Memory) 또는 ROM(Read Only Memory) 등에 의해 구성되고, 후술하는, 구간과 U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)의 대응 관계를 나타내는 정보(D1)나 분기 조건과 U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)의 대응 관계를 나타내는 정보(D2) 등을 기억하고 있는 것으로 한다.

드라이브 회로(4)는, IC(Integrated Circuit) 등에 의해 구성되고, 연산부(5)로부터 출력되는 U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)와 반송파를 비교하여, 그 비교 결과에 따른 구동 신호(S1∼S6)를 스위칭 소자(SW1∼SW6)의 각각의 게이트 단자에 출력한다.

예를 들면, 드라이브 회로(4)는, U상 변조파(Vu＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, U상 변조파(Vu＊)가 반송파의 최대값에 가까워짐에 따라, 듀티비가 커지는 구동 신호(S1)를 출력하고, U상 변조파(Vu＊)가 반송파의 최소값에 가까워짐에 따라, 듀티비가 작아지는 구동 신호(S1)를 출력한다. 또한, 드라이브 회로(4)는, U상 변조파(Vu＊)가 반송파의 최대값인 경우, 듀티비가 100[％]인 구동 신호(S1)를 출력하고, U상 변조파(Vu＊)가 반송파의 최소값인 경우, 듀티비가 0[％]인 구동 신호(S1)를 출력한다.

또한, 드라이브 회로(4)는, U상 변조파(Vu＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, U상 변조파(Vu＊)가 반송파의 최대값에 가까워짐에 따라, 듀티비가 작아지는 구동 신호(S2)를 출력하고, U상 변조파(Vu＊)가 반송파의 최소값에 가까워짐에 따라, 듀티비가 커지는 구동 신호(S2)를 출력한다. 또한, 드라이브 회로(4)는, U상 변조파(Vu＊)가 반송파의 최대값인 경우, 듀티비가 0[％]인 구동 신호(S2)를 출력하고, U상 변조파(Vu＊)가 반송파의 최소값인 경우, 듀티비가 100[％]인 구동 신호(S2)를 출력한다.

또한, 드라이브 회로(4)는, V상 변조파(Vv＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, V상 변조파(Vv＊)가 반송파의 최대값에 가까워짐에 따라, 듀티비가 커지는 구동 신호(S3)를 출력하고, V상 변조파(Vv＊)가 반송파의 최소값에 가까워짐에 따라, 듀티비가 작아지는 구동 신호(S3)를 출력한다. 또한, 드라이브 회로(4)는, V상 변조파(Vv＊)가 반송파의 최대값인 경우, 듀티비가 100[％]인 구동 신호(S3)를 출력하고, V상 변조파(Vv＊)가 반송파의 최소값인 경우, 듀티비가 0[％]인 구동 신호(S3)를 출력한다.

또한, 드라이브 회로(4)는, V상 변조파(Vv＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, V상 변조파(Vv＊)가 반송파의 최대값에 가까워짐에 따라, 듀티비가 작아지는 구동 신호(S4)를 출력하고, V상 변조파(Vv＊)가 반송파의 최소값에 가까워짐에 따라, 듀티비가 커지는 구동 신호(S4)를 출력한다. 또한, 드라이브 회로(4)는, V상 변조파(Vv＊)가 반송파의 최대값인 경우, 듀티비가 0[％]인 구동 신호(S4)를 출력하고, V상 변조파(Vv＊)가 반송파의 최소값인 경우, 듀티비가 100[％]인 구동 신호(S4)를 출력한다.

또한, 드라이브 회로(4)는, W상 변조파(Vw＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, W상 변조파(Vw＊)가 반송파의 최대값에 가까워짐에 따라, 듀티비가 커지는 구동 신호(S5)를 출력하고, W상 변조파(Vw＊)가 반송파의 최소값에 가까워짐에 따라, 듀티비가 작아지는 구동 신호(S5)를 출력한다. 또한, 드라이브 회로(4)는, W상 변조파(Vw＊)가 반송파의 최대값인 경우, 듀티비가 100[％]인 구동 신호(S5)를 출력하고, W상 변조파(Vw＊)가 반송파의 최소값인 경우, 듀티비가 0[％]인 구동 신호(S5)를 출력한다.

또한, 드라이브 회로(4)는, W상 변조파(Vw＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, W상 변조파(Vw＊)가 반송파의 최대값에 가까워짐에 따라, 듀티비가 작아지는 구동 신호(S6)를 출력하고, W상 변조파(Vw＊)가 반송파의 최소값에 가까워짐에 따라, 듀티비가 커지는 구동 신호(S6)를 출력한다. 또한, 드라이브 회로(4)는, W상 변조파(Vw＊)가 반송파의 최대값인 경우, 듀티비가 0[％]인 구동 신호(S6)를 출력하고, W상 변조파(Vw＊)가 반송파의 최소값인 경우, 듀티비가 100[％]인 구동 신호(S6)를 출력한다.

또한, 드라이브 회로(4)는, 전동기(M)의 제어 주기(0∼360[deg])에 있어서, 1상 변조 제어 또는 구형파 제어를 행하는 것으로 한다. 1상 변조 제어란, 3상 중 1상의 스위칭 소자를 반복하여 온, 오프시킴과 함께 나머지의 2상의 스위칭 소자를 상시 온 또는 상시 오프시키는 제어로 한다. 또한, 드라이브 회로(4)는, 1상 변조 제어를 행하고 있을 때, 전동기(M)의 제어 주기 중 60도마다, 스위칭 소자를 반복하여 온, 오프시키는 상을 차례(예를 들면, V상, U상, W상의 순서)로 전환하는 것으로 한다. 또한, 구형파 제어란, 3상의 각각의 스위칭 소자를 상시 온 또는 상시 오프시키는 제어로 한다.

연산부(5)는, 마이크로 컴퓨터 등에 의해 구성되고, 속도 연산부(7)와, 감산부(8)와, 토크 제어부(9)와, 토크/전류 지령값 변환부(10)와, 좌표 변환부(11)와, 감산부(12)와, 감산부(13)와, 전류 제어부(14)와, dq/uvw 변환부(15)를 구비한다. 예를 들면, 마이크로 컴퓨터가 기억부(6)에 기억되어 있는 프로그램을 실행함으로써, 속도 연산부(7), 감산부(8), 토크 제어부(9), 토크/전류 지령값 변환부(10), 좌표 변환부(11), 감산부(12), 감산부(13), 전류 제어부(14) 및, dq/uvw 변환부(15)가 실현된다.

속도 연산부(7)는, 전기각 검출부(Sp)에 의해 검출되는 전기각(θ)을 이용하여, 전동기(M)의 회전자의 회전 속도(ω)를 연산한다. 예를 들면, 속도 연산부(7)는, 전기각(θ)을 연산부(5)의 동작 클록으로 제산(除算)함으로써 회전 속도(ω)를 구한다.

감산부(8)는, 외부로부터 입력되는 회전 속도 지령값(ω＊)과 속도 연산부(7)로부터 출력되는 회전 속도(ω)의 차(Δω)를 산출한다.

토크 제어부(9)는, 감산부(8)로부터 출력되는 차(Δω)를 이용하여, 토크 지령값(T＊)을 구한다. 예를 들면, 토크 제어부(9)는, 기억부(6)에 기억되어 있는, 전동기(M)의 회전자의 회전 속도와 전동기(M)의 토크가 서로 대응지어져 있는 정보를 참조하여, 차(Δω)에 상당하는 회전 속도에 대응하는 토크를, 토크 지령값(T＊)으로서 구한다.

토크/전류 지령값 변환부(10)는, 토크 제어부(9)로부터 출력되는 토크 지령값(T＊)을, d축 전류 지령값(Id＊) 및 q축 전류 지령값(Iq＊)으로 변환한다. 예를 들면, 토크/전류 지령값 변환부(10)는, 기억부(6)에 기억되어 있는, 전동기(M)의 토크와 d축 전류 지령값(Id＊) 및 q축 전류 지령값(Iq＊)이 서로 대응지어져 있는 정보를 참조하여, 토크 지령값(T＊)에 상당하는 토크에 대응하는 d축 전류 지령값(Id＊) 및 q축 전류 지령값(Iq＊)을 구한다.

좌표 변환부(11)는, 전류 센서(Si1)에 의해 검출되는 U상 전류(Iu) 및 전류 센서(Si2)에 의해 검출되는 V상 전류(Iv)를 이용하여, 전동기(M)의 W상에 흐르는 W상 전류(Iw)를 구한다. 또한, 좌표 변환부(11)는, 전기각 검출부(Sp)에 의해 검출되는 전기각(θ)을 이용하여, U상 전류(Iu), V상 전류(Iv) 및, W상 전류(Iw)를 d축 전류(Id)(약한 계자를 발생시키기 위한 전류 성분) 및 q축 전류(Iq)(토크를 발생시키기 위한 전류 성분)로 변환한다.

또한, 전류 센서(Si1, Si2)에 의해 검출되는 전류는, U상 전류(Iu) 및 V상 전류(Iv)의 조합에 한정되지 않고, V상 전류(Iv) 및 W상 전류(Iw)의 조합, 또는, U상 전류(Iu) 및 W상 전류(Iw)의 조합이어도 좋다. 전류 센서(Si1, Si2)에 의해 V상 전류(Iv) 및 W상 전류(Iw)가 검출되는 경우, 좌표 변환부(11)는, V상 전류(Iv) 및 W상 전류(Iw)를 이용하여, U상 전류(Iu)를 구한다. 또한, 전류 센서(Si1, Si2)에 의해 U상 전류(Iu) 및 W상 전류(Iw)가 검출되는 경우, 좌표 변환부(11)는, U상 전류(Iu) 및 W상 전류(Iw)를 이용하여, V상 전류(Iv)를 구한다.

또한, 인버터 회로(2)에 있어서, 전류 센서(Si1, Si2) 외에, 전동기(M)의 W상에 흐르는 전류를 검출하는 전류 센서(Si3)를 추가로 구비하는 경우, 좌표 변환부(11)는, 전기각 검출부(Sp)에 의해 검출되는 전기각(θ)을 이용하여, 전류 센서(Si1∼Si3)에 의해 검출되는 U상 전류(Iu), V상 전류(Iv) 및, W상 전류(Iw)를 d축 전류(Id) 및 q축 전류(Iq)로 변환하도록 구성해도 좋다.

감산부(12)는, 토크/전류 지령값 변환부(10)로부터 출력되는 d축 전류 지령값(Id＊)과, 좌표 변환부(11)로부터 출력되는 d축 전류(Id)의 차(ΔId)를 산출한다.

감산부(13)는, 토크/전류 지령값 변환부(10)로부터 출력되는 q축 전류 지령값(Iq＊)과, 좌표 변환부(11)로부터 출력되는 q축 전류(Iq)의 차(ΔIq)를 산출한다.

전류 제어부(14)는, 감산부(12)로부터 출력되는 차(ΔId) 및 감산부(13)로부터 출력되는 차(ΔIq)를 이용한 PI(Proportional Integral) 제어에 의해, d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)을 산출한다. 예를 들면, 전류 제어부(14)는, 하기식 1을 이용하여 d축 전압 지령값(Vd＊)을 산출함과 함께, 하기식 2를 이용하여 q축 전압 지령값(Vq＊)을 산출한다. 또한, Kp는 PI 제어의 비례항의 정수로 하고, Ki는 PI 제어의 적분항의 정수로 하고, Lq는 전동기(M)를 구성하는 코일의 q축 인덕턴스로 하고, Ld는 전동기(M)를 구성하는 코일의 d축 인덕턴스로 하고, ω는 전동기(M)의 회전자의 회전 속도로 하고, Ke는 유기 전압 정수로 한다.

d축 전압 지령값(Vd＊)＝Kp×차(ΔId)＋∫(Ki×차(ΔId))－ωLqIq…식 1

q축 전압 지령값(Vq＊)＝Kp×차(ΔIq)＋∫(Ki×차(ΔIq))＋ωLdId＋ωKe…식 2

dq/uvw 변환부(15)는, 전압 센서(Sv)에 의해 검출되는 입력 전압(Vin) 및 전기각 검출부(Sp)에 의해 검출되는 전기각(θ)을 이용하여, d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)을, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)로 변환한다. 또한, 연산부(5)에 의해 연산된 결과(U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊))는, 연산부(5)의 다음의 연산 주기(T)에 있어서, 인버터 회로(2)의 동작에 반영되는 것으로 한다.

여기에서, 도 2(a)는, 전동기(M)의 U상에 인가되는 제2 교류 전압(Vu), 전동기(M)의 V상에 인가되는 제1 교류 전압(Vv) 및, 전동기(M)의 W상에 인가되는 제3 교류 전압(Vw)의 일 예를 나타내는 도면이다. 또한, 도 2(b)는, V상 변조파(Vv＊)의 일 예를 나타내는 도면이다. 또한, 도 2(c)는, U상 변조파(Vu＊)의 일 예를 나타내는 도면이다. 또한, 도 2(d)는, W상 변조파(Vw＊)의 일 예를 나타내는 도면이다. 또한, 도 2(a)∼도 2(d)에 각각 나타내는 2차원 좌표에 있어서, 횡축은, 전동기(M)의 회전자의 전기각(θ)에 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)에 대응하는 위상각(δ)을 가산한 목표 전기각(θv)을 나타내고, 종축은, 전압을 나타내고 있는 것으로 한다. 또한, 도 2(a)에 나타내는 실선은 교류 전압(Vu)을 나타내고, 도 2(a)에 나타내는 파선은 교류 전압(Vv)을 나타내고, 도 2(a)에 나타내는 일점쇄선은 교류 전압(Vw)을 나타내고, 도 2(b)에 나타내는 파선은 V상 변조파(Vv＊)를 나타내고, 도 2(c)에 나타내는 실선은 U상 변조파(Vu＊)를 나타내고, 도 2(d)에 나타내는 일점쇄선은 W상 변조파(Vw＊)를 나타내고 있는 것으로 한다. 또한, 0∼360[deg]의 목표 전기각(θv)의 범위를 전동기(M)의 제어 주기로 한다.

또한, 도 3(a)는, V상 변조파(Vv＊)와 반송파의 비교 결과의 일 예를 나타내는 도면이다. 도 3(b)는, 도 3(a)에 나타내는 비교 결과에 의해 얻어지는 구동 신호(S3)의 일 예를 나타내는 도면이다. 도 3(c)는, 도 3(a)에 나타내는 비교 결과에 의해 얻어지는 구동 신호(S4)의 일 예를 나타내는 도면이다. 또한, 도 3(a)∼도 3(c)에 각각 나타내는 2차원 좌표에 있어서, 횡축은, 전동기(M)의 회전자의 전기각(θ)에 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)에 대응하는 위상각(δ)을 가산한 목표 전기각(θv)을 나타내고, 종축은, 전압을 나타내고 있는 것으로 한다.

또한, 도 4(a)는, U상 변조파(Vu＊)와 반송파의 비교 결과의 일 예를 나타내는 도면이다. 도 4(b)는, 도 4(a)에 나타내는 비교 결과에 의해 얻어지는 구동 신호(S1)의 일 예를 나타내는 도면이다. 도 4(c)는, 도 4(a)에 나타내는 비교 결과에 의해 얻어지는 구동 신호(S2)의 일 예를 나타내는 도면이다. 또한, 도 4(a)∼도 4(c)에 각각 나타내는 2차원 좌표에 있어서, 횡축은, 전동기(M)의 회전자의 전기각(θ)에 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)에 대응하는 위상각(δ)을 가산한 목표 전기각(θv)을 나타내고, 종축은, 전압을 나타내고 있는 것으로 한다.

또한, 도 5(a)는, W상 변조파(Vw＊)와 반송파의 비교 결과의 일 예를 나타내는 도면이다. 도 5(b)는, 도 5(a)에 나타내는 비교 결과에 의해 얻어지는 구동 신호(S5)의 일 예를 나타내는 도면이다. 도 5(c)는, 도 5(a)에 나타내는 비교 결과에 의해 얻어지는 구동 신호(S6)의 일 예를 나타내는 도면이다. 또한, 도 5(a)∼도 5(c)에 각각 나타내는 2차원 좌표에 있어서, 횡축은, 전동기(M)의 회전자의 전기각(θ)에 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)에 대응하는 위상각(δ)을 가산한 목표 전기각(θv)을 나타내고, 종축은, 전압을 나타내고 있는 것으로 한다.

dq/uvw 변환부(15)는, 전동기(M)의 제어 주기 중, 도 2(a)에 나타내는 제1 교류 전압(Vv)의 정측의 피크가 존재하는 제1 구간(0∼60[deg])에 있어서, 도 2(b)에 나타내는 바와 같이, 전동기(M)의 출력(회전 속도(ω)나 d축 전류(Id), q축 전류(Iq))에 따른 변조율(Mref’)(반송파의 최대값(＋1) 이하, 또한, 반송파의 최소값(－1) 이상의 변조율(Mref’))인 V상 변조파(Vv＊)를 생성한다. 또한, 변조율(Mref’)은, 연산부(5)의 연산 주기(T)마다 구해지는 것으로 하고, －1≤변조율(Mref’)≤＋1로 한다. 또한, 전동기(M)의 제어 주기＞연산부(5)의 연산 주기(T)로 한다. 또한, dq/uvw 변환부(15)는, 제1 구간에 있어서, 도 2(c)에 나타내는 바와 같이, 반송파의 최소값과 동일한 값인 U상 변조파(Vu＊)를 생성한다. 또한, dq/uvw 변환부(15)는, 제1 구간에 있어서, 도 2(d)에 나타내는 바와 같이, 반송파의 최소값과 동일한 값인 W상 변조파(Vw＊)를 생성한다. 그리고, 드라이브 회로(4)는, 제1 구간에 있어서, 도 3(a)에 나타내는 바와 같이, 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 V상 변조파(Vv＊)와 반송파를 비교함으로써, 도 3(b)에 나타내는 바와 같이, 하이 레벨과 로우 레벨이 반복되는 구동 신호(S3)를 스위칭 소자(SW3)의 게이트 단자에 출력함과 함께, 도 3(c)에 나타내는 바와 같이, 로우 레벨과 하이 레벨이 반복되는 구동 신호(S4)를 스위칭 소자(SW4)의 게이트 단자에 출력한다. 또한, 드라이브 회로(4)는, 제1 구간에 있어서, 도 4(a)에 나타내는 바와 같이, 반송파의 최소값인 U상 변조파(Vu＊)와 반송파를 비교함으로써, 도 4(b)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S1)를 스위칭 소자(SW1)의 게이트 단자에 출력함과 함께, 도 4(c)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S2)를 스위칭 소자(SW2)의 게이트 단자에 출력한다. 또한, 드라이브 회로(4)는, 제1 구간에 있어서, 도 5(a)에 나타내는 바와 같이, 반송파의 최소값인 W상 변조파(Vw＊)와 반송파를 비교함으로써, 도 5(b)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S5)를 스위칭 소자(SW5)의 게이트 단자에 출력함과 함께, 도 5(c)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S6)를 스위칭 소자(SW6)의 게이트 단자에 출력한다. 이에 따라, 제1 구간에 있어서, 스위칭 소자(SW3, SW4)가 반복하여 온, 오프하고, 스위칭 소자(SW1, SW5)가 상시 오프하고, 스위칭 소자(SW2, SW6)가 상시 온한다. 즉, 제1 구간에 있어서, 변조율(Mref’)이 반송파의 최대값보다 작고, 또한, 최소값보다 큰 경우, 전동기(M)가 1상 변조 제어에 의해 구동된다.

또한, dq/uvw 변환부(15)는, 전동기(M)의 제어 주기 중, 도 2(a)에 나타내는 제2 교류 전압(Vu)의 부측의 피크가 존재하는 제2 구간(60∼120[deg])에 있어서, 도 2(c)에 나타내는 바와 같이, 전동기(M)의 출력에 따른 변조율(Mref’)(반송파의 최대값 이하, 또한, 반송파의 최소값 이상의 변조율(Mref’))인 U상 변조파(Vu＊)를 생성한다. 또한, dq/uvw 변환부(15)는, 제2 구간에 있어서, 도 2(b)에 나타내는 바와 같이, 반송파의 최대값과 동일한 값인 V상 변조파(Vv＊)를 생성한다. 또한, dq/uvw 변환부(15)는, 제2 구간에 있어서, 도 2(d)에 나타내는 바와 같이, 반송파의 최대값과 동일한 값인 W상 변조파(Vw＊)를 생성한다. 그리고, 드라이브 회로(4)는, 제2 구간에 있어서, 도 4(a)에 나타내는 바와 같이, 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 U상 변조파(Vu＊)와 반송파를 비교함으로써, 도 4(b)에 나타내는 바와 같이, 하이 레벨과 로우 레벨이 반복되는 구동 신호(S1)를 스위칭 소자(SW1)의 게이트 단자에 출력함과 함께, 도 4(c)에 나타내는 바와 같이, 로우 레벨과 하이 레벨이 반복되는 구동 신호(S2)를 스위칭 소자(SW2)의 게이트 단자에 출력한다. 또한, 드라이브 회로(4)는, 제2 구간에 있어서, 도 3(a)에 나타내는 바와 같이, 반송파의 최대값인 V상 변조파(Vv＊)와 반송파를 비교함으로써, 도 3(b)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S3)를 스위칭 소자(SW3)의 게이트 단자에 출력함과 함께, 도 3(c)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S4)를 스위칭 소자(SW4)의 게이트 단자에 출력한다. 또한, 드라이브 회로(4)는, 제2 구간에 있어서, 도 5(a)에 나타내는 바와 같이, 반송파의 최대값인 W상 변조파(Vw＊)와 반송파를 비교함으로써, 도 5(b)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S5)를 스위칭 소자(SW5)의 게이트 단자에 출력함과 함께, 도 5(c)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S6)를 스위칭 소자(SW6)의 게이트 단자에 출력한다. 이에 따라, 제2 구간에 있어서, 스위칭 소자(SW1, SW2)가 반복하여 온, 오프하고, 스위칭 소자(SW3, SW5)가 상시 온하고, 스위칭 소자(SW4, SW6)가 상시 오프한다. 즉, 제2 구간에 있어서, 변조율(Mref’)이 반송파의 최대값보다 작고, 또한, 최소값보다 큰 경우, 전동기(M)가 1상 변조 제어에 의해 구동된다.

또한, dq/uvw 변환부(15)는, 전동기(M)의 제어 주기 중, 도 2(a)에 나타내는 제3 교류 전압(Vw)의 정측의 피크가 존재하는 제3 구간(120∼180[deg])에 있어서, 도 2(d)에 나타내는 바와 같이, 전동기(M)의 출력에 따른 변조율(Mref’)(반송파의 최대값 이하, 또한, 반송파의 최소값 이상의 변조율(Mref’))인 W상 변조파(Vw＊)를 생성한다. 또한, dq/uvw 변환부(15)는, 제3 구간에 있어서, 도 2(b)에 나타내는 바와 같이, 반송파의 최소값과 동일한 값인 V상 변조파(Vv＊)를 생성한다. 또한, dq/uvw 변환부(15)는, 제3 구간에 있어서, 도 2(c)에 나타내는 바와 같이, 반송파의 최소값과 동일한 값인 U상 변조파(Vu＊)를 생성한다. 그리고, 드라이브 회로(4)는, 제3 구간에 있어서, 도 5(a)에 나타내는 바와 같이, 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 W상 변조파(Vw＊)와 반송파를 비교함으로써, 도 5(b)에 나타내는 바와 같이, 하이 레벨과 로우 레벨이 반복되는 구동 신호(S5)를 스위칭 소자(SW5)의 게이트 단자에 출력함과 함께, 도 5(c)에 나타내는 바와 같이, 로우 레벨과 하이 레벨이 반복되는 구동 신호(S6)를 스위칭 소자(SW6)의 게이트 단자에 출력한다. 또한, 드라이브 회로(4)는, 제3 구간에 있어서, 도 3(a)에 나타내는 바와 같이, 반송파의 최소값인 V상 변조파(Vv＊)와 반송파를 비교함으로써, 도 3(b)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S3)를 스위칭 소자(SW3)의 게이트 단자에 출력함과 함께, 도 3(c)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S4)를 스위칭 소자(SW4)의 게이트 단자에 출력한다. 또한, 드라이브 회로(4)는, 제3 구간에 있어서, 도 4(a)에 나타내는 바와 같이, 반송파의 최소값인 U상 변조파(Vu＊)와 반송파를 비교함으로써, 도 4(b)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S1)를 스위칭 소자(SW1)의 게이트 단자에 출력함과 함께, 도 4(c)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S2)를 스위칭 소자(SW2)의 게이트 단자에 출력한다. 이에 따라, 제3 구간에 있어서, 스위칭 소자(SW5, SW6)가 반복하여 온, 오프하고, 스위칭 소자(SW1, SW3)가 상시 오프하고, 스위칭 소자(SW2, SW4)가 상시 온한다. 즉, 제3 구간에 있어서, 변조율(Mref’)이 반송파의 최대값보다 작고, 또한, 최소값보다 큰 경우, 전동기(M)가 1상 변조 제어에 의해 구동된다.

이와 같이, dq/uvw 변환부(15)는, 전동기(M)의 제어 주기의 반주기(0∼180[deg])에 있어서, 변조율(Mref’)이 반송파의 최대값보다 작고, 또한, 최소값보다 큰 경우, 전동기(M)가 1상 변조 제어에 의해 구동된다. 또한, dq/uvw 변환부(15)는, 전동기(M)의 제어 주기의 나머지의 반주기(제1 구간(180∼240[deg]), 제2 구간(240∼300[deg]), 제3 구간(300∼360[deg]))에 있어서도, 변조율(Mref’)이 반송파의 최대값보다 작고, 또한, 최소값보다 큰 경우, 전동기(M)를 1상 변조 제어에 의해 구동한다.

또한, 도 6(a)는, 제2 교류 전압(Vu), 제1 교류 전압(Vv) 및, 제3 교류 전압(Vw)의 일 예를 나타내는 도면이다. 또한, 도 6(b)는, V상 변조파(Vv＊)의 일 예를 나타내는 도면이다. 또한, 도 6(c)는, U상 변조파(Vu＊)의 일 예를 나타내는 도면이다. 또한, 도 6(d)는, W상 변조파(Vw＊)의 일 예를 나타내는 도면이다. 또한, 도 6(a)∼도 6(d)에 각각 나타내는 2차원 좌표에 있어서, 횡축은, 전동기(M)의 회전자의 전기각(θ)에 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)에 대응하는 위상각(δ)을 가산한 목표 전기각(θv)을 나타내고, 종축은, 전압을 나타내고 있는 것으로 한다. 또한, 도 6(a)에 나타내는 실선은 교류 전압(Vu)을 나타내고, 도 6(a)에 나타내는 파선은 교류 전압(Vv)을 나타내고, 도 6(a)에 나타내는 일점쇄선은 교류 전압(Vw)을 나타내고, 도 6(b)에 나타내는 파선은 V상 변조파(Vv＊)를 나타내고, 도 6(c)에 나타내는 실선은 U상 변조파(Vu＊)를 나타내고, 도 6(d)에 나타내는 일점쇄선은 W상 변조파(Vw＊)를 나타내고 있는 것으로 한다. 또한, 0∼360[deg]의 목표 전기각(θv)의 범위를 전동기(M)의 제어 주기로 한다.

또한, 도 7(a)는, V상 변조파(Vv＊)와 반송파의 비교 결과의 일 예를 나타내는 도면이다. 도 7(b)는, 도 7(a)에 나타내는 비교 결과에 의해 얻어지는 구동 신호(S3)의 일 예를 나타내는 도면이다. 도 7(c)는, 도 7(a)에 나타내는 비교 결과에 의해 얻어지는 구동 신호(S4)의 일 예를 나타내는 도면이다. 또한, 도 7(a)∼도 7(c)에 각각 나타내는 2차원 좌표에 있어서, 횡축은, 전동기(M)의 회전자의 전기각(θ)에 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)에 대응하는 위상각(δ)을 가산한 목표 전기각(θv)을 나타내고, 종축은, 전압을 나타내고 있는 것으로 한다.

또한, 도 8(a)는, U상 변조파(Vu＊)와 반송파의 비교 결과의 일 예를 나타내는 도면이다. 도 8(b)는, 도 8(a)에 나타내는 비교 결과에 의해 얻어지는 구동 신호(S1)의 일 예를 나타내는 도면이다. 도 8(c)는, 도 8(a)에 나타내는 비교 결과에 의해 얻어지는 구동 신호(S2)의 일 예를 나타내는 도면이다. 또한, 도 8(a)∼도 8(c)에 각각 나타내는 2차원 좌표에 있어서, 횡축은, 전동기(M)의 회전자의 전기각(θ)에 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)에 대응하는 위상각(δ)을 가산한 목표 전기각(θv)을 나타내고, 종축은, 전압을 나타내고 있는 것으로 한다.

또한, 도 9(a)는, W상 변조파(Vw＊)와 반송파의 비교 결과의 일 예를 나타내는 도면이다. 도 9(b)는, 도 9(a)에 나타내는 비교 결과에 의해 얻어지는 구동 신호(S5)의 일 예를 나타내는 도면이다. 도 9(c)는, 도 9(a)에 나타내는 비교 결과에 의해 얻어지는 구동 신호(S6)의 일 예를 나타내는 도면이다. 또한, 도 9(a)∼도 9(c)에 각각 나타내는 2차원 좌표에 있어서, 횡축은, 전동기(M)의 회전자의 전기각(θ)에 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)에 대응하는 위상각(δ)을 가산한 목표 전기각(θv)을 나타내고, 종축은, 전압을 나타내고 있는 것으로 한다.

dq/uvw 변환부(15)는, 전동기(M)의 제어 주기 중, 도 6(a)에 나타내는 제1 교류 전압(Vv)의 정측의 피크가 존재하는 제1 구간(0∼60[deg])에 있어서, 도 6(b)에 나타내는 바와 같이, 전동기(M)의 출력에 따른 변조율(Mref’)(반송파의 최대값(＋1))인 V상 변조파(Vv＊)를 생성한다. 또한, dq/uvw 변환부(15)는, 제1 구간에 있어서, 도 6(c)에 나타내는 바와 같이, 반송파의 최소값(－1)과 동일한 값인 U상 변조파(Vu＊)를 생성한다. 또한, dq/uvw 변환부(15)는, 제1 구간에 있어서, 도 6(d)에 나타내는 바와 같이, 반송파의 최소값과 동일한 값인 W상 변조파(Vw＊)를 생성한다. 그리고, 드라이브 회로(4)는, 제1 구간에 있어서, 도 7(a)에 나타내는 바와 같이, 반송파의 최대값인 V상 변조파(Vv＊)와 반송파를 비교함으로써, 도 7(b)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S3)를 스위칭 소자(SW3)의 게이트 단자에 출력함과 함께, 도 7(c)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S4)를 스위칭 소자(SW4)의 게이트 단자에 출력한다. 또한, 드라이브 회로(4)는, 제1 구간에 있어서, 도 8(a)에 나타내는 바와 같이, 반송파의 최소값인 U상 변조파(Vu＊)와 반송파를 비교함으로써, 도 8(b)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S1)를 스위칭 소자(SW1)의 게이트 단자에 출력함과 함께, 도 8(c)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S2)를 스위칭 소자(SW2)의 게이트 단자에 출력한다. 또한, 드라이브 회로(4)는, 제1 구간에 있어서, 도 9(a)에 나타내는 바와 같이, 반송파의 최소값인 W상 변조파(Vw＊)와 반송파를 비교함으로써, 도 9(b)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S5)를 스위칭 소자(SW5)의 게이트 단자에 출력함과 함께, 도 9(c)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S6)를 스위칭 소자(SW6)의 게이트 단자에 출력한다. 이에 따라, 제1 구간에 있어서, 스위칭 소자(SW2, SW3, SW6)가 상시 온하고, 스위칭 소자(SW1, SW4, SW5)가 상시 오프한다. 즉, 제1 구간에 있어서, 변조율(Mref’)이 반송파의 최대값인 경우, 전동기(M)가 구형파 제어에 의해 구동된다.

또한, dq/uvw 변환부(15)는, 전동기(M)의 제어 주기 중, 도 6(a)에 나타내는 제2 교류 전압(Vu)의 부측의 피크가 존재하는 제2 구간(60∼120[deg])에 있어서, 도 6(c)에 나타내는 바와 같이, 전동기(M)의 출력에 따른 변조율(Mref’)(반송파의 최소값)인 U상 변조파(Vu＊)를 생성한다. 또한, dq/uvw 변환부(15)는, 제2 구간에 있어서, 도 6(b)에 나타내는 바와 같이, 반송파의 최대값과 동일한 값인 V상 변조파(Vv＊)를 생성한다. 또한, dq/uvw 변환부(15)는, 제2 구간에 있어서, 도 6(d)에 나타내는 바와 같이, 반송파의 최대값과 동일한 값인 W상 변조파(Vw＊)를 생성한다. 그리고, 드라이브 회로(4)는, 제2 구간에 있어서, 도 8(a)에 나타내는 바와 같이, 반송파의 최소값인 U상 변조파(Vu＊)와 반송파를 비교함으로써, 도 8(b)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S1)를 스위칭 소자(SW1)의 게이트 단자에 출력함과 함께, 도 8(c)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S2)를 스위칭 소자(SW2)의 게이트 단자에 출력한다. 또한, 드라이브 회로(4)는, 제2 구간에 있어서, 도 7(a)에 나타내는 바와 같이, 반송파의 최대값인 V상 변조파(Vv＊)와 반송파를 비교함으로써, 도 7(b)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S3)를 스위칭 소자(SW3)의 게이트 단자에 출력함과 함께, 도 7(c)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S4)를 스위칭 소자(SW4)의 게이트 단자에 출력한다. 또한, 드라이브 회로(4)는, 제2 구간에 있어서, 도 9(a)에 나타내는 바와 같이, 반송파의 최대값인 W상 변조파(Vw＊)와 반송파를 비교함으로써, 도 9(b)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S5)를 스위칭 소자(SW5)의 게이트 단자에 출력함과 함께, 도 9(c)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S6)를 스위칭 소자(SW6)의 게이트 단자에 출력한다. 이에 따라, 제2 구간에 있어서, 스위칭 소자(SW2, SW3, SW5)가 상시 온하고, 스위칭 소자(SW1, SW4, SW6)가 상시 오프한다. 즉, 제2 구간에 있어서, 변조율(Mref’)이 반송파의 최소값인 경우, 전동기(M)가 구형파 제어에 의해 구동된다.

또한, dq/uvw 변환부(15)는, 전동기(M)의 제어 주기 중, 도 6(a)에 나타내는 제3 교류 전압(Vw)의 정측의 피크가 존재하는 제3 구간(120∼180[deg])에 있어서, 도 6(d)에 나타내는 바와 같이, 전동기(M)의 출력에 따른 변조율(Mref’)(반송파의 최대값)인 W상 변조파(Vw＊)를 생성한다. 또한, dq/uvw 변환부(15)는, 제3 구간에 있어서, 도 6(b)에 나타내는 바와 같이, 반송파의 최소값과 동일한 값인 V상 변조파(Vv＊)를 생성한다. 또한, dq/uvw 변환부(15)는, 제3 구간에 있어서, 도 6(c)에 나타내는 바와 같이, 반송파의 최소값과 동일한 값인 U상 변조파(Vu＊)를 생성한다. 그리고, 드라이브 회로(4)는, 제3 구간에 있어서, 도 9(a)에 나타내는 바와 같이, 반송파의 최대값인 W상 변조파(Vw＊)와 반송파를 비교함으로써, 도 9(b)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S5)를 스위칭 소자(SW5)의 게이트 단자에 출력함과 함께, 도 9(c)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S6)를 스위칭 소자(SW6)의 게이트 단자에 출력한다. 또한, 드라이브 회로(4)는, 제3 구간에 있어서, 도 7(a)에 나타내는 바와 같이, 반송파의 최소값인 V상 변조파(Vv＊)와 반송파를 비교함으로써, 도 7(b)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S3)를 스위칭 소자(SW3)의 게이트 단자에 출력함과 함께, 도 7(c)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S4)를 스위칭 소자(SW4)의 게이트 단자에 출력한다. 또한, 드라이브 회로(4)는, 제3 구간에 있어서, 도 8(a)에 나타내는 바와 같이, 반송파의 최소값인 U상 변조파(Vu＊)와 반송파를 비교함으로써, 도 8(b)에 나타내는 바와 같이, 로우 레벨의 구동 신호(S1)를 스위칭 소자(SW1)의 게이트 단자에 출력함과 함께, 도 8(c)에 나타내는 바와 같이, 하이 레벨의 구동 신호(S2)를 스위칭 소자(SW2)의 게이트 단자에 출력한다. 이에 따라, 제3 구간에 있어서, 스위칭 소자(SW2, SW4, SW5)가 상시 온하고, 스위칭 소자(SW1, SW3, SW6)가 상시 오프한다. 즉, 제3 구간에 있어서, 변조율(Mref’)이 반송파의 최대값인 경우, 전동기(M)가 구형파 제어에 의해 구동된다.

이와 같이, dq/uvw 변환부(15)는, 전동기(M)의 제어 주기의 반주기(0∼180[deg])에 있어서, 변조율(Mref’)이 반송파의 최대값인 경우, 또는, 변조율(Mref’)이 반송파의 최소값인 경우, 전동기(M)가 구형파 제어에 의해 구동된다. 또한, dq/uvw 변환부(15)는, 전동기(M)의 제어 주기의 나머지의 반주기(제1 구간(180∼240[deg]), 제2 구간(240∼300[deg]), 제3 구간(300∼360[deg]))에 있어서도, 변조율(Mref’)이 반송파의 최대값인 경우, 또는, 변조율(Mref’)이 반송파의 최소값인 경우, 전동기(M)를 구형파 제어에 의해 구동한다.

이와 같이, 실시 형태의 전동기(M)의 제어 장치(1)는, 전동기(M)의 제어 주기 중, 제1 교류 전압(Vv)의 피크가 존재하는 제1 구간에 있어서, 전동기(M)의 출력에 따른 V상 변조파(Vv＊)를 출력함과 함께 반송파의 최소값 또는 최대값을 U상 변조파(Vu＊) 및 W상 변조파(Vw＊)로서 출력하고, 제2 교류 전압(Vu)의 피크가 존재하는 제2 구간에 있어서, 전동기(M)의 출력에 따른 U상 변조파(Vu＊)를 출력함과 함께 반송파의 최소값 또는 최대값을 V상 변조파(Vv＊) 및 W상 변조파(Vw＊)로서 출력하고, 제3 교류 전압(Vw)의 피크가 존재하는 제3 구간에 있어서, 전동기(M)의 출력에 따른 W상 변조파(Vw＊)를 출력함과 함께 반송파의 최소값 또는 최대값을 V상 변조파(Vv＊) 및 U상 변조파(Vu＊)로서 출력한다.

이에 따라, 전동기(M)의 제어 주기(제1∼제3 구간)에 있어서, 전동기(M)의 출력에 따른 V상 변조파(Vv＊), U상 변조파(Vu＊) 및, W상 변조파(Vw＊)가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 3상의 스위칭 소자 중 1상의 스위칭 소자를 반복하여 온, 오프시키는 것, 즉, 1상 변조 제어를 행할 수 있다. 또한, 전동기(M)의 제어 주기에 있어서, 전동기(M)의 출력에 따른 V상 변조파(Vv＊), U상 변조파(Vu＊) 및, W상 변조파(Vw＊)가 반송파의 최소값 또는 최대값인 경우, 3상의 스위칭 소자를 각각 상시 온 또는 상시 오프시키는 것, 즉, 구형파 제어를 행할 수 있다. 또한, 전동기(M)의 제어 주기에 있어서, V상 변조파(Vv＊), U상 변조파(Vu＊) 및, W상 변조파(Vw＊)에 따른 듀티비로 스위칭 소자를 온, 오프시킬 수 있기 때문에, 전동기(M)의 출력에 따라서 스위칭 소자의 온 시간을 서서히 변화시킬 수 있다. 그 때문에, 전동기(M)의 출력이 높아져 1상 변조 제어로부터 구형파 제어로 전이해도, 스위칭 소자의 온 시간을 심리스로 변화시킬 수 있기 때문에, 전동기(M)에 흐르는 전류의 왜곡을 억제할 수 있어, 토크의 변동을 억제할 수 있다. 또한, 제1∼제3 구간마다, 스위칭 소자를 스위칭시키는 상을 전환하는 것만으로 좋고, 복잡한 연산을 필요로 하지 않기 때문에, 제어 장치(1)의 연산 부하를 억제할 수 있다.

또한, 실시 형태의 전동기(M)의 제어 장치(1)에 의하면, 3상 변조 제어나 2상 변조 제어를 행하는 전동기의 제어 장치에 비해, 스위칭 소자(SW1∼SW6)의 스위칭 주파수를 높게 할 수 있기 때문에, 스위칭 주파수를 가청역 외로 시프트할 수 있어, 소음 저감을 도모할 수 있다.

도 10(a)는, dq/uvw 변환부(15)의 일 예를 나타내는 도면이다.

도 10(a)에 나타내는 dq/uvw 변환부(15)는, 위상각 계산부(151)와, 가산부(152)와, 변조율 계산부(153)와, 변조율 확장부(154)와, 변조파 생성부(155)를 구비한다.

위상각 계산부(151)는, 전류 제어부(14)로부터 출력되는 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)에 대응하는 위상각(δ)을 계산한다. 예를 들면, 위상각 계산부(151)는, 하기식 3의 계산 결과를, 위상각(δ)으로 한다.

가산부(152)는, 위상각 계산부(151)로부터 출력되는 위상각(δ)과, 전기각 검출부(Sp)로부터 출력되는 전기각(θ)의 가산 결과를, 목표 전기각(θv)으로 한다. 또한, 위상각 계산부(151)와 가산부(152)에 의해 목표 전기각 산출부가 구성되는 것으로 한다. 즉, 목표 전기각 산출부는 전동기(M)의 출력에 따른 d축 전압 지령값(Vd＊), q축 전압 지령값(Vq＊)과 전기각 검출부(Sp)에 의해 검출되는 전기각(θ)에 의해 목표 전기각(θv)을 산출한다.

변조율 계산부(153)는, 전압 센서(Sv)에 의해 검출되는 입력 전압(Vin)과, 전류 제어부(14)로부터 출력되는 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)을 이용하여, 변조율(Mref)을 계산한다. 예를 들면, 변조율 계산부(153)는, 하기식 4의 계산 결과를, 변조율(Mref)로 한다. 또한, 0≤Mref≤1로 한다.

변조율 확장부(154)는, 변조율 계산부(153)로부터 출력되는 변조율(Mref)을 확장함으로써 변조율(Mref’)을 구한다. 예를 들면, 변조율 확장부(154)는, 하기식 5의 계산 결과를, 변조율(Mref’)로 한다. 또한, －1≤Mref’≤＋1로 한다.

Mref’＝2×Mref－1 …식 5

변조파 생성부(155)는, 가산부(152)로부터 출력되는 목표 전기각(θv)과, 변조율 확장부(154)로부터 출력되는 변조율(Mref’)을 이용하여, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)를 생성한다. 예를 들면, 변조파 생성부(155)는, 기억부(6)에 기억되어 있는 정보(D1)를 참조하여, 가산부(152)로부터 출력되는 목표 전기각(θv)에 대응하는 U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)를 구한다.

도 10(b)는, 정보(D1)의 일 예를 나타내는 도면이다.

도 10(b)에 나타내는 정보(D1)에서는, 제1 구간인 「0∼60[deg]」와, U상 변조파(Vu＊)인 「－1(반송파의 최소값)」과, V상 변조파(Vv＊)인 「Mref’」와, W상 변조파(Vw＊)인 「－1」이 서로 대응지어져 있다. 또한, 제2 구간인 「60∼120[deg]」와, U상 변조파(Vu＊)인 「Mref’」와, V상 변조파(Vv＊)인 「＋1(반송파의 최대값)」과, W상 변조파(Vw＊)인 「＋1」이 서로 대응지어져 있다. 또한, 제3 구간인 「120∼180[deg]」와, U상 변조파(Vu＊)인 「－1」과, V상 변조파(Vv＊)인 「－1」과, W상 변조파(Vw＊)인 「Mref’」가 서로 대응지어져 있다. 또한, 제1 구간인 「180∼240[deg]」와, U상 변조파(Vu＊)인 「＋1」과, V상 변조파(Vv＊)인 「Mref’」와, W상 변조파(Vw＊)인 「＋1」이 서로 대응지어져 있다. 또한, 제2 구간인 「240∼300[deg]」와, U상 변조파(Vu＊)인 「Mref’」와, V상 변조파(Vv＊)인 「－1」과, W상 변조파(Vw＊)인 「－1」이 서로 대응지어져 있다. 또한, 제3 구간인 「300∼360[deg]」와, U상 변조파(Vu＊)인 「＋1」과, V상 변조파(Vv＊)인 「＋1」과, W상 변조파(Vw＊)인 「Mref’」가 서로 대응지어져 있다.

예를 들면, 변조파 생성부(155)는, 목표 전기각(θv)(54[deg])이 제1 구간(0∼60[deg])에 들어 있는 경우, U상 변조파(Vu＊)로서 「－1」을 출력함과 함께, V상 변조파(Vv＊)로서 「Mref’」를 출력함과 함께, W상 변조파(Vw＊)로서 「－1」을 출력한다. 이에 따라, Mref’가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 제1 구간에 있어서, 스위칭 소자(SW3, SW4)가 반복하여 온, 오프하고, 스위칭 소자(SW1)가 상시 오프하고, 스위칭 소자(SW2)가 상시 온하고, 스위칭 소자(SW5)가 상시 오프하고, 스위칭 소자(SW6)가 상시 온한다. 또한, Mref’가 반송파의 최대값인 경우, 제1 구간에 있어서, 스위칭 소자(SW3)가 상시 온하고, 스위칭 소자(SW4)가 상시 오프하고, 스위칭 소자(SW1)가 상시 오프하고, 스위칭 소자(SW2)가 상시 온하고, 스위칭 소자(SW5)가 상시 오프하고, 스위칭 소자(SW6)가 상시 온한다.

또한, 변조파 생성부(155)는, 목표 전기각(θv)(108[deg])이 제2 구간(60∼120[deg])에 들어 있는 경우, U상 변조파(Vu＊)로서 「Mref’」를 출력함과 함께, V상 변조파(Vv＊)로서 「＋1」을 출력함과 함께, W상 변조파(Vw＊)로서 「＋1」을 출력한다. 이에 따라, Mref’가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 제2 구간에 있어서, 스위칭 소자(SW1, SW2)가 반복하여 온, 오프하고, 스위칭 소자(SW3)가 상시 온하고, 스위칭 소자(SW4)가 상시 오프하고, 스위칭 소자(SW5)가 상시 온하고, 스위칭 소자(SW6)가 상시 오프한다. 또한, Mref’가 반송파의 최소값인 경우, 제2 구간에 있어서, 스위칭 소자(SW1)가 상시 오프하고, 스위칭 소자(SW2)가 상시 온하고, 스위칭 소자(SW3)가 상시 온하고, 스위칭 소자(SW4)가 상시 오프하고, 스위칭 소자(SW5)가 상시 온하고, 스위칭 소자(SW6)가 상시 오프한다.

또한, 변조파 생성부(155)는, 목표 전기각(θv)(162[deg])이 제3 구간(120∼180[deg])에 들어 있는 경우, U상 변조파(Vu＊)로서 「－1」을 출력함과 함께, V상 변조파(Vv＊)로서 「－1」을 출력함과 함께, W상 변조파(Vw＊)로서 「Mref’」를 출력한다. 이에 따라, Mref’가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 제3 구간에 있어서, 스위칭 소자(SW5, SW6)가 반복하여 온, 오프하고, 스위칭 소자(SW3)가 상시 오프하고, 스위칭 소자(SW4)가 상시 온하고, 스위칭 소자(SW1)가 상시 오프하고, 스위칭 소자(SW2)가 상시 온한다. 또한, Mref’가 반송파의 최대값인 경우, 제3 구간에 있어서, 스위칭 소자(SW5)가 상시 온하고, 스위칭 소자(SW6)가 상시 오프하고, 스위칭 소자(SW3)가 상시 오프하고, 스위칭 소자(SW4)가 상시 온하고, 스위칭 소자(SW1)가 상시 오프하고, 스위칭 소자(SW2)가 상시 온한다.

즉, 도 10(a)에 나타내는 dq/uvw 변환부(15)에 의하면, 제1 구간에 있어서, 전동기(M)의 출력에 따른 변조율(Mref’)을 V상 변조파(Vv＊)로서 출력함과 함께 반송파의 최소값 또는 최대값을 U상 변조파(Vu＊) 및 W상 변조파(Vw＊)로서 출력하고, 제2 구간에 있어서, 전동기(M)의 출력에 따른 변조율(Mref’)을 U상 변조파(Vu＊)로서 출력함과 함께 반송파의 최소값 또는 최대값을 V상 변조파(Vv＊) 및 W상 변조파(Vw＊)로서 출력하고, 제3 구간에 있어서, 전동기(M)의 출력에 따른 변조율(Mref’)을 W상 변조파(Vw＊)로서 출력함과 함께 반송파의 최소값 또는 최대값을 V상 변조파(Vv＊) 및 U상 변조파(Vu＊)로서 출력할 수 있다.

도 11(a)는, dq/uvw 변환부(15)의 다른 예를 나타내는 도면이다.

도 11(a)에 나타내는 dq/uvw 변환부(15)는, 2상 3상 변환부(156)와 변조파 생성부(157)를 구비한다.

2상 3상 변환부(156)(전압 지령값 산출부)는, 전기각 검출부(Sp)로부터 출력되는 전기각(θ)을 이용하여, 전류 제어부(14)로부터 출력되는 전동기(M)의 출력에 따른 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)을, 제2 교류 전압(Vu)에 대응하는 U상 전압 지령값(Vu＊＊)(제2 전압 지령값), 제1 교류 전압(Vv)에 대응하는 V상 전압 지령값(Vv＊＊)(제1 전압 지령값) 및, 제3 교류 전압(Vw)에 대응하는 W상 전압 지령값(Vw＊＊)(제3 전압 지령값)으로 변환한다. 예를 들면, 2상 3상 변환부(156)는, 하기식 6에 나타내는 변환 행렬(C)을 이용하여, d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)을, U상 전압 지령값(Vu＊＊), V상 전압 지령값(Vv＊＊) 및, W상 전압 지령값(Vw＊＊)으로 변환한다.

변조파 생성부(157)는, 전압 센서(Sv)에 의해 검출되는 입력 전압(Vin)과, 전류 제어부(14)로부터 출력되는 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)과, 2상 3상 변환부(156)로부터 출력되는 U상 전압 지령값(Vu＊＊), V상 전압 지령값(Vv＊＊) 및, W상 전압 지령값(Vw＊＊)을 이용하여, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)를 연산한다. 예를 들면, 변조파 생성부(157)는, 상기식 3을 계산함으로써 위상각(δ)을 구하고, 그 위상각(δ)과 전기각 검출부(Sp)로부터 출력되는 전기각(θ)의 가산 결과를 목표 전기각(θv)으로 하고, 상기식 4를 계산함으로써 변조율(Mref)을 구하고, 상기식 5를 계산함으로써 변조율(Mref’)을 구한다. 또한, 변조파 생성부(157)는, 기억부(6)에 기억되어 있는 정보(D2)를 참조하여, 2상 3상 변환부(156)로부터 출력되는 U상 전압 지령값(Vu＊＊), V상 전압 지령값(Vv＊＊) 및, W상 전압 지령값(Vw＊＊)에 의해 구해지는 분기 조건에 대응하는 U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)를 구한다.

도 11(b)는, 정보(D2)의 일 예를 나타내는 도면이다.

도 11(b)에 나타내는 정보(D2)에서는, 「V상 전압 지령값(Vv＊＊)의 절대값이 U상 전압 지령값(Vu＊＊)의 절대값 및 W상 전압 지령값(Vw＊＊)의 절대값보다 큰 경우이고, 또한, V상 전압 지령값(Vv＊＊)이 제로 이상인 경우」라는 분기 조건과, U상 변조파(Vu＊)인 「－1(반송파의 최소값)」과, V상 변조파(Vv＊)인 「Mref’」와, W상 변조파(Vw＊)인 「－1」이 서로 대응지어져 있다. 또한, 「U상 전압 지령값(Vu＊＊)의 절대값이 V상 전압 지령값(Vv＊＊)의 절대값 및 W상 전압 지령값(Vw＊＊)의 절대값보다 큰 경우이고, 또한, U상 전압 지령값(Vu＊＊)이 제로 이상인 경우」라는 분기 조건과, U상 변조파(Vu＊)인 「Mref’」와, V상 변조파(Vv＊)인 「＋1(반송파의 최대값)」과, W상 변조파(Vw＊)인 「＋1」이 서로 대응지어져 있다. 또한, 「W상 전압 지령값(Vw＊＊)의 절대값이 V상 전압 지령값(Vv＊＊)의 절대값 및 U상 전압 지령값(Vu＊＊)의 절대값보다 큰 경우이고, 또한, W상 전압 지령값(Vw＊＊)이 제로 이상인 경우」라는 분기 조건과, U상 변조파(Vu＊)인 「－1」과, V상 변조파(Vv＊)인 「－1」과, W상 변조파(Vw＊)인 「Mref’」가 서로 대응지어져 있다. 또한, 「V상 전압 지령값(Vv＊＊)의 절대값이 U상 전압 지령값(Vu＊＊)의 절대값 및 W상 전압 지령값(Vw＊＊)의 절대값보다 큰 경우이고, 또한, V상 전압 지령값(Vv＊＊)이 제로보다 작은 경우」라는 분기 조건과, U상 변조파(Vu＊)인 「＋1」과, V상 변조파(Vv＊)인 「Mref’」와, W상 변조파(Vw＊)인 「＋1」이 서로 대응지어져 있다. 또한, 「U상 전압 지령값(Vu＊＊)의 절대값이 V상 전압 지령값(Vv＊＊)의 절대값 및 W상 전압 지령값(Vw＊＊)의 절대값보다 큰 경우이고, 또한, U상 전압 지령값(Vu＊＊)이 제로보다 작은 경우」라는 분기 조건과, U상 변조파(Vu＊)인 「Mref’」와, V상 변조파(Vv＊)인 「－1」과, W상 변조파(Vw＊)인 「－1」이 서로 대응지어져 있다. 또한, 「W상 전압 지령값(Vw＊＊)의 절대값이 V상 전압 지령값(Vv＊＊)의 절대값 및 U상 전압 지령값(Vu＊＊)의 절대값보다 큰 경우이고, 또한, W상 전압 지령값(Vw＊＊)이 제로보다 작은 경우」라는 분기 조건과, U상 변조파(Vu＊)인 「＋1」과, V상 변조파(Vv＊)인 「＋1」과, W상 변조파(Vw＊)인 「Mref’」가 서로 대응지어져 있다.

예를 들면, 변조파 생성부(157)는, V상 전압 지령값(Vv＊＊)의 절대값이 U상 전압 지령값(Vu＊＊)의 절대값 및 W상 전압 지령값(Vw＊＊)의 절대값보다 큰 경우이고, 또한, V상 전압 지령값(Vv＊＊)이 제로 이상인 경우, 즉, 목표 전기각(θv)이 제1 구간(0∼60[deg])에 들어 있는 경우, U상 변조파(Vu＊)로서 「－1」을 출력함과 함께, V상 변조파(Vv＊)로서 「Mref’」를 출력함과 함께, W상 변조파(Vw＊)로서 「－1」을 출력한다. 이에 따라, Mref’가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 제1 구간에 있어서, 스위칭 소자(SW3, SW4)가 반복하여 온, 오프하고, 스위칭 소자(SW1)가 상시 오프하고, 스위칭 소자(SW2)가 상시 온하고, 스위칭 소자(SW5)가 상시 오프하고, 스위칭 소자(SW6)가 상시 온한다. 또한, Mref’가 반송파의 최대값인 경우, 제1 구간에 있어서, 스위칭 소자(SW3)가 상시 온하고, 스위칭 소자(SW4)가 상시 오프하고, 스위칭 소자(SW1)가 상시 오프하고, 스위칭 소자(SW2)가 상시 온하고, 스위칭 소자(SW5)가 상시 오프하고, 스위칭 소자(SW6)가 상시 온한다.

또한, 변조파 생성부(157)는, U상 전압 지령값(Vu＊＊)의 절대값이 V상 전압 지령값(Vv＊＊)의 절대값 및 W상 전압 지령값(Vw＊＊)의 절대값보다 큰 경우이고, 또한, U상 전압 지령값(Vu＊＊)이 제로 이상인 경우, 즉, 목표 전기각(θv)이 제2 구간(60∼120[deg])에 들어 있는 경우, U상 변조파(Vu＊)로서 「Mref’」를 출력함과 함께, V상 변조파(Vv＊)로서 「＋1」을 출력함과 함께, W상 변조파(Vw＊)로서 「＋1」을 출력한다. 이에 따라, Mref’가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 제2 구간에 있어서, 스위칭 소자(SW1, SW2)가 반복하여 온, 오프하고, 스위칭 소자(SW3)가 상시 온하고, 스위칭 소자(SW4)가 상시 오프하고, 스위칭 소자(SW5)가 상시 온하고, 스위칭 소자(SW6)가 상시 오프한다. 또한, Mref’가 반송파의 최소값인 경우, 제2 구간에 있어서, 스위칭 소자(SW1)가 상시 오프하고, 스위칭 소자(SW2)가 상시 온하고, 스위칭 소자(SW3)가 상시 온하고, 스위칭 소자(SW4)가 상시 오프하고, 스위칭 소자(SW5)가 상시 온하고, 스위칭 소자(SW6)가 상시 오프한다.

또한, 변조파 생성부(157)는, W상 전압 지령값(Vw＊＊)의 절대값이 V상 전압 지령값(Vv＊＊)의 절대값 및 U상 전압 지령값(Vu＊＊)의 절대값보다 큰 경우이고, 또한, W상 전압 지령값(Vw＊＊)이 제로 이상인 경우, 즉, 목표 전기각(θv)이 제3 구간(120∼180[deg])에 들어 있는 경우, U상 변조파(Vu＊)로서 「－1」을 출력함과 함께, V상 변조파(Vv＊)로서 「－1」을 출력함과 함께, W상 변조파(Vw＊)로서 「Mref’」를 출력한다. 이에 따라, Mref’가 반송파의 최대값보다 작고, 또한, 반송파의 최소값보다 큰 경우, 제3 구간에 있어서, 스위칭 소자(SW5, SW6)가 반복하여 온, 오프하고, 스위칭 소자(SW3)가 상시 오프하고, 스위칭 소자(SW4)가 상시 온하고, 스위칭 소자(SW1)가 상시 오프하고, 스위칭 소자(SW2)가 상시 온한다. 또한, Mref’가 반송파의 최대값인 경우, 제3 구간에 있어서, 스위칭 소자(SW5)가 상시 온하고, 스위칭 소자(SW6)가 상시 오프하고, 스위칭 소자(SW3)가 상시 오프하고, 스위칭 소자(SW4)가 상시 온하고, 스위칭 소자(SW1)가 상시 오프하고, 스위칭 소자(SW2)가 상시 온한다.

즉, 도 11(a)에 나타내는 dq/uvw 변환부(15)에 의하면, 제1 구간에 있어서, 전동기(M)의 출력에 따른 변조율(Mref’)을 V상 변조파(Vv＊)로서 출력함과 함께 반송파의 최소값 또는 최대값을 U상 변조파(Vu＊) 및 W상 변조파(Vw＊)로서 출력하고, 제2 구간에 있어서, 전동기(M)의 출력에 따른 변조율(Mref’)을 U상 변조파(Vu＊)로서 출력함과 함께 반송파의 최소값 또는 최대값을 V상 변조파(Vv＊) 및 W상 변조파(Vw＊)로서 출력하고, 제3 구간에 있어서, 전동기(M)의 출력에 따른 변조율(Mref’)을 W상 변조파(Vw＊)로서 출력함과 함께 반송파의 최소값 또는 최대값을 V상 변조파(Vv＊) 및 U상 변조파(Vu＊)로서 출력할 수 있다.

또한, 본 발명은, 이상의 실시 형태에 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위 내에서 여러 가지의 개량, 변경이 가능하다.

<변형예 1>

도 12는, 변형예 1에 있어서의 dq/uvw 변환부(15)의 동작의 일 예를 나타내는 플로우 차트이다.

우선, dq/uvw 변환부(15)는, 연산부(5)의 연산 주기(T)를 구한다(스텝 S1). 예를 들면, dq/uvw 변환부(15)는, 금회 취득된 전기각(θ)과 전회 취득된 전기각(θ)의 차를, 연산 주기(T)로 한다.

다음으로, dq/uvw 변환부(15)는, 연산부(5)의 다음의 연산 주기(T)를 추정한다(스텝 S2). 예를 들면, dq/uvw 변환부(15)는, 연산부(5)의 현재의 연산 타이밍으로부터 연산 주기(T) 후의 연산 타이밍을, 연산부(5)의 다음의 연산 주기(T)의 개시 타이밍으로 하고, 그 개시 타이밍으로부터 연산 주기(T) 후의 연산 타이밍을, 연산부(5)의 다음의 연산 주기(T)의 종료 타이밍으로 하고, 그 개시 타이밍에서 종료 타이밍까지의 범위를, 연산부(5)의 다음의 연산 주기(T)로 한다. 또한, 현재의 연산 타이밍에서 구해진 U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)는, 다음의 연산 주기(T)에 있어서, 인버터 회로(2)의 동작에 반영되는 것으로 한다.

다음으로, dq/uvw 변환부(15)는, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍(0[deg], 60[deg], 120[deg], 180[deg], 240[deg], 300[deg])이 존재하는 경우(스텝 S3: Yes), 전환 시간(tc)을 설정한다(스텝 S4). 예를 들면, dq/uvw 변환부(15)는, 제1∼제3 구간의 전환 타이밍과, 다음의 연산 주기(T)의 개시 타이밍의 차를, 전환 시간(tc)으로 한다.

한편, dq/uvw 변환부(15)는, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하지 않는 경우(스텝 S3: No), 전환 시간(tc)을 연산 주기보다 큰 값으로 설정한다(스텝 S5).

그리고, dq/uvw 변환부(15)는, 입력 전압(Vin) 및 전기각(θ)을 이용하여, d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)을, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)로 변환하고, 다음의 연산 주기(T)의 개시 타이밍이 되면, 전환 시간(tc) 경과 후에, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)의 각각의 값을 전환한다(스텝 S6).

도 13은, 전환 시간(tc)의 설정을 설명하기 위한 도면이다. 또한, 도 13에 나타내는 2차원 좌표의 횡축은, 전동기(M)의 회전자의 전기각(θ)에 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)에 대응하는 위상각(δ)을 가산한 목표 전기각(θv)을 나타내고, 종축은, 전압을 나타내고 있다. 또한, 도 13에 나타내는 실선은 U상 변조파(Vu＊)를 나타내고, 도 13에 나타내는 파선은 V상 변조파(Vv＊)를 나타내고, 도 13에 나타내는 일점쇄선은 W상 변조파(Vw＊)를 나타내고 있다. 또한, 연산부(5)의 연산 주기(T)를 18[deg]로 한다.

예를 들면, 연산부(5)의 현재의 연산 타이밍에 있어서의 목표 전기각(θv)을 36[deg]로 하는 경우를 상정한다. 또는, V상 전압 지령값(Vv＊＊)의 절대값이 U상 전압 지령값(Vu＊＊)의 절대값 및 W상 전압 지령값(Vw＊＊)의 절대값보다 큰 경우이고, 또한, V상 전압 지령값(Vv＊＊)이 제로 이상인 경우를 상정한다.

dq/uvw 변환부(15)는, 36[deg]＋18[deg]＝54[deg]를, 연산부(5)의 다음의 연산 주기(T)의 개시 타이밍으로 하고, 54[deg]＋18[deg]＝72[deg]를, 연산부(5)의 다음의 연산 주기(T)의 종료 타이밍으로 하고, 54[deg]∼72[deg]를, 연산부(5)의 다음의 연산 주기(T)로 한다.

다음으로, dq/uvw 변환부(15)는, 목표 전기각(θv)이 제1 구간(0∼60[deg])에 들어간다고 판단하고, 또는, V상 전압 지령값(Vv＊＊)의 절대값이 U상 전압 지령값(Vu＊＊)의 절대값 및 W상 전압 지령값(Vw＊＊)의 절대값보다 큰 경우이고, 또한, V상 전압 지령값(Vv＊＊)이 제로 이상이라고 판단하고, 다음의 연산 주기(T)(54[deg]∼72[deg])에 있어서, 제1 구간으로부터 제2 구간의 전환 타이밍으로서 60[deg]가 존재한다고 판단하면, 60[deg]－54[deg]＝6[deg]에 상당하는 시간을, 전환 시간(tc)으로 한다.

그리고, dq/uvw 변환부(15)는, 다음의 연산 주기(T)의 개시 타이밍(54[deg])이 되면, 전환 시간(tc)(6[deg]에 상당하는 시간) 경과 후에, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)의 각각의 값을 전환한다. 즉, dq/uvw 변환부(15)는, 60[deg]가 되면, V상 변조파(Vv＊)의 값을 변조율(Mref’)로부터 반송파의 최대값으로 전환함과 함께, W상 변조파(Vw＊)의 값을 반송파의 최소값으로부터 최대값으로 전환함과 함께, U상 변조파(Vu＊)의 값을 반송파의 최소값으로부터 변조율(Mref’)로 전환한다. 또한, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1 구간으로부터 제2 구간의 전환 타이밍이 존재하지 않는 경우, 연산 주기 도중의 변조파의 변경은 행하지 않고, 그 다음의 연산 주기가 될 때까지 계속하여 출력한다.

이와 같이, 변형예 1에 있어서의 dq/uvw 변환부(15)는, 다음의 연산 주기(T)에 있어서, 제1 구간으로부터 제2 구간으로의 전환 타이밍, 제2 구간으로부터 제3 구간으로의 전환 타이밍, 또는 제3 구간으로부터 제1 구간으로의 전환 타이밍이 존재하는 경우, 그 전환 타이밍에 다음의 연산 주기(T)의 개시 타이밍을 맞춘다. 환언하면, 변형예 1에 있어서의 dq/uvw 변환부(15)는, 다음의 연산 주기(T)에 있어서, 제1 구간으로부터 제2 구간으로의 전환 타이밍, 제2 구간으로부터 제3 구간으로의 전환 타이밍, 또는 제3 구간으로부터 제1 구간으로의 전환 타이밍이 존재하는 경우, 그 전환 타이밍이, 연산부(5)의 연산 주기의 개시 타이밍으로부터 전환 시간(tc) 경과 후로 어긋나 있다.

이에 따라, 제1 구간으로부터 제2 구간으로의 전환 타이밍, 제2 구간으로부터 제3 구간으로의 전환 타이밍, 또는 제3 구간으로부터 제1 구간으로의 전환 타이밍에 있어서, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)의 각각의 값을 전환할 수 있기 때문에, 스위칭 소자를 온시킬 필요가 없을 때에 스위칭 소자를 온시키거나, 스위칭 소자를 온시킬 필요가 있을 때에 스위칭 소자를 오프시키는 것을 방지할 수 있어, 전동기(M)에 흐르는 전류에 생기는 왜곡을 보다 억제할 수 있어, 토크의 변동을 더욱 억제할 수 있다.

<변형예 2>

도 14는, 변형예 2에 있어서의 dq/uvw 변환부(15)의 동작의 일 예를 나타내는 플로우 차트이다. 또한, 도 14에 나타내는 스텝 S1, S2, S3, S5는, 도 12에 나타내는 스텝 S1, S2, S3, S5와 마찬가지로 하고, 그 설명을 생략한다.

도 14에 나타내는 플로우 차트에 있어서, 도 12에 나타내는 플로우 차트와 상이한 점은, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하는 경우(스텝 S3: Yes), 제1∼제3 우선 순위에 대응하는 변조파를 기초로, 전환 시간(tc1∼tc3)을 설정하고(스텝 S4’), 다음의 연산 주기(T)의 개시 타이밍이 되면, 전환 시간(tc1∼tc3) 경과 후에, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)의 각각의 값을 전환하는(스텝 S6’) 점이다. 또한, 제1 우선 순위에 대응하는 변조파는, 제1∼제3 구간의 전환 타이밍에 있어서, 변조율(Mref’)로부터 반송파의 최소값 또는 최대값으로 전환되는 변조파로 한다. 또한, 제2 우선 순위에 대응하는 변조파는, 제1∼제3 구간의 전환 타이밍에 있어서, 반송파의 최소값으로부터 최대값으로 전환되는 변조파 또는 반송파의 최대값으로부터 최소값으로 전환되는 변조파로 한다. 또한, 제3 우선 순위에 대응하는 변조파는, 제1∼제3 구간의 전환 타이밍에 있어서, 반송파의 최소값 또는 최대값으로부터 변조율(Mref’)로 전환되는 변조파로 한다.

dq/uvw 변환부(15)는, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하는 경우, 그 전환 타이밍에 있어서, 제1 우선 순위에 대응하는 변조파, 제2 우선 순위에 대응하는 변조파, 제3 우선 순위에 대응하는 변조파의 순서로, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)의 각각의 값을 전환한다.

즉, dq/uvw 변환부(15)는, 다음의 연산 주기(T)에 있어서, 제1 구간으로부터 제2 구간으로의 전환 타이밍이 존재하는 경우, 그 전환 타이밍에 있어서, V상 변조파(Vv＊)의 값을 변조율(Mref’)로부터 반송파의 최소값 또는 최대값으로 전환한 후, W상 변조파(Vw＊)의 값을 반송파의 최소값으로부터 최대값으로 또는 반송파의 최대값으로부터 최소값으로 전환한 후, U상 변조파(Vu＊)의 값을 반송파의 최소값 또는 최대값으로부터 변조율(Mref’)로 전환한다.

또한, dq/uvw 변환부(15)는, 다음의 연산 주기(T)에 있어서, 제2 구간으로부터 제3 구간으로의 전환 타이밍이 존재하는 경우, 그 전환 타이밍에 있어서, U상 변조파(Vu＊)의 값을 변조율(Mref’)로부터 반송파의 최소값 또는 최대값으로 전환한 후, V상 변조파(Vv＊)의 값을 반송파의 최소값으로부터 최대값으로 또는 반송파의 최대값으로부터 최소값으로 전환한 후, W상 변조파(Vw＊)의 값을 반송파의 최소값 또는 최대값으로부터 변조율로 전환한다.

또한, dq/uvw 변환부(15)는, 다음의 연산 주기(T)에 있어서, 제3 구간으로부터 제1 구간으로의 전환 타이밍이 존재하는 경우, 그 전환 타이밍에 있어서, W상 변조파(Vw＊)의 값을 변조율(Mref’)로부터 반송파의 최소값 또는 최대값으로 전환한 후, U상 변조파(Vu＊)의 값을 반송파의 최소값으로부터 최대값 또는 반송파의 최대값으로부터 최소값으로 전환한 후, V상 변조파(Vv＊)의 값을 반송파의 최소값 또는 최대값으로부터 변조율로 전환한다.

도 15(a)∼도 15(c)는, 전환 시간(tc1∼tc3)의 설정을 설명하기 위한 도면이다. 또한, 도 15(a)∼도 15(c)에 나타내는 2차원 좌표의 횡축은, 전동기(M)의 회전자의 전기각(θ)에 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)에 대응하는 위상각(δ)을 가산한 목표 전기각(θv)을 나타내고, 종축은, 전압을 나타내고 있다. 또한, 도 15(a)∼(c)에 나타내는 실선은 U상 변조파(Vu＊)를 나타내고, 도 15(a)∼도 15(c)에 나타내는 파선은 V상 변조파(Vv＊)를 나타내고, 도 15(a)∼도 15(c)에 나타내는 일점쇄선은 W상 변조파(Vw＊)를 나타내고 있다. 또한, 연산부(5)의 연산 주기(T)를 18[deg]로 한다.

다음으로, dq/uvw 변환부(15)는, 목표 전기각(θv)이 제1 구간(0∼60[deg])에 들어간다고 판단하고, 또는, V상 전압 지령값(Vv＊＊)의 절대값이 U상 전압 지령값(Vu＊＊)의 절대값 및 W상 전압 지령값(Vw＊＊)의 절대값보다 큰 경우이고, 또한, V상 전압 지령값(Vv＊＊)이 제로 이상이라고 판단하고, 다음의 연산 주기(T)(54[deg]∼72[deg])에 있어서, 제1 구간으로부터 제2 구간의 전환 타이밍으로서 60[deg]가 존재한다고 판단하면, 전환 시간(tc1∼tc3)을 설정한다.

예를 들면, 도 15(a)에 나타내는 바와 같이, dq/uvw 변환부(15)는, 60[deg]－54[deg]＝6[deg]에 상당하는 시간을, 전환 시간(tc2)으로 하고, 전환 시간(tc2)보다 Δt 짧은 시간을, 전환 시간(tc1)으로 하고, 전환 시간(tc2)보다 Δt 긴 시간을, 전환 시간(tc3)으로 한다. 또한, Δt는, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)의 각각의 값을 전환하는 타이밍이 서로 일치하지 않도록, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)의 각각의 값을 전환하는 타이밍을 어긋나게 하기 위한 시간(전기각)으로서, Δt의 2배의 시간은, Δt의 2배의 시간에 있어서 스위칭 소자가 반복하여 온, 오프하고 있지 않아도, 전동기(M)에 흐르는 전류의 왜곡을 허용하는 것이 가능한 최소 시간으로 한다.

또는, 도 15(b)에 나타내는 바와 같이, dq/uvw 변환부(15)는, 60[deg]－54[deg]＝6[deg]에 상당하는 시간을, 전환 시간(tc1)으로 하고, 전환 시간(tc1)보다 Δt 긴 시간을, 전환 시간(tc2)으로 하고, 전환 시간(tc2)보다 Δt 긴 시간을, 전환 시간(tc3)으로 해도 좋다.

또는, 도 15(c)에 나타내는 바와 같이, dq/uvw 변환부(15)는, 60[deg]－54[deg]＝6[deg]에 상당하는 시간을, 전환 시간(tc3)으로 하고, 전환 시간(tc3)보다 Δt 짧은 시간을, 전환 시간(tc2)으로 하고, 전환 시간(tc2)보다 Δt 짧은 시간을, 전환 시간(tc1)으로 해도 좋다.

그리고, dq/uvw 변환부(15)는, 다음의 연산 주기(T)의 개시 타이밍(54[deg])이 되면, 전환 시간(tc1) 경과 후에, V상 변조파(Vv＊)의 값을 변조율(Mref’)로부터 반송파의 최대값으로 전환하고, 전환 시간(tc2) 경과 후에, W상 변조파(Vw＊)의 값을 반송파의 최소값으로부터 최대값으로 전환하고, 전환 시간(tc3) 경과 후에, U상 변조파(Vu＊)의 값을 반송파의 최소값으로부터 변조율(Mref’)로 전환한다.

이와 같이, 변형예 2에 있어서의 dq/uvw 변환부(15)는, 제1 구간으로부터 제2 구간으로의 전환 타이밍, 제2 구간으로부터 제3 구간으로의 전환 타이밍, 또는 제3 구간으로부터 제1 구간으로의 전환 타이밍에 있어서, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)의 각각의 값의 전환 타이밍이 서로 겹치지 않도록, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)의 각각의 값의 전환 타이밍이 어긋나 있다.

이에 따라, 제1 구간으로부터 제2 구간으로의 전환 타이밍, 제2 구간으로부터 제3 구간으로의 전환 타이밍, 또는 제3 구간으로부터 제1 구간으로의 전환 타이밍에 있어서, 서로 상이한 스위칭 소자가 동시에 온이 되는 것을 회피할 수 있기 때문에, 역극성 펄스가 생기는 것을 억제할 수 있고, 전자 노이즈를 억제할 수 있다. 그 때문에, 전동기에 흐르는 전류에 생기는 왜곡을 보다 억제할 수 있어, 토크의 변동을 더욱 억제할 수 있다.

<변형예 3>

그러나, 변형예 1이나 변형예 2와 같이, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하고, 그 전환 타이밍을, 연산부(5)의 연산 주기의 개시 타이밍으로부터 전환 시간(tc) 또는 전환 시간(tc1) 경과 후로 어긋날 경우, 구동 신호(S)의 듀티비와 소망하는 듀티비의 오차가 비교적 커질 우려가 있다.

도 16은, 변형예 1 또는 변형예 2에 있어서의 V상 변조파(Vv＊), 반송파 및, 구동 신호(S3)의 일 예를 나타내는 도면이다. 또한, 반송파의 1주기를 9[deg]로 한다.

도 16에 있어서, dq/uvw 변환부(15)는, 다음의 연산 주기(T)의 개시 타이밍(54[deg])이 되면, 전환 시간(tc) 또는 전환 시간(tc1)(6[deg]에 상당하는 시간) 경과 후에, V상 변조파(Vv＊)의 값을 변조율(Mref’)로부터 반송파의 최대값으로 전환하고 있다.

이와 같이, 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하는 경우이고, 또한, 전환 시간(tc) 또는 전환 시간(tc1)이 반송파의 1주기보다도 짧아지는 경우, 다음의 연산 주기(T)의 개시 타이밍에서 반송파의 1주기분 경과할 때까지의 도중에 있어서, V상 변조파(Vv＊)가 변조율(Mref’)로부터 반송파의 최대값으로 전환되기 때문에, 구동 신호(S3)의 듀티비가 변조율(Mref’)에 따른 듀티비와 일치하지 않게 되어 버린다. 즉, 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하는 경우, 구동 신호(S)의 듀티비와 소망하는 듀티비의 오차가 비교적 커질 우려가 있다. 그리고, 구동 신호(S)의 듀티비와 소망하는 듀티비의 오차가 비교적 커지면, 전동기(M)에 흐르는 전류에 저차의 고조파(비트)가 올라타고, 토크 리플이나 소음 진동이 증가할 우려가 있다.

그래서, 변형예 3에 있어서의 전동기(M)의 제어 장치(1)에서는, 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하는 경우, 다음의 연산 주기(T)의 개시 타이밍에서 전환 시간(tc)이 경과할 때까지의 기간에 있어서, 구동 신호(S)의 듀티비와 소망하는 듀티비의 오차가 비교적 작아지도록, 반송파의 주파수(f)를 소정 주파수로 전환한다.

도 17은, 변형예 3에 있어서의 전동기(M)의 제어 장치(1)의 일 예를 나타내는 도면이다. 또한, 도 1에 나타내는 구성과 동일한 구성에는 동일한 부호를 붙이고 있다.

도 17에 나타내는 전동기(M)의 제어 장치(1)에 있어서, 도 1에 나타내는 전동기(M)의 제어 장치(1)와 상이한 점은, dq/uvw 변환부(15) 및 드라이브 회로(4) 대신에, dq/uvw 변환부(15’) 및 드라이브 회로(4’)를 구비하고 있는 점이다.

dq/uvw 변환부(15’)는, 전압 센서(Sv)에 의해 검출되는 입력 전압(Vin) 및 전기각 검출부(Sp)에 의해 검출되는 전기각(θ)을 이용하여, d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)을, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)로 변환함과 함께, 반송파의 주파수(f)를 소정 주파수로 설정한다. 또한, 연산부(5)에 의해 연산된 결과(U상 변조파(Vu＊), V상 변조파(Vv＊), W상 변조파(Vw＊) 및, 주파수(f))는, 연산부(5)의 다음의 연산 주기(T)에 있어서, 인버터 회로(2)의 동작에 반영되는 것으로 한다.

드라이브 회로(4’)는, IC 등에 의해 구성되고, dq/uvw 변환부(15’)로부터 출력되는 U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)와, dq/uvw 변환부(15’)로부터 출력되는 주파수(f)의 반송파를 비교하여, 그 비교 결과에 따른 구동 신호(S1∼S6)를 스위칭 소자(SW1∼SW6)의 각각의 게이트 단자에 출력한다.

도 18(a)는, dq/uvw 변환부(15’)의 일 예를 나타내는 도면이다. 또한, 도 10(a)에 나타내는 구성과 동일한 구성에는 동일한 부호를 붙이고 있다.

도 18(a)에 나타내는 dq/uvw 변환부(15’)는, 위상각 계산부(151)와, 가산부(152)와, 변조율 계산부(153)와, 변조율 확장부(154)와, 변조파 생성부(155’)와, 속도 연산부(158)를 구비한다.

속도 연산부(158)는, 전기각 검출부(Sp)에 의해 검출되는 전기각(θ)을 이용하여, 전동기(M)의 회전자의 회전 속도(ω)를 연산한다. 예를 들면, 속도 연산부(158)는, 전기각(θ)을 시간으로 미분함으로써 회전 속도(ω)를 구한다.

변조파 생성부(155’)는, 가산부(152)로부터 출력되는 목표 전기각(θv)과, 변조율 확장부(154)로부터 출력되는 변조율(Mref’)과, 속도 연산부(158)에 의해 연산되는 회전 속도(ω)를 이용하여, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)를 생성함과 함께 반송파의 주파수(f)를 소정 주파수로 설정한다. 예를 들면, 변조파 생성부(155’)는, 기억부(6)에 기억되어 있는 정보(D1)를 참조하여, 가산부(152)로부터 출력되는 목표 전기각(θv)에 대응하는 U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)를 구한다. 또한, 변조파 생성부(155’)는, 반송파의 주파수(f)를, 디폴트의 주파수(fd), 또는, 전환 시간(tc)의 역수인 주파수(fc), 또는, 전환 시간(tc1)의 역수인 주파수(fc1)로 설정한다. 또한, 디폴트의 주파수(fd)는, 예를 들면, 연산부(5)의 연산 주기나 회전 속도(ω)에 따른 주파수로 한다.

도 18(b)는, dq/uvw 변환부(15’)의 다른 예를 나타내는 도면이다. 또한, 도 11(a)에 나타내는 구성이나 도 18(a)에 나타내는 구성과 동일한 구성에는 동일한 부호를 붙이고 있다.

도 18(b)에 나타내는 dq/uvw 변환부(15’)는, 2상 3상 변환부(156)와, 변조파 생성부(157’)와, 속도 연산부(158)를 구비한다.

변조파 생성부(157’)는, 전압 센서(Sv)에 의해 검출되는 입력 전압(Vin)과, 전류 제어부(14)로부터 출력되는 d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)과, 2상 3상 변환부(156)로부터 출력되는 U상 전압 지령값(Vu＊＊), V상 전압 지령값(Vv＊＊) 및, W상 전압 지령값(Vw＊＊)을 이용하여, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)를 생성함과 함께 반송파의 주파수(f)를 소정 주파수로 설정한다. 예를 들면, 변조파 생성부(157’)는, 상기식 3을 계산함으로써 위상각(δ)을 구하고, 그 위상각(δ)과 전기각 검출부(Sp)로부터 출력되는 전기각(θ)의 가산 결과를 목표 전기각(θv)으로 하고, 상기식 4를 계산함으로써 변조율(Mref)을 구하고, 상기식 5를 계산함으로써 변조율(Mref’)을 구한다. 또한, 변조파 생성부(157’)는, 기억부(6)에 기억되어 있는 정보(D2)를 참조하여, 2상 3상 변환부(156)로부터 출력되는 U상 전압 지령값(Vu＊＊), V상 전압 지령값(Vv＊＊) 및, W상 전압 지령값(Vw＊＊)에 의해 구해지는 분기 조건에 대응하는 U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)를 구한다. 또한, 변조파 생성부(157’)는, 반송파의 주파수(f)를, 주파수(fd), 주파수(fc), 또는, 주파수(fc1)로 설정한다.

도 19는, dq/uvw 변환부(15’)의 동작의 일 예를 나타내는 플로우 차트이다. 또한, 도 19에 나타내는 스텝 S1∼스텝 S5는, 도 12에 나타내는 스텝 S1∼스텝 S5와 마찬가지이다.

우선, dq/uvw 변환부(15’)는, 연산부(5)의 연산 주기(T)를 구하고(스텝 S1), 연산부(5)의 다음의 연산 주기(T)를 추정하고(스텝 S2), 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하는지 아닌지를 판단한다(스텝 S3).

다음으로, dq/uvw 변환부(15’)는, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하는 경우(스텝 S3: Yes), 그 전환 타이밍에 기초하여 전환 시간(tc)을 설정하고(스텝 S4), 전환 시간(tc)이 최소 시간(t＿min) 이상인 경우(스텝 S7: Yes), 반송파의 주파수(f)를 주파수(fc)로 설정하고(스텝 S8), 스텝 10으로 이행한다. 최소 시간(t＿min)은, 스위칭 소자(SW1∼SW6)를 오프로부터 온 또는 온으로부터 오프로 전환하는 것이 가능한 경우의 반송파의 1주기의 최소값으로 한다.

한편, dq/uvw 변환부(15’)는, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하지 않는 경우(스텝 S3: No), 전환 시간(tc)을 다음의 연산 주기(T)보다 큰 값으로 설정하고(스텝 S5), 반송파의 주파수(f)를 주파수(fd)로 설정하고(스텝 S9), 스텝 S10으로 이행한다.

또한, dq/uvw 변환부(15’)는, 전환 시간(tc)이 최소 시간(t＿min)보다 짧은 경우(스텝 S7: No), 반송파의 주파수(f)를 주파수(fd)로 설정하고(스텝 S9), 스텝 S10으로 이행한다.

다음으로, dq/uvw 변환부(15’)는, 스텝 S10에 있어서, 입력 전압(Vin) 및 전기각(θ)을 이용하여, d축 전압 지령값(Vd＊) 및 q축 전압 지령값(Vq＊)을, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)로 변환하고, 다음의 연산 주기(T)의 개시 타이밍이 되면, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)를 드라이브 회로(4’)에 출력함과 함께, 주파수(f)를 드라이브 회로(4’)에 출력한다.

또한, dq/uvw 변환부(15’)는, 스텝 S10에 있어서, 다음의 연산 주기(T)의 개시 타이밍으로부터 전환 시간(tc)이 경과하면, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)를, 변조율(Mref’)로부터 반송파의 최대값, 반송파의 최소값으로부터 변조율(Mref’), 반송파의 최소값으로부터 반송파의 최대값, 반송파의 최대값으로부터 반송파의 최소값, 변조율(Mref’)로부터 반송파의 최소값, 또는 반송파의 최대값으로부터 변조율(Mref’)로 전환함과 함께, 주파수(f)를 주파수(fd)로 전환한다.

도 20은, dq/uvw 변환부(15’)의 동작의 다른 예를 나타내는 플로우 차트이다. 또한, 도 20에 나타내는 스텝 S1∼스텝 S4’, 스텝 S5는, 도 14에 나타내는 스텝 S1∼스텝 S4’, 스텝 S5와 마찬가지이다. 또한, 도 20에 나타내는 스텝 S9 및 스텝 S10은, 도 19에 나타내는 스텝 S9 및 스텝 S10과 마찬가지이다.

다음으로, dq/uvw 변환부(15’)는, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하는 경우(스텝 S3: Yes), 그 전환 타이밍에 기초하여 전환 시간(tc1∼tc3)을 설정하고(스텝 S4’), 전환 시간(tc1)이 최소 시간(t＿min) 이상인 경우(스텝 S11: Yes), 주파수(f)를 주파수(fc1)로 설정하고(스텝 S12), 스텝 S10으로 이행한다.

한편, dq/uvw 변환부(15’)는, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하지 않는 경우(스텝 S3: No), 전환 시간(tc)을 다음의 연산 주기(T)보다 큰 값으로 설정하고(스텝 S5), 주파수(f)를 주파수(fd)로 설정하고(스텝 S9), 스텝 S10으로 이행한다.

또한, dq/uvw 변환부(15’)는, 전환 시간(tc1)이 최소 시간(t＿min)보다 짧은 경우(스텝 S11: No), 주파수(f)를 주파수(fd)로 설정하고(스텝 S9), 스텝 S10으로 이행한다.

이에 따라, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하지 않는 경우, 다음의 연산 주기(T)에 있어서, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)가 동일한 값인 채 전환되지 않는다.

또한, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하지 않는 경우, 다음의 연산 주기(T)에 있어서, 반송파의 주파수(f)가 주파수(fd)로 설정된 채 전환되지 않는다.

한편, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하는 경우, 다음의 연산 주기(T)의 개시 타이밍으로부터 전환 시간(tc) 또는 전환 시간(tc1)이 경과한 타이밍에 있어서, U상 변조파(Vu＊), V상 변조파(Vv＊) 및, W상 변조파(Vw＊)가, 변조율(Mref’)로부터 반송파의 최대값, 반송파의 최소값으로부터 변조율(Mref’), 반송파의 최소값으로부터 반송파의 최대값, 반송파의 최대값으로부터 반송파의 최소값, 변조율(Mref’)로부터 반송파의 최소값, 또는 반송파의 최대값으로부터 변조율(Mref’)로 전환된다.

또한, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하는 경우, 다음의 연산 주기(T)의 개시 타이밍에서 전환 시간(tc) 또는 전환 시간(tc1)이 경과할 때까지의 기간에 있어서, 반송파의 주파수(f)가 주파수(fc) 또는 주파수(fc1)로 설정되고, 전환 시간(tc) 또는 전환 시간(tc1)이 경과한 타이밍에서 다음의 연산 주기(T)의 종료 타이밍까지의 기간에 있어서, 반송파의 주파수(f)가 주파수(fd)로 설정된다.

도 21은, 변형예 3에 있어서의 V상 변조파(Vv＊), 반송파 및, 구동 신호(S3)의 일 예를 나타내는 도면이다. 또한, 연산부(5)의 각 연산 주기를 18[deg]로 하고, 주파수(f)가 주파수(fd)로 설정되어 있을 때의 반송파의 1주기를 9[deg]로 한다.

우선, dq/uvw 변환부(15’)는, 36[deg]＋18[deg]＝54[deg]를, 연산부(5)의 다음의 연산 주기(T)의 개시 타이밍으로 하고, 54[deg]＋18[deg]＝72[deg]를, 연산부(5)의 다음의 연산 주기(T)의 종료 타이밍으로 하고, 54∼72[deg]를, 연산부(5)의 다음의 연산 주기(T)로 한다.

다음으로, dq/uvw 변환부(15’)는, 목표 전기각(θv)이 제1 구간(0∼60[deg])에 들어간다고 판단하고, 또는, V상 전압 지령값(Vv＊＊)의 절대값이 U상 전압 지령값(Vu＊＊)의 절대값 및 W상 전압 지령값(Vw＊＊)의 절대값보다 큰 경우이고, 또한, V상 전압 지령값(Vv＊＊)이 제로 이상이라고 판단하고, 연산부(5)의 다음의 연산 주기(T)(54[deg]∼72[deg])에 있어서, 제1 구간으로부터 제2 구간의 전환 타이밍으로서 60[deg]가 존재한다고 판단하면, 60[deg]－54[deg]＝6[deg]에 상당하는 시간을, 전환 시간(tc) 또는 전환 시간(tc1)으로 한다.

다음으로, dq/uvw 변환부(15’)는, 전환 시간(tc) 또는 전환 시간(tc1)이 최소 시간(t＿min) 이상이라고 판단하면, 반송파의 주파수(f)를 주파수(fc) 또는 주파수(fc1)로 설정한다.

다음으로, dq/uvw 변환부(15’)는, 연산부(5)의 다음의 연산 주기(T)의 개시 타이밍(54[deg])이 되면, V상 변조파(Vv＊)로서 변조율(Mref’)을 드라이브 회로(4’)에 출력함과 함께, 주파수(f)로서 주파수(fc) 또는 주파수(fc1)를 드라이브 회로(4’)에 출력한다.

다음으로, dq/uvw 변환부(15’)는, 전환 시간(tc)이 경과하면(60[deg]), 드라이브 회로(4’)에 출력하고 있는 V상 변조파(Vv＊)를 변조율(Mref’)로부터 반송파의 최대값으로 전환함과 함께, 드라이브 회로(4’)에 출력하고 있는 주파수(f)를 주파수(fc) 또는 주파수(fc1)로부터 주파수(fd)로 전환한다.

그리고, dq/uvw 변환부(15’)는, 연산부(5)의 다음의 연산 주기(T)의 종료 타이밍(72[deg])이 될 때까지, V상 변조파(Vv＊)로서 반송파의 최대값을 드라이브 회로(4’)에 출력함과 함께, 주파수(f)로서 주파수(fd)를 드라이브 회로(4’)에 출력한다.

즉, dq/uvw 변환부(15’)는, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하는 경우, 다음의 연산 주기(T)의 개시 타이밍에서 전환 시간(tc) 또는 전환 시간(tc1)이 경과할 때까지의 기간에 있어서의 반송파의 주파수(f)를, 디폴트의 주파수(fd)로부터, 전환 시간(tc)의 역수인 주파수(fc) 또는 전환 시간(tc1)의 역수인 주파수(fc1)로 전환하고 있다.

이에 따라, 다음의 연산 주기(T)의 개시 타이밍에서 전환 시간(tc) 또는 전환 시간(tc1)이 경과할 때까지의 기간에 있어서, 반송파의 1주기를 전환 시간(tc) 또는 전환 시간(tc1)과 일치시킬 수 있기 때문에, 전환 시간(tc) 또는 전환 시간(tc1)의 경과 도중에 있어서, V상 변조파(Vv＊)가 변조율(Mref’)로부터 반송파의 최대값으로 전환되지 않도록 할 수 있다. 그 때문에, 다음의 연산 주기(T)의 개시 타이밍에서 전환 시간(tc) 또는 전환 시간(tc1)이 경과할 때까지의 기간에 있어서, 구동 신호(S3)의 듀티비를 변조율(Mref’)에 따른 듀티비와 일치시킬 수 있다.

이와 같이, 변형예 3에 있어서의 전동기(M)의 제어 장치(1)에서는, 연산부(5)의 다음의 연산 주기(T)에 있어서, 제1∼제3 구간의 전환 타이밍이 존재하는 경우, 반송파의 주파수(f)를 전환 시간(tc)의 역수인 주파수(fc) 또는 전환 시간(tc1)의 역수인 주파수(fc1)로 설정함으로써, 구동 신호(S)의 듀티비와 소망하는 듀티비의 오차를 작게 할 수 있기 때문에, 전동기(M)에 흐르는 전류에 저차의 고조파가 올라타는 것을 억제할 수 있어, 토크 리플이나 소음 진동이 증가하는 것을 억제할 수 있다.

1 : 제어 장치
2 : 인버터 회로
3 : 제어 회로
4 : 드라이브 회로
4’ : 드라이브 회로
5 : 연산부
6 : 기억부
7 : 속도 연산부
8 : 감산부
9 : 토크 제어부
10 : 토크/전류 지령값 변환부
11 : 좌표 변환부
12 : 감산부
13 : 감산부
14 : 전류 제어부
15 : dq/uvw 변환부
15’ : dq/uvw 변환부
151 : 위상각 계산부
152 : 가산부
153 : 변조율 계산부
154 : 변조율 확장부
155 : 변조파 생성부
155’ : 변조파 생성부
156 : 2상 3상 변환부
157 : 변조파 생성부
157’ : 변조파 생성부
158 : 속도 연산부

Claims

제1 변조파가 반송파의 최대값보다 작고, 또한, 상기 반송파의 최소값보다 큰 경우, 상기 제1 변조파에 따른 듀티비(比)로 반복하여 온(ON), 오프하고, 상기 제1 변조파가 상기 반송파의 최소값 또는 최대값인 경우, 상시 온 또는 상시 오프하는 제1 스위칭 소자와, 제2 변조파가 상기 반송파의 최대값보다 작고, 또한, 상기 반송파의 최소값보다 큰 경우, 상기 제2 변조파에 따른 듀티비로 반복하여 온, 오프하고, 상기 제2 변조파가 상기 반송파의 최소값 또는 최대값인 경우, 상시 온 또는 상시 오프하는 제2 스위칭 소자와, 제3 변조파가 상기 반송파의 최대값보다 작고, 또한, 상기 반송파의 최소값보다 큰 경우, 상기 제3 변조파에 따른 듀티비로 반복하여 온, 오프하고, 상기 제3 변조파가 상기 반송파의 최소값 또는 최대값인 경우, 상시 온 또는 상시 오프하는 제3 스위칭 소자를 구비하고, 상기 제1∼제3 스위칭 소자가 온, 오프함으로써 전동기의 3상에 서로 위상이 상이한 제1∼제3 교류 전압을 인가시켜 상기 전동기를 구동시키는 인버터 회로와,
제1∼제3 구간으로 이루어지는 상기 전동기의 제어 주기 중, 상기 제1 교류 전압의 피크가 존재하는 상기 제1 구간에 있어서, 상기 전동기의 출력에 따른 상기 제1 변조파를 연산 주기마다 출력함과 함께 상기 반송파의 최소값 또는 최대값을 상기 제2 및 제3 변조파로서 출력하고, 상기 제2 교류 전압의 피크가 존재하는 제2 구간에 있어서, 상기 전동기의 출력에 따른 상기 제2 변조파를 연산 주기마다 출력함과 함께 상기 반송파의 최소값 또는 최대값을 상기 제1 및 제3 변조파로서 출력하고, 상기 제3 교류 전압의 피크가 존재하는 제3 구간에 있어서, 상기 전동기의 출력에 따른 상기 제3 변조파를 연산 주기마다 출력함과 함께 상기 반송파의 최소값 또는 최대값을 상기 제1 및 제2 변조파로서 출력하는 제어 회로와,
상기 전동기의 회전자의 전기각을 검출하는 전기각 검출부
를 구비하고,
상기 제어 회로는,
상기 전동기의 출력에 따른 전압 지령값과 상기 전기각 검출부에 의해 검출되는 전기각에 의해 목표 전기각을 산출하는 목표 전기각 산출부와,
상기 목표 전기각이 상기 제1 구간에 들어 있을 때, 상기 인버터 회로의 입력 전압과 상기 전압 지령값을 이용하여 구해지는 변조율을 상기 제1 변조파로 함과 함께 상기 반송파의 최소값 또는 최대값을 상기 제2 및 제3 변조파로 하고, 상기 목표 전기각이 상기 제2 구간에 들어 있을 때, 상기 인버터 회로의 입력 전압과 상기 전압 지령값을 이용하여 구해지는 변조율을 상기 제2 변조파로 함과 함께 상기 반송파의 최소값 또는 최대값을 상기 제1 및 제3 변조파로 하고, 상기 목표 전기각이 상기 제3 구간에 들어 있을 때, 상기 인버터 회로의 입력 전압과 상기 전압 지령값을 이용하여 구해지는 변조율을 상기 제3 변조파로 함과 함께 상기 반송파의 최소값 또는 최대값을 상기 제1 및 제2 변조파로 하는 변조파 생성부를 구비하는 것을 특징으로 하는 전동기의 제어 장치.
제1 변조파가 반송파의 최대값보다 작고, 또한, 상기 반송파의 최소값보다 큰 경우, 상기 제1 변조파에 따른 듀티비(比)로 반복하여 온(ON), 오프하고, 상기 제1 변조파가 상기 반송파의 최소값 또는 최대값인 경우, 상시 온 또는 상시 오프하는 제1 스위칭 소자와, 제2 변조파가 상기 반송파의 최대값보다 작고, 또한, 상기 반송파의 최소값보다 큰 경우, 상기 제2 변조파에 따른 듀티비로 반복하여 온, 오프하고, 상기 제2 변조파가 상기 반송파의 최소값 또는 최대값인 경우, 상시 온 또는 상시 오프하는 제2 스위칭 소자와, 제3 변조파가 상기 반송파의 최대값보다 작고, 또한, 상기 반송파의 최소값보다 큰 경우, 상기 제3 변조파에 따른 듀티비로 반복하여 온, 오프하고, 상기 제3 변조파가 상기 반송파의 최소값 또는 최대값인 경우, 상시 온 또는 상시 오프하는 제3 스위칭 소자를 구비하고, 상기 제1∼제3 스위칭 소자가 온, 오프함으로써 전동기의 3상에 서로 위상이 상이한 제1∼제3 교류 전압을 인가시켜 상기 전동기를 구동시키는 인버터 회로와,
제1∼제3 구간으로 이루어지는 상기 전동기의 제어 주기 중, 상기 제1 교류 전압의 피크가 존재하는 상기 제1 구간에 있어서, 상기 전동기의 출력에 따른 상기 제1 변조파를 연산 주기마다 출력함과 함께 상기 반송파의 최소값 또는 최대값을 상기 제2 및 제3 변조파로서 출력하고, 상기 제2 교류 전압의 피크가 존재하는 제2 구간에 있어서, 상기 전동기의 출력에 따른 상기 제2 변조파를 연산 주기마다 출력함과 함께 상기 반송파의 최소값 또는 최대값을 상기 제1 및 제3 변조파로서 출력하고, 상기 제3 교류 전압의 피크가 존재하는 제3 구간에 있어서, 상기 전동기의 출력에 따른 상기 제3 변조파를 연산 주기마다 출력함과 함께 상기 반송파의 최소값 또는 최대값을 상기 제1 및 제2 변조파로서 출력하는 제어 회로와,
상기 전동기의 회전자의 전기각을 검출하는 전기각 검출부
를 구비하고,
상기 제어 회로는,
상기 전동기의 출력에 따른 전압 지령값과 상기 전기각 검출부에 의해 검출되는 전기각에 의해, 상기 제1 교류 전압에 대응하는 제1 전압 지령값, 상기 제2 교류 전압에 대응하는 제2 전압 지령값 및, 상기 제3 교류 전압에 대응하는 제3 전압 지령값을 산출하는 전압 지령값 산출부와,
상기 제1 전압 지령값의 절대값이 상기 제2 및 제3 전압 지령값의 절대값에 비해 클 때, 상기 인버터 회로의 입력 전압과 상기 전동기의 출력에 따른 전압 지령값을 이용하여 구해지는 변조율을 상기 제1 변조파로 함과 함께 상기 반송파의 최소값 또는 최대값을 상기 제2 및 제3 변조파로 하고, 상기 제2 전압 지령값의 절대값이 상기 제1 및 제3 전압 지령값의 절대값에 비해 클 때, 상기 인버터 회로의 입력 전압과 상기 전동기의 출력에 따른 전압 지령값을 이용하여 구해지는 변조율을 상기 제2 변조파로 함과 함께 상기 반송파의 최소값 또는 최대값을 상기 제1 및 제3 변조파로 하고, 상기 제3 전압 지령값의 절대값이 상기 제1 및 제2 전압 지령값의 절대값에 비해 클 때, 상기 인버터 회로의 입력 전압과 상기 전동기의 출력에 따른 전압 지령값을 이용하여 구해지는 변조율을 상기 제3 변조파로 함과 함께 상기 반송파의 최소값 또는 최대값을 상기 제1 및 제2 변조파로 하는 변조파 생성부를 구비하는 것을 특징으로 하는 전동기의 제어 장치.
제1항 또는 제2항에 있어서,
상기 제어 회로는, 다음의 연산 주기에 있어서, 상기 제1 구간으로부터 상기 제2 구간으로의 전환 타이밍, 상기 제2 구간으로부터 상기 제3 구간으로의 전환 타이밍, 또는 상기 제3 구간으로부터 상기 제1 구간으로의 전환 타이밍이 존재하는 경우, 그 전환 타이밍에 상기 다음의 연산 주기의 개시 타이밍을 맞추는 것을 특징으로 하는 전동기의 제어 장치.
제3항에 있어서,
상기 제어 회로는, 상기 제1 구간으로부터 상기 제2 구간으로의 전환 타이밍, 상기 제2 구간으로부터 상기 제3 구간으로의 전환 타이밍, 또는 상기 제3 구간으로부터 상기 제1 구간으로의 전환 타이밍에 있어서, 상기 제1∼제3 변조파의 각각의 값의 전환 타이밍이 서로 겹치지 않도록, 상기 제1∼제3 변조파의 각각의 값의 전환 타이밍을 어긋나게 하는 것을 특징으로 하는 전동기의 제어 장치.
제3항에 있어서,
상기 제어 회로는, 다음의 연산 주기에 있어서, 상기 제1 구간으로부터 상기 제2 구간으로의 전환 타이밍, 상기 제2 구간으로부터 상기 제3 구간으로의 전환 타이밍, 또는 상기 제3 구간으로부터 상기 제1 구간으로의 전환 타이밍이 존재하는 경우, 상기 다음의 연산 주기의 개시 타이밍에서 전환 타이밍까지의 전환 시간을 구하고, 그 전환 시간의 역수인 주파수를, 상기 다음의 연산 주기의 개시 타이밍에서 상기 전환 시간이 경과할 때까지의 기간에 있어서의 반송파의 주파수로 설정하는 것을 특징으로 하는 전동기의 제어 장치.
삭제