Nothing Special   »   [go: up one dir, main page]

KR102616771B1 - 화소 회로 - Google Patents

화소 회로 Download PDF

Info

Publication number
KR102616771B1
KR102616771B1 KR1020190006112A KR20190006112A KR102616771B1 KR 102616771 B1 KR102616771 B1 KR 102616771B1 KR 1020190006112 A KR1020190006112 A KR 1020190006112A KR 20190006112 A KR20190006112 A KR 20190006112A KR 102616771 B1 KR102616771 B1 KR 102616771B1
Authority
KR
South Korea
Prior art keywords
transistor
sink
driving transistor
constant voltage
turned
Prior art date
Application number
KR1020190006112A
Other languages
English (en)
Other versions
KR20200089780A (ko
Inventor
정영철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190006112A priority Critical patent/KR102616771B1/ko
Priority to US16/734,364 priority patent/US11257429B2/en
Priority to CN202010051353.XA priority patent/CN111445845A/zh
Publication of KR20200089780A publication Critical patent/KR20200089780A/ko
Priority to US17/676,596 priority patent/US11551613B2/en
Application granted granted Critical
Publication of KR102616771B1 publication Critical patent/KR102616771B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

화소 회로는 유기 발광 소자, 스위칭 트랜지스터, 스토리지 커패시터, 구동 트랜지스터, 발광 제어 트랜지스터 및 싱크 트랜지스터들을 포함한다. 스위칭 트랜지스터는 스캔 신호에 응답하여 턴온 또는 턴오프된다. 스토리지 커패시터는 스위칭 트랜지스터가 턴온되면 데이터 라인을 통해 인가되는 데이터 신호를 저장한다. 구동 트랜지스터는 상기 데이터 신호에 상응하는 구동 전류를 유기 발광 소자에 흐르게 한다. 발광 제어 트랜지스터는 고전압 전원과 저전압 전원 사이에서 유기 발광 소자 및 구동 트랜지스터와 직렬 연결되고, 발광 제어 신호에 응답하여 턴온 또는 턴오프된다. 싱크 트랜지스터들은 구동 트랜지스터의 하부 메탈 전극과 연결된다. 이 때, 싱크 트랜지스터들은 구동 트랜지스터의 소스 전극, 구동 트랜지스터의 게이트 전극, 고전압 전원 및 저전압 전원 중 하나와 연결되는 제1 싱크 트랜지스터 및 구동 트랜지스터의 소스 전극, 구동 트랜지스터의 게이트 전극, 고전압 전원 및 저전압 전원 중 제1 싱크 트랜지스터와 연결되지 않은 다른 하나와 연결되는 제2 싱크 트랜지스터를 포함한다.

Description

화소 회로{PIXEL CIRCUIT}
본 발명은 유기 발광 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 유기 발광 소자(예를 들어, 유기 발광 다이오드), 스위칭 트랜지스터, 스토리지 커패시터, 발광 제어 트랜지스터, 구동 트랜지스터 등을 포함하는 화소 회로에 관한 것이다.
일반적으로, 유기 발광 표시 장치에 구비되는 화소 회로는 유기 발광 소자, 스위칭 트랜지스터, 스토리지 커패시터, 발광 제어 트랜지스터, 구동 트랜지스터 등을 포함한다. 최근에는, 화소 회로에 포함된 박막 트랜지스터(예를 들어, 산화물 박막 트랜지스터 등)의 하부에 하부 메탈 레이어(bottom metal layer; BML)(또는 박막 트랜지스터의 하부 메탈 전극으로 명명)를 추가하고, 상기 화소 회로의 구동 시에 박막 트랜지스터의 하부 메탈 전극에 백-바이어싱 전압을 인가하여 박막 트랜지스터의 문턱 전압을 음의 방향으로 이동시키거나 또는 양의 방향으로 이동시키는 백-바이어싱 기술(또는 싱크(sync) 기술로 명명)이 제안되고 있다. 하지만, 종래에는 상기 백-바이어싱 기술이 적용됨에 있어 화소 회로의 설계 단계에서 이미 특정 목적(예를 들어, 유기 발광 표시 장치의 순간 잔상 개선을 위해 구동 트랜지스터의 하부 메탈 전극에 백-바이어싱 전압을 인가하는 목적, 유기 발광 표시 장치의 발광 휘도 개선을 위해 구동 트랜지스터의 하부 메탈 전극에 백-바이어싱 전압을 인가하는 목적 등)으로 정해져 있기 때문에, 상기 화소 회로에 포함된 소정의 박막 트랜지스터(예를 들어, 구동 트랜지스터 등)의 문턱 전압이 이동하는 방향은 화소 회로의 설계 단계에서 이미 한쪽으로 결정되어 있다. 따라서, 종래의 유기 발광 표시 장치는 유기 발광 표시 장치의 동작 단계(예를 들어, 초기화 단계, 문턱 전압 보상 단계, 데이터 기입 단계, 발광 단계 등) 및/또는 동작 환경에 맞춰 상기 화소 회로에 포함된 구동 트랜지스터의 문턱 전압을 선택적으로 이동시킬 수 없다는 한계가 있다.
본 발명의 일 목적은 유기 발광 표시 장치의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터의 문턱 전압을 선택적으로 이동 가능한 구조를 가진 화소 회로를 제공하는 것이다. 다만, 본 발명의 목적은 상술한 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소 회로는 유기 발광 소자, 스캔 신호에 응답하여 턴온 또는 턴오프되는 스위칭 트랜지스터, 상기 스캔 신호에 응답하여 상기 스위칭 트랜지스터가 턴온되면, 데이터 라인을 통해 인가되는 데이터 신호를 저장하는 스토리지 커패시터, 상기 스토리지 커패시터에 저장된 상기 데이터 신호에 상응하는 구동 전류를 상기 유기 발광 소자에 흐르게 하는 구동 트랜지스터, 고전압 전원과 저전압 전원 사이에서 상기 유기 발광 소자 및 상기 구동 트랜지스터와 직렬 연결되고, 발광 제어 신호에 응답하여 턴온 또는 턴오프되는 발광 제어 트랜지스터, 및 상기 구동 트랜지스터의 하부 메탈 전극과 연결되는 복수의 싱크 트랜지스터들을 포함할 수 있다. 이 때, 상기 싱크 트랜지스터들은 상기 구동 트랜지스터의 소스 전극, 상기 구동 트랜지스터의 게이트 전극, 상기 고전압 전원 및 상기 저전압 전원 중 하나와 연결되는 제1 싱크 트랜지스터 및 상기 구동 트랜지스터의 상기 소스 전극, 상기 구동 트랜지스터의 상기 게이트 전극, 상기 고전압 전원 및 상기 저전압 전원 중 상기 제1 싱크 트랜지스터와 연결되지 않은 다른 하나와 연결되는 제2 싱크 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 싱크 트랜지스터가 턴온되면 상기 제2 싱크 트랜지스터는 턴오프되고, 상기 제2 싱크 트랜지스터가 턴온되면 상기 제1 싱크 트랜지스터는 턴오프될 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소 회로는 유기 발광 소자, 스캔 신호에 응답하여 턴온 또는 턴오프되는 스위칭 트랜지스터, 상기 스캔 신호에 응답하여 상기 스위칭 트랜지스터가 턴온되면, 데이터 라인을 통해 인가되는 데이터 신호를 저장하는 스토리지 커패시터, 상기 스토리지 커패시터에 저장된 상기 데이터 신호에 상응하는 구동 전류를 상기 유기 발광 소자에 흐르게 하는 구동 트랜지스터, 고전압 전원과저전압전원사이에서상기유기발광소자및상기구동트랜지스터와직렬연결되고, 발광 제어 신호에 응답하여 턴온 또는 턴오프되는 발광 제어 트랜지스터, 상기 구동 트랜지스터의 소스 전극과 상기 구동 트랜지스터의 하부 메탈 전극 사이에 연결되고, 소스 싱크(source sync) 제어 신호에 응답하여 턴온 또는 턴오프되는 소스 싱크 트랜지스터, 및 상기 구동 트랜지스터의 게이트 전극과 상기 구동 트랜지스터의 상기 하부 메탈 전극 사이에 연결되고, 게이트 싱크(gate sync) 제어 신호에 응답하여 턴온 또는 턴오프되는 게이트 싱크 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터는 피모스(p-channel metal oxide semiconductor; PMOS) 트랜지스터이고, 상기 소스 싱크 제어 신호에 응답하여 상기 소스 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 음(negative)의 방향으로 이동할 수 있다.
일 실시예에 의하면, 상기 소스 싱크 제어 신호는 상기 유기 발광 소자에 흐르는 상기 구동 전류의 감소가 요구되는 제1 구간 동안 활성화되고, 상기 소스 싱크 트랜지스터는 상기 제1 구간 동안 턴온되어 상기 구동 트랜지스터의 상기 소스 전극의 소스 전압이 상기 구동 트랜지스터의 상기 하부 메탈 전극에 인가되도록 할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 게이트 싱크 제어 신호에 응답하여 상기 게이트 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 양(positive)의 방향으로 이동할 수 있다.
일 실시예에 의하면, 상기 게이트 싱크 제어 신호는 상기 유기 발광 소자에 흐르는 상기 구동 전류의 증가가 요구되는 제2 구간 동안 활성화되고, 상기 게이트 싱크 트랜지스터는 상기 제2 구간 동안 턴온되어 상기 구동 트랜지스터의 상기 게이트 전극의 게이트 전압이 상기 구동 트랜지스터의 상기 하부 메탈 전극에 인가되도록 할 수 있다.
일 실시예에 의하면, 상기 화소 회로는 상기 구동 트랜지스터의 상기 하부 메탈 전극과 정전압 공급 라인 사이에 연결되고, 정전압 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 정전압 싱크 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 정전압 공급 라인에서 공급되는 정전압은 양의 전압 레벨을 가지며, 상기 정전압 싱크 제어 신호에 응답하여 상기 정전압 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 음의 방향으로 이동할 수 있다.
일 실시예에 의하면, 상기 정전압은 상기 고전압 전원일 수 있다.
일 실시예에 의하면, 상기 정전압 싱크 제어 신호는 상기 유기 발광 소자에 흐르는 상기 구동 전류의 감소가 요구되는 제3 구간 동안 활성화되고, 상기 정전압 싱크 트랜지스터는 상기 제3 구간 동안 턴온되어 상기 정전압이 상기 구동 트랜지스터의 상기 하부 메탈 전극에 인가되도록 할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 정전압 공급 라인에서 공급되는 정전압은 음의 전압 레벨을 가지며, 상기 정전압 싱크 제어 신호에 응답하여 상기 정전압 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 양의 방향으로 이동할 수 있다.
일 실시예에 의하면, 상기 정전압은 상기 저전압 전원일 수 있다.
일 실시예에 의하면, 상기 정전압 싱크 제어 신호는 상기 유기 발광 소자에 흐르는 상기 구동 전류의 증가가 요구되는 제4 구간 동안 활성화되고, 상기 정전압 싱크 트랜지스터는 상기 제4 구간 동안 턴온되어 상기 정전압이 상기 구동 트랜지스터의 상기 하부 메탈 전극에 인가되도록 할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소 회로는 유기 발광 소자, 스캔 신호에 응답하여 턴온 또는 턴오프되는 스위칭 트랜지스터, 상기 스캔 신호에 응답하여 상기 스위칭 트랜지스터가 턴온되면, 데이터 라인을 통해 인가되는 데이터 신호를 저장하는 스토리지 커패시터, 상기 스토리지 커패시터에 저장된 상기 데이터 신호에 상응하는 구동 전류를 상기 유기 발광 소자에 흐르게 하는 구동 트랜지스터, 고전압 전원과 저전압 전원 사이에서 상기 유기 발광 소자 및 상기 구동 트랜지스터와 직렬 연결되고, 발광 제어 신호에 응답하여 턴온 또는 턴오프되는 발광 제어 트랜지스터, 상기 구동 트랜지스터의 소스 전극과 상기 구동 트랜지스터의 하부 메탈 전극 사이에 연결되고, 소스 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 소스 싱크 트랜지스터, 및 상기 구동 트랜지스터의 상기 하부 메탈 전극과 정전압 공급 라인 사이에 연결되고, 정전압 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 정전압 싱크 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 소스 싱크 제어 신호에 응답하여 상기 소스 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 음의 방향으로 이동할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 정전압 싱크 제어 신호에 응답하여 상기 정전압 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 양의 방향 또는 음의 방향으로 이동할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소 회로는 유기 발광 소자, 스캔 신호에 응답하여 턴온 또는 턴오프되는 스위칭 트랜지스터, 상기 스캔 신호에 응답하여 상기 스위칭 트랜지스터가 턴온되면, 데이터 라인을 통해 인가되는 데이터 신호를 저장하는 스토리지 커패시터, 상기 스토리지 커패시터에 저장된 상기 데이터 신호에 상응하는 구동 전류를 상기 유기 발광 소자에 흐르게 하는 구동 트랜지스터, 고전압 전원과 저전압 전원 사이에서 상기 유기 발광 소자 및 상기 구동 트랜지스터와 직렬 연결되고, 발광 제어 신호에 응답하여 턴온 또는 턴오프되는 발광 제어 트랜지스터, 상기 구동 트랜지스터의 게이트 전극과 상기 구동 트랜지스터의 하부 메탈 전극 사이에 연결되고, 게이트 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 게이트 싱크 트랜지스터, 및 상기 구동 트랜지스터의 상기 하부 메탈 전극과 정전압 공급 라인 사이에 연결되고, 정전압 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 정전압 싱크 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 게이트 싱크 제어 신호에 응답하여 상기 게이트 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 양의 방향으로 이동할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 정전압 싱크 제어 신호에 응답하여 상기 정전압 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 양의 방향 또는 음의 방향으로 이동할 수 있다.
본 발명의 실시예들에 따른 화소 회로는 구동 트랜지스터의 소스 전극과 하부 메탈 전극 사이에 연결되고 소스 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 소스 싱크 트랜지스터, 구동 트랜지스터의 게이트 전극과 하부 메탈 전극 사이에 연결되고 게이트 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 게이트 싱크 트랜지스터 및 구동 트랜지스터의 하부 메탈 전극과 정전압 공급 라인 사이에 연결되고 정전압 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 정전압 싱크 트랜지스터 중에서 적어도 2이상을 포함함으로써, 유기 발광 표시 장치의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터의 문턱 전압을 선택적으로 이동(예를 들어, 제1 동작 환경(또는 제1 동작 단계)에서는 유기 발광 표시 장치의 순간 잔상 개선을 위해 구동 트랜지스터의 문턱 전압을 제1 방향으로 이동시키고, 제2 동작 환경(또는 제2 동작 단계)에서는 유기 발광 표시 장치의 발광 휘도 개선을 위해 구동 트랜지스터의 문턱 전압을 제1 방향과 상반되는 제2 방향으로 이동시키며, 제3 동작 환경(또는 제3 동작 단계)에서는 구동 트랜지스터의 문턱 전압을 이동시키지 않음)시킬 수 있다. 다만, 본 발명의 효과는 상술한 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 화소 회로를 나타내는 도면이다.
도 2는 도 1의 화소 회로의 일 예를 나타내는 도면이다.
도 3은 도 1의 화소 회로에 포함된 구동 트랜지스터의 구조의 일 예를 나타내는 단면도이다.
도 4는 도 1의 화소 회로의 다른 예를 나타내는 도면이다.
도 5는 도 1의 화소 회로의 또 다른 예를 나타내는 도면이다.
도 6은 도 1의 화소 회로의 또 다른 예를 나타내는 도면이다.
도 7은 도 1의 화소 회로의 또 다른 예를 나타내는 도면이다.
도 8은 도 1의 화소 회로의 또 다른 예를 나타내는 도면이다.
도 9는 도 1의 화소 회로의 또 다른 예를 나타내는 도면이다.
도 10은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 11은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 12는 도 11의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 화소 회로를 나타내는 도면이다.
도 1을 참조하면, 유기 발광 표시 장치에 구비된 화소 회로(100)는 메인 회로(120) 및 서브 회로(140)를 포함할 수 있다.
메인 회로(120)는 스캔 신호(SS)에 응답하여 데이터 신호(DS)를 수신하고, 발광 제어 신호(ES)에 응답하여 데이터 신호(DS)에 상응하는 휘도의 광을 출력할 수 있다. 일 실시예에서, 메인 회로(120)는 유기 발광 소자, 스위칭 트랜지스터, 스토리지 커패시터, 구동 트랜지스터 및 발광 제어 트랜지스터를 포함할 수 있다. 이 때, 메인 회로(120)에 포함된 스위칭 트랜지스터, 구동 트랜지스터 및 발광 제어 트랜지스터는 각각 피모스(p-channel metal oxide semiconductor; PMOS) 트랜지스터 또는 엔모스(n-channel metal oxide semiconductor; NMOS) 트랜지스터일 수 있다. 실시예에 따라, 메인 회로(120)에 포함된 스위칭 트랜지스터, 구동 트랜지스터 및 발광 제어 트랜지스터는 산화물 박막 트랜지스터로 구현될 수 있다. 한편, 상기에서는 메인 회로(120)의 동작을 위해 필요한 최소한의 구성 요소들(즉, 유기 발광 소자, 스위칭 트랜지스터, 스토리지 커패시터, 구동 트랜지스터 및 발광 제어 트랜지스터)만이 언급된 것이므로, 메인 회로(120)가 상기 구성 요소들 외에 다른 구성 요소들을 더 포함할 수 있음을 이해하여야 한다. 구체적으로, 유기 발광 소자는 유기 발광 다이오드일 수 있다. 스위칭 트랜지스터는 스캔 신호(SS)에 응답하여 턴온 또는 턴오프될 수 있다. 스토리지 커패시터는 스캔 신호(SS)에 응답하여 스위칭 트랜지스터가 턴온될 때 데이터 라인을 통해 인가되는 데이터 신호(DS)를 저장할 수 있다. 구동 트랜지스터는 스토리지 커패시터(CST)에 저장된 데이터 신호(DS)에 상응하는 구동 전류를 유기 발광 소자로 흐르게 할 수 있다. 발광 제어 트랜지스터는 고전압 전원(ELVDD)과 저전압 전원(ELVSS) 사이에서 유기 발광 소자 및 구동 트랜지스터와 직렬 연결되고, 발광 제어 신호(ES)에 응답하여 턴온 또는 턴오프될 수 있다. 이에, 화소 회로(100)는 발광 제어 트랜지스터가 턴온되는 발광 구간 동안 유기 발광 소자를 발광시키고, 발광 제어 트랜지스터가 턴오프되는 비발광 구간 동안 유기 발광 소자를 비발광(즉, 유기 발광 소자의 발광을 준비)시킬 수 있다. 유기 발광 소자는 상기 구동 전류에 상응하는 휘도의 광을 출력할 수 있다.
서브 회로(140)는 메인 회로(120)에 연결될 수 있다. 구체적으로, 서브 회로(140)는 싱크 제어 신호들(CTLS)을 입력받고, 싱크 제어 신호들(CTLS)에 기초하여 구동 트랜지스터의 문턱 전압을 선택적으로 이동(예를 들어, 유기 발광 표시 장치의 순간 잔상 개선을 위해 구동 트랜지스터의 문턱 전압을 제1 방향으로 이동시키거나, 유기 발광 표시 장치의 발광 휘도 개선을 위해 구동 트랜지스터의 문턱 전압을 제1 방향과 상반되는 제2 방향으로 이동시키거나 또는 구동 트랜지스터의 문턱 전압을 이동시키지 않을 수 있음)시킬 수 있다. 즉, 서브 회로(140)는 유기 발광 표시 장치의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터의 문턱 전압을 선택적으로 이동시킬 수 있다. 이를 위해, 서브 회로(140)는 구동 트랜지스터의 소스 전극과 하부 메탈 전극 사이에 연결되고 소스 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 소스 싱크 트랜지스터, 구동 트랜지스터의 게이트 전극과 하부 메탈 전극 사이에 연결되고 게이트 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 게이트 싱크 트랜지스터 및 구동 트랜지스터의 하부 메탈 전극과 정전압 공급 라인 사이에 연결되고 정전압 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 정전압 싱크 트랜지스터 중에서 적어도 2이상을 포함할 수 있다. 일 실시예에서, 서브 회로(140)는 소스 싱크 트랜지스터 및 게이트 싱크 트랜지스터를 포함할 수 있다. 이에 대해서는 도 2 및 도 3을 참조하여 후술하기로 한다. 다른 실시예에서, 서브 회로(140)는 소스 싱크 트랜지스터, 게이트 싱크 트랜지스터 및 정전압 싱크 트랜지스터를 포함할 수 있다. 이에 대해서는 도 4 및 도 5를 참조하여 후술하기로 한다. 또 다른 실시예에서, 서브 회로(140)는 소스 싱크 트랜지스터 및 정전압 싱크 트랜지스터를 포함할 수 있다. 이에 대해서는 도 6 및 도 7을 참조하여 후술하기로 한다. 또 다른 실시예에서, 서브 회로(140)는 게이트 싱크 트랜지스터 및 정전압 싱크 트랜지스터를 포함할 수 있다. 이에 대해서는 도 8 및 도 9를 참조하여 후술하기로 한다.
일 실시예에서, 싱크 제어 신호들(CTLS)(예를 들어, 소스 싱크 제어 신호, 게이트 싱크 제어 신호, 정전압 싱크 제어 신호 등)은 스캔 신호(SS)(예를 들어, 이전 스캔 신호(SS(n-1)), 현재 스캔 신호(SS(n)), 다음 스캔 신호(SS(n+1)) 등), 발광 제어 신호(ES)(예를 들어, 이전 발광 제어 신호(ES(n-1)), 현재 발광 제어 신호(ES(n)), 다음 발광 제어 신호(ES(n+1)) 등) 등과 같이 동시에 활성화되지 않는 신호들로 결정될 수 있다. 이 경우, 싱크 제어 신호들(CTLS)을 인가하기 위한 추가적인 배선들을 형성할 필요가 없다는 장점이 있다. 다른 실시예에서, 싱크 제어 신호들(CTLS)은 스캔 신호(SS), 발광 제어 신호(ES) 등으로부터 독립적인 신호들로 결정될 수 있다. 이 경우, 싱크 제어 신호들(CTLS)을 다양한 형태로 인가 가능하다는 장점이 있다. 이와 같이, 화소 회로(100)는 구동 트랜지스터의 소스 전극과 하부 메탈 전극 사이에 연결되고 소스 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 소스 싱크 트랜지스터, 구동 트랜지스터의 게이트 전극과 하부 메탈 전극 사이에 연결되고 게이트 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 게이트 싱크 트랜지스터 및 구동 트랜지스터의 하부 메탈 전극과 정전압 공급 라인 사이에 연결되고 정전압 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 정전압 싱크 트랜지스터 중에서 적어도 2이상을 포함함으로써, 유기 발광 표시 장치의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터의 문턱 전압을 선택적으로 이동시킬 수 있다. 따라서, 화소 회로(100)는 유기 발광 표시 장치로 하여금 동작 단계 및/또는 동작 환경에 따라 구동 트랜지스터에 대한 싱크 동작(또는 백-바이어싱 동작)을 가변하거나 시간적/공간적으로 선택적으로 운용 가능하게 할 수 있고, 그에 따라, 유기 발광 표시 장치는 유기 발광 표시 장치의 구동에 요구되는 조건(예를 들어, 순간 잔상 개선, 발광 휘도 개선 등)에 따라 싱크 동작들(즉, 소스 싱크 동작, 게이트 싱크 동작 및 정전압 싱크 동작)의 장점들을 선택적으로 활용할 수 있다.
도 2는 도 1의 화소 회로의 일 예를 나타내는 도면이고, 도 3은 도 1의 화소 회로에 포함된 구동 트랜지스터의 구조의 일 예를 나타내는 단면도이다.
도 2 및 도 3을 참조하면, 화소 회로(100-1)는 메인 회로(120) 및 서브 회로(140-1)를 포함할 수 있다.
메인 회로(120)는 3T-1C 구조(즉, 3개의 트랜지스터들(ST, DT, ET) 및 1개의 커패시터(CST)를 포함하는 구조)를 가질 수 있다. 구체적으로, 메인 회로(120)는 유기 발광 소자(OLED), 스캔 신호(SS)에 응답하여 턴온 또는 턴오프되는 스위칭 트랜지스터(ST), 스캔 신호(SS)에 응답하여 스위칭 트랜지스터(ST)가 턴온되면, 데이터 라인을 통해 인가되는 데이터 신호(DS)를 저장하는 스토리지 커패시터(CST), 스토리지 커패시터(CST)에 저장된 데이터 신호(DS)에 상응하는 구동 전류를 유기 발광 소자(OLED)에 흐르게 하는 구동 트랜지스터(DT) 및 고전압 전원(ELVDD)과 저전압 전원(ELVSS) 사이에서 유기 발광 소자(OLED) 및 구동 트랜지스터(DT)와 직렬 연결되고, 발광 제어 신호(ES)에 응답하여 턴온 또는 턴오프되는 발광 제어 트랜지스터(ET)를 포함할 수 있다. 일 실시예에서, 도 2에 도시된 바와 같이, 유기 발광 소자(OLED)는 제2 노드(N2)에 연결되는 애노드 및 저전압 전원(ELVSS)이 인가되는 캐소드를 포함할 수 있다. 스위칭 트랜지스터(ST)는 데이터 신호(DS)가 인가되는 제1 전극, 제1 노드(N1)에 연결되는 제2 전극 및 스캔 신호(SS)가 인가되는 게이트 전극을 포함할 수 있다. 스토리지 커패시터(CST)는 제1 노드(N1)에 연결되는 제1 전극 및 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다. 구동 트랜지스터(DT)는 발광 제어 트랜지스터(ET)의 제2 전극에 연결되는 제1 전극(즉, 소스 전극(60)), 제2 노드(N2)에 연결되는 제2 전극(즉, 드레인 전극(70)), 제1 노드(N1)에 연결되는 게이트 전극(90) 및 백-바이어싱 전압(또는 싱크 전압)이 인가되는 하부 메탈 전극(20)을 포함할 수 있다. 발광 제어 트랜지스터(ET)는 고전압 전원(ELVDD)이 인가되는 제1 전극, 구동 트랜지스터(DT)의 제1 전극(즉, 소스 전극(60))에 연결되는 제2 전극, 발광 제어 신호(ES)가 인가되는 게이트 전극을 포함할 수 있다.
다만, 도 2에서는 메인 회로(120)가 유기 발광 소자(OLED), 스위칭 트랜지스터(ST), 스토리지 커패시터(CST), 구동 트랜지스터(DT) 및 발광 제어 트랜지스터(ET)를 포함하는 것으로 설명하였으나, 이들은 메인 회로(120)가 동작 가능한 최소한의 구성 요소들을 언급한 것에 불과함을 이해하여야 한다. 다시 말하면, 도 2에 도시된 메인 회로(120)는 유기 발광 소자(OLED), 스위칭 트랜지스터(ST), 스토리지 커패시터(CST), 구동 트랜지스터(DT) 및 발광 제어 트랜지스터(ET) 외에 다른 구성 요소들을 더 포함할 수 있다. 예를 들어, 도 2에 도시된 메인 회로(120)는 구동 트랜지스터(DT)의 문턱 전압을 보상(예를 들어, 내부 보상 또는 외부 보상)하기 위한 구성 요소들 및/또는 상기 노드들(N1, N2)을 초기화시키기 위한 구성 요소들을 더 포함할 수 있다. 또한, 도 2에 도시된 메인 회로(120) 내 구성 요소들(즉, 유기 발광 소자(OLED), 스위칭 트랜지스터(ST), 스토리지 커패시터(CST), 구동 트랜지스터(DT) 및 발광 제어 트랜지스터(ET)) 간의 연결 구조도 예시적인 것으로서, 도 2에 도시된 메인 회로(120) 내 구성 요소들 간의 연결 구조는 다양하게 변경될 수 있다. 예를 들어, 도 2에 도시된 메인 회로(120)가 구동 트랜지스터(DT)의 문턱 전압을 보상하기 위한 구성 요소들 및/또는 상기 노드들(N1, N2)을 초기화시키기 위한 구성 요소들을 더 포함하는 경우, 도 2에 도시된 메인 회로(120) 내 구성 요소들 간의 연결 구조는 추가된 구성 요소들과의 연결 구조를 형성하기 위해 다양하게 변경될 수 있다. 나아가, 도 2에서는 메인 회로(120) 내 트랜지스터들(ST, DT, ET)이 모두 피모스 트랜지스터들인 것으로 도시되어 있으나, 이것은 예시적인 것으로서, 상기 트랜지스터들(ST, DT, ET)은 모두 엔모스 트랜지스터로 구현되거나 또는 피모스 트랜지스터와 엔모스 트랜지스터의 조합으로 구현될 수 있다.
도 2에 도시된 바와 같이, 메인 회로(120) 내 구동 트랜지스터(DT)는 피모스 트랜지스터로 구현될 수 있다. 예를 들어, 구동 트랜지스터(DT)는 도 3에 도시된 단면 구조를 가질 수 있다. 구체적으로, 구동 트랜지스터(DT)는 기판(10), 하부 메탈 전극(20), 게이트 절연층(30), 액티브층(40), 에치 스토퍼층(150), 제1 및 제2 전극들(60, 70), 게이트 절연층(80) 및 게이트 전극(90)이 순차적으로 형성된 단면 구조를 가질 수 있다. 기판(10)은 실리콘 반도체 기판, 유리 기판, 플라스틱 기판 등일 수 있다. 하부 메탈 전극(20)은 기판(10)의 상부에 형성될 수 있다. 예를 들어, 하부 메탈 전극(20)은 소정의 금속을 증착하고, 증착된 금속을 패터닝하는 방식으로 형성될 수 있다. 게이트 절연층(30)은 하부 메탈 전극(20)을 커버하면서 하부 메탈 전극(20)의 상부에 형성될 수 있다. 액티브층(40)은 게이트 절연층(30)의 상부에 형성될 수 있다. 액티브층(40)은 채널 영역, 소스 영역 및 드레인 영역을 제공하는데, 중앙 영역(예를 들어, 도 3에서 위로 돌출된 영역)은 채널 영역에 상응하고, 주변 영역은 소스 영역과 드레인 영역에 상응할 수 있다. 에치 스토퍼층(50)은 액티브층(40)의 상부에 형성되며, 액티브층(40)의 일부 영역을 커버할 수 있다. 제1 및 제2 전극들(60, 70)은 에치 스토퍼층(50)의 상부에 형성되며, 액티브층(40)의 노출된 소스 영역과 드레인 영역에 각각 컨택할 수 있다. 게이트 절연층(80)은 에치 스토퍼층(50)과 제1 및 제2 전극들(60, 70)을 커버하면서 이들의 상부에 형성될 수 있다. 게이트 전극(90)은 게이트 절연층(80)의 상부에 형성될 수 있다. 예를 들어, 게이트 전극(90)은 소정의 금속을 증착하고, 증착된 금속을 패터닝하는 방식으로 형성될 수 있다. 다만, 이것은 예시적인 것으로서, 구동 트랜지스터(DT)는 다양한 단면 구조를 가질 수 있다. 한편, 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 음의 방향으로 이동하면, 동일 조건 하에서 구동 트랜지스터(DT)의 온-전류(on-current)(즉, 구동 트랜지스터(DT)를 거쳐 흐르는 전류)는 감소할 수 있다. 반면에, 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 양의 방향으로 이동하면, 동일 조건 하에서 구동 트랜지스터(DT)의 온-전류(즉, 구동 트랜지스터(DT)를 거쳐 흐르는 전류)는 증가할 수 있다.
서브 회로(140-1)는 메인 회로(120)에 연결될 수 있다. 구체적으로, 서브 회로(140-1)는 소스 싱크 트랜지스터(SST) 및 게이트 싱크 트랜지스터(GST)를 포함할 수 있다. 소스 싱크 트랜지스터(SST)는 구동 트랜지스터(DT)의 제1 전극(즉, 소스 전극(60))과 하부 메탈 전극(20) 사이에 연결되고, 소스 싱크 제어 신호(SCTL)에 응답하여 턴온 또는 턴오프될 수 있다. 일 실시예에서, 도 2에 도시된 바와 같이, 소스 싱크 트랜지스터(SST)는 피모스 트랜지스터로 구현될 수 있다. 이 경우, 소스 싱크 제어 신호(SCTL)가 활성화(즉, 음의 전압 레벨을 가짐)되면, 소스 싱크 트랜지스터(SST)는 턴온될 수 있고, 소스 싱크 제어 신호(SCTL)가 비활성화(즉, 양의 전압 레벨을 가짐)되면, 소스 싱크 트랜지스터(SST)는 턴오프될 수 있다. 다른 실시예에서, 소스 싱크 트랜지스터(SST)는 엔모스 트랜지스터로 구현될 수 있다. 이 경우, 소스 싱크 제어 신호(SCTL)가 활성화(즉, 양의 전압 레벨을 가짐)되면, 소스 싱크 트랜지스터(SST)는 턴온될 수 있고, 소스 싱크 제어 신호(SCTL)가 비활성화(즉, 음의 전압 레벨을 가짐)되면, 소스 싱크 트랜지스터(SST)는 턴오프될 수 있다. 한편, 소스 싱크 제어 신호(SCTL)는 유기 발광 소자(OLED)에 흐르는 구동 전류의 감소가 요구되는(예를 들어, 유기 발광 표시 장치의 순간 잔상 개선이 필요한) 제1 구간 동안 활성화될 수 있다. 이에, 소스 싱크 트랜지스터(SST)는 유기 발광 소자(OLED)에 흐르는 구동 전류의 감소가 요구되는 제1 구간 동안 턴온될 수 있고, 그에 따라, 상기 제1 구간 동안 구동 트랜지스터(DT)의 제1 전극(즉, 소스 전극(60))의 소스 전압이 구동 트랜지스터(DT)의 하부 메탈 전극(20)에 인가될 수 있다. 그 결과, 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 음의 방향으로 이동하여 구동 트랜지스터(DT)를 거쳐 흐르는 구동 전류(즉, 누설 전류)가 감소될 수 있다. 다시 말하면, 소스 싱크 트랜지스터(SST)가 턴온되는 경우 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 음의 방향으로 이동하고, 그에 따라, 동일한 조건에서 피모스 트랜지스터인 구동 트랜지스터(DT)를 거쳐 흐르는 누설 전류가 감소하여 유기 발광 표시 장치의 순간 잔상 개선이 이루어지는 것이다.
게이트 싱크 트랜지스터(GST)는 구동 트랜지스터(DT)의 게이트 전극(90)(즉, 제1 노드(N1))과 하부 메탈 전극(20) 사이에 연결되고, 게이트 싱크 제어 신호(GCTL)에 응답하여 턴온 또는 턴오프될 수 있다. 일 실시예에서, 도 2에 도시된 바와 같이, 게이트 싱크 트랜지스터(GST)는 피모스 트랜지스터로 구현될 수 있다. 이 경우, 게이트 싱크 제어 신호(GCTL)가 활성화(즉, 음의 전압 레벨을 가짐)되면, 게이트 싱크 트랜지스터(GST)는 턴온될 수 있고, 게이트 싱크 제어 신호(GCTL)가 비활성화(즉, 양의 전압 레벨을 가짐)되면, 게이트 싱크 트랜지스터(GST)는 턴오프될 수 있다. 다른 실시예에서, 게이트 싱크 트랜지스터(GST)는 엔모스 트랜지스터로 구현될 수 있다. 이 경우, 게이트 싱크 제어 신호(GCTL)가 활성화(즉, 양의 전압 레벨을 가짐)되면, 게이트 싱크 트랜지스터(GST)는 턴온될 수 있고, 게이트 싱크 제어 신호(GCTL)가 비활성화(즉, 음의 전압 레벨을 가짐)되면, 게이트 싱크 트랜지스터(GST)는 턴오프될 수 있다. 한편, 게이트 싱크 제어 신호(GCTL)는 유기 발광 소자(OLED)에 흐르는 구동 전류의 증가가 요구되는(예를 들어, 유기 발광 표시 장치의 발광 휘도 개선이 필요한) 제2 구간 동안 활성화될 수 있다. 이에, 게이트 싱크 트랜지스터(GST)는 유기 발광 소자(OLED)에 흐르는 구동 전류의 증가가 요구되는 제2 구간 동안 턴온될 수 있고, 그에 따라, 상기 제2 구간 동안 구동 트랜지스터(DT)의 게이트 전극(90)의 게이트 전압이 구동 트랜지스터(DT)의 하부 메탈 전극(20)에 인가될 수 있다. 그 결과, 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 양의 방향으로 이동하여 구동 트랜지스터(DT)를 거쳐 흐르는 구동 전류가 증가될 수 있다. 다시 말하면, 게이트 싱크 트랜지스터(GST)가 턴온되는 경우 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 양의 방향으로 이동하고, 그에 따라, 동일한 조건에서 피모스 트랜지스터인 구동 트랜지스터(DT)를 거쳐 흐르는 구동 전류가 증가하여 유기 발광 표시 장치의 발광 휘도 개선이 이루어지는 것이다.
이와 같이, 화소 회로(100-1)는 구동 트랜지스터(DT)의 제1 전극(즉, 소스 전극(60))과 하부 메탈 전극(20) 사이에 연결되고 소스 싱크 제어 신호(SCTL)에 응답하여 턴온 또는 턴오프되는 소스 싱크 트랜지스터(SST) 및 구동 트랜지스터(DT)의 게이트 전극(즉, 제1 노드(N1))과 하부 메탈 전극(20) 사이에 연결되고 게이트 싱크 제어 신호(GCTL)에 응답하여 턴온 또는 턴오프되는 게이트 싱크 트랜지스터(GST)를 포함함으로써, 유기 발광 표시 장치의 동작 단계(예를 들어, 초기화 단계, 문턱 전압 보상 단계, 데이터 기입 단계, 발광 단계 등) 및/또는 동작 환경에 맞춰 구동 트랜지스터(DT)의 문턱 전압을 선택적으로 이동시킬 수 있다. 예를 들어, 화소 회로(100-1)는 제1 동작 환경(또는 제1 동작 단계)에서는 유기 발광 표시 장치의 순간 잔상 개선을 위해 소스 싱크 트랜지스터(SST)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제1 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 음의 방향으로 이동)시키고, 제2 동작 환경(또는 제2 동작 단계)에서는 유기 발광 표시 장치의 발광 휘도 개선을 위해 게이트 싱크 트랜지스터(GST)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제2 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 양의 방향으로 이동)시키며, 제3 동작 환경(또는 제3 동작 단계)에서는 소스 싱크 트랜지스터(SST)와 게이트 싱크 트랜지스터(GST)를 모두 턴오프시켜 구동 트랜지스터(DT)의 문턱 전압을 이동시키지 않을 수 있다. 한편, 도 2에서는 메인 회로(120)가 3T-1C 구조(즉, 3개의 트랜지스터들(ST, DT, ET) 및 1개의 커패시터(CST)를 포함하는 구조)를 갖는 것으로 도시되어 있으나, 이것은 예시적인 것으로서, 메인 회로(120)의 구조가 그에 한정되지는 않는다. 예를 들어, 메인 회로(120)가 요구되는 조건에 따라 다양한 구조(예를 들어, 7T-1C 구조 등)를 가질 수 있다. 또한, 소스 싱크 제어 신호(SCTL)와 게이트 싱크 제어 신호(GCTL)은 스캔 신호(SS)(예를 들어, 이전 스캔 신호(SS(n-1)), 현재 스캔 신호(SS(n)), 다음 스캔 신호(SS(n+1)) 등), 발광 제어 신호(ES)(예를 들어, 이전 발광 제어 신호(ES(n-1)), 현재 발광 제어 신호(ES(n)), 다음 발광 제어 신호(ES(n+1)) 등) 등과 같이 동시에 활성화되지 않는 신호들로 결정되거나 또는 스캔 신호(SS), 발광 제어 신호(ES) 등으로부터 독립적인 신호들로 결정될 수 있다.
도 4는 도 1의 화소 회로의 다른 예를 나타내는 도면이다.
도 4를 참조하면, 화소 회로(100-2)는 메인 회로(120) 및 서브 회로(140-2)를 포함할 수 있다. 한편, 화소 회로(100-2)는 서브 회로(140-2)가 소스 싱크 트랜지스터(SST)와 게이트 싱크 트랜지스터(GST) 외에 정전압 싱크 트랜지스터(EST)를 더 포함한다는 점에 제외하고는 도 2의 화소 회로(100-1)와 실질적으로 동일하다. 따라서, 화소 회로(100-2)에 대해서는 도 2의 화소 회로(100-1)와 중복되는 설명은 생략하고, 서브 회로(140-2)에 포함된 정전압 싱크 트랜지스터(EST)를 중심으로 설명하기로 한다. 한편, 도 4에 도시된 바와 같이, 구동 트랜지스터(DT)는 피모스 트랜지스터일 수 있다.
서브 회로(140-2)는 소스 싱크 트랜지스터(SST), 게이트 싱크 트랜지스터(GST) 및 정전압 싱크 트랜지스터(EST)를 포함할 수 있다. 정전압 싱크 트랜지스터(EST)는 구동 트랜지스터(DT)의 하부 메탈 전극(20)과 정전압(SV)을 공급하는 정전압 공급 라인 사이에 연결되고, 정전압 싱크 제어 신호(ECTL)에 응답하여 턴온 또는 턴오프될 수 있다. 일 실시예에서, 도 2에 도시된 바와 같이, 정전압 싱크 트랜지스터(EST)는 피모스 트랜지스터로 구현될 수 있다. 이 경우, 정전압 싱크 제어 신호(ECTL)가 활성화(즉, 음의 전압 레벨을 가짐)되면, 정전압 싱크 트랜지스터(EST)는 턴온될 수 있고, 정전압 싱크 제어 신호(ECTL)가 비활성화(즉, 양의 전압 레벨을 가짐)되면, 정전압 싱크 트랜지스터(EST)는 턴오프될 수 있다. 다른 실시예에서, 정전압 싱크 트랜지스터(EST)는 엔모스 트랜지스터로 구현될 수 있다. 이 경우, 정전압 싱크 제어 신호(ECTL)가 활성화(즉, 양의 전압 레벨을 가짐)되면, 정전압 싱크 트랜지스터(EST)는 턴온될 수 있고, 정전압 싱크 제어 신호(ECTL)가 비활성화(즉, 음의 전압 레벨을 가짐)되면, 정전압 싱크 트랜지스터(EST)는 턴오프될 수 있다.
일 실시예에서, 정전압 공급 라인에서 공급되는 정전압(SV)은 양의 전압 레벨을 가질 수 있다. 예를 들어, 정전압(SV)은 고전압 전원(ELVDD)일 수 있고, 정전압 공급 라인은 고전압 전원(ELVDD)이 공급되는 라인일 수 있다. 이 경우, 정전압 싱크 제어 신호(ECTL)에 응답하여 정전압 싱크 트랜지스터(EST)가 턴온되면, 구동 트랜지스터(DT)의 문턱 전압이 음의 방향으로 이동할 수 있다. 따라서, 정전압 싱크 제어 신호(ECTL)는 유기 발광 소자(OLED)에 흐르는 구동 전류의 감소가 요구되는(예를 들어, 유기 발광 표시 장치의 순간 잔상 개선이 필요한) 제3 구간 동안 활성화될 수 있다. 즉, 정전압 싱크 트랜지스터(EST)는 유기 발광 소자(OLED)에 흐르는 구동 전류의 감소가 요구되는 제3 구간 동안 턴온될 수 있고, 그에 따라, 상기 제3 구간 동안 양의 전압 레벨을 가진 정전압(SV)(예를 들어, 고전압 전원(ELVDD))이 구동 트랜지스터(DT)의 하부 메탈 전극(20)에 인가될 수 있다. 그 결과, 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 음의 방향으로 이동하여 구동 트랜지스터(DT)를 거쳐 흐르는 구동 전류(즉, 누설 전류)가 감소될 수 있다. 다시 말하면, 정전압 싱크 트랜지스터(EST)가 턴온되는 경우 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 음의 방향으로 이동하고, 그에 따라, 동일한 조건에서 피모스 트랜지스터인 구동 트랜지스터(DT)를 거쳐 흐르는 누설 전류가 감소하여 유기 발광 표시 장치의 순간 잔상 개선이 이루어지는 것이다.
다른 실시예에서, 정전압 공급 라인에서 공급되는 정전압(SV)은 음의 전압 레벨을 가질 수 있다. 예를 들어, 정전압(SV)은 저전압 전원(ELVSS)일 수 있고, 정전압 공급 라인은 저전압 전원(ELVSS)이 공급되는 라인일 수 있다. 이 경우, 정전압 싱크 제어 신호(ECTL)에 응답하여 정전압 싱크 트랜지스터(EST)가 턴온되면, 구동 트랜지스터(DT)의 문턱 전압이 양의 방향으로 이동할 수 있다. 따라서, 정전압 싱크 제어 신호(ECTL)는 유기 발광 소자(OLED)에 흐르는 구동 전류의 증가가 요구되는(예를 들어, 유기 발광 표시 장치의 발광 휘도 개선이 필요한) 제4 구간 동안 활성화될 수 있다. 즉, 정전압 싱크 트랜지스터(EST)는 유기 발광 소자(OLED)에 흐르는 구동 전류의 증가가 요구되는 제4 구간 동안 턴온될 수 있고, 그에 따라, 상기 제4 구간 동안 음의 전압 레벨을 가진 정전압(SV)이 구동 트랜지스터(DT)의 하부 메탈 전극(20)에 인가될 수 있다. 그 결과, 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 양의 방향으로 이동하여 구동 트랜지스터(DT)를 거쳐 흐르는 구동 전류가 증가될 수 있다. 다시 말하면, 정전압 싱크 트랜지스터(EST)가 턴온되는 경우 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 양의 방향으로 이동하고, 그에 따라, 동일한 조건에서 피모스 트랜지스터인 구동 트랜지스터(DT)를 거쳐 흐르는 구동 전류가 증가하여 유기 발광 표시 장치의 발광 휘도 개선이 이루어지는 것이다.
이와 같이, 화소 회로(100-2)는 구동 트랜지스터(DT)의 소스 전극(60)과 하부 메탈 전극(20) 사이에 연결되고 소스 싱크 제어 신호(SCTL)에 응답하여 턴온 또는 턴오프되는 소스 싱크 트랜지스터(SST), 구동 트랜지스터(DT)의 게이트 전극과 하부 메탈 전극(20) 사이에 연결되고 게이트 싱크 제어 신호(GCTL)에 응답하여 턴온 또는 턴오프되는 게이트 싱크 트랜지스터(GST), 및 구동 트랜지스터(DT)의 하부 메탈 전극(20)과 정전압 공급 라인 사이에 연결되고 정전압 싱크 제어 신호(ECTL)에 응답하여 턴온 또는 턴오프되는 정전압 싱크 트랜지스터(EST)를 포함함으로써, 유기 발광 표시 장치의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터(DT)의 문턱 전압을 선택적으로 이동시킬 수 있다. 예를 들어, 화소 회로(100-2)는 제1 동작 환경(또는 제1 동작 단계)에서는 유기 발광 표시 장치의 순간 잔상 개선을 위해 소스 싱크 트랜지스터(SST) 또는 정전압 싱크 트랜지스터(EST)(즉, 정전압(SV)이 양의 전압 레벨을 갖는 경우)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제1 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 음의 방향으로 이동)시키고, 제2 동작 환경(또는 제2 동작 단계)에서는 유기 발광 표시 장치의 발광 휘도 개선을 위해 게이트 싱크 트랜지스터(GST) 또는 정전압 싱크 트랜지스터(EST)(즉, 정전압(SV)이 음의 전압 레벨을 갖는 경우)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제2 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 양의 방향으로 이동)시키며, 제3 동작 환경(또는 제3 동작 단계)에서는 소스 싱크 트랜지스터(SST), 게이트 싱크 트랜지스터(GST) 및 정전압 싱크 트랜지스터(EST)를 모두 턴오프시켜 구동 트랜지스터(DT)의 문턱 전압을 이동시키지 않을 수 있다.
도 5는 도 1의 화소 회로의 또 다른 예를 나타내는 도면이다.
도 5를 참조하면, 화소 회로(100-3)는 메인 회로(120) 및 서브 회로(140-3)를 포함할 수 있다. 한편, 화소 회로(100-3)는 서브 회로(140-3)가 소스 싱크 트랜지스터(SST)와 게이트 싱크 트랜지스터(GST) 외에 제1 정전압 싱크 트랜지스터(EST1)와 제2 정전압 싱크 트랜지스터(EST2)를 더 포함한다는 점에 제외하고는 도 2의 화소 회로(100-1)와 실질적으로 동일하다. 따라서, 화소 회로(100-3)에 대해서는 도 2의 화소 회로(100-1)와 중복되는 설명은 생략하고, 서브 회로(140-3)에 포함된 제1 정전압 싱크 트랜지스터(EST1)와 제2 정전압 싱크 트랜지스터(EST2)를 중심으로 설명하기로 한다. 한편, 도 5에 도시된 바와 같이, 구동 트랜지스터(DT)는 피모스 트랜지스터일 수 있다.
서브 회로(140-2)는 소스 싱크 트랜지스터(SST), 게이트 싱크 트랜지스터(GST), 제1 정전압 싱크 트랜지스터(EST1) 및 제2 정전압 싱크 트랜지스터(EST2)를 포함할 수 있다. 제1 정전압 싱크 트랜지스터(EST1)는 구동 트랜지스터(DT)의 하부 메탈 전극(20)과 제1 정전압(SV1)을 공급하는 제1 정전압 공급 라인 사이에 연결되고, 제1 정전압 싱크 제어 신호(ECTL1)에 응답하여 턴온 또는 턴오프될 수 있다. 일 실시예에서, 도 5에 도시된 바와 같이, 제1 정전압 싱크 트랜지스터(EST1)는 피모스 트랜지스터로 구현될 수 있다. 이 경우, 제1 정전압 싱크 제어 신호(ECTL1)가 활성화(즉, 음의 전압 레벨을 가짐)되면, 제1 정전압 싱크 트랜지스터(EST1)는 턴온될 수 있고, 제1 정전압 싱크 제어 신호(ECTL1)가 비활성화(즉, 양의 전압 레벨을 가짐)되면, 제1 정전압 싱크 트랜지스터(EST1)는 턴오프될 수 있다. 다른 실시예에서, 제1 정전압 싱크 트랜지스터(EST1)는 엔모스 트랜지스터로 구현될 수 있다. 이 경우, 제1 정전압 싱크 제어 신호(ECTL1)가 활성화(즉, 양의 전압 레벨을 가짐)되면, 제1 정전압 싱크 트랜지스터(EST1)는 턴온될 수 있고, 제1 정전압 싱크 제어 신호(ECTL1)가 비활성화(즉, 음의 전압 레벨을 가짐)되면, 제1 정전압 싱크 트랜지스터(EST1)는 턴오프될 수 있다. 이 때, 제1 정전압 공급 라인에서 공급되는 제1 정전압(SV1)은 양의 전압 레벨을 가질 수 있다. 예를 들어, 제1 정전압(SV)은 고전압 전원(ELVDD)일 수 있고, 제1 정전압 공급 라인은 고전압 전원(ELVDD)이 공급되는 라인일 수 있다. 이 경우, 제1 정전압 싱크 제어 신호(ECTL1)에 응답하여 제1 정전압 싱크 트랜지스터(EST1)가 턴온되면, 구동 트랜지스터(DT)의 문턱 전압이 음의 방향으로 이동할 수 있다. 따라서, 제1 정전압 싱크 제어 신호(ECTL1)는 유기 발광 소자(OLED)에 흐르는 구동 전류의 감소가 요구되는(예를 들어, 유기 발광 표시 장치의 순간 잔상 개선이 필요한) 제3 구간 동안 활성화될 수 있다. 즉, 제1 정전압 싱크 트랜지스터(EST1)는 유기 발광 소자(OLED)에 흐르는 구동 전류의 감소가 요구되는 제3 구간 동안 턴온될 수 있고, 그에 따라, 상기 제3 구간 동안 양의 전압 레벨을 가진 제1 정전압(SV1)(예를 들어, 고전압 전원(ELVDD))이 구동 트랜지스터(DT)의 하부 메탈 전극(20)에 인가될 수 있다. 그 결과, 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 음의 방향으로 이동하여 구동 트랜지스터(DT)를 거쳐 흐르는 구동 전류(즉, 누설 전류)가 감소될 수 있다. 다시 말하면, 제1 정전압 싱크 트랜지스터(EST1)가 턴온되는 경우 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 음의 방향으로 이동하고, 그에 따라, 동일한 조건에서 피모스 트랜지스터인 구동 트랜지스터(DT)를 거쳐 흐르는 누설 전류가 감소하여 유기 발광 표시 장치의 순간 잔상 개선이 이루어지는 것이다.
제2 정전압 싱크 트랜지스터(EST2)는 구동 트랜지스터(DT)의 하부 메탈 전극(20)과 제2 정전압(SV2)을 공급하는 제2 정전압 공급 라인 사이에 연결되고, 제2 정전압 싱크 제어 신호(ECTL2)에 응답하여 턴온 또는 턴오프될 수 있다. 일 실시예에서, 도 5에 도시된 바와 같이, 제2 정전압 싱크 트랜지스터(EST2)는 피모스 트랜지스터로 구현될 수 있다. 이 경우, 제2 정전압 싱크 제어 신호(ECTL2)가 활성화(즉, 음의 전압 레벨을 가짐)되면, 제2 정전압 싱크 트랜지스터(EST2)는 턴온될 수 있고, 제2 정전압 싱크 제어 신호(ECTL2)가 비활성화(즉, 양의 전압 레벨을 가짐)되면, 제2 정전압 싱크 트랜지스터(EST2)는 턴오프될 수 있다. 다른 실시예에서, 제2 정전압 싱크 트랜지스터(EST2)는 엔모스 트랜지스터로 구현될 수 있다. 이 경우, 제2 정전압 싱크 제어 신호(ECTL2)가 활성화(즉, 양의 전압 레벨을 가짐)되면, 제2 정전압 싱크 트랜지스터(EST2)는 턴온될 수 있고, 제2 정전압 싱크 제어 신호(ECTL2)가 비활성화(즉, 음의 전압 레벨을 가짐)되면, 제2 정전압 싱크 트랜지스터(EST2)는 턴오프될 수 있다. 이 때, 제2 정전압 공급 라인에서 공급되는 제2 정전압(SV2)은 음의 전압 레벨을 가질 수 있다. 예를 들어, 제2 정전압(SV2)은 저전압 전원(ELVSS)일 수 있고, 제2 정전압 공급 라인은 저전압 전원(ELVSS)이 공급되는 라인일 수 있다. 이 경우, 제2 정전압 싱크 제어 신호(ECTL2)에 응답하여 제2 정전압 싱크 트랜지스터(EST2)가 턴온되면, 구동 트랜지스터(DT)의 문턱 전압이 양의 방향으로 이동할 수 있다. 따라서, 제2 정전압 싱크 제어 신호(ECTL2)는 유기 발광 소자(OLED)에 흐르는 구동 전류의 증가가 요구되는(예를 들어, 유기 발광 표시 장치의 발광 휘도 개선이 필요한) 제4 구간 동안 활성화될 수 있다. 즉, 제2 정전압 싱크 트랜지스터(EST2)는 유기 발광 소자(OLED)에 흐르는 구동 전류의 증가가 요구되는 제4 구간 동안 턴온될 수 있고, 그에 따라, 상기 제4 구간 동안 음의 전압 레벨을 가진 제2 정전압(SV2)이 구동 트랜지스터(DT)의 하부 메탈 전극(20)에 인가될 수 있다. 그 결과, 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 양의 방향으로 이동하여 구동 트랜지스터(DT)를 거쳐 흐르는 구동 전류가 증가될 수 있다. 다시 말하면, 제2 정전압 싱크 트랜지스터(EST2)가 턴온되는 경우 피모스 트랜지스터인 구동 트랜지스터(DT)의 문턱 전압이 양의 방향으로 이동하고, 그에 따라, 동일한 조건에서 피모스 트랜지스터인 구동 트랜지스터(DT)를 거쳐 흐르는 구동 전류가 증가하여 유기 발광 표시 장치의 발광 휘도 개선이 이루어지는 것이다.
이와 같이, 화소 회로(100-3)는 구동 트랜지스터(DT)의 소스 전극(60)과 하부 메탈 전극(20) 사이에 연결되고 소스 싱크 제어 신호(SCTL)에 응답하여 턴온 또는 턴오프되는 소스 싱크 트랜지스터(SST), 구동 트랜지스터(DT)의 게이트 전극과 하부 메탈 전극(20) 사이에 연결되고 게이트 싱크 제어 신호(GCTL)에 응답하여 턴온 또는 턴오프되는 게이트 싱크 트랜지스터(GST), 구동 트랜지스터(DT)의 하부 메탈 전극(20)과 제1 정전압 공급 라인 사이에 연결되고 제1 정전압 싱크 제어 신호(ECTL1)에 응답하여 턴온 또는 턴오프되는 제1 정전압 싱크 트랜지스터(EST1) 및 구동 트랜지스터(DT)의 하부 메탈 전극(20)과 제2 정전압 공급 라인 사이에 연결되고 제2 정전압 싱크 제어 신호(ECTL2)에 응답하여 턴온 또는 턴오프되는 제2 정전압 싱크 트랜지스터(EST2)를 포함함으로써, 유기 발광 표시 장치의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터(DT)의 문턱 전압을 선택적으로 이동시킬 수 있다. 예를 들어, 화소 회로(100-3)는 제1 동작 환경(또는 제1 동작 단계)에서는 유기 발광 표시 장치의 순간 잔상 개선을 위해 소스 싱크 트랜지스터(SST) 또는 제1 정전압 싱크 트랜지스터(EST1)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제1 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 음의 방향으로 이동)시키고, 제2 동작 환경(또는 제2 동작 단계)에서는 유기 발광 표시 장치의 발광 휘도 개선을 위해 게이트 싱크 트랜지스터(GST) 또는 제2 정전압 싱크 트랜지스터(EST2)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제2 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 양의 방향으로 이동)시키며, 제3 동작 환경(또는 제3 동작 단계)에서는 소스 싱크 트랜지스터(SST), 게이트 싱크 트랜지스터(GST), 제1 정전압 싱크 트랜지스터(EST1) 및 제2 정전압 싱크 트랜지스터(EST2)를 모두 턴오프시켜 구동 트랜지스터(DT)의 문턱 전압을 이동시키지 않을 수 있다.
도 6은 도 1의 화소 회로의 또 다른 예를 나타내는 도면이다.
도 6을 참조하면, 화소 회로(100-4)는 메인 회로(120) 및 서브 회로(140-4)를 포함할 수 있다. 한편, 화소 회로(100-4)는 서브 회로(140-4)가 게이트 싱크 트랜지스터(GST)를 포함하지 않는다는 점을 제외하고는 도 4의 화소 회로(100-2)와 실질적으로 동일하다. 즉, 화소 회로(100-4)의 서브 회로(140-4)는 소스 싱크 트랜지스터(SST) 및 정전압 싱크 트랜지스터(EST)를 포함할 수 있다. 한편, 도 6에 도시된 바와 같이, 구동 트랜지스터(DT)는 피모스 트랜지스터일 수 있다. 소스 싱크 트랜지스터(SST)는 구동 트랜지스터(DT)의 소스 전극(60)과 하부 메탈 전극(20) 사이에 연결되고, 소스 싱크 제어 신호(SCTL)에 응답하여 턴온 또는 턴오프될 수 있다. 정전압 싱크 트랜지스터(EST)는 구동 트랜지스터(DT)의 하부 메탈 전극(20)과 정전압(SV)을 공급하는 정전압 공급 라인 사이에 연결되고, 정전압 싱크 제어 신호(ECTL)에 응답하여 턴온 또는 턴오프될 수 있다. 이 때, 정전압(SV)은 양의 전압 레벨(예를 들어, 고전압 전원(ELVDD))을 갖거나 또는 음의 전압 레벨을 가질 수 있다. 다만, 소스 싱크 트랜지스터(SST)와 정전압 싱크 트랜지스터(EST)에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다. 이와 같이, 화소 회로(100-4)는 소스 싱크 트랜지스터(SST) 및 정전압 싱크 트랜지스터(EST)를 포함함으로써, 유기 발광 표시 장치의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터(DT)의 문턱 전압을 선택적으로 이동시킬 수 있다. 예를 들어, 화소 회로(100-4)는 제1 동작 환경(또는 제1 동작 단계)에서는 유기 발광 표시 장치의 순간 잔상 개선을 위해 소스 싱크 트랜지스터(SST) 또는 정전압 싱크 트랜지스터(EST)(즉, 정전압(SV)이 양의 전압 레벨을 갖는 경우)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제1 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 음의 방향으로 이동)시키고, 제2 동작 환경(또는 제2 동작 단계)에서는 유기 발광 표시 장치의 발광 휘도 개선을 위해 정전압 싱크 트랜지스터(EST)(즉, 정전압(SV)이 음의 전압 레벨을 갖는 경우)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제2 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 양의 방향으로 이동)시키며, 제3 동작 환경(또는 제3 동작 단계)에서는 소스 싱크 트랜지스터(SST) 및 정전압 싱크 트랜지스터(EST)를 모두 턴오프시켜 구동 트랜지스터(DT)의 문턱 전압을 이동시키지 않을 수 있다.
도 7은 도 1의 화소 회로의 또 다른 예를 나타내는 도면이다.
도 7을 참조하면, 화소 회로(100-5)는 메인 회로(120) 및 서브 회로(140-5)를 포함할 수 있다. 한편, 화소 회로(100-5)는 서브 회로(140-5)가 게이트 싱크 트랜지스터(GST)를 포함하지 않는다는 점을 제외하고는 도 5의 화소 회로(100-3)와 실질적으로 동일하다. 즉, 화소 회로(100-5)의 서브 회로(140-5)는 소스 싱크 트랜지스터(SST), 제1 정전압 싱크 트랜지스터(EST1) 및 제2 정전압 싱크 트랜지스터(EST2)를 포함할 수 있다. 한편, 도 7에 도시된 바와 같이, 구동 트랜지스터(DT)는 피모스 트랜지스터일 수 있다. 소스 싱크 트랜지스터(SST)는 구동 트랜지스터(DT)의 소스 전극(60)과 하부 메탈 전극(20) 사이에 연결되고, 소스 싱크 제어 신호(SCTL)에 응답하여 턴온 또는 턴오프될 수 있다. 제1 정전압 싱크 트랜지스터(EST1)는 구동 트랜지스터(DT)의 하부 메탈 전극(20)과 제1 정전압(SV1)을 공급하는 제1 정전압 공급 라인 사이에 연결되고, 제1 정전압 싱크 제어 신호(ECTL1)에 응답하여 턴온 또는 턴오프될 수 있다. 이 때, 제1 정전압(SV1)은 양의 전압 레벨(예를 들어, 고전압 전원(ELVDD))을 가질 수 있다. 제2 정전압 싱크 트랜지스터(EST2)는 구동 트랜지스터(DT)의 하부 메탈 전극(20)과 제2 정전압(SV2)을 공급하는 제2 정전압 공급 라인 사이에 연결되고, 제2 정전압 싱크 제어 신호(ECTL2)에 응답하여 턴온 또는 턴오프될 수 있다. 이 때, 제2 정전압(SV2)은 음의 전압 레벨을 가질 수 있다. 다만, 소스 싱크 트랜지스터(SST), 제1 정전압 싱크 트랜지스터(EST1) 및 제2 정전압 싱크 트랜지스터(EST2)에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다. 이와 같이, 화소 회로(100-5)는 소스 싱크 트랜지스터(SST), 제1 정전압 싱크 트랜지스터(EST1) 및 제2 정전압 싱크 트랜지스터(EST2)를 포함함으로써, 유기 발광 표시 장치의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터(DT)의 문턱 전압을 선택적으로 이동시킬 수 있다. 예를 들어, 화소 회로(100-5)는 제1 동작 환경(또는 제1 동작 단계)에서는 유기 발광 표시 장치의 순간 잔상 개선을 위해 소스 싱크 트랜지스터(SST) 또는 제1 정전압 싱크 트랜지스터(EST1)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제1 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 음의 방향으로 이동)시키고, 제2 동작 환경(또는 제2 동작 단계)에서는 유기 발광 표시 장치의 발광 휘도 개선을 위해 제2 정전압 싱크 트랜지스터(EST2)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제2 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 양의 방향으로 이동)시키며, 제3 동작 환경(또는 제3 동작 단계)에서는 소스 싱크 트랜지스터(SST), 제1 정전압 싱크 트랜지스터(EST1) 및 제2 정전압 싱크 트랜지스터(EST2)를 모두 턴오프시켜 구동 트랜지스터(DT)의 문턱 전압을 이동시키지 않을 수 있다.
도 8은 도 1의 화소 회로의 또 다른 예를 나타내는 도면이다.
도 8을 참조하면, 화소 회로(100-6)는 메인 회로(120) 및 서브 회로(140-6)를 포함할 수 있다. 한편, 화소 회로(100-6)는 서브 회로(140-6)가 소스 싱크 트랜지스터(SST)를 포함하지 않는다는 점을 제외하고는 도 4의 화소 회로(100-2)와 실질적으로 동일하다. 즉, 화소 회로(100-6)의 서브 회로(140-6)는 게이트 싱크 트랜지스터(GST) 및 정전압 싱크 트랜지스터(EST)를 포함할 수 있다. 한편, 도 8에 도시된 바와 같이, 구동 트랜지스터(DT)는 피모스 트랜지스터일 수 있다. 게이트 싱크 트랜지스터(GST)는 구동 트랜지스터(DT)의 게이트 전극(즉, 제1 노드(N1))과 하부 메탈 전극(20) 사이에 연결되고, 게이트 싱크 제어 신호(GCTL)에 응답하여 턴온 또는 턴오프될 수 있다. 정전압 싱크 트랜지스터(EST)는 구동 트랜지스터(DT)의 하부 메탈 전극(20)과 정전압(SV)을 공급하는 정전압 공급 라인 사이에 연결되고, 정전압 싱크 제어 신호(ECTL)에 응답하여 턴온 또는 턴오프될 수 있다. 이 때, 정전압(SV)은 양의 전압 레벨(예를 들어, 고전압 전원(ELVDD))을 갖거나 또는 음의 전압 레벨을 가질 수 있다. 다만, 게이트 싱크 트랜지스터(GST)와 정전압 싱크 트랜지스터(EST)에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다. 이와 같이, 화소 회로(100-6)는 게이트 싱크 트랜지스터(GST) 및 정전압 싱크 트랜지스터(EST)를 포함함으로써, 유기 발광 표시 장치의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터(DT)의 문턱 전압을 선택적으로 이동시킬 수 있다. 예를 들어, 화소 회로(100-6)는 제1 동작 환경(또는 제1 동작 단계)에서는 유기 발광 표시 장치의 순간 잔상 개선을 위해 정전압 싱크 트랜지스터(EST)(즉, 정전압(SV)이 양의 전압 레벨을 갖는 경우)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제1 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 음의 방향으로 이동)시키고, 제2 동작 환경(또는 제2 동작 단계)에서는 유기 발광 표시 장치의 발광 휘도 개선을 위해 게이트 싱크 트랜지스터(GST) 또는 정전압 싱크 트랜지스터(EST)(즉, 정전압(SV)이 음의 전압 레벨을 갖는 경우)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제2 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 양의 방향으로 이동)시키며, 제3 동작 환경(또는 제3 동작 단계)에서는 게이트 싱크 트랜지스터(GST) 및 정전압 싱크 트랜지스터(EST)를 모두 턴오프시켜 구동 트랜지스터(DT)의 문턱 전압을 이동시키지 않을 수 있다.
도 9는 도 1의 화소 회로의 또 다른 예를 나타내는 도면이다.
도 9를 참조하면, 화소 회로(100-7)는 메인 회로(120) 및 서브 회로(140-7)를 포함할 수 있다. 한편, 화소 회로(100-7)는 서브 회로(140-7)가 소스 싱크 트랜지스터(SST)를 포함하지 않는다는 점을 제외하고는 도 5의 화소 회로(100-3)와 실질적으로 동일하다. 즉, 화소 회로(100-7)의 서브 회로(140-7)는 게이트 싱크 트랜지스터(GST), 제1 정전압 싱크 트랜지스터(EST1) 및 제2 정전압 싱크 트랜지스터(EST2)를 포함할 수 있다. 한편, 도 9에 도시된 바와 같이, 구동 트랜지스터(DT)는 피모스 트랜지스터일 수 있다. 게이트 싱크 트랜지스터(GST)는 구동 트랜지스터(DT)의 게이트 전극(즉, 제1 노드(N1))과 하부 메탈 전극(20) 사이에 연결되고, 게이트 싱크 제어 신호(GCTL)에 응답하여 턴온 또는 턴오프될 수 있다. 제1 정전압 싱크 트랜지스터(EST1)는 구동 트랜지스터(DT)의 하부 메탈 전극(20)과 제1 정전압(SV1)을 공급하는 제1 정전압 공급 라인 사이에 연결되고, 제1 정전압 싱크 제어 신호(ECTL1)에 응답하여 턴온 또는 턴오프될 수 있다. 이 때, 제1 정전압(SV1)은 양의 전압 레벨(예를 들어, 고전압 전원(ELVDD))을 가질 수 있다. 제2 정전압 싱크 트랜지스터(EST2)는 구동 트랜지스터(DT)의 하부 메탈 전극(20)과 제2 정전압(SV2)을 공급하는 제2 정전압 공급 라인 사이에 연결되고, 제2 정전압 싱크 제어 신호(ECTL2)에 응답하여 턴온 또는 턴오프될 수 있다. 이 때, 제2 정전압(SV2)은 음의 전압 레벨을 가질 수 있다. 다만, 게이트 싱크 트랜지스터(GST), 제1 정전압 싱크 트랜지스터(EST1) 및 제2 정전압 싱크 트랜지스터(EST2)에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다. 이와 같이, 화소 회로(100-7)는 게이트 싱크 트랜지스터(GST), 제1 정전압 싱크 트랜지스터(EST1) 및 제2 정전압 싱크 트랜지스터(EST2)를 포함함으로써, 유기 발광 표시 장치의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터(DT)의 문턱 전압을 선택적으로 이동시킬 수 있다. 예를 들어, 화소 회로(100-7)는 제1 동작 환경(또는 제1 동작 단계)에서는 유기 발광 표시 장치의 순간 잔상 개선을 위해 제1 정전압 싱크 트랜지스터(EST1)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제1 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 음의 방향으로 이동)시키고, 제2 동작 환경(또는 제2 동작 단계)에서는 유기 발광 표시 장치의 발광 휘도 개선을 위해 게이트 싱크 트랜지스터(GST) 또는 제2 정전압 싱크 트랜지스터(EST2)를 턴온시켜 구동 트랜지스터(DT)의 문턱 전압을 제2 방향으로 이동(즉, 구동 트랜지스터(DT)가 피모스 트랜지스터인 경우 구동 트랜지스터(DT)의 문턱 전압을 양의 방향으로 이동)시키며, 제3 동작 환경(또는 제3 동작 단계)에서는 게이트 싱크 트랜지스터(GST), 제1 정전압 싱크 트랜지스터(EST1) 및 제2 정전압 싱크 트랜지스터(EST2)를 모두 턴오프시켜 구동 트랜지스터(DT)의 문턱 전압을 이동시키지 않을 수 있다.
도 10은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 10을 참조하면, 유기 발광 표시 장치(500)는 표시 패널(510), 데이터 드라이버(520), 스캔 드라이버(530), 발광 제어 드라이버(540) 및 타이밍 컨트롤러(560)를 포함할 수 있다. 실시예에 따라, 유기 발광 표시 장치(500)는 싱크 제어 드라이버(550)를 더 포함할 수 있다.
표시 패널(510)은 화소 회로(511)들을 포함할 수 있다. 표시 패널(510)은 데이터 라인들을 통해 데이터 드라이버(520)에 연결되고, 스캔 라인들을 통해 스캔 드라이버(530)에 연결되며, 발광 제어 라인들을 통해 발광 제어 드라이버(540)에 연결될 수 있다. 데이터 드라이버(520)는 데이터 라인들을 통해 표시 패널(510)에 데이터 신호(DS)를 제공할 수 있다. 즉, 데이터 드라이버(520)는 화소 회로(511)들에 데이터 신호(DS)를 제공할 수 있다. 스캔 드라이버(530)는 스캔 라인들을 통해 표시 패널(510)에 스캔 신호(SS)를 제공할 수 있다. 즉, 스캔 드라이버(530)는 화소 회로(511)들에 스캔 신호(SS)를 제공할 수 있다. 발광 제어 드라이버(540)는 발광 제어 라인들을 통해 표시 패널(510)에 발광 제어 신호(ES)를 제공할 수 있다. 즉, 발광 제어 드라이버(540)는 화소 회로(511)들에 발광 제어 신호(ES)를 제공할 수 있다. 일 실시예에서, 싱크 제어 신호들(CTLS)(예를 들어, 소스 싱크 제어 신호, 게이트 싱크 제어 신호, 정전압 싱크 제어 신호 등)은 스캔 신호(SS)(예를 들어, 이전 스캔 신호(SS(n-1), 현재 스캔 신호(SS(n)), 다음 스캔 신호(SS(n+1)) 등), 발광 제어 신호(ES)(예를 들어, 이전 발광 제어 신호(ES(n-1)), 현재 발광 제어 신호(ES(n)), 다음 발광 제어 신호(ES(n+1)) 등) 등으로부터 독립적인 신호들로 결정될 수 있다. 이 경우, 유기 발광 표시 장치(500)는 싱크 제어 드라이버(550)를 포함하고, 싱크 제어 드라이버(550)는 표시 패널(510)에 싱크 제어 신호들(CTLS)을 제공할 수 있다. 즉, 싱크 제어 드라이버(550)는 화소 회로(511)들에 싱크 제어 신호들(CTLS)을 제공할 수 있다. 다른 실시예에서, 싱크 제어 신호들(CTLS)은 스캔 신호(SS), 발광 제어 신호(ES) 등과 같이 동시에 활성화되지 않는 신호들로 결정될 수 있다. 이 경우, 유기 발광 표시 장치(500)는 싱크 제어 드라이버(550)를 포함하지 않을 수 있다. 타이밍 제어부(560)는 복수의 제어 신호들(CTL(1), CTL(2), CTL(3), CTL(4))을 생성하여 스캔 드라이버(530), 데이터 드라이버(520), 발광 제어 드라이버(540) 및 싱크 제어 드라이버(550)에 제공함으로써 스캔 드라이버(530), 데이터 드라이버(520), 발광 제어 드라이버(540) 및 싱크 제어 드라이버(550)를 제어할 수 있다. 한편, 타이밍 컨트롤러(560)는 이미지 데이터를 입력받아 소정의 데이터 처리(예를 들어, 열화 보상 등)를 수행하여 데이터 드라이버(520)에 제공할 수 있다.
한편, 표시 패널(510)에 포함된 화소 회로(511)는 메인 회로 및 메인 회로에 연결된 서브 회로를 포함할 수 있다. 메인 회로는 스캔 신호(SS)에 응답하여 데이터 신호(DS)를 수신하고, 발광 제어 신호(ES)에 응답하여 데이터 신호(DS)에 상응하는 휘도의 광을 출력할 수 있다. 일 실시예에서, 메인 회로는 유기 발광 소자, 스위칭 트랜지스터, 스토리지 커패시터, 구동 트랜지스터 및 발광 제어 트랜지스터를 포함할 수 있다. 실시예에 따라, 메인 회로가 상기 구성 요소들(즉, 유기 발광 소자, 스위칭 트랜지스터, 스토리지 커패시터, 구동 트랜지스터 및 발광 제어 트랜지스터) 외에 다른 구성 요소들을 더 포함할 수 있고, 그에 따라, 메인 회로 내 구성 요소들의 연결 관계도 다양하게 결정될 수 있다. 서브 회로는 싱크 제어 신호들(CTLS)을 입력받고, 싱크 제어 신호들(CTLS)에 기초하여 메인 회로에 포함된 구동 트랜지스터의 문턱 전압을 선택적으로 이동(예를 들어, 유기 발광 표시 장치(500)의 순간 잔상 개선을 위해 상기 구동 트랜지스터의 문턱 전압을 제1 방향으로 이동시키거나, 유기 발광 표시 장치(500)의 발광 휘도 개선을 위해 상기 구동 트랜지스터의 문턱 전압을 제1 방향과 상반되는 제2 방향으로 이동시키거나 또는 구동 트랜지스터의 문턱 전압을 이동시키지 않을 수 있음)시킬 수 있다. 즉, 서브 회로는 유기 발광 표시 장치(500)의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터의 문턱 전압을 선택적으로 이동시킬 수 있다. 이를 위해, 서브 회로는 구동 트랜지스터의 소스 전극과 하부 메탈 전극 사이에 연결되고 소스 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 소스 싱크 트랜지스터, 구동 트랜지스터의 게이트 전극과 하부 메탈 전극 사이에 연결되고 게이트 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 게이트 싱크 트랜지스터 및 구동 트랜지스터의 하부 메탈 전극과 정전압 공급 라인 사이에 연결되고 정전압 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 정전압 싱크 트랜지스터 중에서 적어도 2이상을 포함할 수 있다. 이와 같이, 유기 발광 표시 장치(500)는 소스 싱크 트랜지스터, 게이트 싱크 트랜지스터 및 정전압 싱크 트랜지스터 중에서 적어도 2이상을 포함하여 유기 발광 표시 장치(500)의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터의 문턱 전압을 선택적으로 이동시킬 수 있는 화소 회로(511)를 구비함으로써, 유기 발광 표시 장치(500)의 구동에 요구되는 조건(예를 들어, 순간 잔상 개선, 발광 휘도 개선 등)에 따라 싱크 동작들(즉, 소스 싱크 동작, 게이트 싱크 동작 및 정전압 싱크 동작)의 장점들을 선택적으로 활용할 수 있고, 그에 따라, 사용자에게 고품질의 이미지를 제공할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
도 11은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 12는 도 11의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 11 및 도 12를 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 유기 발광 표시 장치(1060)를 포함할 수 있다. 이 때, 유기 발광 표시 장치(1060)는 도 10의 유기 발광 표시 장치(500)에 상응할 수 있다. 또한, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 12에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수도 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 유기 발광 표시 장치(1060)는 입출력 장치(1040)에 포함될 수도 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다. 유기 발광 표시 장치(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
상술한 바와 같이, 유기 발광 표시 장치(1060)는 유기 발광 표시 장치(1060)의 구동에 요구되는 조건(예를 들어, 순간 잔상 개선, 발광 휘도 개선 등)에 따라 싱크 동작들(즉, 소스 싱크 동작, 게이트 싱크 동작 및 정전압 싱크 동작)의 장점들을 선택적으로 활용할 수 있고, 그에 따라, 사용자에게 고품질의 이미지를 제공할 수 있다. 이를 위해, 유기 발광 표시 장치(1060)는 소스 싱크 트랜지스터, 게이트 싱크 트랜지스터 및 정전압 싱크 트랜지스터 중에서 적어도 2이상을 포함하여 유기 발광 표시 장치(1060)의 동작 단계 및/또는 동작 환경에 맞춰 구동 트랜지스터의 문턱 전압을 선택적으로 이동시킬 수 있는 화소 회로들을 포함하는 표시 패널, 상기 화소 회로들에 데이터 신호를 제공하는 데이터 드라이버, 상기 화소 회로들에 스캔 신호를 제공하는 스캔 드라이버, 상기 화소 회로들에 발광 제어 신호를 제공하는 발광 제어 드라이버, 및 데이터 드라이버, 스캔 드라이버 및 발광 제어 드라이버를 제어하는 타이밍 컨트롤러를 포함할 수 있다. 실시예에 따라, 유기 발광 표시 장치(1060)는 상기 화소 회로들에 싱크 제어 신호들(예를 들어, 소스 싱크 제어 신호, 게이트 싱크 제어 신호 및 정전압 싱크 제어 신호)을 제공하는 싱크 제어 드라이버를 더 포함할 수 있다. 일 실시예에서, 도 2를 참조하여 설명한 바와 같이, 화소 회로는 소스 싱크 트랜지스터 및 게이트 싱크 트랜지스터를 포함할 수 있다. 다른 실시예에서, 도 4를 참조하여 설명한 바와 같이, 화소 회로는 소스 싱크 트랜지스터, 게이트 싱크 트랜지스터 및 정전압 싱크 트랜지스터를 포함할 수 있다. 또 다른 실시예에서, 도 5를 참조하여 설명한 바와 같이, 화소 회로는 소스 싱크 트랜지스터, 게이트 싱크 트랜지스터, 제1 정전압 싱크 트랜지스터 및 제2 정전압 싱크 트랜지스터를 포함할 수 있다. 또 다른 실시예에서, 도 6을 참조하여 설명한 바와 같이, 화소 회로는 소스 싱크 트랜지스터 및 정전압 싱크 트랜지스터를 포함할 수 있다. 또 다른 실시예에서, 도 7을 참조하여 설명한 바와 같이, 화소 회로는 소스 싱크 트랜지스터, 제1 정전압 싱크 트랜지스터 및 제2 정전압 싱크 트랜지스터를 포함할 수 있다. 또 다른 실시예에서, 도 8을 참조하여 설명한 바와 같이, 화소 회로는 게이트 싱크 트랜지스터 및 정전압 싱크 트랜지스터를 포함할 수 있다. 또 다른 실시예에서, 도 9을 참조하여 설명한 바와 같이, 화소 회로는 게이트 싱크 트랜지스터, 제1 정전압 싱크 트랜지스터 및 제2 정전압 싱크 트랜지스터를 포함할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 장치, MP3 플레이어 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소 회로 120: 메인 회로
140: 서브 회로 OLED: 유기 발광 소자
ST: 스위칭 트랜지스터 DT: 구동 트랜지스터
ET: 발광 제어 트랜지스터 CST: 스토리지 커패시터
SST: 소스 싱크 트랜지스터 GST: 게이트 싱크 트랜지스터
EST: 정전압 싱크 트랜지스터 500: 유기 발광 표시 장치
510: 표시 패널 511: 화소 회로
520: 데이터 드라이버 530: 스캔 드라이버
540: 발광 제어 드라이버 550: 싱크 제어 드라이버
560: 타이밍 컨트롤러 1000: 전자 기기
1010: 프로세서 1020: 메모리 장치
1030: 스토리지 장치 1040: 입출력 장치
1050: 파워 서플라이 1060: 유기 발광 표시 장치

Claims (20)

  1. 삭제
  2. 삭제
  3. 유기 발광 소자;
    스캔 신호에 응답하여 턴온 또는 턴오프되는 스위칭 트랜지스터;
    상기 스캔 신호에 응답하여 상기 스위칭 트랜지스터가 턴온되면, 데이터 라인을 통해 인가되는 데이터 신호를 저장하는 스토리지 커패시터;
    상기 스토리지 커패시터에 저장된 상기 데이터 신호에 상응하는 구동 전류를 상기 유기 발광 소자에 흐르게 하는 구동 트랜지스터;
    고전압 전원과 저전압 전원 사이에서 상기 유기 발광 소자 및 상기 구동 트랜지스터와 직렬 연결되고, 발광 제어 신호에 응답하여 턴온 또는 턴오프되는 발광 제어 트랜지스터;
    상기 구동 트랜지스터의 소스 전극과 상기 구동 트랜지스터의 하부 메탈 전극 사이에 연결되고, 소스 싱크(source sync) 제어 신호에 응답하여 턴온 또는 턴오프되는 소스 싱크 트랜지스터; 및
    상기 구동 트랜지스터의 게이트 전극과 상기 구동 트랜지스터의 상기 하부 메탈 전극 사이에 연결되고, 게이트 싱크(gate sync) 제어 신호에 응답하여 턴온 또는 턴오프되는 게이트 싱크 트랜지스터를 포함하고,
    상기 게이트 싱크 트랜지스터는 상기 구동 트랜지스터의 상기 게이트 전극에 직접 연결된 제1 전극, 상기 구동 트랜지스터의 상기 하부 메탈 전극에 직접 연결된 제2 전극 및 상기 게이트 싱크 제어 신호를 수신하는 게이트 전극을 포함하는 것을 특징으로 하는 화소 회로.
  4. 제 3 항에 있어서, 상기 구동 트랜지스터는 피모스(p-channel metal oxide semiconductor; PMOS) 트랜지스터이고, 상기 소스 싱크 제어 신호에 응답하여 상기 소스 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 음(negative)의 방향으로 이동하는 것을 특징으로 하는 화소 회로.
  5. 제 4 항에 있어서, 상기 소스 싱크 제어 신호는 상기 유기 발광 소자에 흐르는 상기 구동 전류의 감소가 요구되는 제1 구간 동안 활성화되고, 상기 소스 싱크 트랜지스터는 상기 제1 구간 동안 턴온되어 상기 구동 트랜지스터의 상기 소스 전극의 소스 전압이 상기 구동 트랜지스터의 상기 하부 메탈 전극에 인가되도록 하는 것을 특징으로 하는 화소 회로.
  6. 제 3 항에 있어서, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 게이트 싱크 제어 신호에 응답하여 상기 게이트 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 양(positive)의 방향으로 이동하는 것을 특징으로 하는 화소 회로.
  7. 제 6 항에 있어서, 상기 게이트 싱크 제어 신호는 상기 유기 발광 소자에 흐르는 상기 구동 전류의 증가가 요구되는 제2 구간 동안 활성화되고, 상기 게이트 싱크 트랜지스터는 상기 제2 구간 동안 턴온되어 상기 구동 트랜지스터의 상기 게이트 전극의 게이트 전압이 상기 구동 트랜지스터의 상기 하부 메탈 전극에 인가되도록 하는 것을 특징으로 하는 화소 회로.
  8. 유기 발광 소자;
    스캔 신호에 응답하여 턴온 또는 턴오프되는 스위칭 트랜지스터;
    상기 스캔 신호에 응답하여 상기 스위칭 트랜지스터가 턴온되면, 데이터 라인을 통해 인가되는 데이터 신호를 저장하는 스토리지 커패시터;
    상기 스토리지 커패시터에 저장된 상기 데이터 신호에 상응하는 구동 전류를 상기 유기 발광 소자에 흐르게 하는 구동 트랜지스터;
    고전압 전원과 저전압 전원 사이에서 상기 유기 발광 소자 및 상기 구동 트랜지스터와 직렬 연결되고, 발광 제어 신호에 응답하여 턴온 또는 턴오프되는 발광 제어 트랜지스터;
    상기 구동 트랜지스터의 소스 전극과 상기 구동 트랜지스터의 하부 메탈 전극 사이에 연결되고, 소스 싱크(source sync) 제어 신호에 응답하여 턴온 또는 턴오프되는 소스 싱크 트랜지스터;
    상기 구동 트랜지스터의 게이트 전극과 상기 구동 트랜지스터의 상기 하부 메탈 전극 사이에 연결되고, 게이트 싱크(gate sync) 제어 신호에 응답하여 턴온 또는 턴오프되는 게이트 싱크 트랜지스터; 및
    상기 구동 트랜지스터의 상기 하부 메탈 전극과 정전압 공급 라인 사이에 연결되고, 정전압 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 정전압 싱크 트랜지스터를 포함하는 화소 회로.
  9. 제 8 항에 있어서, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 정전압 공급 라인에서 공급되는 정전압은 양의 전압 레벨을 가지며, 상기 정전압 싱크 제어 신호에 응답하여 상기 정전압 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 음의 방향으로 이동하는 것을 특징으로 하는 화소 회로.
  10. 제 9 항에 있어서, 상기 정전압은 상기 고전압 전원인 것을 특징으로 하는 화소 회로.
  11. 제 9 항에 있어서, 상기 정전압 싱크 제어 신호는 상기 유기 발광 소자에 흐르는 상기 구동 전류의 감소가 요구되는 제3 구간 동안 활성화되고, 상기 정전압 싱크 트랜지스터는 상기 제3 구간 동안 턴온되어 상기 정전압이 상기 구동 트랜지스터의 상기 하부 메탈 전극에 인가되도록 하는 것을 특징으로 하는 화소 회로.
  12. 제 8 항에 있어서, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 정전압 공급 라인에서 공급되는 정전압은 음의 전압 레벨을 가지며, 상기 정전압 싱크 제어 신호에 응답하여 상기 정전압 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 양의 방향으로 이동하는 것을 특징으로 하는 화소 회로.
  13. 제 12 항에 있어서, 상기 정전압은 상기 저전압 전원인 것을 특징으로 하는 화소 회로.
  14. 제 12 항에 있어서, 상기 정전압 싱크 제어 신호는 상기 유기 발광 소자에 흐르는 상기 구동 전류의 증가가 요구되는 제4 구간 동안 활성화되고, 상기 정전압 싱크 트랜지스터는 상기 제4 구간 동안 턴온되어 상기 정전압이 상기 구동 트랜지스터의 상기 하부 메탈 전극에 인가되도록 하는 것을 특징으로 하는 화소 회로.
  15. 유기 발광 소자;
    스캔 신호에 응답하여 턴온 또는 턴오프되는 스위칭 트랜지스터;
    상기 스캔 신호에 응답하여 상기 스위칭 트랜지스터가 턴온되면, 데이터 라인을 통해 인가되는 데이터 신호를 저장하는 스토리지 커패시터;
    상기 스토리지 커패시터에 저장된 상기 데이터 신호에 상응하는 구동 전류를 상기 유기 발광 소자에 흐르게 하는 구동 트랜지스터;
    고전압 전원과 저전압 전원 사이에서 상기 유기 발광 소자 및 상기 구동 트랜지스터와 직렬 연결되고, 발광 제어 신호에 응답하여 턴온 또는 턴오프되는 발광 제어 트랜지스터;
    상기 구동 트랜지스터의 소스 전극과 상기 구동 트랜지스터의 하부 메탈 전극 사이에 연결되고, 소스 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 소스 싱크 트랜지스터; 및
    상기 구동 트랜지스터의 상기 하부 메탈 전극과 정전압 공급 라인 사이에 연결되고, 정전압 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 정전압 싱크 트랜지스터를 포함하는 화소 회로.
  16. 제 15 항에 있어서, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 소스 싱크 제어 신호에 응답하여 상기 소스 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 음의 방향으로 이동하는 것을 특징으로 하는 화소 회로.
  17. 제 15 항에 있어서, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 정전압 싱크 제어 신호에 응답하여 상기 정전압 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 양의 방향 또는 음의 방향으로 이동하는 것을 특징으로 하는 화소 회로.
  18. 유기 발광 소자;
    스캔 신호에 응답하여 턴온 또는 턴오프되는 스위칭 트랜지스터;
    상기 스캔 신호에 응답하여 상기 스위칭 트랜지스터가 턴온되면, 데이터 라인을 통해 인가되는 데이터 신호를 저장하는 스토리지 커패시터;
    상기 스토리지 커패시터에 저장된 상기 데이터 신호에 상응하는 구동 전류를 상기 유기 발광 소자에 흐르게 하는 구동 트랜지스터;
    고전압 전원과 저전압 전원 사이에서 상기 유기 발광 소자 및 상기 구동 트랜지스터와 직렬 연결되고, 발광 제어 신호에 응답하여 턴온 또는 턴오프되는 발광 제어 트랜지스터;
    상기 구동 트랜지스터의 게이트 전극과 상기 구동 트랜지스터의 하부 메탈 전극 사이에 연결되고, 게이트 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 게이트 싱크 트랜지스터; 및
    상기 구동 트랜지스터의 상기 하부 메탈 전극과 정전압 공급 라인 사이에 연결되고, 정전압 싱크 제어 신호에 응답하여 턴온 또는 턴오프되는 정전압 싱크 트랜지스터를 포함하는 화소 회로.
  19. 제 18 항에 있어서, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 게이트 싱크 제어 신호에 응답하여 상기 게이트 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 양의 방향으로 이동하는 것을 특징으로 하는 화소 회로.
  20. 제 18 항에 있어서, 상기 구동 트랜지스터는 피모스 트랜지스터이고, 상기 정전압 싱크 제어 신호에 응답하여 상기 정전압 싱크 트랜지스터가 턴온되면 상기 구동 트랜지스터의 문턱 전압이 양의 방향 또는 음의 방향으로 이동하는 것을 특징으로 하는 화소 회로.
KR1020190006112A 2019-01-17 2019-01-17 화소 회로 KR102616771B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190006112A KR102616771B1 (ko) 2019-01-17 2019-01-17 화소 회로
US16/734,364 US11257429B2 (en) 2019-01-17 2020-01-05 Pixel circuit
CN202010051353.XA CN111445845A (zh) 2019-01-17 2020-01-17 像素电路
US17/676,596 US11551613B2 (en) 2019-01-17 2022-02-21 Pixel circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190006112A KR102616771B1 (ko) 2019-01-17 2019-01-17 화소 회로

Publications (2)

Publication Number Publication Date
KR20200089780A KR20200089780A (ko) 2020-07-28
KR102616771B1 true KR102616771B1 (ko) 2023-12-22

Family

ID=71608916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190006112A KR102616771B1 (ko) 2019-01-17 2019-01-17 화소 회로

Country Status (3)

Country Link
US (2) US11257429B2 (ko)
KR (1) KR102616771B1 (ko)
CN (1) CN111445845A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210132789A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치
KR20230034469A (ko) * 2021-09-02 2023-03-10 삼성디스플레이 주식회사 표시 장치의 화소, 및 표시 장치
KR20230068493A (ko) * 2021-11-10 2023-05-18 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230166583A (ko) * 2022-05-31 2023-12-07 엘지디스플레이 주식회사 화소 회로 및 화소 회로를 포함하는 표시 장치
US20240071305A1 (en) * 2022-08-23 2024-02-29 Samsung Display Co., Ltd. Display apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018013803A (ja) * 2011-09-16 2018-01-25 株式会社半導体エネルギー研究所 発光装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR100570995B1 (ko) * 2003-11-28 2006-04-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로
JP5152448B2 (ja) * 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
TWI336945B (en) * 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
WO2009041061A1 (ja) * 2007-09-28 2009-04-02 Panasonic Corporation 発光素子回路およびアクティブマトリクス型表示装置
KR100936883B1 (ko) * 2008-06-17 2010-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
KR101058108B1 (ko) * 2009-09-14 2011-08-24 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기 발광 표시장치
KR101127582B1 (ko) * 2010-01-04 2012-03-27 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
KR101152575B1 (ko) * 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 평판 표시 장치의 화소 회로 및 그의 구동 방법
KR101108176B1 (ko) 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
KR101797161B1 (ko) * 2010-12-23 2017-11-14 삼성디스플레이 주식회사 화소 및 이를 이용한 유기 발광 표시 장치
JP5891492B2 (ja) * 2011-06-22 2016-03-23 株式会社Joled 表示素子、表示装置、及び、電子機器
JP5870546B2 (ja) * 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器
KR20130046006A (ko) * 2011-10-27 2013-05-07 삼성디스플레이 주식회사 화소 회로, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102241704B1 (ko) * 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102287013B1 (ko) 2014-11-25 2021-08-06 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
JP2017010000A (ja) * 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US9666655B2 (en) * 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR102578715B1 (ko) * 2015-12-31 2023-09-18 엘지디스플레이 주식회사 유기발광 표시장치
CN105741781B (zh) * 2016-04-12 2018-10-26 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
KR20180049325A (ko) 2016-10-31 2018-05-11 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102597588B1 (ko) * 2016-11-23 2023-11-02 엘지디스플레이 주식회사 표시장치와 그의 열화 보상 방법
KR102650560B1 (ko) * 2016-12-29 2024-03-26 엘지디스플레이 주식회사 전계 발광 표시장치
TWI653618B (zh) * 2017-03-14 2019-03-11 鴻海精密工業股份有限公司 畫素驅動電路及具有畫素驅動電路的顯示裝置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018013803A (ja) * 2011-09-16 2018-01-25 株式会社半導体エネルギー研究所 発光装置

Also Published As

Publication number Publication date
US20200234641A1 (en) 2020-07-23
US20220254308A1 (en) 2022-08-11
CN111445845A (zh) 2020-07-24
US11551613B2 (en) 2023-01-10
KR20200089780A (ko) 2020-07-28
US11257429B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
KR102616771B1 (ko) 화소 회로
US11094258B2 (en) Pixel circuit
KR102599715B1 (ko) 화소 회로
JP7216242B2 (ja) 表示装置
KR102629530B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102715248B1 (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102686613B1 (ko) 유기발광 디스플레이 장치 및 이의 구동 방법 장치 및 이를 포함하는 디스플레이 시스템
KR20200034086A (ko) 표시 장치
US11955081B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
JP7237918B2 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
KR20210035936A (ko) 화소 회로 및 이를 포함하는 표시 장치
JP7011449B2 (ja) 画素回路、表示装置および電子機器
KR102656469B1 (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
CN219418466U (zh) 像素和显示装置
KR20230071903A (ko) 표시 장치
US20240233624A1 (en) Display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant