Nothing Special   »   [go: up one dir, main page]

KR102241704B1 - 화소 회로 및 이를 포함하는 유기 발광 표시 장치 - Google Patents

화소 회로 및 이를 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR102241704B1
KR102241704B1 KR1020140101450A KR20140101450A KR102241704B1 KR 102241704 B1 KR102241704 B1 KR 102241704B1 KR 1020140101450 A KR1020140101450 A KR 1020140101450A KR 20140101450 A KR20140101450 A KR 20140101450A KR 102241704 B1 KR102241704 B1 KR 102241704B1
Authority
KR
South Korea
Prior art keywords
electrode
initialization
voltage
node
transistor
Prior art date
Application number
KR1020140101450A
Other languages
English (en)
Other versions
KR20160018892A (ko
Inventor
임재근
양희원
채종철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140101450A priority Critical patent/KR102241704B1/ko
Priority to US14/728,844 priority patent/US9786222B2/en
Publication of KR20160018892A publication Critical patent/KR20160018892A/ko
Application granted granted Critical
Publication of KR102241704B1 publication Critical patent/KR102241704B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)

Abstract

화소 회로는 유기 발광 다이오드(Organic Light Emiitting Diode; OLED), 제1 노드에 연결되는 제1 게이트 전극, 제2 노드에 연결되는 제2 게이트 전극, 제1 전원 전압에 연결되는 제1 전극 및 유기 발광 다이오드의 애노드 전극에 연결되는 제2 전극을 구비하는 더블(double) 게이트 구조의 구동 트랜지스터, 주사 신호가 인가되는 게이트 전극, 데이터 전압이 인가되는 제1 전극 및 제1 노드에 연결된 제2 전극을 구비하는 스위칭 트랜지스터, 제1 노드에 연결되는 제1 전극 및 제1 전원 전압에 연결되는 제2 전극을 구비하는 저장 커패시터 및 제2 노드에 연결되는 제1 전극 및 구동 트랜지스터의 제1 전극에 연결되는 제2 전극을 구비하는 보상 커패시터를 포함한다.

Description

화소 회로 및 이를 포함하는 유기 발광 표시 장치{PIXEL CIRCUIT AND ORGANIC LIGHT EMITTING DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 유기 발광 표시 장치에 관한 것이다.
평판 표시 장치 중 유기 발광 표시 장치(OLED)는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 이는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
이와 같은 유기 발광 표시 장치는 소비 전력이 적은 이점이 있지만, 유기 발광 소자를 구동하는 구동 트랜지스터의 게이트 전극과 소스 전극 간의 전압, 즉 구동 트랜지스터의 문턱 전압(threshold voltage) 편차에 따라 유기 발광 소자를 통해 흐르는 전류 세기가 변하여 표시 불균일(얼룩)을 초래하는 문제점이 있다.
특히, 저장 커패시터와 보상 커패시터를 포함하는 종래의 화소 회로는 저장 커패시터와 보상 커패시터의 커패시턴스 비율에 의해 구동 트랜지스터의 전압이 결정된다. 따라서, 저장 커패시터와 보상 커패시터의 커패시턴스 비율에 따라 구동 트랜지스터의 게이트 전압(또는 문턱 전압) 편차가 발생하는 문제점이 있다.
본 발명의 일 목적은 더블(double) 게이트 구조의 구동 트랜지스터를 포함하는 화소 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 화소 회로를 포함하는 유기 발광 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 화소 회로는 유기 발광 다이오드(Organic Light Emiitting Diode; OLED), 제1 노드에 연결되는 제1 게이트 전극, 제2 노드에 연결되는 제2 게이트 전극, 제1 전원 전압에 연결되는 제1 전극 및 상기 유기 발광 다이오드의 애노드 전극에 연결되는 제2 전극을 구비하는 더블(double) 게이트 구조의 구동 트랜지스터, 주사 신호가 인가되는 게이트 전극, 데이터 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 구비하는 스위칭 트랜지스터, 상기 제1 노드에 연결되는 제1 전극 및 상기 제1 전원 전압에 연결되는 제2 전극을 구비하는 저장 커패시터 및 상기 제2 노드에 연결되는 제1 전극 및 상기 구동 트랜지스터의 상기 제1 전극에 연결되는 제2 전극을 구비하는 보상 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 화소 회로는 초기화 신호가 인가되는 게이트 전극, 기준 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 구비하는 제1 초기화 트랜지스터 및 상기 제1 전원 전압과 상기 구동 트랜지스터의 상기 제1 전극 사이에 연결되고, 발광 제어 신호가 인가되는 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 구동 트랜지스터의 상기 제1 전극에 연결되는 제2 전극을 구비하는 발광 제어 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 초기화 트랜지스터는, 문턱 전압 보상 구간 동안, 상기 초기화 신호에 응답하여 상기 제2 노드에 상기 기준 전압을 제공하고,
상기 스위칭 트랜지스터는, 상기 문턱 전압 보상 구간 동안, 상기 주사 신호에 응답하여 상기 제1 노드에 상기 기준 전압에 상응하는 전압을 제공하고,
상기 발광 제어 트랜지스터는, 상기 문턱 전압 보상 구간 동안, 상기 구동 트랜지스터의 상기 제1 전극 및 상기 보상 커패시터의 상기 제2 전극이 상기 제1 전원 전압으로부터 전기적으로 차단되도록 턴 오프(turn off)될 수 있다.
일 실시예에 의하면, 상기 문턱 전압 보상 구간 동안, 상기 구동 트랜지스터의 상기 제1 전극의 전압은, 상기 구동 트랜지스터의 상기 제1 전극이 상기 제1 전원 전압으로부터 전기적으로 차단됨으로 인해, 상기 제2 노드에 인가된 상기 기준 전압과 상기 구동 트랜지스터의 문턱 전압의 합에 상응하는 전압으로 방전되고, 상기 보상 커패시터에는 상기 구동 트랜지스터의 상기 문턱 전압이 저장될 수 있다.
일 실시예에 의하면, 상기 기준 전압의 크기는 상기 제1 전원 전압과 상기 구동 트랜지스터의 문턱 전압의 차보다 작을 수 있다.
일 실시예에 의하면, 상기 화소 회로는 상기 초기화 신호가 인가되는 게이트 전극, 초기화 전압이 인가되는 제1 전극 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결되는 제2 전극을 구비하는 제2 초기화 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 초기화 트랜지스터는, 초기화 구간 동안, 상기 초기화 신호에 응답하여 상기 제2 노드에 상기 기준 전압을 인가하고, 상기 제2 초기화 트랜지스터는, 상기 초기화 구간 동안, 상기 초기화 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드 전극에 상기 초기화 전압을 인가할 수 있다.
일 실시예에 의하면, 상기 스위칭 트랜지스터는, 초기화 구간 동안, 상기 주사 신호에 응답하여 상기 제1 노드에 상기 기준 전압을 인가할 수 있다.
일 실시예에 의하면, 상기 화소 회로는 상기 초기화 신호가 인가되는 게이트 전극, 상기 기준 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 구비하고, 초기화 구간 동안, 상기 초기화 신호에 응답하여 상기 제1 노드에 상기 기준 전압을 인가하는 제3 초기화 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 스위칭 트랜지스터는, 데이터 기입 구간 동안, 상기 주사 신호에 응답하여 상기 제1 노드에 상기 데이터 전압을 인가할 수 있다.
일 실시예에 의하면, 상기 발광 제어 트랜지스터는, 발광 구간 동안, 상기 발광 제어 신호에 응답하여 턴 온되고, 상기 제2 노드는, 상기 발광 구간 동안, 상기 보상 커패시터의 커플링에 의해 상기 제1 전원 전압과 상기 구동 트랜지스터의 문턱 전압의 차에 상응하는 전압을 가질 수 있다.
일 실시예에 의하면, 상기 화소 회로는 상기 구동 트랜지스터의 상기 제2 전극과 상기 유기 발광 다이오드의 상기 애노드 전극 사이에 연결되고, 발광 제어 신호가 인가되는 게이트 전극, 상기 구동 트랜지스터의 상기 제2 전극에 연결되는 제1 전극 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결되는 제2 전극을 구비하는 발광 제어 트랜지스터, 초기화 신호가 인가되는 게이트 전극, 기준 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 구비하는 제1 초기화 트랜지스터, 상기 초기화 신호가 인가되는 게이트 전극, 상기 기준 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 구비하는 제2 초기화 트랜지스터, 상기 구동 트랜지스터의 상기 제2 전극과 상기 제2 노드 사이에 연결되는 보상 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 보상 트랜지스터는, 데이터 기입 구간 동안, 주사 신호에 응답하여 상기 구동 트랜지스터를 다이오드 연결하고, 상기 보상 커패시터에는, 상기 데이터 기입 구간 동안, 상기 구동 트랜지스터의 문턱 전압이 저장될 수 있다.
일 실시예에 의하면, 상기 화소 회로는 상기 초기화 신호가 인가되는 게이트 전극, 초기화 전압이 인가되는 제1 전극 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결된 제2 전극을 구비하는 제3 초기화 트랜지스터를 더 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 유기 발광 표시 장치는 복수의 화소 회로들을 포함하는 표시 패널, 복수의 주사 라인들 및 복수의 초기화 라인들을 통해 상기 화소 회로들에 주사 신호들 및 초기화 신호들을 각각 제공하는 주사 구동부, 복수의 데이터 라인들을 통해 상기 화소 회로들에 데이터 전압을 제공하는 데이터 구동부 및 복수의 발광 제어 라인들을 통해 상기 화소 회로들에 발광 제어 신호를 제공하는 발광 제어 구동부를 포함할 수 있다. 상기 화소 회로들 각각은 유기 발광 다이오드(Organic Light Emiitting Diode; OLED), 제1 노드에 연결되는 제1 게이트 전극, 제2 노드에 연결되는 제2 게이트 전극, 제1 전원 전압에 연결되는 제1 전극 및 상기 유기 발광 다이오드의 애노드 전극에 연결되는 제2 전극을 구비하는 더블(double) 게이트 구조의 구동 트랜지스터, 주사 신호가 인가되는 게이트 전극, 데이터 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 구비하는 스위칭 트랜지스터, 상기 제1 노드에 연결되는 제1 전극 및 상기 제1 전원 전압에 연결되는 제2 전극을 구비하는 저장 커패시터 및 상기 제2 노드에 연결되는 제1 전극 및 상기 구동 트랜지스터의 상기 제1 전극에 연결되는 제2 전극을 구비하는 보상 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 화소 회로들 각각은 상기 초기화 신호가 인가되는 게이트 전극, 기준 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 구비하는 제1 초기화 트랜지스터 및 상기 제1 전원 전압과 상기 구동 트랜지스터의 상기 제1 전극 사이에 연결되고, 발광 제어 신호가 인가되는 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 구동 트랜지스터의 상기 제1 전극에 연결되는 제2 전극을 구비하는 발광 제어 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 화소 회로들 각각은 상기 초기화 신호가 인가되는 게이트 전극, 초기화 전압이 인가되는 제1 전극 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결된 제2 전극을 구비하는 제2 초기화 트랜지스터 및 상기 초기화 신호가 인가되는 게이트 전극, 상기 기준 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 구비하는 제3 초기화 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 초기화 트랜지스터는, 문턱 전압 보상 구간 동안, 상기 초기화 신호에 응답하여 상기 제2 노드에 상기 기준 전압을 제공하고, 상기 발광 제어 트랜지스터는, 상기 문턱 전압 보상 구간 동안, 상기 구동 트랜지스터의 상기 제1 전극 및 상기 보상 커패시터의 상기 제2 전극이 상기 제1 전원 전압으로부터 전기적으로 차단되도록 턴-오프될 수 있다.
일 실시예에 의하면, 상기 문턱 전압 보상 구간 동안, 상기 구동 트랜지스터의 상기 제1 전극의 전압은, 상기 구동 트랜지스터의 상기 제1 전극이 상기 제1 전원 전압으로부터 전기적으로 차단됨으로 인해, 상기 제2 노드에 인가된 상기 기준 전압과 상기 구동 트랜지스터의 문턱 전압의 합에 상응하는 전압으로 방전되고, 상기 보상 커패시터에는 상기 구동 트랜지스터의 상기 문턱 전압이 저장될 수 있다.
일 실시예에 의하면, 상기 제1 초기화 트랜지스터는, 초기화 구간 동안, 상기 초기화 신호에 응답하여 상기 제2 노드에 상기 기준 전압을 인가하고, 상기 제2 초기화 트랜지스터는, 상기 초기화 구간 동안, 상기 초기화 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드 전극에 상기 초기화 전압을 인가하며, 상기 제3 초기화 트랜지스터는, 상기 초기화 구간 동안, 상기 초기화 신호에 응답하여 상기 제1 노드에 상기 기준 전압을 인가할 수 있다.
본 발명의 실시예들에 따른 화소 회로 및 이를 포함하는 유기 발광 표시 장치는 더블 게이트 구조의 구동 트랜지스터를 포함할 수 있다. 따라서, 저장 커패시터와 보상 커패시터의 특성 비율(즉, 커패시턴스 비율)에 의해 발생하는 구동 트랜지스터의 게이트 전압 편차(즉, 문턱 전압 편차)가 제거될 수 있다. 또한, 구동 트랜지스터의 게이트 전압 편차에 의한 표시 얼룩이 감소되고, 화질의 균일성이 향상될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 화소 회로를 나타내는 회로도이다.
도 2는 도 1의 화소 회로 동작의 일 예를 나타내는 타이밍도이다.
도 3은 도 1의 화소 회로에 포함되는 구동 트랜지스터의 일 예를 나타내는 단면도이다.
도 4는 도 1의 화소 회로의 일 예를 나타내는 회로도이다.
도 5는 본 발명의 실시예들에 따른 화소 회로를 나타내는 회로도이다.
도 6은 도 5의 화소 회로 동작의 일 예를 나타내는 타이밍도이다.
도 7은 본 발명의 실시예들에 따른 화소 회로를 나타내는 회로도이다.
도 8은 도 7의 화소 회로 동작의 일 예를 나타내는 타이밍도이다.
도 9는 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 화소 회로를 나타내는 회로도이다.
본 발명의 실시예에서, 상기 화소 회로는 PMOS(P-type Metal Oxide Semiconductor) 트랜지스터로 구현된다. 다만, 상기 화소 회로에 적용되는 트랜지스터가 PMOS 트랜지스터에 한정되는 것은 아니다.
도 1을 참조하면, 화소 회로(10)는 유기 발광 다이오드(EL), 구동 트랜지스터(TD), 스위칭 트랜지스터(TS), 저장 커패시터(Cst) 및 보상 커패시터(Cth)를 포함할 수 있다. 일 실시예에서, 화소 회로(10)는 발광 제어 트랜지스터(TE) 및 제1 초기화 트랜지스터(T1)를 더 포함할 수 있다.
화소 회로(10)는 유기 발광 표시 장치에 포함되는 전원 공급부로부터 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 초기화 전압(VINIT) 및 기준 전압(VREF)을 공급받을 수 있다.
화소 회로(10)는 주사 신호(GW), 초기화 신호(GI) 및 데이터 전압(DATA)을 각각 주사 라인(GWn), 초기화 라인(GIn) 및 데이터 라인(Dm)을 통해 인가받고, 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 수신하여 데이터 전압(DATA)에 상응하는 계조(grayscale)로 상기 유기 발광 다이오드(EL)를 발광시켜 화상을 표시할 수 있다.
유기 발광 다이오드(EL)는 제2 전원 전압(ELVSS)에 연결되는 캐소드(cathode) 전극 및 구동 트랜지스터(TD)의 제2 전극에 연결되는 애노드(anode) 전극을 포함할 수 있다. 유기 발광 다이오드(EL)는 상기 애노드 전극 및 상기 캐소드 전극에 의해 생성되는 기생 커패시터를 더 포함할 수 있다.
구동 트랜지스터(TD)는 제1 노드(N1)에 연결되는 제1 게이트 전극, 제2 노드(N2)에 연결되는 제2 게이트 전극, 제1 전원 전압(ELVDD)에 연결되는 제1 전극 및 유기 발광 다이오드(EL)의 애노드 전극에 연결되는 제2 전극을 포함할 수 있다. 구동 트랜지스터(TD)는 두 개의 게이트 전극을 포함하는 더블(double) 게이트 구조이다. 구동 트랜지스터(TD)의 제1 게이트 전극이 탑 게이트(top gate) 전극에 상응하고, 제2 제2 게이트 전극은 바텀 게이트(bottom gate) 전극에 상응할 수 있다. 반대로, 구동 트랜지스터(TD)의 제1 게이트 전극이 바텀 게이트 전극에 상응하고, 제2 제2 게이트 전극은 탑 게이트 전극에 상응할 수 있다. 구동 트랜지스터(TD)의 문턱 전압 보상 전압과 데이터 전압(DATA)은 각각 구동 트랜지스터(TD)의 상기 제1 게이트 전극과 상기 제2 게이트 전극에 인가될 수 있다.
스위칭 트랜지스터(TS)는 주사 신호(GW)를 인가받는 게이트 전극, 데이터 전압(DATA)을 인가받는 제1 전극 및 제1 노드(N1)에 연결되는 제2 전극을 포함할 수 있다. 스위칭 트랜지스터(TS)는 주사 신호(GW)에 응답하여 데이터 전압(DATA)을 제1 노드(N1)에 제공할 수 있다. 또한, 일 실시예에서, 스위칭 트랜지스터(TS)는 주사 신호(GW)에 응답하여 기준 전압(VREF)에 상응하는 전압을 제1 노드(N1)에 제공할 수 있다. 즉, 데이터 라인(DLm)으로 제공되는 전압은 데이터 전압(Vdata) 또는 기준 전압(VREF)일 수 있다.
저장 커패시터(Cst)는 제1 노드(N1)에 연결되는 제1 전극 및 제1 전원 전압(ELVDD)에 연결되는 제2 전극을 포함할 수 있다. 일 실시예에서, 저장 커패시터(Cst)는 데이터 전압(DATA)을 저장할 수 있다.
보상 커패시터(Cth)는 제2 노드(N2)에 연결되는 제1 전극 및 구동 트랜지스터(TD)의 상기 제1 전극 (즉, 제3 노드(N3))에 연결되는 제2 전극을 포함할 수 있다. 일 실시예에서, 보상 커패시터(Cth)는 구동 트랜지스터(TD)의 문턱 전압에 상응하는 전압을 저장할 수 있다.
제1 초기화 트랜지스터(T1)는 초기화 신호(GI)를 인가받는 게이트 전극, 기준 전압(VREF)를 인가받는 제1 전극 및 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다. 제1 초기화 트랜지스터(T1)는 초기화 신호(GI)에 응답하여 기준 전압(VREF)을 제2 노드(N2)에 제공할 수 있다. 일 실시예에서, 기준 전압(VREF)의 크기는 제1 전원 전압(ELVDD)과 구동 트랜지스터(TD)의 문턱 전압의 차보다 작을 수 있다.
발광 제어 트랜지스터(TE)는 제1 전원 전압(ELVDD)과 구동 트랜지스터(TD)의 상기 제1 전극 사이에 연결될 수 있다. 발광 제어 트랜지스터(TE)는 발광 제어 신호(EM)을 인가받는 게이트 전극, 제1 전원 전압(ELVDD)을 인가받는 제1 전극 및 구동 트랜지스터(TD)의 상기 제1 전극(즉, 제3 노드(N3))에 연결되는 제2 전극을 포함할 수 있다. 발광 제어 트랜지스터(TE)는 발광 제어 신호(EM)에 응답하여 턴 온(turn on)될 수 있다.
후술하는 바와 같이, 본 발명의 실시예들에 따른 화소 회로(10)는 구동 트랜지스터(TD)의 제1 게이트 전극에서 데이터 기입 동작을 하고, 구동 트랜지스터(TD) 제2 게이트 전극에서 문턱 전압 보상 동작을 할 수 있다.
도 2는 도 1의 화소 회로 동작의 일 예를 나타내는 타이밍도이다.
도 1 및 도 2를 참조하면, 한 프레임 주기는 초기화 구간(a), 문턱 전압 보상 구간(b), 데이터 기입 구간(c) 및 발광 구간(d)으로 구분될 수 있다.
초기화 구간(a)에서 구동 트랜지스터(TD)의 제2 게이트 전극(GATE2, 즉, N2로 표시)의 전압이 초기화될 수 있다. 제1 초기화 트랜지스터(T1)는, 초기화 구간(a) 동안, 초기화 신호(GI)에 응답하여 제2 노드(N2)에 기준 전압(VREF)을 인가할 수 있다. 스위칭 트랜지스터(TS)는 초기화 구간 동안, 주사 신호(GW)에 응답하여 제1 노드(N1)에 기준 전압(VREF)을 인가할 수 있다. 즉, 초기화 구간 동안 데이터 라인(Dm)으로 제공되는 데이터 전압의 크기는 기준 전압(VREF)에 상응할 수 있다.
구동 트랜지스터(TD)의 제1 게이트 전극은 제1 노드(N1)에 상응하고, 구동 트랜지스터(TD)의 제2 게이트 전극은 제2 노드(N2)에 상응한다.
일 실시예에서, 초기화 구간(a) 동안, 화소 회로(10)는 로우 레벨의 발광 제어 신호(EM) 및 초기화 신호(GI)를 인가받고, 하이 레벨의 주사 신호(GW)를 인가받을 수 있다.
즉, 제1 초기화 트랜지스터(T1)가 턴 온(turn on)되어 제2 노드(N2)가 기준 전압(VREF)으로 초기화될 수 있다. 일 실시예에서, 기준 전압(VREF)의 크기는 제1 전원 전압(ELVDD)과 구동 트랜지스터(TD)의 문턱 전압(Vth)의 차(즉, ELVDD - Vth)보다 작게 설정될 수 있다.
문턱 전압 보상 구간(b) 동안, 제1 초기화 트랜지스터(T1)는 초기화 신호(GI)에 응답하여 제2 노드(N2)에 기준 전압(VREF)을 제공하고, 발광 제어 트랜지스터(TE)는 구동 트랜지스터(TD)의 상기 제1 전극 및 보상 커패시터(Cth)의 상기 제2 전극이 제1 전원 전압(ELVDD)으로부터 전기적으로 차단되도록 턴-오프(turn off)될 수 있다.
일 실시예에서, 문턱 전압 보상 구간(b)동안, 화소 회로(10)는 하이 레벨의 발광 제어 신호(EM), 로우 레벨의 주사 신호(GW) 및 로우 레벨의 초기화 신호(GI)를 인가받을 수 있다.
즉, 문턱 전압 보상 구간(b) 동안 발광 제어 트랜지스터(TE)가 턴 오프되고, 스위칭 트랜지스터(TS) 및 제1 초기화 트랜지스터(T1)는 턴 온될 수 있다. 따라서, 구동 트랜지스터(TD)의 제1 전극(SOURCE) (즉, 제3 노드(N3)에 상응함.)은 플로팅(floating) 상태가 된다. 그러므로, 문턱 전압 보상 구간(b) 동안 구동 트랜지스터(TD)의 제1 전극(N3)의 전압이 방전된다. 구동 트랜지스터(TD)의 제1 전극(N3)의 전압은, 제2 노드(N2)(즉, 구동 트랜지스터(TD)의 제2 게이트 전극)과 구동 트랜지스터(TD)의 제1 전극(N3) 사이의 전압차가 구동 트랜지스터(TD)의 문턱 전압(Vth)에 도달할 때까지 방전된다. 따라서, 구동 트랜지스터(TD)의 제1 전극(N3)의 전압은 제2 노드(N2)에 인가된 기준 전압(VREF)과 구동 트랜지스터(TD)의 문턱 전압(Vth)의 합(즉, VREF + Vth)에 상응하는 전압으로 방전될 수 있다. 그러면, 구동 트랜지스터(TD)의 채널 영역이 닫히게 되고, 문턱 전압 보상 구간(b) 동안, 제1 노드(N1), 제2 노드(N2) 및 구동 트랜지스터(TD)의 제1 전극(N3)의 전압이 일정하게 유지될 수 있다.
보상 트랜지스터(Cth)의 양 단의 전압차는 구동 트랜지스터(TD)의 문턱 전압(Vth)에 상응할 수 있다. 즉, 보상 트랜지스터(Cth)에는 구동 트랜지스터(TD)의 문턱 전압(Vth)이 저장될 수 있다.
이후, 데이터 기입 구간(c) 동안, 스위칭 트랜지스터(TS)는 주사 신호(GW)에 응답하여 제1 노드(N1)에 데이터 전압(Vdata)를 인가할 수 있다.
일 실시예에서, 데이터 기입 구간(c) 동안, 화소 회로(10)는 하이 레벨의 발광 제어 신호(EM), 하이 레벨의 초기화 신호(GI) 및 로우 레벨의 주사 신호(GW)를 인가받을 수 있다. 일 실시예에서, 데이터 라인(Dm)으로 제공되는 전압은, 초기화 구간(a) 및 문턱 전압 보상 구간(b) 동안에는 기준 전압(VREF)에 상응하고, 데이터 기입 구간(c) 동안에는 데이터 전압(Vdata)에 상응할 수 있다.
즉, 데이터 기입 구간(c) 동안 스위칭 트랜지스터(TS)가 턴 온되어 제1 노드(N1)에 데이터 전압(Vdata)이 인가될 수 있다. 데이터 전압(Vdata)는 유기 발광 다이오드(EL)를 발광하는 계조에 상응하는 값을 갖는다. 따라서, 저장 커패시터(Cst)에 데이터 전압(Vdata)이 저장될 수 있다.
구동 트랜지스터(TD)의 제1 전극(N3)이 플로팅 상태이므로, 제2 노드(N2)의 전압은 기준 전압(VREF)이 유지되고, 구동 트랜지스터(TD)의 제1 전극(N3)의 전압은 기준 전압(VREF)과 구동 트랜지스터(TD)의 문턱 전압(Vth)의 합에 상응하는 전압(VREF + Vth)이 유지될 수 있다.
즉, 구동 트랜지스터(TD)의 제1 게이트 전극(N1)에 연결되는 보상 커패시터(Cth)에는 구동 트랜지스터(TD)의 문턱 전압(Vth) 보상 전압이 저장되고, 구동 트랜지스터(TD)의 제2 게이트 전극(N2)에 연결되는 저장 커패시터(Cst)에는 제1 전원 전압(ELVDD)과 데이터 전압(Vdata)의 차(ELVDD - Vdat)에 상응하는 전압이 저장될 수 있다.
발광 구간(d) 동안, 발광 트랜지스터(TE)는 발광 제어 신호(EM)에 응답하여 턴 온될 수 있다. 따라서, 제1 전원 전압(ELVDD)이 구동 트랜지스터(TD)의 제1 전극(즉, 제3 노드(N3))에 인가될 수 있다. 이 때, 보상 커패시터(Cth)의 커플링(coupling)에 의해 제2 노드(N2)의 전압도 제3 노드(N3)의 전압 변화량(△V)만큼 변하게 된다. 따라서, 발광 구간(d) 동안, 제2 노드(N2)는 보상 커패시터(Cth)의 커플링에 의해 제1 전원 전압(ELVDD)과 구동 트랜지스터(TD)의 문턱 전압(Vth)의 차(ELVDD Vth)에 상응하는 전압을 가질 수 있다.
일 실시예에서, 화소 회로(10)는 로우 레벨의 발광 제어 신호(EM), 하이 레벨의 초기화 신호(GI) 및 하이 레벨의 주사 신호(GW)를 인가받을 수 있다.
구체적으로, 발광 구간(d) 동안 제2 노드(N2) 및 제3 노드(N3)의 전압 변화는 아래의 [수식1] 내지 [수식3]과 같다.
[수식1]
VN3 = VREF + Vth → ELVDD
(VN3는 제3 노드의 전압)
[수식2]
△V = ELVDD - (VREF + Vth)
[수식3]
VN2 = VREF + △V
= ELVDD - Vth
(VN2는 제2 노드(N2)의 전압)
발광 구간(d) 동안 구동 트랜지스터(TD)를 통해 유기 발광 다이오드(EL)로 흐르는 전류는 아래의 [수식4]와 같다.
[수식4]
Ioled = k/2(Vgs - Vth)^2
= k/2(ELVDD - Vth + Vdata - ELVDD - Vth)^2
= k/2(Vdata)^2
여기서, Ioled는 유기 발광 다이오드(EL)에 흐르는 전류를 나타내고, k는 구동 트랜지스터(TD)의 특성에 따라 결정되는 상수를 나타내며, Vgs는 구동 트랜지스터(TD)의 게이트와 소스 사이의 전압차(즉, 구동 트랜지스터(TD)의 제1 및 제2 게이트 전극들과 제1 전극 사이의 전압차)를 나타낸다.
즉, 유기 발광 다이오드(EL)에 흐르는 전류(Ioled)는 구동 트랜지스터(TD)의 문턱 전압에는 무관하고 데이터 전압(Vdata)의 크기에 의해서만 결정될 수 있다.
저장 커패시터와 보상 커패시터를 포함하는 종래의 화소 회로는 저장 커패시터와 보상 커패시터의 커패시턴스 비율에 의해 구동 트랜지스터의 게이트 전압이 결정된다.
구체적으로 데이터 기입 구간(c) 동안 종래의 구동 트랜지스터의 게이트 전극의 전압은 아래의 [수식5]과 같다.
[수식5]
Vg = (ELVDD - Vth) - (Vdata)*(Cth/(Cst + Cth))
여기서, Vg는 종래의 구동 트랜지스터의 게이트 전극의 전압을 나타내고, Vdata는 데이터 전압을 나타내며, Vth는 종래의 구동 트랜지스터의 문턱 전압을 나타낸다. Cth는 보상 커패시터의 커패시턴스를 나타내고, Cst는 저장 커패시터의 커패시턴스를 나타낸다. 따라서, 저장 커패시터와 보상 커패시터의 커패시턴스 비율에 따라 구동 트랜지스터의 게이트 전압에 편차가 발생한다.
그러나 상술한 바와 같이, 본 발명의 일 실시예에 따른 화소 회로는 제1 게이트 전극 및 제2 게이트 전극을 포함하는 더블 게이트 구조의 구동 트랜지스터(TD)를 포함한다. 또한, 저장 커패시터(Cst)의 일단이 구동 트랜지스터(TD)의 제1 게이트 전극에 연결되고, 보상 커패시터(Cth)의 일단이 구동 트랜지스터(TD)의 제2 게이트 전극에 연결되므로, 문턱 전압(Vth)의 보상 전압과 데이터 전압(Vdata)을 각각 제1 게이트 전극과 제2 게이트 전극에 분리하여 충전할 수 있다. 따라서, 저장커패시터(Cst)와 보상 커패시터(Cth)의 특성 비율(즉, 커패시턴스 비율)에 의해 발생하는 구동 트랜지스터(TD)의 게이트 전압 편차가 제거될 수 있다. 또한, 저장 커패시터(Cst)와 보상 커패시터(Cth)의 공정 편차에 의한 표시 얼룩이 감소되고, 화질의 균일성이 향상될 수 있다.
도 3은 도 1의 화소 회로에 포함되는 구동 트랜지스터의 일 예를 나타내는 단면도이다.
도 3을 참조하면, 구동 트랜지스터(TD)는 바텀 게이트(bottom gate) 전극(21), 액티브층(22), 제1 및 제2 전극(23, 24)및 탑 게이트(top gate) 전극(25)을 포함할 수 있다. 구동 트랜지스터(TD)는 더블 게이트(double gate)형 트랜지스터이다.
일 실시예에서, 바텀 게이트 전극(21)은 제1 게이트 전극에 상응하고, 탑 게이트 전극(25)은 제2 게이트 전극에 상응할 수 있다. 다른 실시예에서, 바텀 게이트 전극(21)은 제2 게이트 전극에 상응하고, 탑 게이트 전극(25)은 제1 게이트 전극에 상응할 수 있다.
구체적으로, 기판(11) 상에 바텀 게이트 전극(21)이 배치되고, 기판 (11) 및 바텀 게이트 전극(21)을 덮도록 게이트 절연막(13)이 배치될 수 있다. 기판(11)은 유리 기판, 석영 기판, 투명 플라스틱 기판 등과 같은 투명 기판을 포함할 수 있다. 바텀 게이트 전극(21)은 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중층으로 구성될 수 있다. 게이트 절연막(13)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층일 수 있다.
액티브층(22)이 게이트 절연막(13) 상에 제1 게이트 전극(21)에 중첩되도록 이 배치될 수 있다. 액티브층(22)는 투명한 산화물 반도체, 단결정 실리콘 또는 다결정 실리콘을 포함할 수 있다.
액티브층(22) 및 게이트 절연막(13) 상에는 층간 절연막(15)이 배치될 수 있다. 층간 절연막(15)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄(Al), 마그네슘(Mg), 아연(Zn), 하프늄(Hf), 지르코늄(Zr), 티타늄(Ti), 탄탈륨(Ta), 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 마그네슘 산화물(MgOx), 아연 산화물(ZnOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
층간 절연막(15) 상에는 제1 전극(23) 및 제2 전극(24)이 콘택홀을 통해 액티브층(22)에 연결되도록 배치될 수 있다. 일 실시예에서, 제1 전극(23) 및 제2 전극(24)은 각각 소스 전극 및 드레인 전극에 상응할 수 있다. 제1 전극(23) 및 제2 전극(24)은 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 몰리브덴텅스텐(MoW), 알루미늄(Al), 알루미늄-네오디뮴(Al-Nd), 티타늄(Ti), 질화티타늄(TiN), 구리(Cu), 몰리브덴 합금(Mo alloy), 알루미늄 합금(Al alloy), 및 구리 합금(Cu alloy) 중 어느 하나로 형성될 수 있다.
평탄화막(17)이 제1 전극(23), 제2 전극(24) 및 층간 절연막(15) 상에 평탄화막(17)이 배치될 수 있다. 평탄화막(17)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층일 수 있다.
탑 게이트 전극(27)이 액티브층(22)에 중첩되도록 평탄화막(17) 상에 배치될 수 있다. 탑 게이트 전극(27)은 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중층으로 구성될 수 있다.
도 4는 도 1의 화소 회로의 일 예를 나타내는 회로도이다.
본 실시예에 따른 화소 회로(30)는 제2 초기화 트랜지스터(T2)의 구성을 제외하면 도 1에 따른 화소 회로(10)와 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2 및 도 4를 참조하면, 화소 회로(30)는 유기 발광 다이오드(EL), 구동 트랜지스터(TD), 스위칭 트랜지스터(TS), 저장 커패시터(Cst), 보상 커패시터(Cth), 발광 제어 트랜지스터(TE), 제1 초기화 트랜지스터(T1)를 포함할 수 있다. 화소 회로(30)는 제2 초기화 트랜지스터(T2)를 더 포함할 수 있다.
유기 발광 다이오드(EL)는 제2 전원 전압(ELVSS)에 연결되는 캐소드(cathode) 전극 및 구동 트랜지스터(TD)의 제2 전극에 연결되는 애노드(anode) 전극을 포함할 수 있다. 유기 발광 다이오드(EL)는 상기 애노드 전극 및 상기 캐소드 전극에 의해 생성되는 기생 커패시터(Coled)를 더 포함할 수 있다.
제2 초기화 트랜지스터(T2)는 초기화 신호(GI)가 인가되는 게이트 전극, 초기화 전압(VINIT)이 인가되는 제1 전극 및 유기 발광 다이오드(EL)의 상기 애노드 전극에 연결되는 제2 전극을 포함할 수 있다.
제2 초기화 트랜지스터(T2)는 초기화 구간(a) 동안, 초기화 신호(GI)에 응답하여 유기 발광 다이오드(EL)의 상기 애노드 전극에 초기화 전압(VINIT)을 인가할 수 있다. 따라서, 초기화 구간(a) 동안 유기 발광 다이오드(EL)의 상기 애노드 전극(즉, 기생 커패시터(Coled))이 초기화 전압(VINIT)으로 초기화될 수 있다.
도 5는 본 발명의 실시예들에 따른 화소 회로를 나타내는 회로도이다.
본 실시예에 따른 화소 회로(70)는 발광 제어 트랜지스터(TE2) 및 보상 트랜지스터(T5)의 구성을 제외하면 도 1에 따른 화소 회로(10)와 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 4 및 도 5를 참조하면, 화소 회로(50)는 유기 발광 다이오드(EL), 구동 트랜지스터(TD), 스위칭 트랜지스터(TS), 저장 커패시터(Cst), 보상 커패시터(Cth), 발광 제어 트랜지스터(TE), 제1 초기화 트랜지스터(T1) 및 제2 초기화 트랜지스터(T2)를 포함할 수 있다. 화소 회로(50)는 제3 초기화 트랜지스터(T3)를 더 포함할 수 있다.
구동 트랜지스터(TD)는 제1 노드(N1)에 연결되는 제1 게이트 전극, 제2 노드(N2)에 연결되는 제2 게이트 전극, 제1 전원 전압(ELVDD)에 연결되는 제1 전극 및 유기 발광 다이오드(EL)의 애노드 전극에 연결되는 제2 전극을 포함할 수 있다. 구동 트랜지스터(TD)는 두 개의 게이트 전극을 포함하는 더블(double) 게이트 구조이다.
스위칭 트랜지스터(TS)는 주사 신호(GW)에 응답하여 데이터 전압(DATA)을 제1 노드(N1)에 제공할 수 있다. 발광 제어 트랜지스터(TE)는 발광 제어 신호(EM)에 응답하여 턴 온(turn on)될 수 있다.
저장 커패시터(Cst)는 데이터 전압(DATA)을 저장할 수 있다. 보상 커패시터(Cth)는 구동 트랜지스터(TD)의 문턱 전압에 상응하는 전압을 저장할 수 있다.
제1 초기화 트랜지스터(T1)는 초기화 신호(GI)에 응답하여 기준 전압(VREF)을 제2 노드(N2)에 제공할 수 있다. 제2 초기화 트랜지스터(T2)는 초기화 신호(GI)에 응답하여 유기 발광 다이오드(EL)의 애노드 전극을 초기화할 수 있다.
제3 초기화 트랜지스터(T3)는 초기화 신호(GI)에 응답하여 제1 노드(N1)에 기준 전압(VREF)을 인가할 수 있다. 제3 초기화 트랜지스터(T3)는 초기화 신호(GI)가 인가되는 게이트 전극, 기준 전압(VREF)이 인가되는 제1 전극 및 제1 노드(N1)에 연결되는 제2 전극을 포함할 수 있다. 일 실시예에서, 제1 초기화 트랜지스터(T1)의 상기 게이트 전극과 제3 초기화 트랜지스터(T3)의 상기 게이트 전극은 초기화 신호(GI)를 제공하는 초기화 라인(GIn)에 공통으로 연결될 수 있다. 따라서, 제1 노드(N1)와 제2 노드(N2)는 기준 전압(VREF)을 동시에 인가받을 수 있다.
도 6은 도 5의 화소 회로 동작의 일 예를 나타내는 타이밍도이다.
도 5 및 도 6을 참조하면, 한 프레임 주기는 초기화 구간(a'), 문턱 전압 보상 구간(b'), 데이터 기입 구간(c') 및 발광 구간(d')으로 구분될 수 있다.
초기화 구간(a')에서 구동 트랜지스터(TD)의 제1 게이트 전극(GATE1, 즉, N1으로 표시) 및 제2 게이트 전극(GATE2, 즉, N2로 표시)의 전압이 초기화되고, 유기 발광 다이오드(EL)의 애노드 전극이 초기화될 수 있다. 구동 트랜지스터(TD)의 제1 게이트 전극은 제1 노드(N1)에 상응하고, 구동 트랜지스터(TD)의 제2 게이트 전극은 제2 노드(N2)에 상응한다.
일 실시예에서, 초기화 구간(a') 동안, 화소 회로(50)는 로우 레벨의 발광 제어 신호(EM) 및 로우 레벨의 초기화 신호(GI)를 인가받고, 하이 레벨의 주사 신호(GW)를 인가받을 수 있다.
제1 초기화 트랜지스터(T1)가 턴 온(turn on)되어 제2 노드(N2)가 기준 전압(VREF)으로 초기화될 수 있다. 제3 초기화 트랜지스터(T3)가 턴 온되어 제1 노드(N1)가 기준 전압(VREF)으로 초기화될 수 있다. 또한, 제2 초기화 트랜지스터(T2)가 턴 온되어 유기 발광 다이오드(EL)의 애노드 전극이 초기화될 수 있다. 일 실시예에서, 기준 전압(VREF)의 크기는 제1 전원 전압(ELVDD)과 구동 트랜지스터(TD)의 문턱 전압(Vth)의 차(즉, ELVDD - Vth)보다 작게 설정될 수 있다.
문턱 전압 보상 구간(b') 동안, 제1 초기화 트랜지스터(T1)는 초기화 신호(GI)에 응답하여 제2 노드(N2)에 기준 전압(VREF)을 제공하고, 발광 제어 트랜지스터(TE)는 구동 트랜지스터(TD)의 상기 제1 전극 및 보상 커패시터(Cth)의 상기 제2 전극이 제1 전원 전압(ELVDD)으로부터 전기적으로 차단되도록 턴-오프될 수 있다.
일 실시예에서, 문턱 전압 보상 구간(b')동안, 화소 회로(10)는 하이 레벨의 발광 제어 신호(EM), 하이 레벨의 주사 신호(GW) 및 로우 레벨의 초기화 신호(GI)를 인가받을 수 있다.
문턱 전압 보상 구간(b') 동안 발광 제어 트랜지스터(TE)가 턴 오프될 수 있다. 따라서, 구동 트랜지스터(TD)의 제1 전극(SOURCE) (즉, 제3 노드(N3)에 상응함.)은 플로팅(floating) 상태가 된다. 그러므로, 문턱 전압 보상 구간(b) 동안 구동 트랜지스터(TD)의 제1 전극(N3)의 전압이 방전된다. 구동 트랜지스터(TD)의 제1 전극(N3)의 전압은 제2 노드(N2)에 인가된 기준 전압(VREF)과 구동 트랜지스터(TD)의 문턱 전압(Vth)의 합(즉, VREF + Vth)에 상응하는 전압으로 방전될 수 있다. 그러면, 구동 트랜지스터(TD)의 채널 영역이 닫히게 되고, 문턱 전압 보상 구간(b) 동안, 제1 노드(N1), 제2 노드(N2) 및 구동 트랜지스터(TD)의 제1 전극(N3)의 전압이 일정하게 유지될 수 있다.
보상 트랜지스터(Cth)의 양 단의 전압차는 구동 트랜지스터(TD)의 문턱 전압(Vth)에 상응할 수 있다. 즉, 보상 트랜지스터(Cth)에는 구동 트랜지스터(TD)의 문턱 전압(Vth)이 저장될 수 있다.
이후, 데이터 기입 구간(c') 동안, 스위칭 트랜지스터(TS)는 주사 신호(GW)에 응답하여 제1 노드(N1)에 데이터 전압(Vdata)를 인가할 수 있다.
일 실시예에서, 데이터 기입 구간(c') 동안, 화소 회로(50)는 하이 레벨의 발광 제어 신호(EM), 하이 레벨의 초기화 신호(GI) 및 로우 레벨의 주사 신호(GW)를 인가받을 수 있다.
구동 트랜지스터(TD)의 제1 전극(N3)이 플로팅 상태이므로, 제2 노드(N2)의 전압은 기준 전압(VREF)이 유지되고, 구동 트랜지스터(TD)의 제1 전극(N3)의 전압은 기준 전압(VREF)과 구동 트랜지스터(TD)의 문턱 전압(Vth)의 합에 상응하는 전압(VREF + Vth)이 유지될 수 있다.
즉, 구동 트랜지스터(TD)의 제1 게이트 전극(N1)에 연결되는 보상 커패시터(Cth)에는 구동 트랜지스터(TD)의 문턱 전압(Vth) 보상 전압이 저장되고, 구동 트랜지스터(TD)의 제2 게이트 전극(N2)에 연결되는 저장 커패시터(Cst)에는 제1 전원 전압(ELVDD)과 데이터 전압(Vdata)의 차(ELVDD Vdat)에 상응하는 전압이 저장될 수 있다.
발광 구간(d') 동안, 발광 트랜지스터(TE)는 발광 제어 신호(EM)에 응답하여 턴 온될 수 있다. 따라서, 제1 전원 전압(ELVDD)이 구동 트랜지스터(TD)의 제1 전극(즉, 제3 노드(N3))에 인가될 수 있다. 이 때, 보상 커패시터(Cth)의 커플링(coupling)에 의해 제2 노드(N2)의 전압도 제3 노드(N3)의 전압 변화량(△V)만큼 변하게 된다. 따라서, 발광 구간(d) 동안, 제2 노드(N2)는 보상 커패시터(Cth)의 커플링에 의해 제1 전원 전압(ELVDD)과 구동 트랜지스터(TD)의 문턱 전압(Vth)의 차(ELVDD - Vth)에 상응하는 전압을 가질 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 화소 회로는 제1 게이트 전극 및 제2 게이트 전극을 포함하는 더블 게이트 구조의 구동 트랜지스터(TD)를 포함한다. 또한, 저장 커패시터(Cst)의 일단이 구동 트랜지스터(TD)의 제1 게이트 전극에 연결되고, 보상 커패시터(Cth)의 일단이 구동 트랜지스터(TD)의 제2 게이트 전극에 연결되므로, 문턱 전압(Vth)의 보상 전압과 데이터 전압(Vdata)을 각각 제1 게이트 전극과 제2 게이트 전극에 분리하여 충전할 수 있다. 따라서, 저장커패시터(Cst)와 보상 커패시터(Cth)의 특성 비율(즉, 커패시턴스 비율)에 의해 발생하는 구동 트랜지스터(TD)의 게이트 전압 편차가 제거될 수 있다.
도 7은 본 발명의 실시예들에 따른 화소 회로를 나타내는 회로도이다.
본 실시예에 따른 화소 회로는 발광 제어 트랜지스터(TE2) 및 보상 트랜지스터(T4) 구성을 제외하면 도 1 및 도 5에 따른 화소 회로와 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 5 및 도 7을 참조하면, 화소 회로(70)는 유기 발광 다이오드(EL), 구동 트랜지스터(TD), 스위칭 트랜지스터(TS), 저장 커패시터(Cst), 보상 커패시터(Cth), 발광 제어 트랜지스터(TE2), 제1 초기화 트랜지스터(T1), 제2 초기화 트랜지스터(T2) 및 제3 초기화 트랜지스터(T3)를 더 포함할 수 있다. 화소 회로(70)는 보상 트랜지스터(T4)를 더 포함할 수 있다.
구동 트랜지스터(TD)는 제1 노드(N1)에 연결되는 제1 게이트 전극, 제2 노드(N2)에 연결되는 제2 게이트 전극, 제1 전원 전압(ELVDD)에 연결되는 제1 전극 및 유기 발광 다이오드(EL)의 애노드 전극에 연결되는 제2 전극을 포함할 수 있다. 구동 트랜지스터(TD)는 두 개의 게이트 전극을 포함하는 더블(double) 게이트 구조이다.
발광 제어 트랜지스터(TE2)는 구동 트랜지스터(TD)의 상기 제2 전극과 유기 발광 다이오드(EL)의 애노드 전극 사이에 연결될 수 있다. 발광 제어 트랜지스터(TE2)는 발광 제어 신호(EM)까 인가되는 게이트 전극, 구동 트랜지스터(TD)의 제2 전극에 연결되는 제1 전극 및 유기 발광 다이오드(EL)의 상기 애노드 전극에 연결되는 제2 전극을 포함할 수 있다. 발광 제어 트랜지스터(TE)는 발광 제어 신호(EM)에 응답하여 턴 온(turn on)될 수 있다.
보상 트랜지스터(T5)는 데이터 기입 구간 동안 구동 트랜지스터(TD)를 다이오드 연결시킬 수 있다. 보상 트랜지스터(T5)는 구동 트랜지스터(TD)의 상기 제2 전극과 제2 노드(N2) 사이에 연결될 수 있다.
보상 트랜지스터(T5)가 턴 온 되면, 구동 트랜지스터(TD)의 상기 제2 게이트 전극과 구동 트랜지스터(TD)의 상기 제2 전극 사이에 전류 패스(current pass)가 형성되고, 구동 트랜지스터(TD)의 문턱 전압이 보상될 수 있다. 보상 트랜지스터(Cth)에는 구동 트랜지스터(TD)의 상기 문턱 전압이 저장될 수 있다.
도 8은 도 7의 화소 회로 동작의 일 예를 나타내는 타이밍도이다.
도 7 및 도 8을 참조하면, 한 프레임 주기는 초기화 구간(a″), 문턱 전압 보상 및 데이터 기입 구간(b″) 및 발광 구간(d″)으로 구분될 수 있다.
초기화 구간(a″)에서 구동 트랜지스터(TD)의 제1 게이트 전극(GATE1, 즉, N1으로 표시) 및 제2 게이트 전극(GATE2, 즉, N2로 표시)의 전압이 초기화되고, 유기 발광 다이오드(EL)의 애노드 전극이 초기화될 수 있다. 구동 트랜지스터(TD)의 제1 게이트 전극은 제1 노드(N1)에 상응하고, 구동 트랜지스터(TD)의 제2 게이트 전극은 제2 노드(N2)에 상응한다.
제1 초기화 트랜지스터(T1)가 턴 온(turn on)되어 제2 노드(N2)가 기준 전압(VREF)으로 초기화될 수 있다. 제3 초기화 트랜지스터(T3)가 턴 온되어 제1 노드(N1)가 기준 전압(VREF)으로 초기화될 수 있다. 또한, 제2 초기화 트랜지스터(T2)가 턴 온되어 유기 발광 다이오드(EL)의 애노드 전극이 초기화될 수 있다.
본 실시예에서, 데이터 기입과 구동 트랜지스터(TD)의 문턱 전압(Vth) 보상은 동일한 구간에서 발생될 수 있다. 제1 노드(N1)에서 데이터 기입 동작이 수행되고, 제2 노드(N2)에서 문턱 전압(Vth) 보상이 수행될 수 있다.
문턱 전압 보상 및 데이터 기입 구간(b″) 동안, 스위칭 트랜지스터(TS)는 주사 신호(GW)에 응답하여 제1 노드(N1)에 데이터 전압(Vdata)를 인가할 수 있다. 제1 노드(N1)의 데이터 전압(Vdata)은 저장 커패시터(Cst)에 의해 유지될 수 있다. 구동 트랜지스터(TD)는 구동 트랜지스터(TD)의 제1 전극(제3 노드(N3))과 게이트 전극 사이의 전압차에 의해 턴 온될 수 있다.
또한, 문턱 전압 보상 및 데이터 기입 구간(b″) 동안, 보상 트랜지스터(T4)는 주사 신호(GW)에 응답하여 제2 노드(N2)와 구동 트랜지스터(TD)의 제2 전극을 전기적으로 연결할 수 있다. 즉, 구동 트랜지스터(TD)가 다이오드 연결될 수 있다. 보상 트랜지스터(T5)가 턴 온 되면, 구동 트랜지스터(TD)의 상기 제2 게이트 전극과 구동 트랜지스터(TD)의 상기 제2 전극 사이에 전류 패스(current pass)가 형성되고, 구동 트랜지스터(TD)의 문턱 전압(Vth)이 보상될 수 있다. 따라서, 구동 트랜지스터(TD)의 제2 게이트 전극(제2 노드(N2))에 제1 전원 전압(ELVDD)과 구동 트랜지스터(TD)의 문턱 전압(Vth)의 차(즉, ELVDD - Vth)에 상응하는 전압이 인가될 수 있다. 보상 트랜지스터(Cth)에는 구동 트랜지스터(TD)의 문턱 전압(Vth)이 저장될 수 있다. 즉, 구동 트랜지스터(TD)의 다이오드 연결에 의해 구동 트랜지스터(TD)의 문턱 전압(Vth)이 보상될 수 있다.
발광 구간(d″) 동안, 발광 트랜지스터(TE)는 발광 제어 신호(EM)에 응답하여 턴 온될 수 있다. 스위칭 트랜지스터(TS), 제1 내지 제3 초기화 트랜지스터들(T1, T2, T3) 및 보상 트랜지스터(T4)는 턴 오프될 수 있다.
발광 구간(d″) 동안 제1 노드(N1)의 전압은 데이터 전압(Vdata)이 유지되고, 제2 노드(N2)의 전압은 제1 전원 전압(ELVDD)과 구동 트랜지스터(TD)의 문턱 전압의 차(즉, ELVDD - Vth)에 상응하는 전압이 유지될 수 있다. 따라서, 발광 구간(d) 동안 구동 트랜지스터를 통해 유기 발광 다이오드(EL)로 흐르는 전류는 구동 트랜지스터(TD)의 문턱 전압에는 무관하고 데이터 전압(Vdata)의 크기에 의해서만 결정될 수 있다.
상술한 바와 같이, 제1 노드(N1)에서 데이터 기입 동작이 수행되고, 제2 노드(N2)에서 문턱 전압(Vth) 보상이 수행될 수 있다. 따라서, 저장커패시터(Cst)와 보상 커패시터(Cth)의 특성 비율(즉, 커패시턴스 비율)에 의해 발생하는 구동 트랜지스터(TD)의 게이트 전압 편차가 제거될 수 있다.
도 9는 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 9를 참조하면, 유기 발광 표시 장치(100)는 표시 패널(110), 타이밍 제어부(120), 주사 구동부(130), 데이터 구동부(140) 및 발광 제어 구동부(150)를 포함할 수 있다. 유기 발광 표시 장치(100)는 전원 공급부를 더 포함할 수 있다.
표시 패널(110)은 복수의 데이터 라인들(D1, ..., Dm), 복수의 주사 라인들(GW1, ..., GWn), 복수의 초기화 라인들(GI1, ..., GIn), 복수의 발광 제어 라인들(EM1, ..., EMn) 및 복수의 화소 회로(115)들을 포함할 수 있다. 또한, 표시 패널(110)은 상기 전원 공급부로부터 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 초기화 전압(VINIT) 및 기준 전압(VREF)을 제공받을 수 있다.
일 실시예에서, 표시 패널(110)는 복수의 주사 라인들(GW1, ..., GWn), 복수의 초기화 라인들(GI1, ..., GIn) 및 복수의 발광 제어 라인들(EM1, ..., EMn)의 교차부마다 위치되는 n*m 개의 화소 회로(115)들을 포함할 수 있다. 화소 회로(115)들은 매트릭스(matrix) 형태로 배치될 수 있다. 복수의 화소 회로(110)들 각각은 유기 발광 다이오드(Organic Light Emitting Diode)를 포함할 수 있다.
타이밍 제어부(120)는 복수의 제어 신호들을 생성하여 주사 구동부(130), 데이터 구동부(140), 발광 제어 구동부(150) 및 상기 전원 공급부를 제어할 수 있다.
주사 구동부(130)는 복수의 주사 라인들(GW1, ..., GWn)을 통해 화소(115)들 각각에 상기 주사 신호를 공급할 수 있다. 또한, 주사 구동부(130)는 복수의 초기화 라인들(GI1, ..., GIn)을 통해 화소 회로(115)들에 상기 초기화 신호를 공급할 수 있다.
데이터 구동부(140)는 복수의 데이터 라인들(D1, ..., Dm)을 통해 복수의 화소 회로(115)들 각각에 상기 데이터 전압을 인가할 수 있다. 일 실시예에서, 도 1 및 도 4의 화소 회로(115)가 유기 발광 표시 장치(100)에 적용되는 경우, 데이터 구동부(140)는 초기화 구간 동안 기준 전압(VREF)에 상응하는 전압을 데이터 라인에 제공할 수 있다.
발광 제어 구동부(150)는 각각의 프레임마다 복수의 발광 제어 라인(EM)들을 통해 복수의 화소 회로(115)들 각각에 발광 제어 신호를 제공할 수 있다.
상기 전압 제공부는 복수의 화소 회로(115)들 각각에 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 초기화 전압(VINIT) 및 기준 전압(VREF)을 제공할 수 있다.
복수의 화소 회로(115)들 각각은 상기 주사 신호, 상기 초기화 신호, 상기 발광 제어 신호 및 상기 데이터 전압, 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 초기화 전압(VINIT) 및 기준 전압(VREF)을 수신하여 상기 데이터 전압에 상응하는 계조(grayscale)로 상기 유기 발광 다이오드를 발광시켜 화상을 표시할 수 있다.
복수의 화소 회로(115)들 각각은 도 1, 4, 5 및 7에 도시된 화소 회로들 중의 어느 하나로 구현될 수 있다.
복수의 화소 회로(115)들 각각은, 더블(double) 게이트 구조의 구동 트랜지스터, 스위칭 트랜지스터, 제1 초기화 트랜지스터, 발광 제어 트랜지스터, 저장 커패시터 및 보상 커패시터를 포함할 수 있다. 일 실시예에서, 복수의 화소 회로(115)들 각각은, 제2 초기화 트랜지스터 및 제3 초기화 트랜지스터를 더 포함할 수 있다.
구동 트랜지스터(TD)는 제1 노드(N1)에 연결되는 제1 게이트 전극, 제2 노드(N2)에 연결되는 제2 게이트 전극, 제1 전원 전압(ELVDD)에 연결되는 제1 전극 및 유기 발광 다이오드(EL)의 애노드 전극에 연결되는 제2 전극을 포함할 수 있다. 구동 트랜지스터(TD)는 두 개의 게이트 전극을 포함하는 더블(double) 게이트 구조이다.
스위칭 트랜지스터(TS)는 주사 신호(GW)에 응답하여 데이터 전압(DATA)을 제1 노드(N1)에 제공할 수 있다. 발광 제어 트랜지스터(TE)는 발광 제어 신호(EM)에 응답하여 턴 온될 수 있다.
저장 커패시터(Cst)는 데이터 전압(DATA)을 저장할 수 있다. 보상 커패시터(Cth)는 구동 트랜지스터(TD)의 문턱 전압에 상응하는 전압을 저장할 수 있다.
제1 초기화 트랜지스터(T1)는 초기화 신호(GI)에 응답하여 기준 전압(VREF)을 제2 노드(N2)에 제공할 수 있다. 제2 초기화 트랜지스터(T2)는 초기화 신호(GI)에 응답하여 유기 발광 다이오드(EL)의 애노드 전극을 초기화할 수 있다. 제3 초기화 트랜지스터(T3)는 초기화 신호(GI)에 응답하여 제1 노드(N1)에 기준 전압(VREF)을 인가할 수 있다.
복수의 화소 회로(115) 각각은 저장 커패시터(cst)의 일단이 구동 트랜지스터(TD)의 상기 제1 게이트 전극에 연결되고, 보상 커패시터(Cth)의 일단이 구동 트랜지스터(TD)의 상기 제2 게이트 전극에 연결되므로, 구동 트랜지스터(TD)의 문턱 전압의 보상 전압과 상기 데이터 전압을 각각 상기 제1 게이트 전극과 상기 제2 게이트 전극에 분리하여 충전할 수 있다. 따라서, 저장 커패시터(Cst)와 보상 커패시터(Cth)의 특성 비율(즉, 커패시턴스 비율)에 의해 발생하는 구동 트랜지스터(TD)의 게이트 전압 편차가 제거될 수 있다.
도 1, 4, 5 및 7에 도시된 화소 회로들의 구성 및 동작에 대해서는 도 1 내지 도 8을 참조하여 상세히 설명하였으므로, 여기서는 복수의 화소 회로(115)들 각각에 대한 상세한 설명은 생략한다.
상술한 바와 같이, 본 발명의 실시예들에 따른 화소 회로(115)를 포함하는 유기 발광 표시 장치는 상기 저장 커패시터와 상기 보상 커패시터의 공정 편차에 의한 표시 얼룩이 감소됨으로써, 화질의 균일성이 향상될 수 있다.
본 발명은 임의의 표시 장치 및 상기 표시 장치를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 텔레비전, 개인용 컴퓨터, 노트북, 태블릿, 휴대폰, 스마트폰, 스마트패드, 피디에이(PDA), 피엠피(PMP), 디지털 카메라, MP3 플레이어, 휴대용 게임 콘솔, 네비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 유기 발광 표시 장치 110: 표시 패널
10, 30, 50, 70 115: 화소 회로 120: 타이밍 제어부
130: 주사 구동부 140: 데이터 구동부
150: 발광 제어 구동부 TD: 구동 트랜지스터
Cst: 저장 커패시터 Cth: 보상 커패시터

Claims (20)

  1. 유기 발광 다이오드(Organic Light Emiitting Diode; OLED);
    제1 노드에 연결되는 제1 게이트 전극, 제2 노드에 연결되는 제2 게이트 전극, 제1 전원 전압에 연결되는 제1 전극 및 상기 유기 발광 다이오드의 애노드 전극에 연결되는 제2 전극을 구비하는 더블(double) 게이트 구조의 구동 트랜지스터;
    주사 신호가 인가되는 게이트 전극, 데이터 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 구비하는 스위칭 트랜지스터;
    상기 제1 노드에 연결되는 제1 전극 및 상기 제1 전원 전압에 연결되는 제2 전극을 구비하는 저장 커패시터;
    상기 제2 노드에 연결되는 제1 전극 및 상기 구동 트랜지스터의 상기 제1 전극에 연결되는 제2 전극을 구비하는 보상 커패시터;
    초기화 신호가 인가되는 게이트 전극, 기준 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 구비하는 제1 초기화 트랜지스터; 및
    상기 제1 전원 전압과 상기 구동 트랜지스터의 상기 제1 전극 사이에 연결되고, 발광 제어 신호가 인가되는 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 구동 트랜지스터의 상기 제1 전극에 연결되는 제2 전극을 구비하는 발광 제어 트랜지스터를 포함하고,
    상기 제1 초기화 트랜지스터는, 문턱 전압 보상 구간 동안, 상기 초기화 신호에 응답하여 상기 제2 노드에 상기 기준 전압을 제공하고,
    상기 스위칭 트랜지스터는, 상기 문턱 전압 보상 구간 동안, 상기 주사 신호에 응답하여 상기 제1 노드에 상기 기준 전압에 상응하는 전압을 제공하고,
    상기 발광 제어 트랜지스터는, 상기 문턱 전압 보상 구간 동안, 상기 구동 트랜지스터의 상기 제1 전극 및 상기 보상 커패시터의 상기 제2 전극이 상기 제1 전원 전압으로부터 전기적으로 차단되도록 턴 오프(turn off)되는 것을 특징으로 하는 화소 회로.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 문턱 전압 보상 구간 동안, 상기 구동 트랜지스터의 상기 제1 전극의 전압은, 상기 구동 트랜지스터의 상기 제1 전극이 상기 제1 전원 전압으로부터 전기적으로 차단됨으로 인해, 상기 제2 노드에 인가된 상기 기준 전압과 상기 구동 트랜지스터의 문턱 전압의 합에 상응하는 전압으로 방전되고, 상기 보상 커패시터에는 상기 구동 트랜지스터의 상기 문턱 전압이 저장되는 것을 특징으로 하는 화소 회로.
  5. 제 1 항에 있어서, 상기 기준 전압의 크기는 상기 제1 전원 전압과 상기 구동 트랜지스터의 문턱 전압의 차보다 작은 것을 특징으로 하는 화소 회로.
  6. 제 1 항에 있어서,
    상기 초기화 신호가 인가되는 게이트 전극, 초기화 전압이 인가되는 제1 전극 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결되는 제2 전극을 구비하는 제2 초기화 트랜지스터를 더 포함하는 것을 특징으로 하는 화소 회로.
  7. 제 6 항에 있어서,
    상기 제1 초기화 트랜지스터는, 초기화 구간 동안, 상기 초기화 신호에 응답하여 상기 제2 노드에 상기 기준 전압을 인가하고,
    상기 제2 초기화 트랜지스터는, 상기 초기화 구간 동안, 상기 초기화 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드 전극에 상기 초기화 전압을 인가하는 것을 특징으로 하는 화소 회로.
  8. 제 6 항에 있어서,
    상기 스위칭 트랜지스터는, 초기화 구간 동안, 상기 주사 신호에 응답하여 상기 제1 노드에 상기 기준 전압을 인가하는 것을 특징으로 하는 화소 회로.
  9. 제 6 항에 있어서,
    상기 초기화 신호가 인가되는 게이트 전극, 상기 기준 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 구비하고, 초기화 구간 동안, 상기 초기화 신호에 응답하여 상기 제1 노드에 상기 기준 전압을 인가하는 제3 초기화 트랜지스터를 더 포함하는 것을 특징으로 하는 화소 회로.
  10. 제 1 항에 있어서,
    상기 스위칭 트랜지스터는, 데이터 기입 구간 동안, 상기 주사 신호에 응답하여 상기 제1 노드에 상기 데이터 전압을 인가하는 것을 특징으로 하는 화소 회로.
  11. 제 1 항에 있어서,
    상기 발광 제어 트랜지스터는, 발광 구간 동안, 상기 발광 제어 신호에 응답하여 턴 온되고,
    상기 제2 노드는, 상기 발광 구간 동안, 상기 보상 커패시터의 커플링에 의해 상기 제1 전원 전압과 상기 구동 트랜지스터의 문턱 전압의 차에 상응하는 전압을 가지는 것을 특징으로 하는 화소 회로.
  12. 유기 발광 다이오드(Organic Light Emiitting Diode; OLED);
    제1 노드에 연결되는 제1 게이트 전극, 제2 노드에 연결되는 제2 게이트 전극, 제1 전원 전압에 연결되는 제1 전극 및 상기 유기 발광 다이오드의 애노드 전극에 연결되는 제2 전극을 구비하는 더블(double) 게이트 구조의 구동 트랜지스터;
    주사 신호가 인가되는 게이트 전극, 데이터 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 구비하는 스위칭 트랜지스터;
    상기 제1 노드에 연결되는 제1 전극 및 상기 제1 전원 전압에 연결되는 제2 전극을 구비하는 저장 커패시터;
    상기 제2 노드에 연결되는 제1 전극 및 상기 구동 트랜지스터의 상기 제1 전극에 연결되는 제2 전극을 구비하는 보상 커패시터;
    상기 구동 트랜지스터의 상기 제2 전극과 상기 유기 발광 다이오드의 상기 애노드 전극 사이에 연결되고, 발광 제어 신호가 인가되는 게이트 전극, 상기 구동 트랜지스터의 상기 제2 전극에 연결되는 제1 전극 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결되는 제2 전극을 구비하는 발광 제어 트랜지스터;
    초기화 신호가 인가되는 게이트 전극, 기준 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 구비하는 제1 초기화 트랜지스터;
    상기 초기화 신호가 인가되는 게이트 전극, 상기 기준 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 구비하는 제2 초기화 트랜지스터; 및
    상기 구동 트랜지스터의 상기 제2 전극과 상기 제2 노드 사이에 연결되는 보상 트랜지스터를 포함하는 것을 특징으로 하는 화소 회로.
  13. 제 12 항에 있어서,
    상기 보상 트랜지스터는, 데이터 기입 구간 동안, 주사 신호에 응답하여 상기 구동 트랜지스터를 다이오드 연결하고,
    상기 보상 커패시터에는, 상기 데이터 기입 구간 동안, 상기 구동 트랜지스터의 문턱 전압이 저장되는 것을 특징으로 하는 화소 회로.
  14. 제 12 항에 있어서,
    상기 초기화 신호가 인가되는 게이트 전극, 초기화 전압이 인가되는 제1 전극 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결된 제2 전극을 구비하는 제3 초기화 트랜지스터를 더 포함하는 것을 특징으로 하는 화소 회로.
  15. 복수의 화소 회로들을 포함하는 표시 패널;
    복수의 주사 라인들 및 복수의 초기화 라인들을 통해 상기 화소 회로들에 주사 신호들 및 초기화 신호들을 각각 제공하는 주사 구동부;
    복수의 데이터 라인들을 통해 상기 화소 회로들에 데이터 전압을 제공하는 데이터 구동부; 및
    복수의 발광 제어 라인들을 통해 상기 화소 회로들에 발광 제어 신호를 제공하는 발광 제어 구동부를 포함하고,
    상기 화소 회로들 각각은
    유기 발광 다이오드(Organic Light Emiitting Diode; OLED);
    제1 노드에 연결되는 제1 게이트 전극, 제2 노드에 연결되는 제2 게이트 전극, 제1 전원 전압에 연결되는 제1 전극 및 상기 유기 발광 다이오드의 애노드 전극에 연결되는 제2 전극을 구비하는 더블(double) 게이트 구조의 구동 트랜지스터;
    상기 주사 신호가 인가되는 게이트 전극, 상기 데이터 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 구비하는 스위칭 트랜지스터;
    상기 제1 노드에 연결되는 제1 전극 및 상기 제1 전원 전압에 연결되는 제2 전극을 구비하는 저장 커패시터;
    상기 제2 노드에 연결되는 제1 전극 및 상기 구동 트랜지스터의 상기 제1 전극에 연결되는 제2 전극을 구비하는 보상 커패시터;
    상기 초기화 신호가 인가되는 게이트 전극, 기준 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 구비하는 제1 초기화 트랜지스터;
    상기 제1 전원 전압과 상기 구동 트랜지스터의 상기 제1 전극 사이에 연결되고, 발광 제어 신호가 인가되는 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 구동 트랜지스터의 상기 제1 전극에 연결되는 제2 전극을 구비하는 발광 제어 트랜지스터;
    상기 초기화 신호가 인가되는 게이트 전극, 초기화 전압이 인가되는 제1 전극 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결된 제2 전극을 구비하는 제2 초기화 트랜지스터; 및
    상기 초기화 신호가 인가되는 게이트 전극, 상기 기준 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 구비하는 제3 초기화 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 삭제
  17. 삭제
  18. 제 15 항에 있어서,
    상기 제1 초기화 트랜지스터는, 문턱 전압 보상 구간 동안, 상기 초기화 신호에 응답하여 상기 제2 노드에 상기 기준 전압을 제공하고,
    상기 발광 제어 트랜지스터는, 상기 문턱 전압 보상 구간 동안, 상기 구동 트랜지스터의 상기 제1 전극 및 상기 보상 커패시터의 상기 제2 전극이 상기 제1 전원 전압으로부터 전기적으로 차단되도록 턴-오프되는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제 18 항에 있어서, 상기 문턱 전압 보상 구간 동안, 상기 구동 트랜지스터의 상기 제1 전극의 전압은, 상기 구동 트랜지스터의 상기 제1 전극이 상기 제1 전원 전압으로부터 전기적으로 차단됨으로 인해, 상기 제2 노드에 인가된 상기 기준 전압과 상기 구동 트랜지스터의 문턱 전압의 합에 상응하는 전압으로 방전되고, 상기 보상 커패시터에는 상기 구동 트랜지스터의 상기 문턱 전압이 저장되는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제 15 항에 있어서,
    상기 제1 초기화 트랜지스터는, 초기화 구간 동안, 상기 초기화 신호에 응답하여 상기 제2 노드에 상기 기준 전압을 인가하고,
    상기 제2 초기화 트랜지스터는, 상기 초기화 구간 동안, 상기 초기화 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드 전극에 상기 초기화 전압을 인가하며,
    상기 제3 초기화 트랜지스터는, 상기 초기화 구간 동안, 상기 초기화 신호에 응답하여 상기 제1 노드에 상기 기준 전압을 인가하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020140101450A 2014-08-07 2014-08-07 화소 회로 및 이를 포함하는 유기 발광 표시 장치 KR102241704B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140101450A KR102241704B1 (ko) 2014-08-07 2014-08-07 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US14/728,844 US9786222B2 (en) 2014-08-07 2015-06-02 Pixel circuit and organic light-emitting diode display including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140101450A KR102241704B1 (ko) 2014-08-07 2014-08-07 화소 회로 및 이를 포함하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20160018892A KR20160018892A (ko) 2016-02-18
KR102241704B1 true KR102241704B1 (ko) 2021-04-20

Family

ID=55267864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140101450A KR102241704B1 (ko) 2014-08-07 2014-08-07 화소 회로 및 이를 포함하는 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US9786222B2 (ko)
KR (1) KR102241704B1 (ko)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104732927B (zh) * 2015-04-09 2017-10-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
CN105139805B (zh) * 2015-10-19 2017-09-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
KR102457757B1 (ko) * 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN105741779B (zh) * 2016-03-24 2018-03-20 北京大学深圳研究生院 一种基于双栅晶体管的像素电路及其驱动方法
KR102570832B1 (ko) * 2016-05-23 2023-08-24 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
CN108701435A (zh) * 2016-06-20 2018-10-23 索尼公司 显示设备和电子设备
CN106128366B (zh) * 2016-09-19 2018-10-30 成都京东方光电科技有限公司 像素驱动电路及其驱动方法和显示装置
US10789891B2 (en) 2016-09-19 2020-09-29 Boe Technology Group Co., Ltd. Pixel circuit, driving method thereof, display substrate and display apparatus
US11170715B2 (en) * 2016-11-18 2021-11-09 Boe Technology Group Co., Ltd. Pixel circuit, display panel, display device and driving method
KR102597588B1 (ko) * 2016-11-23 2023-11-02 엘지디스플레이 주식회사 표시장치와 그의 열화 보상 방법
CN106652908B (zh) * 2017-01-05 2019-03-12 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN106558287B (zh) * 2017-01-25 2019-05-07 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN106683616A (zh) * 2017-02-09 2017-05-17 信利（惠州）智能显示有限公司 有源矩阵有机发光显示装置
CN106935190B (zh) * 2017-02-22 2019-02-05 上海天马有机发光显示技术有限公司 一种有机发光显示面板、有机发光显示装置、有机发光显示面板的驱动方法
EP3367374A1 (en) * 2017-02-28 2018-08-29 IMEC vzw An active matrix display and a method for threshold voltage compensation in an active matrix display
TWI653618B (zh) * 2017-03-14 2019-03-11 鴻海精密工業股份有限公司 畫素驅動電路及具有畫素驅動電路的顯示裝置
CN107134261B (zh) * 2017-06-28 2019-07-12 武汉华星光电半导体显示技术有限公司 像素电路及其控制方法、显示面板
CN110036435B (zh) * 2017-08-02 2023-03-10 京东方科技集团股份有限公司 像素电路、主动矩阵有机发光二极管显示面板、显示设备和补偿驱动晶体管阈值电压的方法
CN107424569A (zh) * 2017-08-03 2017-12-01 京东方科技集团股份有限公司 像素单元电路、驱动方法、像素电路和显示装置
CN107358915B (zh) * 2017-08-11 2020-01-07 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN107358916B (zh) * 2017-08-15 2020-01-14 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、电致发光显示面板及显示装置
CN107316614B (zh) * 2017-08-22 2019-10-11 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路
US10354592B2 (en) 2017-08-22 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. AMOLED pixel driver circuit
US10755643B2 (en) * 2017-09-29 2020-08-25 Sharp Kabushiki Kaisha Display device and driving method thereof
CN107767814B (zh) * 2017-11-27 2020-02-21 合肥鑫晟光电科技有限公司 像素电路、显示装置和双栅驱动晶体管
KR102432670B1 (ko) * 2018-02-13 2022-08-17 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
KR102484382B1 (ko) * 2018-03-09 2023-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108682392A (zh) * 2018-05-21 2018-10-19 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板、制作方法和显示装置
CN108711398B (zh) * 2018-05-28 2020-04-28 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板
CN108777131B (zh) * 2018-06-22 2020-04-03 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路及驱动方法
KR102699490B1 (ko) 2018-06-22 2024-08-27 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI670702B (zh) * 2018-07-24 2019-09-01 友達光電股份有限公司 雙閘極電晶體電路、畫素電路及其閘極驅動電路
KR102565412B1 (ko) * 2018-08-28 2023-08-10 삼성디스플레이 주식회사 유기 발광 표시 장치
CN112655040A (zh) * 2018-09-12 2021-04-13 株式会社半导体能源研究所 显示装置的工作方法
US11557251B2 (en) * 2018-09-28 2023-01-17 Sharp Kabushiki Kaisha Display device and drive method therefor
US11551611B2 (en) 2018-12-18 2023-01-10 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display device including i he same
KR102531674B1 (ko) * 2018-12-31 2023-05-12 삼성디스플레이 주식회사 표시 패널
TWI685832B (zh) * 2019-01-15 2020-02-21 友達光電股份有限公司 像素驅動電路及其操作方法
KR102616771B1 (ko) * 2019-01-17 2023-12-22 삼성디스플레이 주식회사 화소 회로
CN109637435B (zh) * 2019-01-21 2021-03-26 惠科股份有限公司 一种显示面板的驱动电路、驱动方法及显示装置
CN110136650B (zh) * 2019-05-29 2020-11-03 京东方科技集团股份有限公司 像素电路、其驱动方法、阵列基板及显示装置
CN110189707A (zh) * 2019-05-30 2019-08-30 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
KR102656469B1 (ko) * 2019-07-09 2024-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102667613B1 (ko) * 2019-08-08 2024-05-23 삼성디스플레이 주식회사 표시 장치
KR102685412B1 (ko) * 2019-08-12 2024-07-18 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR20210035936A (ko) * 2019-09-24 2021-04-02 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
CN110619851A (zh) * 2019-09-24 2019-12-27 京东方科技集团股份有限公司 像素电路、驱动方法及显示装置
JP7321049B2 (ja) * 2019-10-11 2023-08-04 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置および移動体
KR20210049220A (ko) * 2019-10-24 2021-05-06 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
JP7253796B2 (ja) * 2019-10-28 2023-04-07 株式会社Joled 画素回路、及び、表示装置
CN110853582B (zh) * 2019-11-07 2021-02-23 深圳市华星光电半导体显示技术有限公司 像素及其控制方法、有机发光二极管显示器
CN210378422U (zh) * 2019-11-27 2020-04-21 京东方科技集团股份有限公司 像素电路和显示装置
CN110992881B (zh) * 2019-12-19 2021-01-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、阵列基板、显示装置
CN111179850A (zh) * 2020-01-13 2020-05-19 深圳市华星光电半导体显示技术有限公司 像素补偿电路、阵列基板及显示面板
US10916197B1 (en) * 2020-02-14 2021-02-09 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel compensation circuit and display panel
CN111402816A (zh) * 2020-04-14 2020-07-10 深圳市华星光电半导体显示技术有限公司 一种像素电路和具有该像素电路的amoled显示面板
TWI754478B (zh) * 2020-06-10 2022-02-01 友達光電股份有限公司 畫素電路
CN116420183A (zh) * 2020-09-25 2023-07-11 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
KR20220042843A (ko) * 2020-09-28 2022-04-05 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
KR102718061B1 (ko) * 2020-12-24 2024-10-15 엘지디스플레이 주식회사 표시장치 및 그 구동방법
CN112562590A (zh) * 2020-12-30 2021-03-26 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示装置
KR20220099172A (ko) * 2021-01-04 2022-07-13 삼성디스플레이 주식회사 표시 장치
CN114765007A (zh) * 2021-01-04 2022-07-19 京东方科技集团股份有限公司 显示装置、像素电路及其驱动方法
KR20230009053A (ko) * 2021-07-08 2023-01-17 엘지디스플레이 주식회사 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치
CN115909970A (zh) * 2021-09-30 2023-04-04 昆山国显光电有限公司 像素电路及其驱动方法和显示面板
KR20230056854A (ko) * 2021-10-20 2023-04-28 삼성디스플레이 주식회사 화소
KR20230091373A (ko) * 2021-12-16 2023-06-23 엘지디스플레이 주식회사 표시장치 및 그의 구동방법
CN114360448A (zh) * 2022-01-12 2022-04-15 深圳市华星光电半导体显示技术有限公司 发光电路及显示面板
KR20230114808A (ko) * 2022-01-24 2023-08-02 삼성디스플레이 주식회사 화소 및 표시 장치
CN114664253B (zh) * 2022-03-21 2022-12-06 长沙惠科光电有限公司 像素电路、像素驱动方法及显示装置
CN114708838A (zh) * 2022-04-27 2022-07-05 云谷（固安）科技有限公司 像素电路及其驱动方法和显示面板
CN114694589A (zh) * 2022-05-06 2022-07-01 京东方科技集团股份有限公司 像素驱动电路及方法、显示面板
KR20230161590A (ko) 2022-05-18 2023-11-28 삼성디스플레이 주식회사 발광 표시 장치
KR20230171494A (ko) * 2022-06-13 2023-12-21 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
CN114842801B (zh) 2022-06-28 2022-09-20 惠科股份有限公司 像素驱动电路、显示面板及显示装置
CN115116395A (zh) * 2022-07-15 2022-09-27 惠州华星光电显示有限公司 驱动电路、驱动方法及显示面板
WO2024019497A1 (ko) * 2022-07-18 2024-01-25 서울대학교산학협력단 더블게이트 트랜지스터를 포함하는 마이크로 led 구동 회로 및 이를 포함하는 마이크로 led 표시장치
CN115188321A (zh) * 2022-07-18 2022-10-14 深圳市华星光电半导体显示技术有限公司 像素电路及显示面板
CN115565482A (zh) * 2022-10-10 2023-01-03 深圳市华星光电半导体显示技术有限公司 补偿电路、驱动方法及显示面板
KR20240132174A (ko) * 2023-02-24 2024-09-03 삼성디스플레이 주식회사 화소 및 표시 장치
CN116416940B (zh) * 2023-06-07 2023-08-11 惠科股份有限公司 显示驱动电路、显示驱动方法及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120169693A1 (en) * 2010-12-30 2012-07-05 Hsuan-Ming Tsai Pixel driving circuit of an organic light emitting diode

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248236B2 (en) * 2001-02-16 2007-07-24 Ignis Innovation Inc. Organic light emitting diode display having shield electrodes
EP1488454B1 (en) * 2001-02-16 2013-01-16 Ignis Innovation Inc. Pixel driver circuit for an organic light emitting diode
US7218296B2 (en) 2004-03-18 2007-05-15 Wintek Corporation Active matrix organic electroluminescence light emitting diode driving circuit
US7317434B2 (en) * 2004-12-03 2008-01-08 Dupont Displays, Inc. Circuits including switches for electronic devices and methods of using the electronic devices
KR100635509B1 (ko) * 2005-08-16 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
WO2009041061A1 (ja) * 2007-09-28 2009-04-02 Panasonic Corporation 発光素子回路およびアクティブマトリクス型表示装置
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
WO2011099343A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011125107A1 (ja) * 2010-04-05 2011-10-13 パナソニック株式会社 有機ｅｌ表示装置及びその制御方法
KR20120065137A (ko) * 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그의 구동 방법
JP2012164078A (ja) 2011-02-04 2012-08-30 Seiko Instruments Inc ボルテージレギュレータ
US8847942B2 (en) * 2011-03-29 2014-09-30 Intrigue Technologies, Inc. Method and circuit for compensating pixel drift in active matrix displays
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
KR101528961B1 (ko) * 2012-08-30 2015-06-16 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법
KR101975000B1 (ko) 2012-09-13 2019-05-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101992898B1 (ko) * 2012-12-14 2019-06-26 엘지디스플레이 주식회사 Oled 표시 장치
KR102122517B1 (ko) * 2012-12-17 2020-06-12 엘지디스플레이 주식회사 유기발광 표시장치
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120169693A1 (en) * 2010-12-30 2012-07-05 Hsuan-Ming Tsai Pixel driving circuit of an organic light emitting diode

Also Published As

Publication number Publication date
KR20160018892A (ko) 2016-02-18
US20160042694A1 (en) 2016-02-11
US9786222B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
KR102241704B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US11069297B2 (en) Pixel circuit and method of driving the same, display panel, and display apparatus
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
KR102176454B1 (ko) Amoled 픽셀 구동 회로 및 구동 방법
KR102636515B1 (ko) 유기발광 표시장치
US9823729B2 (en) Display apparatus and method of driving the same
US9886906B2 (en) Pixel circuit, pixel circuit driving method and display device
KR102074718B1 (ko) 유기 발광 표시 장치
US8736523B2 (en) Pixel circuit configured to perform initialization and compensation at different time periods and organic electroluminescent display including the same
KR102402567B1 (ko) 유기 발광 다이오드 표시장치
KR102665322B1 (ko) 박막 트랜지스터 기판, 및 표시 장치
KR102293982B1 (ko) 표시 회로 및 표시 장치
KR102485572B1 (ko) 표시 장치 및 이의 구동 방법
KR102578840B1 (ko) 유기발광 표시장치
KR20180062276A (ko) 유기 발광 다이오드 표시 장치
KR20120042084A (ko) 유기발광다이오드 표시장치
US20170053601A1 (en) Demultiplexer, display device including the same, and method of driving the display device
US10777131B2 (en) Pixel and organic light emitting display device including the same
KR101818462B1 (ko) 유기전계발광 표시장치의 구동회로 및 구동방법
WO2019064523A1 (ja) 表示装置および画素回路
KR102298851B1 (ko) 유기발광다이오드 표시장치
KR20170007574A (ko) Oled 구동전류 보상회로 및 그를 포함하는 유기발광표시장치
KR20160074772A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR102171466B1 (ko) 유기발광다이오드 표시장치 및 그의 구동방법
KR102498497B1 (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant