Nothing Special   »   [go: up one dir, main page]

KR102321739B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102321739B1
KR102321739B1 KR1020150016169A KR20150016169A KR102321739B1 KR 102321739 B1 KR102321739 B1 KR 102321739B1 KR 1020150016169 A KR1020150016169 A KR 1020150016169A KR 20150016169 A KR20150016169 A KR 20150016169A KR 102321739 B1 KR102321739 B1 KR 102321739B1
Authority
KR
South Korea
Prior art keywords
layer
charge storage
insulating layers
blocking insulating
substrate
Prior art date
Application number
KR1020150016169A
Other languages
English (en)
Other versions
KR20160095281A (ko
Inventor
이현욱
강대웅
김대신
설광수
손호민
임승현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150016169A priority Critical patent/KR102321739B1/ko
Priority to US14/993,485 priority patent/US9741735B2/en
Priority to CN201610073151.9A priority patent/CN105845689B/zh
Publication of KR20160095281A publication Critical patent/KR20160095281A/ko
Application granted granted Critical
Publication of KR102321739B1 publication Critical patent/KR102321739B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H01L27/11521—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/697—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes having trapping at multiple separated sites, e.g. multi-particles trapping sites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명의 반도체 장치 및 그의 제조 방법에 관한 것으로, 기판 상에 수직적으로 적층된 절연 패턴들 및 상기 절연 패턴들 사이에 게재된 게이트 패턴들을 포함하는 적층 구조체, 상기 적층 구조체를 관통하여 상기 기판과 전기적으로 연결되는 활성 기둥 및 상기 적층 구조체와 상기 활성 기둥 사이에 게재되는 전하 저장막을 포함하되, 상기 전하 저장막은 상기 활성 기둥과 상기 게이트 패턴들 사이의 제1 영역들, 상기 활성 기둥과 상기 절연 패턴들 사이의 제2 영역들 및 상기 제1 영역들과 상기 제2 영역들을 연결하는 제3 영역들을 포함하되, 상기 제3 영역들은, 라운드진 형상의 내측벽을 가지며 상기 제1 영역들보다 얇은 두께를 갖는 부분을 포함하는 반도체 장치가 제공된다.

Description

반도체 장치 및 그 제조 방법{Semiconductor device and method for fabricating the same}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 3차원으로 배열된 메모리 셀들을 갖는 3차원 반도체 장치 및 그 제조 방법에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도를 증가시키는 것이 요구되고 있다. 반도체 장치의 경우, 그 집적도는 제품의 가격을 결정하는 중요한 요인이기 때문에, 특히 증가된 집적도가 요구되고 있다. 종래의 2차원 또는 평면적 반도체 장치의 경우, 그 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 장치의 집적도는 증가하고는 있지만 여전히 제한적이다.
이러한 한계를 극복하기 위한, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 장치들이 제안되고 있다. 그러나, 3차원 반도체 장치의 대량 생산을 위해서는, 비트당 제조 비용을 2차원 반도체 장치의 그것보다 줄일 수 있으면서 신뢰성 있는 제품 특성을 구현할 수 있는 공정 기술이 요구되고 있다.
본원 발명이 해결하고자 하는 과제는 신뢰성이 보다 향상된 반도체 장치를 제공하는데 있다.
본원 발명이 해결하고자 하는 다른 과제는 신뢰성이 보다 향상된 반도체 장치의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시예들에 따른 반도체 장치는 기판 상에 수직적으로 적층된 절연 패턴들 및 상기 절연 패턴들 사이에 게재된 게이트 패턴들을 포함하는 적층 구조체; 상기 적층 구조체를 관통하여 상기 기판과 전기적으로 연결되는 활성 기둥; 및 상기 적층 구조체와 상기 활성 기둥 사이에 게재되는 전하 저장막을 포함하되, 상기 전하 저장막은: 상기 활성 기둥과 상기 게이트 패턴들 사이의 제1 영역들; 상기 활성 기둥과 상기 절연 패턴들 사이의 제2 영역들; 및 상기 제1 영역들과 상기 제2 영역들을 연결하는 제3 영역들을 포함하되, 상기 제3 영역들은, 라운드진 형상의 내측벽을 가지며 상기 제1 영역들보다 얇은 두께를 갖는 부분을 포함한다.
일 실시예에 따르면, 일 단면의 관점에서, 상기 제1 영역들은 상기 제2 영역들로부터 돌출될 수 있다.
일 실시예에 따르면, 상기 제1 영역들은 상기 제2 영역들보다 얇은 두께를 가질 수 있다.
일 실시예에 따르면, 상기 제1 영역들은 상기 제2 영역들보다 얇은 두께를 가질 수 있다.
일 실시예에 따르면, 상기 제1 영역들은 상기 제2 영역들보다 얇은 두께를 가질 수 있다.
일 실시예에 따르면, 상기 제1 블로킹 절연막들 각각은, 수직으로 서로 인접한 상기 절연 패턴들 사이에 게재되는 제1 부분, 및 상기 제1 부분으로부터 수평 방향으로 연장되어 상기 인접한 절연 패턴들 사이로 돌출되는 제2 부분을 포함할 수 있다.
일 실시예에 따르면, 일 단면의 관점에서, 상기 제2 부분은 상기 인접한 절연 패턴들과 수평 방향으로 각각 오버랩되는 중첩부들을 포함할 수 있다.
일 실시예에 따르면, 상기 중첩부들은 상기 제3 영역들을 관통하여 상기 터널 절연막과 접할 수 있다.
일 실시예에 따르면, 상기 게이트 패턴들과 상기 제1 블로킹 절연막들 사이에 게재되고, 상기 게이트 패턴들의 상면 및 하면을 덮는 제2 블로킹 절연막들을 더 포함하되, 상기 제2 블로킹 절연막들은 상기 제1 블로킹 절연막들 보다 높은 유전 상수를 갖는 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 활성 기둥은 내부 홀을 가지되, 상기 반도체 장치는 상기 내부 홀을 채우는 매립 절연 패턴을 더 포함하고, 상기 매립 절연 패턴은 제1 폭을 가지며 상기 제1 영역들과 수평 방향으로 오버랩되는 제1 부분, 및 상기 제1 폭보다 작은 제2 폭을 가지며 상기 제2 영역들과 상기 수평 방향으로 오버랩되는 제2 부분을 포함할 수 있다.
일 실시예에 따르면, 상기 기판과 상기 활성 기둥 사이에 게재되고, 상기 기판과 접촉하는 하부 반도체 패턴을 더 포함할 수 있다.
일 실시예에 따르면, 상기 적층 구조체 아래의 상기 기판 내에 제공되고, 한 쌍의 활성 기둥들을 결합하는 수평 리세스부를 더 포함하고, 상기 한 쌍의 활성 기둥들은 상기 수평 리세스부를 통하여 서로 연결될 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시예들에 따른 반도체 장치의 제조 방법은 기판 상에 절연막들 및 희생막들이 교대로 그리고 반복적으로 적층된 박막 구조체를 형성하는 것; 상기 박막 구조체를 관통하여 상기 기판을 노출하는 수직 홀을 형성하는 것; 상기 수직 홀 내에 활성 기둥을 형성하는 것; 및 상기 활성 기둥과 상기 박막 구조체 사이에 데이터 저장막을 형성하는 것을 포함하고, 상기 데이터 저장막을 형성하는 것은: 상기 수직 홀에 노출된 상기 희생막들을 산화시켜 제1 예비 블로킹 절연막들을 형성하는 것, 상기 제1 예비 블로킹 절연막들 상에 전하 저장막을 형성하는 것; 상기 전하 저장막 상에 터널 절연막을 형성하는 것; 상기 희생막들을 제거하여 상기 제1 예비 블로킹 절연막들을 노출하는 것; 및 상기 제1 예비 블로킹 절연막들과 접하는 상기 전하 저장막의 일부를 산화시켜 제2 예비 블로킹 절연막들을 형성하는 것을 포함하되, 일 단면의 관점에서, 상기 제2 예비 블로킹 절연막들은 상기 절연막들과 상기 전하 저장막 사이로 연장되는 양 단부들을 포함하고, 상기 전하 저장막은 상기 양 단부들과 인접한 부분에서 폭이 좁아지는 영역을 가지되, 상기 전하 저장막의 내측벽은 상기 양 단부들과 인접한 상기 부분에서 라운드진 형상을 가질 수 있다.
일 실시예에 따르면, 상기 제1 예비 절연막들은 상기 수직 홀 내로 돌출되는 내측벽을 갖고, 상기 전하 저장막은 상기 내측벽과 접하며, 상기 수직 홀의 측벽을 따라 연장될 수 있다.
일 실시예에 따르면, 상기 희생막들을 산화시키는 것은 제1 산화 공정을 수행하는 것을 포함하고, 상기 전하 저장막의 일부를 산화시키는 것은 제2 산화 공정을 수행하는 것을 포함하되, 상기 제1 및 제2 산화 공정들 각각은 라디컬 산화 공정일 수 있다.
일 실시예에 따르면, 상기 제1 및 제2 산화 공정들 각각은, 수소 및 산소의 혼합 가스를 이용하되, 750 ~ 950℃의 온도 및 5 ~ 20Torr 의 압력 하에 수행할 수 있다.
일 실시예에 따르면, 상기 양 단부들은 상기 전하 저장막을 관통하여 상기 터널 절연막과 접할 수 있다.
일 실시예에 따르면, 상기 희생막들을 제거하는 것은: 상기 수직 홀로부터 이격되고, 상기 박막 구조체를 관통하여 상기 기판을 노출하는 분리 트렌치를 형성하는 것; 및 상기 분리 트렌치에 노출된 상기 희생막들을 선택적으로 제거하여 상기 제1 예비 블로킹 절연막들의 외측벽을 노출하는 리세스 영역들을 형성하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 리세스 영역들 내에 도전 물질을 채워 게이트 패턴들을 형성하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 게이트 패턴들의 형성 전에 상기 리세스 영역들의 내면들을 덮는 제2 블로킹 절연막들을 형성하는 것을 더 포함하되, 상기 제2 블로킹 절연막들은, 상기 제1 예비 블로킹 절연막들 또는 상기 제2 예비 블로킹 절연막들보다 높은 유전 상수를 갖는 물질로 형성될 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 다른 실시예들에 따른 반도체 장치는 기판 상에 수직적으로 적층된 절연 패턴들 및 상기 절연 패턴들 사이에 게재된 게이트 패턴들을 포함하고, 상기 기판을 노출하는 수직 홀을 갖는 적층 구조체; 상기 수직 홀의 측벽 상에 고립된 형태로 배치되고, 상기 게이트 패턴들과 수평 방향으로 오버랩되는 제1 블로킹 절연막; 상기 제1 블로킹 절연막의 내측벽을 덮으며, 상기 수직 홀의 상기 측벽을 따라 연장되는 전하 저장막; 상기 수직 홀 내에 제공되는 활성 기둥; 및 상기 전하 저장막과 상기 활성 기둥 사이에 게재되는 터널 절연막을 포함하되, 일 단면의 관점에서, 상기 제1 블로킹 절연막은 상기 절연 패턴들과 상기 전하 저장막 사이로 연장되는 양 단부를 포함하고, 상기 전하 저장막은 상기 양 단부와 인접한 부분에서 폭이 좁아지는 영역을 가지되, 상기 전하 저장막의 내측벽은 상기 양 단부와 인접한 상기 부분에서 굴곡진다.
일 실시예에 따르면, 상기 제1 블로킹 절연막은, 수직으로 서로 인접한 상기 절연 패턴들 사이로 삽입되는 부분을 더 포함할 수 있다.
일 실시예에 따르면, 상기 게이트 패턴들과 상기 제1 블로킹 절연막 사이에 게재되고, 상기 게이트 패턴들의 상면 및 하면을 덮는 제2 블로킹 절연막을 더 포함하되, 상기 제2 블로킹 절연막은 상기 제1 블로킹 절연막보다 높은 유전 상수를 가질 수 있다.
일 실시예에 따르면, 상기 게이트 패턴들과 수평 방향으로 오버랩되는 상기 전하 저장막의 일부는 상기 게이트 패턴들로부터 멀어지는 방향으로 돌출될 수 있다.
일 실시예에 따르면, 상기 양 단부는 상기 전하 저장막을 관통하여 상기 터널 절연막과 접할 수 있다.
본 발명의 실시예들에 따르면, 기판 상에 수직적으로 적층된 게이트 패턴들 관통하는 전하 저장막이 굴곡지게 형성될 수 있다. 이에 더해, 전하 저장막은 게이트 패턴들과 오버랩되지 않는 부분에서 그의 두께가 얇아지는 부분을 포함할 수 있다. 이에 따라, 플래시 메모리 장치에서 전하 저장막에 트랩된 전하들이 수직적으로 확산(spread)되는 것을 억제할 수 있다. 결과적으로, 전하 저장막에 저장된 전하들이 손실되는 것을 줄일 수 있어, 플래시 메모리 장치의 전하 보유(charge retention) 특성을 향상시킬 수 있다. 따라서, 반도체 장치의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 장치를 나타내는 블록도이다.
도 2는 도 1의 메모리 셀 어레이의 예를 나타내는 블록도이다.
도 3은 본 발명의 일 실시예들에 따른 것으로, 도 2의 메모리 블록의 셀 어레이를 나타내는 간략 회로도이다.
도 4는 본 발명의 일 실시예들에 따른 반도체 장치를 설명하기 위한 평면도이다.
도 5a는 본 발명의 일 실시예들에 따른 반도체 장치를 설명하기 위한 것으로서, 도 4의 I-I'선에 따른 단면도이다.
도 5b는 도 5a의 "A" 부분의 확대도이고, 도 5c 및 도 5d는 도 5b의 "B" 부분에 대응하는 확대도들이다.
도 6a, 도 7a 및 도 9a 내지 도 14a는 본 발명의 일 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 것으로, 도 4의 I-I'선에 대응되는 단면도들이다.
도 6b, 도 7b 및 도 9b 내지 도 14b는 각각 도 6a, 도 7a 및 도 9a 내지 도 14a의 "A" 부분의 확대도들이다.
도 13c 및 도13d는 도 13b의 "B" 부분에 대응하는 확대도들이다.
도 8은 수직적 위치에 따른 제1 예비 절연막들의 두께를 나타내는 그래프이다.
도 15a는 본 발명의 다른 실시예들에 따른 반도체 장치를 설명하기 위한 것으로서, 도 4의 I-I'선에 따른 단면도이다.
도 15b는 도 15a의 "A" 부분의 확대도이고, 도 15c 및 도 15d는 도 15b의 "B" 부분에 대응하는 확대도들이다.
도 16은 본 발명의 또 다른 실시예들에 따른 것으로, 도 2의 메모리 블록의 셀 어레이를 나타내는 간략 회로도이다.
도 17a는 본 발명의 또 다른 실시예들에 따른 반도체 장치의 단면도이다.
도 17b는 도 17a의 "A" 부분의 확대도이고, 도 17c 및 도 17d는 도 17b의 "B" 부분에 대응하는 확대도들이다.
도 18a 내지 도 23a는 본 발명의 또 다른 실시예들에 따른 반도체 장치에 관한 단면도들이다.
도 18b 내지 도 23b는 도 18a 내지 도 23a의 "A" 부분의 확대도들이다.
도 22c 및 도 22d는 도 22b의 "B" 부분에 대응하는 확대도들이다.
도 24는 본 발명의 실시예들에 따라 형성된 반도체 장치를 포함하는 전자 시스템의 일 예를 나타내는 개략 블록도이다.
도 25는 본 발명의 실시예들에 따라 형성된 반도체 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 26은 본 발명의 실시예들에 따라 형성된 반도체 장치를 장착한 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막(또는 층)이 개재될 수도 있다 또한, 도면들에 있어서, 구성들의 크기 및 두께 등은 명확성을 위하여 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시예들에 따른 반도체 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 반도체 장치는 메모리 셀 어레이(10), 어드레스 디코더(20), 읽기/쓰기 회로(30), 데이터 입출력 회로(40), 및 제어 로직(50)을 포함할 수 있다.
메모리 셀 어레이(10)는 복수 개의 워드 라인들(WL)을 통해 어드레스 디코더(20)에 연결되고, 비트 라인들(BL)을 통해 읽기 및 쓰기 회로(30)에 연결될 수 있다. 메모리 셀 어레이(10)는 복수 개의 메모리 셀들을 포함한다. 예를 들어, 메모리 셀 어레이(10)는 셀 당 하나 또는 그 이상의 비트를 저장할 수 있도록 구성된다.
어드레스 디코더(20)는 워드 라인들(WL)을 통해 메모리 셀 어레이(10)에 연결될 수 있다. 어드레스 디코더(20)는 제어 로직(50)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(20)는 외부로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더(20)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하여, 복수 개의 워드 라인들(WL) 중 대응하는 워드 라인을 선택한다. 또한, 어드레스 디코더(20)는 수신된 어드레스(ADDR) 중 열 어드레스를 디코딩하고, 디코딩된 열 어드레스를 읽기/쓰기 회로(30)에 전달한다. 예를 들어, 어드레스 디코더(20)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같이 잘 알려진 구성 요소들을 포함할 수 있다.
읽기/쓰기 회로(30)는 비트 라인들(BL)을 통해 메모리 셀 어레이(10)에 연결되고, 데이터 라인들(D/L)을 통해 데이터 입출력 회로(40)에 연결될 수 있다. 읽기/쓰기 회로(30)는 제어 로직(50)의 제어에 응답하여 동작할 수 있다. 읽기/쓰기 회로(30)는 어드레스 디코더(20)로부터 디코딩된 열 어드레스를 수신하도록 구성된다. 디코딩된 열 어드레스를 이용하여, 읽기/쓰기 회로(30)는 비트 라인(BL)을 선택한다. 예를 들어, 읽기/쓰기 회로(30)는 데이터 입출력 회로(40)로부터 데이터를 수신하고, 수신된 데이터를 메모리 셀 어레이(10)에 기입한다. 읽기/쓰기 회로(30)는 메모리 셀 어레이(10)로부터 데이터를 읽고, 읽어진 데이터를 데이터 입출력 회로(40)에 전달한다. 읽기/쓰기 회로(30)는 메모리 셀 어레이(10)의 제1 저장 영역으로부터 데이터를 읽고, 읽어진 데이터를 메모리 셀 어레이(10)의 제2 저장 영역에 기입한다. 예를 들면, 읽기/쓰기 회로(30)는 카피-백(copy-back) 동작을 수행하도록 구성될 수 있다.
읽기/쓰기 회로(30)는 페이지 버퍼(또는 페이지 레지스터) 및 열 선택 회로를 포함하는 구성 요소들을 포함할 수 있다. 다른 예로서, 읽기/쓰기 회로(30)는 감지 증폭기, 쓰기 드라이버, 및 열 선택 회로를 포함하는 구성 요소들을 포함할 수 있다.
데이터 입출력 회로(40)는 데이터 라인들(DL)을 통해 읽기/쓰기 회로(30)에 연결될 수 있다. 데이터 입출력 회로(40)는 제어 로직(50)의 제어에 응답하여 동작한다. 데이터 입출력 회로(40)는 외부와 데이터(DATA)를 교환하도록 구성된다. 데이터 입출력 회로(40)는 외부로부터 전달되는 데이터(DATA)를 데이터 라인들(DL)을 통해 읽기/쓰기 회로(30)에 전달하도록 구성된다. 데이터 입출력 회로(40)는 읽기 및 쓰기 회로로부터 데이터 라인들(DL)을 통해 전달되는 데이터(DATA)를 외부로 출력하도록 구성된다. 예를 들어, 데이터 입출력 회로(40)는 데이터 버퍼 등과 같은 구성 요소를 포함할 수 있다.
제어 로직(50)은 어드레스 디코더(20), 읽기/쓰기 회로(30), 및 데이터 입출력 회로(40)에 연결될 수 있다. 제어 로직(50)은 반도체 장치의 동작을 제어하도록 구성된다. 제어 로직(50)은 외부로부터 전달되는 제어 신호(CTRL)에 응답하여 동작할 수 있다.
도 2는 도 1의 메모리 셀 어레이의 예를 나타내는 블록도이다. 도 2를 참조하면, 메모리 셀 어레이(10)는 복수 개의 메모리 블록들(BLK1~BLKn)을 포함할 수 있다. 각 메모리 블록은 3차원 구조(또는 수직 구조)를 가질 수 있다. 예를 들면, 각 메모리 블록은 서로 교차하는 제1 내지 제 3 방향들(D1, D2, D3)로 연장된 구조물들을 포함할 수 있다. 예를 들면, 각 메모리 블록은 제 3 방향(D3)으로 연장된 복수 개의 셀 스트링들을 포함한다.
도 3은 본 발명의 일 실시예들에 따른 것으로, 도 2의 메모리 블록의 셀 어레이를 나타내는 간략 회로도이다.
도 3을 참조하면, 본 실시예에 따른 반도체 장치는 공통 소스 라인(CSL), 비트라인들(BL), 및 공통 소스 라인(CSL)과 비트라인들(BL) 사이에 배치되는 복수개의 셀 스트링들(CSTR)을 포함할 수 있다. 복수개의 셀 스트링들(CSTR)이 비트라인들(BL) 각각에 병렬로 연결된다.
셀 스트링들(CSTR) 각각은 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 비트라인들(BL) 각각에 접속하는 스트링 선택 트랜지스터(SST), 및 선택 트랜지스터들(GST, SST) 사이의 복수개의 메모리 셀 트랜지스터들(MCT)을 포함할 수 있다. 접지 선택 트랜지스터(GST), 스트링 선택 트랜지스터(SST), 및 메모리 셀 트랜지스터들(MCT)은 직렬로 연결될 수 있다. 접지 선택 라인(GSL), 복수 개의 워드라인들(WL1 ~ WLn), 및 스트링 선택 라인(SSL)은 접지 선택 트랜지스터(GST), 메모리 셀 트랜지스터들(MCT), 및 스트링 선택 트랜지스터(SST)의 게이트 전극들에 각각 대응될 수 있다.
도 4는 본 발명의 일 실시예들에 따른 반도체 장치를 설명하기 위한 평면도이다. 도 5a는 본 발명의 일 실시예들에 따른 반도체 장치를 설명하기 위한 것으로서, 도 4의 I-I'선에 따른 단면도이다. 도 5b는 도 5a의 "A" 부분의 확대도이고, 도 5c 및 도 5d는 도 5b의 "B" 부분에 대응하는 확대도들이다.
도 4 및 도 5a 내지 도 5d를 참조하면, 기판(100) 상에 적층 구조체(GS)가 제공될 수 있다. 기판(100)은 제1 도전형, 예를 들면 P형을 갖는 반도체 기판일 수 있다. 반도체 기판은 단결정 실리콘막, SOI(silicon on insulator), 실리콘 게르마늄(SiGe)막 상에 형성된 실리콘 막, 절연막 상에 형성된 실리콘 단결정막, 및 절연막 상에 형성된 폴리실리콘막을 구비하는 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
적층 구조체(GS)는 수직적으로 적층된 절연 패턴들(115) 및 절연 패턴들(115) 사이에 게재되는 게이트 패턴들(GP)을 포함할 수 있다. 즉, 적층 구조체(GS)는 교대로 그리고 반복적으로 적층된 절연 패턴들(115) 및 게이트 패턴들(GP)을 포함할 수 있다. 절연 패턴들(115)은 일 예로, 실리콘 산화막일 수 있다. 게이트 패턴들(GP)은 도핑된 실리콘, 금속(예를 들어, 텅스텐), 금속 질화물, 금속 실리사이드들 또는 이들의 조합을 포함할 수 있다. 적층 구조체(GS)는, 평면적 관점에서, 제1 방향(D1)으로 연장된 라인 형태를 가질 수 있다. 이러한 적층 구조체(GS)는 복수 개로 제공될 수 있으며, 복수 개의 적층 구조체들(200)은, 제1 방향(D1)과 교차하는(예를 들어, 직교하는) 제2 방향(D2)으로 서로 이격될 수 있다. 이에 더해, 기판(100)과 적층 구조체(GS) 사이에 하부 절연막(105)이 제공될 수 있다. 일 예로, 하부 절연막(105)은 실리콘 산화막일 수 있다. 하부 절연막(105)은 그 위에 형성되는 절연 패턴들(115)보다 얇은 두께를 가질 수 있다.
일 실시예에 따르면, 게이트 패턴들(GP) 중의 일부(예를 들면, 최상부 게이트 패턴 및 최하부 게이트 패턴)는 도 1을 참조하여 설명된 접지 및 스트링 선택 트랜지스터들(GST, SST)의 게이트 전극들로 이용될 수 있다. 즉, 3차원 낸드 플래시 메모리에 있어서, 최상부 게이트 패턴은 비트 라인(BL)과 활성 기둥들(130) 사이의 전기적 연결을 제어하는 스트링 선택 트랜지스터의 게이트 전극으로 사용되고, 최하부 게이트 패턴은 기판(100)에 형성된 공통 소스 영역들(142)과 활성 기둥들(130) 사이의 전기적 연결을 제어하는 접지 선택 트랜지스터의 게이트 전극으로 사용될 수 있다.
적층 구조체(GS)는 게이트 패턴들(GP)을 관통하고, 기판(100)을 노출하는 복수 개의 수직 홀들(116)을 가질 수 있다. 일 실시예에 따르면, 평면적 관점에서, 복수 개의 수직 홀들(116)은 제1 방향(D1)을 따라 지그재그로 배열될 수 있다. 그러나, 수직 홀들(116)의 배열은 이에 한정되지 않고 다양하게 변형될 수 있다.
각각의 수직 홀들(116) 내에 활성 기둥(130)이 제공될 수 있다. 활성 기둥(130)은 수직 방향으로 적층된 게이트 패턴들(GP)을 관통하여 기판(100)과 접촉할 수 있다. 일 실시예에 있어서, 활성 기둥(130)은 반도체 물질로 이루어질 수 있다. 활성 기둥(130)의 일단 상에 도전 패드(139)가 제공될 수 있다. 도전 패드(139)는 불순물이 도핑된 불순물 영역이거나, 도전 물질로 이루어질 수 있다. 이러한 활성 기둥(130)은 MOS 트랜지스터의 채널로 기능할 수 있다.
일 실시예에 따르면, 활성 기둥(130)은 속이 빈 파이프 형태(pipe-shaped) 또는 마카로니 형태(macaroni-shaped)일 수 있다. 이때, 활성 기둥(130)의 하단은 닫힌 상태(closed state)일 수 있다. 상세하게, 활성 기둥(130)은 수직 홀(116)의 측벽 상에 배치되는 제1 반도체 패턴(132), 및 제1 반도체 패턴(132)의 측벽 상에 배치되는 제2 반도체 패턴(134)을 포함할 수 있다. 제1 반도체 패턴(132)은 상단 및 하단이 오픈된(opened) 파이프 형태 또는 마카로니 형태일 수 있다. 이러한 제1 반도체 패턴(132)은 기판(100)과 접촉하지 않고 이격될 수 있다. 제2 반도체 패턴(134)은 하단이 닫힌 파이프 형태 또는 마카로니 형태일 수 있다. 이러한 제2 반도체 패턴(134)은 제1 반도체 패턴(132)의 내벽 및 기판(100)의 상면과 접촉될 수 있다. 이에 따라, 활성 기둥(130)은 제2 반도체 패턴(134)의 내벽에 의해 정의되는 내부 홀(135)을 가질 수 있다.
일 실시예에 따르면, 제1 및 제2 반도체 패턴들(132, 134) 각각은 다결정 실리콘, 단결정 실리콘 또는 비정질 실리콘 중 적어도 하나를 포함할 수 있다. 이러한 제1 및 제2 반도체 패턴들(132, 134)은 언도프트 상태이거나, 기판(100)과 동일한 도전형을 갖는 불순물로 도핑될 수 있다.
한편, 활성 기둥(130)의 내측벽의 단면 프로파일은 후술할 전하 저장막(CL)의 내측벽의 단면 프로파일과 유사할 수 있다(이에 대해서는 뒤에서 자세히 설명한다). 즉, 활성 기둥(130)의 내측벽(즉, 내부 홀(135)의 측벽)은 굴곡지는 부분을 포함할 수 있다. 이에 따라, 내부 홀(135)은 그 직경이 서로 다른 부분들을 포함할 수 있다. 일 예로, 후술할 전하 저장막(CL)의 제1 영역들(CR1)과 수평 방향으로 오버랩 되는 부분들의 제1 직경(d1)은, 전하 저장막(CL)의 제2 영역들(CR2)과 수평 방향으로 오버랩 되는 부분들의 제2 직경(d2)보다 작을 수 있다. 이러한 형태의 내부 홀(135)은 매립 절연 패턴(137)으로 채워질 수 있다. 매립 절연 패턴(137)은 일 예로, 실리콘 산화막으로 형성될 수 있다. 내부 홀(135)의 측벽이 굴곡지는 부분을 포함하도록 형성됨에 따라, 그 내부에 충전되는 매립 절연 패턴(137) 또한 그 폭이 서로 다른 부분을 포함할 수 있다. 일 예로, 전하 저장막(CL)의 제1 영역들(CR1)과 수평 방향으로 오버랩 되는 부분들의 제1 폭(d1)은, 전하 저장막(CL)의 제2 영역들(CR2)과 수평 방향으로 오버랩 되는 부분들의 제2 폭(d2)보다 작을 수 있다.
적층 구조체(GS)와 활성 기둥(130) 사이에 정보 저장 요소(S)가 제공될 수 있다. 정보 저장 요소(S)는 적층 구조체(GS)에 인접한 블로킹 절연막들(BCL), 활성 기둥들(130)에 인접한 터널 절연막(TL), 및 이들 사이의 전하 저장막(CL)을 포함할 수 있다. 이러한 정보 저장 요소(S)는 데이터 저장막으로 지칭될 수도 있다.
일 실시예에 따르면, 블로킹 절연막(BCL)은 제1 블로킹 절연막(BCL1) 및 제2 블로킹 절연막(BCL2)을 포함할 수 있다. 일 예로, 제1 블로킹 절연막(BCL1)은 실리콘 산화막일 수 있고, 제2 블로킹 절연막(BCL2)은 알루미늄 산화막 및/또는 하프늄 산화막과 같은 고유전막일 수 있다.
상세하게, 제1 블로킹 절연막(BCL1)은 각각의 게이트 패턴들(GP)과 전하 저장막(CL) 사이에서 고립된 형태(즉, 아일랜드 형태)로 배치될 수 있다. 이와 같은 제1 블로킹 절연막(BCL1)은 수직적으로 인접한 절연 패턴들(115) 사이에 위치하는 제1 부분(P1), 및 제1 부분(P1)으로부터 수평 방향으로 연장되어 수직 홀(116)의 내부로 돌출되는 제2 부분(P2)을 포함할 수 있다. 달리 얘기하면, 제1 블로킹 절연막(BCL1)은, 수직 홀(116)의 측벽 상에 고립된 형태로 배치되어 상응하는 각각의 게이트 패턴(GP)과 수평 방향으로 오버랩되되, 수직 방향으로 서로 인접한 절연 패턴들(115) 사이로 삽입되는 구조를 가질 수 있다. 이 때, 제2 부분(P2)은 인접한 절연 패턴들(115)과 수평적으로 오버랩되는 중첩부(P2a)를 가질 수 있다. 이에 따라, 제2 부분(P2)의 수직적 길이는 수직적으로 인접하는 절연 패턴들(115) 사이의 간격보다 클 수 있다.
제2 블로킹 절연막(BCL2)은 각각의 게이트 패턴들(GP)과 이에 상응하는 제1 블로킹 절연막(BCL1) 사이에 제공될 수 있다. 이러한 제2 블로킹 절연막(BCL2)은 게이트 패턴(GP)과 이에 인접한 절연 패턴들(115) 사이로 연장되어 게이트 패턴(GP)의 상면 및 하면을 덮을 수 있다.
전하 저장막(CL)은 전하 트랩막 또는 도전성 나노 입자를 포함하는 절연막일 수 있다. 더 구체적인 예로, 전하 저장막(CTL)은 실리콘 질화막, 실리콘 산화질화막, 실리콘-풍부 질화막(Si-rich nitride) 또는 나노크리스탈 실리콘(nanocrystalline Si) 중의 적어도 하나를 포함할 수 있다. 이러한 전하 저장막(CL)은 제1 블로킹 절연막들(BCL1)이 형성된 수직 홀(116)의 측벽 상에 배치될 수 있다. 즉, 전하 저장막(CL)은 수직 홀(116) 내로 돌출된 제1 블로킹 절연막들(BCL1)의 내측벽을 덮으며, 수직 홀(116)의 측벽을 따라 상하 방향으로 연장될 수 있다. 이에 따라, 전하 저장막(CL)은, 일 단면의 관점에서, 기판(100)에 대해 실질적으로 수직하되, 굴곡진 형상을 가질 수 있다.
상세하게, 전하 저장막(CL)은 게이트 패턴들(GP)과 활성 기둥(130) 사이에 게재되는 제1 영역들(CR1), 절연 패턴들(115)과 활성 기둥(130) 사이에 게재되는 제2 영역들(CR2), 및 제1 영역들(CR1)과 제2 영역들(CR2) 연결하는 제3 영역들(CR3)을 포함할 수 있다. 여기서, 제1 영역들(CR1)은 제1 두께(t1)를 가지며, 제1 블로킹 절연막들(BCL1)과 접하는 부분으로 정의될 수 있고, 제2 영역들(CR2)은 제2 두께(t2)를 가지며 절연 패턴들(115)과 접하는 부분으로 정의될 수 있다. 일 실시예에 있어서, 제1 두께(t1)는 제2 두께(t2)보다 작거나, 실질적으로 동일할 수 있다. 이러한 제1 및 제2 두께들(t1, t2) 각각은 실질적으로 일정할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 이에 더해, 제1 영역들(CR1)은 제2 영역들(CR2)로부터 돌출될 수 있다. 달리 얘기하면, 전하 저장막(CL)은 제1 영역들(CR1)이 활성 기둥(130)을 향하여 함몰되는 형상을 가질 수 있다.
제3 영역들(CR3)은, 제1 블로킹 절연막들(BCL1)의 중첩부들(P2a)에 인접하되 제1 및 제2 영역들(CR1, CR2)보다 얇은 두께를 갖는 부분으로 정의될 수 있다. 일 실시예에 따르면, 제3 영역들(CR3)은, 도 5c에 도시된 바와 같이, 제1 영역들(CR1)보다 두께가 얇아지는 부분(CR3a, t3 < t1)을 포함할 수 있다. 즉, 제 3 영역들(CR3)의 일부는 제1 영역들(CR1)의 제1 두께(t1)보다 작은 제3 두께(t3)를 가질 수 있다. 이러한 제3 영역들(CR3)의 일부는 제1 블로킹 절연막들(BCL1)의 중첩부들(P2a)과 접할 수 있다. 결론적으로, 전하 저장막(CL)은 제1 블로킹 절연막들(BCL1)의 중첩부들(P2a)과 인접한 부분에서 굴곡지는 내측벽(CR3s)을 가질 수 있고, 제1 블로킹 절연막들(BCL1)의 중첩부들(P2a)과 인접한 부분에서 두께가 얇아지는 부분(CR3a, 즉, 폭이 좁아지는 부분)을 포함할 수 있다.
다른 실시예에 따르면, 도 5d에 도시된 바와 같이, 제3 영역들(CR3)은 제1 블로킹 절연막들(BCL1)의 중첩부들(P2a)에 의해 관통될 수 있다. 즉, 제1 블로킹 절연막들(BCL1)의 중첩부들(P2a)은 전하 저장막(CL)의 제3 영역들(CR3)을 관통하여 터널 절연막(TL)과 접할 수 있다.
터널 절연막(TL)은 전하 저장막(CL)보다 큰 밴드 갭을 갖는 물질들 중의 한가지일 수 있다. 일 예로, 터널 절연막(TL)은 실리콘 산화막일 수 있다. 터널 절연막(TL)은 전하 저장막(CL)의 측벽 상에 배치될 수 있으며, 전하 저장막(CL)과 실질적으로 동일한 단면 프로파일을 가질 수 있다. 이러한 터널 절연막(TL)은 전하 저장막(CL)과 함께 수직 절연 패턴(124)을 구성할 수 있다. 수직 절연 패턴(124)은, 앞서 살펴본 바와 같이, 기판(100)의 상면에 실질적으로 수직하되, 굴곡진 형상을 가질 수 있다.
서로 인접한 적층 구조체들(GS) 사이에, 제1 방향(D1)으로 연장되는 분리 트렌치(141)가 제공될 수 있다. 공통 소스 영역(142)은 분리 트렌치(141)에 노출된 기판(100)에 제공될 수 있다. 공통 소스 영역(142)은 기판(100) 내에서 제1 방향(D1)으로 연장할 수 있다. 이러한 공통 소스 영역(142)은, 제1 도전형과 다른 제2 도전형(예를 들면, N형)을 가질 수 있다. 소자 분리 패턴(145)이 공통 소스 영역들(142) 상에 제공되어, 분리 트렌치(141)를 채울 수 있다. 소자 분리 패턴(145)은 실리콘 산화막을 포함할 수 있다.
한편, 공통 접촉층들(미도시)이 소자 분리 패턴(145)과 공통 소스 영역들(142) 사이에 제공될 수 있다. 공통 접촉층들(미도시)은 금속-반도체 화합물층일 수 있다. 공통 접촉층들(미도시)은, 예를 들어 금속 실리사이드막일 수 있다. 적층 구조체들(GS)의 측벽 상에 절연 스페이서(143)가 제공될 수 있다. 즉, 절연 스페이서(143)는 적층 구조체들(GS)의 측벽과 소자 분리 패턴(145) 사이에 제공될 수 있다. 절연 스페이서(143)는 실리콘 산화막, 실리콘 산질화막, 실리콘 질화막, 및/또는 알루미늄 산화막을 포함할 수 있다.
스트래핑 플러그들(140)이 소자 분리 패턴(145)을 관통하여 공통 소스 영역들(142)에 전기적으로 연결될 수 있다. 스트래핑 플러그들(140)은 제1 방향(D1)을 따라 배열될 수 있다. 스트래핑 플러그들(140)과 소자 분리 패턴(145) 사이에 배리어막(148)이 제공될 수 있다. 스트래핑 플러그들(140)은 금속(예를 들면, 텅스텐, 구리 또는 알루미늄)을 포함할 수 있다. 배리어막(148)은 도전성 금속질화물(예를 들면, 질화티타늄 또는 질화탄탈늄)을 포함할 수 있다. 스트래핑 플러그들(140)과 공통 소스 영역들(142) 사이에 공통 접촉층들(미도시)이 제공될 수 있다.
스트래핑 라인(160)이 소자 분리 패턴(145) 상에 제공되어, 제1 방향(D1)으로 연장할 수 있다. 스트래핑 라인(160)은 제1 콘택들(162)을 경유하여 스트래핑 플러그들(140)과 전기적으로 접속될 수 있다. 스트래핑 라인(160) 및 제1 콘택들(162)은 금속(예를 들면, 텅스텐, 구리 또는 알루미늄), 도전성 금속질화물(예를 들면, 질화티타늄 또는 질화탄탈늄) 또는 전이 금속(예를 들면, 티타늄 또는 탄탈늄)에서 선택된 적어도 하나를 포함할 수 있다.
비트 라인들(BL)이 스트래핑 라인(160) 상에 제공되어, 제2 방향(D2)으로 연장할 수 있다. 비트 라인들(BL)은 제2 콘택들(164)을 경유하여 활성 기둥들(130)과 전기적으로 접속될 수 있다. 비트 라인들(BL) 및 제2 콘택들(164)은 금속(예를 들면, 텅스텐, 구리 또는 알루미늄), 도전성 금속질화물(예를 들면, 질화티타늄 또는 질화탄탈늄) 또는 전이 금속(예를 들면, 티타늄 또는 탄탈늄)에서 선택된 적어도 하나를 포함할 수 있다.
공통 소스 라인(CSL)이 스트래핑 라인(160) 상에 제공되어, 제2 방향(D2)으로 연장할 수 있다. 공통 소스 라인(CSL)은 제 3 콘택들(166)을 경유하여 스트래핑 라인(160)과 전기적으로 접속될 수 있다. 공통 소스 라인(CSL) 및 제 3 콘택들(166)은 금속(예를 들면, 텅스텐, 구리 또는 알루미늄), 도전성 금속질화물(예를 들면, 질화티타늄 또는 질화탄탈늄) 또는 전이 금속(예를 들면, 티타늄 또는 탄탈늄)에서 선택된 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예들에 따르면, 기판 상에 수직적으로 적층된 게이트 패턴들 관통하는 전하 저장막이 굴곡지게 형성될 수 있다. 이에 더해, 전하 저장막은 게이트 패턴들과 오버랩되지 않는 영역에서 그의 두께가 얇아지는 부분을 포함할 수 있다. 이에 따라, 플래시 메모리 장치에서 전하 저장막에 트랩된 전하들이 수직적으로 확산(spread)되는 것을 억제할 수 있다. 결과적으로, 전하 저장막에 저장된 전하들이 손실되는 것을 줄일 수 있어, 플래시 메모리 장치의 전하 보유(charge retention) 특성을 향상시킬 수 있다. 따라서, 반도체 장치의 신뢰성을 향상시킬 수 있다.
이하, 본 발명의 일 실시예들에 따른 반도체 장치의 제조 방법을 설명한다. 도 6a, 도 7a 및 도 9a 내지 도 14a는 본 발명의 일 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 것으로, 도 4의 I-I'선에 대응되는 단면도들이다. 도 6b, 도 7b 및 도 9b 내지 도 14b는 각각 도 6a, 도 7a 및 도 9a 내지 도 14a의 "A" 부분의 확대도들이다. 도 13c 및 도13d는 도 13b의 "B" 부분에 대응하는 확대도들이다. 도 8은 수직적 위치에 따른 제1 예비 절연막들의 두께를 나타내는 그래프이다.
도 6a 및 도 6b를 참조하면, 기판(100) 상에 희생막들(112) 및 절연막들(114)을 번갈아 반복적으로 적층되어 박막 구조체(110)가 형성될 수 있다. 기판(100)은 제1 도전형, 예를 들면 P형을 갖는 반도체 기판일 수 있다. 반도체 기판은 단결정 실리콘막, SOI(silicon on insulator), 실리콘 게르마늄(SiGe)막 상에 형성된 실리콘 막, 절연막 상에 형성된 실리콘 단결정막, 및 절연막 상에 형성된 폴리실리콘막을 구비하는 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
희생막들(112)은 절연막들(114)에 대해 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 일 실시예에 따르면, 희생막들(112) 및 절연막들(114)은 케미컬 용액을 이용한 습식 식각 공정에서의 높은 식각 선택비를 가지며, 식각 가스를 이용한 건식 식각 공정에서 낮은 식각 선택비를 가질 수 있다. 일 실시예에 있어서, 희생막들(112)은 동일한 두께를 가지도록 형성될 수 있다. 다른 실시예에 있어서, 희생막들(112) 중 최하부 및 최상부의 희생막들(112)은 그것들 사이에 위치한 희생막들(112)에 비해 두껍게 형성될 수 있다. 절연막들(114)은 동일한 두께를 가지거나, 절연막들(114) 중 일부(일 예로, 최상부의 절연막)는 두께가 다를 수도 있다. 희생막들(112) 및 절연막들(114)은 일 예로, 화학적 기상 증착(CVD) 방법에 의하여 형성될 수 있다.
일 실시예에 따르면, 희생막들(112) 및 절연막들(114)은 절연 물질로 형성되되, 서로 식각 선택성을 가질 수 있다. 희생막들(112)은 일 예로, 실리콘막, 실리콘 카바이드, 실리콘 산질화막 및 실리콘 질화막 중의 적어도 하나일 수 있다. 절연막들(114)은 일 예로, 실리콘막, 실리콘 산화막, 실리콘 카바이드막, 실리콘 산질화막, 및 실리콘 질화막 중의 적어도 하나이되, 희생막들(112)과 다른 물질일 수 있다. 일 실시예에 있어서, 희생막들(112)은 실리콘 질화막으로 형성되고, 절연막들(114)은 실리콘 산화막으로 형성될 수 있다. 한편, 다른 실시예에 있어서, 희생막들(112)은 실리콘막으로 형성되고, 절연막들(114)은 실리콘 산화막으로 형성될 수 있다.
이에 더하여, 기판(100)과 박막 구조체(110) 사이에 하부 절연막(105)이 형성될 수 있다. 일 예로, 하부 절연막(105)은 열산화 공정을 통해 형성되는 실리콘 산화막일 수 있다. 이와 달리, 하부 절연막(105)은 증착 기술을 이용하여 형성된 실리콘 산화막일 수 있다. 하부 절연막(105)은 그 위에 형성되는 희생막들(112) 및 절연막들(114)보다 얇은 두께를 가질 수 있다.
도 7a 및 도 7b를 참조하면, 박막 구조체(110)를 관통하여 기판(100)을 노출하는 수직 홀들(116)이 형성될 수 있다.
일 실시예에 따르면, 수직 홀들(116)은 박막 구조체(110) 상에 마스크 패턴(미도시)을 형성하고, 마스크 패턴(미도시)을 식각 마스크로 이용하는 이방성 식각 공정을 수행하여 형성될 수 있다. 이방성 식각 공정에서 기판(100)의 상면까지 과도 식각(over-etch)될 수 있으며, 이에 따라, 수직 홀들(116) 아래의 기판(100)은 소정의 깊이로 리세스될 수 있다.
수직 홀들(116)은, 평면적 관점에서, 2차원적으로 형성될 수 있다. 일 예로, 수직 홀들(116)은, 도 4에 도시된 바와 같이, 제1 방향(D1)을 따라 지그재그로 배치될 수도 있다. 그러나, 본 발명의 개념이 이에 한정되는 것은 아니다.
이어서, 수직 홀들(116)이 형성된 기판(100) 상에 제1 산화 공정이 수행될 수 있다. 일 실시예에 따르면, 제1 산화 공정은 라디컬 산화 공정일 수 있다. 일 예로, 제1 산화 공정은 수소(H2) 및 산소(O2)의 혼합 가스를 소스 가스로 이용할 수 있으며, 750 ~ 950℃의 온도 및 5 ~ 20Torr의 압력 하에 수행될 수 있다. 제1 식각 공정의 결과, 수직 홀들(116)에 의해 노출된 희생막들(112)이 산화되어 제1 예비 블로킹 절연막들(121)이 형성될 수 있다. 제1 예비 블로킹 절연막들(121)은 일 예로, 실리콘 산화막일 수 있다.
제1 예비 블로킹 절연막들(121)은 수직 홀들(116)에 의해 노출된 희생막들(112)의 표면에만 국소적으로 형성될 수 있다. 본 실시예에서, 절연막들(114)은 실리콘 산화막으로 형성되고, 희생막들(112)은 실리콘 산화막과 다른 물질(일 예로, 실리콘 질화막 또는 실리콘막)으로 형성됨에 따라, 제1 산화 공정에 의해 형성되는 산화막은 희생막들(112)의 표면에만 형성될 수 있다. 이와 같이 형성된 제1 예비 블로킹 절연막들(121)은 수직 홀들(116) 내로 돌출되는 내측벽을 가질 수 있다.
일 실시예에 있어서, 제1 예비 블로킹 절연막들(121)의 두께(tc)는 30 ~ 200 Å일 수 있다. 본 발명의 경우, 상술한 공정 조건의 라디컬 산화 방식으로 제1 예비 블로킹 절연막들(121)을 형성함으로써, 그 수직적 위치에 상관없이 균일한 두께를 갖는 제1 예비 블로킹 절연막들(121)이 형성될 수 있다. 즉, 박막 구조체(110)의 최상부의 희생막(112) 표면에 형성된 제1 예비 블로킹 절연막(121)의 두께와, 박막 구조체(110)의 최하부의 희생막(112) 표면에 형성된 제1 예비 블로킹 절연막(121)의 두께의 차이가 최소화될 수 있다. 도 8을 참조하면, 상술한 바와 같은 같은 방식으로 형성된 제1 예비 블로킹 절연막들에 있어서, 최상부의 제1 예비 블로킹 절연막과 최하부의 제1 예비 블로킹 절연막의 두께의 차이는 1Å(850℃ 온도 조건) 또는 5 Å(950℃ 온도 조건) 정도임을 알 수 있다. 측정 오류를 감안할 때, 본 발명의 실시예들에 따라 형성되는 제1 예비 블로킹 절연막들의 두께의 균일도가 매우 우수함을 알 수 있다.
일 단면의 관점에서, 제1 예비 블로킹 절연막들(121)은 절연막들(114)에 인접한 양 단부들(121e)과, 양 단부들(121e) 사이의 중심 부분(121c)을 포함할 수 있다. 제1 예비 블로킹 절연막들(121)의 양 단부들(121e)은 라운드진 형상을 가질 수 있다. 이에 따라, 제1 예비 블로킹 절연막들(121)의 양 단부들(121e)은, 그 중심 부분(121c)보다 얇은 두께를 가질 수 있다. 상술한 제1 예비 블로킹 절연막들(121)의 두께(tc)는 제1 예비 블로킹 절연막들(121)의 중심 부분(121c)의 두께에 해당할 수 있다.
도시하지는 않았지만, 제1 산화 공정의 결과, 수직 홀들(116)에 의해 노출된 기판(100)의 상면도 일부 산화될 수 있다. 이와 같이 기판(100)에 형성된 산화막은 후속 공정(일 예로, 세정 공정)을 통해 제거될 수 있다.
도 9a 및 도 9b를 참조하면, 제1 예비 블로킹 절연막들(121)이 형성된 수직 홀들(116) 내에 수직 절연막(123) 및 제1 반도체막(131)이 순차적으로 형성될 수 있다. 본 실시예에서, 수직 절연막(123)은 전하 저장막(CL) 및 터널 절연막(TL)을 포함할 수 있다.
상세하게, 전하 저장막(CL)은 제1 예비 블로킹 절연막들(121)이 형성된 수직 홀들(116)의 측벽을 콘포말하게 덮도록 형성될 수 있다. 즉, 전하 저장막(CL)은 실질적으로 일정한 두께를 가지며, 절연막들(114)의 측벽 및 절연막들(114) 사이로 돌출된 제1 예비 블로킹 절연막들(121)의 내측벽을 덮을 수 있다. 이에 따라, 전하 저장막(CL)은 굴곡지도록 형성될 수 있다. 즉, 전하 저장막(CL)은 제1 예비 블로킹 절연막들(121)의 양 단부들(121e)과 인접한 부분에서 라운드진 측벽을 갖는 부분을 포함할 수 있다. 이에 더해, 전하 저장막(CL)은 제1 예비 블로킹 절연막들(121)의 중심 부분(121c)과 인접한 부분에서 희생막들(112)로부터 멀어지는 방향으로 돌출되는 부분을 포함할 수 있다. 나아가, 전하 저장막(CL)은 박막 구조체(110)의 상면 및 수직 홀들(116)에 노출된 기판(100)의 상면으로 연장될 수 있다. 일 실시예에 있어서, 전하 저장막(CL)은 화학기상증착(CVD) 방법 또는 원자층 증착(ALD) 방법으로 형성될 수 있다. 이러한 전하 저장막(CL)은 전하 트랩막 또는 도전성 나노 입자를 포함하는 절연막일 수 있다. 전하 트랩막은, 일 예로 실리콘 질화막을 포함할 수 있다.
전하 저장막(CL) 상에 터널 절연막(TL)이 콘포말하게 형성될 수 있다. 터널 절연막(TL)은 전하 저장막(CL)과 실질적으로 동일한 단면 프로파일을 가질 수 있다. 터널 절연막(TL)은 전하 저장막(CL)보다 큰 밴드 갭을 갖는 물질들 중의 한가지일 수 있다. 일 예로, 터널 절연막(TL)은 실리콘 산화막일 수 있다 일 실시예에 있어서, 터널 절연막(TL)은 화학기상증착(CVD) 방법 또는 원자층 증착(ALD) 방법으로 형성될 수 있다.
터널 절연막(TL) 상에 제1 반도체막(131)이 콘포말하게 형성될 수 있다. 일 실시예에 따르면, 제1 반도체막(131)은 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 기술들 중의 한가지를 사용하여 형성되는 반도체 물질(예를 들면, 다결정 실리콘막, 단결정 실리콘막 또는 비정질 실리콘막)일 수 있다. 이와 달리, 제1 반도체막(131)은 유기 반도체막 및 탄소 나노 구조체들 중의 한가지일 수도 있다.
한편, 수직 절연막(123) 및 제1 반도체막(131)의 증착 두께의 합은 수직 홀들(116)의 폭의 절반보다 작을 수 있다. 즉, 수직 홀들(116)은 수직 절연막(123) 및 제1 반도체막(131)에 의해 완전하게 채워지지 않을 수 있다.
도 10a 및 도 10b를 참조하면, 수직 홀들(116)의 바닥 부분에서 제1 반도체막(131) 및 수직 절연막(123)이 식각되어 기판(100)의 상면이 노출될 수 있다. 이에 따라, 수직 홀들(116)의 내벽에 제1 반도체 패턴(132) 및 수직 절연 패턴(124)이 형성될 수 있다. 즉, 수직 절연 패턴(124) 및 제1 반도체 패턴(132)은 열린 양단을 갖는 원통 모양으로 형성될 수 있다. 또한, 제1 반도체막(131) 및 수직 절연막(123)을 이방성 식각하는 동안 과도식각(over-etch)의 결과로서, 제1 반도체 패턴(132)에 의해 노출되는 기판(100)의 상면이 리세스될 수 있다.
한편, 이방성 식각하는 동안, 제1 반도체 패턴(132)의 아래에 위치하는 수직 절연막(123)의 일부분은 식각되지 않을 수 있으며, 이 경우, 수직 절연 패턴(124)은 제1 반도체 패턴(132)의 바닥면과 기판(100)의 상면 사이에 개재되는 바닥부를 가질 수 있다.
이에 더하여, 제1 반도체막(131) 및 수직 절연막(123)에 대한 이방성 식각의 결과로서, 박막 구조체(110)의 상면이 노출될 수 있다. 이에 따라, 수직 절연 패턴들(124) 및 제1 반도체 패턴들(132) 각각은 수직 홀들(116) 내에 국소화될 수 있다.
도 11a 및 도 11b를 참조하면, 수직 절연 패턴(124) 및 제1 반도체 패턴(132)이 형성된 수직 홀들(116) 내에 제2 반도체 패턴(134) 및 매립 절연 패턴(137)이 차례로 형성될 수 있다.
일 실시예에 따르면, 제2 반도체 패턴(134) 및 매립 절연 패턴(137)은, 수직 절연 패턴(124) 및 제1 반도체 패턴(132)이 형성된 수직 홀들(116) 내에 제2 반도체막 및 매립 절연막을 차례로 형성하고, 박막 구조체(110)의 상면이 노출되도록 평탄화하여 형성될 수 있다.
제2 반도체막은 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 기술들 중의 한가지를 사용하여 형성되는 반도체 물질(예를 들면, 다결정 실리콘막, 단결정 실리콘막 또는 비정질 실리콘막)일 수 있다. 일 실시예에 따르면, 제2 반도체막은 수직 홀들(116)를 완전히 매립하지 않는 두께로, 수직 홀들(116) 내에 콘포말하게 형성될 수 있다. 이에 따라, 제2 반도체막의 내벽에 의하여 정의되는 내부 홀(135)이 형성될 수 있다. 다른 실시예에 따르면, 도시된 바와 달리, 제2 반도체 패턴(134)은 수직 홀들(116)를 전부 채우도록 형성될 수도 있다. 상술한 제1 및 제2 반도체 패턴들(132, 134)은 활성 기둥(130)으로 정의될 수 있다.
매립 절연 패턴(137)은 활성 기둥(130)의 내부 홀(135)을 채우도록 형성될 수 있으며, 에스오지(SOG) 기술을 이용하여 형성되는 절연성 물질들 및 실리콘 산화막 중의 한가지일 수 있다.
이어서, 제1 및 제2 반도체 패턴들(132, 134)에 접속되는 도전 패드(139)가 형성될 수 있다. 일 실시예에 따르면, 도전 패드(139)는 제1 및 제2 반도체 패턴들(132, 134)의 상부 영역을 리세스한 후, 리세스된 영역 내에 도전 물질을 채워서 형성될 수 있다. 또한, 도전 패드(139)는 그것의 아래에 위치하는 제1 및 제2 반도체 패턴들(132, 134)과 다른 도전형의 불순물을 도핑하여 형성될 수 있다. 이에 따라, 도전 패드(139)는 그 하부 영역과 다이오드를 구성할 수 있다.
도 12a 및 도 12b를 참조하면, 박막 구조체(110)를 패터닝하여 기판(100)을 노출하는 분리 트렌치(141)가 형성될 수 있다.
일 실시예에 따르면, 박막 구조체(110)의 패터닝 공정은, 박막 구조체(110) 상에 마스크 패턴(미도시)을 형성하고, 이를 식각 마스크로 이용하여 하부 절연막(105), 희생막들(112) 및 절연막들(114)을 연속적으로 식각하는 것을 포함할 수 있다. 도 4를 참조하면, 분리 트렌치(141)는 제1 방향(D1)으로 연장되는 라인 형태 또는 직사각형 형태를 가지도록 형성될 수 있다. 분리 트렌치(141)를 형성하는 동안, 오버 식각(over etch)에 의해 분리 트렌치(141)에 노출되는 기판(100)의 상면이 소정 깊이로 리세스될 수 있다.
분리 트렌치(141)가 형성됨에 따라, 패터닝된 희생막들(112) 및 패터닝된 절연막들(114)을 포함하는 예비 적층 구조체들(110a)이 형성될 수 있다. 여기서, 패터닝된 절연막들(114)은 절연 패턴들(115)로 지칭될 수 있다. 이러한 예비 적층 구조체들(110a)은, 평면적 관점에서, 분리 트렌치(141)를 따라 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다. 한편, 분리 트렌치(141)는 희생막들(112) 및 절연 패턴들(115)의 측벽들을 노출할 수 있다.
도 13a 및 도 13b를 참조하면, 분리 트렌치(141)에 노출된 희생막들(112)이 제거되어, 절연 패턴들(115) 사이에 리세스 영역들(118)이 형성될 수 있다.
리세스 영역들(118)은 절연 패턴들(115) 사이의 희생막들(112)을 선택적으로 제거함으로써 형성될 수 있다. 리세스 영역들(118)은 분리 트렌치(141)로부터 절연 패턴들(115) 사이로 수평적으로 연장될 수 있으며, 제1 예비 블로킹 절연막들(121)의 외측벽을 노출할 수 있다. 즉, 리세스 영역들(118)은 수직적으로 인접한 절연 패턴들(115)과 제1 예비 블로킹 절연막들(121)의 외측벽에 의해 정의될 수 있다. 일 실시예에 있어서, 희생막들(112)이 실리콘 질화막을 포함하는 경우, 희생막들(112)의 제거 공정은 인산을 포함하는 식각 용액을 사용하여 수행될 수 있다.
리세스 영역들(118)이 형성된 기판(100) 상에 제2 산화 공정이 수행될 수 있다. 제2 산화 공정은 제1 산화 공정과 동일한 방식으로 수행될 수 있다. 즉, 제2 산화 공정은 수소(H2) 및 산소(O2)의 혼합 가스를 이용하는 라디컬 산화 공정일 수 있다. 이러한 제2 산화 공정은 750 ~ 950℃의 온도 및 5 ~ 20Torr 의 압력 하에 수행될 수 있다. 제2 산화 공정의 결과, 제1 예비 블로킹 절연막들(121)과 접하는 전하 저장막(CL)의 일부가 산화되어 제2 예비 블로킹 절연막들(125)이 형성될 수 있다. 제2 예비 블로킹 절연막들(125)은 일 예로, 실리콘 산화막일 수 있다. 즉, 제2 예비 블로킹 절연막들(125)은, 제2 산화 공정 동안 형성된 산소 라디컬이 제1 예비 블로킹 절연막들(121)을 관통하여 전하 저장막(CL)에 포함된 실리콘과 화학 반응함으로써 형성될 수 있다.
본 발명의 개념에 따르면, 제1 예비 블로킹 절연막들(121)은 그의 양 단부들(121e)이 중심 부분(121c)보다 얇게 형성될 수 있다. 이에 따라, 제2 산화 공정 동안 형성된 산소 라디컬은 제1 예비 블로킹 절연막들(121)의 중심 부분(121c) 보다 그의 양 단부들(121e)을 통해 더 용이하게 전하 저장막(CL) 내로 침투할 수 있다. 그 결과, 도 13c에 도시된 바와 같이, 제1 예비 블로킹 절연막들(121)의 중심 부분(121c) 보다 그의 양 단부들(121e)과 인접한 부분에서 제2 예비 블로킹 절연막들(125)이 더 두껍게 형성될 수 있다. 즉, 제1 예비 블로킹 절연막들(121)의 양 단부들(121e)에 인접한 제2 예비 블로킹 절연막들(125)의 양 단부들(125e)은, 제1 예비 블로킹 절연막들(121)의 중심 부분(121c)에 인접한 제2 예비 블로킹 절연막들(125)의 중심 부분(125c) 보다 두껍게 형성될 수 있다. 결과적으로, 제2 예비 블로킹 절연막들(125)의 양 단부들(125e)에 인접한 전하 저장막(CL)의 일부는 제2 예비 블로킹 절연막들(125)의 중심 부분(125c)에 인접한 전하 저장막(CL)의 다른 일부보다 얇은 두께를 가질 수 있다. 즉, 전하 저장막(CL)은 제2 예비 블로킹 절연막들(125)의 양 단부들(125e)과 인접한 부분에서 그 두께가 얇아지는 부분을 포함할 수 있다.
한편, 도시된 바와 달리, 제2 예비 블로킹 절연막들(125)의 중심 부분(125c)의 두께는 실질적으로 0(zero)에 해당할 수 있다. 즉, 제2 예비 블로킹 절연막들(125)은 그 양 단부들(125e)만 포함할 수 있다. 이는 제1 예비 블로킹 절연막들(121)의 중심 부분(121c)을 관통한 산소 라디컬의 양이 매우 적어, 제1 예비 블로킹 절연막들(121)의 중심 부분(121c)과 전하 저장막(CL) 사이에서 산화 반응이 거의 일어나지 않기 때문일 수 있다. 이와 같은 제2 예비 블로킹 절연막들(125)은 제1 예비 블로킹 절연막들(121)의 두께 조절(일 예로, 제1 예비 블로킹 절연막들(121)의 중심 부분(121c)의 두께를 그 양 단부들(121e)보다 상대적으로 매우 두껍게 형성함) 및/또는 제2 산화 공정의 공정 조건의 조절(일 예로, 제2 산화 공정을 매우 짧은 시간 동안 수행함)을 통해 달성될 수 있다. 이 경우, 전하 저장막(CL)은 제2 예비 블로킹 절연막들(125)의 양 단부들(125e)과 인접한 부분을 제외하고 실질적으로 동일한 두께를 가질 수 있다.
다른 실시예에 따르면, 도 13d에 도시된 바와 같이, 제2 예비 블로킹 절연막들(125)은 그의 양 단부들(125e)이 전하 저장막(CL)을 관통하여 터널 절연막(TL)과 접하도록 형성될 수 있다. 이와 같은 제2 예비 블로킹 절연막들(125)은 제1 예비 블로킹 절연막들(121)의 두께 및/또는 제2 산화 공정의 공정 조건을 조절하여 달성될 수 있다.
상술한 제1 예비 블로킹 절연막(121) 및 제2 예비 블로킹 절연막(125)은 제1 블로킹 절연막(BCL1)으로 정의될 수 있다. 도 5a 내지 도 5d 에서 설명한 제1 블로킹 절연막(BCL1)의 제1 부분(P1)은 제1 블로킹 절연막(BCL1)의 일부를 포함할 수 있다. 제1 블로킹 절연막(BCL1)의 제2 부분(P2)은 제1 예비 블로킹 절연막(121)의 다른 일부 및 제2 예비 블로킹 절연막(125)을 포함할 수 있다. 한편, 도 5a 내지 도 5d 에서 설명한 제1 블로킹 절연막(BCL1)의 중첩부들(P2a)은 제2 예비 블로킹 절연막(125)의 양 단부들(125e)을 포함할 수 있다.
도시하지는 않았지만, 제2 산화 공정의 결과, 분리 트렌치(141)에 의해 노출된 기판(100)의 상면도 일부 산화될 수 있다. 이와 같이 기판(100)에 형성된 산화막은 후속 공정(일 예로, 세정 공정)을 통해 제거될 수 있다.
도 14a 및 도 14b를 참조하면, 리세스 영역(118)에 노출된 절연 패턴들(115) 및 제1 블로킹 절연막(BCL1) 상에 제2 블로킹 절연막(BCL2)이 형성될 수 있다. 본 실시예에 있어서, 제2 블로킹 절연막(BCL2)은 실리콘 산화막 보다 높은 유전 상수를 갖는 물질을 포함할 수 있다. 일 예로, 제2 블로킹 절연막들(BCL2)은 알루미늄 산화막 및/또는 하프늄 산화막을 포함할 수 있다. 제2 블로킹 절연막(BCL2)은 원자층 증착 방법으로 형성될 수 있다. 상술한 제1 블로킹 절연막(BCL1) 및 제2 블로킹 절연막(BL2)은 블로킹 절연막(BCL)으로 정의될 수 있다. 나아가, 블로킹 절연막(BCL), 전하 저장막(CL) 및 터널 절연막(TL)은 정보 저장 요소(S, 데이터 저장막으로 지칭될 수도 있음)로 정의될 수 있다.
이어서, 분리 트렌치(141)를 통하여, 리세스 영역들(118) 내에 도전막(미도시)이 형성될 수 있다. 도전막은 도핑된 폴리실리콘막, 금속막(예를 들면, 텅스텐) 또는 금속 질화막 중의 적어도 하나로 형성될 수 있다. 도전막은, 예를들어 금속 질화막, 및 금속 질화막 상의 금속막을 포함할 수 있다. 도전막은 원자층 증착 방법에 의하여 형성될 수 있다.
이 후, 리세스 영역들(118)의 외부(즉, 분리 트렌치(141))에 형성된 도전막이 제거될 수 있다. 이에 따라, 리세스 영역들(118)의 내에 게이트 패턴들(GP)이 형성될 수 있다. 이에 더해, 분리 트렌치(141)에 형성된 도전막이 제거되어 기판(100)이 노출될 수 있다. 노출된 기판(100)에 제2 도전형의 불순물 이온이 고농도로 제공되어 공통 소스 영역들(142)이 형성될 수 있다.
도 4a 및 도 5a 내지 도 5d를 다시 참조하면, 분리 트렌치(141)의 측벽에 절연 스페이서(143)가 형성될 수 있다. 절연 스페이서(143)는 실리콘 산화막 또는 실리콘 질화막을 증착하고, 이를 이방성 식각하는 공정에 의하여 형성될 수 있다.
이어서, 분리 트렌치(141)를 채우는 소자 분리 패턴(145)이 형성될 수 있다. 소자 분리 패턴(145)은 분리 트렌치(141)를 따라 제1 방향(D1)으로 연장될 수 있다. 소자 분리 패턴(145)은 실리콘 산화막을 포함할 수 있다. 소자 분리 패턴(145)은 최상층의 절연 패턴들(115)과 동일 레벨의 상면을 가질 수 있다.
소자 분리 패턴(145) 내에 스트래핑 플러그들(140)이 형성될 수 있다. 이에 더해, 소자 분리 패턴(145)과 스트래핑 플러그들(140) 사이에 배리어막(148)이 형성될 수 있다. 스트래핑 플러그들(140)은 금속(예를 들면, 텅스텐, 구리 또는 알루미늄)을 포함할 수 있다. 배리어막(148)은 도전성 금속질화물(예를 들면, 질화티타늄 또는 질화탄탈늄)을 포함할 수 있다. 스트래핑 플러그들(140)은 공통 접촉층들(미도시)을 통하여 공통 소스 영역들(142)에 전기적으로 연결될 수 있다.
제1 콘택들(162)이 형성되어, 스트래핑 플러그들(140)과 연결될 수 있다. 제1 콘택들(162) 상에 스트래핑 라인(160)이 제공되어, 제1 콘택들(162)을 연결할 수 있다. 스트래핑 라인(160)은 제1 방향(D1)으로 연장할 수 있다. 이에 따라, 스트래핑 라인(160)은 제1 콘택들(162)을 경유하여 스트래핑 플러그들(140)과 전기적으로 접속될 수 있다. 스트래핑 라인(160) 및 제1 콘택들(162)은 금속(예를 들면, 텅스텐, 구리 또는 알루미늄), 도전성 금속질화물(예를 들면, 질화티타늄 또는 질화탄탈늄) 또는 전이 금속(예를 들면, 티타늄 또는 탄탈늄)에서 선택된 적어도 하나를 포함할 수 있다.
제2 콘택들(164)이 형성되어, 활성 기둥들(130)과 연결될 수 있다. 비트 라인들(BL)이 제2 콘택들(164) 상에 형성되어, 제2 콘택들(164)을 연결할 수 있다. 비트 라인들(BL)은 제2 방향(D2)으로 연장할 수 있다. 이에 따라, 비트 라인들(BL)은 제2 콘택들(164)을 경유하여 활성 기둥들(130)과 전기적으로 접속될 수 있다. 비트 라인들(BL) 및 제2 콘택들(164)은 금속(예를 들면, 텅스텐, 구리 또는 알루미늄), 도전성 금속질화물(예를 들면, 질화티타늄 또는 질화탄탈늄) 또는 전이 금속(예를 들면, 티타늄 또는 탄탈늄)에서 선택된 적어도 하나를 포함할 수 있다.
제3 콘택들(166)이 스트래핑 라인(160) 상에 형성되어, 스트래핑 라인(160)과 연결될 수 있다. 공통 소스 라인(CSL)이 제 3 콘택들(166) 상에 형성되어, 제 3 콘택들(166)을 연결할 수 있다. 이에 따라, 공통 소스 라인(CSL)은 제 3 콘택들(166)을 경유하여 스트래핑 라인(160)과 전기적으로 접속될 수 있다. 공통 소스 라인(CSL) 및 제 3 콘택들(166)은 금속(예를 들면, 텅스텐, 구리 또는 알루미늄), 도전성 금속질화물(예를 들면, 질화티타늄 또는 질화탄탈늄) 또는 전이 금속(예를 들면, 티타늄 또는 탄탈늄)에서 선택된 적어도 하나를 포함할 수 있다.
도 15a는 본 발명의 다른 실시예들에 따른 반도체 장치를 설명하기 위한 것으로서, 도 4의 I-I'선에 따른 단면도이다. 도 15b는 도 15a의 "A" 부분의 확대도이고, 도 15c 및 도 15d는 도 15b의 "B" 부분에 대응하는 확대도들이다. 본 발명의 일 실시예들에 따른 반도체 장치와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략될 수 있다.
도 4 및 도 15a 내지 도 15d를 참조하면, 반도체 장치는 적층 구조체(GS)의 하부 부분을 관통하며 기판(100)과 연결된 하부 반도체 패턴(136)을 더 포함할 수 있다. 하부 반도체 패턴(136)의 바닥면은 기판(100)의 상면보다 아래에 위치하여 기판(100)에 삽입된 구조를 가질 수 있다. 이에 더해, 하부 반도체 패턴(136)의 상면은 최하부에 위치하는 게이트 패턴(GP)의 상면 보다 높을 수 있다.
하부 반도체 패턴(136)에 인접한 절연 패턴(115)은 하부 반도체 패턴(136)의 일측벽과 직접 접촉될 수 있다. 최하부의 게이트 패턴(GP)과 하부 반도체 패턴(136) 사이에 제2 블로킹 절연막(BCL2)이 개재될 수 있다. 제2 블로킹 절연막(BCL2)과 하부 반도체 패턴(136) 사이에 게이트 유전막(128)이 게재될 수 있다. 게이트 유전막(128)은 일 예로, 실리콘 산화막일 수 있다.
하부 반도체 패턴(136)은 기판(100)과 같은 도전형의 반도체 물질로 이루어질 수 있다. 일 실시예에 따르면, 하부 반도체 패턴(136)은, 수직 홀(116)에 의해 노출된 기판(100)을 시드(seed)로 이용하는 선택적 에피택시얼 성장(SEG) 공정을 수행하여 형성될 수 있다. 하부 반도체 패턴(136)은 수직 홀(116)의 하부 영역을 채우는 필라(pillar) 형태로 형성될 수 있다. 일 실시예에 따르면, 하부 반도체 패턴(136)은 제1 예비 블로킹 절연막들(121, 도 7a 및 도 7b 참조)의 형성 후에 형성될 수 있다. 이 경우, 최하부의 희생막(112)의 표면에 형성된 산화막은 게이트 유전막(128)에 해당할 수 있다. 다른 실시예에 따르면, 하부 반도체 패턴(136)은 제1 예비 블로킹 절연막들(121, 도 7a 및 도 7b 참조)의 형성 전에 형성될 수도 있다.
활성 기둥(130)은 하부 반도체 패턴(136) 상에 형성될 수 있다. 활성 기둥(130)은 하부 반도체 패턴(136)을 통하여 기판(100)에 전기적으로 연결될 수 있다. 활성 기둥(130)의 바닥면은 하부 반도체 패턴(136)의 상면보다 아래에 위치하여 하부 반도체 패턴(136)에 삽입된 구조를 가질 수 있다.
그 외 다른 구성들(예를 들면, 매립 절연 패턴(137) 및 정보 저장 요소(S) 등과 같은 구성들)은 전술한 본 발명의 일 실시예들에서의 것들과 유사할 수 있으며, 유사한 방법으로 형성될 수 있다.
도 16은 본 발명의 또 다른 실시예들에 따른 것으로, 도 2의 메모리 블록의 셀 어레이를 나타내는 간략 회로도이다.
도 16을 참조하면, 본 실시예들에 따른 반도체 소자의 셀 어레이는 공통 소스 라인(CSL), 복수 개의 비트 라인들(BL), 및 공통 소스 라인(CSL)과 비트 라인들(BL) 사이의 셀 스트링(CSTR)을 포함할 수 있다.
공통 소스 라인(CSL)은 기판 상에 배치되는 도전성 박막일 수 있고, 비트 라인들(BL)은 기판 상에 배치되는 도전성 패턴들(일 예로, 금속 라인)일 수 있다.
셀 스트링(CSTR)은 비트 라인들(BL)에 각각 연결된 복수 개의 상부 스트링들(CSTR1), 및 공통 소스 라인(CSL)에 연결된 단일의 하부 스트링(CSTR2)을 포함할 수 있다. 복수 개의 상부 스트링들(CSTR1)은 단일의 하부 스트링(CSTR2)에 공통적으로 연결될 수 있다. 상부 스트링들(CSTR1)의 각각은 스위칭 소자(SW)를 통해 하부 스트링(CSTR2)에 공통적으로 연결될 수 있다. 상부 스트링들(CSTR1)에 연결된 스위칭 소자들(SW)은 전기적으로 동일한 전압이 인가되도록 제어될 수 있다.
상부 스트링들(CSTR1)의 각각은 비트 라인들(BL)의 각각에 접속하는 스트링 선택 트랜지스터(SST), 및 스트링 선택 트랜지스터(SST)와 스위칭 소자(SW) 사이에 배치되는 복수 개의 상부 메모리 셀 트랜지스터들(MCT1)을 포함할 수 있다. 스트링 선택 트랜지스터(SST) 및 상부 메모리 셀 트랜지스터들(MCT1)은 직렬로 연결될 수 있다. 하부 스트링(CSTR2)은 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 및 접지 선택 트랜지스터(GST)와 스위칭 소자들(SW) 사이에 배치되는 복수 개의 하부 메모리 셀 트랜지스터들(MCT2)을 포함할 수 있다. 접지 선택 트랜지스터(GST) 및 하부 메모리 셀 트랜지스터들(MCT2)은 직렬로 연결될 수 있다.
비트 라인들(BL)과 스위칭 소자들(SW) 사이에 배치되는 스트링 선택 라인(SSL) 및 상부 워드 라인들(WL1(0)-WL1(3))은, 스트링 선택 트랜지스터(SST) 및 상부 메모리 셀 트랜지스터들(MCT1)의 게이트 전극들로 각각 이용될 수 있다. 공통 소스 라인(CSL)과 스위칭 소자들(SW) 사이에 배치되는 접지 선택 라인(GSL) 및 하부 워드 라인들(WL2(0)-WL2(3))은, 접지 선택 트랜지스터(GST) 및 하부 메모리 셀 트랜지스터들(MCT2)의 게이트 전극들로 각각 이용될 수 있다. 상부 및 하부 메모리 셀 트랜지스터들(MCT1, MCT2)의 각각은 정보 저장 요소를 포함할 수 있다.
비트 라인들(BL)의 각각에 연결된 복수 개의 상부 스트링들(CSTR1)이 공통 소스 라인에 연결된 단일의 하부 스트링(CSTR2)에 공통적으로 연결될 수 있다. 이에 따라, 비트 라인들(BL)에 각각 접속하는 스트링 선택 트랜지스터들(SST)을 포함하는 상부 스트링들(CSTR1)은, 단일의 하부 스트링(CSTR2)에 포함된 접지 선택 트랜지스터(GST)를 공유할 수 있다. 즉, 서로 다른 비트 라인들에 연결되어 독립적으로 동작하는 상부 스트링들(CSTR1)이 단일의 하부 스트링(CSTR2)에 공통적으로 연결되어 접지 선택 트랜지스터(GST)를 공유하도록 구성됨에 따라, 고집적화에 최적화된 반도체 소자가 제공될 수 있다.
도 17a는 본 발명의 또 다른 실시예들에 따른 반도체 장치의 단면도이다. 도 17b는 도 17a의 "A" 부분의 확대도이고, 도 17c 및 도 17d는 도 17b의 "B" 부분에 대응하는 확대도들이다. 본 발명의 일 실시예들에 따른 반도체 장치와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략될 수 있다.
도 17a 및 도 17b를 참조하면, 본 실시예의 반도체 장치는 기판(100) 상의 비트 라인들(BL), 기판(100)과 비트 라인들(BL) 사이의 적층 구조체(GS), 적층 구조체(GS)와 비트 라인들(BL) 사이의 공통 소스 라인(CSL), 및 적층 구조체(GS)를 관통하는 복수 개의 활성 기둥들(130)을 포함할 수 있다. 활성 기둥들(130)의 각각은 비트 라인들(BL)과 공통 소스 라인(CSL)을 연결할 수 있다. 적층 구조체(GS)과 비트 라인들(BL) 사이에, 이들 사이의 전기적 연결을 위한 콘택 플러그들(PLG) 및 패드(PAD)가 더 배치될 수 있다. 기판(100)과 적층 구조체(GS) 사이에 하부 절연막(105)이 제공될 수 있다. 하부 절연막(105)은 실리콘 산화막일 수 있다.
적층 구조체(GS)는 제1 방향(D1)으로 연장될 수 있다. 적층 구조체(GS)는 복수 개로, 제1 방향으로 연장하는 분리 트렌치(141)에 의하여, 제1 방향에 교차하는(예를 들어, 직교하는) 제2 방향(D2)으로 서로 이격될 수 있다. 적층 구조체(GS)는 절연 패턴들(115), 및 절연 패턴들(115) 사이의 게이트 패턴들을 포함할 수 있다. 게이트 패턴들은 도핑된 실리콘, 금속(예를 들어, 텅스텐), 금속 질화물, 금속 실리사이드들 또는 이들의 조합을 포함할 수 있다. 절연 패턴들(115)은 실리콘 산화막일 수 있다. 하부 절연막(105)은 절연 패턴들(115)에 비하여 얇을 수 있다.
게이트 패턴들은 기판(100) 상에 차례로 수직적으로(제3 방향, D3) 적층될 수 있다. 게이트 패턴들은 스트링 선택 라인(SSL), 워드 라인들, 및 접지 선택 라인(GSL)을 포함할 수 있다. 스트링 선택 라인(SSL)은 워드 라인들과 비트 라인들(BL) 사이에 배치될 수 있다. 접지 선택 라인(GSL)은 워드 라인들과 공통 소스 라인(CSL) 사이에 배치될 수 있다. 워드 라인들은 기판(100) 상에 순차적으로 적층될 수 있다. 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)은 워드 라인들(WL) 상에 배치될 수 있다. 스트링 선택 라인(SSL)과 접지 선택 라인(GSL)은 분리 트렌치(141)에 의하여 제2 방향(D2)으로 서로 이격될 수 있다. 워드 라인들은 기판(100)과 스트링 선택 라인(SSL) 사이에 배치되는 상부 워드 라인들(WL1), 및 기판(100)과 접지 선택 라인(GSL) 사이에 배치되는 하부 워드 라인들(WL2)을 포함할 수 있다. 상부 워드 라인들(WL1)과 하부 워드 라인들(WL2)은 분리 트렌치(141)에 의하여 제2 방향(D2)으로 서로 이격될 수 있다.
스트링 선택 라인(SSL)과 접지 선택 라인(GSL) 사이, 및 상부 워드 라인들(WL1)과 하부 워드 라인들(WL2) 사이에 소자 분리 패턴(145)이 제공될 수 있다. 소자 분리 패턴(145)은 제1 방향(D1)으로 연장되는 라인 형태일 수 있다. 소자 분리 패턴(145)은 분리 트렌치(141)를 채우는 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막 중 적어도 하나를 포함할 수 있다.
복수 개의 활성 기둥들(130)은 적층 구조체(GS)을 관통할 수 있다. 활성 기둥들(130)은, 평면적 관점에서, 제1 방향(D1)을 따라 배열될 수 있다.
활성 기둥들(130)의 각각은 적층 구조체(GS)를 관통하는 수직 부분들(VP) 및 적층 구조체(GS) 아래에서 수직 부분들(VP)을 연결하는 수평 부분(HP)을 포함할 수 있다. 수직 부분들(VP)은 적층 구조체(GS)를 관통하는 수직 홀들(116) 내에 제공될 수 있다. 수평 부분(HP)은 기판(100) 상부의 수평 리세스부(R1) 내에 제공될 수 있다. 수직 부분들(VP) 중의 하나는 공통 소스 라인(CSL)에 연결되고, 수직 부분들(VP) 중의 다른 하나는 비트 라인들(BL) 중의 어느 하나에 연결될 수 있다. 수평 부분(HP)은 기판(100)과 적층 구조체(GS) 사이에 제공되어 수직 부분들(VP)을 연결할 수 있다.
보다 구체적으로, 활성 기둥들(130)의 각각에 있어서, 수직 부분들(VP)은 상부 워드 라인들(WL1)과 스트링 선택 라인(SSL)을 관통하는 제1 수직 부분(VP1), 및 하부 워드 라인들(WL2)과 접지 선택 라인(GSL)을 관통하는 제2 수직 부분(VP2)을 포함할 수 있다. 제1 수직 부분(VP1)은 비트 라인들(BL) 중 어느 하나에 연결되고, 제2 수직 부분(VP2)은 공통 소스 라인(CSL)에 연결될 수 있다. 수평 부분(HP)은 상부 워드 라인들(WL1)의 아래에서 하부 워드 라인들(WL2)의 아래로 연장되어 제1 수직 부분(VP1) 및 제2 수직 부분(VP2)을 연결할 수 있다.
활성 기둥들(130)의 각각은 적층 구조체(GS)을 관통하여 기판(100)에 전기적으로 연결되는 반도체 패턴을 포함할 수 있다. 수직 부분(VP)에서 반도체 패턴은 수직 홀들(116)의 내벽을 덮을 수 있다. 수평 부분(HP)에서 반도체 패턴은 수평 리세스부(R1)의 내벽을 덮을 수 있다. 반도체 패턴은 반도체 물질을 포함할 수 있다. 일 예로, 반도체 패턴은 일 실시예들에서 설명된 제1 반도체 패턴(132) 및 제2 반도체 패턴(134)을 포함할 수 있다.
활성 기둥들(130)의 각각은 속이 빈 실린더 형(예를 들면, 마카로니(macaroni)으로, 내부 홀(135)을 가질 수 있다. 활성 기둥들(130)의 내부 홀(135)은 매립 절연 패턴(137)으로 채워질 수 있다. 매립 절연 패턴(137)은 실리콘 산화막으로 형성될 수 있다.
활성 기둥들(130)과 게이트 전극들 사이에 개재되는 정보 저장 요소(S)가 제공될 수 있다. 게이트 절연막(129)이 활성 기둥들(130)과 기판(100) 사이에 제공될 수 있다. 게이트 절연막(129)은 실리콘 산화막일 수 있다.
본 발명의 또 다른 실시예들에서, 활성 기둥들(130), 매립 절연 패턴(137) 및 정보 저장 요소(S)는 전술한 본 발명의 일 실시예들에서의 것들과 유사할 수 있다. 예를 들어, 정보 저장 요소(S)는 수직 절연 패턴(124) 및 블로킹 절연막(BCL)을 포함할 수 있다. 수직 절연 패턴(124)은 본 발명의 일 실시예들에서 전술한 바와 같이, 기판(100)의 상면에 실질적으로 수직하되, 굴곡진 형상을 가질 수 있다. 이에 더해, 수직 절연 패턴(124)은 수평 리세스부(R1) 내에서, 게이트 절연막(129)과 활성 기둥(130) 사이 및 적층 구조체(GS)와 활성 기둥 사이에 게재되는 부분을 더 포함할 수 있다. 즉, 수직 절연 패턴(124)은 한 쌍의 활성 기둥들(130)의 측벽 및 수평 리세스부(R1)의 내벽 상에 배치되어 일체를 이룰 수 있다.
본 발명의 또 다른 실시예들에 따른 반도체 장치를 제조하는 방법을 설명한다. 도 18a 내지 도 23a는 본 발명의 또 다른 실시예들에 따른 반도체 장치에 관한 단면도들이다. 도 18b 내지 도 23b는 도 18a 내지 도 23a의 "A" 부분의 확대도들이다. 도 22c 및 도 22d는 도 22b의 "B" 부분에 대응하는 확대도들이다. 설명의 간결함을 위해 앞서 설명된 일 실시예들과 중복되는 기술적 특징들에 대한 설명은 생략될 수 있다.
도 18a 및 도 18b를 참조하여, 기판(100)이 제공된다. 기판(100)은 제 1 도전형, 예를 들면 P형의 도전형을 갖는 반도체 기판일 수 있다. 반도체 기판은 단결정 실리콘막, SOI(silicon on insulator), 실리콘 게르마늄(SiGe)막 상에 형성된 실리콘 막, 절연막 상에 형성된 실리콘 단결정막, 및 절연막 상에 형성된 폴리실리콘막을 구비하는 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
기판(100) 내에 매몰 희생 패턴(111)이 형성된 후, 박막 구조체(110)가 기판(100) 상에 형성될 수 있다.
매몰 희생 패턴(111)은 박막 구조체(110)에 대해 식각 선택성을 갖는 물질로 형성될 수 있다. 매몰 희생 패턴(111)은 예를 들어, 실리콘 질화막, 실리콘 산질화막, 게르마늄막 또는 실리콘 게르마늄막일 수 있다. 매몰 희생 패턴들(111)은 섬 모양을 가지면서 2차원적으로 배열될 수 있다. 박막 구조체(110)은 기판 상에 순차적으로 적층된 교대로 적층된 희생막들(112) 및 절연막들(114)을 포함할 수 있다. 박막 구조체(110)의 형성 전에 하부 절연막(105)이 형성될 수 있다.
도 19a 및 도 19b를 참조하면, 박막 구조체(110)을 관통하여 매몰 희생 패턴(111)의 상면을 노출시키는 수직 홀들(116)이 형성될 수 있다. 이에 더해, 노출된 매몰 희생 패턴(111)이 선택적으로 제거되어 수평 리세스부(R1)가 형성될 수 있다. 수직 홀들(116)은 하나의 매몰 희생 패턴(111) 상에 두 개씩 형성될 수 있다. 이에 따라, 도시된 것처럼, 하나의 수평 리세스부(R1) 및 그 상부에 형성되는 한 쌍의 수직 홀들(116)은 "U" 자 모양의 단면을 가질 수 있다.
도 20a 및 도 20b를 참조하면, 수평 리세스부(R1) 및 수직 홀들(116)의 내벽을 덮는 활성 기둥들(130)이 형성될 수 있다. 활성 기둥들(130)은 도시된 것처럼 수평 리세스부(R1) 및 수직 홀들(116)을 완전히 채우지 않도록 형성될 수 있다. 활성 기둥들(130)의 내부 홀(135) 내에 매립 절연 패턴(137)이 채워질 수 있다. 활성 기둥들(130)의 형성 전에 제1 예비 블로킹 절연막들(121) 및 수직 절연 패턴(124)이 형성될 수 있다. 나아가, 수평 리세스부(R1) 상에 게이트 절연막(129)가 형성될 수 있다. 게이트 절연막(129)은 제1 예비 블로킹 절연막들(121)의 형성 시에, 수평 리세스부(R1)에 노출된 기판(100)이 산화되어 형성된 것 일 수 있다. 수직 절연 패턴(124)은 한 쌍의 활성 기둥들(130)의 측벽 및 수평 리세스부(R1)의 내벽 상에 형성되어 일체를 이룰 수 있다.
활성 기둥들(130), 매립 절연 패턴(137), 제1 예비 블로킹 절연막들(121) 및 수직 절연 패턴(124)은 도 7a, 도 7b 및 도 9a 내지 도 10b를 참조하여 설명된 방법으로 형성될 수 있다.
도 21a 및 도 21b를 참조하면, 박막 구조체(110)가 패터닝되어 수평 리세스부(R1)를 가로지르는 분리 트렌치(141)가 형성될 수 있다. 분리 트렌치(141)는 하나의 수평 리세스부(R1)에 연결되는 한 쌍의 수직 홀들(116) 사이에 형성될 수 있다. 분리 트렌치(141)가 형성됨에 따라, 패터닝된 희생막들(112) 및 패터닝된 절연막들(114)을 포함하는 예비 적층 구조체(110a)가 형성될 수 있다. 여기서, 패터닝된 절연막들(114)은 절연 패턴들(115)로 지칭될 수 있다.
도 22a 내지 도 22d를 참조하면, 분리 트렌치(141)에 의해 노출된 희생막들(112) 이 선택적으로 제거되어, 리세스 영역들(126)이 형성될 수 있다.
이 후, 전하 저장막(CL)의 일부가 산화되어 제2 예비 블로킹 절연막들(125)이 형성될 수 있다. 제2 예비 블로킹 절연막들(125)은 도 13a 및 도 13b를 참조하여 설명된 방법으로 형성될 수 있다. 이에 따라, 제1 예비 블로킹 절연막(121) 및 제2 예비 블로킹 절연막(125)을 포함하는 제1 블로킹 절연막(BCL1)이 형성될 수 있다.
도 23a 및 도 23b를 참조하여, 분리 트렌치(141)를 통하여 리세스 영역들(126) 내에 도전 패턴들(미도시)을 형성한다. 도전 패턴들은 도핑된 폴리실리콘막, 금속막(예를 들면, 텅스텐) 또는 금속 질화막 중의 적어도 하나로 형성될 수 있다. 도전막은, 예를들어 금속 질화막, 및 금속 질화막 상의 금속막을 포함할 수 있다. 도전 패턴들의 형성 전에 제2 블로킹 절연막(BCL2)이 형성될 수 있다. 도전 패턴들 중의 최상부를 패터닝하여 스트링 선택 라인(SSL)을 정의할 수 있다. 이에 따라, 스트링 선택 라인(SSL)에 옆으로 이격된 접지 선택 라인(GSL)이 정의될 수 있다. 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL) 아래의 도전 패턴들은 워드 라인들일 수 있다. 분리 트렌치(141) 내에 소자 분리 패턴(145)이 채워질 수 있다.
도 17a 내지 도 17d를 다시 참조하면, 활성 기둥들(130)에 접속하는 패드(PAD) 및 공통 소스 라인(CSL)이 형성될 수 있다. 이 후, 패드들(PAD)에 접속하는 비트라인들(BL)이 형성될 수 있다. 비트라인들(BL) 각각과 패드(PAD) 사이에는 콘택 플러그(PLG)가 배치될 수 있다.
도 24는 본 발명의 실시예들에 따라 형성된 반도체 장치를 포함하는 전자 시스템의 일 예를 나타내는 개략 블록도이다.
도 24를 참조하면, 본 발명의 실시예들에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 상기 버스(1150)를 통하여 서로 결합 될 수 있다. 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다. 기억 장치(1130, memory device)는 본 발명의 실시예들에 따른 반도체장치를 포함할 수 있다.
컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로 컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 기억 장치(1130)는 데이터 및/또는 명령어 등을 저장할 수 있다. 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(1140)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 도시하지 않았지만, 전자 시스템(1100)은 컨트롤러(1110)의 동작을 향상시키기 위한 동작 기억 소자로서, 고속의 디램 소자 및/또는 에스램 소자 등을 더 포함할 수도 있다.
전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 25는 본 발명의 실시예들에 따라 형성된 반도체 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 25를 참조하면, 메모리 카드(1200)는 기억 장치(1210)를 포함한다. 기억 장치(1210)는 전술한 실시예들에 개시된 반도체 장치를 포함할 수 있다. 또한, 기억 장치(1210)는 다른 형태의 반도체 메모리 장치(ex, 디램 장치 및/또는 에스램 장치 등)를 더 포함할 수 있다. 메모리 카드(1200)는 호스트(Host)와 기억 장치(1210) 간의 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함할 수 있다.
메모리 컨트롤러(1220)는 메모리 카드의 전반적인 동작을 제어하는 프로세싱 유닛(1222)을 포함할 수 있다. 또한, 메모리 컨트롤러(1220)는 프로세싱 유닛(1222)의 동작 메모리로써 사용되는 에스램(1221, SRAM)을 포함할 수 있다. 이에 더하여, 메모리 컨트롤러(1220)는 호스트 인터페이스(1223), 메모리 인터페이스(1225)를 더 포함할 수 있다. 호스트 인터페이스(1223)는 메모리 카드(1200)와 호스트(Host)간의 데이터 교환 프로토콜을 구비할 수 있다. 메모리 인터페이스(1225)는 메모리 컨트롤러(1220)와 기억 장치(1210)를 접속시킬 수 있다. 더 나아가서, 메모리 컨트롤러(1220)는 에러 정정 블록(1224, Ecc)를 더 포함할 수 있다. 에러 정정 블록(1224)은 기억 장치(1210)로부터 독출된 데이터의 에러를 검출 및 정정할 수 있다. 도시하지 않았지만, 메모리 카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 롬 장치(ROM device)를 더 포함할 수도 있다. 메모리 카드(1200)는 휴대용 데이터 저장 카드로 사용될 수 있다. 이와는 달리, 메모리 카드(1200)는 컴퓨터시스템의 하드디스크를 대체할 수 있는 고상 디스트(SSD, Solid State Disk)로도 구현될 수 있다.
도 26은 본 발명의 실시예들에 따라 형성된 반도체 장치를 장착한 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
도 26을 참조하면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 플래시 메모리 시스템(1310)이 장착된다. 플래시 메모리 시스템(1310)은 플래시 메모리(1311) 및 메모리 콘트롤러(1312)를 포함할 수 있다. 플래시 메모리(1311)는 본 발명의 실시예들에 따른 반도체 장치를 포함할 수 있다. 정보 처리 시스템(1300)은 플래시 메모리 시스템(1310)과 각각 시스템 버스(1360)에 전기적으로 연결된 모뎀(1320), 중앙처리장치(1330), 램(1340), 유저 인터페이스(1350)를 포함한다. 플래시 메모리 시스템(1310)에는 중앙처리장치(1330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다. 여기서, 상술한 플래시 메모리 시스템(1310)이 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(1300)은 대용량의 데이터를 플래시 메모리 시스템(1310)에 안정적으로 저장할 수 있다. 그리고 신뢰성의 증대에 따라, 플래시 메모리 시스템(1310)은 에러 정정에 소요되는 자원을 절감할 수 있어 고속의 데이터 교환 기능을 정보 처리 시스템(1300)에 제공할 것이다. 도시되지 않았지만, 정보 처리 시스템(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다.

Claims (20)

  1. 기판 상에 수직적으로 적층된 절연 패턴들 및 상기 절연 패턴들 사이에 게재된 게이트 패턴들을 포함하는 적층 구조체;
    상기 적층 구조체를 관통하여 상기 기판과 전기적으로 연결되는 활성 기둥; 및
    상기 적층 구조체와 상기 활성 기둥 사이에 게재되는 전하 저장막을 포함하되,
    상기 전하 저장막은:
    상기 게이트 패턴들과 상기 활성 기둥 사이에 각각 개재되어 서로 이격된 돌출 부분들; 및
    상기 절연 패턴들과 상기 활성 기둥 사이에 각각 개재되어 상기 돌출 부분들을 서로 연결하는 연결 부분들을 갖고,
    상기 돌출 부분들 각각은, 제1 끝단 영역, 제2 끝단 영역, 및 제1 및 제2 끝단 영역들 사이의 중간 영역을 가지며,
    상기 제1 및 제2 끝단 영역들 각각은 상기 중간 영역보다 얇은 두께를 갖고,
    상기 돌출 부분은, 상기 연결 부분에 비해 상기 활성 기둥을 향하여 돌출되는 반도체 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 게이트 패턴들과 상기 전하 저장막 사이에 고립된 형태로 배치되는 제1 블로킹 절연막들; 및
    상기 전하 저장막과 상기 활성 기둥 사이의 터널 절연막을 더 포함하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 제1 블로킹 절연막들 각각은, 수직으로 서로 인접한 상기 절연 패턴들 사이에 게재되는 제1 부분, 및 상기 제1 부분으로부터 수평 방향으로 연장되어 상기 인접한 절연 패턴들 사이로 돌출되는 제2 부분을 포함하는 반도체 장치.
  7. 제 6 항에 있어서,
    일 단면의 관점에서, 상기 제2 부분은 상기 인접한 절연 패턴들과 수평 방향으로 각각 오버랩되는 중첩부들을 포함하는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 중첩부들은 상기 터널 절연막과 접하는 반도체 장치.
  9. 제 5 항에 있어서,
    상기 게이트 패턴들과 상기 제1 블로킹 절연막들 사이에 게재되고, 상기 게이트 패턴들의 상면 및 하면을 덮는 제2 블로킹 절연막들을 더 포함하되,
    상기 제2 블로킹 절연막들은 상기 제1 블로킹 절연막들 보다 높은 유전 상수를 갖는 물질을 포함하는 반도체 장치.
  10. 제 1 항에 있어서,
    상기 활성 기둥은 내부 홀을 가지되,
    상기 반도체 장치는 상기 내부 홀을 채우는 매립 절연 패턴을 더 포함하고,
    상기 매립 절연 패턴은 제1 폭을 가지며 상기 돌출 부분들과 수평 방향으로 오버랩되는 제1 부분, 및 상기 제1 폭보다 큰 제2 폭을 가지며 상기 연결 부분들과 상기 수평 방향으로 오버랩되는 제2 부분을 포함하는 반도체 장치.
  11. 제 1 항에 있어서,
    상기 기판과 상기 활성 기둥 사이에 게재되고, 상기 기판과 접촉하는 하부 반도체 패턴을 더 포함하는 반도체 장치.
  12. 제 1 항에 있어서,
    상기 적층 구조체 아래의 상기 기판 내에 제공되고, 한 쌍의 활성 기둥들을 결합하는 수평 리세스부를 더 포함하고,
    상기 한 쌍의 활성 기둥들은 상기 수평 리세스부를 통하여 서로 연결되는 반도체 장치.
  13. 기판 상에 절연막들 및 희생막들이 교대로 그리고 반복적으로 적층된 박막 구조체를 형성하는 것;
    상기 박막 구조체를 관통하여 상기 기판을 노출하는 수직 홀을 형성하는 것;
    상기 수직 홀 내에 활성 기둥을 형성하는 것; 및
    상기 활성 기둥과 상기 박막 구조체 사이에 데이터 저장막을 형성하는 것을 포함하고,
    상기 데이터 저장막을 형성하는 것은:
    상기 수직 홀에 노출된 상기 희생막들을 산화시켜 제1 예비 블로킹 절연막들을 형성하는 것,
    상기 제1 예비 블로킹 절연막들 상에 전하 저장막을 형성하는 것;
    상기 전하 저장막 상에 터널 절연막을 형성하는 것;
    상기 희생막들을 제거하여 상기 제1 예비 블로킹 절연막들을 노출하는 것; 및
    상기 제1 예비 블로킹 절연막들과 접하는 상기 전하 저장막의 일부를 산화시켜 제2 예비 블로킹 절연막들을 형성하는 것을 포함하되,
    일 단면의 관점에서, 상기 제2 예비 블로킹 절연막들은 상기 절연막들과 상기 전하 저장막 사이로 연장되는 양 단부들을 포함하고,
    상기 전하 저장막은 상기 양 단부들과 인접한 부분에서 폭이 좁아지는 영역을 가지되, 상기 전하 저장막의 내측벽은 상기 양 단부들과 인접한 상기 부분에서 라운드진 형상을 갖는 반도체 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 제1 예비 블로킹 절연막들은 상기 수직 홀 내로 돌출되는 내측벽을 갖고,
    상기 전하 저장막은 상기 내측벽과 접하며, 상기 수직 홀의 측벽을 따라 연장되는 반도체 장치의 제조 방법.
  15. 제 13 항에 있어서,
    상기 희생막들을 산화시키는 것은 제1 산화 공정을 수행하는 것을 포함하고,
    상기 전하 저장막의 일부를 산화시키는 것은 제2 산화 공정을 수행하는 것을 포함하되,
    상기 제1 및 제2 산화 공정들 각각은 라디컬 산화 공정인 반도체 소자의 제조 방법.
  16. 제 15 항에 있어서,
    상기 제1 및 제2 산화 공정들 각각은, 수소 및 산소의 혼합 가스를 이용하되, 750 ~ 950℃의 온도 및 5 ~ 20Torr 의 압력 하에 수행되는 반도체 소자의 제조 방법.
  17. 제 13 항에 있어서,
    상기 양 단부들은 상기 전하 저장막을 관통하여 상기 터널 절연막과 접하는 반도체 소자의 제조 방법.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020150016169A 2015-02-02 2015-02-02 반도체 장치 및 그 제조 방법 KR102321739B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150016169A KR102321739B1 (ko) 2015-02-02 2015-02-02 반도체 장치 및 그 제조 방법
US14/993,485 US9741735B2 (en) 2015-02-02 2016-01-12 Vertical memory devices having charge storage layers with thinned portions
CN201610073151.9A CN105845689B (zh) 2015-02-02 2016-02-02 具有电荷存储层的竖直存储器装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150016169A KR102321739B1 (ko) 2015-02-02 2015-02-02 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160095281A KR20160095281A (ko) 2016-08-11
KR102321739B1 true KR102321739B1 (ko) 2021-11-05

Family

ID=56554667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150016169A KR102321739B1 (ko) 2015-02-02 2015-02-02 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9741735B2 (ko)
KR (1) KR102321739B1 (ko)
CN (1) CN105845689B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9812461B2 (en) * 2015-03-17 2017-11-07 Sandisk Technologies Llc Honeycomb cell structure three-dimensional non-volatile memory device
KR102447489B1 (ko) * 2015-09-02 2022-09-27 삼성전자주식회사 반도체 메모리 소자
US9831125B2 (en) * 2015-12-14 2017-11-28 Toshiba Memory Corporation Method for manufacturing semiconductor device
US10115732B2 (en) * 2016-02-22 2018-10-30 Sandisk Technologies Llc Three dimensional memory device containing discrete silicon nitride charge storage regions
US9773805B1 (en) * 2016-06-20 2017-09-26 Micron Technology, Inc. Integrated structures and methods of forming integrated structures
CN108573976B (zh) * 2017-03-13 2021-10-15 旺宏电子股份有限公司 三维存储器元件及其制造方法
CN107731823A (zh) * 2017-08-23 2018-02-23 长江存储科技有限责任公司 制造三维存储器的后栅工艺
KR102505240B1 (ko) * 2017-11-09 2023-03-06 삼성전자주식회사 3차원 반도체 메모리 장치
CN107968093B (zh) * 2017-11-16 2020-08-25 长江存储科技有限责任公司 一种提高共源极钨墙与钨栅极之间击穿电压的3d nand制备方法
CN107968091A (zh) * 2017-11-16 2018-04-27 长江存储科技有限责任公司 一种共源极钨墙与钨栅极之间高质量间隙层的3d nand制备方法
JP2019169577A (ja) * 2018-03-23 2019-10-03 東芝メモリ株式会社 半導体記憶装置
WO2020019149A1 (en) * 2018-07-24 2020-01-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with corrosion-resistant composite spacer
CN111244100B (zh) 2018-08-16 2022-06-14 长江存储科技有限责任公司 用于形成三维存储器器件中的结构增强型半导体插塞的方法
CN109256391A (zh) * 2018-09-19 2019-01-22 长江存储科技有限责任公司 存储器结构的形成方法
US10700090B1 (en) * 2019-02-18 2020-06-30 Sandisk Technologies Llc Three-dimensional flat NAND memory device having curved memory elements and methods of making the same
US10700078B1 (en) 2019-02-18 2020-06-30 Sandisk Technologies Llc Three-dimensional flat NAND memory device having curved memory elements and methods of making the same
KR20200119958A (ko) * 2019-04-10 2020-10-21 삼성전자주식회사 3차원 반도체 메모리 소자
KR102702088B1 (ko) * 2019-06-18 2024-09-03 삼성전자주식회사 블로킹 배리어 패턴들을 가진 셀 게이트 패턴들을 포함하는 3차원 플래시 메모리 소자 및 그 제조 방법
KR102708558B1 (ko) * 2019-06-20 2024-09-24 삼성전자주식회사 수직형 메모리 장치
US11244954B2 (en) * 2019-08-22 2022-02-08 Micron Technology, Inc. Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
US11081498B2 (en) * 2019-08-22 2021-08-03 Micron Technology, Inc. Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
KR102741561B1 (ko) 2019-11-18 2024-12-13 삼성전자주식회사 반도체 장치
DE102020130975A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelektrische speichervorrichtung und verfahren zum bilden derselben
CN116156868A (zh) * 2021-11-15 2023-05-23 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
US11587949B1 (en) 2021-11-15 2023-02-21 Changxin Memory Technologies, Inc. Method of manufacturing semiconductor structure and semiconductor structure
CN118870798A (zh) * 2023-04-14 2024-10-29 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023586A (ja) 2009-07-16 2011-02-03 Toshiba Corp 半導体記憶装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI380435B (en) 2007-12-27 2012-12-21 Toshiba Kk Semiconductor memory device and method for manufacturing same
KR101498676B1 (ko) 2008-09-30 2015-03-09 삼성전자주식회사 3차원 반도체 장치
KR101502585B1 (ko) 2008-10-09 2015-03-24 삼성전자주식회사 수직형 반도체 장치 및 그 형성 방법
KR20100093350A (ko) * 2009-02-16 2010-08-25 삼성전자주식회사 반도체 소자 및 그 형성방법
KR101585616B1 (ko) * 2009-12-16 2016-01-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101075494B1 (ko) * 2009-12-18 2011-10-21 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
KR20110108770A (ko) 2010-03-29 2011-10-06 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101652829B1 (ko) * 2010-06-03 2016-09-01 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
JP2012146773A (ja) 2011-01-11 2012-08-02 Hitachi Kokusai Electric Inc 不揮発性半導体記憶装置およびその製造方法
JP2012195344A (ja) 2011-03-15 2012-10-11 Toshiba Corp 半導体装置
US8445347B2 (en) 2011-04-11 2013-05-21 Sandisk Technologies Inc. 3D vertical NAND and method of making thereof by front and back side processing
KR20130037063A (ko) 2011-10-05 2013-04-15 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR20130072663A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
US8946808B2 (en) 2012-02-09 2015-02-03 SK Hynix Inc. Semiconductor device and method of manufacturing the same
KR20130092341A (ko) * 2012-02-09 2013-08-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20130116607A (ko) * 2012-04-16 2013-10-24 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR20140022204A (ko) 2012-08-13 2014-02-24 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 제조 방법
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
KR20150130103A (ko) * 2014-05-13 2015-11-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023586A (ja) 2009-07-16 2011-02-03 Toshiba Corp 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
KR20160095281A (ko) 2016-08-11
US9741735B2 (en) 2017-08-22
US20160225786A1 (en) 2016-08-04
CN105845689A (zh) 2016-08-10
CN105845689B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
KR102321739B1 (ko) 반도체 장치 및 그 제조 방법
KR102357992B1 (ko) 반도체 장치
US10608091B2 (en) Semiconductor device and method for manufacturing the same
KR102409748B1 (ko) 반도체 장치 및 그 제조 방법
KR102636463B1 (ko) 반도체 메모리 장치
KR102609348B1 (ko) 반도체 장치 및 그 제조 방법
KR102234799B1 (ko) 반도체 장치
KR102247914B1 (ko) 반도체 장치 및 그 제조방법
KR102154784B1 (ko) 반도체 장치 및 그 제조방법
KR102015578B1 (ko) 불휘발성 메모리 장치 및 그 형성방법
US10229927B2 (en) Semiconductor device and method of manufacturing the semiconductor device
KR102400184B1 (ko) 3차원 반도체 메모리 장치 및 이의 제조 방법
US9257441B2 (en) Semiconductor memory devices and methods of forming the same
KR102571561B1 (ko) 3차원 반도체 소자
US20160148947A1 (en) Memory devices and methods of manufacturing the same
US9786675B2 (en) Non-volatile memory devices including charge storage layers
CN110581135A (zh) 半导体器件及其制造方法
KR102408657B1 (ko) 반도체 장치 및 그 제조 방법
KR20120002832A (ko) 반도체 메모리 소자 및 그의 형성방법
KR20110132865A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR20110035525A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20130027154A (ko) 3차원 반도체 장치 및 그 제조 방법
KR102082321B1 (ko) 반도체 장치 및 그 제조방법
KR20130041628A (ko) 3차원 반도체 기억 소자
CN106663682A (zh) 制造半导体装置的方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150202

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200131

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150202

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210730

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211029

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211101

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee