Nothing Special   »   [go: up one dir, main page]

KR101993043B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR101993043B1
KR101993043B1 KR1020170097486A KR20170097486A KR101993043B1 KR 101993043 B1 KR101993043 B1 KR 101993043B1 KR 1020170097486 A KR1020170097486 A KR 1020170097486A KR 20170097486 A KR20170097486 A KR 20170097486A KR 101993043 B1 KR101993043 B1 KR 101993043B1
Authority
KR
South Korea
Prior art keywords
silicon film
amorphous silicon
film
gas
etching
Prior art date
Application number
KR1020170097486A
Other languages
English (en)
Other versions
KR20180015089A (ko
Inventor
다카히로 미야쿠라
아츠시 모리야
나오하루 나카이소
겐스케 하가
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20180015089A publication Critical patent/KR20180015089A/ko
Application granted granted Critical
Publication of KR101993043B1 publication Critical patent/KR101993043B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/005—Growth of whiskers or needles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/06—Epitaxial-layer growth by reactive sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 기판 상에 형성하는 Si막의 막질을 향상시킨다. 처리실 내의 기판 상에 제1 아몰퍼스 실리콘막을 형성하는 공정과, 처리실 내에서, 제1 아몰퍼스 실리콘막의 아몰퍼스 상태가 유지되는 온도 하에서, 염화수소 가스를 사용하여, 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 상에 실리콘막(Si막)을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1, 2 참조).
일본 특허 공개 제2003-218036호 공보 일본 특허 공개 제2003-218037호 공보
본 발명의 목적은, 기판 상에 형성하는 Si막의 막질을 향상시키는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
처리실 내의 기판 상에 제1 아몰퍼스 실리콘막을 형성하는 공정과,
상기 처리실 내에서, 상기 제1 아몰퍼스 실리콘막의 아몰퍼스 상태가 유지되는 온도 하에서, 염화수소 가스를 사용하여, 상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정,
을 갖는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성하는 Si막의 막질을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 시퀀스에서의 가스 공급의 타이밍 등을 도시하는 도면이다.
도 5의 (a)는 시드 스텝 개시 전의 웨이퍼 표면 구조를, (b)는 시드 스텝 종료 후의 웨이퍼의 표면 구조를, (c)는 제1 성막 스텝 종료 후의 웨이퍼의 표면 구조를, (d)는 에칭 스텝 종료 후의 웨이퍼의 표면 구조를, (e)는 제2 성막 스텝 종료 후의 웨이퍼의 표면 구조를 도시하는 단면도이다.
도 6은 에칭 레이트의 평가 결과를 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서, 도 1 내지 도 3을 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리 로(202)는, 가열 수단(가열 기구)으로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 유지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응 용기(처리 용기)를 구성하는 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(201)이 형성되어 있다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부 측벽을 관통하도록 설치되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 상류측에서부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 상류측에서부터 순서대로 MFC(241c, 241d) 및 밸브(243c, 243d)가 각각 설치되어 있다.
노즐(249a, 249b)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 평면에서 볼 때 원환 형상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 설치되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 형성되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다.
가스 공급관(232a)으로부터는, 제1 원료 가스로서, 실리콘(Si) 및 할로겐 원소를 포함하는 할로실란 원료 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 할로실란 원료란, 할로겐기를 갖는 실란 원료이다. 할로겐기에는, 클로로기, 플루오로기, 브로모기, 요오드기 등이 포함된다. 즉, 할로겐기에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 원소가 포함된다. 할로실란 원료는, 할로겐화물의 일종이라고도 할 수 있다. 할로실란 원료 가스로서는, 예를 들어 디클로로실란(SiH2Cl2, 약칭: DCS) 가스를 사용할 수 있다.
가스 공급관(232a)으로부터는, 도펀트 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 도펀트 가스로서는, 예를 들어 도펀트(불순물)로서의 인(P)을 포함하는 포스핀(PH3, 약칭: PH) 가스를 사용할 수 있다.
가스 공급관(232a)으로부터는, 에칭 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 에칭 가스로서는, 예를 들어 염화수소(HCl) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 제2, 제3 원료 가스로서, Si를 포함하고 할로겐 원소 비함유의 수소화 규소 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 수소화 규소 가스로서는, 예를 들어 모노실란(SiH4, 약칭: MS) 가스나 디실란(Si2H6, 약칭: DS) 가스를 사용할 수 있다.
가스 공급관(232c, 232d)으로부터는, 수소(H) 함유 가스로서의 수소(H2) 가스, 불활성 가스로서의 질소(N2) 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다.
주로, 가스 공급관(232a, 232b), MFC(241a, 241b), 밸브(243a, 243b)에 의해, 원료 가스를 공급하는 제1 공급계가 구성된다. 주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 에칭 가스를 공급하는 제2 공급계, 및 도펀트 가스를 공급하는 제3 공급계가 각각 구성된다. 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 수소 함유 가스를 공급하는 제4 공급계, 및 불활성 가스 공급계가 각각 구성된다.
상술한 각종 공급계 중 어느 하나, 또는, 모든 공급계는, 밸브(243a 내지 243d)나 MFC(241a 내지 241d) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232d) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232d) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243d)의 개폐 동작이나 MFC(241a 내지 241d)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는, 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232d) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 공급 시스템의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하도록 구성되어 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해, 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 설치되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외에 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어진다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어지는 단열판(218)이 수평 자세로 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히, 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히, 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, 하드 디스크 등의 자기 디스크, CD 등의 광디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히, 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 실리콘막(Si막)을 형성하는 시퀀스 예에 대해서, 도 4, 도 5의 (a) 내지 도 5의 (e)를 사용해서 설명한다. 도 4에서는, 편의상, N2 가스의 공급 타이밍의 도시를 생략하고 있다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 성막 시퀀스에서는, 처리실(201) 내의 웨이퍼(200) 상에 제1 아몰퍼스 Si막을 형성하는 제1 성막 스텝과, 처리실(201) 내에서, 제1 아몰퍼스 Si막의 아몰퍼스 상태가 유지되는 온도 하에서, HCl 가스를 사용하여, 제1 아몰퍼스 Si막의 일부를 에칭하는 에칭 스텝을 실시하고, 또한 그 후, 처리실(201) 내에서, 일부가 에칭된 제1 아몰퍼스 Si막 상에 제2 아몰퍼스 Si막을 형성하는 제2 성막 스텝을 실시한다.
또한, 상술한 성막 시퀀스에서는, 제1, 제2 아몰퍼스 Si막의 형성을, 각각, 처리실(201) 내의 웨이퍼(200)에 대하여 MS 가스 및 PH 가스를 공급함으로써 행한다. 또한, 상술한 성막 시퀀스에서는, 제1 성막 스텝의 실시 전에, 처리실(201) 내의 웨이퍼(200)에 대하여 DCS 가스와 DS 가스를 교대로 공급하는 시드 스텝을 실시한다. 또한, 상술한 성막 시퀀스에서는, 에칭 스텝을 행하기 전, 및 행한 후에, 웨이퍼(200)에 대하여 H2 가스를 공급하는 수소 퍼지 스텝(제1, 제2 수소 퍼지 스텝)을 각각 실시한다.
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220)을 개재해서 반응관(203)의 하단을 시일한 상태가 된다.
웨이퍼(200)로서는, 예를 들어 단결정 Si에 의해 구성된 Si 기판, 또는 표면에 단결정 Si막이 형성된 기판을 사용할 수 있다. 도 5의 (a)에 도시한 바와 같이, 웨이퍼(200)의 표면에는 오목부가 형성되어 있고, 오목부의 저부는 단결정 Si에 의해 구성되고, 오목부의 측부 및 상부는 실리콘 산화막(SiO막) 등의 절연막(200a)에 의해 구성되어 있다. 웨이퍼(200)의 표면은, 단결정 Si와 절연막(200a)이 각각 노출된 상태로 되어 있다.
웨이퍼(200)를 처리실(201) 내에 반입하기 전, 웨이퍼(200)의 표면은 불화 수소(HF) 등에 의해 미리 세정된다. 단, 세정 처리 후, 처리실(201) 내에 반입할 때까지의 동안에, 웨이퍼(200)의 표면은 일시적으로 대기에 노출된다. 그 때문에, 처리실(201) 내에 반입되는 웨이퍼(200)의 표면의 적어도 일부에는, 자연 산화막(SiO막)이 형성된다. 자연 산화막은, 오목부의 저부, 즉, 노출된 단결정 Si의 일부를 성기게(아일랜드 형상으로) 덮도록 형성되는 경우도 있고, 또한 노출된 단결정 Si의 전역을 연속적으로(비 아일랜드 형상으로) 덮도록 형성되는 경우도 있다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 처리실(201) 내가 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록, 히터(207)에 의해 처리실(201) 내가 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 가열, 웨이퍼(200)의 회전은, 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(시드 스텝)
그 후, 다음 스텝 1, 2를 순차적으로 실행한다.
[스텝 1]
이 스텝에서는, 웨이퍼(200)에 대하여 DCS 가스를 공급한다. 구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 DCS 가스를 흘린다. DCS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 DCS 가스가 공급된다. 이때 동시에 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 N2 가스를 흘린다. N2 가스는, MFC(241c)에 의해 유량 조정되어, DCS 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 또한, 노즐(249b) 내에의 DCS 가스의 침입을 방지하기 위해서, 밸브(243d)를 개방하여, 가스 공급관(232d) 내에 N2 가스를 흘린다. N2 가스는, 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
웨이퍼(200)에 대하여 전기 음성도가 큰 Cl을 포함하는 DCS 가스를 공급함으로써, 오목부의 저부, 즉, 단결정 Si 상에서는, 자연 산화막에 포함되는 Si-O 결합을 절단하여, 자연 산화막을 제거할 수 있다. 이에 의해, 오목부의 저부에 있어서, Si의 공유 결합의 댕글링 본드(미결합손)를 발생시켜, 에피택셜 성장이 진행되기 쉬운 환경을 마련하는 것이 가능하게 된다. 또한, 오목부의 측부 및 상부, 즉, 절연막(200a) 상에서는, 절연막(200a)의 표면에 포함되는 Si-O 결합을 절단할 수 있다. 이에 의해, 절연막(200a)의 표면에, Si의 미결합손, 즉, Si의 흡착 사이트를 형성할 수 있다.
그 후, 밸브(243a)를 폐쇄하여, DCS 가스의 공급을 정지한다. 이때, APC 밸브(244)는 개방한 채로 두고, 진공 펌프(246)에 의해 처리실(201) 내를 배기한다. 이때, 밸브(243c, 243d)는 개방한 채로 두어, N2 가스의 처리실(201) 내에의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용한다.
[스텝 2]
스텝 1이 종료되면, 웨이퍼(200)에 대하여 DS 가스를 공급한다. 이 스텝에서는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행함으로써, 가스 공급관(232b) 내에 DS 가스를 흘린다. 가스 공급관(232b) 내를 흐른 DS 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
웨이퍼(200)에 대하여 DS 가스를 공급함으로써, 오목부의 저부에서는, 스텝 1에서 형성한 Si의 미결합손에 DS에 포함되는 Si를 결합시켜, Si의 핵(시드)을 형성할 수 있다. 이 성장은, 후술하는 처리 조건 하에서는 에피택셜 성장이 된다. 또한, 오목부의 측부 및 상부에서는, 스텝 1에서 형성한 Si의 흡착 사이트에 DS에 포함되는 Si를 흡착시켜, Si의 시드를 형성할 수 있다. 이 성장은, 후술하는 처리 조건 하에서는 아몰퍼스(비정질) 성장이 된다.
그 후, 밸브(243b)를 폐쇄하여, DS 가스의 공급을 정지한다. 그리고, 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내를 배기한다. 이때, N2 가스의 처리실(201) 내에의 공급을 유지한다. N2 가스는, 퍼지 가스로서 작용한다.
[소정 횟수 실시]
상술한 스텝 1, 2를 교대로 행하는 사이클을 소정 횟수(n회(n은 1 이상의 정수)) 행한다. 이에 의해, 도 5의 (b)에 도시한 바와 같이, 오목부의 저부에서는 시드층(200e)을, 오목부의 측부 및 상부에서는 시드층(200f)을 각각 형성할 수 있다. 시드층(200e)은, 하지의 결정성을 계승한 단결정 Si(에피택셜 Si)로 이루어지고, 오목부의 저부를 치밀하게 덮는 연속층이 된다. 시드층(200f)은, 아몰퍼스 Si로 이루어지고, 오목부의 측부 및 상부를 치밀하게 덮는 연속층이 된다.
이하, 시드 스텝의 처리 조건에 대해서 예시한다. 이하에 나타내는 조건은, 시드층(200e)을 에피택셜 성장시키고, 시드층(200f)을 아몰퍼스 성장시키는 것이 가능한 조건이기도 하다.
DCS 가스, DS 가스의 공급 유량은, 각각, 예를 들어 10 내지 1,000sccm의 범위 내의 유량으로 한다. DCS 가스, DS 가스의 공급 시간은, 각각, 예를 들어 0.5 내지 10분의 범위 내의 시간으로 한다. 각 가스 공급관으로부터 공급하는 N2 가스의 공급 유량은, 각각, 예를 들어 100 내지 10,000sccm의 범위 내의 유량으로 한다.
웨이퍼(200)의 온도(시딩 온도)는, 예를 들어 350 내지 450℃의 범위 내의 온도로 한다. 처리실(201) 내의 압력(시딩 압력)은, 예를 들어 1 내지 1,000Pa의 범위 내의 압력으로 한다.
시딩 온도가 350℃ 미만이 되거나, 시딩 압력이 1Pa 미만으로 되거나 하면, 상술한 DCS 가스, DS 가스의 작용이 불충분해져, 시드층(200e, 200f)의 형성이 곤란해지는 경우가 있다. 시딩 온도를 350℃ 이상의 온도로 하거나, 시딩 압력을 1Pa 이상의 압력으로 하거나 함으로써, 시드층(200e, 200f)의 형성이 가능하게 된다.
시딩 온도가 450℃를 초과하거나, 시딩 압력이 1,000Pa을 초과하거나 하면, 오목부의 저부에서는, 자연 산화막이 제거되기 전에 DCS에 포함되는 Si가 퇴적되어, 아몰퍼스 성장이 진행되는 경우가 있다. 또한, 오목부의 측부 및 상부에서는, DCS에 의한 Si-O 결합의 절단이 진행되기 어려워져, 시드층(200f)의 형성이 곤란해지는 경우가 있다. 시딩 온도를 450℃ 이하의 온도로 하거나, 시딩 압력을 1,000Pa 이하의 압력으로 하거나 함으로써, 이들 과제를 해소하는 것이 가능하게 된다.
스텝 1, 2를 교대로 행하는 사이클의 실시 횟수는, 예를 들어 1 내지 20회의 범위 내의 횟수로 한다. 시드층(200e, 200f)의 두께는, 각각, 예를 들어 1 내지 50Å의 범위 내의 두께로 한다.
제1 원료 가스로서는, DCS 가스 외에, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 Cl을 포함하는 클로로실란 원료 가스를 사용할 수 있다.
제2 원료 가스로서는, DS 가스 외에, MS 가스, 트리실란(Si3H8, 약칭: TS) 가스, 테트라실란(Si4H10) 가스, 펜타실란(Si5H12) 가스, 헥사실란(Si6H14) 가스 등의 화학식 SinH2n +2(n은 1 이상의 정수)로 표현되는 수소화 규소 가스를 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
(제1 성막 스텝)
시드 스텝이 종료되면, 웨이퍼(200)의 온도를 성막 온도로 하고, 처리실(201) 내의 압력을 성막 압력으로 한다. 도 4는, 성막 온도를 시딩 온도보다도 높은 온도로 하고, 성막 압력을 시딩 압력과 동등한 압력으로 하는 예를 나타내고 있다. 그 후, 웨이퍼(200)에 대하여 MS 가스, PH 가스를 공급한다. 이 스텝에서는, 밸브(243b 내지 243d)의 개폐 제어를, 상술한 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행함으로써, 가스 공급관(232b) 내에 MS 가스를 흘린다. 가스 공급관(232b) 내를 흐른 MS 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 또한 이때, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 PH 가스를 흘린다. PH 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 MS 가스와 PH 가스가 함께 공급된다.
웨이퍼(200)에 대하여 MS 가스, PH 가스를 공급함으로써, 오목부의 저부에서는, 시드층(200e) 상에 Si막(200g)을 성장시킬 수 있다. 이 성장은, 후술하는 처리 조건 하에서는 에피택셜 성장이 된다. Si막(200g)의 결정 구조는, 시드층(200e)과 마찬가지로, 하지의 결정성을 계승한 단결정이 된다. 또한, 오목부의 측부 및 상부에서는, 시드층(200f) 상에 Si막(200h)을 성장시킬 수 있다. 이 성장은, 후술하는 처리 조건 하에서는 아몰퍼스 성장이 된다. Si막(200h)의 결정 구조는, 시드층(200f)과 마찬가지로, 아몰퍼스가 된다. MS 가스와 함께 PH 가스를 공급함으로써, Si막(200g, 200h) 중에 P 성분을 각각 첨가할 수 있어, 이들 막을, 도프드 Si막으로 할 수 있다.
상술한 처리를 계속함으로써, 도 5의 (c)에 도시한 바와 같이, 오목부의 측부로부터 성장시킨 Si막(200h)에 의해 Si막(200g)의 상부가 덮인다. 이에 의해, Si막(200g)의 에피택셜 성장이 정지한다. 이 상태에서, 오목부 내, 즉, 웨이퍼(200) 상에는, Si막(200g) 상에 Si막(200h)이 적층되어 이루어지는 적층 구조가 형성된다. Si막(200g)은, 웨이퍼(200)와 Si막(200h)과의 사이의 계면에 형성되게 된다.
상술한 처리를 더욱 계속함으로써, 적어도 오목부의 표면측(개구측)은, Si막(200h)에 의해 막힌 상태가 된다. 즉, 오목부의 표면측은, 오목부의 측부 및 상부로부터 오버행하도록 성장한 Si막(200h)에 의해 막힌 상태가 된다. 단, 이 단계에서는, 오목부 내에, 깊이 방향으로 신장되는 비매립 영역(보이드, 심)이 발생해 버리는 경우가 있다. 오목부의 내부가 Si막(200h)에 의해 완전히 매립되기 전에 오목부의 표면측이 막히면, 오목부의 내부에 MS 가스가 도달하지 않게 되어(오목부 내에서의 Si막(200h)의 성장이 정지해서), 오목부의 내부에 보이드를 발생시켜버린다. 보이드는, 오목부의 애스펙트비(오목부의 깊이/오목부의 폭)가 커질수록, 구체적으로는 1 이상, 예를 들어 20 이상, 또한 50 이상이 되면 발생하기 쉬워진다.
오목부의 표면측이 Si막(200h)에 의해 막히면, 밸브(243b, 243a)를 폐쇄하여, 처리실(201) 내에의 MS 가스, PH 가스의 공급을 각각 정지한다. 그리고, 상술한 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내를 배기한다. 이때, N2 가스의 처리실(201) 내에의 공급을 유지한다. N2 가스는, 퍼지 가스로서 작용한다. MS 가스, PH 가스의 공급 정지는, 오목부의 표면측이 Si막(200h)에 의해 완전히 막힌 상태로 되기 전에 정지해도 되고, 완전히 막힌 상태로 된 후에 정지해도 된다.
이하, 제1 성막 스텝의 처리 조건에 대해서 예시한다. 이하에 나타내는 조건은, Si막(200g)을 에피택셜 성장시키고, Si막(200h)을 아몰퍼스 성장시키는 것이 가능한 조건이기도 하다.
MS 가스의 공급 유량은, 예를 들어 10 내지 2,000sccm의 범위 내의 유량으로 한다. PH 가스의 공급 유량은, Si막(200g, 200h) 중의 P 농도가 예를 들어 1.0×1021 내지 1.0×1022atoms/cm3의 범위 내의 농도가 되는 유량이며, 예를 들어 1 내지 1,000sccm의 범위 내의 유량으로 한다. MS 가스, PH 가스의 공급 시간은, 각각, 예를 들어 20 내지 400분의 범위 내의 시간으로 한다. 각 가스 공급관으로부터 공급하는 N2 가스의 공급 유량은, 각각, 예를 들어 100 내지 10,000sccm의 범위 내의 유량으로 한다.
웨이퍼(200)의 온도(성막 온도)는, 예를 들어 450 내지 550℃의 범위 내의 온도로 한다. 처리실(201) 내의 압력(성막 압력)은, 예를 들어 1 내지 900Pa의 범위 내의 압력으로 한다.
성막 온도가 450℃ 미만이 되거나, 성막 압력이 1Pa 미만으로 되거나 하면, MS가 분해하기 어려워져, Si막(200g, 200h)의 형성이 곤란해지는 경우가 있다. 성막 온도를 450℃ 이상의 온도로 하거나, 성막 압력을 1Pa 이상의 압력으로 하거나 함으로써, MS의 분해를 재촉할 수 있어, Si막(200g, 200h)의 형성을 실용적인 레이트로 진행시키는 것이 가능하게 된다.
성막 온도가 550℃를 초과하거나, 성막 압력이 900Pa을 초과하거나 하면, MS의 분해의 거동이 격렬하게 되어, Si막(200g, 200h)의 막 두께 균일성이나 단차 피복성이 악화하는 경우가 있다. 처리실(201) 내에서 발생하는 파티클의 양이 증가하여, 성막 처리의 품질을 저하시키는 경우도 있다. 성막 온도를 550℃ 이하의 온도로 하거나, 성막 압력을 900Pa 이하의 압력으로 하거나 함으로써, MS 가스의 분해의 거동을 완화시켜, 이들 과제를 회피하는 것이 가능하게 된다.
제3 원료 가스로서는, MS 가스 외에, 상술한 수소화 규소 가스나 클로로실란 원료 가스를 사용할 수 있다. Si막(200g, 200h) 중에의 Cl의 잔류를 피하기 위해서는, 제3 원료 가스로서 수소화 규소 가스를 사용하는 것이 바람직하고, Si막(200g, 200h)의 성막 레이트를 높이기 위해서는, 제3 원료 가스로서 클로로실란 원료 가스를 사용하는 것이 바람직하다.
도펀트 가스로서는, PH 가스 외에, 아르신(AsH3) 가스 등의 P나 비소(As)를 포함하는 가스, 즉, 도펀트로서 제15족 원소를 포함하는 가스를 사용할 수 있다. 또한, 도펀트 가스로서는, 디보란(B2H6) 가스, 트리클로로보란(BCl3) 가스 등의 붕소(B)를 포함하는 가스, 즉, 도펀트로서 제13족 원소를 포함하는 가스를 사용할 수도 있다.
불활성 가스로서는, N2 가스 외에, 상술한 희가스를 사용할 수 있다.
(제1 수소 퍼지 스텝)
제1 성막 스텝이 종료되면, 웨이퍼(200)에 대하여 H2 가스를 공급한다. 이 스텝에서는, 밸브(243c, 243d)를 개방하여, 가스 공급관(232c, 232d) 내에 H2 가스를 흘린다. H2 가스는, MFC(241c, 241d)에 의해 유량 조정되어, 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 H2 가스가 공급된다. 웨이퍼(200)에 대하여 H2 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 Si막(200h)의 표면을 수소 종단하여, 표면 전역을 청정화시키는 것이 가능하게 된다.
그 후, 밸브(243c, 243d)를 폐쇄하여, 처리실(201) 내에의 H2 가스의 공급을 정지한다. 이때, APC 밸브(244)는 개방한 채로 두고, 진공 펌프(246)에 의해 처리실(201) 내를 배기한다. 이때, N2 가스를 처리실(201) 내에 공급하도록 해도 된다. N2 가스는 퍼지 가스로서 작용한다.
각 가스 공급관으로부터 공급하는 H2 가스의 공급 유량은, 각각, 예를 들어 500 내지 3,000sccm의 범위 내의 유량으로 한다. H2 가스의 공급 시간은 30 내지 120분의 범위 내의 시간으로 한다. 웨이퍼(200)의 온도(제1 수소 퍼지 온도)는, 상술한 성막 온도와 마찬가지의 온도이며, 예를 들어 450 내지 550℃의 범위 내의 온도로 한다. 처리실(201) 내의 압력(제1 수소 퍼지 압력)은, 예를 들어 500 내지 2,000Pa의 범위 내의 압력으로 한다.
(에칭 스텝)
제1 수소 퍼지 스텝이 종료되면, 웨이퍼(200)에 대하여 HCl 가스를 공급한다. 이 스텝에서는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 HCl 가스를 흘린다. HCl 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 HCl 가스가 공급된다. 밸브(243c, 243d)는 폐쇄해 두고, 처리실(201) 내에의 N2 가스의 공급은 불실시로 한다.
웨이퍼(200)에 대하여 HCl 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 Si막(200h)의 일부를 에칭하는 것이 가능하게 된다. Si막(200h) 중, 오목부의 표면측을 막는 부분을 제거함으로써, 그 아래에 형성되어 있던 보이드의 상부가 개구되어, 보이드가 노출된 상태로 된다. 이 상태에서 에칭 처리를 소정 시간 계속함으로써, 보이드의 내벽(측벽이나 저부)을 구성하는 Si막(200h)을 더 에칭하는 것이 가능하게 되어, 그 개구를 확장하는 것이 가능하게 된다. 보이드의 내부에의 HCl 가스의 공급량은, 표면측으로부터 저부측을 향함에 따라서 서서히 적어진다. 그 때문에, 보이드의 종단면 형상은, 도 5의 (d)에 도시한 바와 같이, 저부측으로부터 표면측을 향함에 따라서 개구 폭이 점차 커지는 V자 형상 또는 역 사다리꼴 형상이 된다. 노출된 보이드를 이러한 형상으로 정형함으로써, 후술하는 제2 성막 스텝에서, 노출된 보이드의 내부에의 MS 가스의 공급을 재촉하는 것이 가능하게 된다. 결과로서, 오목부의 내부를, Si막에 의해 완전히, 즉, 보이드-프리의 상태가 되도록 매립하는 것이 가능하게 된다. 또한, 이 에칭 처리는, 어디까지나, Si막(200h)에 의해 덮인 Si막(200g)이 노출되지 않는 범위 내에서, 즉, 하지의 Si막(200g)을 에칭하지 않는 범위 내에서 행할 필요가 있다. 즉, 에칭 처리의 종료 시점에서, 보이드의 내벽에는 아몰퍼스 Si만이 노출되어 있고, 단결정 Si(에피택셜 Si)가 노출되지 않은 상태로 되도록, 에칭 처리의 종점을 제어할 필요가 있다.
그 후, 밸브(243a)를 폐쇄하여, 처리실(201) 내에의 HCl 가스의 공급을 정지한다. 이때, APC 밸브(244)는 개방한 채로 두고, 진공 펌프(246)에 의해 처리실(201) 내를 배기한다. 이때, N2 가스를 처리실(201) 내에 공급하도록 해도 된다. N2 가스는 퍼지 가스로서 작용한다.
이하, 에칭 스텝의 처리 조건에 대해서 예시한다. 이하에 나타내는 조건은, 웨이퍼(200) 상에 형성된 Si막(200h)의 아몰퍼스 상태가 유지되는 조건, 즉, Si막(200h)의 결정화가 방지되는 조건이기도 하다. 즉, 이하에 나타내는 조건은, Si막(200h)이 폴리화(다결정화)하지 않는 조건이며, 에피택셜화(단결정화)하지 않는 조건이기도 하다. 또한, 이하에 나타내는 조건은, Si막(200h)의 에칭량의 면내 균일성이 유지되는 조건, 즉, Si막(200h)의 에칭량이 면내 전역에 걸쳐 균일해지는 조건이기도 하다.
HCl 가스의 공급 유량은, 예를 들어 100 내지 10,000sccm의 범위 내의 유량으로 한다. HCl 가스의 공급 시간은, 예를 들어 10 내지 60분의 범위 내의 시간으로 한다.
웨이퍼(200)의 온도(에칭 온도)는, 상술한 성막 온도와 마찬가지의 온도이며, 예를 들어 450 내지 550℃의 범위 내의 온도로 한다. 처리실(201) 내의 압력(에칭 압력)은, 상술한 성막 압력보다도 높은 압력이며, 예를 들어 1,000 내지 50,000Pa, 바람직하게는 10,000 내지 40,000Pa, 보다 바람직하게는 20,000 내지 30,000Pa의 범위 내의 압력으로 한다.
상술한 에칭 온도 하에서, 에칭 압력이 1,000Pa 미만으로 되면, 에칭 처리의 진행이 곤란해지거나, 에칭량의 면내 균일성이 저하되거나 하는 경우가 있다. 상술한 에칭 온도 하에서, 에칭 압력을 1,000Pa 이상의 압력으로 함으로써, 에칭 처리를 실용적인 레이트로 진행시켜, 에칭량의 면내 균일성을 높이는 것이 가능하게 된다. 에칭 압력을 10,000Pa 이상의 압력으로 함으로써, 에칭 레이트를 확실하게 증가시켜, 에칭량의 면내 균일성을 더욱 높이는 것이 가능하게 된다. 에칭 압력을 20,000Pa 이상의 압력으로 함으로써, 이들 효과를 보다 확실하게 얻는 것이 가능하게 된다.
상술한 에칭 온도 하에서, 에칭 압력이 50,000Pa을 초과하면, 에칭 처리가 과잉으로 진행되어, 상술한 보이드 정형 시의 형상 제어나, 에칭 처리의 종점 제어를 실현하는 것이 곤란해지는 경우가 있다. 상술한 에칭 온도 하에서, 에칭 압력을 50,000Pa 이하의 압력으로 함으로써, 이들 과제를 해소하는 것이 가능하게 된다. 에칭 압력을 40,000Pa 이하의 압력으로 함으로써, 이들 과제를 확실하게 해소하는 것이 가능하게 된다. 에칭 압력을 30,000Pa 이하의 압력으로 함으로써, 이들 과제를 보다 확실하게 해소하는 것이 가능하게 된다.
(제2 수소 퍼지 스텝)
에칭 스텝이 종료되면, 제1 수소 퍼지 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 H2 가스를 공급한다. 이에 의해, 처리실(201) 내에 잔류하는 Cl을 처리실(201) 내로부터 배제할 수 있다. 그 후, 제1 수소 퍼지 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내를 배기한다. 이때, N2 가스를 처리실(201) 내에 공급하도록 해도 된다. N2 가스는 퍼지 가스로서 작용한다. H2 가스의 공급 시간은 10 내지 60분의 범위 내의 시간으로 한다. 다른 처리 조건은, 제1 수소 퍼지 스텝의 처리 조건과 마찬가지로 한다.
(제2 성막 스텝)
제2 수소 퍼지 스텝이 종료되면, 제1 성막 스텝과 마찬가지의 처리 수순에 의해, 웨이퍼(200)에 대하여 MS 가스, PH 가스를 공급한다. MS 가스, PH 가스의 공급 시간은, 각각, 예를 들어 10 내지 300분의 범위 내의 시간으로 한다. 다른 처리 조건은, 제1 성막 스텝의 처리 조건과 마찬가지로 한다.
웨이퍼(200)에 대하여 MS 가스, PH 가스를 공급함으로써, 도 5의 (e)에 도시한 바와 같이, 웨이퍼(200) 상, 즉, 에칭 처리 후의 Si막(200h)의 표면 상에, Si막(200i)을 성장시키는 것이 가능하게 된다. Si막(200i)도, Si막(200h)과 마찬가지로, P가 도핑된 도프드 Si막이 된다. 상술한 바와 같이, 제2 성막 스텝의 처리 조건은, 가스의 공급 시간을 제외하고 제1 성막 스텝의 처리 조건과 마찬가지이다. 또한, 개구가 확장된 보이드의 내벽에는, 에피택셜 Si가 노출되어 있지 않고, 아몰퍼스 Si만이 노출된 상태로 되어 있다. 따라서, Si막(200i)의 성장은, Si막(200h)의 성장 시와 마찬가지로, 아몰퍼스 성장이 된다. Si막(200h)의 표면은, 아몰퍼스 상태의 Si막(200i)에 의해 덮인다. 또한, 보이드의 내부는, 아몰퍼스 상태의 Si막(200i)에 의해, 보이드-프리의 상태로 완전히 매립된다.
그 후, 밸브(243a, 243b)를 폐쇄하여, 처리실(201) 내에의 MS 가스, PH 가스의 공급을 각각 정지한다. 그리고, 상술한 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내를 배기한다. 이때, N2 가스의 처리실(201) 내에의 공급을 유지한다. N2 가스는, 퍼지 가스로서 작용한다.
(애프터 퍼지 및 대기압 복귀)
제2 성막 스텝이 종료되면, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용한다. 이에 의해, 처리실(201) 내가 불활성 가스로 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되고, 반응관(203)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출된다(보트 언로드). 처리가 끝난 웨이퍼(200)는, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 에칭 가스로서 HCl 가스를 사용함으로써, 에칭 온도를, 성막 온도와 마찬가지의 온도(450 내지 550℃의 범위 내의 온도)로 설정해도, Si막(200h)의 에칭 처리를 진행시키는 것이 가능하게 된다. 이에 의해, 기판 처리의 생산성을 향상시키는 것이 가능하게 된다.
왜냐하면, 에칭 가스로서 염소(Cl2) 가스를 사용하는 경우, Si막(200h)을 에칭하기 위해서는, 에칭 온도를 예를 들어 350℃ 정도의 온도로 설정할 필요가 있다. 이 경우, 제1 성막 스텝과 에칭 스텝과의 사이에, 처리실(201) 내의 온도를 100℃ 이상 저하시켜 그 온도가 안정화될 때까지 대기하는 강온 스텝을 마련할 필요가 있다. 또한, 에칭 스텝과 제2 성막 스텝과의 사이에, 처리실(201) 내의 온도를 100℃ 이상 상승시켜 그 온도가 안정될 때까지 대기하는 승온 스텝을 마련할 필요가 있다.
이에 반해, 본 실시 형태에서는, 제1 성막 스텝부터 제2 성막 스텝에 이르는 일련의 스텝을 마찬가지의 온도 하에서 실시할 수 있기 때문에, 그것들의 스텝의 사이에 강온 스텝이나 승온 스텝을 마련할 필요가 없다. 이에 의해, 기판 처리의 수순을 간소화시키거나, 기판 처리에 요하는 합계 시간을 단축시키거나 할 수 있어, 기판 처리의 생산성을 향상시키는 것이 가능하게 된다.
(b) 에칭 처리를, Si막(200h)의 아몰퍼스 상태가 유지되는 온도 하에서 행함으로써, Si막(200h)의 에칭 레이트가 높은 상태를 유지하는 것이 가능하게 된다.
왜냐하면, 에칭 처리를, 상술한 에칭 온도보다도 높은 온도(550℃를 초과하는 온도이며, 예를 들어 800 내지 1300℃의 범위 내의 온도) 하에서 행하는 경우, Si막(200h)이 결정화함, 즉, Si막(200h)의 결정 상태가 바뀜으로써, 에칭 레이트가 저하되는 경우가 있다. 또한, Si막(200h)의 일부가 국소적으로 결정화한 경우, 결정화한 부분의 에칭 레이트가 다른 부분보다도 저하되어, 에칭 후의 Si막(200h)의 표면에 요철이 형성되는 경우도 있다. 결과로서, 웨이퍼(200) 상에 최종적으로 형성되는 Si막(Si막(200h)이나 Si막(200i)을 포함하는 적층막)의 표면 조도가 악화, 즉, 막의 표면 평활도가 저하되는 경우가 있다.
이에 반해, 본 실시 형태에서는, Si막(200h)의 아몰퍼스 상태가 유지되는 온도 하, 즉, Si막(200h)의 결정 상태를 변화시키지 않는 저온 하에서 에칭 처리를 행하므로, 에칭 레이트가 높은 상태를 유지하는 것이 가능하게 된다. 또한, 최종적으로 형성되는 Si막의 면내 막 두께 균일성을 향상시켜, 표면 조도를 양호한 상태 그대로 유지하는 것이 가능하게 된다.
(c) 에칭 처리를, 성막 압력보다도 높은 압력, 구체적으로는, 1,000 내지 50,000Pa, 바람직하게는 10,000 내지 40,000Pa, 보다 바람직하게는 20,000 내지 30,000Pa의 범위 내의 압력 하에서 행함으로써, Si막(200h)의 에칭을 효율적으로 진행시키는 것이 가능하게 된다. 또한, 에칭량의 면내 균일성을 유지할 수 있어, 최종적으로 형성되는 Si막의 면내 막 두께 균일성을 향상시켜, 표면 조도를 양호한 상태 그대로 유지하는 것이 가능하게 된다.
(d) Si막(200h) 중에 P를 도핑하고, 그 농도를 예를 들어 1.0×1021 내지 1.0×1022atoms/cm3의 범위 내의 농도로 함으로써, HCl 가스를 사용한 Si막(200h)의 에칭 레이트를 높이는 것이 가능하게 된다. 이에 의해, 기판 처리에 요하는 합계 시간을 단축시켜, 기판 처리의 생산성을 향상시키는 것이 가능하게 된다.
(e) 에칭 스텝을, 하지의 Si막(200g)을 에칭하지 않고 행함으로써, 에칭 레이트가 높은 상태를 유지하는 것이 가능하게 된다. 또한, 최종적으로 형성되는 Si막의 면내 막 두께 균일성을 향상시켜, 표면 조도를 양호한 상태 그대로 유지하는 것이 가능하게 된다. 또한, 웨이퍼(200)의 최표면에 있어서, Si막(200g)이 노출되지 않는 상태를 유지할 수 있어, 제2 성막 스텝에서, Si막(200i)을 아몰퍼스 성장시키는 것이 가능하게 된다. 아몰퍼스 성장은 에피택셜 성장보다도 성장 레이트가 크므로, 기판 처리에 요하는 합계 시간을 단축시켜, 기판 처리의 생산성을 향상시키는 것이 가능하게 된다. 또한, 에칭 처리를 행함으로써 형상을 갖춘 오목부 내에, Si막(200i)의 성장 레이트의 상이에 의해 다시 보이드가 발생해버리는 것을 피하는 것도 가능하게 된다.
(f) 에칭 스텝의 실시 전에 제1 수소 퍼지 스텝을 실시함으로써, Si막(200h)의 표면을 청정화시킬 수 있고, 이에 의해, 그 후에 행하는 에칭 처리의 효율을 높이거나, 에칭량의 면내 균일성을 향상시키거나 하는 것이 가능하게 된다. 또한, 에칭 스텝의 실시 후에 제2 수소 퍼지 스텝을 실시함으로써, 처리실(201) 내로부터의 Cl의 제거 효율을 높일 수 있고, 이에 의해, 그 후에 형성하는 Si막(200i)의 막질을 향상시키는 것이 가능하게 된다.
(g) 제1 성막 스텝 전에, DCS 가스와 DS 가스를 교대로 공급하는 시드 스텝을 실시하므로, Si막(200g, 200h)의 성막 처리를 효율적으로 행하거나, 이들의 막의 막질이나 면내 막 두께 균일성을 향상시키거나 하는 것이 가능하게 된다.
(h) 상술한 효과는, 제1 원료 가스로서 DCS 가스 이외의 할로실란 원료 가스를 사용하는 경우나, 제2 원료 가스로서 DS 가스 이외의 수소화 규소 가스를 사용하는 경우나, 제3 원료 가스로서 MS 가스 이외의 수소화 규소 가스를 사용하는 경우나, 도펀트 가스로서 PH 가스 이외의 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태에서의 성막 시퀀스는, 상술한 형태에 한정되지 않고, 이하에 나타내는 변형예와 같이 변경할 수 있다.
(변형예 1)
에칭 스텝의 실시 전에 형성하는 Si막(200h)의 P 농도를, 에칭 스텝의 실시 후에 형성하는 Si막(200i)의 P 농도보다도 높게 해도 된다. 예를 들어, Si막(200h)에서의 P 농도를 3.0×1021 내지 1.0×1022atoms/cm3의 범위 내의 농도로 하고, Si막(200i)에서의 P 농도를 1.0×1021 내지 2.0×1021atoms/cm3의 범위 내의 농도로 해도 된다. 예를 들어, 제1 성막 스텝에서의 PH 가스의 공급 유량을 600 내지 1,000sccm으로 하고, 제2 성막 스텝에서의 PH 가스의 공급 유량을 1 내지 500sccm으로 하거나 하여, 제1 성막 스텝에서의 PH 가스의 공급 유량이나 분압을, 제2 성막 스텝에서의 PH 가스의 공급 유량이나 분압보다도 크게 함으로써, 이것을 실현할 수 있다. 이와 같이, 에칭 대상인 Si막(200h)에서의 P 농도를 충분히, 예를 들어 Si막(200i)에서의 P 농도보다도 높게 함으로써, 상술한 에칭 레이트의 향상 효과를 높이는 것이 가능하게 된다.
(변형예 2)
에칭 스텝의 실시 후에 형성하는 Si막(200i)을, P가 도핑되지 않은 논-도프 Si막으로 해도 된다. 예를 들어, Si막(200h)에서의 P 농도를 1.0×1021 내지 1.0×1022atoms/cm3의 범위 내의 농도로 하고, Si막(200i)을 논-도프 Si막이라 해도 된다. 이와 같이, 에칭 대상인 Si막(200h)에서의 P 농도를 충분히, 예를 들어 Si막(200i)에서의 P 농도보다도 높게 함으로써, 상술한 에칭 레이트의 향상 효과가 마찬가지로 얻어지게 된다.
(변형예 3)
제1 성막 스텝의 도중에 PH 가스의 공급 유량이나 분압을 증가시키거나 해서, Si막(200h) 중, 에칭 대상이 되는 표면측의 부분에서의 P 농도를, 다른 부분(표면보다도 하층측의 부분)에서의 P 농도보다도 높게 하도록 해도 된다. 예를 들어, PH 가스의 공급 유량을 1 내지 500sccm으로 해서 제1 성막 스텝을 개시하고, 제1 성막 스텝의 도중에, PH 가스의 공급 유량을 600 내지 1000sccm으로 변경하거나 함으로써, 이것을 실현할 수 있다. 이와 같이, Si막(200h) 중 에칭 대상이 되는 부분에서의 P 농도를 특히 높게 함으로써, 상술한 에칭 레이트의 향상 효과를 보다 높이는 것이 가능하게 된다.
(변형예 4)
제1 수소 퍼지 스텝 및 제2 수소 퍼지 스텝 중, 어느 하나의 스텝의 실시를 생략해도 된다. 또한, 이들 양쪽의 스텝의 실시를 각각 생략해도 된다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라, 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 방지하면서, 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식의 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식의 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 이러한 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 시퀀스, 처리 조건에서 성막을 행할 수 있고, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
상술한 실시 형태의 방법에 의해 형성한 Si막은, 콘택트 홀의 매립에 의한 콘택트 플러그의 형성 등의 용도에, 적합하게 사용하는 것이 가능하다.
상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 또한, 이때의 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
[실시예]
이하, 상술한 실시 형태나 변형예에서 얻어지는 효과를 뒷받침하는 실험 결과에 대해서 설명한다.
상술한 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스의 시드 스텝, 제1 성막 스텝을 행함으로써, 웨이퍼 상에 Si막을 형성하였다. Si막 내의 P 농도는, 7.0×1020, 1.0×1021, 2.1×1021atoms/cm3로 하였다. 그리고, 도 4에 도시하는 성막 시퀀스의 에칭 스텝을 행함으로써, Si막의 표면을 에칭하였다. 에칭 압력은 20,000, 30,000Pa로 하였다. 다른 처리 조건은, 상술한 실시 형태에 기재된 조건 범위 내의 조건으로 하였다.
도 6은, 에칭 레이트의 평가 결과를 도시하는 도면이다. 도면 중 횡축은 에칭 압력(Pa)을, 종축은 에칭 레이트(Å/min)를 나타내고 있다. 도면 중 ◇, ■, △ 표시는, 각각, P 농도가, 7.0×1020, 1.0×1021, 2.1×1021atoms/cm3인 Si막의 데이터를 나타내고 있다. 도 6에 의하면, 어느 P 농도, 어느 에칭 압력의 경우에든 실용적인 에칭 레이트가 얻어지는 것을 알 수 있다. 또한, P 농도를 높게 할수록, 또한 에칭 압력을 높게 할수록, Si막의 에칭 레이트를 높이는 것이 가능한 것을 알 수 있다.
121 : 컨트롤러(제어부) 200 : 웨이퍼(기판)
200h : Si막(제1 아몰퍼스 실리콘막)
200i : Si막(제2 아몰퍼스 실리콘막)
201 : 처리실

Claims (20)

  1. 처리실 내의 기판 상에 제1 아몰퍼스 실리콘막을 형성하는 공정과,
    상기 처리실 내에서, 상기 제1 아몰퍼스 실리콘막의 아몰퍼스 상태가 유지되는 온도 하에서, 염화수소 가스를 사용하여, 상기 제1 아몰퍼스 실리콘막에 개구를 형성하도록, 상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정과,
    상기 처리실 내에서, 상기 개구를 충전하도록, 일부가 에칭된 상기 제1 아몰퍼스 실리콘막의 위에, 제2 아몰퍼스 실리콘막을 형성하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정에서는, 상기 처리실 내의 압력을, 상기 제1 아몰퍼스 실리콘막을 형성할 때의 상기 처리실 내의 압력보다도 높은 압력으로 하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정에서는, 상기 처리실 내의 압력을, 상기 제1 아몰퍼스 실리콘막의 에칭량의 균일성이 유지되는 압력으로 하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정에서는, 상기 처리실 내의 압력을, 1,000Pa 이상 50,000Pa 이하로 하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정에서는, 상기 처리실 내의 압력을, 10,000Pa 이상 40,000Pa 이하로 하는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정에서는, 상기 처리실 내의 압력을, 20,000Pa 이상 30,000Pa 이하로 하는, 반도체 장치의 제조 방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 제1 아몰퍼스 실리콘막은 도펀트가 도핑된 막인, 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 제1 아몰퍼스 실리콘막 및 상기 제2 아몰퍼스 실리콘막의 각각은 도펀트가 도핑된 막이며, 상기 제1 아몰퍼스 실리콘막에서의 도펀트 농도를, 상기 제2 아몰퍼스 실리콘막에서의 도펀트 농도보다도 높게 하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 제1 아몰퍼스 실리콘막은 도펀트가 도핑된 막이고, 상기 제2 아몰퍼스 실리콘막은 도펀트가 도핑되어 있지 않은 막인, 반도체 장치의 제조 방법.
  11. 제8항에 있어서,
    상기 제1 아몰퍼스 실리콘막에서의 도펀트 농도를, 1.0×1021atoms/cm3 이상, 1.0×1022atoms/cm3 이하로 하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정을 행하기 전에, 상기 처리실 내의 상기 기판에 대하여 수소 함유 가스를 공급하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정을 행한 후에, 상기 처리실 내에 수소 함유 가스를 공급하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    상기 기판의 표면에는 단결정 실리콘과 절연막이 노출되어 있는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서,
    상기 기판의 표면에는 오목부가 형성되어 있고, 상기 오목부의 저부가 단결정 실리콘에 의해 구성되고, 상기 오목부의 측부가 절연막에 의해 구성되어 있는, 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 제1 아몰퍼스 실리콘막을 형성하는 공정에서는, 상기 제1 아몰퍼스 실리콘막과 상기 단결정 실리콘과의 계면에 에피택셜 실리콘막이 형성되고,
    상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정에서는, 상기 에피택셜 실리콘막을 에칭하지 않고, 상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는, 반도체 장치의 제조 방법.
  17. 기판에 대하여 처리가 행하여지는 처리실과,
    상기 처리실 내에 실리콘 함유 가스를 공급하는 제1 공급계와,
    상기 처리실 내에 염화수소 가스를 공급하는 제2 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내의 기판 상에 제1 아몰퍼스 실리콘막을 형성하는 처리와, 상기 처리실 내에서, 상기 제1 아몰퍼스 실리콘막의 아몰퍼스 상태가 유지되는 온도 하에서, 염화수소 가스를 사용하여, 상기 제1 아몰퍼스 실리콘막에 개구를 형성하도록, 상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 처리와, 상기 처리실 내에서, 상기 개구를 충전하도록, 일부가 에칭된 상기 제1 아몰퍼스 실리콘막의 위에, 제2 아몰퍼스 실리콘막을 형성하는 처리를 행하게 하도록, 상기 제1 공급계, 상기 제2 공급계 및 상기 히터를 제어하도록 구성되는 제어부,
    를 포함하는 기판 처리 장치.
  18. 기판 처리 장치의 처리실 내의 기판 상에 제1 아몰퍼스 실리콘막을 형성하는 단계와,
    상기 처리실 내에서, 상기 제1 아몰퍼스 실리콘막의 아몰퍼스 상태가 유지되는 온도 하에서, 염화수소 가스를 사용하여, 상기 제1 아몰퍼스 실리콘막에 개구를 형성하도록, 상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 단계와,
    상기 처리실 내에서, 상기 개구를 충전하도록, 일부가 에칭된 상기 제1 아몰퍼스 실리콘막의 위에, 제2 아몰퍼스 실리콘막을 형성하는 단계
    를 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
  19. 제1항에 있어서,
    상기 제1 아몰퍼스 실리콘막을 형성하는 공정과, 상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정과, 상기 제2 아몰퍼스 실리콘막을 형성하는 공정을 동일 온도 하에서 행하는, 반도체 장치의 제조 방법.
  20. 제1항에 있어서,
    상기 기판의 표면에는, 적어도 단결정 실리콘이 노출되어 있고,
    상기 제1 아몰퍼스 실리콘막을 형성하는 공정에서는, 상기 제1 아몰퍼스 실리콘막과 상기 단결정 실리콘의 계면에 에피택셜 실리콘막이 형성되고,
    상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는 공정에서는, 상기 에피택셜 실리콘막을 에칭하지 않고, 상기 제1 아몰퍼스 실리콘막의 일부를 에칭하는, 반도체 장치의 제조 방법.
KR1020170097486A 2016-08-02 2017-08-01 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR101993043B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-151950 2016-08-02
JP2016151950A JP6606476B2 (ja) 2016-08-02 2016-08-02 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20180015089A KR20180015089A (ko) 2018-02-12
KR101993043B1 true KR101993043B1 (ko) 2019-06-25

Family

ID=61069564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170097486A KR101993043B1 (ko) 2016-08-02 2017-08-01 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (5)

Country Link
US (1) US10262872B2 (ko)
JP (1) JP6606476B2 (ko)
KR (1) KR101993043B1 (ko)
CN (1) CN107680898B (ko)
TW (1) TWI652727B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019129161A (ja) * 2018-01-19 2019-08-01 東京エレクトロン株式会社 基板処理方法と基板処理システム
US10649471B2 (en) * 2018-02-02 2020-05-12 Mks Instruments, Inc. Method and apparatus for pulse gas delivery with isolation valves
JP7319288B2 (ja) * 2018-03-09 2023-08-01 アプライド マテリアルズ インコーポレイテッド Ｐｅｃｖｄによるｓｉギャップ充填の方法
JP7229750B2 (ja) 2018-12-14 2023-02-28 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7203670B2 (ja) * 2019-04-01 2023-01-13 東京エレクトロン株式会社 成膜方法及び成膜装置
CN110571151B (zh) * 2019-09-02 2021-10-26 武汉新芯集成电路制造有限公司 多晶硅层的制作方法、闪存及其制作方法
JP7038770B2 (ja) * 2020-08-12 2022-03-18 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、プログラム
JP7605565B2 (ja) 2021-01-26 2024-12-24 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
JP7626546B2 (ja) * 2021-06-01 2025-02-04 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070287272A1 (en) * 2006-06-07 2007-12-13 Asm America, Inc. Selective epitaxial formation of semiconductor films
US20080138964A1 (en) * 2006-12-12 2008-06-12 Zhiyuan Ye Formation of Epitaxial Layer Containing Silicon and Carbon
US20140273379A1 (en) * 2013-03-14 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of doped film for source and drain regions

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3918565B2 (ja) 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP2003218037A (ja) 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
JP5101059B2 (ja) * 2006-07-28 2012-12-19 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5925704B2 (ja) * 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP2015084400A (ja) * 2013-09-18 2015-04-30 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
JP6306411B2 (ja) 2014-04-17 2018-04-04 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070287272A1 (en) * 2006-06-07 2007-12-13 Asm America, Inc. Selective epitaxial formation of semiconductor films
US20080138964A1 (en) * 2006-12-12 2008-06-12 Zhiyuan Ye Formation of Epitaxial Layer Containing Silicon and Carbon
US20140273379A1 (en) * 2013-03-14 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of doped film for source and drain regions

Also Published As

Publication number Publication date
JP2018022743A (ja) 2018-02-08
CN107680898B (zh) 2022-01-25
TW201818454A (zh) 2018-05-16
TWI652727B (zh) 2019-03-01
JP6606476B2 (ja) 2019-11-13
CN107680898A (zh) 2018-02-09
KR20180015089A (ko) 2018-02-12
US10262872B2 (en) 2019-04-16
US20180040475A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
KR101993043B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6585551B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6594768B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102154412B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101822238B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템, 프로그램, 삼차원 플래시 메모리, 다이내믹 랜덤 액세스 메모리 및 반도체 장치
JP6561001B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム
US11164744B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102726911B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102165125B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
WO2022176155A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR20240038582A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
JPWO2019035258A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170801

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181022

Patent event code: PE09021S01D

PN2301 Change of applicant

Patent event date: 20181101

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190320

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190619

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190619

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220518

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240520

Start annual number: 6

End annual number: 6