Nothing Special   »   [go: up one dir, main page]

KR101744625B1 - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR101744625B1
KR101744625B1 KR1020150021607A KR20150021607A KR101744625B1 KR 101744625 B1 KR101744625 B1 KR 101744625B1 KR 1020150021607 A KR1020150021607 A KR 1020150021607A KR 20150021607 A KR20150021607 A KR 20150021607A KR 101744625 B1 KR101744625 B1 KR 101744625B1
Authority
KR
South Korea
Prior art keywords
region
gas
plasma
protective film
etching
Prior art date
Application number
KR1020150021607A
Other languages
English (en)
Other versions
KR20150098197A (ko
Inventor
마주 토무라
히카루 와타나베
타카히코 카토
마사노부 혼다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150098197A publication Critical patent/KR20150098197A/ko
Application granted granted Critical
Publication of KR101744625B1 publication Critical patent/KR101744625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

산화 실리콘으로 구성된 제 1 영역을 질화 실리콘으로 구성된 제 2 영역에 대하여 선택적으로 에칭하는 에칭 방법이 제공된다. 이 에칭 방법은 공정(a)과 공정(b)을 포함한다. 공정(a)에서는, 플루오르카본 가스의 플라즈마에 피처리체가 노출되고, 제 2 영역 상에 제 1 영역 상에 형성되는 보호막보다 두꺼운 보호막이 형성된다. 공정(b)에서는, 플루오르카본 가스의 플라즈마에 의해 제 1 영역이 에칭된다. 공정(a)에서는, 피처리체의 온도가 60 ℃ 이상 250 ℃ 이하의 온도로 설정된다.

Description

에칭 방법{ETCHING METHOD}
본 발명의 실시예는 에칭 방법에 관한 것이다.
반도체 디바이스의 제조에서는, 실리콘 산화막에 콘택트홀을 형성하는 경우가 있다. 또한, 반도체 디바이스의 미세화가 진행되고 있어, 콘택트홀을 형성하는 기술로서 SAC(Self-Aligned Contact) 기술이 이용되도록 되고 있다.
SAC 기술은, 예를 들면 두 개의 게이트 간에 존재하는 실리콘 산화막에 콘택트홀을 형성하는 기술로서 이용되고 있다. 구체적으로, 두 개의 게이트를 덮는 실리콘 질화막이 당해 게이트와 실리콘 산화막의 사이에 형성된다. 이 실리콘 질화막이 에칭 스토퍼층으로서 기능함으로써, 두 개의 게이트 간의 영역에 존재하는 실리콘 산화막에 자기 정합적으로 콘택트홀이 형성된다. 이러한 SAC 기술에서는, 일본특허공개공보 2000-307001호에 기재되어 있는 바와 같이, 실리콘 산화막의 에칭에 플루오르카본 가스의 플라즈마가 이용되는 것이 일반적이다.
일본특허공개공보 2000-307001호
상술한 SAC 기술과 같이, 반도체 디바이스의 제조에서는, 질화 실리콘으로 구성된 영역에 대하여 산화 실리콘으로 구성된 영역을 선택적으로 에칭하는 경우가 있다. 그러나, 플루오르카본 가스의 플라즈마는, 산화 실리콘으로 구성된 영역뿐 아니라, 질화 실리콘으로 구성된 영역도 에칭한다. 예를 들면, 종래의 SAC 기술에서는, 실리콘 산화막의 에칭이 진행되어 실리콘 질화막이 노출될 시, 당해 실리콘 질화막이 깎인다고 하는 현상이 발생할 수 있다.
따라서, 산화 실리콘으로 구성된 영역의 선택적인 에칭에서, 질화 실리콘으로 구성된 영역의 깎임을 억제하는 것이 필요해지고 있다.
일측면에 있어서는, 산화 실리콘으로 구성된 제 1 영역을 질화 실리콘으로 구성된 제 2 영역에 대하여 선택적으로 에칭하는 에칭 방법이 제공된다. 이 에칭 방법은, (a) 제 2 영역 상에, 제 1 영역 상에 형성되는 보호막보다 두꺼운 보호막을 형성하는 공정이며, 상기 제 1 영역 및 상기 제 2 영역을 가지는 피처리체를 플루오르카본 가스의 플라즈마에 상기 피처리체를 노출하는 상기 공정(이하, '공정(a)'이라고 함)과, (b) 제 1 영역을 에칭하는 공정이며, 플루오르카본 가스의 플라즈마에 상기 피처리체를 노출하는 상기 공정(이하, '공정(b)'이라고 함)을 포함한다. 이 에칭 방법에서는, 공정(a)에서 피처리체를 재치(載置)하는 재치대에 공급되는 고주파 바이어스 전력이, 공정(b)에서 재치대에 공급되는 고주파 바이어스 전력보다 작은 전력으로 설정된다. 예를 들면, 공정(a)에서는, 재치대에 고주파 바이어스 전력이 공급되지 않아도 된다. 또한 이 에칭 방법의 공정(a)에서는, 상기 피처리체의 온도가 60 ℃ 이상 250 ℃ 이하의 온도로 설정된다.
60 ℃ 이상 250 ℃ 이하의 온도 환경하에서는, 제 2 영역 상에 형성되는 플루오르카본계의 보호막의 두께는, 제 1 영역 상에 형성되는 상기 보호막의 두께보다 커진다. 또한, 비교적 낮은 바이어스 전력이 공급된 상태에서는, 제 2 영역의 에칭 레이트는 낮아진다. 따라서 상기 에칭 방법에 의하면, 공정(a)에서 두꺼운 보호막을 제 2 영역 상에 형성할 수 있어, 공정(b)에서 선택적으로 제 1 영역을 에칭할 시 제 2 영역의 깎임을 억제하는 것이 가능해진다.
일형태에 있어서는, 제 2 영역은 제 1 영역 내에 매립되어 있어도 된다. 이 형태의 에칭 방법은, (c) 수소, 질소 및 불소를 함유하는 가스의 플라즈마를 생성하고, 제 1 영역을 변질시켜, 변질 영역을 형성하는 공정(이하, '공정(c)'이라고 함)과, (d) 변질 영역을 제거하는 공정(이하, '공정(d)'이라고 함)을 더 포함한다. 이 형태의 에칭 방법에서는, 공정(a) 및 공정(b)은, 공정(c) 및 공정(d)에 의해 제 2 영역이 노출된 후에 행해진다. 이 형태에서는, 공정(c) 및 공정(d)에 의해, 제 1 영역의 산화 실리콘이 규불화 암모늄으로 변질되고, 상기 규불화 암모늄에 의해 구성된 변질 영역이 공정(d)에 의해 제거된다. 이들 공정(c) 및 공정(d)은, 제 1 영역에 대하여 선택적으로 작용하므로, 제 2 영역에 대한 손상을 억제하여 제 2 영역을 노출시키는 것이 가능해진다. 이러한 공정(c) 및 공정(d)의 실행 후, 공정(a) 및 공정(b)을 실행함으로써, 제 2 영역이 노출된 후에도, 상기 제 2 영역의 손상을 억제하면서, 제 1 영역을 에칭하는 것이 가능해진다. 또한 공정(d)에서는, 피처리체가 가열되어도 되고, 혹은 피처리체가 불활성 가스의 플라즈마에 노출되어도 된다.
일형태에 있어서는, 상기 플루오르카본 가스로서 C4F6, C4F8 및 C6F6 중 적어도 일종을 함유하는 가스가 이용되어도 된다. 또한 일형태에 있어서는, 공정(a) 및 공정(b)이 교호로 반복되어도 된다.
다른 일측면에 있어서는, 상술한 에칭 방법의 실시에 이용할 수 있는 플라즈마 처리 장치가 제공된다. 이 플라즈마 처리 장치는 처리 용기, 재치대, 온도 조정 기구, 가스 공급부 및 플라즈마 생성부, 전력 공급부 및 제어부를 구비하고 있다. 재치대는 처리 용기 내에 설치되어 있고, 상기 재치대 상에 피처리체를 재치한다. 온도 조정 기구는 재치대의 온도를 조정한다. 가스 공급부는 처리 용기 내로 수소, 질소 및 불소를 함유하는 제 1 가스, 플루오르카본을 함유하는 제 2 가스, 그리고 플루오르카본을 함유하는 제 3 가스를 공급한다. 플라즈마 생성부는 처리 용기 내로 공급되는 가스를 여기시키기 위한 에너지를 발생한다. 전력 공급부는 재치대에 고주파 바이어스 전력을 공급한다. 제어부는 온도 조정 기구, 가스 공급부, 플라즈마 생성부 및 전력 공급부를 제어한다. 제어부는, 가스 공급부로 제 1 가스를 공급시켜, 플라즈마 생성부에 에너지를 발생시키는 제 1 제어와, 온도 조정 기구에 재치대를 가열시키는 제 2 제어와, 가스 공급부로 제 2 가스를 공급시켜, 플라즈마 생성부에 에너지를 발생시키는 제 3 제어와, 가스 공급부로 제 3 가스를 공급시켜, 플라즈마 생성부에 에너지를 발생시키는 제 4 제어를 실행한다. 제어부는, 제 3 제어에서 재치대에 공급되는 고주파 바이어스 전력이, 제 4 제어에서 재치대에 공급되는 고주파 바이어스 전력보다 작아지도록 전력 공급부를 제어하고, 제 3 제어에서, 재치대의 온도가 60 ℃ 이상 250 ℃ 이하의 온도가 되도록 온도 조정 기구를 제어한다. 이 플라즈마 처리 장치에 의하면, 상술한 공정(a), 공정(b), 공정(c) 및 공정(d)을 단일의 플라즈마 처리 장치를 이용하여 행하는 것이 가능해진다.
또 다른 일측면에 있어서도, 상술한 에칭 방법의 실시에 이용할 수 있는 플라즈마 처리 장치가 제공된다. 이 플라즈마 처리 장치는 처리 용기, 재치대, 온도 조정 기구, 가스 공급부 및 플라즈마 생성부, 전력 공급부 및 제어부를 구비하고 있다. 재치대는 처리 용기 내에 설치되어 있고, 상기 재치대 상에 피처리체를 재치한다. 또한, 온도 조정 기구는 재치대의 온도를 조정한다. 가스 공급부는 처리 용기 내로 수소, 질소 및 불소를 함유하는 제 1 가스, 플루오르카본을 함유하는 제 2 가스, 플루오르카본을 함유하는 제 3 가스 그리고 불활성 가스를 공급한다. 플라즈마 생성부는 처리 용기 내로 공급되는 가스를 여기시키기 위한 에너지를 발생한다. 전력 공급부는 재치대에 고주파 바이어스 전력을 공급한다. 제어부는 온도 조정 기구, 가스 공급부, 플라즈마 생성부 및 전력 공급부를 제어한다. 제어부는, 가스 공급부로 제 1 가스를 공급시켜, 플라즈마 생성부에 에너지를 발생시키는 제 1 제어와, 가스 공급부로 불활성 가스를 공급시켜, 플라즈마 생성부에 에너지를 발생시키는 제 2 제어와, 가스 공급부로 제 2 가스를 공급시켜, 플라즈마 생성부에 에너지를 발생시키는 제 3 제어와, 가스 공급부로 제 3 가스를 공급시켜, 플라즈마 생성부에 에너지를 발생시키는 제 4 제어를 실행한다. 제어부는, 제 3 제어에서 재치대에 공급되는 고주파 바이어스 전력이, 제 4 제어에서 재치대에 공급되는 고주파 바이어스 전력보다 작아지도록 전력 공급부를 제어하고, 제 3 제어에서 재치대의 온도가 60 ℃ 이상 250 ℃ 이하의 온도가 되도록 온도 조정 기구를 제어한다. 이 플라즈마 처리 장치에 의해서도, 상술한 공정(a), 공정(b), 공정(c) 및 공정(d)을 단일의 플라즈마 처리 장치를 이용하여 행하는 것이 가능해진다.
일형태에 있어서, 제 2 가스는 C4F6, C4F8 및 C6F6 중 적어도 일종을 함유해도 된다. 또한 일형태에 있어서는, 제어부는 제 1 제어의 실행 및 제 2 제어의 실행을 교호로 반복한 후, 제 3 제어 및 제 4 제어를 실행해도 된다. 또한, 제어부는 제 3 제어의 실행 및 제 4 제어의 실행을 교호로 반복해도 된다.
이상 설명한 바와 같이, 산화 실리콘으로 구성된 영역의 선택적인 에칭에서, 질화 실리콘으로 구성된 영역의 깎임을 억제할 수 있다.
도 1은 일실시예에 따른 에칭 방법을 나타낸 순서도이다.
도 2는 피처리체의 일례를 도시한 단면도이다.
도 3은 일실시예에 따른 플라즈마 처리 장치를 도시한 도이다.
도 4a ~ 도 4c는 일실시예에 따른 에칭 방법의 각 공정의 실행 후의 상태의 피처리체를 도시한 단면도이다.
도 5a ~ 도 5c는 일실시예에 따른 에칭 방법의 각 공정의 실행 후의 상태의 피처리체를 도시한 단면도이다.
도 6a ~ 도 6c는 일실시예에 따른 에칭 방법의 각 공정의 실행 후의 상태의 피처리체를 도시한 단면도이다.
이하, 도면을 참조하여 다양한 실시예에 대하여 상세히 설명한다. 또한, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 일실시예에 따른 에칭 방법을 나타낸 순서도이다. 도 1에 나타낸 방법(MT)은, 질화 실리콘으로 구성된 제 2 영역에 대하여 산화 실리콘으로 구성된 제 1 영역을 선택적으로 에칭하는 방법이다. 이 방법(MT)은, 일례에서는, 도 2에 도시한 피처리체에 자기 정합적으로 홀을 형성하기 위하여 이용할 수 있다.
도 2에 도시한 일례의 피처리체(이하, '웨이퍼(W)'라고 함)는 하지층(100), 복수의 융기 영역(102), 제 2 영역(104), 제 1 영역(106) 및 마스크(108)를 가지고 있다. 이 웨이퍼(W)는, 예를 들면 핀형 전계 효과 트랜지스터의 제조 중에 얻어지는 생산물일 수 있다.
하지층(100)은, 예를 들면 다결정 실리콘으로 구성될 수 있다. 하지층은, 일례에서 핀 영역이며, 대략 직육면체 형상을 가지고 있다. 복수의 융기 영역(102)은 하지층(100) 상에 형성되어 있고, 서로 대략 평행하게 배열되어 있다. 이들 융기 영역(102)은, 예를 들면 게이트 영역일 수 있다. 제 2 영역(104)은 질화 실리콘으로 구성되어 있고, 융기 영역(102)을 덮도록 형성되어 있다. 또한, 복수의 융기 영역(102)은 제 1 영역(106) 내에 매립되어 있다. 즉, 제 1 영역(106)은 제 2 영역(104)을 개재하여 융기 영역(102)을 덮도록 형성되어 있다. 이 제 1 영역(106)은 산화 실리콘으로 구성되어 있다. 제 1 영역(106) 상에는 마스크(108)가 형성되어 있다. 마스크(108)는 인접하는 융기 영역(102) 간의 상방에서 개구되는 패턴을 가지고 있다. 이 마스크(108)는 유기막으로 구성되어 있다. 또한, 마스크(108)는 포토리소그래피에 의해 작성하는 것이 가능하다.
웨이퍼(W)에 대하여 방법(MT)을 실시하면, 웨이퍼(W)의 제 1 영역(106)을 제 2 영역(104)에 대하여 선택적으로 에칭할 수 있어, 인접하는 융기 영역(102)의 사이의 영역에서 홀을 자기 정합적으로 형성할 수 있다. 형성된 홀은, 인접하는 융기 영역(102)의 사이의 영역을 통하여 하지층(100)의 표면까지 연장된다. 이러한 홀은, 예를 들면 핀 영역의 소스 또는 드레인에 접속하는 콘택트용의 홀이 될 수 있다.
이하, 방법(MT)의 각 공정을 상세하게 설명하기 전에, 당해 방법(MT)의 실시에 이용 가능한 일실시예에 따른 플라즈마 처리 장치에 대하여 설명한다. 도 3은 일실시예에 따른 플라즈마 처리 장치를 도시한 도이다. 도 3에 도시한 플라즈마 처리 장치(10)는 용량 결합형의 플라즈마 처리 장치이다.
플라즈마 처리 장치(10)는 처리 용기(12)를 구비하고 있다. 처리 용기(12)는 대략 원통 형상을 가지고 있고, 그 내부에 처리 공간(S)을 제공하고 있다. 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입 및 반출용의 개구가 형성되어 있다. 이 개구는 게이트 밸브(30)에 의해 개폐 가능하게 되어 있다.
플라즈마 처리 장치(10)는 처리 용기(12) 내에 재치대(14)를 구비하고 있다. 일실시예에서는, 플라즈마 처리 장치(10)는 통 형상 보지부(保持部)(20) 및 통 형상 지지부(22)를 더 구비하고 있다. 통 형상 보지부(20)는 처리 용기(12) 내의 저부로부터 상방으로 연장되어 있고, 재치대(14)를 보지하고 있다. 통 형상 지지부(22)는 처리 용기(12)의 저부로부터 상방으로 연장되어 있고, 통 형상 보지부(20)를 개재하여 재치대(14)를 지지하고 있다.
재치대(14)는 기대(16) 및 정전 척(18)을 가지고 있다. 기대(16)는 대략 원판 형상을 가지고 있고, 도전성을 가지고 있다. 기대(16)는 예를 들면 알루미늄제이며, 하부 전극을 구성하고 있다.
기대(16)에는 고주파 전원(32)이 정합기(34)를 개재하여 전기적으로 접속되어 있다. 일실시예에서는, 고주파 전원(32)은 이온 인입용의 소정의 주파수, 예를 들면 400 kHz ~ 13.56 MHz의 주파수를 가지는 고주파 바이어스 전력을 기대(16)에 공급한다. 이 고주파 전원(32)은 일실시예의 전력 공급부를 구성하고 있다.
기대(16) 상에는 정전 척(18)이 설치되어 있다. 정전 척(18)은 대략 원판 형상의 부재이며, 절연층(18a) 및 급전층(18b)을 가지고 있다. 절연층(18a)은 세라믹 등의 유전체에 의해 형성되는 막이며, 급전층(18b)은 절연층(18a)의 내층으로서 형성된 도전성의 막이다. 급전층(18b)에는 스위치(SW)를 개재하여 직류 전원(56)이 접속되어 있다. 직류 전원(56)으로부터 급전층(18b)에 직류 전압이 부여되면, 쿨롱력이 발생하고, 당해 쿨롱력에 의해 웨이퍼(W)가 정전 척(18) 상에 흡착 보지된다.
또한, 정전 척(18)의 엣지의 외측 및 웨이퍼(W)의 엣지의 외측에는, 이들 정전 척(18) 및 웨이퍼(W)를 둘러싸도록 포커스 링(FR)이 설치되어 있다. 포커스 링(FR)은 예를 들면 실리콘 또는 석영으로 구성될 수 있다.
일실시예에서는, 처리 용기(12)의 측벽과 통 형상 지지부(22)의 사이에는 배기로(24)가 형성되어 있다. 배기로(24)에는 베플판(25)이 설치되어 있다. 또한, 배기로(24)의 저부에는 배기구(26a)가 형성되어 있다. 배기구(26a)는 처리 용기(12)의 저부에 감합된 배기관(26)에 의해 제공되어 있다. 이 배기관(26)에는 배기 장치(28)가 접속되어 있다. 배기 장치(28)는 진공 펌프를 가지고 있고, 처리 용기(12) 내의 처리 공간(S)을 소정의 진공도까지 감압할 수 있다.
또한, 플라즈마 처리 장치(10)는 일실시예에 따른 온도 조정 기구를 더 가지고 있다. 이 온도 조정 기구는 재치대(14)의 온도를 조정함으로써, 당해 재치대(14) 상에 재치되는 웨이퍼의 온도를 제어한다. 이하, 온도 조정 기구에 대하여 구체적으로 설명한다.
기대(16) 내에는 냉매 유로(16p)가 형성되어 있다. 냉매 유로(16p)의 일단에는 입구 배관이 접속되어 있고, 냉매 유로(16p)의 타단에는 출구 배관이 접속되어 있다. 입구 배관 및 출구 배관은 칠러 유닛(17)에 접속되어 있다. 칠러 유닛(17)은 입구 배관을 거쳐 냉매 유로(16p)로 냉매를 공급하고, 당해 냉매 유로(16p)로부터 출구 배관을 거쳐 냉매를 회수한다. 이와 같이 냉매 유로(16p)에 냉매가 순환됨으로써, 재치대(14)의 온도가 조정되고, 당해 재치대(14) 상에 재치되는 웨이퍼의 온도가 조정되도록 되어 있다.
또한, 재치대(14)는 가열 소자인 히터(HT)를 가지고 있다. 히터(HT)는 예를 들면 정전 척(18) 내에 매립되어 있다. 히터(HT)에는 히터 전원(HP)이 접속되어 있다. 히터 전원(HP)으로부터 히터(HT)에 전력이 공급됨으로써, 재치대(14)의 온도가 조정되고, 당해 재치대(14) 상에 재치되는 웨이퍼의 온도가 조정되도록 되어 있다.
일실시예에서는, 플라즈마 처리 장치(10)는 가스 공급 라인(58 및 60) 그리고 전열 가스 공급부(62 및 64)를 더 구비하고 있다. 전열 가스 공급부(62)는 가스 공급 라인(58)에 접속되어 있다. 이 가스 공급 라인(58)은 정전 척(18)의 상면까지 연장되어, 당해 상면의 중앙 부분에서 환상(環狀)으로 연장되어 있다. 전열 가스 공급부(62)는 예를 들면 He 가스와 같은 전열 가스를, 정전 척(18)의 상면과 웨이퍼(W)의 사이로 공급한다. 또한, 전열 가스 공급부(64)는 가스 공급 라인(60)에 접속되어 있다. 가스 공급 라인(60)은 정전 척(18)의 상면까지 연장되어, 당해 상면에서 가스 공급 라인(58)을 둘러싸도록 환상으로 연장되어 있다. 전열 가스 공급부(64)는 예를 들면 He 가스와 같은 전열 가스를 정전 척(18)의 상면과 웨이퍼(W)의 사이로 공급한다.
또한, 플라즈마 처리 장치(10)는 일실시예에 따른 가스 공급부 및 플라즈마 생성부를 더 구비하고 있다. 가스 공급부는 복수의 가스를 처리 용기(12) 내로 공급하는 것이 가능하며, 방법(MT)의 각 공정에서 이용되는 가스를 선택적으로 처리 용기(12) 내로 공급할 수 있다. 또한, 플라즈마 생성부는 처리 용기(12) 내로 공급된 가스를 여기시키기 위한 에너지를 발생하도록 구성되어 있다. 이하, 가스 공급부 및 플라즈마 생성부의 일실시예에 대하여 구체적으로 설명한다.
플라즈마 처리 장치(10)는 샤워 헤드(38)를 구비하고 있다. 샤워 헤드(38)는 재치대(14)의 상방에 설치되어 있고, 처리 공간(S)을 개재하여 당해 재치대(14)와 대면하고 있다. 샤워 헤드(38)는 상부 전극을 구성하고 있고, 전극판(40) 및 전극 지지체(42)를 포함하고 있다.
전극판(40)은 대략 원판 형상을 가지는 도전성의 판이다. 전극판(40)에는 고주파 전원(35)이 정합기(36)를 개재하여 전기적으로 접속되어 있다. 고주파 전원(35)은 플라즈마 생성용의 소정의 고주파수, 예를 들면 40 MHz ~ 100 MHz의 주파수를 가지는 고주파 전력을 전극판(40)에 공급한다. 고주파 전원(35)에 의해 전극판(40)에 고주파 전력이 부여되면, 기대(16)와 전극판(40) 사이의 공간, 즉 처리 공간(S)에는 고주파 전계가 형성되어, 당해 고주파 전계에 의해 가스가 여기된다. 이에 의해, 처리 용기(12) 내에서 플라즈마가 생성된다. 따라서, 기대(16), 샤워 헤드(38) 및 고주파 전원(35)은 일실시예에 따른 플라즈마 생성부를 구성하고 있다.
전극판(40)에는 복수의 가스 토출홀(40h)이 형성되어 있다. 전극판(40)은 전극 지지체(42)에 의해 착탈 가능하게 지지되어 있다. 전극 지지체(42)의 내부에는 버퍼실(42a)이 설치되어 있다. 또한, 전극 지지체(42)에는 복수의 가스 토출홀(40h)에 각각 연속하는 복수의 홀이 형성되어 있고, 당해 복수의 홀은 버퍼실(42a)에 연통하고 있다. 또한, 플라즈마 처리 장치(10)는 가스 공급 기구(44)를 더 구비하고 있고, 버퍼실(42a)의 가스 도입구(42b)에는 가스 공급관(46)을 개재하여 가스 공급 기구(44)가 접속되어 있다.
가스 공급 기구(44)는 방법(MT)의 각 공정에 이용되는 가스를 선택적으로 샤워 헤드(38)로 공급한다. 구체적으로, 가스 공급 기구(44)는 제 1 가스, 제 2 가스, 제 3 가스 및 불활성 가스를 공급할 수 있다. 제 1 가스는 수소, 질소 및 불소를 함유하는 가스이다. 제 2 가스 및 제 3 가스는 플루오르카본을 함유하는 가스이다. 제 1 가스는 예를 들면 H2 가스, N2 가스 및 NF3 가스의 혼합 가스일 수 있다. 또한, 제 1 가스는 Ar 가스와 같은 희가스를 더 포함할 수 있다. 또한, 제 2 가스 및 제 3 가스는 C4F6, C4F8 및 C6F6 중 적어도 일종을 함유하는 가스이다. 또한, 제 2 가스 및 제 3 가스는 Ar 가스와 같은 희가스 및 O2 가스를 더 포함할 수 있다. 또한, 불활성 가스는 Ar 가스와 같은 희가스 또는 N2 가스일 수 있다.
가스 공급 기구(44)는 상술한 복수 종류의 가스의 가스원, 그리고 당해 복수의 가스원의 각각 대응하여 설치된 유량 제어기 및 밸브를 가질 수 있다. 가스 공급 기구(44)는 이들 복수 종류의 가스 중 각 공정에 이용하는 1 이상의 가스를 선택적으로 샤워 헤드(38)로 공급한다. 이에 의해, 가스 공급 기구(44)는 상술한 제 1 가스, 제 2 가스, 제 3 가스 및 불활성 가스를 선택적으로 샤워 헤드(38)로 공급할 수 있다. 샤워 헤드(38)로 공급되는 가스는, 버퍼실(42a) 및 가스 토출홀(40h)을 경유하여 처리 공간(S)으로 공급된다. 따라서, 가스 공급 기구(44) 및 샤워 헤드(38)는 일실시예에 따른 가스 공급부를 구성하고 있다.
일실시예에서는, 처리 용기(12)의 천장부에 환상 또는 동심 형상으로 연장되는 자장 형성 기구(48)가 설치되어 있다. 이 자장 형성 기구(48)는 처리 공간(S)에서의 고주파 방전의 개시(플라즈마 발화)를 용이하게 하여 방전을 안정적으로 유지하도록 기능한다.
또한 일실시예에서는, 플라즈마 처리 장치(10)는 제어부(66)를 더 구비하고 있다. 이 제어부(66)는 칠러 유닛(17), 배기 장치(28), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급 기구(44), 전열 가스 공급부(62 및 64) 그리고 히터 전원(HP)에 접속되어 있다. 제어부(66)는 배기 장치(28), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급 기구(44), 전열 가스 공급부(62 및 64) 그리고 히터 전원(HP)의 각각에 제어 신호를 송출한다. 제어부(66)로부터의 제어 신호에 의해, 칠러 유닛(17)에 의한 냉매의 공급, 배기 장치(28)에 의한 배기, 스위치(SW)의 개폐, 고주파 전원(32)으로부터의 고주파 바이어스 전력의 공급, 정합기(34)의 임피던스 조정, 고주파 전원(35)으로부터의 고주파 전력의 공급, 정합기(36)의 임피던스 조정, 가스 공급 기구(44)에 의한 가스의 공급, 전열 가스 공급부(62 및 64) 각각에 의한 전열 가스의 공급, 히터 전원(HP)으로부터의 전력 공급이 제어된다.
이하, 제어부(66)의 각종 제어와 함께, 방법(MT)의 각 공정에 대하여 상세히 설명한다. 이하, 다시 도 1을 참조한다. 또한, 이하의 설명에서는 도 4a ~ 도 6c를 참조한다. 도 4a ~ 도 6c는 일실시예에 따른 에칭 방법의 각 공정의 실행 후의 상태의 피처리체를 도시한 단면도이다.
도 1에 나타낸 바와 같이, 방법(MT)은 공정(ST1)으로부터 개시한다. 공정(ST1)에서는, 제 1 영역(106)을 변질시킴으로써 변질 영역이 형성된다. 구체적으로, 공정(ST1)에서는, 웨이퍼(W)가 수소, 질소 및 불소를 함유하는 가스의 플라즈마에 노출된다. 공정(ST1)에 이용되는 가스는 상술한 제 1 가스이며, 예를 들면 H2 가스, N2 가스 및 NF3 가스의 혼합 가스일 수 있다. 또한, 제 1 가스는 Ar 가스와 같은 희가스를 포함할 수 있다. 제 1 가스의 플라즈마에 웨이퍼(W)가 노출되면, 제 1 영역(106)을 구성하는 산화 실리콘이 규불화 암모늄으로 변질된다. 이에 의해, 도 4a에 도시한 바와 같이, 제 1 영역(106) 중 적어도 일부가 변질 영역(106a)으로 변질된다.
플라즈마 처리 장치(10)를 이용하여 공정(ST1)을 행할 경우에는, 제어부(66)는 제 1 제어를 실행한다. 구체적으로, 제어부(66)는 제 1 가스를 공급하도록 가스 공급 기구(44)를 제어한다. 또한, 제어부(66)는 제 1 가스를 여기시키기 위하여, 고주파 전력을 샤워 헤드(38)에 공급하도록 고주파 전원(35)을 제어한다.
공정(ST1)에서는, 처리 용기(12) 내의 압력은 예를 들면 400 mTorr ~ 600 mTorr(53.33 Pa ~ 79.99 Pa)의 압력으로 설정된다. 또한, 고주파 전원(35)으로부터 공급되는 고주파 전력은 예를 들면 800 W ~ 1200 W의 사이의 전력으로 설정된다. 또한 공정(ST1)에서는, 고주파 전원(32)으로부터의 고주파 바이어스 전력은 공급되지 않아도 된다. 또한, 제 1 가스 중의 NF3 가스와 H2 가스의 분압은 1 : 2 ~ 1 : 10의 범위내의 분압, 예를 들면 1 : 2.5의 분압으로 제어된다. 또한, 웨이퍼(W)의 온도는 40 ℃이하의 온도, 예를 들면 0 ℃의 온도로 제어된다. 이를 위해, 제어부(66)는 플라즈마 처리 장치(10)의 온도 조정 기구를 제어하여, 재치대(14)의 온도를 조정할 수 있다.
이어서, 방법(MT)에서는 공정(ST2)이 행해진다. 공정(ST2)에서는 변질 영역(106a)이 제거된다. 일례에서는, 공정(ST2)에서 웨이퍼(W)가 가열된다. 다른 일례에서는, 공정(ST2)에서 불활성 가스의 플라즈마에 웨이퍼(W)가 노출된다. 이 공정(ST2)에 의해, 도 4b에 도시한 바와 같이 변질 영역(106a)이 제거된다.
플라즈마 처리 장치(10)를 이용하여 공정(ST2)을 행할 경우에는, 제어부(66)는 제 2 제어를 실행한다. 일례에서, 제어부(66)는 플라즈마 처리 장치(10)의 온도 조정 기구를 제어함으로써, 재치대(14)의 온도를 조정한다. 이에 의해, 웨이퍼(W)를 가열한다. 예를 들면, 웨이퍼(W)는 예를 들면 60 ℃ ~ 250 ℃로 가열된다. 또한, 이 일례의 제 2 제어에서, 처리 용기(12) 내에는 N2 가스와 같은 불활성 가스가 공급되어도 된다.
또한 제 2 제어의 다른 일례에서는, 제어부(66)는 불활성 가스를 공급하도록 가스 공급 기구(44)를 제어한다. 또한, 제어부(66)는 불활성 가스를 여기시키기 위하여, 고주파 전력을 샤워 헤드(38)에 공급하도록 고주파 전원(35)을 제어한다. 또한, 제어부(66)는 고주파 바이어스 전력을 공급하도록 고주파 전원(32)을 제어해도 된다.
상술한 공정(ST1) 및 공정(ST2)은, 제 2 영역(104)이 노출될 때까지, 교호로 소정 횟수(예를 들면 10 회) 실행된다. 방법(MT)에서는, 공정(ST3)에서 공정(ST1) 및 공정(ST2)의 실행 횟수가 정지 조건, 즉 소정 횟수를 초과한다고 하는 조건을 충족시키는지 여부가 판정된다. 이 정지 조건이 충족되지 않을 경우에는, 공정(ST1) 및 공정(ST2)이 다시 반복된다. 한편, 정지 조건이 충족될 경우에는, 공정(ST1) 및 공정(ST2)의 실행이 종료된다. 이와 같이 공정(ST1) 및 공정(ST2)이 교호로 소정 횟수 실행됨으로써, 도 4c에 도시한 바와 같이, 제 1 영역(106)이 부분적으로 제거되어, 제 2 영역(104)이 노출된다. 또한, 공정(ST1) 및 공정(ST2)은 제 1 영역(106)에 대하여 선택적으로 작용하므로, 제 2 영역(104)이 노출된 후에도 제 2 영역(104)의 손상이 억제된다.
이어서, 방법(MT)에서는 공정(ST4)이 행해진다. 공정(ST4)에서는 제 2 영역(104) 및 제 1 영역(106) 상에 보호막이 형성된다. 이 공정(ST4)에서는 제 2 영역(104) 상에 형성되는 보호막의 두께가 제 1 영역(106) 상에 형성되는 보호막의 두께보다 두꺼워지도록 보호막의 형성이 조정된다.
구체적으로, 공정(ST4)에서는, 웨이퍼(W)가 플루오르카본 가스, 즉 플루오르카본을 함유하는 상술한 제 2 가스의 플라즈마에 노출된다. 이 공정(ST4)에서는, 재치대(14)의 기대(16)에 공급되는 고주파 바이어스 전력이, 후술하는 공정(ST5)에서 기대(16)에 공급되는 고주파 바이어스 전력보다 작은 전력이 되도록 조정된다. 예를 들면, 공정(ST4)에서는, 기대(16)에 고주파 바이어스 전력이 공급되지 않는다. 이에 의해, 제 2 영역(104)의 에칭 레이트가 낮아져, 제 2 영역(104)은 실질적으로는 에칭되지 않게 된다.
또한 공정(ST4)에서는, 웨이퍼(W)의 온도가 60 ℃ 이상 250 ℃ 이하의 온도로 설정된다. 이에 의해, 도 5a에 도시한 바와 같이, 플루오르카본계의 보호막(PF)이 제 2 영역(104) 및 제 1 영역(106) 상에 형성되고, 제 1 영역(106) 상의 보호막(PF)의 두께보다 제 2 영역(104) 상의 보호막(PF)의 두께가 두꺼워진다. 또한 250 ℃를 초과하는 온도 영역에서는, 마스크(108)의 글라스 전이 온도가 되고, 또한 당해 온도에서는, 제 1 영역(106)에 형성되는 보호막의 두께와 제 2 영역(104)의 보호막의 두께의 차가 적어진다. 또한 60 ℃보다 낮은 온도에서도, 제 1 영역(106)에 형성되는 보호막의 두께와 제 2 영역(104)의 보호막의 두께의 차가 적어진다.
플라즈마 처리 장치(10)를 이용하여 공정(ST4)을 행할 경우에는, 제어부(66)는 제 3 제어를 실행한다. 구체적으로, 제어부(66)는 제 2 가스를 공급하도록 가스 공급 기구(44)를 제어한다. 또한, 제어부(66)는 샤워 헤드(38)에 고주파 전력이 공급되도록 고주파 전원(35)을 제어한다. 또한, 제어부(66)는 고주파 바이어스 전력이 낮은 전력이 되도록, 예를 들면 고주파 바이어스 전력이 공급되지 않도록 고주파 전원(32)을 제어한다. 또한, 제어부(66)는 플라즈마 처리 장치(10)의 온도 조정 기구를 제어함으로써, 재치대(14)의 온도를 조정한다. 이에 의해, 웨이퍼(W)의 온도를 조정한다.
예를 들면, 공정(ST4)에서는, 처리 용기(12) 내의 압력은 10 mTorr ~ 30 mTorr(1.333 Pa ~ 4 Pa)의 압력으로 설정된다. 또한 공정(ST4)에서는, 고주파 전원(35)으로부터 60 MHz 또한 500 W ~ 2000 W의 고주파 전력이 샤워 헤드(38)에 공급된다. 또한, 제 2 가스 중의 C4F6 가스, Ar 가스, O2 가스의 유량은 각각 15 sccm ~ 25 sccm의 유량, 500 sccm ~ 600 sccm의 유량, 10 sccm ~ 20 sccm의 유량으로 설정된다. 또한, 공정(ST4)의 처리 시간은 10 초 ~ 20 초이다.
이어서, 방법(MT)에서는 공정(ST5)이 행해진다. 공정(ST5)에서는 제 1 영역(106)이 에칭된다. 본 예에서는, 인접하는 융기 영역(102)의 사이에 존재하는 제 1 영역(106)이 에칭된다.
구체적으로, 공정(ST5)에서는 웨이퍼(W)가 플루오르카본 가스, 즉 플루오르카본을 함유하는 상술한 제 3 가스의 플라즈마에 노출된다. 이 공정(ST5)에서는 재치대(14)의 기대(16)에 비교적 높은 고주파 바이어스 전력이 공급된다. 이에 의해, 비교적 얇은 보호막(PF)이 그 위에 형성되어 있는 제 1 영역(106)이, 도 5b에 도시한 바와 같이 에칭된다.
플라즈마 처리 장치(10)를 이용하여 공정(ST5)을 행할 경우에는, 제어부(66)는 제 4 제어를 실행한다. 구체적으로, 제어부(66)는 제 3 가스를 공급하도록 가스 공급 기구(44)를 제어한다. 또한, 제어부(66)는 샤워 헤드(38)에 고주파 전력이 공급되도록 고주파 전원(35)을 제어한다. 또한, 제어부(66)는 기대(16)에 고주파 바이어스 전력이 공급되도록 고주파 전원(32)을 제어한다.
예를 들면, 공정(ST5)에서는, 처리 용기(12) 내의 압력은 10 mTorr ~ 30 mTorr(1.333 Pa ~ 4 Pa)의 압력으로 설정된다. 또한 공정(ST5)에서는, 고주파 전원(35)으로부터 60 MHz 또한 500 W ~ 2000 W의 고주파 전력이 샤워 헤드(38)에 공급된다. 또한 공정(ST5)에서는, 고주파 전원(32)으로부터 1000 W ~ 2000 W의 고주파 바이어스 전력이 기대(16)에 공급된다. 또한, 제 3 가스 중의 C4F6 가스, Ar 가스, O2 가스의 유량은 각각 15 sccm ~ 25 sccm의 유량, 500 sccm ~ 600 sccm의 유량, 10 sccm ~ 20 sccm의 유량으로 설정된다. 또한, 공정(ST5)의 처리 시간은 10 초 ~ 30 초이다. 또한 공정(ST5)에서의 웨이퍼(W)의 온도는, 공정(ST4)의 웨이퍼(W)의 온도와 동일한 온도여도 되고, 혹은 공정(ST4)의 웨이퍼(W)의 온도보다 낮은 온도여도 된다.
방법(MT)에서는 공정(ST4) 및 공정(ST5)이 교호로 소정 횟수 실행된다. 방법(MT)에서는, 공정(ST6)에서 공정(ST4) 및 공정(ST5)의 실행 횟수가 정지 조건, 즉 소정 횟수를 초과한다고 하는 조건을 충족하는지 여부가 판정된다. 이 정지 조건이 충족되지 않을 경우에는, 공정(ST4) 및 공정(ST5)이 다시 반복된다. 한편, 정지 조건이 충족될 경우에는, 공정(ST4) 및 공정(ST5)의 실행이 종료된다. 이와 같이 공정(ST4) 및 공정(ST5)이 교호로 소정 횟수 실행됨으로써, 도 5c에 도시한 바와 같이, 인접하는 융기 영역(102)의 사이에 존재하는 제 1 영역(106)이 어느 깊이까지 에칭된다. 또한 도 5c에서는, 제 1 영역(106)의 에칭은 하지층(100)까지 달하고 있지 않지만, 공정(ST4) 및 공정(ST5)은 제 1 영역(106)의 에칭이 하지층(100)에 달할 때까지 실행되어도 된다.
이상의 공정(ST4) 및 공정(ST5)을 행함으로써, 노출 직후에 보호막이 형성되어 있지 않은 제 2 영역(104)의 깎임을 억제하면서, 제 1 영역(106)을 에칭하는 것이 가능해진다. 이러한 공정(ST4) 및 공정(ST5)을 소정 횟수 실행하면, 제 2 영역(104) 상에는 보호막(PF)이 유지된다. 또한, 플루오르카본을 함유하는 가스의 에칭에서는, 제 1 영역(106) 상에의 보호막의 형성과 제 1 영역(106)의 에칭이 동시에 진행된다. 따라서, 공정(ST4) 및 공정(ST5)을 소정 횟수 실행한 후에, 공정(ST5)과 동일한 에칭에 의해 제 1 영역(106)을 에칭할 수 있다. 이에 의해, 제 1 영역(106)의 에칭 레이트를 높이는 것이 가능하다.
구체적으로, 방법(MT)은 공정(ST7)을 포함하고 있다. 공정(ST7)에서는, 공정(ST5)과 동일한 조건으로 인접하는 융기 영역(102)의 사이에 존재하는 제 1 영역(106)의 에칭이 진행된다. 이 공정(ST7)을 플라즈마 처리 장치(10)를 이용하여 행할 경우에는, 제어부(66)는 제 4 제어와 동일한 제어를 실행할 수 있다. 이 공정(ST7)을 행하면 도 6a에 도시한 바와 같이, 웨이퍼(W)에는 하지층(100)까지 달하는 홀이 형성된다. 단, 도 6a에 도시한 바와 같이, 하지층(100)과 제 2 영역(104)에 의해 둘러싸인 모서리부에는, 산화 실리콘으로 구성된 잔사(106b)가 남겨지는 경우가 있다.
방법(MT)에서는, 잔사(106b)를 제거하기 위하여, 공정(ST8) 및 공정(ST9)을 더 행할 수 있다. 공정(ST8)은 공정(ST1)과 동일한 공정이며, 공정(ST9)은 공정(ST2)과 동일한 공정이다. 또한, 플라즈마 처리 장치(10)를 이용하여 공정(ST8) 및 공정(ST9)을 행할 경우에는, 제어부(66)는 상술한 제 1 제어 및 제 2 제어를 실행할 수 있다.
방법(MT)에서는, 공정(ST8)에 의해 도 6b에 도시한 바와 같이, 잔사(106b)를 변질시켜 변질 영역(106c)을 형성할 수 있다. 또한, 공정(ST9)에 의해 도 6c에 도시한 바와 같이, 변질 영역(106c)을 제거할 수 있다. 공정(ST8) 및 공정(ST9)은 교호로 복수 회 반복되어도 된다. 이에 의해, 방법(MT)에 의하면, 인접하는 융기 영역(102)의 사이에서 자기 정합적으로 홀(HL)을 형성하는 것이 가능해진다.
이상, 몇 개의 실시예에 대하여 설명했지만, 상술한 실시예에 한정되지 않고 다양한 변형 태양을 구성 가능하다. 예를 들면, 상술한 실시예에서는, 단일의 플라즈마 처리 장치(10)를 이용하여 방법(MT)의 모든 공정이 실행되고 있지만, 각 공정마다 또는 몇 개의 공정마다 상이한 장치가 이용되어도 된다. 또한, 플라즈마 처리 장치(10)는 용량 결합형의 플라즈마 처리 장치였지만, 다른 타입의 플라즈마 처리 장치가 이용되어도 된다. 예를 들면, 유도 결합형의 플라즈마 처리 장치, 마이크로파와 같은 플라즈마 근원을 이용하는 플라즈마 처리 장치와 같은 각종 플라즈마 처리 장치가 이용될 수 있다.
또한 방법(MT)의 공정(ST1), 공정(ST2), 공정(ST7), 공정(ST8), 공정(ST9)은, 도 2에 도시한 웨이퍼(W)에 홀(HL)을 형성하는데 적합한 옵션의 공정이다. 따라서, 웨이퍼에 따라서는 이들 공정이 불필요해지는 경우도 있다. 예를 들면, 웨이퍼가 산화 실리콘으로 구성된 제 1 영역과 질화 실리콘으로 구성된 제 2 영역을 가지고, 제 1 영역 및 제 2 영역이 노출되어 있는 경우에, 당해 제 1 영역을 선택적으로 에칭하기 위하여, 공정(ST4) 및 공정(ST5)을 포함하는 방법을 실시하는 것이 가능하다.
10 : 플라즈마 처리 장치
12 : 처리 용기
14 : 재치대
16 : 기대
17 : 칠러 유닛
18 : 정전 척
HP : 히터 전원
HT : 히터
28 : 배기 장치
32 : 고주파 전원
35 : 고주파 전원
38 : 샤워 헤드
44 : 가스 공급 기구
66 : 제어부
W : 웨이퍼
104 : 제 2 영역
106 : 제 1 영역
HL : 홀
PF : 보호막

Claims (13)

  1. 산화 실리콘으로 구성된 제 1 영역을 질화 실리콘으로 구성된 제 2 영역에 대하여 선택적으로 에칭 하는 에칭 방법으로서,
    상기 제 2 영역 상에, 상기 제 1 영역 상에 형성되는 보호막보다 두꺼운 보호막을 형성하는 공정이며, 상기 제 1 영역 및 상기 제 2 영역을 가지는 피처리체를 CxFy로 나타내어지는 플루오르카본 가스의 플라즈마에 상기 피처리체를 노출하는 상기 공정과,
    상기 제 1 영역을 에칭하는 공정이며, 플루오르카본 가스의 플라즈마에 상기 피처리체를 노출하는 상기 공정을 포함하고,
    상기 보호막을 형성하는 상기 공정에서 상기 피처리체를 재치하는 재치대에 공급되는 고주파 바이어스 전력이, 상기 제 1 영역을 에칭하는 상기 공정에서 상기 재치대에 공급되는 고주파 바이어스 전력보다 작고, 상기 보호막을 형성하는 상기 공정에서 상기 피처리체의 온도가 60 ℃ 이상 250 ℃ 이하의 온도로 설정되는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 제 2 영역은 상기 제 1 영역 내에 매립되어 있고,
    수소, 질소 및 불소를 함유하는 가스의 플라즈마를 생성하고, 산화 실리콘으로 구성된 상기 제 1 영역을 변질시켜, 규불화 암모늄으로 구성된 변질 영역을 형성하는 공정과,
    상기 변질 영역을 제거하는 공정을 더 포함하고,
    상기 보호막을 형성하는 공정 및 상기 제 1 영역을 에칭하는 공정은, 상기 변질 영역을 형성하는 공정 및 상기 변질 영역을 제거하는 공정에 의해 상기 제 2 영역이 노출된 후에 행해지는 에칭 방법.
  3. 제 2 항에 있어서,
    상기 변질 영역을 제거하는 공정에서는 상기 피처리체가 가열되는 에칭 방법.
  4. 제 2 항에 있어서,
    상기 변질 영역을 제거하는 공정에서는 불활성 가스의 플라즈마에 상기 피처리체가 노출되는 에칭 방법.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 변질 영역을 형성하는 공정 및 상기 변질 영역을 제거하는 공정은 교호로 복수 회 반복되는 에칭 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 보호막을 형성하는 공정에서는, 상기 플루오르카본 가스로서 C4F6, C4F8 및 C6F6 중 적어도 일종을 함유하는 가스가 이용되는 에칭 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 보호막을 형성하는 공정 및 상기 제 1 영역을 에칭하는 공정이 교호로 반복되는 에칭 방법.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 보호막을 형성하는 공정에서는, 그 위에 상기 피처리체가 재치되는 재치대에 고주파 바이어스 전력이 공급되지 않는 에칭 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020150021607A 2014-02-19 2015-02-12 에칭 방법 KR101744625B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-029611 2014-02-19
JP2014029611A JP6059165B2 (ja) 2014-02-19 2014-02-19 エッチング方法、及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20150098197A KR20150098197A (ko) 2015-08-27
KR101744625B1 true KR101744625B1 (ko) 2017-06-08

Family

ID=52468944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150021607A KR101744625B1 (ko) 2014-02-19 2015-02-12 에칭 방법

Country Status (6)

Country Link
US (1) US9299579B2 (ko)
EP (1) EP2911186A1 (ko)
JP (1) JP6059165B2 (ko)
KR (1) KR101744625B1 (ko)
CN (1) CN104851794B (ko)
TW (1) TWI642104B (ko)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
JP6504827B2 (ja) 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
JP6524419B2 (ja) * 2016-02-04 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6604476B2 (ja) * 2016-03-11 2019-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
CN107275202B (zh) 2016-04-07 2020-03-10 中芯国际集成电路制造(上海)有限公司 刻蚀方法及半导体结构的形成方法
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
JP6592400B2 (ja) * 2016-05-19 2019-10-16 東京エレクトロン株式会社 エッチング方法
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) * 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
JP2018046185A (ja) * 2016-09-15 2018-03-22 東京エレクトロン株式会社 酸化シリコン及び窒化シリコンを互いに選択的にエッチングする方法
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
TWI805162B (zh) * 2017-04-18 2023-06-11 日商東京威力科創股份有限公司 被處理體之處理裝置
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
JP6615153B2 (ja) * 2017-06-16 2019-12-04 東京エレクトロン株式会社 基板処理装置、基板載置機構、および基板処理方法
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
JP6561093B2 (ja) * 2017-07-24 2019-08-14 東京エレクトロン株式会社 シリコン酸化膜を除去する方法
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
JP6877316B2 (ja) * 2017-11-08 2021-05-26 東京エレクトロン株式会社 エッチング方法
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US10460988B2 (en) * 2017-12-21 2019-10-29 Tokyo Electron Limited Removal method and processing method
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
JP7025952B2 (ja) * 2018-02-16 2022-02-25 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
JP6960351B2 (ja) * 2018-02-19 2021-11-05 東京エレクトロン株式会社 処理方法
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
CN110783187B (zh) * 2018-07-25 2024-04-19 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
JP7220603B2 (ja) * 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
CN113632208A (zh) * 2019-04-05 2021-11-09 东京毅力科创株式会社 用于高度选择性氧化硅/氮化硅蚀刻的蚀刻和钝化气体组分的独立控制
CN110993499B (zh) 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376386B1 (en) 1997-02-25 2002-04-23 Fujitsu Limited Method of etching silicon nitride by a mixture of CH2 F2, CH3F or CHF3 and an inert gas
US6617253B1 (en) 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
US20120064726A1 (en) 2010-09-15 2012-03-15 Tokyo Electron Limited Plasma etching apparatus, plasma etching method, and semiconductor device manufacturing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
JP3681533B2 (ja) * 1997-02-25 2005-08-10 富士通株式会社 窒化シリコン層のエッチング方法及び半導体装置の製造方法
TW448499B (en) * 1998-11-11 2001-08-01 Tokyo Electron Ltd Surface treatment method and surface treatment apparatus
JP2000307001A (ja) * 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
JP5260861B2 (ja) * 2006-11-29 2013-08-14 東京エレクトロン株式会社 キャパシタ電極の製造方法と製造システムおよび記録媒体
JP4949091B2 (ja) * 2007-03-16 2012-06-06 東京エレクトロン株式会社 基板処理装置、基板処理方法および記録媒体
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376386B1 (en) 1997-02-25 2002-04-23 Fujitsu Limited Method of etching silicon nitride by a mixture of CH2 F2, CH3F or CHF3 and an inert gas
US6617253B1 (en) 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
US20120064726A1 (en) 2010-09-15 2012-03-15 Tokyo Electron Limited Plasma etching apparatus, plasma etching method, and semiconductor device manufacturing method

Also Published As

Publication number Publication date
US20150235860A1 (en) 2015-08-20
EP2911186A1 (en) 2015-08-26
TW201535517A (zh) 2015-09-16
CN104851794A (zh) 2015-08-19
KR20150098197A (ko) 2015-08-27
JP6059165B2 (ja) 2017-01-11
CN104851794B (zh) 2018-01-30
JP2015154047A (ja) 2015-08-24
US9299579B2 (en) 2016-03-29
TWI642104B (zh) 2018-11-21

Similar Documents

Publication Publication Date Title
KR101744625B1 (ko) 에칭 방법
KR102364322B1 (ko) 에칭 방법
US9330973B2 (en) Workpiece processing method
TWI743072B (zh) 蝕刻方法及蝕刻裝置
US9139901B2 (en) Plasma processing method
EP2911187A1 (en) Etching method
KR102099408B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR102488490B1 (ko) 가스 분배 플레이트 열을 이용한 온도 램핑
JP4653603B2 (ja) プラズマエッチング方法
TWI633599B (zh) Etching method and etching device
US9224616B2 (en) Etching method and plasma processing apparatus
US20150294843A1 (en) Methods for extending chamber component life for plasma processing semiconductor applications
KR20190008226A (ko) 에칭 방법
KR20160149151A (ko) 플라즈마 처리 방법
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
JP2019012732A (ja) プラズマエッチング方法及びプラズマエッチング装置
TW202002014A (zh) 基板處理方法及基板處理裝置
KR20150043994A (ko) 구리층을 에칭하는 방법
TWI759348B (zh) 被處理體之處理方法
JP6920309B2 (ja) エッチングハードウェアに対する水素プラズマベース洗浄処理
KR20140111599A (ko) 플라즈마 에칭 방법
JP4541193B2 (ja) エッチング方法
US20090032192A1 (en) Method for Resist Strip in Presence of Low K Dielectric Material and Apparatus for Performing the Same

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant