Nothing Special   »   [go: up one dir, main page]

JP6960351B2 - 処理方法 - Google Patents

処理方法 Download PDF

Info

Publication number
JP6960351B2
JP6960351B2 JP2018026998A JP2018026998A JP6960351B2 JP 6960351 B2 JP6960351 B2 JP 6960351B2 JP 2018026998 A JP2018026998 A JP 2018026998A JP 2018026998 A JP2018026998 A JP 2018026998A JP 6960351 B2 JP6960351 B2 JP 6960351B2
Authority
JP
Japan
Prior art keywords
region
convex portion
etching
nitrided
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018026998A
Other languages
English (en)
Other versions
JP2019145608A (ja
Inventor
裕輔 瀧野
健太郎 藤田
佑典 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018026998A priority Critical patent/JP6960351B2/ja
Priority to US16/274,273 priority patent/US10593783B2/en
Priority to KR1020190016821A priority patent/KR20190100041A/ko
Priority to TW108104908A priority patent/TWI818953B/zh
Priority to CN201910115973.2A priority patent/CN110176400B/zh
Publication of JP2019145608A publication Critical patent/JP2019145608A/ja
Application granted granted Critical
Publication of JP6960351B2 publication Critical patent/JP6960351B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463—Cooling of the substrate
    • C23C16/466—Cooling of the substrate using thermal contact gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本開示の実施形態は、被加工物の処理方法に関するものである。
電界効果型トランジスタ（ＦＥＴ）の一種として、ＦｉｎＦＥＴが知られている。ＦｉｎＦＥＴの製造においては、プラズマエッチングによってフィン及びゲートといった要素が形成される。ＦｉｎＦＥＴの製造については、特許文献１に記載されている。
特開２０１５−３７０９１号公報
ＦｉｎＦＥＴの製造においては、マスクがシリコン製の基板上に形成される。マスクは、パターニングされており、互いに略平行に配列された複数の窒化領域を含む。複数の窒化領域は、窒化シリコンから形成される。次いで、基板がエッチングされることにより、複数の凸部、即ち複数のフィンが形成される。複数の凸部は、互いに略平行に配列される。
ＦｉｎＦＥＴの製造においては、複数の凸部のうち幾つかの凸部を選択的に除去することが求められる。即ち、第１の凸部を第２の凸部に対して選択的に除去することが求められる。そのためには、複数の窒化領域のうち幾つかの窒化領域を選択的に除去する必要がある。窒化領域を選択的に除去するための方法としては、次のような方法が考えられる。まず、複数の凸部を覆うように有機領域が設けられる。有機領域は、炭素を含む有機材料から形成される。次いで、有機領域上にマスクが設けられる。マスクは、除去されるべき窒化領域（以下、「第１の窒化領域」の上方では有機領域を露出させ、残されるべき窒化領域（以下、「第２の窒化領域」という）の上方では有機領域を覆う。次いで、第１の窒化領域の上面を露出させるために有機領域がエッチングされる。そして、露出された第１の窒化領域がエッチングされる。第１の窒化領域のエッチングには、シリコンに対して窒化シリコンを選択的に除去することが求められる。第１の窒化領域のエッチングには、ハイドロフルオロカーボンを含む処理ガスを用いたプラズマエッチングを用いることが考えられる。
ところで、製造誤差によりマスクの境界位置が除去されるべき第１の窒化領域の上方に位置するようにずれていると、除去されるべき第１の窒化領域の一部が有機領域に覆われているので、異方性のプラズマエッチングでは第１の窒化領域の当該一部が残される。このようにマスクの境界位置がずれていても、第１の窒化領域を確実に除去するためには、等方性エッチングが必要である。しかしながら、有機領域が削られることによって残されるべき第２の窒化領域が少しでも露出されると、等方性エッチングでは第２の窒化領域もエッチングされる。かかる背景から、残されるべき窒化領域を維持し、且つ、除去されるべき窒化領域を確実に除去することが求められる。
一態様においては被加工物の処理方法が提供される。被加工物は、下地領域、第１の凸部、第２の凸部、第１の窒化領域、第２の窒化領域、有機領域、及びマスクを有する。第１の凸部及び第２の凸部は、シリコンから形成されており、下地領域から突き出るように延在している。第１の凸部及び第２の凸部は、下地領域上で一方向に配列されている。第１の窒化領域は、シリコン及び窒素を含み、第１の凸部の頂部上に設けられている。第２の窒化領域は、シリコン及び窒素を含み、第２の凸部の頂部上に設けられている。有機領域は、炭素を含み、第１の凸部、第２の凸部、第１の窒化領域、及び第２の窒化領域を覆うように設けられている。マスクは、第１の凸部及び第１の窒化領域上で延在する有機領域の部分領域を露出させるように、有機領域上に設けられている。一態様に係る被加工物の処理方法は、（ｉ）有機領域の部分領域を除去して第１の窒化領域を露出させるよう、有機領域をエッチングする工程と、（ｉｉ）有機領域をエッチングする工程によって被加工物から作成された中間生産物の表面上にコンフォーマルにシリコン酸化膜を形成する工程と、（ｉｉｉ）第１の窒化領域の上面を露出させるようシリコン酸化膜をエッチングする工程と、（ｉｖ）シリコン酸化膜及び第１の凸部に対して選択的に且つ等方的に前記第１の窒化領域をエッチングする工程と、を含む。
一態様に係る処理方法では、露出された第１の窒化領域のエッチングとして等方性エッチングが用いられる。等方性エッチングによれば、製造誤差によりマスクの境界位置が設計位置からずれていても、第１の窒化領域が少なくとも部分的に露出される限り、第１の窒化領域が確実に除去される。したがって、許容されるマスクの製造誤差が大きい。また、有機領域のエッチング（即ち、有機領域のエッチバック）、シリコン酸化膜の形成、及びシリコン酸化膜のエッチング（即ち、シリコン酸化膜のエッチバック）によって、第１の窒化領域は露出されるが、有機領域、第２の凸部、及び第２の窒化領域はシリコン酸化膜によって保護される。第１の窒化領域の等方的エッチングは、物理的なエネルギーを実質的に用いることなく化学的反応を用いるので、シリコン酸化膜のエッチングを抑制することができる。故に、有機領域、第２の凸部、及び第２の窒化領域といった残されるべき部分は、シリコン酸化膜によって保護され、維持される。
一実施形態において、シリコン酸化膜はコンフォーマルに形成される。一実施形態において、シリコン酸化膜は原子層堆積法により形成される。
一実施形態の、第１の窒化領域をエッチングする工程において、（ａ）水素含有ガスのプラズマにより、第１の窒化領域の表面を含む該第１の窒化領域の少なくとも一部を改質する工程であり、第１の窒化領域の少なくとも一部から改質領域が形成される、該工程と、（ｂ）フッ素含有ガスのプラズマにより、改質領域をエッチングする工程と、を含むシーケンスが１回以上実行される。
一実施形態において、シーケンスは、複数回実行される。少なくとも第１の凸部が露出される時点を含む期間においてシーケンスは、酸素含有ガスのプラズマにより、第１の凸部の表面を含む該第１の凸部の一部を酸化させる工程を含む。この実施形態によれば、等方性エッチングによって第１の凸部がエッチングされることを抑制することができる。一実施形態において、第１の窒化領域の少なくとも一部を改質する工程が実行される期間と第１の凸部の一部を酸化させる工程が実行される期間は、同一の期間であるか、部分的に重複していてもよい。即ち、水素含有ガスと酸素含有ガスの混合ガスのプラズマが同一の空間の中で、同時に生成されてもよい。別の実施形態では、第１の窒化領域の少なくとも一部を改質する工程が実行される期間と第１の凸部の一部を酸化させる工程が実行される期間は、互いに異なっていてもよい。この実施形態では、水素含有ガスのプラズマと酸素含有ガスのプラズマは、同一の空間の中では同時に生成されない。
一実施形態の、有機領域をエッチングする工程では、第１の凸部の周囲の有機領域の上面の高さ方向の位置が、第１の窒化領域と第１の凸部との間の境界の高さ方向の位置と同一であるか、又は、当該境界の高さ方向の位置よりも低くなるように、有機領域がエッチングされてもよい。この実施形態によれば、第１の窒化領域が完全に除去されても、有機領域がシリコン酸化膜によって覆われた状態が維持される。
一実施形態において、有機領域をエッチングする工程、シリコン酸化膜を形成する工程、シリコン酸化膜をエッチングする工程、及び第１の窒化領域をエッチングする工程は、単一のプラズマ処理装置の単一のチャンバの中に被加工物が収容された状態で実行される。
以上説明したように、残されるべき窒化領域を維持し、且つ、除去されるべき窒化領域を確実に除去することが可能となる。
一実施形態に係る被加工物の処理方法を示す流れ図である。 図２の（ａ）は、図１に示す方法の準備段階で作成される被加工物の一部拡大断面図であり、図２の（ｂ）は、図１に示す方法の工程ＳＴ１が適用される被加工物の一部拡大断面図であり、図２の（ｃ）は、図１に示す方法の工程ＳＴ１の実行後の状態における被加工物の一部拡大断面図であり、図２の（ｄ）は、図１に示す方法の工程ＳＴ２の実行後の状態における被加工物の一部拡大断面図である。 図１に示す方法の実施において用いることが可能なプラズマ処理装置を概略的に示す図である。 スロット板の一例を示す平面図である。 誘電体窓の一例を示す平面図である。 図５のＶＩ−ＶＩ線に沿った断面図である。 図５に示す誘電体窓上に図４に示すスロット板を設けた状態を示す平面図である。 図１に示す方法の工程ＳＴ４の一実施形態を示す流れ図である。 図９の（ａ）は、図１に示す方法の工程ＳＴ３の実行後の状態における被加工物の一部拡大断面図であり、図９の（ｂ）は、図８に示す工程ＳＴ４１の実行後の状態における被加工物の一部拡大断面図であり、図９の（ｃ）は、図８に示す工程ＳＴ４３の実行後の状態における被加工物の一部拡大断面図であり、図９の（ｄ）は、図８に示す工程ＳＴ４２及び工程ＳＴ４３の実行後の状態における被加工物の一部拡大断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る被加工物の処理方法を示す流れ図である。図１に示す処理方法（以下、「方法ＭＴ」という）は、被加工物の複数の窒化領域のうち少なくとも一つの窒化領域を選択的にエッチングするために用いられる。
図２の（ｂ）は、図１に示す方法が適用される被加工物の一部拡大断面図である。被加工物Ｗは、例えば円盤形状を有する。図２の（ｂ）に示すように、被加工物Ｗは、下地領域ＵＲ、複数の凸部ＳＰ、複数の窒化領域ＮＲ、有機領域ＯＲ、及びマスクＭＫを有している。被加工物Ｗは、ＦｉｎＦＥＴの製造において作成される中間生産物である。下地領域ＵＲは、シリコンから形成されている。複数の凸部ＳＰは、下地領域ＵＲから突き出るように延在している。複数の凸部ＳＰは、シリコンから形成されている。複数の凸部ＳＰは、ＦｉｎＦＥＴにおけるフィンを構成する。複数の凸部ＳＰは、一つ以上の第１の凸部ＳＰ１及び一つ以上の第２の凸部ＳＰ２を含んでいる。一つ以上の第１の凸部ＳＰ１及び一つ以上の第２の凸部ＳＰ２は、互いに平行に一方向（以下、「Ｘ方向」という）において配列されている。なお、下地領域ＵＲ及び複数の凸部ＳＰは、単一のシリコン基板から形成され得る。
複数の窒化領域ＮＲはそれぞれ、複数の凸部ＳＰの頂部上に設けられている。複数の窒化領域ＮＲは、シリコン及び窒素を含む。複数の窒化領域ＮＲは、例えば窒化シリコンから形成されている。複数の窒化領域ＮＲは、一つ以上の第１の窒化領域ＮＲ１及び一つ以上の第２の窒化領域ＮＲ２を含んでいる。一つ以上の第１の窒化領域ＮＲ１は、一つ以上の第１の凸部ＳＰ１の頂部上に設けられている。一つ以上の第２の窒化領域ＮＲ２は、一つ以上の第２の凸部ＳＰ２の頂部上に設けられている。なお、図示された例では、複数の凸部ＳＰは、複数の第１の凸部ＳＰ１及び複数の第２の凸部ＳＰ２を含んでおり、複数の窒化領域ＮＲは、複数の第１の窒化領域ＮＲ１及び複数の第２の窒化領域ＮＲ２を含んでいるが、これらの個数は限定されるものではない。
有機領域ＯＲは、複数の第１の凸部ＳＰ１、複数の第２の凸部ＳＰ２、複数の第１の窒化領域ＮＲ１、及び複数の第２の窒化領域ＮＲ２を覆うように設けられている。有機領域ＯＲは、隣り合う第１の凸部ＳＰ１の間、隣り合う第２の凸部ＳＰ２の間、及び、隣り合う第１の凸部ＳＰ１と第２の凸部ＳＰ２の間にも埋め込まれている。有機領域ＯＲは、有機材料から形成されており、炭素を含んでいる。有機領域ＯＲは、例えばカーボンハードマスクである。
マスクＭＫは、有機領域ＯＲ上に設けられている。マスクＭＫは、複数の第１の凸部ＳＰ１及び複数の第１の窒化領域ＮＲ１の上で延在する有機領域ＯＲの部分領域を露出させるように設けられている。Ｘ方向におけるマスクＭＫの境界位置は、設計上では、第１の窒化領域ＮＲ１と隣り合う第２の窒化領域ＮＲ２の一対の側面間の中央位置と一致する。なお、後述する工程ＳＴ３におけるシリコン酸化膜のエッチングによって複数の第１の窒化領域ＮＲ１の上面が露出された後に、隣り合う第１の凸部ＳＰ１と第２の凸部ＳＰ２の間に埋め込まれている有機領域ＯＲ及び複数の第２の窒化領域ＮＲ２が、シリコン酸化膜によって覆い隠される限り、Ｘ方向におけるマスクＭＫの境界位置は、設計値からずれていてもよい。
方法ＭＴは、一実施形態においては単一のプラズマ処理装置を用いて実行することが可能である。図３は、図１に示す方法の実施において用いることが可能なプラズマ処理装置を概略的に示す図である。図３においては、プラズマ処理装置の縦断面における構造が概略的に示されている。
図３に示すプラズマ処理装置１０は、チャンバ１２を備えている。チャンバ１２は、内部空間Ｓを提供している。内部空間Ｓの中では、被加工物Ｗに対する処理が行われる。チャンバ１２は、側壁１２ａ、底部１２ｂ、及び、天部１２ｃを含み得る。
側壁１２ａは、略円筒形状を有している。側壁１２ａの中心軸線は、Ｚ方向（鉛直方向）に延びる軸線ＡＺと略一致している。側壁１２ａの内径は、例えば５４０ｍｍである。底部１２ｂは、側壁１２ａの下端を閉じるように延在している。側壁１２ａの上端は、開口している。側壁１２ａの上端の開口は、誘電体窓１８によって閉じられている。誘電体窓１８は、側壁１２ａの上端と天部１２ｃとの間に挟持されている。誘電体窓１８と側壁１２ａの上端との間には封止部材ＳＬ１が介在していてもよい。封止部材ＳＬ１は、例えばＯリングである。封止部材ＳＬ１は、チャンバ１２の密閉に寄与する。
プラズマ処理装置１０は、支持台２０を更に備えている。支持台２０は、内部空間Ｓの中で、誘電体窓１８の下方に設けられている。支持台２０は、プレート２２、基台２３、及び静電チャック２４を含んでいる。
プレート２２は、金属製の部材であり、例えばアルミニウムから形成されている。プレート２２は、略円盤形状を有している。プレート２２は、筒状の支持部２５によって支持されている。支持部２５は、内部空間Ｓの中で底部１２ｂから上方に延びている。基台２３は、プレート２２上に設けられている。基台２３は、金属製の部材であり、例えばアルミニウムから形成されている。基台２３は、略円盤形状を有している。基台２３は、プレート２２に電気的に接続されている。
静電チャック２４は、基台２３上に設けられている。静電チャック２４の上面は、載置領域２４Ｒを含んでいる。載置領域２４Ｒは、被加工物Ｗがその上に載置される領域である。載置領域２４Ｒは、被加工物Ｗと同様に略円形の平面形状を有し得る。載置領域２４Ｒの中心は、軸線ＡＺ上に位置している。
被加工物Ｗは、静電チャック２４上に載置され、静電チャック２４によって保持される。静電チャック２４は、本体及び電極膜を有している。静電チャック２４の本体は、誘電体から形成されており、略円盤形状を有する。静電チャック２４の電極膜は、当該本体の中に設けられている。静電チャック２４の電極膜には、直流電源ＤＣＳがスイッチＳＷ及び被覆線ＣＬを介して電気的に接続されている。直流電源ＤＣＳからの直流電圧が静電チャック２４の電極膜に印加されると、静電引力が被加工物Ｗと静電チャック２４との間で発生する。発生した静電引力によって、被加工物Ｗは、静電チャック２４に引き付けられ、静電チャック２４によって保持される。静電チャック２４の径方向外側には、被加工物Ｗのエッジを環状に囲むように、フォーカスリングＦＲが配置される。
基台２３は、高周波電極を構成している。基台２３は、プレート２２、給電棒ＰＦＲ、及びマッチングユニットＭＵを介して、高周波電源ＲＦＧに電気的に接続されている。高周波電源ＲＦＧは、基台２３に供給される高周波電力を発生する。高周波電源ＲＦＧが発生する高周波電力は、プラズマから被加工物Ｗに引き込まれるイオンのエネルギーを制御するのに適した周波数を有する。この周波数は、例えば１３．５６ＭＨｚ以下の周波数である。マッチングユニットＭＵは、高周波電源ＲＦＧ側のインピーダンスと、主に電極、プラズマ、チャンバ１２といった負荷側のインピーダンスとの間の整合をとるための整合器を収容している。この整合器は、自己バイアス生成用のブロッキングコンデンサを含んでいる。
基台２３の中には、冷媒室２３ｇが設けられている。冷媒室２３ｇは、基台２３の中で、例えば渦巻き状に延在している。冷媒室２３ｇには、チラーユニットから配管ＰＰ１を介して冷媒（例えば冷却水）が供給される。冷媒室２４ｇに供給された冷媒は、配管ＰＰ３を介してチラーユニットに戻される。冷媒と基台２３との熱交換により、静電チャック２４上に載置されている被加工物Ｗの温度が調整される。プラズマ処理装置１０では、伝熱ガス供給部からの伝熱ガス、例えば、Ｈｅガスが管ＰＰ２を介して静電チャック２４の上面と被加工物Ｗとの間に供給される。伝熱ガスにより、被加工物Ｗと静電チャック２４との間の熱交換が促進される。
プラズマ処理装置１０は、温度制御機構として、ヒータＨＴ、ＨＳ、ＨＣ、及び、ＨＥを更に備え得る。ヒータＨＴは、天部１２ｃ内に設けられており、アンテナ１４を囲むように、環状に延在している。また、ヒータＨＳは、側壁１２ａ内に設けられており、軸線ＡＺ中心に周方向に延在している。ヒータＨＣ及びヒータＨＥは、支持台２０内に設けられている。ヒータＨＣ及びヒータＨＥは、基台２３内又は静電チャック２４内に設けられている。ヒータＨＣは、上述した載置領域２４Ｒの中央部分の下方、即ち軸線ＡＺに交差する領域に設けられている。ヒータＨＥは、ヒータＨＣを囲むように周方向に延在している。ヒータＨＥは、上述した載置領域２４Ｒの外縁部分の下方に設けられている。
支持台２０の周囲には、環状の排気路ＶＬが設けられている。排気路ＶＬには、バッフル板２６が設けられている。バッフル板２６には、支持台２０の周囲で周方向に延在している。バッフル板２６には、複数の貫通孔が形成されている。排気路ＶＬは、排気口２８ｈを提供する排気管２８に接続している。排気管２８は、チャンバ１２の底部１２ｂに取り付けられている。排気管２８には、排気装置３０が接続されている。排気装置３０は、圧力調整器、及びターボ分子ポンプなどの真空ポンプを有している。この排気装置３０により、内部空間Ｓを所望の真空度まで減圧することができる。また、排気装置３０を動作させることにより、支持台２０の外周から排気路ＶＬを介してガスを排気することができる。
プラズマ処理装置１０は、アンテナ１４、同軸導波管１６、誘電体窓１８、マイクロ波発生器３２、チューナ３４、導波管３６、及び、モード変換器３８を更に備えている。マイクロ波発生器３２は、例えば２．４５ＧＨｚの周波数のマイクロ波を発生する。マイクロ波発生器３２は、チューナ３４、導波管３６、及びモード変換器３８を介して、同軸導波管１６の上部に接続されている。同軸導波管１６の中心軸線は、軸線ＡＺに略一致している。
同軸導波管１６は、外側導体１６ａ及び内側導体１６ｂを含んでいる。外側導体１６ａは、円筒形状を有している。外側導体１６ａの下端は、冷却ジャケット４０の上部の表面に電気的に接続されている。冷却ジャケット４０は、導電性の表面を有する。内側導体１６ｂは、略円筒形状を有している。内側導体１６ｂは、外側導体１６ａの内側で、外側導体１６ａと同軸に設けられている。内側導体１６ｂの下端は、アンテナ１４のスロット板４４に接続している。
一実施形態においては、アンテナ１４は、ラジアルラインスロットアンテナである。アンテナ１４は、天部１２ｃに形成された開口内に配置されており、誘電体窓１８の上面の上に設けられている。アンテナ１４は、誘電体板４２及びスロット板４４を含んでいる。誘電体板４２は、マイクロ波の波長を短縮させるものであり、略円盤形状を有している。誘電体板４２は、例えば、石英又はアルミナから形成される。誘電体板４２は、スロット板４４と冷却ジャケット４０の下面の間に挟持されている。アンテナ１４は、したがって、誘電体板４２、スロット板４４、及び、冷却ジャケット４０の下面から構成される。
図４は、スロット板の一例を示す平面図である。スロット板４４は、薄板状であって、円盤状である。スロット板４４の板厚方向の両面は、それぞれ平らである。円形のスロット板４４の中心ＣＳは、軸線ＡＺ上に位置している。スロット板４４には、複数のスロット対４４ｐが設けられている。複数のスロット対４４ｐの各々は、板厚方向に貫通する二つのスロット孔４４ａ，４４ｂを含んでいる。スロット孔４４ａ，４４ｂそれぞれの平面形状は、長孔形状である。各スロット対４４ｐにおいて、スロット孔４４ａの長軸が延びる方向と、スロット孔４４ｂの長軸が延びる方向は、互いに交差又は直交している。
図４に示す例では、複数のスロット対４４ｐは、内側スロット対群ＩＳＰ及び外側スロット対群ＯＳＰに大別される。内側スロット対群ＩＳＰは、軸線ＡＺを中心とする仮想円ＶＣの内側に設けられている。外側スロット対群ＯＳＰは、仮想円ＶＣの外側に設けられている。内側スロット対群ＩＳＰは、複数のスロット対４４ｐを含んでいる。図５に示す例では、内側スロット対群ＩＳＰは、七つのスロット対４４ｐを含んでいる。内側スロット対群ＩＳＰの複数のスロット対４４ｐは、中心ＣＳに対して周方向に等間隔に配列されている。内側スロット対群ＩＳＰに含まれる複数のスロット孔４４ａは、当該スロット孔４４ａの重心がスロット板４４の中心ＣＳから半径ｒ１の円上に位置するよう、等間隔に配列されている。内側スロット対群ＩＳＰに含まれる複数のスロット孔４４ｂは、当該スロット孔４４ｂの重心がスロット板４４の中心ＣＳから半径ｒ２の円上に位置するよう、等間隔に配列されている。半径ｒ２は、半径ｒ１より大きい。
外側スロット対群ＯＳＰは、複数のスロット対４４ｐを含んでいる。図４に示す例では、外側スロット対群ＯＳＰは、２８個のスロット対４４ｐを含んでいる。外側スロット対群ＯＳＰの複数のスロット対４４ｐは、中心ＣＳに対して周方向に等間隔に配列されている。外側スロット対群ＯＳＰに含まれる複数のスロット孔４４ａは、当該スロット孔４４ａの重心がスロット板４４の中心ＣＳから半径ｒ３の円上に位置するよう、等間隔に配列されている。また、外側スロット対群ＯＳＰに含まれる複数のスロット孔４４ｂは、当該スロット孔４４ｂの重心がスロット板４４の中心ＣＳから半径ｒ４の円上に位置するよう、等間隔に配列されている。半径ｒ３は、半径ｒ２よりも大きく、半径ｒ４は、半径ｒ３よりも大きい。
内側スロット対群ＩＳＰ及び外側スロット対群ＯＳＰのスロット孔４４ａの各々は、中心ＣＳとその重心とを結ぶ線分に対して、その長軸が同一の角度を有するように、形成されている。また、内側スロット対群ＩＳＰ及び外側スロット対群ＯＳＰのスロット孔４４ｂの各々は、中心ＣＳとその重心とを結ぶ線分に対して、その長軸が同一の角度を有するように、形成されている。
図５は、誘電体窓の一例を示す平面図であり、当該誘電体窓を内部空間Ｓ側から見た状態を示している。図６は、図５のＶＩ−ＶＩ線に沿った断面図である。誘電体窓１８は、石英又はアルミナといった誘電体から形成されており、略円盤形状を有している。誘電体窓１８の上面１８ｕ上には、スロット板４４が設けられている。
誘電体窓１８の中央には、貫通孔１８ｈが形成されている。貫通孔１８ｈの上側部分は、後述する中央導入部５０のインジェクタ５０ｂが収容される空間１８ｓである。貫通孔１８ｈの下側部分は、後述する中央導入部５０の中央導入口１８ｉである。なお、誘電体窓１８の中心軸線は、軸線ＡＺと略一致している。
誘電体窓の上面１８ｕと反対側の面、即ち下面１８ｂは、内部空間Ｓに接している。下面１８ｂは、種々の形状を有している。具体的に、下面１８ｂは、平坦面１８０を有している。平坦面１８０は、中央導入口１８ｉを囲む中央領域に設けられている。平坦面１８０は、軸線ＡＺに直交する平坦な面である。下面１８ｂは、第１凹部１８１を画成している。第１凹部１８１は、平坦面１８０の径方向外側領域において環状に連なり、誘電体窓１８の板厚方向内方側に向かってテーパー状に凹んでいる。
第１凹部１８１は、内側テーパー面１８１ａ、底面１８１ｂ、及び外側テーパー面１８１ｃによって画成されている。底面１８１ｂは、平坦面１８０よりも上面１８ｕ側に設けられており、平坦面１８０と平行に環状に延在している。内側テーパー面１８１ａは、平坦面１８０と底面１８１ｂとの間において環状に延在しており、平坦面１８０に対して傾斜している。外側テーパー面１８１ｃは、底面１８１ｂと下面１８ｂの周縁部との間において環状に延在しており、底面１８１ｂに対して傾斜している。なお、下面１８ｂの周縁領域は、側壁１２ａに接する面となる。
下面１８ｂは、複数の第２凹部１８２を更に画成している。複数の第２凹部１８２は、平坦面１８０から板厚方向内方側に向かって凹んでいる。複数の第２凹部１８２の個数は、図５及び図６に示す例では、７個である。複数の第２凹部１８２は、周方向に沿って等間隔に形成されている。複数の第２凹部１８２は、軸線ＡＺに直交する面において円形の平面形状を有している。具体的には、第２凹部１８２を画成する内側面１８２ａは、Ｚ方向に沿って延在する円筒面である。また、第２凹部１８２を画成する底面１８２ｂは、平坦面１８０よりも上面１８ｕ側に設けられており、平坦面１８０と平行な円形の面である。
図７は、図５に示す誘電体窓上に図４に示すスロット板を設けた状態を示す平面図であり、誘電体窓１８を下側から見た状態を示している。図７に示すように、平面視において、即ち、Ｚ方向に見ると、外側スロット対群ＯＳＰの複数のスロット孔４４ａ及び複数のスロット孔４４ｂ、並びに内側スロット対群ＩＳＰの複数のスロット孔４４ｂは、第１凹部１８１に重なっている。具体的には、平面視において、外側スロット対群ＯＳＰの複数のスロット孔４４ｂは、一部において外側テーパー面１８１ｃに重なっており、一部において底面１８１ｂに重なっている。また、平面視において、外側スロット対群ＯＳＰの複数のスロット孔４４ａは、底面１８１ｂに重なっている。また、平面視において、内側スロット対群ＩＳＰの複数のスロット孔４４ｂは、一部において内側テーパー面１８１ａに重なっており、一部において底面１８１ｂに重なっている。
また、平面視において、即ち、Ｚ方向に見ると、内側スロット対群ＩＳＰの複数のスロット孔４４ａは、第２凹部１８２に重なっている。具体的には、平面視において、複数の第２凹部１８２の底面の重心（中心）それぞれが、内側スロット対群ＩＳＰの複数のスロット孔４４ａ内に位置するように、構成されている。
図３を再び参照する。プラズマ処理装置１０では、マイクロ波発生器３２により発生されたマイクロ波が、同軸導波管１６を通って、誘電体板４２に伝播され、スロット板４４のスロット孔４４ａ及び４４ｂから誘電体窓１８に与えられる。
誘電体窓１８では、第１凹部１８１及び第２凹部１８２にマイクロ波の電界が集中して、第１凹部１８１及び第２凹部１８２にマイクロ波のエネルギーが集中する。したがって、第１凹部１８１及び第２凹部１８２において、プラズマが安定して生成される。故に、誘電体窓１８の直下において径方向及び周方向に分布したプラズマが生成される。
プラズマ処理装置１０は、中央導入部５０及び周辺導入部５２を備えている。中央導入部５０は、導管５０ａ、インジェクタ５０ｂ、及び中央導入口１８ｉを含んでいる。導管５０ａは、同軸導波管１６の内側導体１６ｂの内孔に通されている。導管５０ａの端部は、誘電体窓１８が空間１８ｓ（図６参照）の中に位置している。空間１８ｓは、誘電体窓１８の中で軸線ＡＺに交差する領域に形成されている。空間１８ｓ内且つ導管５０ａの端部の下方には、インジェクタ５０ｂが収容されている。インジェクタ５０ｂには、Ｚ方向に延びる複数の貫通孔が設けられている。誘電体窓１８には、中央導入口１８ｉが形成されている。中央導入口１８ｉは、空間１８ｓの下方に連続し、且つ軸線ＡＺに沿って延びている。中央導入部５０は、導管５０ａを介してインジェクタ５０ｂにガスを供給し、インジェクタ５０ｂから中央導入口１８ｉを介してガスを噴射する。したがって、中央導入部５０は、軸線ＡＺに沿って誘電体窓１８の直下にガスを噴射する。即ち、中央導入部５０は、電子温度が高いプラズマ生成領域にガスを導入する。
周辺導入部５２は、複数の周辺導入口５２ｉを含んでいる。複数の周辺導入口５２ｉは、主として被加工物Ｗのエッジ領域にガスを供給する。複数の周辺導入口５２ｉは、被加工物Ｗのエッジ領域又は載置領域２４Ｒの縁部に向けて開口している。複数の周辺導入口５２ｉは、中央導入口１８ｉよりも下方、且つ、支持台２０の上方において周方向に沿って配列されている。即ち、複数の周辺導入口５２ｉは、誘電体窓１８の直下よりも電子温度の低い領域（プラズマ拡散領域）において軸線ＡＺを中心として周方向に配列されている。この周辺導入部５２は、電子温度の低い領域から被加工物Ｗに向けてガスを供給する。したがって、周辺導入部５２から内部空間Ｓに導入されるガスの解離度は、中央導入部５０から内部空間Ｓに供給されるガスの解離度よりも抑制される。
周辺導入部５２は、環状の管５２ｐを更に含んでいてもよい。複数の周辺導入口５２ｉは、管５２ｐに形成されている。環状の管５２ｐは、例えば石英から形成される。図３に示すように、環状の管５２ｐは、側壁１２ａの内壁面に沿って設けられていてもよい。換言すると、環状の管５２ｐは、誘電体窓１８の下面と載置領域２４Ｒ、即ち被加工物Ｗとを結ぶ経路上には配置されていない。したがって、環状の管５２ｐは、プラズマの拡散を阻害しない。また、環状の管５２ｐが側壁１２ａの内壁面に沿って設けられているので、当該環状の管５２ｐのプラズマによる消耗が抑制され、当該環状の管５２ｐの交換頻度を減少させることが可能となる。さらに、環状の管５２ｐは、ヒータによる温度制御が可能な側壁１２ａに沿って設けられているので、周辺導入部５２から内部空間Ｓに導入されるガスの温度が安定する。
複数の周辺導入口５２ｉは、被加工物Ｗのエッジ領域に向けて開口していてもよい。即ち、複数の周辺導入口５２ｉは、被加工物Ｗのエッジ領域に向けてガスを噴射するよう、軸線ＡＺに直交する平面に対して傾斜している。このように周辺導入口５２ｉが、被加工物Ｗのエッジ領域に向けて傾斜するように開口しているので、当該周辺導入口５２ｉから噴射されたガスの活性種は、被加工物Ｗのエッジ領域に直接的に向かう。これにより、ガスの活性種を被加工物Ｗのエッジに失活させずに供給することが可能となる。その結果、被加工物Ｗの径方向に沿った各領域の処理速度のばらつきを低減することが可能となる。
中央導入部５０には、第１の流量制御ユニット群ＦＣＧａを介して第１のガスソース群ＧＳＧａが接続されている。第１のガスソース群ＧＳＧａは、複数の第１のガスソースを含んでいる。複数の第１のガスソースは、方法ＭＴにおいて使用される複数種のガスのソースである。第１の流量制御ユニット群ＦＣＧａは、複数の第１の流量制御ユニットを含んでいる。複数の第１の流量制御ユニットの各々は、例えば、二つのバルブと、当該二つのバルブ間に設けられた流量制御器を含んでいる。流量制御器は、例えばマスフローコントローラ又は圧力制御式の流量制御器である。複数の第１のガスソースはそれぞれ、複数の第１の流量制御ユニットを介して、共通ガスラインＧＬａに接続されている。この共通ガスラインＧＬａは、中央導入部５０に接続されている。
周辺導入部５２には、第２の流量制御ユニット群ＦＣＧｂを介して第２のガスソース群ＧＳＧｂが接続されている。第２のガスソース群ＧＳＧｂは、複数の第２のガスソースを含んでいる。複数の第２のガスソースは、方法ＭＴにおいて使用される複数種のガスのソースである。第２の流量制御ユニット群ＦＣＧｂは、複数の第２の流量制御ユニットを含んでいる。複数の第２の流量制御ユニットの各々は、例えば、二つのバルブと、当該二つのバルブ間に設けられた流量制御器を含んでいる。流量制御器は、例えばマスフローコントローラ又は圧力制御式の流量制御器である。複数の第２のガスソースはそれぞれ、複数の第２の流量制御ユニットを介して、共通ガスラインＧＬｂに接続されている。この共通ガスラインＧＬｂは、周辺導入部５２に接続されている。
一実施形態においては、プラズマ処理装置１０は、図１に示すように、制御部Ｃｎｔを更に備え得る。制御部Ｃｎｔは、プログラム可能なコンピュータ装置であり得る。制御部Ｃｎｔは、プロセッサ、メモリといった記憶装置、キーボード、マウスといった入力装置、表示装置、及び信号の入出力インターフェイスを有し得る。制御部Ｃｎｔの記憶装置には、制御プログラム及びレシピデータが記憶されている。制御部Ｃｎｔのプロセッサは、制御プログラムを実行し、レシピデータに従って、プラズマ処理装置１０の各部を制御する。このような制御部の動作によって、方法ＭＴが実行され得る。
再び図１を参照する。以下、プラズマ処理装置１０が用いられて場合を例として、方法ＭＴについて説明する。以下の説明では、図１に加えて、図２の（ａ）、図２の（ｂ）、図２の（ｃ）、図２の（ｄ）、図８、図９の（ａ）、図９の（ｂ）、図９の（ｃ）、図９の（ｄ）を参照する。図２の（ａ）は、図１に示す方法の準備段階で作成される被加工物の一部拡大断面図であり、図２の（ｃ）は、図１に示す方法の工程ＳＴ１の実行後の状態における被加工物の一部拡大断面図であり、図２の（ｄ）は、図１に示す方法の工程ＳＴ２の実行後の状態における被加工物の一部拡大断面図である。図８は、図１に示す方法の工程ＳＴ４の一実施形態を示す流れ図である。図９の（ａ）は、図１に示す方法の工程ＳＴ３の実行後の状態における被加工物の一部拡大断面図であり、図９の（ｂ）は、図８に示す工程ＳＴ４１の実行後の状態における被加工物の一部拡大断面図であり、図９の（ｃ）は、図８に示す工程ＳＴ４３の実行後の状態における被加工物の一部拡大断面図であり、図９の（ｄ）は、図８に示す工程ＳＴ４２及び工程ＳＴ４３の実行後の状態における被加工物の一部拡大断面図である。
方法ＭＴは、工程ＳＴ１〜工程ＳＴ４を含んでいる。方法ＭＴは、工程ＳＴａを更に含んでいてもよい。工程ＳＴａは、工程ＳＴ１の実行前に実行される。工程ＳＴａでは、図２の（ａ）に示す被加工物Ｗが準備される。先に説明した図２の（ｂ）に示す上述の被加工物Ｗは、図２の（ａ）に示す被加工物Ｗから作成される。図２の（ａ）に被加工物Ｗでは、反射防止膜ＡＣＦが、有機領域ＯＲの全表面の上に設けられている。反射防止膜ＡＣＦは、シリコンを含有する反射防止膜である。反射防止膜ＡＣＦ上には、レジストマスクＰＲが設けられている。レジストマスクＰＲは、プラズマエッチングによって反射防止膜ＡＣＦに転写されるパターンを有している。具体的には、レジストマスクＰＲは、マスクＭＫと同様に、有機領域ＯＲの上記部分領域の上で延在する反射防止膜ＡＣＦの部分領域を露出させるように設けられている。レジストマスクＰＲは、フォトリソグラフィ技術を用いて形成される。反射防止膜ＡＣＦは、プラズマ処理装置１０内で生成されるフルオロカーボンを含むガスのプラズマによってエッチングされる。その結果、図２の（ｂ）に示すマスクＭＫが反射防止膜ＡＣＦから形成される。
方法ＭＴでは工程ＳＴ１が、図２の（ｂ）に示す被加工物Ｗに対して実行される。工程ＳＴ１では、複数の第１の窒化領域ＮＲ１を露出させるよう、有機領域ＯＲがエッチングされる。一実施形態では、工程ＳＴ１は、図２の（ｂ）に示す被加工物Ｗがプラズマ処理装置１０の静電チャック２４上に載置された状態で、実行される。工程ＳＴ１では、内部空間Ｓの中で処理ガスのプラズマが生成される。処理ガスは、酸素含有ガスであり得る。或いは、処理ガスは、水素ガス及び窒素ガスの混合ガスであり得る。酸素含有ガスは、酸素ガス（Ｏ２ガス）、ＣＯガス、ＣＯ２ガス等であり得る。
工程ＳＴ１では、上記処理ガスが、中央導入部５０及び／又は周辺導入部５２から内部空間Ｓに供給される。工程ＳＴ１では、排気装置３０によって、内部空間Ｓの中の圧力が指定された圧力に設定される。工程ＳＴ１では、アンテナ１４からマイクロ波が内部空間Ｓに導入される。その結果、内部空間Ｓの中で処理ガスのプラズマが生成される。工程ＳＴ１では、高周波電源ＲＦＧからの高周波電力は、基台２３に供給されてもよく、供給されなくてもよい。工程ＳＴ１では、処理ガスのプラズマからの活性種によって、マスクＭＫから露出されている有機領域ＯＲの部分領域が、図２の（ｃ）に示すようにエッチングされる。その結果、複数の第１の窒化領域ＮＲ１が露出される。工程ＳＴ１では、レジストマスクＰＲもエッチングされる。
一実施形態の工程ＳＴ１では、複数の第１の凸部ＳＰ１の周囲の有機領域ＯＲの上面の高さ方向の位置が、複数の第１の窒化領域ＮＲ１と複数の第１の凸部ＳＰ１との間の境界ＢＰの高さ方向の位置と同一であるか、或いは、境界ＢＰの高さ方向の位置よりも低くなるように、有機領域ＯＲがエッチングされる。
続く工程ＳＴ２では、シリコン酸化膜ＯＦが、工程ＳＴ１において作成された中間生産物、即ち図２の（ｃ）に示す被加工物Ｗの表面上に、コンフォーマルに形成される（図２の（ｄ）を参照）。一実施形態において、工程ＳＴ２は、図２の（ｃ）に示す被加工物Ｗがプラズマ処理装置１０の静電チャック２４上に載置された状態で、実行される。工程ＳＴ２において、シリコン酸化膜ＯＦは、例えば原子層堆積法又はサイクル式プラズマ支援型ＣＶＤ（ｃｙｃｌｉｃ ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ＣＶＤ）法といったサイクリック式堆積（ｃｙｃｌｉｃ ｄｅｐｏｓｉｔｉｏｎ）法により、形成される。
工程ＳＴ２において原子層堆積法によりシリコン酸化膜ＯＦが形成される場合には、原料ガス（例えばアミノシランガス）の内部空間Ｓへの供給、内部空間Ｓのパージ、内部空間Ｓの中で生成された酸素含有ガス（例えば酸素ガス）のプラズマによる酸化処理、及び内部空間Ｓのパージを含むシーケンスが繰り返される。工程ＳＴ２においても、ガスは、中央導入部５０及び／又は周辺導入部５２から内部空間Ｓに供給される。工程ＳＴ２においても、排気装置３０によって、内部空間Ｓの中の圧力が指定された圧力に設定される。工程ＳＴ２の酸化処理においては、酸素含有ガスのプラズマの生成のために、アンテナ１４からマイクロ波が内部空間Ｓに導入される。工程ＳＴ２の酸化処理では、高周波電源ＲＦＧからの高周波電力は、基台２３に供給されてもよく、供給されなくてもよい。
工程ＳＴ２では、第２の窒化領域ＮＲ２と隣り合う第１の窒化領域ＮＲ１が後述する工程ＳＴ３のエッチング後に少なくとも部分的に露出されるように、シリコン酸化膜ＯＦの膜厚が調整される。また、工程ＳＴ２では、第１の窒化領域ＮＲ１と隣り合う第２の窒化領域ＮＲ２が工程ＳＴ３のエッチング後に露出することがないように、シリコン酸化膜ＯＦの膜厚が調整される。工程ＳＴ２において形成されるシリコン酸化膜ＯＦは、図２の（ｄ）に示すように、側面ＯＳＷを有している。側面ＯＳＷは、マスクＭＫの側面及び有機領域ＯＲの側面に沿って延在する。工程ＳＴ２の一実施形態では、Ｘ方向における側面ＯＳＷの位置が、互いに隣り合う第１の窒化領域ＮＲ１と第２の窒化領域ＮＲ２との間にあるように、シリコン酸化膜ＯＦの膜厚が調整される。
続く工程ＳＴ３では、複数の第１の窒化領域ＮＲ１の上面を露出させるよう、シリコン酸化膜ＯＦがエッチングされる。一実施形態において、工程ＳＴ３は、図２の（ｄ）に示す被加工物Ｗがプラズマ処理装置１０の静電チャック２４上に載置された状態で、実行される。工程ＳＴ３では、内部空間Ｓの中で処理ガスのプラズマが生成され、シリコン酸化膜ＯＦに対して異方性のプラズマエッチングが適用される。工程ＳＴ３で用いられる処理ガスは、フッ素含有ガスであり得る。工程ＳＴ３で用いられる処理ガスは、例えばフルオロカーボンガスを含む。工程ＳＴ３で用いられる処理ガスは、希ガスといった他のガスを更に含んでいてもよい。
工程ＳＴ３では、上記処理ガスが、中央導入部５０及び／又は周辺導入部５２から内部空間Ｓに供給される。工程ＳＴ３では、排気装置３０によって、内部空間Ｓの中の圧力が指定された圧力に設定される。工程ＳＴ３では、アンテナ１４からマイクロ波が内部空間Ｓに導入される。その結果、内部空間Ｓの中で処理ガスのプラズマが生成される。工程ＳＴ３では、高周波電源ＲＦＧからの高周波電力が基台２３に供給される。これにより、プラズマからのイオンがシリコン酸化膜ＯＦに引き込まれて、シリコン酸化膜ＯＦが垂直方向にエッチングされる。その結果、図９の（ａ）に示すように、複数の第１の窒化領域ＮＲ１の上面が露出される。なお、複数の第２の窒化領域ＮＲ２及び有機領域ＯＲは、シリコン酸化膜ＯＦによって覆われたままである。
次いで、工程ＳＴ４が実行される。工程ＳＴ４では、シリコン酸化膜ＯＦ及び複数の第１の凸部ＳＰ１に対して選択的に且つ等方的に複数の第１の窒化領域ＮＲ１がエッチングされる。一実施形態において、工程ＳＴ４は、図９の（ａ）に示す被加工物Ｗがプラズマ処理装置１０の静電チャック２４上に載置された状態で、実行される。工程ＳＴ４では、イオンの物理的なエネルギーによるエッチングが抑制され、複数の第１の窒化領域ＮＲ１を選択的に除去し得るラジカルによるエッチングが行われる。
一実施形態の工程ＳＴ４では、図８に示すように工程ＳＴ４１及び工程ＳＴ４３を含むシーケンスが１回以上実行される。一実施形態の工程ＳＴ４では、当該シーケンスが繰り返される。このシーケンスは、工程ＳＴ４２を更に含み得る。
工程ＳＴ４１では、水素含有ガスのプラズマにより、複数の第１の窒化領域ＮＲ１それぞれの少なくとも一部が改質される。水素含有ガスは、例えば水素ガス（Ｈ２ガス）である。工程ＳＴ４１では、水素含有ガスに加えて希ガスといった他のガスが内部空間Ｓに供給されてもよい。複数の第１の窒化領域ＮＲ１それぞれの少なくとも一部は、複数の第１の窒化領域ＮＲ１それぞれの表面を含む。工程ＳＴ４１では、水素の活性種によって、複数の第１の窒化領域ＮＲ１それぞれの少なくとも一部が改質されて、図９の（ｂ）に示すように、改質領域ＭＲが形成される。
工程ＳＴ４１では、水素含有ガスが、中央導入部５０及び／又は周辺導入部５２から内部空間Ｓに供給される。工程ＳＴ４１では、排気装置３０によって、内部空間Ｓの中の圧力が指定された圧力に設定される。工程ＳＴ４１では、アンテナ１４からマイクロ波が内部空間Ｓに導入される。その結果、内部空間Ｓの中で水素含有ガスのプラズマが生成される。工程ＳＴ４１では、高周波電源ＲＦＧからの高周波電力が、基台２３に供給される。工程ＳＴ４１では、水素含有ガスのプラズマからの水素の活性種によって、上述したように、複数の第１の窒化領域ＮＲ１それぞれの少なくとも一部が改質されて、改質領域ＭＲが形成される。
工程ＳＴ４３では、フッ素含有ガスのプラズマにより、改質領域ＭＲがエッチングされる。フッ素含有ガスは、ＮＦ３ガス、ＳＦ６ガス、フルオロカーボンガス（例えば、ＣＦ４ガス）のうち何れか、又は、これらのうち二以上のガスを含む混合ガスであり得る。工程ＳＴ４３では、フッ素含有ガスに加えて希ガスといった他のガスが内部空間Ｓに供給されてもよい。工程ＳＴ４３では、フッ素のラジカルによって、図９の（ｃ）に示すように、改質領域ＭＲが等方的にエッチングされる。
工程ＳＴ４３では、フッ素含有ガスが、中央導入部５０及び／又は周辺導入部５２から内部空間Ｓに供給される。工程ＳＴ４３では、排気装置３０によって、内部空間Ｓの中の圧力が指定された圧力に設定される。工程ＳＴ４３では、アンテナ１４からマイクロ波が内部空間Ｓに導入される。その結果、内部空間Ｓの中でフッ素含有ガスのプラズマが生成される。工程ＳＴ４３では、高周波電源ＲＦＧからの高周波電力は、基台２３に供給されないか、或いは、工程ＳＴ４１において基台２３に供給される高周波電力よりも低い電力に設定される。したがって、工程ＳＴ４３では、フッ素イオンによる物理的なエッチングは抑制され、ラジカルによるエッチングが行われる。その結果、改質領域ＭＲが選択的にエッチングされる。
工程ＳＴ４２は、シーケンスが複数回実行される場合に、少なくとも、複数の第１の凸部ＳＰ１が露出される時点を含む期間において実行されるシーケンスに含まれる。工程ＳＴ４２は、複数回実行される各シーケンスに含まれていてもよい。工程ＳＴ４２では、酸素含有ガスのプラズマにより、複数の第１の凸部ＳＰ１それぞれの一部が酸化される。複数の第１の凸部ＳＰ１それぞれの一部は、複数の第１の凸部ＳＰ１それぞれの表面を含む。酸素含有ガスは、酸素ガス（Ｏ２ガス）、ＣＯガス、又はＣＯ２ガスであり得る。工程ＳＴ４２では、酸素含有ガスに加えて希ガスといった他のガスが内部空間Ｓに供給されてもよい。
工程ＳＴ４２では、酸素含有ガスが、中央導入部５０及び／又は周辺導入部５２から内部空間Ｓに供給される。工程ＳＴ４２では、排気装置３０によって、内部空間Ｓの中の圧力が指定された圧力に設定される。工程ＳＴ４２では、アンテナ１４からマイクロ波が内部空間Ｓに導入される。その結果、内部空間Ｓの中で酸素含有ガスのプラズマが生成される。工程ＳＴ４２では、高周波電源ＲＦＧからの高周波電力は、基台２３に供給されてもよく、供給されなくてもよい。工程ＳＴ４２では、プラズマからの酸素の活性種によって、複数の第１の凸部ＳＰ１それぞれの一部が酸化される。
一実施形態において、工程ＳＴ４１が実行される期間と工程ＳＴ４２が実行される期間は、同一の期間であるか、部分的に重複していてもよい。即ち、水素含有ガスと酸素含有ガスの混合ガスのプラズマが内部空間Ｓの中で、同時に生成されてもよい。別の実施形態では、工程ＳＴ４１と工程ＳＴ４２が実行される期間は、互いに異なっていてもよい。この実施形態では、水素含有ガスのプラズマと酸素含有ガスのプラズマは、内部空間Ｓの中では同時に生成されない。したがって、プラズマ処理装置１０は防爆仕様を満たす必要はない。
工程ＳＴ４４では、停止条件が満たされるか否かが判定される。停止条件は、工程ＳＴ４１〜工程ＳＴ４３を含むシーケンスの実行回数が所定回数に達しているときに満たされていると判定される。工程ＳＴ４４において停止条件が満たされないと判定されると、工程ＳＴ４１〜工程ＳＴ４３を含むシーケンスが再び実行される。一方、工程ＳＴ４４において停止条件が満たされていると判定されると、方法ＭＴが終了する。方法ＭＴの終了時には、図９の（ｄ）に示すように、複数の第１の窒化領域ＮＲ１が除去される。また、図９の（ｄ）に示すように、露出された複数の第１の凸部ＳＰ１のそれぞれの一部は工程ＳＴ４２において酸化されて酸化領域ＭＳに変化する。酸化領域ＭＳは、工程ＳＴ４３の等方性エッチングによってエッチングされ難い。したがって、工程ＳＴ４３の等方性エッチングにおいて、複数の第１の凸部ＳＰ１がエッチングされることが抑制される。
以上説明した方法ＭＴでは、露出された複数の第１の窒化領域ＮＲ１のエッチングとして等方性エッチングが用いられる。等方性エッチングによれば、製造誤差によりマスクＭＫの境界位置が設計位置からずれていても、複数の第１の窒化領域ＮＲ１の各々が少なくとも部分的に露出される限り、複数の第１の窒化領域ＮＲ１が確実に除去される。したがって、許容されるマスクＭＫの製造誤差が大きい。
また、工程ＳＴ１における有機領域ＯＲのエッチング（即ち、有機領域ＯＲのエッチバック）、工程ＳＴ２におけるシリコン酸化膜ＯＦの形成、及び工程ＳＴ３におけるシリコン酸化膜ＯＦのエッチング（即ち、シリコン酸化膜ＯＦのエッチバック）によって、複数の第１の窒化領域ＮＲ１は露出されるが、有機領域ＯＲ、複数の第２の凸部ＳＰ２、及び複数の第２の窒化領域ＮＲ２はシリコン酸化膜ＯＦによって保護される。また、工程ＳＴ４における複数の第１の窒化領域ＮＲ１の等方的エッチングは、物理的なエネルギーを実質的に用いることなく化学的反応を用いるので、シリコン酸化膜ＯＦのエッチングを抑制することができる。故に、有機領域ＯＲ、複数の第２の凸部ＳＰ２、及び複数の第２の窒化領域ＮＲ２といった残されるべき部分は、シリコン酸化膜ＯＦによって保護され、維持される。
一実施形態の工程ＳＴ１では、上述したように、複数の第１の凸部ＳＰ１の周囲の有機領域ＯＲの上面の高さ方向の位置が、複数の第１の窒化領域ＮＲ１と複数の第１の凸部ＳＰ１との間の境界ＢＰの高さ方向の位置と同一であるか、或いは、境界ＢＰの高さ方向の位置よりも低くなるように、有機領域ＯＲがエッチングされる。この実施形態によれば、工程ＳＴ４において、複数の第１の窒化領域ＮＲ１が完全に除去されても、有機領域ＯＲがシリコン酸化膜ＯＦによって覆われた状態が維持される。
一実施形態において、工程ＳＴ４は、工程ＳＴ４２を含んでいる。工程ＳＴ４２では、酸素含有ガスのプラズマが利用される。工程ＳＴ４２が実行される際には、被加工物Ｗの有機領域ＯＲは、シリコン酸化膜ＯＦによって覆われているので、工程ＳＴ４２における有機領域ＯＲのエッチングが防止される。
一実施形態においては、方法ＭＴの全ての工程がプラズマ処理装置１０を用いて実行される。即ち、方法ＭＴの全ての工程が、単一のプラズマ処理装置１０の単一のチャンバ１２の中に被加工物Ｗが収容された状態で、実行される。この実施形態によれば、被加工物Ｗの内部空間Ｓへの搬入及び内部空間Ｓから搬出の回数が少なくなり、スループットが高くなる。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、方法ＭＴの実行に用いられるプラズマ処理装置は、誘導結合型のプラズマ処理装置、容量結合型のプラズマ処理装置といった任意のプラズマ処理装置であってもよい。また、方法ＭＴの複数の工程のうち一つ以上の工程は、他の工程で用いられるプラズマ処理装置と異なるプラズマ処理装置を用いて実行されてもよい。また、工程ＳＴ４では、複数の第１の窒化領域ＮＲ１は、リン酸を含む溶液を用いたウェットエッチングにより除去されてもよい。
１０…プラズマ処理装置、１２…チャンバ、Ｗ…被加工物、ＭＫ…マスク、ＳＰ１…第１の凸部、ＳＰ２…第２の凸部、ＮＲ１…第１の窒化領域、ＮＲ２…第２の窒化領域、ＯＲ…有機領域、ＯＦ…シリコン酸化膜、ＭＲ…改質領域、ＭＴ…方法。

Claims (7)

  1. 被加工物の処理方法であって、
    前記被加工物は、
    下地領域と、
    シリコンから形成されており、前記下地領域から突き出るように延在する第１の凸部及び第２の凸部であり、該下地領域上で一方向に配列された該第１の凸部及び該第２の凸部と、
    シリコン及び窒素を含み、前記第１の凸部の頂部上に設けられた第１の窒化領域と、
    シリコン及び窒素を含み、前記第２の凸部の頂部上に設けられた第２の窒化領域と、
    炭素を含み、前記第１の凸部、前記第２の凸部、前記第１の窒化領域、及び前記第２の窒化領域を覆うように設けられた有機領域と、
    前記第１の凸部及び前記第１の窒化領域上で延在する前記有機領域の部分領域を露出させるように該有機領域上に設けられたマスクと、
    を有し、
    該処理方法は、
    前記有機領域の前記部分領域を除去して前記第１の窒化領域を露出させるよう、前記有機領域をエッチングする工程と、
    前記有機領域をエッチングする前記工程によって前記被加工物から作成された中間生産物の表面上にコンフォーマルにシリコン酸化膜を形成する工程と、
    前記第１の窒化領域の上面を露出させるよう前記シリコン酸化膜をエッチングする工程と、
    前記シリコン酸化膜及び前記第１の凸部に対して選択的に且つ等方的に前記第１の窒化領域をエッチングする工程と、
    を含む処理方法。
  2. 前記シリコン酸化膜は原子層堆積法により形成される請求項１に記載の処理方法。
  3. 前記第１の窒化領域をエッチングする前記工程において、
    水素含有ガスのプラズマにより、前記第１の窒化領域の表面を含む前記第１の窒化領域の少なくとも一部を改質する工程であり、該第１の窒化領域の該少なくとも一部から改質領域が形成される、該工程と、
    フッ素含有ガスのプラズマにより、前記改質領域をエッチングする工程と、
    を含むシーケンスが１回以上実行される、請求項１又は２に記載の処理方法。
  4. 前記シーケンスは、複数回実行され、
    少なくとも前記第１の凸部が露出される時点を含む期間において実行されるシーケンスは、酸素含有ガスのプラズマにより、前記第１の凸部の表面を含む該第１の凸部の一部を酸化させる工程を含む、
    請求項３に記載の処理方法。
  5. 前記第１の窒化領域の少なくとも一部を改質する前記工程が実行される期間と第１の凸部の一部を酸化させる前記工程が実行される期間は、互いに異なる、請求項４に記載の処理方法。
  6. 前記有機領域をエッチングする前記工程では、前記第１の凸部の周囲の前記有機領域の上面の高さ方向の位置が、前記第１の窒化領域と前記第１の凸部との間の境界の高さ方向の位置と同一であるか、又は、該境界の該高さ方向の該位置よりも低くなるように、前記有機領域がエッチングされる、請求項１〜５の何れか一項に記載の処理方法。
  7. 前記有機領域をエッチングする前記工程、シリコン酸化膜を形成する前記工程、前記シリコン酸化膜をエッチングする前記工程、及び前記第１の窒化領域をエッチングする前記工程が、単一のプラズマ処理装置の単一のチャンバの中に前記被加工物が収容された状態で実行される、請求項１〜６の何れか一項に記載の処理方法。
JP2018026998A 2018-02-19 2018-02-19 処理方法 Active JP6960351B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018026998A JP6960351B2 (ja) 2018-02-19 2018-02-19 処理方法
US16/274,273 US10593783B2 (en) 2018-02-19 2019-02-13 Processing method
KR1020190016821A KR20190100041A (ko) 2018-02-19 2019-02-13 처리 방법
TW108104908A TWI818953B (zh) 2018-02-19 2019-02-14 被加工物之處理方法
CN201910115973.2A CN110176400B (zh) 2018-02-19 2019-02-15 处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018026998A JP6960351B2 (ja) 2018-02-19 2018-02-19 処理方法

Publications (2)

Publication Number Publication Date
JP2019145608A JP2019145608A (ja) 2019-08-29
JP6960351B2 true JP6960351B2 (ja) 2021-11-05

Family

ID=67616488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018026998A Active JP6960351B2 (ja) 2018-02-19 2018-02-19 処理方法

Country Status (5)

Country Link
US (1) US10593783B2 (ja)
JP (1) JP6960351B2 (ja)
KR (1) KR20190100041A (ja)
CN (1) CN110176400B (ja)
TW (1) TWI818953B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7090521B2 (ja) * 2018-09-26 2022-06-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480610B1 (ko) * 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
US7977249B1 (en) * 2007-03-07 2011-07-12 Novellus Systems, Inc. Methods for removing silicon nitride and other materials during fabrication of contacts
US8569125B2 (en) * 2011-11-30 2013-10-29 International Business Machines Corporation FinFET with improved gate planarity
JP2015037091A (ja) 2013-08-12 2015-02-23 東京エレクトロン株式会社 エッチング方法
US8980758B1 (en) * 2013-09-17 2015-03-17 Applied Materials, Inc. Methods for etching an etching stop layer utilizing a cyclical etching process
JP6243722B2 (ja) * 2013-12-10 2017-12-06 東京エレクトロン株式会社 エッチング処理方法
JP6496320B2 (ja) * 2013-12-30 2019-04-03 キャノン・ナノテクノロジーズ・インコーポレーテッド サブ２０ｎｍの図案の均一なインプリントパターン転写方法
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
US9196499B2 (en) * 2014-03-26 2015-11-24 Globalfoundries Inc. Method of forming semiconductor fins
US9780191B2 (en) * 2014-07-18 2017-10-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of forming spacers for a gate of a transistor
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
CN106571336B (zh) * 2015-10-12 2020-04-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN106847698B (zh) * 2015-12-07 2019-09-27 中芯国际集成电路制造(上海)有限公司 半导体器件以及改善半导体器件性能的方法
US9806161B1 (en) * 2016-04-07 2017-10-31 Globalfoundries Inc. Integrated circuit structure having thin gate dielectric device and thick gate dielectric device
US10026827B2 (en) * 2016-04-10 2018-07-17 United Microelectronics Corp. Method for fabricating semiconductor device
FR3051967B1 (fr) * 2016-05-27 2018-05-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation de motifs
US10008414B2 (en) * 2016-06-28 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for widening Fin widths for small pitch FinFET devices
JP6757624B2 (ja) * 2016-08-12 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法

Also Published As

Publication number Publication date
TW201942408A (zh) 2019-11-01
TWI818953B (zh) 2023-10-21
KR20190100041A (ko) 2019-08-28
CN110176400A (zh) 2019-08-27
JP2019145608A (ja) 2019-08-29
US10593783B2 (en) 2020-03-17
CN110176400B (zh) 2022-07-26
US20190259860A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
US11664236B2 (en) Method of etching film and plasma processing apparatus
JP6086862B2 (ja) 酸化シリコンから構成された領域を選択的に除去する方法及びプラズマ処理装置
US11637003B2 (en) Method for etching film and plasma processing apparatus
TWI650812B (zh) 蝕刻矽層之方法、以及電漿處理裝置
KR102185192B1 (ko) 플라즈마 에칭 방법
JP6960351B2 (ja) 処理方法
KR102104867B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP7308110B2 (ja) シリコン酸化膜をエッチングする方法及びプラズマ処理装置
KR102332886B1 (ko) 반도체 디바이스를 제조하는 방법
KR102271689B1 (ko) 플라즈마 처리 방법
WO2020022045A1 (ja) エッチング方法及びエッチング装置
JP2021034503A (ja) エッチングする方法、デバイス製造方法、及びプラズマ処理装置
KR20230100215A (ko) 기판 처리 장치 및 기판 처리 방법
JP2016039355A (ja) 基板処理装置及び基板処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R150 Certificate of patent or registration of utility model

Ref document number: 6960351

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250