Nothing Special   »   [go: up one dir, main page]

KR101734558B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101734558B1
KR101734558B1 KR1020110018235A KR20110018235A KR101734558B1 KR 101734558 B1 KR101734558 B1 KR 101734558B1 KR 1020110018235 A KR1020110018235 A KR 1020110018235A KR 20110018235 A KR20110018235 A KR 20110018235A KR 101734558 B1 KR101734558 B1 KR 101734558B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
light emitting
emitting device
disposed
Prior art date
Application number
KR1020110018235A
Other languages
English (en)
Other versions
KR20120098349A (ko
Inventor
윤호상
정성훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110018235A priority Critical patent/KR101734558B1/ko
Priority to US13/365,078 priority patent/US8592822B2/en
Priority to EP12155165.9A priority patent/EP2492976B1/en
Priority to CN201210048414.2A priority patent/CN102651439B/zh
Publication of KR20120098349A publication Critical patent/KR20120098349A/ko
Application granted granted Critical
Publication of KR101734558B1 publication Critical patent/KR101734558B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는, 기판; 상기 기판 위에 n형 접촉층을 포함하는 n형 반도체층; 상기 n형 접촉층의 제1 영역 위에 배치된 언도프드 반도체층; 상기 언도프드 반도체층 위에 배치된 활성층; 상기 활성층 위에 배치된 p형 반도체층; 상기 n형 접촉층의 제2 영역 위에 배치된 제1 전극; 상기 p형 반도체층 위에 배치된 제2 전극; 을 포함하고, 상기 언도프드 반도체층은 300nm 이하의 두께이고, 상기 언도프드 반도체층이 배치된 상기 n형 접촉층의 제1 영역과 상기 제1 전극이 배치된 상기 n형 접촉층의 제2 영역 간의 단차는 적어도 100nm 이다.

Description

발광 소자{LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
발광 소자로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선 또는 가시광선과 같은 빛의 형태로 변환한다.
최근, 발광 다이오드의 광 효율이 증가됨에 따라 디스플레이 기기, 조명기기를 비롯한 다양한 전자 전기 장치에 사용되고 있다.
실시 예는 새로운 구조를 갖는 발광 소자를 제공한다.
실시 예는 결정 결함을 감소시키고 휘도를 향상시킬 수 있으며, 구동 특성을 향상시킬 수 있는 발광 소자를 제공한다.
실시 예에 따른 발광 소자는, 기판; 상기 기판 위에 n형 접촉층을 포함하는 n형 반도체층; 상기 n형 접촉층의 제1 영역 위에 배치된 언도프드 반도체층; 상기 언도프드 반도체층 위에 배치된 활성층; 상기 활성층 위에 배치된 p형 반도체층; 상기 n형 접촉층의 제2 영역 위에 배치된 제1 전극; 상기 p형 반도체층 위에 배치된 제2 전극; 을 포함하고, 상기 언도프드 반도체층은 300nm 이하의 두께이고, 상기 언도프드 반도체층이 배치된 상기 n형 접촉층의 제1 영역과 상기 제1 전극이 배치된 상기 n형 접촉층의 제2 영역 간의 단차는 적어도 100nm 이다.
실시 예는 새로운 구조를 갖는 발광 소자를 제공할 수 있다.
실시 예는 결정 결함을 감소시키고 휘도를 향상시킬 수 있으며, 구동 특성이 향상된 발광 소자를 제공할 수 있다.
도 1은 실시 예에 따른 발광 소자를 나타낸 단면도이다.
도 2 및 도 3은 실시 예에 따른 발광 소자에 있어서 불연속(snap back) 현상을 설명하는 도면이다.
도 4는 실시 예에 따른 발광 소자의 동작 회로를 나타낸 도면이다.
도 5는 실시 예에 따른 발광 소자에 있어서, n형 접촉층의 식각 두께에 따른 전압-전류 곡선을 나타낸 것이다.
도 6은 실시 예에 따른 발광 소자에 있어서 언도프드 반도체층의 두께 변화에 따른 안정화 전압 편차를 나타낸 도면이다.
도 7은 실시 예에 따른 발광 소자가 적용된 발광 소자 패키지를 설명하는 도면이다.
도 8은 실시 예에 따른 발광 소자가 적용된 조명 장치를 설명하는 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광 소자 및 발광 소자 패키지에 대해 상세히 설명하도록 한다.
도 1은 실시 예에 따른 발광 소자를 나타낸 단면도이다.
실시 예에 따른 발광 소자는 기판(10), 버퍼층(11), 제1 언도프드 반도체층(12), 결정제어층(13), n형 반도체층(14), n형 접촉층(15), 제2 언도프드 반도체층(16), 활성층(17), p형 반도체층(20)을 포함한다. 상기 p형 반도체층(20)은 제1 반도체층(21), 제2 반도체층(22), 제3 반도체층(23), 제4 반도체층(24)을 포함할 수 있다. 상기 n형 접촉층(15) 위에 제1 전극(18)이 배치될 수 있으며, 상기 p형 반도체층(20) 위에 제2 전극(19)이 배치될 수 있다.
상기 기판(10)은 예로서 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge 중 적어도 하나를 이용할 수 있다. 상기 기판(10)의 상부 면에는 요철 패턴이 형성될 수 있다. 상기 기판(10) 위에는 버퍼층(11)이 형성될 수 있으며, 예로서 상기 버퍼층(11)은 3족-5족 원소의 화합물 반도체로 구현될 수 있다. 상기 버퍼층(11) 위에는 제1 언도프드 반도체층(12)이 형성될 수 있다. 예컨대, 상기 제1 언도프드 반도체층(12)은 undoped GaN계 반도체층으로 구현될 수 있다.
상기 제1 언도프드 반도체층(12) 위에는 결정 제어층(13)이 형성될 수 있다. 상기 결정 제어층(13)은 AlGaN/GaN 적층 구조 또는 초격자 구조로 형성될 수 있다. 상기 결정 제어층(13)은 상기 기판(10)과 GaN계 반도체층의 격자 부정합에 의한 결정 결함 발생을 억제시켜 줄 수 있다. 즉, 성장 방향으로 진행하는 전위의 발생을 억제할 수 있다. 한편, 상기 제1 언도프드 반도체층(12) 대신에 인듐(In)이 도핑된 반도체층이 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 언도프드 반도체층(12) 또는/및 상기 결정 제어층(13)은 형성하지 않을 수도 있으며, 이러한 특징은 실시 예의 기술적 범위 내에서 다양하게 변경될 수 있다.
상기 결정 제어층(13) 위에는 n형 반도체층(14)이 형성되며, 상기 n형 반도체층(14) 위에는 n형 접촉층(15)이 형성될 수 있다. 상기 n형 반도체층(14) 및 상기 n형 접촉층(15)은 n형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있다. 예컨대, 상기 n형 반도체층(14) 및 상기 n형 접촉층(15)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등 중에서 적어도 하나를 포함할 수 있다. 상기 n형 반도체층(14) 및 상기 n형 접촉층(15)은 도펀트로서 인듐(In)을 포함할 수 있다. 또한 상기 n형 반도체층(14) 및 상기 n형 접촉층(15)은 도펀트로서 실리콘(Si)을 포함할 수 있으며, 예로서 도펀트 농도가 5×1018/㎤ 이상의 값을 갖도록 구현될 수 있다.
상기 n형 접촉층(15)의 제1 영역 위에는 상기 제2 언도프드 반도체층(16)이 배치되고, 상기 n형 접촉층(15)의 제2 영역에는 상기 제1 전극(18)이 배치될 수 있다. 상기 제2 언도프드 반도체층(16) 위에 상기 활성층(17)이 배치될 수 있다.
상기 제2 언도프드 반도체층(16)은 그 위에 성정되는 상기 활성층(17)의 결정 품질을 높이기 위하여 형성된다. 예컨대 상기 제2 언도프드 반도체층(16)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등 중에서 적어도 하나를 포함할 수 있다. 상기 제2 언도프드 반도체층(16)은 예컨대 10nm~500nm의 두께로 형성될 수 있다.
상기 활성층(17)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(17)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InxAlyGa(1-x-y)N 우물층/InaAlbGa(1-a-b)N 장벽층의 주기로 형성될 수 있다(0<x≤1, 0≤y≤1, 0≤x+y≤1, 0≤a≤1, 0≤b≤1, 0≤a+b≤1).
상기 활성층(17)의 성장 방법은 소정의 성장 온도에서 질소 또는/및 수소를 캐리어 가스로 공급하고 NH3, TMGa(또는 TEGa), 및 TMln, TMAl을 선택적으로 공급하여 우물층과 장벽층을 교대로 성장시켜 줄 수 있다. 상기 우물층과 상기 장벽층의 성장 온도는 서로 동일하거나, 상기 장벽층의 성장 온도가 더 높을 수 있다.
이때 상기 우물층의 성장 속도는 0.2Å/sec 이하의 낮은 속도로 성장하고, 그 우물층의 두께는 28~32Å 수준으로 두껍게 성장시켜 줄 수 있다. 상기 우물층 내의 인듐 조성은 10% 이상으로 하여 성장시키고, 상기 우물층 위에 단일 또는 다중 장벽층을 형성시켜 줄 수 있다. 상기 우물층/장벽층의 쌍을 단일 또는 다중으로 성장할 수 있다.
상기 활성층(17) 위에 상기 p형 반도체층(20)이 배치될 수 있다. 상기 p형 반도체층(20)은 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등을 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 p형 반도체층(20)은 도펀트로서 Mg 등과 같은 p형 도펀트를 포함할 수 있다. 상기 활성층(17)과 상기 p형 반도체층(20) 사이에 p형 버퍼층이 더 배치될 수 있다. 상기 p형 버퍼층은 p형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, InAlGaN 또는 AlGaN 등으로 형성될 수 있다. 상기 p형 버퍼층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자에 있어서, 상기 p형 반도체층(20)은 제1 반도체층(21), 제2 반도체층(22), 제3 반도체층(23), 제4 반도체층(24)을 포함할 수 있다. 상기 제1 반도체층(21)은 제1 도펀트 농도를 포함하고, 상기 제2 반도체층(22)은 제2 도펀트 농도를 포함하고, 상기 제3 반도체층(23)은 제3 도펀트 농도를 포함하고, 상기 제4 반도체층(24)은 제4 도펀트 농도를 포함할 수 있다.
상기 제2 도펀트 농도는 상기 제1 도펀트 농도 및 상기 제3 도펀트 농도에 비하여 작은 값을 가질 수 있으며, 상기 제4 도펀트 농도는 상기 제3 도펀트 농도에 비하여 더 큰 값을 가질 수 있다.
예컨대, 2 인치 크기의 성장 기판을 이용하는 경우에는 ESD (Electro Static Discharge) 내성을 확보하기 위하여, 상기 제1 반도체층(21)은 p형 도펀트 농도가 1×1020/㎤ ~ 2×1020/㎤ 의 값을 갖도록 구현되고, 상기 제2 반도체층(22)은 p형 도펀트 농도가 1×1019/㎤ 이하의 값을 갖도록 구현될 수 있다. 또한, 상기 제3 반도체층(23)은 p형 도펀트 농도가 1×1020/㎤ ~ 2×1020/㎤ 의 값을 갖도록 구현되고, 상기 제4 반도체층(24)은 저항을 낮추기 위하여 p형 도펀트 농도가 2×1020/㎤ 이상의 값을 갖도록 구현될 수 있다. 이와 같이 상기 p형 반도체층(20)에 도핑된 p형 도펀트의 농도는 [P+/P0/P+/P++] 형태의 모습을 가지게 되며, 발광 소자에서 요구되는 전기, 광학 특성을 충족시킬 수 있게 된다.
한편, 실시 예에 따른 발광 소자 제조방법에 있어, 상기 p형 반도체층(20)의 표면으로부터 일정 깊이까지 식각을 수행하여 상기 n형 접촉층(15)을 노출시키고, 노출된 상기 n형 접촉층(15)에 상기 제1 전극(18)을 형성한다. 상기 식각 공정은 예로서 건식 식각으로 수행될 수 있다. 이때, 상기 p형 반도체층(20)의 표면으로부터 식각되는 깊이는 예컨대 750nm~850nm일 수 있다.
그런데 상기 식각 과정에서, 상기 제2 언도프드 반도체층(16)의 두께가 너무 두껍거나 식각 두께가 얇을 경우에는, 상기 n형 접촉층(15)이 노출되지 않는 경우가 발생될 수 있다. 이와 같이 상기 n형 접촉층(15)이 노출되지 못하는 경우 상기 제1 전극(18)이 상기 제2 언도프드 반도체층(16)에 형성될 수 있다.
상기 제1 전극(18)이 상기 제2 언도프드 반도체층(16)에 형성되는 경우, 도 2 및 도 3에 나타낸 바와 같이, 전류-전압 곡선의 불연속(snap back) 현상이 나타나게 된다. 도 2 및 도 3에서 빨간색으로 표시된 선이 불연속(snap back) 현상이 발생된 경우를 나타낸 것이고 파란색으로 표시된 선은 불연속 현상이 발생되지 않은 경우를 나타낸 것이다. 통상적인 구동 전류를 인가하였을 때 전류 인가 후 1ms 이상 경과하여 전압을 측정하기 때문에 일반적인 방법으로는 불연속(snap back) 현상이 잘 검출되지 않지만, 오실로스코프를 이용하여 초기 전압을 측정하면 0~100㎲ 정도의 초기 아주 짧은 시간 동안 통상적인 전압 대비 0.1V~3.0V 까지의 높은 전압을 나타내다가 안정화되는 현상을 나타내게 된다.
이는 상기 제2 언도프드 반도체층(16)에 의하여 상기 제1 전극(18)으로부터 주입된 전자가 원활하게 전파되지 못하고 모이게 되어 일종의 캐패시터(capacitor) 현상이 일어나기 때문인 것으로 분석된다. 이는 회로적으로 도 4에 도시된 바와 같은 해석이 가능하게 된다.
이러한 점을 고려하여, 실시 예에 따른 발광 소자는 불연속(snap back) 현상이 발생되는 것을 방지하기 위하여 상기 제1 전극(18)이 상기 n형 접촉층(15) 위에 배치될 수 있는 방안을 제시한다. 또한 실시 예에 따른 발광 소자는 상기 n형 접촉층(15)의 제1 영역에 상기 제2 언도프드 반도체층(16)이 배치되고 상기 n형 접촉층(15)의 제2 영역에 상기 제1 전극(18)이 배치될 수 있는 방안을 제시한다. 또한 실시 예에 따른 발광 소자는 상기 n형 접촉층(15)의 제1 영역과 상기 제2 영역 간에 단차 지게 형성하는 방안을 제시한다.
도 5는 실시 예에 따른 발광 소자에 있어서, 상기 n형 접촉층(15)의 식각 두께에 따른 전압-전류 곡선을 나타낸 것이다. 도 5에는 상기 n형 접촉층(15)의 식각 두께가 0nm, 50nm, 100nm인 경우의 전압-전류 곡선이 도시되어 있다. 여기서, 상기 n형 접촉층(15)의 식각 두께라는 것은 상기 제2 언도프드 반도체층(16)이 배치된 상기 n형 접촉층(15)의 제1 영역 상부표면과 상기 제1 전극(18)이 배치된 상기 n형 접촉층(15)의 제2 영역 상부표면 간의 단차를 의미한다.
도 5에 도시된 바와 같이, 상기 n형 접촉층(15)의 식각 두께가 0nm 또는 50nm인 경우 옴의 법칙을 따르지 않는 불연속적인 전류-전압 곡선을 형성하게 된다. 이와 같이 옴의 법칙을 따르지 않는 불연속적인 전류-전압 특성이 나타나는 발광 소자가 초기 동작 특성이 중요한 노트북 등의 제품에 적용되는 경우, 초기 구동 시 화면이 나오지 않는 등의 동작 불량이 발생하게 된다.
그러나, 도 5에 도시된 바와 같이, 상기 n형 접촉층(15)의 식각 두께가 100nm 인 경우에는 옴의 법칙을 따르는 전류-전압 곡선이 형성됨을 볼 수 있다. 이와 같이 실시 예에 따른 발광 소자는 상기 n형 접촉층(15)의 식각 두께가 적어도 100nm 이상으로 구현될 수 있도록 함으로써 초기 구동 시 화면이 나오지 않는 등의 불량이 발생되는 것을 방지할 수 있게 된다. 예로서, 상기 n형 접촉층(15)의 식각 두께, 즉 상기 제2 언도프드 반도체층(16)이 배치된 상기 n형 접촉층(15)의 제1 영역과 상기 제1 전극(18)이 배치된 상기 n형 접촉층(15)의 제2 영역 간의 단차는 100nm~300nm로 구현될 수 있다. 이때, 상기 p형 반도체층(20)의 표면으로부터 식각되는 깊이는 예컨대 800nm~1300nm일 수 있다. 즉, 상기 p형 반도체층(20)의 상부 표면으로부터 상기 n형 접촉층(15) 제2 영역의 상부 표면까지의 두께는 800nm~1300nm일 수 있다.
한편, 도 6은 상기 제2 언도프드 반도체층(16)의 두께에 따른 안정화 전압 편차를 나타낸 도면이다. 여기서 y축에 도시된 Delta_VF는 구동 초기 높게 올라간 VF 대비 안정화된 VF 간의 차이를 나타낸 것이다. 즉, 상기 제2 언도프드 반도체층(16)의 두께가 두꺼운 경우에는 전류-전압 곡선이 옴의 법칙을 따르지 않는 영역이 발생될 수 있는데, Delta_VF는 옴의 법칙을 벗어난 곡선의 구간과 옴의 법칙을 따르는 곡선의 전압 편차 정도를 나타낸다. 도 6에서는 상기 제2 언도프드 반도체층(16)의 예로서 언도프드 GaN층이 형성된 경우를 나타낸 것이다.
도 6에 도시된 바와 같이 상기 제2 언도프드 반도체층(16)의 두께가 300nm인경우에는 Delta_VF가 0.1V 보다 작은 값을 갖는다. 이러한 데이터를 기반으로 상기 제2 언도프드 반도체층(16)의 두께를 제어함으로써, 전류-전압 곡선이 옴의 법칙을 따르는 발광 소자를 구현할 수 있게 된다. 실시 예에 따른 발광 소자는 상기 제2 언도프드 반도체층(16)의 두께가 300nm 이하의 값을 갖도록 구현될 수 있다. 또한 실시 예에 따른 발광 소자는 상기 제2 언도프드 반도체층(16)의 두께가 10nm~300nm의 값을 갖도록 구현될 수 있다.
이와 같이, 상기 제2 언도프드 반도체층(16)의 두께와 상기 n형 접촉층(15)의 식각 두께를 조절함으로써, 전류-전압 곡선이 옴의 법칙을 따르는 발광 소자를 구현할 수 있게 된다. 이에 따라, 실시 예에 따른 발광 소자가 초기 동작 특성이 중요한 노트북 등의 제품에 적용되는 경우에도 동작 불량이 발생되는 것을 방지할 수 있게 된다.
즉, 발광 소자 구동 시 주입된 전자들이 내부 회로 상 존재하는 캐패시터로 인하여 일정 시간 모였다가 방전되는 현상 없이 원활히 주입됨으로 인하여 발광 소자 구동 시에 불연속(snap back) 현상이 발생되는 것을 방지할 수 있게 된다. 또한 초기 구동 시 0~100㎲ 사이의 짧은 시간 동안 구동 전압이 헌팅(hunting)이 일어나 통상 정상적인 구동 전압 수준(2.8V~3.4V)를 넘어 3.5V~8.0V 수준까지 비 정상 구동을 함으로 인하여 발생하는 노트북 PC 등의 제품에서 초기 구동 시 화면이 나오지 않는 불량을 방지할 수 있게 된다.
한펴, 상기 p형 반도체층(20)과 상기 제2 전극(19) 사이에는 투과성 전극이 더 배치될 수 있다. 상기 투과성 전극은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
도 9는 실시 예에 따른 발광 소자가 적용된 발광 소자 패키지를 설명하는 도면이다.
도 9를 참조하면, 실시 예에 따른 발광 소자 패키지는 몸체부(200)와, 상기 몸체부(200)에 배치된 제1 전극층(210) 및 제2 전극층(220)과, 상기 몸체부(200)에 배치되어 상기 제1 전극층(210) 및 제2 전극층(220)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(400)가 포함된다.
상기 몸체부(200)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 전극층(210) 및 제2 전극층(220)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제1 전극층(210) 및 제2 전극층(220)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 앞에서 설명된 실시 예에 따른 발광 소자들이 적용될 수 있으며, 상기 발광 소자(100)는 상기 몸체부(200) 위에 설치되거나 상기 제1 전극층(210) 또는 제2 전극층(220) 위에 설치될 수 있다.
상기 발광 소자(100)는 와이어(300)를 통해 상기 제1 전극층(210) 및/또는 제2 전극층(220)과 전기적으로 연결될 수 있으며, 실시 예에서는 수직형 타입의 발광 소자(100)가 예시되어 있기 때문에, 하나의 와이어(300)가 사용된 것이 예시되어 있다. 다른 예로서, 상기 발광 소자(100)가 수평형 타입의 발광 소자인 경우 두개의 와이어(300)가 사용될 수 있으며, 상기 발광 소자(100)가 플립칩 방식의 발광 소자의 경우 와이어(300)가 사용되지 않을 수도 있다.
상기 몰딩부재(400)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(400)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
도 10은 실시 예들에 따른 발광 소자가 적용된 조명 장치를 설명하는 도면이다. 다만, 도 10의 조명 장치(1200)는 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 10을 참조하면, 상기 조명 장치(1200)는 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 배치된 발광 모듈(1230)과, 상기 케이스 몸체(1210)에 배치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.
상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1230)은 기판(1233)과, 상기 기판(1233)에 탑재되는 적어도 하나의 실시 예에 따른 발광 소자(1231)를 포함할 수 있다.
상기 기판(1233)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(1233)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(1233) 위에는 상기 적어도 하나의 실시 예에 따른 발광 소자(1231)가 배치될 수 있다. 상기 발광 소자(1231)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 다이오드의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.
상기 연결 단자(1220)는 상기 발광 모듈(1230)과 전기적으로 연결되어 전원을 공급할 수 있다. 도 15에 도시된 것에 따르면, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
상술한 바와 같은 조명 장치는 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10... 기판
11... 버퍼층
12... 제1 언도프드 반도체층
13... 결정제어층
14... n형 반도체층
15... n형 접촉층
16... 제2 언도프드 반도체층
17... 활성층
18... 제1 전극
19... 제2 전극
20... p형 반도체층
21... 제1 반도체층
22... 제2 반도체층
23... 제3 반도체층
24... 제4 반도체층

Claims (8)

  1. 기판;
    상기 기판 위에 n형 접촉층을 포함하는 n형 반도체층;
    상기 n형 접촉층의 제1 영역 위에 배치된 언도프드 반도체층;
    상기 언도프드 반도체층 위에 배치된 활성층;
    상기 활성층 위에 배치된 p형 반도체층;
    상기 n형 접촉층의 제2 영역 위에 배치된 제1 전극;
    상기 p형 반도체층 위에 배치된 제2 전극;
    을 포함하고,
    상기 언도프드 반도체층은 10nm~300nm 의 두께이고,
    상기 언도프드 반도체층이 배치된 상기 n형 접촉층의 제1 영역과 상기 제1 전극이 배치된 상기 n형 접촉층의 제2 영역 간의 단차는 100nm~300nm이고,
    상기 p형 반도체층의 상부 표면으로부터 상기 n형 접촉층의 제2 영역 상부 표면까지의 두께는 800nm~1300nm이고,
    상기 p형 반도체층은 제1 도펀트 농도의 제1 반도체층, 제2 도펀트 농도의 제2 반도체층, 제3 도펀트 농도의 제3 반도체층, 제4 도펀트 농도의 제4 반도체층을 포함하고, 상기 제2 도펀트 농도는 상기 제1 도펀트 농도 및 제3 도펀트 농도에 비하여 작은 값을 갖고, 상기 제4 도펀트 농도는 상기 제3 도펀트 농도에 비하여 더 큰 값을 갖는 발광 소자.
  2. 제1항에 있어서, 상기 언도프드 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 에서 선택된 적어도 하나의 층인 발광 소자.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 반도체층은 도펀트 농도가 1×1020/㎤ ~ 2×1020/㎤ 의 값을 갖고, 상기 제2 반도체층은 도펀트 농도가 1×1019/㎤ 이하의 값을 갖고, 상기 제3 반도체층은 도펀트 농도가 1×1020/㎤ ~ 2×1020/㎤ 의 값을 갖는 발광 소자.
  6. 제1항에 있어서, 상기 p형 반도체층과 상기 제2 전극 사이에 배치된 투과성 전극을 더 포함하는 발광 소자.
  7. 제1항에 있어서, 상기 제1 전극은 상기 n형 접촉층에 접하도록 배치된 발광 소자.
  8. 삭제
KR1020110018235A 2011-02-28 2011-02-28 발광 소자 KR101734558B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110018235A KR101734558B1 (ko) 2011-02-28 2011-02-28 발광 소자
US13/365,078 US8592822B2 (en) 2011-02-28 2012-02-02 Light emitting device and lighting apparatus
EP12155165.9A EP2492976B1 (en) 2011-02-28 2012-02-13 Light emitting device
CN201210048414.2A CN102651439B (zh) 2011-02-28 2012-02-28 发光器件和照明装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110018235A KR101734558B1 (ko) 2011-02-28 2011-02-28 발광 소자

Publications (2)

Publication Number Publication Date
KR20120098349A KR20120098349A (ko) 2012-09-05
KR101734558B1 true KR101734558B1 (ko) 2017-05-11

Family

ID=45562906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110018235A KR101734558B1 (ko) 2011-02-28 2011-02-28 발광 소자

Country Status (4)

Country Link
US (1) US8592822B2 (ko)
EP (1) EP2492976B1 (ko)
KR (1) KR101734558B1 (ko)
CN (1) CN102651439B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009060750A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR20140058815A (ko) * 2012-11-07 2014-05-15 엘지이노텍 주식회사 발광소자
US10256368B2 (en) * 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
KR102075119B1 (ko) * 2013-01-31 2020-02-10 엘지이노텍 주식회사 발광소자
CN106328783A (zh) * 2015-06-29 2017-01-11 南通同方半导体有限公司 一种能提高抗静电能力和发光效率的蓝光led外延结构
CN105390574B (zh) * 2015-11-03 2018-01-30 湘能华磊光电股份有限公司 Led外延层生长方法及通过此方法获得的led芯片
CN108574027B (zh) * 2018-05-07 2020-02-07 福建兆元光电有限公司 氮化镓基led芯片及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070057282A1 (en) 2005-09-15 2007-03-15 Yoshitaka Kinoshita Semiconductor light-emitting device
WO2010116703A1 (ja) 2009-04-06 2010-10-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP5579435B2 (ja) 2007-06-15 2014-08-27 ローム株式会社 窒化物系半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3688843B2 (ja) 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
US6563850B1 (en) 1997-10-06 2003-05-13 Sharp Kabushiki Kaisha Light-emitting device and fabricating method thereof
US20030025711A1 (en) * 2001-06-06 2003-02-06 Dynalab Inc. System and method for visually calibrating a display based on just-noticeable-difference of human perception response
KR20060066872A (ko) * 2004-12-14 2006-06-19 주식회사 실트론 반도체 발광 소자용 기판과 질화물 반도체 발광 소자 및이의 제조 방법
US20080251802A1 (en) * 2007-04-12 2008-10-16 The Regents Of The University Of California METHOD FOR DEPOSITION OF (Al,In,Ga,B)N
JP2009016467A (ja) 2007-07-03 2009-01-22 Sony Corp 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置
KR100999726B1 (ko) * 2009-05-04 2010-12-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8587022B2 (en) * 2010-01-06 2013-11-19 Panasonic Corporation Nitride semiconductor light-emitting element and process for production thereof
US9310030B2 (en) * 2010-03-03 2016-04-12 Cree, Inc. Non-uniform diffuser to scatter light into uniform emission pattern

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070057282A1 (en) 2005-09-15 2007-03-15 Yoshitaka Kinoshita Semiconductor light-emitting device
JP5579435B2 (ja) 2007-06-15 2014-08-27 ローム株式会社 窒化物系半導体装置およびその製造方法
WO2010116703A1 (ja) 2009-04-06 2010-10-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法

Also Published As

Publication number Publication date
CN102651439A (zh) 2012-08-29
US20120126242A1 (en) 2012-05-24
EP2492976B1 (en) 2017-04-05
EP2492976A1 (en) 2012-08-29
US8592822B2 (en) 2013-11-26
KR20120098349A (ko) 2012-09-05
CN102651439B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
US8716693B2 (en) Light emitting device and light emitting device package for improving a light emission efficiency
US20110127491A1 (en) Light emitting device, method of manufacturing the same, light emitting device package, and lighting system
KR101778161B1 (ko) 발광소자
KR101734558B1 (ko) 발광 소자
CN102169935A (zh) 发光器件
US20120025249A1 (en) Light emitting device and light emitting device package
US8796707B2 (en) Light emitting device and light emitting device package having the same
KR20120111364A (ko) 발광 소자 및 발광 소자 패키지
KR20150010146A (ko) 발광소자 및 조명시스템
KR20120100056A (ko) 발광 소자
US10546974B2 (en) Light-emitting device
KR101803570B1 (ko) 발광 소자 및 그 제조방법
KR20120100057A (ko) 발광 소자 및 발광 소자 제조방법
KR20120051205A (ko) 발광 소자
KR20120019750A (ko) 발광 소자
KR20120137171A (ko) 발광 소자 및 그 제조방법
KR20120063953A (ko) 발광 소자 및 발광 소자 패키지
KR101823687B1 (ko) 발광소자
KR20190023765A (ko) 반도체소자 및 반도체소자 패키지
KR102302321B1 (ko) 발광 소자
KR102249633B1 (ko) 발광소자 및 조명시스템
KR20170001138A (ko) 자외선 발광소자, 발광소자 패키지 및 조명장치
KR20150010147A (ko) 발광소자 및 조명시스템
KR101693869B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101814052B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant