Nothing Special   »   [go: up one dir, main page]

CN102651439B - 发光器件和照明装置 - Google Patents

发光器件和照明装置 Download PDF

Info

Publication number
CN102651439B
CN102651439B CN201210048414.2A CN201210048414A CN102651439B CN 102651439 B CN102651439 B CN 102651439B CN 201210048414 A CN201210048414 A CN 201210048414A CN 102651439 B CN102651439 B CN 102651439B
Authority
CN
China
Prior art keywords
semiconductor layer
luminescent device
layer
area
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210048414.2A
Other languages
English (en)
Other versions
CN102651439A (zh
Inventor
尹浩相
丁圣勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102651439A publication Critical patent/CN102651439A/zh
Application granted granted Critical
Publication of CN102651439B publication Critical patent/CN102651439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

提供了一种发光器件、一种发光器件封装件和一种照明装置。该发光器件包括：包括在水平面中的第一区域和第二区域的n型半导体层；设置在n型半导体层上并且在第一区域中具有第一厚度和在第二区域中具有第二厚度的n型接触层；在第一区域中的具有第一厚度的n型接触层上设置的未掺杂半导体层；设置在第一区域中的未掺杂半导体层上的有源层；设置在第一区域中的有源层上的p型半导体层；在第二区域中的具有第二厚度的n型接触层上设置的第一电极；以及设置在p型半导体层上的第二电极。

Description

发光器件和照明装置
技术领域
本公开内容涉及一种发光器件、一种发光器件封装件以及一种照明装置。
背景技术
发光二极管(LED)通常用作发光器件。LED通过利用化合物半导体的特性将电信号转换成光的形式，如红外线或可见光线。
随着发光器件的光效率提高，发光器件用于各种电气器件和电子器件，如显示器件和照明器件。
发明内容
实施方案提供了具有新结构的发光器件、发光器件封装件和照明装置。
实施方案也提供了减少晶体缺陷并改善亮度和驱动特性的发光器件、发光器件封装件和照明装置。
在一个实施方案中，发光器件包括：包括在水平面中的第一区域和第二区域的n型半导体层；设置在n型半导体层上并且在第一区域中具有第一厚度和在第二区域中具有第二厚度的n型接触层；在第一区域中的具有第一厚度的n型接触层上设置的未掺杂半导体层；设置在第一区域中的未掺杂半导体层上的有源层；设置在第一区域中的有源层上的p型半导体层；在第二区域中的具有第二厚度的n型接触层上设置的第一电极；以及设置在p型半导体层上的第二电极，其中未掺杂半导体层具有小于或等于300nm的厚度；并且第一区域中n型接触层的顶表面与第二区域中n型接触层的顶表面之间的高度差是至少100nm。
在另一实施方案中，发光器件包括：包括n型接触层的n型半导体层；在n型接触层的第一区域中的未掺杂半导体层；在未掺杂半导体层上的有源层；在有源层上的p型半导体层；在n型接触层的第二区域中的第一电极；以及在p型半导体层上的第二电极，其中未掺杂半导体层具有小于或等于300nm的厚度，并且其上具有未掺杂半导体层的n型接触层的第一区域与其上具有第一电极的n型接触层的第二区域之间的高度差是至少100nm。
在又一实施方案中，发光器件封装件包括：壳主体；设置在壳主体处并且包括发光器件的发光模块；以及设置在壳主体处并且从外部电源接收电力的接线端子，其中发光器件包括：包括在水平面中的第一区域和第二区域的n型半导体层；设置在n型半导体层上并且在第一区域中具有第一厚度和在第二区域中具有第二厚度的n型接触层；在第一区域中的具有第一厚度的n型接触层上设置的未掺杂半导体层；设置在第一区域中的未掺杂半导体层上的有源层；设置在第一区域中的有源层上的p型半导体层；在第二区域中的具有第二厚度的n型接触层上设置的第一电极；以及设置在p型半导体层上的第二电极，其中未掺杂半导体层具有小于或等于300nm的厚度；并且第一区域中的n型接触层的顶表面与第二区域中的n型接触层的顶表面之间的高度差是至少100nm。
在又一实施方案中，发光器件封装件包括：壳主体；设置在壳主体处并且包括发光器件的发光模块；以及设置在壳主体处并且从外部电源接收电力的接线端子，其中发光器件包括：包括在水平面中的第一区域和第二区域的n型半导体层；设置在n型半导体层上并且在第一区域中具有第一厚度和在第二区域中具有第二厚度的n型接触层；在第一区域中的具有第一厚度的n型接触层上设置的未掺杂半导体层；设置在第一区域中的未掺杂半导体层上的有源层；设置在第一区域中的有源层上的p型半导体层；在第二区域中的具有第二厚度的n型接触层上设置的第一电极；以及设置在p型半导体层上的第二电极，其中未掺杂半导体层具有小于或等于300nm的厚度；并且第一区域中的n型接触层的顶表面与第二区域中的n型接触层的顶表面之间的高度差是至少100nm。
在又一实施方案中，照明装置包括：壳主体；设置在壳主体处并且包括发光器件的发光模块；以及设置在壳主体处并且从外部电源接收电力的接线端子，其中发光器件包括：包括在水平面中的第一区域和第二区域的n型半导体层；设置在n型半导体层上并且在第一区域中具有第一厚度和在第二区域中的具有第二厚度的n型接触层；在第一区域中的具有第一厚度的n型接触层上设置的未掺杂半导体层；设置在第一区域中的未掺杂半导体层上的有源层；设置在第一区域中的有源层上的p型半导体层；在第二区域中的具有第二厚度的n型接触层上设置的第一电极；以及设置在p型半导体层上的第二电极，其中未掺杂半导体层具有小于或等于300nm的厚度；并且第一区域中的n型接触层的顶表面与第二区域中的n型接触层的顶表面之间的高度差是至少100nm。
在又一实施方案中，照明装置包括：壳主体；设置在壳主体处并且包括发光器件的发光模块；以及设置在壳主体处并且从外部电源接收电力的接线端子，其中发光器件包括：包括n型接触层的n型半导体层；在n型接触层的第一区域中的未掺杂半导体层；在未掺杂半导体层上的有源层；在有源层上的p型半导体层；在n型接触层的第二区域中的第一电极；以及在p型半导体层上的第二电极，其中未掺杂半导体层具有小于或等于300nm的厚度，并且其上具有未掺杂半导体层的n型接触层的第一区域与其上具有第一电极的n型接触层的第二区域之间的高度差是至少100nm。
在下面的附图和说明书中给出了一个或更多个实施方案的细节。其它特征通过说明书和附图以及权利要求将变得明了。
附图说明
图1是根据一个实施方案的发光器件的截面图。
图2和3是示出根据一个实施方案的发光器件中的快回(snapback)现象的视图。
图4是示出根据一个实施方案的发光器件的运行电路的视图。
图5是示出在根据实施方案的发光器件中电压-电流曲线随n型接触层的蚀刻厚度变化的视图。
图6是示出稳压器电压偏移随未掺杂半导体层16的厚度变化的视图。
图7是应用根据一个实施方案的发光器件的发光器件封装件的视图。
图8是应用根据一个实施方案的发光器件的照明装置的视图。
图9和10是应用根据一个实施方案的发光器件的显示器件的视图。
具体实施方式
在实施方案的描述中，应当理解，当层(或膜)、区域、图案或结构称为在另一层(膜)、区域、垫或图案“上”或“下”时，表述“上”和“下”包括“直接地”和“间接地”两种含义。此外，将基于附图参见关于各层的“上”和“下”。
在附图中，为了描述方便和清楚，可以将各层的厚度和尺寸进行放大、省略或者示意性地图示。此外，各元件的尺寸并不完全反映实际尺寸。
以下，将参考附图描述根据一个实施方案的发光器件和发光器件封装件。
图1是根据一个实施方案的发光器件的截面图。
发光器件可以包括n型半导体层14、n型接触层15、第二未掺杂半导体层16、有源层17、p型半导体层20、第一电极18和第二电极19。
n型半导体层14可以包括在水平面中的第一区域和第二区域。n型接触层15可以设置在n型半导体层14上，并且可以在第一区域中具有第一厚度和在第二区域中具有第二厚度。第二未掺杂半导体层16可以设置在第一区域中并且还可以设置在具有第一厚度的n型半导体层15上。有源层17可以设置在第一区域中并且还可以设置在第二未掺杂半导体层16上。p型半导体层20可以设置在第一区域中并且还可以设置在有源层17上。第一电极18可以设置在第二区域中并且还可以设置在具有第二厚度的n型接触层15上。第二电极19可以设置在p型半导体层20上。
发光器件可以包括在n型半导体层14下的衬底10、缓冲层11、第一未掺杂半导体层12和晶体控制层13。p型半导体层20可以包括第一半导体层21、第二半导体层22、第三半导体层23和第四半导体层24。
衬底10可以由蓝宝石(Al2O3)、SiC、Si、GaAs、GaN、ZnO、GaP、InP和Ge中的至少一种形成。衬底10的顶表面上可以形成有不平坦的图案。通过不平坦的图案可以改善在衬底10上生长的半导体层的晶体品质。缓冲层11可以形成在衬底10上，并且可以由III-V族元素化合物半导体形成。第一未掺杂半导体层12可以设置在缓冲层11上。例如，第一未掺杂半导体层12可以由未掺杂的GaN基半导体层形成。
晶体控制层13可以设置在第一未掺杂半导体层12上。晶体控制层13可以利用AlGaN/GaN层堆叠结构或超晶格结构形成。晶体控制层13可以抑制由于衬底10与GaN基半导体层的晶格失配引起的晶体缺陷出现。即可以抑制沿生长方向进行的电势生成。此外，可以设置掺杂有In的半导体层替代第一未掺杂半导体层12，本发明不限于此。可以不形成第一未掺杂半导体层12或/和晶体控制层13，并且该特征可以在实施方案的技术范围内变化。
n型半导体层14可以形成在晶体控制层13上，n型接触层15可以形成在n型半导体层14上。n型半导体层14和n型接触层15可以由掺有n型掺杂剂的III-V族化合物半导体形成。例如，n型半导体层14和n型接触层15可以包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的至少一种。n型半导体层14和n型接触层15可以包括In作为掺杂剂。例如，n型半导体层14和n型接触层15可以包括Si作为掺杂剂，并且可以形成为具有大于或等于5×1018/cm3的掺杂剂浓度。此外，尽管在图1中n型半导体层14和n型接触层15是分离的，然而，它们可由一个层形成。例如，可以形成n型半导体层14以用作n型接触层15。
第二未掺杂半导体层16可以设置在n型接触层15的第一区域中，第一电极18可以设置在n型接触层15的第二区域中。有源层17可以设置在第二未掺杂半导体层16上。
形成第二未掺杂半导体层16以改善在其上生长的有源层17的晶体品质。例如，第二未掺杂半导体层16可以包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的至少一种。第二未掺杂半导体层16可以形成为10nm到300nm的厚度。
有源层17可以利用单阱结构或多阱结构形成。有源层17可以通过使用III-V族元素的化合物半导体材料以阱层和势垒层的循环形成，例如以InxAlyGa(1-x-y)N阱层/InaAlbGa(1-a-b)N势垒层(0＜x≤1，0≤y≤1，0≤x+y≤1，0≤a≤1，0≤b≤1，0≤a+b≤1)的循环形成。
一种生长有源层17的方法如下：在预定的生长温度下提供氮气或/和氢气作为载气，并且选择性地提供NH3、TMGa(或TEGa)、TMIn和TMAl以交替地生长阱层和势垒层。阱层和势垒层的生长温度可以相同，或者势垒层的生长温度可以高于阱层的生长温度。
在这种情况下，阱层的生长速度可以小于(即，低速)并且阱层可以生长厚至到阱层中的In组成是至少10％用于生长，并且可以在阱层上形成单个或多个势垒层。可以生长一对或多对阱层/势垒层。
p型半导体层20可以设置在有源层17上。例如，p型半导体层20可以通过使用GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN由单层或多层形成。p型半导体层20可以包括p型掺杂剂如Mg。p型缓冲层还可以设置在有源层17与p型半导体层20之间。p型有源层可以由掺有p型掺杂剂的III-V族元素化合物半导体如InAlGaN或AlGaN形成。可以不形成p型缓冲层，本发明不限于此。
根据发光器件，p型半导体层20可以包括第一半导体层21、第二半导体层22、第三半导体层23和第四半导体层24。第一半导体层21具有第一掺杂剂浓度；第二半导体层22具有第二掺杂剂浓度；第三半导体层23具有第三掺杂剂浓度；而第四半导体层24具有第四掺杂剂浓度。
第二掺杂剂浓度可以具有小于第一掺杂剂浓度和第三掺杂剂浓度的值，第四掺杂剂浓度可以具有大于第三掺杂剂浓度的值。
例如，当使用2英寸生长衬底时，为了获得静电放电(ESD)耐受性，第一半导体层21可以利用1×1020/cm3到2×1020/cm3的p型掺杂剂浓度形成，第二半导体层22可以利用小于1×1019/cm3的p型掺杂剂浓度形成。此外，第三半导体层23形成为具有1×1020/cm3到2×1020/cm3的p型掺杂剂浓度，第四半导体层24可以形成为具有大于2×1020/cm3的p型掺杂剂浓度以降低电阻。p型半导体层20中的p型掺杂剂浓度具有[P+/P0/P+/P++]形式，并且满足发光器件要求的电性能和光性能。
此外，关于制造发光器件的方法，通过蚀刻处理将p型半导体层20的表面蚀刻预定的深度，以暴露n型接触层15并在暴露的n型接触层15上形成第一电极18。蚀刻处理可以包括干法刻蚀处理。在这种情况下，例如，距p型半导体层20的表面的预定的深度可以是750nm到850nm。
然而，在蚀刻工艺期间蚀刻的厚度太薄或者第二未掺杂半导体层16太厚时，可能没有暴露出n型接触层15。这样，在没有暴露出n型接触层15时，第一电极18可以形成在第二未掺杂半导体层16上。
在第一电极18形成在第二未掺杂半导体层16上时，可能发生电流-电压曲线的快回现象，如图2和3所示。图2和3中的虚线表示发生快回现象，实线表示没有发生快回现象。由于在施加通常的驱动电流后紧接着1ms之后测量电压，因此通常的方法不能检测快回现象。然而，如果使用示波器测量初始电压，则测得比通常的电压高0.1V到3.0V的电压，之后，在约0μs到100μs的非常短的初始时间期间稳定。
经分析，这是因为由于第二未掺杂半导体层16，所以从第一电极18注入的电子不是平稳地扩散和收集，从而引起一种电容器现象。这使得能够解释为如图4所示的电路。
考虑到以上事实，提出一种在发光器件中的n型接触层15上设置第一电极18以防止快回现象的方法。此外，关于根据一个实施方案的提出的方法，可以在n型接触层15的第一区域中设置第二未掺杂半导体层16，并且可以在n型接触层15的第二区域中设置第一电极18。此外，关于根据一个实施方案的提出的方法，发光器件中的n型接触层15的第一区域与第二区域之间可以具有高度差。
图5是示出在根据实施方案的发光器件中电压-电流曲线随n型接触层15的蚀刻厚度的视图。图5示出在n型接触层15的蚀刻厚度分别是0nm、50nm和100nm时的电压-电流曲线。在此，n型接触层15的蚀刻厚度表示具有第二未掺杂半导体层16的n型接触层15的第一区域顶表面与具有第一电极18的n型接触层15的第二区域顶表面之间的高度差。
如图5所示，在n型接触层15的蚀刻厚度是0nm或50nm时，形成不符合欧姆定律的不连续电压-电流曲线。在具有不符合欧姆定律的不连续的电流-电压特性的发光器件应用于需要初始运行特性的产品如笔记本电脑时，可能发生运行故障(例如，在初始启动期间屏幕不显示)。
然而，如图5所示，在n型接触层15的蚀刻厚度是100nm时，形成符合欧姆定律的电压-电流曲线。关于发光器件，由于n型接触层15的蚀刻厚度大于或等于100nm，所以可以防止运行故障(例如，在初始启动期间屏幕不显示)。作为示例，在此，n型接触层15的蚀刻厚度-即具有第二未掺杂半导体层16的n型接触层15的第一区域与具有第一电极18的n型接触层15的第二区域之间的高度差的厚度t-可以是100nm到300nm。在这种情况下，例如，从p型半导体层20的表面的蚀刻深度可以是800nm到1300nm。即，从p型半导体层20的顶表面到n型接触层15的第二区域顶表面的厚度可以是800nm到1300nm。
此外，图6是示出稳压器电压偏移随第二未掺杂半导体层16的厚度变化的视图。在此，y轴上的Δ_VF表示在初始驱动下上升的VF与稳定的VF之间的差。即，在第二未掺杂半导体层16厚时，可存在电流-电压曲线不符合欧姆定律的区域。Δ_VF表示违背欧姆定律的曲线区间与符合欧姆定律的曲线之间的电压偏差的程度。此外，图6是在形成未掺杂的GaN层作为第二未掺杂半导体层16的一个示例时的视图。
如图6所示，在第二未掺杂半导体层16的厚度是300nm时，Δ_VF具有小于0.1V的值。通过基于该数据控制第二未掺杂半导体层16的厚度，可以实现电流-电压曲线符合欧姆定律的发光器件。关于发光器件，第二未掺杂半导体层16可以实现为具有小于或等于300nm的厚度。此外，关于发光器件，第二未掺杂半导体层16可以实现为具有10nm到300nm的厚度。
通过控制第二未掺杂半导体层16和n型接触层15中的各层的蚀刻厚度，可以实现电流-电压曲线符合欧姆定律的发光器件。因此，在发光器件应用于要求初始运行特性的产品如笔记本电脑时，可以防止运行故障。
即，在发光器件驱动时注入的电子聚集预定时间并且平稳地注入而没有由于内部电路中的电容器而放电。因此，可以防止在发光器件驱动时发生的快回现象。此外，由于初始启动期间的0μs到100μs之间的短时间的不规则振荡，驱动电压达到3.5V到8.0V，超过2.8V到3.4V的正常驱动电压。该异常的驱动电压引起运行故障(例如，在如笔记本电脑之类的产品中屏幕不显示)。然而，根据一个实施方案，可以防止运行故障。
此外，还可以在p型半导体层20与第二电极19之间设置透明电极。透明电极可以包括ITO、In-ZnO(IZO)、Ga-ZnO(GZO)、Al-ZnO(AZO)、Al-GaZnO(AGZO)、In-GaZnO(IGZO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au和Ni/IrOx/Au/ITO中的至少一种，但是不限于此。
图7是根据一个实施方案的应用发光器件的发光器件封装件的视图。
参考图7，发光器件封装件包括：主体单元200、在主体单元200中的第一电极层210和第二电极层220、安装在主体单元200处并且与第一电极层210和第二电极层220电连接的发光器件100、以及包围发光器件100的模制构件400。
主体单元200可以由硅材料、合成树脂材料或金属材料形成，并且可以在发光器件100周围形成斜面。
第一电极层210和第二电极层220彼此电分离，并且用于对发光器件100供电。此外，第一电极层210和第二电极层220可以用于通过反射从发光器件100产生的光来提高光效率，并且也可以用于将从发光器件100产生的热量排到外部。
发光器件100可以应用于根据上述实施方案的发光器件封装件，并且可以设置在主体单元200或第一电极层210或第二电极层220上。
发光器件100可以通过线300与第一电极层210和/或第二电极层220电连接。根据实施方案，由于示例性地示出垂直型的发光器件100，所以使用一根线300。作为另一实例，在发光器件100是平行型时，可以使用两根线300。此外，在发光器件100是倒装芯片型时，可以不使用线。
模制构件400可以包围发光器件100以保护发光器件100。此外，由于模制构件400包括荧光物质，因此可以改变从发光器件100发出的光的波长。
图8是根据一个实施方案应用发光器件的照明装置的视图。然而，图8的照明装置1200仅是照明系统的一个示例，本发明不限于此。
参考图8，照明装置1200可以包括：壳主体1210、在壳主体1210处的发光模块1230、以及在壳主体1210处从外部电源单元接收电力的接线端子1220。
壳主体1210可以由具有优异散热特性的材料如金属材料或树脂材料形成。
根据至少一个实施方案，发光模块1230可以包括板1233和安装在板1233上的发光器件1231。
板1233可以形成有印刷在绝缘体上的电路图案，并且可以包括典型的印刷电路板(PCB)、金属芯PCB、柔性PCB和陶瓷PCB。
此外，板1233可以由能够有效地反射光的材料形成，或者可以具有有效反射光的颜色如白色或者银色的表面。
根据至少一个实施方案的发光器件1231可以设置在板1233上。发光器件1231可以包括至少一个发光二极管(LED)。发光二极管可以包括发出红色、绿色、蓝色或白色的各彩色光的彩色LED以及发出UV的紫外(UV)LED。
发光模块1230可以设置为具有各种LED组合以获得颜色和亮度。例如，为了获得高的显色指数(CRI)，可以组合并设置白色LED、红色LED和绿色LED。此外，还可以在从发光模块1230发出的光的传播路径上设置荧光片，并且可以改变从发光模块1230发出的光的波长。例如，如果从发光模块1230发出的光具有蓝色波长范围，则荧光片可以包括黄色荧光物质。从发光模块1230发出的光穿过荧光片，并然后最终显示为白光。
接线端子1220与发光模块1230电连接，使得可以通过接线端子1220给发光模块1230供电。如图8所示，接线端子1220以插座型旋入外部电源中或耦接到外部电源，但是不限于此。例如，具有管脚的接线端子1220可以插入外部电源中或者可以通过布线与外部电源连接。
关于上述照明装置，可以在从发光模块发出的光的传播路径上设置导光构件、扩散片、聚光片和增亮片中的至少之一以及荧光片，使得可以获得期望的光学效应。
此外，可以将以上发光器件或发光器件封装件应用于显示器件，如电视和电子显示板。
参考图9，显示器件1000可以包括：导光板1041、给导光板1041提供光的发光模块1031、在导光板1041下的反射构件1022、在导光板1041上的光学片1051、在光学片1051上的显示面板1061，以及容纳导光板1041、发光模块1031和反射构件1022的底盖1011，但是不限于此。
可以将底盖1011、反射片1022、导光板1041和光学片1051定义为光单元1050。
导光板1041可以通过扩散光以用作平面光源。导光板1041可以由透明材料形成，并且可以包括基于丙烯酸的树脂如聚甲基丙烯酸甲酯(PMMA)和聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、环烯烃共聚物(COC)以及聚萘二甲酸乙二醇酯(PEN)树脂中的一种。
发光模块1031给导光板1041的至少一个侧面提供光，并且最终用作显示器件的光源。
可以设置至少一个发光模块1031，并且可以直接地或间接地设置在导光板1041的一个侧面。根据以上实施方案，发光模块1031可以包括板1033和发光器件或发光器件封装件700。发光器件封装件700可以以预定间隔布置在板1033上。
板可以是包括电路图案的PCB。然而，板1033除了通常的PCB之外可以包括金属芯PCB(MCPCB)和柔性PCB(EPCB)，但是不限于此。在发光器件封装件700设置在底盖1011或散热板的侧面上时，可以移除板1033。在此，散热板的一部分可以与底盖1011的顶表面接触。
此外，关于多个发光器件封装件700，发出光的发光面可以安装为与导光板1041间隔开预定距离，然而，不限于此。发光器件封装件700可以直接地或间接地给光入射部即导光板1041的一个侧面提供光，但是不限于此。
反射构件1022可以设置在导光板1041下。反射构件1022可以通过将入射到导光板1041的底面的光向上反射来改善光单元1050的亮度。反射构件1022可以由PET、PC和PVC树脂形成，但是不限于此。反射构件1022可以是底盖1011的顶表面，但是不限于此。
底盖1011可以容纳导光板1041、发光模块1031和反射片1022。为此，底盖1011可以包括具有顶表面打开的盒形的容纳部1012，但是不限于此。底盖1011可以与顶盖耦接，但是不限于此。
底盖1011可以由金属材料或树脂材料形成，并且可以通过如压模或者挤模的工艺来制造。此外，底盖1011可以包括金属材料或具有优异导热性的非金属材料，但是不限于此。
显示面板1061可以是液晶显示(LCD)面板并且可以包括彼此面对的透明的第一基板和第二基板以及介于第一基板与第二基板之间的液晶层。显示面板1061的至少一面可以附接有偏光板，但是不限于此。显示面板1061通过穿过光学片1051的光来显示信息。显示器件1000可以应用于各种便携式终端和笔记本电脑的显示器以及电视机的监视器。
光学片1051设置在显示面板1061与导光板1041之间，并且包括至少一个透明片。光学片1051可以包括扩散片、平行和/或垂直的棱镜片以及增亮片中的至少之一。扩散片扩散入射光；平行和/或垂直的棱镜片将入射光汇聚在显示区域中；增亮片重新使用损失的光来改善亮度。此外，可以在显示面板1061上设置保护片，但是不限于此。
本文中，可以在发光模块1031的光传播路径上设置作为光学构件的导光板1041和光学片1051，但是不限于此。
图10是根据另一实施方案的显示器件的视图。
参考图10，显示器件1100包括：底盖1152、其中布置上述发光器件或发光器件封装件700的板1020、光学构件1154和显示面板1155。
板1020和发光器件封装件700可以定义为发光模块1060。底盖1152、至少一个发光模块1060和光学构件1154可以定义为光单元。
底盖1152可以包括容纳部1153，但是不限于此。
本文中，光学构件1154可以包括透镜、导光板、扩散片、平行和/或垂直的棱镜片和增亮片中的至少之一。导光板可以由PC材料或PMMA材料形成，并且可以被移除。扩散片扩散入射光；平行和/或垂直的棱镜片将入射光汇聚在显示区域中；增亮片重新使用损失的光来改善亮度。
光学构件1154设置在发光模块1060上，并因此可以使用从发光模块1060发出的光作为平面光源或者扩散或汇聚光。
根据一个实施方案，可以提供具有新的结构的发光器件、发光器件封装件和照明装置。
根据一个实施方案，可以提供减少晶体缺陷并且改善亮度和驱动特性的发光器件、发光器件封装件和照明装置。
此外，以上实施方案中描述的特征、结构和效果包括在至少一个实施方案中，但是本发明不限于此。此外，本领域技术人员可以组合或改变各实施方案中的特征、结构和效果以用于其它实施方案。因此，关于组合和改变的内容应认为在本发明的范围内。
尽管已经参照若干示意性的实施方案描述了实施方案，但是应该理解，本领域技术人员可以在本公开内容的原理的精神和范围内设计出大量其它的修改和实施方案。更具体地，可以在本公开内容、附图和所附权利要求的范围内对主题组合设置的部件和/或设置进行各种变化和改变。除了部件和/或设置中的变化和改变，替选用途对于本领域技术人员来说也是明显的。

Claims (15)

1.一种发光器件，包括：
包括在水平面中的第一区域和第二区域的n型半导体层；
设置在所述n型半导体层上并且在所述第一区域中具有第一厚度和在所述第二区域中具有第二厚度的n型接触层；
在所述第一区域中的具有所述第一厚度的所述n型接触层上设置的未掺杂半导体层；
设置在所述第一区域中的所述未掺杂半导体层上的有源层；
设置在所述第一区域中的所述有源层上的p型半导体层；
在所述第二区域中的具有所述第二厚度的所述n型接触层上设置的第一电极；以及
设置在所述p型半导体层上的第二电极，
其中所述n型接触层形成为单层；
其中所述未掺杂半导体层具有10nm到300nm的厚度；
其中从所述p型半导体层的顶表面到所述第二区域中的所述n型接触层的顶表面的厚度是800nm到1300nm；
其中所述第一区域中的所述n型接触层的顶表面与所述第二区域中的所述n型接触层的顶表面之间的高度差是100nm到300nm；
其中所述p型半导体层包括具有第一掺杂剂浓度的第一半导体层、在所述第一半导体层上的并且具有第二掺杂剂浓度的第二半导体层、在所述第二半导体层上的并且具有第三掺杂剂浓度的第三半导体层、以及在所述第三半导体层上的并且具有第四掺杂剂浓度的第四半导体层；
所述第二掺杂剂浓度具有小于所述第一掺杂剂浓度和所述第三掺杂剂浓度的值；以及
所述第四掺杂剂浓度具有大于所述第三掺杂剂浓度的值。
2.根据权利要求1所述的发光器件，其中所述n型接触层的所述第一厚度与所述n型接触层的所述第二厚度之间的差是100nm到300nm。
3.根据权利要求1或2所述的发光器件，其中所述未掺杂半导体层由GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的至少一种形成。
4.根据权利要求1或2所述的发光器件，其中所述第一半导体层具有1×1020/cm3到2×1020/cm3的掺杂剂浓度；
所述第二半导体层具有小于或等于1×1019/cm3的掺杂剂浓度；以及
所述第三半导体层具有1×1020/cm3到2×1020/cm3的掺杂剂浓度。
5.根据权利要求1或2所述的发光器件，还包括在所述p型半导体层与所述第二电极之间的透明电极。
6.根据权利要求5所述的发光器件，其中所述透明电极包括ITO、In-ZnO(IZO)、Ga-ZnO(GZO)、Al-ZnO(AZO)、Al-GaZnO(AGZO)、In-GaZnO(IGZO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au和Ni/IrOx/Au/ITO中的至少一种。
7.根据权利要求1或2所述的发光器件，其中所述第一电极与所述n型接触层接触。
8.根据权利要求1或2所述的发光器件，还包括在所述n型半导体层下的衬底。
9.根据权利要求8所述的发光器件，还包括在所述衬底的顶表面上的不平坦图案。
10.根据权利要求8所述的发光器件，还包括在所述衬底上的缓冲层和晶体控制层。
11.根据权利要求1或2所述的发光器件，其中所述n型接触层包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的至少一种。
12.根据权利要求1或2所述的发光器件，其中所述n型接触层包括In或Si作为掺杂剂。
13.根据权利要求10所述的发光器件，其中所述晶体控制层由AlGaN/GaN层堆叠结构或超晶格结构形成。
14.一种发光器件封装件，包括：
主体单元；
在所述主体单元上的第一电极层和第二电极层；
设置在所述主体单元上并且与所述第一电极层和所述第二电极层电连接的根据权利要求1或2所述的发光器件；以及
包围所述主体单元上的所述发光器件的模制构件。
15.一种照明装置，包括：
壳主体；
设置在所述壳主体处并且包括根据权利要求1或2所述的发光器件的发光模块；以及
设置在所述壳主体处并且从外部电源接收电力的接线端子。
CN201210048414.2A 2011-02-28 2012-02-28 发光器件和照明装置 Active CN102651439B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0018235 2011-02-28
KR1020110018235A KR101734558B1 (ko) 2011-02-28 2011-02-28 발광 소자

Publications (2)

Publication Number Publication Date
CN102651439A CN102651439A (zh) 2012-08-29
CN102651439B true CN102651439B (zh) 2016-07-06

Family

ID=45562906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210048414.2A Active CN102651439B (zh) 2011-02-28 2012-02-28 发光器件和照明装置

Country Status (4)

Country Link
US (1) US8592822B2 (zh)
EP (1) EP2492976B1 (zh)
KR (1) KR101734558B1 (zh)
CN (1) CN102651439B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009060750A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR20140058815A (ko) * 2012-11-07 2014-05-15 엘지이노텍 주식회사 발광소자
US10256368B2 (en) * 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
KR102075119B1 (ko) * 2013-01-31 2020-02-10 엘지이노텍 주식회사 발광소자
CN106328783A (zh) * 2015-06-29 2017-01-11 南通同方半导体有限公司 一种能提高抗静电能力和发光效率的蓝光led外延结构
CN105390574B (zh) * 2015-11-03 2018-01-30 湘能华磊光电股份有限公司 Led外延层生长方法及通过此方法获得的led芯片
CN108574027B (zh) * 2018-05-07 2020-02-07 福建兆元光电有限公司 氮化镓基led芯片及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070057282A1 (en) * 2005-09-15 2007-03-15 Yoshitaka Kinoshita Semiconductor light-emitting device
US20080251802A1 (en) * 2007-04-12 2008-10-16 The Regents Of The University Of California METHOD FOR DEPOSITION OF (Al,In,Ga,B)N
WO2010116703A1 (ja) * 2009-04-06 2010-10-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法
CN101882658A (zh) * 2009-05-04 2010-11-10 Lg伊诺特有限公司 发光器件、发光器件封装和包括该封装的照明系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3688843B2 (ja) 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
US6563850B1 (en) 1997-10-06 2003-05-13 Sharp Kabushiki Kaisha Light-emitting device and fabricating method thereof
US20030025711A1 (en) * 2001-06-06 2003-02-06 Dynalab Inc. System and method for visually calibrating a display based on just-noticeable-difference of human perception response
KR20060066872A (ko) * 2004-12-14 2006-06-19 주식회사 실트론 반도체 발광 소자용 기판과 질화물 반도체 발광 소자 및이의 제조 방법
WO2008153068A1 (ja) 2007-06-15 2008-12-18 Rohm Co., Ltd. 窒化物系半導体装置およびその製造方法
JP2009016467A (ja) 2007-07-03 2009-01-22 Sony Corp 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置
US8587022B2 (en) * 2010-01-06 2013-11-19 Panasonic Corporation Nitride semiconductor light-emitting element and process for production thereof
US9310030B2 (en) * 2010-03-03 2016-04-12 Cree, Inc. Non-uniform diffuser to scatter light into uniform emission pattern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070057282A1 (en) * 2005-09-15 2007-03-15 Yoshitaka Kinoshita Semiconductor light-emitting device
US20080251802A1 (en) * 2007-04-12 2008-10-16 The Regents Of The University Of California METHOD FOR DEPOSITION OF (Al,In,Ga,B)N
WO2010116703A1 (ja) * 2009-04-06 2010-10-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法
CN101882658A (zh) * 2009-05-04 2010-11-10 Lg伊诺特有限公司 发光器件、发光器件封装和包括该封装的照明系统

Also Published As

Publication number Publication date
CN102651439A (zh) 2012-08-29
US20120126242A1 (en) 2012-05-24
EP2492976B1 (en) 2017-04-05
EP2492976A1 (en) 2012-08-29
US8592822B2 (en) 2013-11-26
KR20120098349A (ko) 2012-09-05
KR101734558B1 (ko) 2017-05-11

Similar Documents

Publication Publication Date Title
KR101081062B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101826982B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
CN102651439B (zh) 发光器件和照明装置
CN102544277B (zh) 发光器件和具有该发光器件的照明系统
US9564422B2 (en) Light emitting device and light emitting device package
CN102214757A (zh) 发光器件、发光器件封装以及照明系统
CN102169939A (zh) 发光器件、发光器件封装以及照明系统
CN102339918B (zh) 发光器件
US20130049038A1 (en) Light emitting device and light emitting device package
US8937320B2 (en) Light emitting device and lighting apparatus having crystal control layer
US9029899B2 (en) Light emitting device and light emitting device package
US9559254B2 (en) Light emitting device and light emitting device package
KR20140102509A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101956019B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101830144B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101896680B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20150062530A (ko) 발광소자
KR101852566B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101914081B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101956016B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101838995B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101952435B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101956043B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101873590B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101873589B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210818

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.