Nothing Special   »   [go: up one dir, main page]

KR101654216B1 - 반도체장치 및 반도체 집적회로 - Google Patents

반도체장치 및 반도체 집적회로 Download PDF

Info

Publication number
KR101654216B1
KR101654216B1 KR1020090049772A KR20090049772A KR101654216B1 KR 101654216 B1 KR101654216 B1 KR 101654216B1 KR 1020090049772 A KR1020090049772 A KR 1020090049772A KR 20090049772 A KR20090049772 A KR 20090049772A KR 101654216 B1 KR101654216 B1 KR 101654216B1
Authority
KR
South Korea
Prior art keywords
pad
signal
wire
semiconductor substrate
pads
Prior art date
Application number
KR1020090049772A
Other languages
English (en)
Other versions
KR20100002113A (ko
Inventor
유지 타나카
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100002113A publication Critical patent/KR20100002113A/ko
Application granted granted Critical
Publication of KR101654216B1 publication Critical patent/KR101654216B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 의하면, 회로가 형성되어 있는 반도체기판과, 상기 반도체기판의 이면과 접합하는 실장기판과, 신호, 전원전압, 기준전압에 대응해서 상기 회로와 전기적으로 접속하고, 상기 반도체기판의 1주면 내에서 가장 가까운 반도체기판의 주연변과 직교하는 방향으로 직선형으로 늘어서서 배치되어 있는 복수의 패드와, 일단이 상기 복수의 패드에 접합하고 있는 복수의 와이어와, 상기 실장기판에 형성되어, 상기 복수의 와이어의 타단에 접합하고 있는 복수의 와이어 접합부를 갖는 반도체장치가 제공된다.
반도체장치, 집적회로, 기판, 패드, 와이어

Description

반도체장치 및 반도체 집적회로{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 반도체기판과 실장기판 간에 복수의 와이어를 가교하여, 신호, 전원전압 및 기준전압의 입출력을 위한 접속을 달성하고 있는 반도체장치에 관한 것이다. 본 발명은 또한 이러한 반도체장치에 적합하게 사용할 수 있는 패드 배치의 반도체집적회로 또는 반도체칩에 관한 것이다.
반도체집적회로 또는 반도체칩은, 신호를 입출력하거나, 전원 공급을 위해 칩 주면의 주변부에 와이어를 접합하기 위한 패드를 복수 배치하고 있다.
최근, 패드를 배치하는 칩 주면 내의 영역이 부족하다.
몇 가지 원인이 있지만, 첫 번째로, 반도체 프로세스의 미세화에 와이어 본딩의 기술이 따라가지 못하는 것을 들 수 있다. 와이어 본딩에 필요한 패드 사이즈는 조립 기술, 특히 와이어 본딩 장치의 사양 등에 의해 결정된다. 일반적으로, 신뢰성을 확보하면서 와이어 지름이나 접합 부분을 미세화하는 것은 어렵다. 한편, 반도체칩에 형성되는 회로는 프로세스 미세화에 의해 대폭 면적이 삭감된다. 따라 서, 프로세스 기술의 진보로 반도체 디바이스의 미세가공이 가능해 지고, 같은 기능을 실현하는 칩 사이즈를 줄일 수 있더라도, 와이어 본딩에 관한 조립 기술의 제약으로, 패드 사이즈를 극단적으로 축소할 수 없다. 그 결과, 같은 기능의 반도체칩을 다운사이징 했을 경우, 반도체칩의 주변부에 배치할 수 있는 패드의 수가 감소한다.
두 번째로, 반도체칩의 고기능화, 고성능화가 패드 부족의 요인이 되고 있다.
여러 가지 기능을 반도체칩에 내장시키는 것이 요구되고, 결과적으로 반도체칩 외부로 끌어내는 신호의 수가 증가하고 있다. 예를 들면, 외부 메모리 버스의 비트 길이가 증가함으로써, 메모리에 관련된 필요한 패드 수도 증가하는 경향이 있다.
세 번째로, 반도체칩 간 인터페이스의 고속화가, 패드 부족의 요인이 되고 있다.
고속 인터페이스에서는, 전원·그라운드 바운드와 같은 전원 노이즈를 억제하지 않으면 안 된다. 이를 위해, 보다 많은 전원전압 패드, 그라운드 패드가 필요가 된다. 또한, 고속의 신호선에는 쉴드를 위한 그라운드 패드가 필요하다. 따라서, 인터페이스의 고속화로 인해 필요한 패드 수가 증가한다.
이렇게 여러 가지 요인으로 인한 패드 부족에 대하여, 플립 칩 설치 등의 해결책도 있다. 다만, 플립 칩 설치 등의 새로운 설치 방법을 채용하면, 설치시에 필요한 재료비 등의 가격이 증가하는 경향이 있다. 또한, 와이어 본딩을 사용한 설치 를 위해 현재의 장치의 연명을 꾀하여, 제조 비용을 가능한 한 억제하는 것이 요구된다.
와이어 본딩의 패드 부족을 해소하기 위해서, 혹은, 노이즈 억제의 목적으로, 패드 배치에 관한 여러 가지 기술이 제안되었다(특개 2000-252363호 공보(특허문헌 1), 특개 2005-252095호 공보(특허문헌 2) 참조).
특허문헌 1에 기재된 기술에서는, 회로의 출력단인 출력(ＩＯ) 버퍼를 사용하여, 외부에 입출력하는 신호마다 전원전압 패드와 그라운드 패드 중 적어도 1개를 구비하고 있다. 특허문헌 1의 기재에서는, 이것에 의해, 출력 버퍼에서 발생하는 전원 노이즈를 저감 할 수 있다고 한다. 또한, 신호 패드, 전원전압 패드, 그라운드 패드를, 칩의 스크라이브 라인에 수직인 방향으로 일렬로 배치되어 있다. 이것에 의해, 이러한 노이즈 대책을 추가해도, 칩 외주에 평행한 방향으로 배열된 패드 수가 증가하지 않는다. 이것 때문에, 칩의 외형을 확대하면, 칩 사이즈의 증가나 집적도의 저하를 억제하면서, 전원 노이즈를 저감할 수 있다고 특허문헌 1에는 기재되어 있다.
특허문헌 2에 기재의 기술은, 상기 특허문헌 1과 같이, 칩의 주변(스크라이브 라인)과 수직인 방향으로 패드가 복수 배치되는 패드 배치를 개시한다. 특히 특허문헌 2에서는, 이들 복수의 패드를 다른 배선층에 형성하는 것을 특징으로 한다. 이 특징은, 다수의 출력(ＩＯ)버퍼가 고밀도로 배치되었을 경우라도, 이 다수의 ＩＯ버퍼의 각각으로부터 1대1로 패드를 칩의 주변부에 끌어내는 것을 가능하게 하는 것이다.
또한, 특허문헌 2에는, 와이어 본딩의 칩 단면방향의 구성도가 나타나 있다 (도 6). 이 구성도에 의하면, 칩측의 와이어 본딩 위치가, 칩 표면에서 깊은 위치의 배선층 (1층째나 2층째의 배선층)으로 되어 있다. 또한, 실장기판 측의 와이어 본딩 위치가, 실장기판에 단차를 주는 것으로 규정되어 있다. 이 구성에서는, 와이어끼리 서로 접촉하는 것을 회피할 수 있다.
특허문헌 1에 기재의 기술에서는, 신호선마다 전원이나 그라운드의 단자(패드로부터 와이어를 통해서 실장기판에 인출되는 리드 부분)가 구비되어 있다. 보다 상세한 실시예에서는, 스크라이브 라인에 대하여 수직인 열에서 신호, 그라운드, 전원의 각 패드가, 이 순으로 배치되어 있다. 한편, 실장기판 측에서는, 신호의 와이어 접합부를 거쳐서, 스크라이브 라인과 평행한 방향의 한 방향 쪽에 전원의 와이어 접합부가, 다른 쪽에 그라운드 와이어 접합부가 배치되어 있다.
이 구성은, 신호선과 쌍으로 전원선이나 그라운드선이 구비되어 있기 때문에, 전원선이나 그라운드선의 배치 밀도가 낮은 것과 비교하면, 전원 노이즈의 저감에는 일정한 효과가 있다고 생각된다.
특허문헌 1에는, 칩측에서 1열로 패드를 배치하지만, 실장기판측에서는, 칩의 패드 열에 대하여 직교하는 방향에 와이어 접합부가 구비되어 있다. 이것 때문에, 이러한 구성을 다수 근접시키면, 와이어 간의 거리가 접근하는 위치가 생기고, 구동 주파수가 높으면, 이것에 의해 전원 노이즈가 신호선에 간섭하는 것이 발생하기 쉬워진다. 바꿔 말하면, 특허문헌 1에 기재되어 있는 칩측의 패드 배치와, 실장기판측의 와이어 접합부 배치와의 조합에서는, 와이어간의 용량결합을 통해서 크로스 토크 노이즈가 신호선에 중첩할 가능성이 고려되지 않고 있다.
또한, 이러한 패드와 와이어 접합부의 배치는, 와이어 접촉의 원인이 된다.
한편, 특허문헌 2는, 와이어 접촉을 방지하기 위해서, 칩에 구비되는 패드의 기판 표면으로부터의 위치 또는 깊이를 변화시키고, 실장기판에 단차를 두어서 와이어 접합 위치를 변화시키는 것이 개시되어 있다.
와이어 접촉만을 고려했을 경우, 이러한 구성도 효과가 있다고 생각된다.
그러나 특허문헌 2는 복수의 신호선 리드의 고밀도 설치를 와이어의 높이를 변화시켜서 실현하는 기술에 관한 것이다. 따라서, 특허문헌 2에는, 전원이나 그라운드에 관한 기재가 없고, 신호에 대한 노이즈 저감은 전혀 고려되지 않고 있다.
따라서 본 발명은 고밀도 배치에서도 신호를 입출력하는 경로에 크로스 토크 노이즈가 중첩하기 어려운 와이어 접속 구조를 실현한 반도체장치를 제공한다.
또한, 본 발명은 이러한 반도체장치에 적합하게 사용할 수 있는 반도체집적회로를 제공하는 것에 있다.
본 발명의 일 실시예에 따르면, 회로가 형성되어 있는 반도체기판과, 상기 반도체기판의 이면과 접합하는 실장기판과, 신호, 전원전압, 기준전압에 대응해서 상기 회로와 전기적으로 접속하고, 상기 반도체기판의 1주면 내에서 가장 가까운 반도체기판의 주연변과 직교하는 방향으로 직선형으로 늘어서서 배치되어 있는 복수의 패드와, 일단이 상기 복수의 패드에 접합하고 있는 복수의 와이어와, 상기 실장기판에 형성되어, 상기 복수의 와이어의 타단에 접합하고 있는 복수의 와이어 접합부를 갖는 반도체장치가 제공되고, 상기 패드들이 직선형으로 배열된 패드 열 내에서 상기 신호의 입출력을 위한 신호 패드가 상기 반도체기판의 주연변에서 가장 먼 측에 배치되고, 상기 와이어 접합부들 중 상기 신호를 입출력하기 위한 신호 와이어 접합부가, 다른 와이어 접합부보다 상기 반도체기판으로부터 먼, 상기 실장기판상의 위치에 배치되어 있다.
바람직하게는, 상기 복수의 패드와 상기 복수의 와이어 접합부를 1대1로 접합하는 복수의 와이어가, 와이어마다 다른 루프 높이로 가교되어 있다.
더 바람직하게는, 상기 복수의 와이어는, 상기 패드 열의 패드 중심을 연결하는 직선의 연장선에 따르는 방향으로, 와이어마다 다른 루프 높이로 가교되어 있다.
바람직하게는, 상기 반도체기판의 상기 주연변에서 가까운 순서대로, 전원전압 패드, 기준전압 패드 및 상기 신호 패드가 배치되고, 상기 전원전압 패드, 상기 기준전압 패드 및 상기 신호 패드에 각각 와이어에 의해 전기적으로 접속하는, 전원전압 와이어 접합부, 기준전압 와이어 접합부 및 신호 와이어 접합부의 상기 실장기판상의 위치가, 이 순으로 상기 반도체기판의 주연변으로부터 멀어진다.
더 바람직하게는, 상기 복수의 패드와 상기 복수의 와이어 접합부를 1대1로 접합하는 복수의 와이어는, 와이어마다 다른 루프 높이로 가교되고, 루프 높이가 높은 쪽부터 순서대로 신호, 기준전압, 전원전압을 전파하는 각 와이어가 배치되어 있다. 더 바람직하게는, 상기 복수의 와이어는, 상기 패드 열의 패드 중심을 연결하는 직선의 연장선을 따르는 방향으로, 와이어마다 다른 루프 높이로 가교되어 있다.
바람직하게는, 상기 패드 열이 상기 반도체기판의 주연변을 따라 복수 배치되고, 상기 전원전압 와이어 접합부와 상기 기준전압 와이어 접합부는, 각각, 복수의 상기 패드 열에 대하여 공통인 1개의 띠 형상의 도전층으로서 상기 실장기판 위에 배치되어 있다.
더 바람직하게는, 상기 패드 열이 상기 반도체기판의 주연변을 따라 복수 배치되고, 복수의 상기 패드 열 내에 있어서, 소정 수의 상기 기준전압 패드가 1개의 상기 신호 패드의 3변을 둘러싸는 위치에 배치되어 있다. 더 바람직하게는, 1개의 띠 형상의 도전층으로 이루어지는 상기 기준전압 와이어 접합부와, 상기 기준전압 와이어 접합부로부터 연장되는 2개의 분기부에 의해, 상기 신호 와이어 접합부의 3변이 둘러싸여 있다.
상기 반도체장치에서는, 반도체기판상의 복수의 패드가 반도체기판의 주연변과 직교하는 방향으로 직선형으로 배치되어 있다. 한편, 실장기판상의 복수의 와이어 접합부는, 반도체기판(주연변)으로부터의 거리에 차이가 있다. 특히, 반도체기판상의 패드 열 내에서, 신호 패드가 주연변에서 가장 멀리 배치되어 있고, 이것에 대응하는 실장기판상의 신호 와이어 접합부는, 다른 와이어 접합부보다 반도체기판(주연변)으로부터 가장 먼 위치에 배치되어 있다. 따라서, 신호 패드와 신호 와 이어 접속부를 연결하는 신호 와이어는, 패드 열의 패드 중심을 연결하는 직선의 연장선을 따라 가교할 수 있다.
전원전압이나 기준전압에 대한 패드나 와이어 접합부의 위치에 제한은 없다. 단, 서로 가장 멀리 떨어져 있는 신호 패드와 신호 와이어 접합부가 신호 와이어로 연결되어 있기 때문에, 신호 와이어의 안쪽의 영역에서 전원전압이나 기준전압의 패드와 와이어 접합부와의 와이어 본딩이 된다.
바람직한 형태에서는, 전원전압 패드가 반도체기판의 주연변에 가장 가깝게 위치한다. 이 경우, 기준전압 패드와 기준전압 와이어 접합부를 접속하는 기준전압 와이어가, 필연적으로, 전원전압의 인가 부분과 신호의 인가 부분 사이에 위치한다. 따라서, 신호의 리턴 패스가 되는 기준전압의 와이어가 신호 와이어의 직하를 병렬로 지나간다. 그 결과, 전위간섭 및 크로스 토크 노이즈의 발생을 억제할 수 있다.
본 발명의 또 다른 실시예에 따르면, 반도체기판과, 상기 반도체기판에 형성되어 있는 회로와, 신호, 전원전압, 기준전압에 대응해서 상기 회로와 전기적으로 접속하고, 상기 반도체기판의 1주면 내에서 가장 가까운 패드인 상기 반도체기판의 주연변과 직교하는 방향으로 직선형으로 배열되어 배치되어 있는 복수의 패드를 구비한 반도체집적회로가 제공되고, 상기 복수의 패드가 직선형으로 배열된 패드 열 내에서 상기 신호의 입출력을 위한 신호 패드가 상기 반도체기판의 주연변에서 가장 먼 측에 배치되어 있다.
바람직하게는, 상기 패드 열 내에서 상기 반도체기판의 주연변에서 가까운 순서대로, 전원전압 패드, 기준전압 패드 및 신호 패드가 배치되어 있다.
바람직하게는, 상기 패드 열이 상기 반도체기판의 주연변을 따라 복수 배치되고, 복수의 상기 패드 열 내에 있어서, 복수의 기준전압 패드가 1개의 상기 신호 패드의 3변을 둘러싸는 위치에 배치되어 있다.
본 발명의 실시예에 따르면, 고밀도 배치에서도 신호를 입출력하는 경로에 크로스 토크 노이즈가 중첩하기 어려운 와이어 접속 구조를 실현한 반도체장치를 제공할 수 있다.
또한 본 발명의 실시예에 따르면, 이러한 반도체장치에 적합하게 사용할 수 있는 반도체집적회로를 제공할 수 있다.
이하, 본 발명의 바람직한 실시예를, 인터포저(중개 기판)를 통해서 반도체칩을 프린트기판에 설치할 경우를 예로 들어, 도면을 참조해서 설명한다.
《제1 실시예》
도 1a에, 본 발명의 제1 실시예에 따른 반도체장치의 평면도를 나타낸다. 도 1b에, 도 1a의 A-A선에 따른 단면도를 나타낸다.
도 1a 및 도 1b에 도해하는 반도체장치(1)는, 「인터포저」라고 불리는 실장기판(2)과, 실장기판(2)에 이면이 접합하고 있는 「반도체집적회로」로서의 반도체칩(3)을 갖는다.
실장기판(2)은 반도체칩(3)이 접합하는 부분에 다이 패드라고 불리는 넓은 면적의 도전층을 갖는다. 반도체칩(3)은, 실리콘 기판 등의 반도체기판의 표면측에 회로를, 반도체 리소그래피 기술을 구사해서 고밀도로 집적화해서 형성하고 있다. 한편, 반도체기판의 이면에는 통상, 이면 메탈이 형성되어 있다. 이면 메탈은 반도체기판의 주영역, 실리콘의 보디 영역과 전기적으로 저저항으로 접속되어 있다. 반도체기판(반도체칩(3))은, 이 이면이 다이 패드와 전기적, 기계적으로 강고하게 접합되어 있다. 이 접합에는, 도전성 페이스트 등을 채용할 수 있다.
이 때, 반도체칩(3)의 이면접속은, 본 예에 한정되지 않고 기계적인 접합만으로도 좋다.
반도체칩(3)은, 회로가 형성된 후의 실리콘 웨이퍼를 구형, 여기에서는 정방형으로 다이싱 한 것이다. 반도체칩(3)의 주연변(평면도에서 본 외주의 4변)을 따라, 패드 배치 영역(3A)이 구비되어 있다.
실장기판(2)의 이면에, 예를 들면 외주부의 4변을 따라, 2열의 외부단자가 배치되어 있다. 외부단자(4)는, 예를 들면 땜납 등의 볼 형상이나, 펠렛 형상(상자형, 원통형)을 갖는다.
외부단자(4)의 배치는 임의여서, 실장기판(2)의 이면에 일정하게 형성해도 좋다. 실장기판(2)의 크기가 비교적 커도 되는 경우, 도 1a에 투시해서 나타내는 것 같이, 외부단자(4)는, 실장기판(2)의 외주부에 복수 열 구비되는 경우가 많다.
실장기판(2)에는, 각 외부단자(4)에 접속하는 스루홀이 두께 방향으로 기판을 가로질러서 구비된다. 이것에 의해 각 외부단자(4)가, 반도체칩이 접합된 실장 기판(2)의 표면측의 배선과 전기적으로 접속되어 있다. 혹은, 실장기판(2)이 다층 기판으로 형성될 경우, 기판 내의 배선과 층간 (다른 층의 배선간)을 접속하는 비아홀을 경유하여, 각 외부단자(4)는, 반도체칩이 접합된 실장기판(2)의 표면측의 배선과 전기적으로 접속되어 있다.
실장기판(2)의 표면측, 자세하게는, 반도체칩(3)이 다이 본드된 주위의 면에는, 대응하는 외부단자(4)와 전기적으로 접속되는 리드 배선(5)이 패터닝되어 있다. 도 1에 나타내는 리드 배선(5)은, 실장기판(2)이 다층 기판 구조인 경우, 그 표면에 형성된 패턴뿐만 아니라, 내부의 층의 패턴을 포함시켜서 투시했을 때의 패턴을 나타내고 있다.
리드 배선(5)의 반도체칩측의 첨단부는, 본딩 와이어의 접합부 (착지 부분)가 되기 때문에 「랜드」라고 불린다. 본 발명에서는, 이 랜드를 「와이어 접합부」라고 부른다.
도 1의 반도체장치(1)에서는, 노이즈 내성 및 배치 효율이 모두 높은 반도체칩의 와이어 접속 구조, 다시 말해, 와이어 본딩을 위한 패드와 랜드(와이어 접합부)의 배치와, 와이어에 의한 접속 구조를 제안한다.
보다 상세하게는, 반도체칩(3)의 주연변과 직교하는 방향으로 복수의 패드를 배치한다. 이 주연변과 직교 배치되는 복수의 패드를 「패드 열」이라고 부른다. 패드 열(복수의 패드)과, 대응하는 복수의 와이어 접합부를, 와이어의 높이를 조정하는 것으로 각 와이어를 접촉시키지 않고, 예를 들면, 거의 일직선의 본딩에 의해 서로 결합한다. 그 때문에는, 적어도, 신호 패드와, 거기에 대응하는 신호 와이어 접합부가, 반도체칩(3)의 주연변을 기준으로, 가장 먼 위치에 대향해서 배치되는 것을 특징으로 한다. 이렇게 하는 것으로, 신호 패드와 신호 와이어 접합부의 안쪽에, 다른 전원전압이나 기준전압을 위한 패드나 와이어 접합부가 직선형으로 배치될 여지가 생기고, 그 때문에, 상기와 같은 거의 일직선의 본딩을 가능하게 한다.
도 2a에, 도 1의 반도체칩(3)의 한 변을 따른 영역과 그 주위를 일부 확대해서 나타낸다. 한편, 도 2b에, 도 2a의 A-A선에 따른 실장기판의 단면도를 나타낸다.
도 2a 및 도 2b에 나타내는 패드 배치 영역(3A) (도 1 참조)에는, 3개의 패드 밴드가, 반도체칩(3)의 주연변(3B)을 따라 배치되어 있다. 이것에 의해, 반도체칩(3)의 주연변(3B)과 직교하는 3개의 패드, 다시 말해, 신호 패드Ｐｓ, 「기준전압 패드」로서의 ＧＮＤ패드Pg, 및, 「전원전압 패드」로서의 ＶＤＤ패드Ｐｄ로부터 1개의 패드 열 6_i（ i=0∼7)이 형성되어 있다. 이 중, 신호 패드Ｐｓ가 주연변(3B)으로부터 가장 먼 것이, 본 실시예에서 패드 배치에 관한 최저한의 요건이다. ＧＮＤ패드Ｐｇ과 ＶＤＤ 패드Ｐｄ는 반대로 해도 되지만, 신호에 대하여 리턴 패스를 강화하기 위해서는 도 2와 같은 패드 배치가 바람직하다.
이들 복수의 패드 열의 각 패드는, 반도체기판에 형성되어 있는 회로(7) 내의 대응하는 ＩＯ부에 대하여, 신호, 전원전압 또는 기준전압의 입출력이 가능하도록 접속되어 있다. 이 때, 도 2에서는 회로(7)가 패드 열에 인접하고 있지만, 회로(7)가 패드 열 바로 아래에 존재하는 경우도 포함한다.
패드 열에 대응하여, 실장기판(2) 측의 와이어 접합부도 주연변(3B)과 직교 하는 방향으로 열을 이루어 배치되어 있다. 구체적으로는, 주연변(3B)으로부터 순서대로, 「전원전압 와이어 접합부」로서의 ＶＤＤ랜드Ｌｄ, 「기준전압 와이어 접합부」로서의 ＧＮＤ랜드Ｌｇ, 및, 신호 랜드Ｌｓ에 의해 1개의 랜드 열 8_i (i=0∼7)이 형성되어 있다. 여기에서 「랜드 열」은 「와이어 접합부의 열」을 의미한다.
이 때, 도 2b에 나타내는 실장기판(2)은 다층 기판구조를 갖지만, 단층 기판에 도 1a에 나타내는 리드 배선(5)의 패턴을 형성한 것이라도 좋다.
본 실시예에서는, ＶＤＤ랜드Ｌｄ와 ＧＮＤ랜드Ｌｇ가 각각, 주연변(3B)과 평행한 라인 형으로 배치되어 있지만, 각각의 랜드는 패턴으로 분리되어 있다.
도 2b에 나타내는 것 같이, 신호 와이어Ｗｓ의 일단이 신호 패드Ｐｓ에 접합되어 있고, 신호 와이어Ｗｓ의 타단이 신호 랜드Ｌｓ에 접합되어 있고, 양자의 전기적 접속이 이루어져 있다. 또한 ＧＮＤ패드Ｐｇ과 ＧＮＤ랜드Ｌｇ은, 「기준전압 와이어」로서의 ＧＮＤ와이어Ｗｇ에 의해 접속되어 있다. 마찬가지로, ＶＤＤ패드Ｐｄ와 ＶＤＤ랜드Ｌｄ는, 「전원전압 와이어」로서의 ＶＤＤ와이어Ｗｄ에 의해 접속되어 있다.
이 패드와 랜드의 접속은, 다른 패드 열(랜드 열)에 대해서도 마찬가지다.
이들 패드 열과 랜드 열의 와이어 본딩 구조에 있어서, 도 2b에 대표해서 나타낸 것 같이, 와이어 높이는 신호 와이어Ｗｓ가 가장 높고, ＶＤＤ와이어Ｗｄ가 가장 낮고, ＧＮＤ와이어Ｗｇ가 거의 중간으로 되어 있다. 그리고, 단면에서 본 와이어 간 거리가, 거의 일정하다.
A-A선에 대응하는 패드 열 6_3의 부분에서는, 평면상에서 3개의 와이어, 즉 신호 와이어Ｗｓ와 ＧＮＤ와이어Ｗｇ과 ＶＤＤ와이어Ｗｄ가 직선형으로 완전히 겹쳐 있다.
그런데, 도 2a의 예에서는, 패드의 주연변과 평행한 방향의 피치에 대하여, 랜드(와이어 접합부)의 해당 방향의 피치가 다소 크다. 따라서 패드 열 6_3으로부터 멀어짐에 따라, 대국적으로는 직선에서 겹치지만, 엄밀히 말하면 서서히 3개의 와이어가 약간의 각도를 가지고 교차하게 되어 직선으로부터 어긋난다. 또한, 와이어의 본딩 위치나 텐션에 제조 편차가 있기 때문에, 엄밀한 의미로 3개의 와이어가 직선형으로 완전히 겹치는 것은 오히려 드물다.
본 실시예에서는, 「복수의 와이어는, 패드 열의 패드 중심을 연결하는 직선의 연장선을 따르는 방향에서, 와이어마다 다른 루프 높이로 가교되어 있다」 것이 하나의 특징이다. 여기에서 말하는 「직선의 연장선을 따르는 방향에서」란, 반드시 완전한 직선으로 겹치는 것을 의미하지 않는다. 그 말은 대략 직선이 되도록 와이어가 형성된다는 의미다. 따라서, 본 실시예에서는, 상기 피치의 차이에 의한 약간의 와이어 간에 각도가 있는 것이나 제조 편차에 의해 복수의 와이어가 직선형으로 겹치지 않는 경우가 있는 것은 허용된다.
이러한 제조 편차는, 단면에서 와이어 간의 거리가 엄밀히는 일정하지 않은 요인으로서도 허용된다.
본 실시예의 와이어 접속 구조에 따르면, 신호 와이어Ｗｓ의 바로 아래에 ＧＮＤ와이어Ｗｇ가 배치되기 때문에, 신호 배선의 루프 인덕터가 작아져, 신호의 투 과 특성(신호를 스무스하게 전달하는 특성)이 향상되고, 그 결과, 크로스 토크이 억제된다. 이것은, 특히 구동 주파수가 높아질수록 큰 이점이 된다.
이상, 본 실시예에서는, 크로스 토크 노이즈의 방지 또는 억제와, 패드 등의 고밀도 배치의 양립이 가능하다.
《제2 실시예》
도 3a에, 도 1의 반도체칩(3)의 한 변을 따른 영역과 그 주위를 일부 확대해서 나타낸다. 한편, 도 3b에, 도 3a의 A-A선에 따른 실장기판의 단면도를 나타낸다. 도 3은 본 발명의 제2 실시예에 따른 반도체장치를 나타낸다.
도 3a 및 도 3b에 나타내는 제2 실시예의 와이어 접속 구조에 있어서는, 제1 실시예와 같이, 반도체칩(3)의 주연변(3B)과 직교하는 방향으로 복수의 패드(신호 패드Ｐｓ, ＧＮＤ패드P g 및 ＶＤＤ패드Ｐｄ)가 배치되어 있다. 이 때 신호 패드Ｐｓ는, 반도체칩(3)의 가장 안쪽(회로(7) 측)에 배치한다. 또한, 이것에 대응하여, 「신호 와이어 접합부」로서의 신호 랜드Ｌｓ를 반도체칩(3)(주연변(3B))으로부터 가장 먼 위치에 배치하고 있다.
신호 패드Ｐｓ, ＧＮＤ패드P g 및 ＶＤＤ패드Ｐｄ의 배치는 제1 실시예와 제2 실시예의 와이어 접속 구조에서 공통된다.
제1 실시예의 와이어 접속 구조를 나타내는 도 2a에서는, ＶＤＤ랜드Ｌｄ와 ＧＮＤ랜드Ｌｇ가 각각, 랜드 열 8_i 사이에서 서로 고립되어 구비되어 있다.
이것에 대하여, 제2 실시예의 와이어 접속 구조에서는, 도 3a에 나타내는 것 같이, 도 2a에 나타내는 ＶＤＤ랜드Ｌｄ를, 주연변(3B)과 평행한 띠 형상으로 연결한 ＶＤＤ라인(8d)을 구비하고 있다. 또한, 도 2a에 나타내는 ＧＮＤ랜드Ｌｇ을, 주연변(3B)과 평행한 띠 형상으로 연결한 ＧＮＤ라인(8g)을 구비하고 있다.
이들 라인은, 도 1과 같은 전체도로 보면, 반도체칩(3)을 둘러싸는 2겹의 링 형상의 패턴을 형성한다.
단, 1개의 패드 열에서 보면, 그 패드 열의 패드 중심을 연결하는 직선의 연장선 위에, 「와이어 접합부의 열」 즉, 도 3a의 경우, ＶＤＤ라인(8d)과, ＧＮＤ라인(8g)과, 신호 랜드Ｌｓ로 이루어지는 랜드 열 8_i가 배치되어 있는 것에 변함이 없다.
따라서, 제1 실시예와 마찬가지로 와이어를 거의 직선에 중첩시키는 본딩이 가능하다.
제1 실시예와 같이 반도체칩(3)의 외측일수록, 높이를 제한한 와이어링을 행하여, 동일 직선상에서도 접촉하지 않게 되어 있다. 또한, 제2 실시예에서는 제1 실시예와 같이 패드 수 증가의 효과가 있다. 신호 와이어Ｗｓ의 바로 아래에 ＧＮＤ와이어Ｗｇ이 존재하는 것으로, 신호 배선의 루프 인덕턴스가 작아진다.
제2 실시예에서는, 이들 이점에 더해, ＶＤＤ라인(8d)이나 ＧＮＤ라인(8g)의 배선 용량이 크기 때문에, 급격한 전위변동을 흡수하는 효과가 있다. 따라서 전원전압이나 기준전압(그라운드전위)에 의해 보유하고 있는 위치가, 자신으로부터의 크로스 토크 노이즈의 발생을 억제하는 효과가 있다.
따라서, 제2 실시예에서는, 크로스 토크 노이즈의 발생을 억제하면서, 인접 신호로부터의 크로스 토크 노이즈의 영향을 받기 어렵고, 신호의 노이즈 특성이, 제1 실시예보다 더욱 향상되는 효과가 있다.
《제3 실시예》
도 4a에, 도 1의 반도체칩(3)의 1변을 따른 영역과 그 주위를 일부 확대해서 나타낸다. 또한, 도 4b에, 도 4a의 A-A선에 따른 실장기판의 단면도를 나타낸다. 도 4는, 도 3을 일부 변경한 제3 실시예에 따른 반도체장치를 나타낸다.
도 4a 및 도 4b에 나타내는 제3 실시예의 와이어 접속 구조는, 도 3에 나타내는 제2 실시예로부터, 이하의 점에서 변경되어 있다.
통상, 클록 신호와 같은 대단히 중요한 신호는 쉴드 배선을 병렬로 배치함으로써, 타신호로부터의 노이즈를 차단하고 있다. 그러나 종래의 와이어 본딩 부분에서는 주변을 완전히 그라운드로 쉴드 할 수 없었다.
중요한 신호에 대해서는, 그 주위의 패드 열에 다른 신호가 할당된 신호 패드Ｐｓ를 구비하지 않고, 쉴드를 위한 패드 열로서 이용한다.
예를 들면, 도 4a에 나타내는 것 같이, 중요한 신호가 할당된 신호 패드Ｐｓ에 대하여, 주연변(3B)과 평행한 방향의 양측에 인접하는 2개의 패드를, ＧＮＤ패드Ｐｇ으로서 사용한다. 신호 패드Ｐｓ와 같은 패드 열이 갖는 ＧＮＤ패드Ｐｇ의 양측의 2개 패드는, 처음부터 ＧＮＤ패드Ｐｇ이다. 그 때문에, 중요한 신호가 할당된 신호 패드Ｐｓ에 대하여, 그 3변이 ＧＮＤ전위로 둘러싸인 쉴드 구조가 형성된다. 이 쉴드 구조는, 와이어의 가교 도중에도 마찬가지로 유지되어 있기 때문에, 중요한 신호에, 노이즈가 뛰어들지 않게 된다. 즉, 이 신호에 한해서는, 제1∼ 제2 실시예에 나타내는 어느 신호보다 크로스 토크 노이즈를 저감하고, 그 Ｓ/Ｎ비를 크게 할 수 있다.
바람직하게는, 도 4a의 실장기판(2)측에 나타내는 것 같이, 중요한 신호가 전달되는 리드 배선(5s)의 양측에도 ＧＮＤ배선을 형성한다.
보다 상세하게는, ＧＮＤ라인(8g)으로부터 분기된 2개의 분기 선 8ｇｂ1과 8ｇｂ2를, 리드 배선(5s)과 평행하게 배선한다. 이 분기 선의 배선 스페이스를 위해, 도 2나 도 3에서 랜드 열 8_3의 양측에 형성되어 있던 랜드 열 8_2과 8_4는 형성되지 않는다. 그러나, 이 양측의 부분에 대응하는 반도체칩(3)측의 패드부도, ＧＮＤ패드Ｐｇ의 추가에 의해, 본래라면 신호 패드가 되는 패드가 희생되어 있기 때문에, 랜드 열 8_2과 8_4는 형성할 필요가 없다. 즉, 반도체칩(3)측의 패드에 의한 쉴드 구조의 형성에 의해, 실장기판(2)측에서 쓸모없는 스페이스를 유효하게 이용하고, 분기 선 8ｇｂ1과 8ｇｂ2를 형성하고 있다.
이렇게 분기 선을 형성하면, 도 4에 나타내는 와이어 접속 구조 전체에서 완전한 쉴드가 되어, 대단히 강고한 쉴드 효과를 얻을 수 있다.
《제4 실시예》
도 5a에, 도 1의 반도체칩(3)의 1변을 따른 영역과 그 주위를 일부 확대해서 나타낸다. 또한, 도 5b에, 도 5a의 A-A선에 따른 실장기판의 단면도를 나타낸다. 도 5는, 도 3을 일부 변경한 제4 실시예에 따른 반도체장치를 나타낸다. 이 변경 은, 도 2나 도 4에 대하여도 마찬가지로 행하는 것이 가능하다. 여기에서는 하나의 예로서, 제2 실시예에 대한 변경을, 제4 실시예로서 설명한다.
반도체칩(3) 외주측에 배치된 ＧＮＤ패드Ｐｇ, ＶＤＤ패드Ｐｄ는 각각, 인접한 패드도 거의 동(同)전위다. 따라서, ＧＮＤ패드Ｐｇ끼리, ＶＤＤ패드Ｐｄ를 링 형상으로 접속해도 동작상 문제되지 않는다.
본 실시예에서는, 도 5a에 나타내는 것 같이, 이것들 인접한 동(同)전위의 전원이나 그라운드 패드끼리를 서로 접속하여, 밴드 혹은 링 형상의 패드, 즉 ＶＤＤ라인(6d)와 ＧＮＤ라인(6g)을 형성한다. 이것에 의해 반도체칩(3) 내부의 전원 라인의 임피던스를 저감하는 효과를 기대할 수 있다.
도 5a 및 도 5b의 예에서는, 인터포저 측의 전원·그라운드도 링 혹은 띠 형상의 랜드(ＧＮＤ라인(8g) 및 ＶＤＤ라인(8d))로 되어 있기 때문에, 신호 와이어의 직하 이외에도 신호 와이어Ｗｓ나 ＧＮＤ와이어Ｗｇ을 자유롭게 추가하는 것이 가능해 지고, 전원선이나 그라운드선이 노이즈 변동하기 어려지는 노이즈 대책을 더욱 강화할 수 있다.
이 때, 신호 와이어Ｗｓ나 ＧＮＤ와이어Ｗｇ의 추가는, 도 3이나 도 4에서도 가능하다.
상기 제1∼ 제4 실시예를 임의로 조합시키는 것은 자유스럽다.
또한, 상기 실시예는, 인터포저가 실장기판의 예일 경우를 나타내는 것이다. 그러나, 반도체집적회로(반도체칩(33))를, 프린트기판에 직접 설치해도 좋다. 이 경우, 상술한 와이어 접합부의 배치는, 프린트기판에 형성되어 있다. 이 경우, 프린트기판이 「실장기판」의 예가 된다. 또한, 이 와이어 접합부의 배치가 된 소형의 프린트기판에 반도체칩(33)을 설치해서 모듈화하고, 이 모듈을 머더 기판에 설치하는 구성이라도 좋다. 이 경우, 이 모듈화를 위한 소형의 프린트기판이 「실장기판」의 예가 된다.
한편 이상의 설명에서는, 적당히, 실시예의 효과를 진술했지만, 이하에, 종래의 플립 칩 설치나 패드의 지그재그 배치에 대한 효과(이점)를 말한다.
패드 부족에 대한 1개의 해결책으로서, 플립 칩 설치가 있다. 이것은, 2차원의 어레이 형으로 패드를 배치한 반도체칩(3)을 뒤집고, 범프 등을 사용해서 실장기판 (예를 들면 인터포저)과 접속하는 설치 기술이다.
와이어를 이용하는 패드와 실장기판 간의 접속 방법에서는, 패드를 반도체칩의 주변부에 배치할 필요가 있다. 이것에 대하여, 플립 칩 설치의 경우는 그 제약이 없는 만큼, 자유롭게 패드 수를 증가시키는 것이 가능해 진다. 또한, 플립 칩 설치는, 와이어 본드를 이용하는 설치와 비교하여, 인접 신호 간의 크로스 토크 노이즈를 저감할 수 있는 방법이기도 하고, 패드 밀도를 증가시킨 경우의 특성 저하도 작다.
이상과 같이, 패드 수 부족을 해소하기 위해서는 플립 칩 설치가 하나의 해결책인 것은 분명하다. 그러나 플립 칩의 경우, 접속하는 인터포저를 반도체칩의 패드 피치와 동(同)레벨의 배선 룰로 그릴 필요가 있고, 패키지의 코스트 업은 피할 수 없다. 특히 로 엔드를 위한 제품의 경우는 이 코스트 업은 허용할 수 있는 레벨이 아니고, 와이어 본드에 의한 설치가 채용되는 경우가 많다. 또한, 하이 엔드를 위한 제품이어도, 복수의 반도체칩을 수직으로 적층하는 구조의 경우, 처음부터 플립 칩 설치는 채용할 수 없다.
이상과 같은 이유로, 와이어 본드 설치를 사용하면서도 패드 부족 문제를 해결하고 싶다고 하는 요구는 강하다.
한편, 와이어 본드 설치를 채용하면서 패드 수를 늘리는 방법으로서는, 패드를 지그재그 배치하는 방법이 채용가능하다. 그렇지만, 이 방법을 채용해도 패드 수를 최대 2배밖에 늘릴 수 없다. 또한, 패드를 지그재그에 배치하기 위해서, 어느 패드에 신호, 전원전압, 그라운드 전압을 할당할지를, 반도체칩 설계자측, 인터포저설계자 측의 쌍방으로부터 결정해야 한다. 이로 인해 설계 기간이 증가한다. 또한, 특성적인 문제로서는, 인접 와이어의 간격이 좁아지기 때문에, 크로스 토크 노이즈가 증대한다.
본 발명의 실시예에 따르면, 단위 패드를 주연변(3B)에 대하여 직교하는 배치에서는 얻을 수 없는 크로스 토크 노이즈의 저감에 유리한 와이어 접속 구조를 제공할 수 있다.
이상에서, 와이어 본딩을 위한 패드 수를 늘리는 것이 가능해 진다. 또한, 신호 와이어의 직하를, 전원전압 또는 기준전압(예를 들면 그라운드 전압)이 인가된 와이어가 통과하는 것으로, 신호와 전원전압 간, 신호와 기준전압(그라운드) 간의 루프 인덕턴스를 저감할 수 있고, 신호 품질이 개선된다. 또한 인접 패드를 쉴드 배선으로 함으로써, 와이어 부분에 있어서도 대단히 강고한 쉴드의 설치가 용이 하게 가능해 진다. 또한, 실장기판 측에서도 분기 선에 의해 쉴드 구조로 하면, 거의 완전한 쉴드 효과를 얻을 수 있다.
본 출원은 2008년 6월 27일에 일본 특허청에 출원된 일본 우선권 특허 JP 2008-169513에 관한 주제를 포함하며, 모든 내용은 여기에 참조에 의해 인용된다.
첨부된 청구항이나 그와 동등한 범위 내에 있는 한, 다른 설계 요구나 다른 요소에 따라 다양한 변형, 조합, 하위 조합, 변경을 할 수 있다는 것은 당업자에게 당연하게 이해된다.
도 1a 및 도 1b는 본 발명의 제1 실시예에 따른 반도체장치의 평면도와 단면도다.
도 2a 및 도 2b는 도 1에 나타낸 와이어 접속 부분의 확대된 평면도와 단면 구조도다.
도 3a 및 도 3b는 본 발명의 제2 실시예에 따른 반도체장치의 와이어 접속 부분의 확대 평면도와 단면 구조도다.
도 4a 및 도 4b는 본 발명의 제3 실시예에 따른 와이어 접속 부분의 확대 평면도와 단면 구조도다.
도 5a 및 도 5b는 본 발명의 제4 실시예에 따른 와이어 접속 부분의 확대 평면도와 단면 구조도다.

Claims (13)

  1. 회로가 형성되어 있는 반도체기판과,
    상기 반도체기판의 이면과 접합하는 실장기판과,
    신호, 전원전압, 기준전압에 대응해서 상기 회로와 전기적으로 접속하고, 상기 반도체기판의 주면 내에서 가장 가까운 반도체기판의 주연변과 직교하는 방향으로 직선형으로 늘어서서 배치되어 있는 복수의 패드와,
    일단이 상기 복수의 패드에 각각 접합하고 있는 복수의 와이어와,
    상기 실장기판에 형성되어, 상기 와이어들의 타단에 접합하고 있는 복수의 와이어 접합부를 갖는 반도체장치로서,
    상기 패드들이 직선형으로 배열된 패드 열 내에서 상기 신호의 입출력을 위한 신호 패드가 상기 반도체기판의 주연변에서 가장 먼 측에 배치되고,
    상기 와이어 접합부들 중 상기 신호를 입출력하기 위한 신호 와이어 접합부가, 다른 와이어 접합부보다 상기 반도체기판으로부터 먼, 상기 실장기판상의 위치에 배치되어 있고,
    상기 패드 열이 상기 반도체기판의 주연변을 따라 복수 배치되고,
    상기 복수의 패드 열 내에 있어서, 소정 수의 기준전압 패드가 1개의 상기 신호 패드의 3변을 둘러싸는 위치에 배치되어 있는 것을 특징으로 하는 반도체장치.
  2. 제 1항에 있어서,
    상기 복수의 패드와 상기 복수의 와이어 접합부를 1대1로 접합하는 복수의 와이어가, 와이어마다 다른 루프 높이로 가교되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 2항에 있어서,
    상기 복수의 와이어는, 상기 각 패드 열의 패드 중심을 연결하는 직선의 연장선에 따르는 방향으로, 와이어마다 다른 루프 높이로 가교되어 있는 것을 특징으로 하는 반도체장치.
  4. 제 1항에 있어서,
    상기 반도체기판의 상기 주연변에서 가까운 순서대로, 전원전압 패드, 기준전압 패드 및 상기 신호 패드가 배치되고,
    상기 전원전압 패드, 상기 기준전압 패드 및 상기 신호 패드에 각각 와이어에 의해 전기적으로 접속하는, 전원전압 와이어 접합부, 기준전압 와이어 접합부 및 신호 와이어 접합부의 상기 실장기판상의 위치가, 이 순으로 상기 반도체기판의 주연변으로부터 멀어지는 것을 특징으로 하는 반도체장치.
  5. 제 4항에 있어서,
    상기 복수의 패드와 상기 복수의 와이어 접합부를 1대1로 접합하는 복수의 와이어는, 와이어마다 다른 루프 높이로 가교되고, 루프 높이가 높은 쪽부터 순서대로 신호, 기준전압, 전원전압을 전파하는 각 와이어가 배치되어 있는 것을 특징으로 하는 반도체장치.
  6. 제 5항에 있어서,
    상기 복수의 와이어는, 상기 각 패드 열의 패드 중심을 연결하는 직선의 연장선을 따르는 방향으로, 와이어마다 다른 루프 높이로 가교되어 있는 것을 특징으로 하는 반도체장치.
  7. 제 4항에 있어서,
    상기 패드 열이 상기 반도체기판의 주연변을 따라 복수 배치되고,
    상기 전원전압 와이어 접합부와 상기 기준전압 와이어 접합부는, 각각, 복수의 상기 패드 열에 대하여 공통인 1개의 띠 형상의 도전층으로서 상기 실장기판 위에 배치되어 있는 것을 특징으로 하는 반도체장치.
  8. 삭제
  9. 제 1항에 있어서,
    1개의 띠 형상의 도전층으로 이루어지는 상기 기준전압 와이어 접합부와, 상기 기준전압 와이어 접합부로부터 연장되는 2개의 분기부에 의해, 상기 신호 와이어 접합부의 3변이 둘러싸여 있는 것을 특징으로 하는 반도체장치.
  10. 제 4항에 있어서,
    상기 패드 열이 상기 반도체기판의 주연변을 따라 복수 배치되고,
    복수의 상기 패드 열 내에 있어서, 복수의 기준전압 패드가 1개의 상기 신호 패드의 3변을 둘러싸는 위치에 배치되어 있는 것을 특징으로 하는 반도체장치.
  11. 반도체기판과,
    상기 반도체기판에 형성되어 있는 회로와,
    신호, 전원전압, 기준전압에 대응해서 상기 회로와 전기적으로 접속하고, 상기 반도체기판의 주면 내에서 가장 가까운 패드인 상기 반도체기판의 주연변과 직교하는 방향으로 직선형으로 배열되어 배치되어 있는 복수의 패드를 구비한 반도체집적회로로서,
    상기 복수의 패드가 직선형으로 배열된 패드 열 내에서 상기 신호의 입출력을 위한 신호 패드가 상기 반도체기판의 주연변에서 가장 먼 측에 배치되어 있고,
    상기 패드 열이 상기 반도체기판의 주연변을 따라 복수 배치되고,
    상기 복수의 패드 열 내에 있어서, 복수의 기준전압 패드가 1개의 상기 신호 패드의 3변을 둘러싸는 위치에 배치되어 있는 것을 특징으로 하는 반도체집적회로.
  12. 제 11항에 있어서,
    상기 반도체기판의 주연변에서 가까운 순서대로, 전원전압 패드, 기준전압 패드 및 신호 패드가 배치되어 있는 것을 특징으로 하는 반도체집적회로.
  13. 삭제
KR1020090049772A 2008-06-27 2009-06-05 반도체장치 및 반도체 집적회로 KR101654216B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008169513A JP2010010492A (ja) 2008-06-27 2008-06-27 半導体装置および半導体集積回路
JPJP-P-2008-169513 2008-06-27

Publications (2)

Publication Number Publication Date
KR20100002113A KR20100002113A (ko) 2010-01-06
KR101654216B1 true KR101654216B1 (ko) 2016-09-05

Family

ID=41446381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090049772A KR101654216B1 (ko) 2008-06-27 2009-06-05 반도체장치 및 반도체 집적회로

Country Status (4)

Country Link
US (1) US8018035B2 (ko)
JP (1) JP2010010492A (ko)
KR (1) KR101654216B1 (ko)
CN (1) CN101615604B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5467959B2 (ja) * 2010-07-21 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
US8549257B2 (en) * 2011-01-10 2013-10-01 Arm Limited Area efficient arrangement of interface devices within an integrated circuit
KR101088353B1 (ko) 2011-04-18 2011-11-30 테세라, 인코포레이티드 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
JP5848517B2 (ja) * 2011-04-26 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2013093345A (ja) * 2011-10-24 2013-05-16 Hitachi Ltd 光モジュールおよび多層基板
TWI603140B (zh) * 2012-07-06 2017-10-21 友達光電股份有限公司 電泳式顯示面板
JP5467160B2 (ja) * 2013-01-21 2014-04-09 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP6118652B2 (ja) * 2013-02-22 2017-04-19 ルネサスエレクトロニクス株式会社 半導体チップ及び半導体装置
US20160307873A1 (en) * 2015-04-16 2016-10-20 Mediatek Inc. Bonding pad arrangment design for semiconductor package
CN109075130B (zh) * 2016-05-24 2019-11-22 野田士克林股份有限公司 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法
JP2019169504A (ja) * 2018-03-22 2019-10-03 日本電信電話株式会社 ワイヤボンディング構造
US10833238B2 (en) 2018-08-27 2020-11-10 International Business Machines Corporation Wirebond cross-talk reduction for quantum computing chips
KR102564605B1 (ko) * 2018-12-21 2023-08-14 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN112151506B (zh) * 2019-06-26 2022-11-22 瑞昱半导体股份有限公司 电子封装结构及其晶片
KR20210045876A (ko) 2019-10-17 2021-04-27 에스케이하이닉스 주식회사 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349192A (ja) 1999-06-07 2000-12-15 Canon Inc 半導体集積回路およびプリント配線板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927512A (ja) * 1995-07-10 1997-01-28 Mitsubishi Electric Corp 半導体装置
JP2000252363A (ja) 1999-03-01 2000-09-14 Kawasaki Steel Corp 半導体集積回路
JP4071914B2 (ja) * 2000-02-25 2008-04-02 沖電気工業株式会社 半導体素子及びこれを用いた半導体装置
TW200408091A (en) * 2001-11-13 2004-05-16 Koninkl Philips Electronics Nv Device for shielding transmission lines from ground or power supply
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
JP4570868B2 (ja) * 2003-12-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2005252095A (ja) 2004-03-05 2005-09-15 Kawasaki Microelectronics Kk 半導体集積回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349192A (ja) 1999-06-07 2000-12-15 Canon Inc 半導体集積回路およびプリント配線板

Also Published As

Publication number Publication date
JP2010010492A (ja) 2010-01-14
KR20100002113A (ko) 2010-01-06
CN101615604A (zh) 2009-12-30
US8018035B2 (en) 2011-09-13
US20090321904A1 (en) 2009-12-31
CN101615604B (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
KR101654216B1 (ko) 반도체장치 및 반도체 집적회로
US8729709B2 (en) Semiconductor device
US8022523B2 (en) Multi-chip stack package
US8466564B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US8018037B2 (en) Semiconductor chip package
US7211903B2 (en) Semiconductor device and manufacturing method of them
JP6429647B2 (ja) 半導体装置
JPH1012667A (ja) パッケージ層の数を削減したフリップチップ・パッケージ
JP2002190568A (ja) 半導体チップ，半導体チップ群及びマルチチップモジュール
US7456505B2 (en) Integrated circuit chip and integrated device
US20100164076A1 (en) Stacked semiconductor package
KR100586278B1 (ko) 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판
US20020084107A1 (en) High frequency semiconductor chip package and substrate
US9905517B2 (en) Semiconductor device
US9609742B2 (en) Electrical characteristics of package substrates and semiconductor packages including the same
US7800231B2 (en) Ball grid array package and substrate within
KR100570580B1 (ko) 반도체 장치
JP2002170920A (ja) フリップチップ装置
JP3094953B2 (ja) 半導体装置
US8669593B2 (en) Semiconductor integrated circuit
KR100762908B1 (ko) Ｂｇａ 타입 패키지용 기판
JP4889667B2 (ja) 半導体装置
JP2013105904A (ja) 半導体装置
JP2011254045A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant