Nothing Special   »   [go: up one dir, main page]

KR100586278B1 - 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판 - Google Patents

본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판 Download PDF

Info

Publication number
KR100586278B1
KR100586278B1 KR1020040102368A KR20040102368A KR100586278B1 KR 100586278 B1 KR100586278 B1 KR 100586278B1 KR 1020040102368 A KR1020040102368 A KR 1020040102368A KR 20040102368 A KR20040102368 A KR 20040102368A KR 100586278 B1 KR100586278 B1 KR 100586278B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
signal transmission
semiconductor package
speed semiconductor
Prior art date
Application number
KR1020040102368A
Other languages
English (en)
Inventor
이희석
조태제
최기원
장경래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040102368A priority Critical patent/KR100586278B1/ko
Priority to US11/296,769 priority patent/US7330084B2/en
Application granted granted Critical
Publication of KR100586278B1 publication Critical patent/KR100586278B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용 인쇄 회로 기판에 관한 것으로서, 고속 데이터 전송을 위한 신호 전송선 구조에서 인접 신호선 간의 커플링 잡음을 최소화하기 위한 것이다. 인쇄 회로 기판은 신호 전송선 양쪽의 접지 패턴을 서로 연결하는 다수의 본딩 와이어를 포함한다. 본딩 와이어는 신호 전송선의 개방된 위쪽 영역을 차폐함으로써 접지 패턴을 따라 전달되는 표면파에 의한 커플링 잡음을 억제한다. 본딩 와이어를 이용한 차폐 구조는 일반적인 와이어 본딩 공정을 적용함으로써 저비용으로 간편하게 구현할 수 있다.
인쇄 회로 기판, 신호 전송선, 접지 패턴, 커플링 잡음, 비아, 본딩 와이어, 차폐

Description

본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용 인쇄 회로 기판 {Printed circuit board with bonding wire shield structure for high speed semiconductor package}
도 1은 종래 기술에 따른 고속 반도체 패키지용 인쇄 회로 기판을 예시한 사시도이다.
도 2a와 도 2b는 본 발명의 실시예에 따른 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용 인쇄 회로 기판의 사시도 및 평면도이다.
도 3a 내지 도 3d는 본 발명의 변형예들에 따른 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용 인쇄 회로 기판의 평면도들이다.
도 4는 본 발명의 다른 실시예에 따른 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용 인쇄 회로 기판의 평면도이다.
<도면에 사용된 참조 번호의 설명>
10, 20, 30: 인쇄 회로 기판(printed circuit board; PCB)
11, 21: 절연 기저층(dielectric base layer)
12, 22: 신호 전송선(signal transmission line)
13, 23: 접지 패턴(ground pattern)
14, 24: 접지층(ground plane)
15: 비아(via)
25, 25a, 25b, 25c, 25d: 본딩 와이어(bonding wire)
본 발명은 고속 반도체 패키지용 인쇄 회로 기판에 관한 것으로서, 보다 구체적으로는 고속 반도체 패키지에 사용되는 인쇄 회로 기판에 있어서 고속 신호 전송선의 차폐 구조에 관한 것이다.
데이터 송수신 기술이 발전을 거듭하면서 최근에는 수 Gbps(giga bits per second) 급의 고속 신호가 전송되는 고속 데이터 전송용 반도체 제품이 개발되기에 이르렀다. 고속 반도체 제품은 일반적으로 볼 그리드 어레이(ball grid array; BGA) 패키지의 유형으로 제조되는데, 이러한 패키지 유형은 신호 전송선 구조가 형성된 인쇄 회로 기판을 필요로 한다. 인쇄 회로 기판은 집적회로 칩에 대한 기계적인 지지 기반을 제공할 뿐만 아니라, 집적회로 칩과 외부 장치 사이의 전기적인 접속 경로를 제공한다.
도 1은 종래 기술에 따른 고속 반도체 패키지용 인쇄 회로 기판(10)을 예시한 사시도이다.
도 1을 참조하면, 인쇄 회로 기판(10)은 절연 기저층(11)의 한쪽 표면에 소정의 신호 전송선(12)이 형성된 구조를 가진다. 특히, 수 Gbps 급의 고속 신호가 전송되는 신호 전송선(12)의 경우에는 혼신(cross-talk)과 같은 인접 신호 전송선 (12) 사이의 커플링 잡음(coupling noise)을 최소화하기 위하여 신호 전송선(12) 사이에 접지 패턴(13)이 삽입된다.
그런데 신호 전송선(12) 사이에 삽입된 접지 패턴(13)이 서로 연결되어 있지 않으면 오히려 혼신을 증가시키는 악영향을 준다. 따라서 이러한 영향을 없애기 위하여 절연 기저층(11)의 반대쪽 표면에는 접지층(14)이 형성되고, 접지 패턴(13)은 절연 기저층(11)을 관통하는 비아(15)를 통하여 반대쪽 접지층(14)과 연결된다.
한편, 비아(15)의 분포 밀도는 평행평판 도파관 모드 전파(parallel-plate waveguide mode propagation)에 의한 커플링으로 고주파 신호 전송 특성에 영향을 준다. 따라서 신호 전송 속도에 비례하여 두 접지층(13, 14)을 연결하는 비아(15)의 밀도를 증가시켜 주어야 한다. 그러나 비아(15)의 증가는 여러 가지 요인들에 의하여 제약을 받는다. 예를 들어, 제조 가능한 최소 비아 직경, 비아 사이의 이격 거리, 비아와 인접 패턴 사이의 거리 등이 비아(15) 개수를 늘리는데 장애 요인으로 작용한다. 특히, 관통-홀 비아(through-hole via)를 사용하는 경우에는 반대쪽 면의 신호선 배치에도 영향을 주기 때문에 비아 사용의 또 다른 제약으로 작용한다.
또한, 비아(15)의 사용만으로 줄일 수 없는 커플링도 존재한다. 신호 전송선(12)의 위쪽 영역은 개방되어 있으므로 접지 패턴(13)을 따라 표면파(surface wave)가 전달되어 인접 신호선(12)에 커플링 잡음을 발생시킨다.
따라서 본 발명의 목적은 고속 데이터 전송을 위한 신호 전송선 구조에서 인 접 신호선 간의 커플링 잡음을 최소화하는 고속 반도체 패키지용 인쇄 회로 기판을 제공하고자 하는 것이다.
본 발명의 다른 목적은 표면을 따라 전달되는 커플링 잡음을 억제할 수 있는 고속 반도체 패키지용 인쇄 회로 기판을 제공하기 위한 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용 인쇄 회로 기판을 제공한다.
본 발명에 따른 고속 반도체 패키지용 인쇄 회로 기판은, 절연 기저층과; 상기 절연 기저층의 제1 표면에 형성되는 다수의 신호 전송선과; 상기 절연 기저층의 제1 표면에 형성되며, 각각 상기 신호 전송선의 사이에 위치하는 다수의 접지 패턴; 및 상기 절연 기저층의 제2 표면에 형성되는 접지층을 포함하며, 각각 상기 신호 전송선 위를 가로지르면서, 이웃하는 상기 접지 패턴을 서로 연결하는 다수의 본딩 와이어를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 고속 반도체 패키지용 인쇄 회로 기판에 있어서, 상기 다수의 본딩 와이어는 상기 신호 전송선의 길이 방향을 따라 일정한 간격을 두고 주기적으로 배치되거나, 일정하지 않은 간격을 두고 비주기적으로 배치될 수 있다.
또한, 상기 다수의 본딩 와이어는 서로 평행하게 배치되거나, 적어도 한 쌍씩 서로 엇갈리게 배치되거나, 적어도 두 가지 이상의 복합 형태로 배치될 수 있다.
또한, 각각의 상기 신호 전송선은 한 쌍의 차동 신호선일 수 있으며, 각각의 상기 신호 전송선은 구부러진 형태를 가질 수 있다.
아울러, 상기 본딩 와이어는 금, 은, 알루미늄, 구리 중에서 선택된 소재로 이루어지는 것이 바람직하며, 구리 또는 베릴륨이 첨가된 금 합금 소재로 이루어지거나, 실리콘 또는 마그네슘이 첨가된 알루미늄 합금 소재로 이루어질 수 있다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다.
마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
도 2a와 도 2b는 본 발명의 실시예에 따른 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용 인쇄 회로 기판(20)의 사시도 및 평면도이다.
도 2a와 도 2b를 참조하면, 인쇄 회로 기판(20)은 절연 기저층(21)의 제1 표면에 다수의 신호 전송선(22)이 형성되고, 절연 기저층(21)의 제2 표면에 접지층(24)이 형성된 구조를 가진다. 또한, 절연 기저층(21)의 제1 표면에는 다수의 접지 패턴(23)이 형성된다. 각각의 접지 패턴(23)은 인접한 신호 전송선(22) 사이에 위치하여 혼신(cross-talk)과 같은 커플링 잡음(coupling noise)을 감소시킨다.
절연 기저층(21)은 에폭시(epoxy), 페놀(phenol), 폴리이미드(polyimide), 폴리에스테르(polyester)와 같은 절연성 수지로 이루어진다. 신호 전송선(22), 접지 패턴(23), 접지층(24)은 구리(Cu)와 같은 금속으로 이루어진다. 신호 전송선(22)은 단일 신호선 또는 한 쌍의 차동(differential) 신호선 등이 가능하다. 도면에는 신호 전송선(22)이 한 쌍의 차동 신호선인 경우를 예시하였다. 한편, 도면에 도시되지는 않았지만, 접지층(24)의 바깥쪽으로 또 다른 절연층과 전도층이 번갈아 형성되어 다층의 인쇄 회로 기판(20)을 구성할 수 있다.
인쇄 회로 기판(20)은 고속의 신호 전송선(22)을 차폐하기 위한 목적의 본딩 와이어(25)들을 다수 포함한다. 각각의 본딩 와이어(25)는 신호 전송선(22)의 양쪽에 위치하고 있는 이웃한 접지 패턴(23)을 서로 연결한다. 따라서 본딩 와이어(25)는 신호 전송선(22) 위를 가로지르며 신호 전송선(22)의 개방된 위쪽 영역을 차폐하게 된다. 이와 같이 종래의 비아 대신에 본딩 와이어(25)를 사용하여 차폐 구조를 형성함으로써 접지 패턴(23)을 따라 전달되는 표면파에 의한 커플링 잡음을 억제할 수 있다.
다수의 본딩 와이어(25)는 신호 전송선(22)의 길이 방향을 따라 일정한 간격(d)을 두고 주기적으로 배치된다. 또한, 다수의 본딩 와이어(25)는 서로 평행하게 배치된다. 이 때, 인접한 본딩 와이어(25) 사이의 간격(d)은 차폐 효율(shielding efficiency)을 결정한다. 본딩 와이어 간격(d)은 신호의 전송 속도가 높아질수록 더 작게 설정하며, 현재의 와이어 본딩 공정 기술로 약 60㎛까지 구현할 수 있다.
본딩 와이어(25)의 소재는 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu) 중에서 선택할 수 있다. 금 와이어의 경우에는 구리(Cu), 베릴륨(Be) 등을 첨가한 합금을 사용할 수 있고, 알루미늄 와이어의 경우에는 실리콘(Si), 마그네슘(Mg) 등을 첨가한 합금을 사용할 수 있다. 본딩 와이어(25)의 직경은 대략 10~50㎛이다.
와이어 본딩 공정은 온도와 압력만을 이용하는 열압착(thermocompression) 방식, 초음파 진동과 압력만을 이용하는 초음파(ultrasonic) 방식, 온도, 압력, 초음파 진동을 모두 이용하는 열초음파(thermosonic) 방식이 가능하다. 열압착 방식의 경우, 300~350℃의 온도에서 대략 1N의 힘을 20~50ms 동안 지속적으로 가하여 접합한다. 초음파 방식의 경우, 60KHz 정도의 초음파 진동을 가하여 상온에서 접합한다. 열초음파 방식은 열압착 방식과 초음파 방식을 혼용하므로 접합 온도를 약 150℃ 내외로 낮출 수 있다. 본딩 와이어(25)와 양쪽 접지 패턴(23)의 접합부는 볼-볼(ball-ball), 볼-웨지(ball-wedge), 웨지-웨지(wedge-wedge) 형태가 가능하다.
이웃한 접지 패턴(23)을 서로 연결하는 본딩 와이어(25)의 배치 형태는 다양하게 변형할 수 있다. 도 3a 내지 도 3d는 본 발명의 변형예들에 따른 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용 인쇄 회로 기판의 평면도들이다.
도 3a에 도시된 바와 같이 본딩 와이어(25a)는 한 쌍씩 서로 엇갈리게 배치될 수 있으며, 도 3b에 도시된 바와 같이 두 쌍의 본딩 와이어(25b)들이 서로 엇갈리게 배치될 수도 있다. 이와 같이 본딩 와이어들을 서로 엇갈리게 배치하면 차폐 효율을 더 높일 수 있다.
또한, 도 3c에 도시된 본딩 와이어(25c)나 도 3d에 도시된 본딩 와이어(25d)와 같이, 두 가지 이상의 복합적인 형태로 본딩 와이어들을 배치할 수도 있다. 그밖에, 신호 전송선의 길이 방향을 따라 일정하지 않은 간격을 두고 비주기적으로 본딩 와이어들을 배치할 수도 있다. 이와 같이 본 발명에 따른 차폐 목적의 본딩 와이어들은 여러 가지 다양한 형태로 변형시켜 배치할 수 있으며, 예시된 실시예와 변형예에 국한되지 않는다.
도 4는 본 발명의 다른 실시예에 따른 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용 인쇄 회로 기판(30)의 평면도이다.
도 4에 도시된 신호 전송선(22)은 전술한 실시예와 달리 구부러진 형태를 가지고 있다. 이와 같이 신호 전송선(22)이 구부러진 경우에는 표면파 모드 여기(surface-wave mode excitation) 등으로 방사 손실(radiation loss) 등이 발생하게 된다. 이러한 경우에도 본딩 와이어(25)를 이용하여 양쪽 접지 패턴(23)을 연결함으로써 방사 손실을 최소화할 수 있다.
지금까지 실시예와 변형예를 통하여 설명한 바와 같이, 본 발명에 따른 고속 반도체 패키지용 인쇄 회로 기판은 본딩 와이어를 이용하여 신호 전송선 양쪽의 접지 패턴을 서로 연결한다. 따라서 신호 전송선의 개방된 위쪽 영역을 본딩 와이어로 차폐함으로써 접지 패턴을 따라 전달되는 표면파에 의한 커플링 잡음을 효과적으로 억제할 수 있다.
본딩 와이어를 이용한 차폐 구조는 반도체 패키지 조립 공정에서 일반적으로 사용되고 있는 와이어 본딩 공정을 적용함으로써 저비용으로 간편하게 구현할 수 있는 장점이 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (11)

  1. 절연 기저층과;
    상기 절연 기저층의 제1 표면에 형성되는 다수의 신호 전송선과;
    상기 절연 기저층의 제1 표면에 형성되며, 각각 상기 신호 전송선의 사이에 위치하는 다수의 접지 패턴; 및
    상기 절연 기저층의 제2 표면에 형성되는 접지층을 포함하며,
    각각 상기 신호 전송선 위를 가로지르면서, 이웃하는 상기 접지 패턴을 서로 연결하는 다수의 본딩 와이어를 더 포함하는 것을 특징으로 하는 고속 반도체 패키지용 인쇄 회로 기판.
  2. 제1 항에 있어서,
    상기 다수의 본딩 와이어는 상기 신호 전송선의 길이 방향을 따라 일정한 간격을 두고 주기적으로 배치되는 것을 특징으로 하는 고속 반도체 패키지용 인쇄 회로 기판.
  3. 제1 항에 있어서,
    상기 다수의 본딩 와이어는 상기 신호 전송선의 길이 방향을 따라 일정하지 않은 간격을 두고 비주기적으로 배치되는 것을 특징으로 하는 고속 반도체 패키지용 인쇄 회로 기판.
  4. 제1 항에 있어서,
    상기 다수의 본딩 와이어는 서로 평행하게 배치되는 것을 특징으로 하는 고속 반도체 패키지용 인쇄 회로 기판.
  5. 제1 항에 있어서,
    상기 다수의 본딩 와이어는 적어도 한 쌍씩 서로 엇갈리게 배치되는 것을 특징으로 하는 고속 반도체 패키지용 인쇄 회로 기판.
  6. 제1 항에 있어서,
    상기 다수의 본딩 와이어는 적어도 두 가지 이상의 복합 형태로 배치되는 것을 특징으로 하는 고속 반도체 패키지용 인쇄 회로 기판.
  7. 제1 항에 있어서,
    각각의 상기 신호 전송선은 한 쌍의 차동 신호선인 것을 특징으로 하는 고속 반도체 패키지용 인쇄 회로 기판.
  8. 제1 항에 있어서,
    각각의 상기 신호 전송선은 구부러진 형태를 가지는 것을 특징으로 하는 고속 반도체 패키지용 인쇄 회로 기판.
  9. 제1 항에 있어서,
    상기 본딩 와이어는 금, 은, 알루미늄, 구리 중에서 선택된 소재로 이루어지는 것을 특징으로 하는 고속 반도체 패키지용 인쇄 회로 기판.
  10. 제1 항에 있어서,
    상기 본딩 와이어는 구리 또는 베릴륨이 첨가된 금 합금 소재로 이루어지는 것을 특징으로 하는 고속 반도체 패키지용 인쇄 회로 기판.
  11. 제1 항에 있어서,
    상기 본딩 와이어는 실리콘 또는 마그네슘이 첨가된 알루미늄 합금 소재로 이루어지는 것을 특징으로 하는 고속 반도체 패키지용 인쇄 회로 기판.
KR1020040102368A 2004-12-07 2004-12-07 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판 KR100586278B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040102368A KR100586278B1 (ko) 2004-12-07 2004-12-07 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판
US11/296,769 US7330084B2 (en) 2004-12-07 2005-12-06 Printed circuit board having a bond wire shield structure for a signal transmission line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040102368A KR100586278B1 (ko) 2004-12-07 2004-12-07 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판

Publications (1)

Publication Number Publication Date
KR100586278B1 true KR100586278B1 (ko) 2006-06-08

Family

ID=36573550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040102368A KR100586278B1 (ko) 2004-12-07 2004-12-07 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판

Country Status (2)

Country Link
US (1) US7330084B2 (ko)
KR (1) KR100586278B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101086856B1 (ko) 2008-04-16 2011-11-25 주식회사 하이닉스반도체 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085130A1 (en) * 2008-10-03 2010-04-08 Toyota Motor Engineering & Manufacturing North America, Inc. Manufacturable tunable matching network for wire and ribbon bond compensation
KR101309864B1 (ko) * 2010-02-02 2013-09-16 엘지디스플레이 주식회사 마스크 어셈블리
KR101133732B1 (ko) * 2010-07-06 2012-04-09 (주)기가레인 연질의 신호 전송 기판
US9647310B2 (en) * 2014-03-04 2017-05-09 Raytheon Company Coplanar waveguide transmission line structure configured into non-linear paths to define inductors which inhibit unwanted signals and pass desired signals
JP5835392B2 (ja) * 2014-03-31 2015-12-24 住友大阪セメント株式会社 光導波路素子モジュール
JP6569417B2 (ja) * 2015-09-16 2019-09-04 三菱電機株式会社 増幅器
TWI690043B (zh) * 2016-02-17 2020-04-01 瑞昱半導體股份有限公司 積體電路裝置
CN107123636B (zh) * 2016-02-25 2020-01-10 瑞昱半导体股份有限公司 集成电路装置
AT518281B1 (de) * 2016-03-01 2017-09-15 Zkw Group Gmbh Verfahren zum Herstellen einer Schirmung
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946008A (ja) * 1995-07-27 1997-02-14 Shinko Electric Ind Co Ltd 高周波用配線基板
JP2001015880A (ja) 1999-06-30 2001-01-19 Kyocera Corp 配線基板とその接続構造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194833A (en) * 1991-11-15 1993-03-16 Motorola, Inc. Airbridge compensated microwave conductors
US5942957A (en) * 1994-09-26 1999-08-24 Endgate Corporation Flip-mounted impedance
JPH08242078A (ja) 1994-12-07 1996-09-17 Sony Corp プリント基板
US6259337B1 (en) * 1999-08-19 2001-07-10 Raytheon Company High efficiency flip-chip monolithic microwave integrated circuit power amplifier
KR100357879B1 (ko) 1999-09-10 2002-10-25 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인쇄회로기판
KR100376485B1 (ko) 2000-12-07 2003-03-17 삼성전기주식회사 고주파회로부와 베이스밴드회로부를 포함하는인쇄회로기판의 제조방법
US6867668B1 (en) * 2002-03-18 2005-03-15 Applied Micro Circuits Corporation High frequency signal transmission from the surface of a circuit substrate to a flexible interconnect cable

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946008A (ja) * 1995-07-27 1997-02-14 Shinko Electric Ind Co Ltd 高周波用配線基板
JP2001015880A (ja) 1999-06-30 2001-01-19 Kyocera Corp 配線基板とその接続構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101086856B1 (ko) 2008-04-16 2011-11-25 주식회사 하이닉스반도체 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치

Also Published As

Publication number Publication date
US20060119448A1 (en) 2006-06-08
US7330084B2 (en) 2008-02-12

Similar Documents

Publication Publication Date Title
KR100586278B1 (ko) 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판
JP5964957B2 (ja) 単一金属層基板を備えた半導体パッケージにおける高速シグナルインテグリティのための構造
US7436056B2 (en) Electronic component package
US9620447B2 (en) Semiconductor device
JP6281151B2 (ja) 高速データ伝送用の電気リード線を接続するための電気接続インタフェース
JP4527646B2 (ja) 電子装置
JP4222943B2 (ja) 高周波信号伝送に適合する電子デバイス・キャリア
JP4659087B2 (ja) 差動平衡信号伝送基板
US6566761B1 (en) Electronic device package with high speed signal interconnect between die pad and external substrate pad
JP2005056961A (ja) インターポーザ
JP2009212400A (ja) 高周波パッケージ
US7223924B2 (en) Via placement for layer transitions in flexible circuits with high density ball grid arrays
US20100244274A1 (en) Wiring board
JP2020107878A (ja) 多層回路基板
TWI245380B (en) Semiconductor device
JP2016092303A (ja) 並列光モジュール
JP2012248877A (ja) 低速および高速信号経路を有する半導体パッケージ
JP3998562B2 (ja) 半導体装置
JP2882396B2 (ja) 半導体装置
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
TWI761052B (zh) 積體電路導線架及其半導體裝置
JP2004158754A (ja) 半導体装置
JP4039334B2 (ja) 回路基板の実装構造
JP2007235149A (ja) 半導体装置および電子装置
JP2006114623A (ja) 基板モジュール及び印刷配線板並びにこれを用いた電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 14