Nothing Special   »   [go: up one dir, main page]

KR101600879B1 - 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판 - Google Patents

박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판 Download PDF

Info

Publication number
KR101600879B1
KR101600879B1 KR1020100023367A KR20100023367A KR101600879B1 KR 101600879 B1 KR101600879 B1 KR 101600879B1 KR 1020100023367 A KR1020100023367 A KR 1020100023367A KR 20100023367 A KR20100023367 A KR 20100023367A KR 101600879 B1 KR101600879 B1 KR 101600879B1
Authority
KR
South Korea
Prior art keywords
oxide
layer
passivation layer
oxide layer
tft substrate
Prior art date
Application number
KR1020100023367A
Other languages
English (en)
Other versions
KR20110104299A (ko
Inventor
윤필상
이영욱
이우근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100023367A priority Critical patent/KR101600879B1/ko
Priority to US13/046,130 priority patent/US8476627B2/en
Priority to JP2011056669A priority patent/JP5792485B2/ja
Priority to CN201110062902.4A priority patent/CN102194831B/zh
Publication of KR20110104299A publication Critical patent/KR20110104299A/ko
Priority to US13/932,425 priority patent/US8835216B2/en
Application granted granted Critical
Publication of KR101600879B1 publication Critical patent/KR101600879B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 표시 장치의 표시품질을 향상시키고 제조공정을 단순화할 수 있는 산화물 박막트랜지스터 기판을 제공하는 것을 목적으로 하며, 본 발명에 의하여 기판, 게이트라인, 데이터라인, 산화물 박막트랜지스터(산화물 TFT), 및 화소전극을 포함하는 산화물 TFT 기판에 있어서, 상기 산화물 TFT의 산화물층은, 반도체특성을 가지며 채널을 이루는 제1부분; 및 도전성을 가지며 상기 제1부분을 감싸는 제2부분을 포함하고, 상기 제1부분은 상기 화소전극과 전기적으로 연결되며, 상기 제2부분은 상기 데이터라인과 전기적으로 연결된 산화물 TFT 기판이 제공된다.

Description

박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판{THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF AND DISPLAY SUBSTRATE USING THE THIN FILM TRANSISTOR}
본 발명은 박막트랜지스터 기판 및 그 제조방법에 관한 것이다. 보다 상세하게는 산화물 반도체를 이용한 박막트랜지스터 및 그 제조방법에 관한 것이다.
박막 트랜지스터(Thin film transistor, 이하 TFT)는 액정표시장치 또는 유기발광표시장치 등과 같은 평판표시장치에서 스위칭 소자로 사용된다. 현재 상용화되어 있는 액정표시장치에서, TFT의 채널층은 대부분 비정질 실리콘층이며, 이 경우, TFT의 이동도는 약 0.5㎠/Vs 이다. 그러나, 디스플레이의 대형화와 함께 고해상도 및 고주파수 구동특성이 요구되어 보다 높은 이동도를 갖는 고성능 TFT기술이 필요하다. 따라서, 상기 비정질 실리콘층보다 이동도가 높은 산화물 반도체층 에 대한 연구가 진행되고 있다. 예컨대, Ga-In-Zn-O층의 이동도는 비정질 실리콘층의 이동도의 수십 배 이상으로 뛰어난 반도체 특성을 보인다.
잘 알려진 바와 같이, TFT의 ON 전류는 채널층의 이동도 및 채널의 W/L 등에 비례하므로, 이동도가 높은 산화물 반도체를 TFT에 사용할 경우, On전류를 증가시킬 수 있다. 상기 W는 채널의 폭을 나타내고, L은 채널의 길이를 의미한다.
본 발명은, 산화물 반도체를 채널층에 적용하여 상술한 것과 같은 이익을 추구함과 동시에, TFT의 설계 개선을 통해 ON전류가 더욱 증가된 TFT기판을 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은, 각 화소에 존재하는 기생 용량을 줄여 표시장치의 표시품질을 향상시키는 것이다.
본 발명의 또 다른 목적은, TFT를 이루는 각 층간의 정렬에 드는 노력을 줄여 공정을 용이하게 하는 것이다.
상기와 같은 목적을 해결하기 위해, 기판, 게이트라인, 데이터라인, 산화물 박막트랜지스터(산화물 TFT), 및 화소전극을 포함하고, 상기 산화물 TFT의 산화물층은, 반도체특성을 가지며 채널을 이루는 제1부분; 및 도전성을 가지며 상기 제1부분을 감싸는 제2부분을 포함하며, 상기 제1부분은 상기 화소전극과 전기적으로 연결되고, 상기 제2부분은 상기 데이터라인과 전기적으로 연결된 산화물 TFT 기판이 제공된다.
상기 산화물층 위에 배치되고 상기 제1부분을 노출시키는 제1 홀을 갖는 제1 보호막; 및 상기 제1 보호막 위에 배치되고 상기 제1 홀을 노출시키는 제2홀을 갖는 제2 보호막을 더 포함하며, 상기 화소전극은 상기 제2 보호막 위에 형성되고, 상기 제1홀 및 제2홀을 통해서 상기 제1부분과 컨택할 수 있다.
이와 같이, 도전성을 갖는 산화물 층의 제1 영역이 반도체 특성을 갖는 산화물층의 제2 영역을 감싸는 것과 동시에 상기 제2 영역에 화소전극을 직접 컨택시키는 구조에 의하여, 상기 제1 영역은 소스전극으로서, 상기 제2 영역중 상기 화소전극에 컨택된 부분은 드레인 전극으로서 기능할 수 있게 된다. 따라서, 본 발명에 따른 TFT구조에 의하면, 드레인 전극이 별도로 배치될 필요가 없고, 게이트 패턴과 드레인 전극간에 발생되는 기생용량을 줄일 수 있게 된다. 알려진 바와 같이, 상기 기생용량은 플리커 현상 등 화질불량을 일으키는 원인 중 하나이므로, 그 기생용량을 줄임으로서 표시 장치의 표시품질을 향상시킬 수 있다. 또한, 상기 산화물층과 상기 제1 및 제2홀 간의 정렬만 고려하면 되고, 소스전극과 드레인 전극간의 정렬이 불필요하므로 정렬에 드는 노력을 줄일 수 있으며, 전체적인 공정이 용이해 진다. 나아가, 본 발명에 따른 TFT구조에 의하면 채널의 길이를 감소시킴과 동시에 채널 폭을 증가시킬 수 있으므로 TFT ON전류를 증가시킬 수 있다.
상기 제1 영역은, 상기 산화물층 위에 배치된 상기 제1 보호막의 경계와 인접한 영역에 형성된다. 이에 대하여는 뒤에서 자세히 설명하도록 한다.
상기 제1보호막과 상기 제2보호막은 서로 다른 물질로 형성될 수 있는데, 예컨대 상기 제1보호막은 실리콘 산화물(SiOx)을 포함하고, 상기 제2보호막은 실리콘 질화물(SiNx)를 포함할 수 있다. 상기 제2 보호막을 SiNx로 형성함으로써 상기 산화물층의 제1 영역에 도전성을 부여할 수 있다. 알려진 바와 같이 SiNx를 증착하는 공정에는 수소를 포함하는 가스가 반응가스로서 참여하는데, 이 과정에서 상기 산화물층 중 상기 SiNx층에 가까운 부분의 특성이 변하여 도전성을 갖게 된다. 상기 산화물층 중 상기 제2 보호막에 가까운 부분이 산화물층의 가장자리일 경우, 상기 산화물층의 가장자리에 상기 제1 영역이 형성되고, 상기 제1 영역은 상기 제2 영역을 감싸는 구조가 된다.
한편, 상기 제1보호막과 상기 제2보호막은 서로 같은 물질로 형성될 수도 있으며, 예컨대, 상기 제1보호막 및 상기 제2 보호막은 모두 SiOx를 포함할 수 있다. 이와 같이 제2 보호막을 SiOx로 구성할 경우, 제2 보호막의 증착을 통하여 상기 산화물층에 도전성을 부여할 수 없다. 따라서, 이 경우에는 별도의 공정을 통하여 산화물층에 도정성을 부여할 수 있다. 상기 별도의 공정은, 예컨대 수소 플라즈마 처리일 수 있다.
상기 제1홀 및 상기 제2 홀은 한 개이거나 복수 개일 수 있다. 복수 개를 형성하는 경우, 산화물층과 화소전극의 컨택영역을 넓힐 수 있다.
상기 산화물층은, 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다.
전술한 산화물 TFT기판 이외에도, 상기한 목적을 달성하기 위하여, 기판 위에 산화물층 형성하는 단계; 상기 산화물층의 일부 영역에 도전성을 부여하는 단계; 및 상기 산화물층의 다른 영역에 컨택된 화소전극을 형성하는 단계를 포함하며, 상기 다른 영역은 상기 일부 영역에 의하여 둘러싸이는 산화물 TFT 기판 제조방법이 제공된다.
보다 구체적으로, 상기 도전성을 부여하는 단계는, 상기 산화물층을 형성하는 단계 후에, 상기 산화물층과 일부 중첩하는 제1보호층을 형성하는 단계; 및 상기 제1보호층을 마스크로 하여 상기 산화물층을 수소 플라즈마 처리하는 단계를 포함할 수 있다. 상기 제1 보호층을 마스크로 하여 수소 플라즈마 처리를 하게 되므로 상기 제1 보호층으로 가려지는 영역의 산화물층은 반도체특성이 남게되는 반면, 상기 제1 보호층으로 가려지지 않는 다른 영역은 도전성을 갖게 된다. 즉, 상기 제1 보호층의 경계부근을 중심으로 반도체 특성을 갖는 산화물층과 도전성을 갖는 산화물층이 구분 지어진다.
이 경우, 상기 도전성을 부여하는 단계 후에, 상기 도전성이 부여된 일부 영역과 컨택하는 데이터 패턴을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 화소전극을 형성하는 단계 전에, 상기 제1 보호층 위에 제2 보호층을 형성하는 단계; 및 상기 제1 보호층 및 상기 제2 보호층의 일부를 식각하여 상기 산화물층의 다른 영역을 노출시키는 단계를 더 포함할 수 있다. 이 경우, 상기 화소전극은 상기 노출된 산화물층의 다른 영역과 컨택한다.
상기 산화물층에 도전성을 부여하는 또 다른 방법은, 상기 산화물층을 형성하는 단계 후에, 상기 산화물층과 일부 중첩하는 제1보호층을 형성하는 단계; 및 상기 제1보호층을 형성하는 단계 후에, 상기 산화물층 및 상기 제1 보호층을 덮는 제2보호층을 형성하는 단계를 포함할 수 있으며, 상기 제2보호층을 형성하는 단계에서 수소를 포함하는 반응가스가 사용될 수 있다. 따라서, 상기 제2 보호층에 가까운 산화물층의 특성이 변하여 도전성을 갖게 된다. 상기 제1 보호층으로 가려지는 영역의 산화물층은 반도체특성이 남게되는 반면, 상기 제1 보호층으로 가려지지 않는 다른 영역은 도전성을 갖게 된다. 즉, 상기 제1 보호층의 경계부근을 중심으로 반도체 특성을 갖는 산화물층과 도전성을 갖는 산화물층이 구분 지어진다.
이 경우, 상기 도전성을 부여하는 단계 전에, 상기 산화물층과 컨택하는 데이터패턴을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 화소전극을 형성하는 단계 전에, 상기 제1 보호층 및 상기 제2 보호층의 일부를 식각하여 상기 산화물층의 다른영역을 노출시키는 단계를 더 포함할 수 있다. 이 경우, 상기 화소전극은 상기 노출된 산화물층의 다른 영역과 컨택한다.
전술한 본 발명에 따르면, 산화물 반도체를 채널층에 적용함으로써 이동도를 향상시킬 수 있을 뿐 아니라, TFT의 채널 길이를 줄이고 채널 폭을 늘임으로써 ON전류가 더욱 증가된 TFT기판을 제공할 수 있다.
또한, 별도의 드레인 전극을 제거함으로써 표시품질을 저하시키는 기생 용량을 줄여 표시장치의 표시 품질을 향상시킬 수 있다.
나아가, TFT를 이루는 각 층간의 정렬에 드는 노력을 줄여 공정을 용이하게 할 수 있다.
도 1은, 박막트랜지스터 (TFT) 기판을 개략적으로 나타낸 것;
도 2는, 본 발명의 일 실시예에 따른 TFT 기판의 한 화소를 개략적으로 나타낸 것;
도 3은, 도 2의 III-III'를 따라 자른 단면도;
도 4 및 도 5는, 본 발명의 일 실시예에 따른 TFT기판에서 TFT형상을 바꾼 변형 예를 개략적으로 나타낸 것;
도 6은, 본 발명의 다른 실시예에 따른 TFT 기판의 한 화소를 개략적으로 나타낸 것;
도 7은 도 6의 VII-VII'를 따라 자른 단면도;
도8a 내지 8e는 본 발명의 일 실시예에 따른 TFT기판의 제조방법을 순서대로 나타낸 것;
도9a 내지 9f는 본 발명의 다른 실시예에 따른 TFT기판의 제조방법을 순서대로 나타낸 것이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
이하 도1 내지 도3을 참조하여 본 발명의 일실시예에 따른 박막트랜지스터 (TFT) 기판을 설명한다.
도 1은 박막트랜지스터 (TFT) 기판을 개략적으로 나타낸 것이고, 도 2는 본 발명의 일 실시예에 따른 TFT 기판의 한 화소를 개략적으로 나타낸 것이며, 도 3은 도 2의 III-III'를 따라 자른 단면도이다.
도시된 바와 같이 TFT기판은 절연기판(10) 상에 배치된 게이트 라인(20) 및 상기 게이트 라인과 절연되어 교차하는 데이터 라인을 포함한다. 상기 게이트 라인(20)과 상기 데이터 라인(30)이 교차하는 영역에는 화소(P)가 형성되며, TFT기판은 복수의 화소들을 포함한다. 상기 게이트 라인의 일단에는 게이트 패드(23)가 연결되고, 상기 데이터 라인(30)의 일단에는 데이터 패드(33)가 연결된다. 상기 각 화소에는 상기 게이트 라인(20)과 상기 데이터 라인(30)에 각각 연결된 TFT 및 상기 TFT에 연결된 화소전극(80)이 배치된다.
도2 및 도 3을 참조하면, 상기 TFT는 상기 게이트 라인(20)에 연결되며 상기 게이트 라인(20)과 함께 게이트 패턴을 이루는 게이트 전극(25), 상기 게이트 패턴을 덮는 게이트 절연막(40), 상기 게이트 절연막(40) 위에 배치되며 상기 게이트 전극(25)과 중첩되는 산화물층(50), 상기 산화물층(50)의 위에 배치된 제1 보호막(60), 상기 산화물층(50) 및 상기 제1 보호막(60)의 일부와 중첩하며 상기 데이터 라인(30)에 연결된 소스전극(35)을 포함한다. 소스전극(35)은 별도의 패턴으로 형성될 수도 있으나, 후술하는 바와 같이 상기 데이터 라인(30)의 일부가 소스전극으로서 기능할 수도 있다.
상기 TFT 위에는 제2 보호막(70)이 배치된다. 상기 제2 보호막(70) 위에는 상기 제1 보호막(60)에 형성된 제1홀(65) 및 상기 제2 보호막(70)에 형성된 제2홀(75)을 통하여 상기 산화물층(50)과 컨택하는 화소전극(80)이 배치된다.
상기 게이트 절연막(40)은, 예컨대 실리콘 산화물(SiOx)의 단일막 또는 실리콘 질화물(SiNx)/실리콘 산화물 (SiOx)의 이중막으로 형성될 수 있다. 상기 게이트 절연막(40)이 이중막으로 형성되는 경우, 실리콘 산화물(SiOx)층이 상기 산화물층(50)에 가깝게 배치되는 것이 바람직하다.
상기 제1 보호막(60)은, 에치 스토퍼(etch stopper)층으로서 기능하며, 상기 소스전극(35) 패턴시에 상기 산화물층(50)의 채널 영역을 보호한다. 상기 제1 보호막(60)은, 예컨대 실리콘 산화물(SiOx)층으로 형성될 수 있다.
본 실시예에서, 상기 제2 보호막(70)은, 예컨대 실리콘 질화물(SiNx)을 포함하는 절연막으로 형성될 수 있다.
이하에서는, 본 실시예에 따른 산화물층(50)에 대하여 구체적으로 설명한다.
상기 산화물층(50)은 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물층(50)은, 예컨대 Zn 산화물 또는 In-Zn 복합 산화물에 갈륨(Ga) 또는 하프늄(Hf)이 첨가된 것일 수 있다. 보다 구체적으로, 상기 비정질 산화물 층은 In2O3-Ga2O3-ZnO의 형태로 존재하는 Ga-In-Zn-O층, 또는 HfO2-In2O3-ZnO의 형태로 존재하는 Hf-In-Zn-O층일 수 있다.
상기 산화물층(50)은 반도체 특성을 갖는 제1 부분(51) 및 상기 제1 부분을 감싸며 도전성을 갖는 제2 부분(53)을 포함한다. 상기 제2 부분은 상기 소스전극(35)에 연결된다. 본 실시예에서, 상기 제2 부분(53) 상기 산화물층(50) 중 상기 제2 보호막(70)에 인접한 영역에 형성된다. 또 다른 관점에서는, 상기 제2 영역(53)은, 상기 산화물층(50) 중 상기 제1 보호막(60)의 경계와 가까운 영역에 형성된다.
상기 제2 보호막(70)은, 예컨대 화학 기상 증착법(CVD)에 의하여 상기 기판(10) 상에 증착될 수 있다. 일반적으로, CVD법에 의하여 실리콘 질화물(SiNx)를 증착하는 공정에는 수소를 포함하는 가스가 반응가스로서 참여하는데, 수소의 영향에 의하여 상기 산화물층(50) 중 실리콘 질화물(SiNx)에 인접한 영역의 특성이 변하여 도전성을 갖게 된다. 반면, 상기 산화물층(50) 중 상기 제2 보호막(70)과 인접하지 않은 영역은, 반도체의 특성을 유지할 수 있다.
본 실시예에서와 같이, 상기 산화물층(50) 중 상기 제2 보호막(70)에 인접한 부분이 상기 산화물층(50)의 가장자리일 경우, 상기 산화물층(50)의 가장자리에 상기 제1 영역(51)이 형성되고, 상기 제1 영역(51)은 상기 제2 영역(53)을 감싸는 구조가 된다. 즉, 상기 산화물층(50)은, 반도체특성을 갖는 제1 영역(51)과 상기 제1 영역을 감싸며 도전성을 갖는 제2 영역(53)으로 나누어진다.
전술한 바와 같이, 상기 제2 영역(53)은 상기 소스전극(35)과 연결되므로 상기 데이터라인(30)을 따라 유입된 신호는 상기 소스전극(35)을 거쳐 상기 제2영역(53)에까지 미칠 수 있게 된다. 즉, 상기 제2 영역(53)은 상기 소스전극(35)과 함께 또 다른 소스전극으로 기능할 수 있게 된다. 또는, 별도의 소스전극을 형성하지 않는 경우, 상기 제2 영역(53)은 상기 데이터라인(30) 중 상기 산화물층(50)에 컨택된 부분과 함께 소스전극으로서 기능할 수 있다.
한편, 도 2 및 도3에 도시된 것처럼, 상기 제1홀(65) 및 제2홀(75)는 상기 제1 영역(51)의 일부에 대응하는 위치에 형성된다. 즉, 상기 제1 및 제2 홀(65, 75)에 의하여 상기 제1영역(51)의 일부가 노출된다.
전술한 바와 같이, 상기 화소전극(80)은 상기 제1 및 제2홀(65, 75)을 통해 상기 제1 영역(51)과 컨택하므로, 본 발명에 따르면, 드레인 전극을 위한 별도의 패턴을 형성할 필요가 없게 된다.
결과적으로, 상기 제2 영역(53)은 소스전극으로서, 상기 제1 영역(51) 중 상기 화소전극(80)과 컨택된 부분은 드레인 전극으로서, 상기 제1 영역(51) 중 상기 화소전극(80)과 컨택되지 않은 부분은 채널로서 기능하게 된다.
따라서, 본 발명에 따른 TFT구조에 의하면, 게이트 패턴과 드레인 전극간에 발생되는 기생용량을 줄일 수 있게 된다. 알려진 바와 같이, 상기 기생용량은 플리커 현상 등 화질불량을 일으키는 원인 중 하나이므로, 그 기생용량을 줄임으로서 표시 장치의 표시품질을 향상시킬 수 있다.
또한, 본 발명에 따른 TFT구조에 의하면 채널의 길이를 감소시킴과 동시에 채널 폭을 증가시킬 수 있으므로 TFT ON전류를 증가시킬 수 있다.
본 발명의 일실시예에 따른 TFT의 형상은, 상기한 것과 같은 특징을 가지고 있는 한 도2 및 도3에 도시된 것으로 제한되지 않는다. 예컨대, 도 4에는 산화물층(도시되지 않음) 및 제1 보호막(360)이 원형인 경우가 도시되어 있다. 또한, 도 5에는 제1홀(도시되지 않음) 및 제2홀(475)이 산화물층의 제1 영역 내에 복수개 형성된 경우가 도시되어 있다.
이하에서는 본 발명에 따른 TFT기판의 다른 실시예에 대하여 도 6 및 도7을 참조하여 상세히 설명한다. 전술한 일실시예와 동일한 구성 및 기능에 대하여는 구체적인 설명을 생략한다.
도 6은, 본 발명의 다른 실시예에 따른 TFT 기판의 한 화소를 개략적으로 나타낸 것이고, 도 7은 도 6의 VII-VII'를 따라 자른 단면도이다.
도시된 바와 같이 TFT기판은 절연기판(110) 상에 배치된 게이트 라인(120), 상기 게이트 라인과 절연되어 교차하는 데이터 라인(130), 게이트 라인(120)과 상기 데이터 라인(130)에 각각 연결된 TFT 및 상기 TFT에 연결된 화소전극(180)을 포함한다.
상기 TFT는 상기 게이트 라인(120)에 연결되며 상기 게이트 라인(120)과 함께 게이트 패턴을 이루는 게이트 전극(125), 상기 게이트 패턴을 덮는 게이트 절연막(140), 상기 게이트 절연막(140) 위에 배치되며 상기 게이트 전극(125)과 중첩되는 산화물층(150), 상기 산화물층(150)의 위에 배치된 제1 보호막(160), 상기 산화물층(150) 및 상기 제1 보호막(160)의 일부와 중첩하며 상기 데이터 라인(130)에 연결된 소스전극(135)을 포함한다. 소스전극(35)은 별도의 패턴으로 형성될 수도 있으나, 전술한 일실시예에서와 같이 상기 데이터 라인(30)의 일부가 소스전극으로서 기능할 수도 있다. 상기 TFT 위에는 제2 보호막(170)이 배치된다. 상기 제2 보호막(170) 위에는 상기 제1 보호막(160)에 형성된 제1홀(165) 및 상기 제2 보호막(170)에 형성된 제2홀(175)을 통하여 상기 산화물층(50)과 컨택하는 화소전극(180)이 배치된다.
상기 제1 보호막(160)은, 에치 스토퍼(etch stopper)층으로서 기능하며, 상기 소스전극(135) 패턴시에 상기 산화물층(150)의 채널 영역을 보호한다. 상기 제1 보호막(60)은, 예컨대 실리콘 산화물(SiOx)로 형성될 수 있다.
본 실시예에서, 상기 제2 보호막(70)은 상기 제1 보호막(160)과 같은 물질로형성될 수 있으며, 예컨대 실리콘 산화물(SiOx)로 형성될 수 있다.
이하에서는 상기 산화물층(150)에 대하여 보다 구체적으로 설명한다.
상기 산화물층(150)은 전술한 일실시예와 동일한 물질로 형성되며, 반도체특성을 갖는 제1 영역(151) 및 상기 제1 영역을 감싸며 도전성을 갖는 제2영역(153)을 포함한다. 상기 제2 영역(153)은 상기 소스전극(35) 또는 상기 데이터 라인(30)의 일부에 연결된다.
상기와 같이 제2 보호막(170)이 실리콘 산화물로 형성될 경우, 전술한 일실시예에서와 달리 상기 산화물층(150)의 특성은 상기 제2 보호막(170)의 증착에 의하여 큰 영향을 받지 않는다. 즉, 제2 보호막(170)의 증착만으로 상기 산화물층의 일부에 도전성을 부여할 수 없으며, 별도의 수단을 통하여 상기 제2 영역(153)을 형성할 수 있다.
상기 별도의 수단은, 예컨대, 상기 제1 보호막(160)을 마스크로 하여 상기 산화물층(150)을 수소 플라즈마처리 하는 것일 수 있다. 이 경우, 상기 산화물층(150) 중, 상기 제1 보호막(160)과 중첩된 영역은 실질적으로 수소 플라즈마 처리 되지 않으므로 반도체 특성을 유지하는 반면, 상기 제1 보호막(160)과 중첩되지 않은 부분은 수소 플라즈마 처리에 의하여 도전성을 갖게 된다.
따라서, 본 실시예에 의한 산화물층(150)의 제2 영역(153)은, 도 6에 도시된 것처럼 상기 제1 보호막(160)의 경계 부근, 특히 제1 보호막(160)의 외부에 형성된다. 즉, 상기 제2 영역(153)은 상기 제1 보호막(160)의 외부로 돌출된다.
상기 화소전극(180)이 상기 제1 및 제2홀(165, 175)를 통하여 상기 제1 영역(151)과 컨택하는 것은 전술한 일실시예에서와 동일하므로, 구체적인 설명을 생략한다.
또한, 본 실시예에서 상기 TFT의 형상 및 상기 제1, 제2홀(165, 175)의 개수 등을 다양하게 변경할 수 있음은 전술한 일실시예에서와 같다.
이하에서는, 본 발명의 일실시예에 따른 TFT기판의 제조방법에 대하여 설명한다.
도8a 내지 8e는 본 발명의 일 실시예에 따른 TFT기판의 제조방법을 순서대로 나타낸 것이다.
도 8a를 참조하면, 기판(10) 위에 게이트 전극(25)을 포함한 게이트 패턴을 형성한 뒤에 상기 기판(10) 위에 상기 패턴을 덮는 게이트 절연막(40)을 형성한다. 상기 게이트 절연막은, 예컨대 상기 기판(10) 상에 실리콘 산화물(SiOx) 단일층을 형성하거나, 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx)을 연속으로 증착하여 형성할 수 있다.
도 8b를 참조하면, 상기 게이트 절연막(40) 위에 산화물을 PVD, CVD, ALD 또는 Solution Process 등의 공정으로 증착한다. 상기 산화물은 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 예컨대 스퍼터링 (sputtering) 공정으로 Ga-In-Zn-O 산화물층을 형성할 경우, In2O3, Ga2O3 및 ZnO 로 형성된 각각의 타겟을 이용하거나, Ga-In-Zn 산화물의 단일 타겟을 이용할 수 있다. 또한, 스퍼터링 (sputtering) 공정으로 hf-In-Zn-O 산화물층을 형성할 경우, HfO2, In2O3 및 ZnO로 형성된 각각의 타겟을 이용하거나, Hf-In-Zn 산화물의 단일 타겟을 이용할 수 있다.
다음으로, 상기 산화물위에, 실리콘 산화물(SiOx)층을 연속으로 증착한 후 패터닝하여 도 8b에 도시된 것과 같이 제1 보호층(60) 형성한다. 상기 패터닝은, 예컨대 건식 식각(dry etch) 공정을 통하여 진행될 수 있다.
도 8c를 참조하면, 상기 기판(10) 상에 금속층(도시하지 않음)을 증착한 뒤, 상기 금속층과 상기 산화물을 함께 패터닝하여 데이터 라인(30), 소스전극(35) 및 산화물층(50)을 형성한다. 상기 패터닝은 예컨대 습식식각(wet etch)을 통하여 진행될 수 있다. 이 경우, 상기 산화물층(50)은 상기 데이터 라인(30), 소스전극(35) 및 상기 제1 보호막(60)의 하부에 형성된다. 즉, 상기 소스전극(35)은 상기 산화물층(50) 및 상기 제1 보호막(60)의 일부와 중첩한다. 상기 금속층은, 예컨대, Al, Mo, Ti 및 Cu중 적어도 하나를 포함하는 단일층 또는 다중층으로 형성될 수 있다.
본 실시예에서는 상기 산화물과 상기 금속층을 하나의 마스크를 사용하여 패터닝하는 경우에 대하여 설명하였으나, 상기 산화물과 금속층은 별개의 마스크를 통하여 패터닝될 수도 있다. 이 경우, 데이터 라인의 하부에는 산화물층이 배치되지 않을 수 있다.
도 8d를 참조하면, 상기 기판 (10) 전면에 실리콘 질화물(SiNx)층을 예컨대 CVD법에 의하여 증착하여 제2 보호막(70)을 형성한다. CVD에 의한 실리콘 질화물층 증착시 SiH4, NH3, H2 등이 반응가스로서 참여하게 된다. 이와 같이 실리콘 질화물의 증착 과정에 수소를 포함하는 반응가스가 참여하므로, 상기 산화물층(50) 중 상기 제2 보호막(70)에 인접한 영역은 수소의 영향에 의하여 그 특성이 변하여 도전성을 갖게 된다. 반면, 상기 제2 보호막(70)에 인접하지 않은 산화물층(50) 영역은 반도체 특성을 유지한다.
도8d에 도시된 경우에는 상기 산화물층(50)의 가장자리 영역이 상기 제2 보호막(70)에 인접하므로 상기 산화물층(50)의 가장자리 영역이 도전성을 갖게 된다.
또 다른 관점에서는, 상기 산화물층(50) 중 상기 제1 보호막(60)의 경계와 가까운 영역이 도전성을 갖게 된다. 그 결과, 상기 산화물층(50) 중 도전성을 갖는 제 2 영역(53)은, 반도체 특성을 갖는 제1 영역(51)을 감싸는 구조가 된다.
상기 제2 보호막(70)을 및 상기 제1 보호막(60)을 패터닝하여 제2홀(75) 및 제 1홀(65)을 형성한다. 상기 제1 및 제2홀(65,75)는 동일한 위치에 형성되며, 상기 산화물층(50)의 제1 영역(51) 일부를 노출시킨다. 상기 제1 및 제2 홀(65,75)는 한 번의 식각 과정을 통하여 형성될 수 있다.
도 8e를 참조하면, 상기 제2 보호막(70) 위에 투명 도전층을 형성한 후 패터닝하여 화소 전극(80)을 형성한다. 상기 화소 전극(80)은 상기 제1 및 제2 홀(65,75)을 통하여 상기 산화물층의 제1 영역(51)과 컨택된다. 즉, 상기 산화물층(50)의 제1 영역(51) 중 상기 화소전극(80)과 컨택된 부분이 드레인 전극으로서 기능한다.
따라서 본 발명에 따르면, 드레인 전극을 위한 별도의 패턴을 형성할 필요가 없다. 그 결과, 상기 산화물층(50)과 상기 제1 및 제2홀(65,75) 간의 정렬만 고려하면 되고, 소스전극과 드레인 전극간의 정렬이 불필요하므로 정렬에 드는 노력을 줄일 수 있으며, 전체적인 공정이 용이해 진다.
이하에서는 본 발명의 제2 실시예에 따른 TFT의 제조방법을 설명한다. 전술한 제1 실시예에 따른 TFT의 제조방법과 동일한 구성에 대하여는 구체적인 설명을 생략한다.
도9a 내지 9f는 본 발명의 다른 실시예에 따른 TFT기판의 제조방법을 순서대로 나타낸 것이다.
도 9a 및 9b를 참조하면, 산화물 위에 제1 보호막(160)을 형성하기까지의 공정은 전술한 제1 실시예와 동일하다.
도 9b 및 9c를 참조하면, 상기 제1 보호막(160)을 마스크로 하여 상기 산화물을 수소 플라즈마 처리한다. 상기 수소 플라즈마 처리에 의하여 상기 산화물 중 상기 제1 보호막(160)에 의하여 가려진 영역을 제외한 부분이 도전성을 갖게 된다. 상기 제1 보호막(160)에 의하여 가려진 영역은 반도체 특성을 유지한다.
이와 같이, 본 실시예에서는 별도의 공정을 통하여 산화물층에 도전성을 부여하므로, 전술한 실시예의 경우보다 도전성이 더욱 강화될 수 있다.
도 9d를 참조하면, 상기 기판(110) 상에 금속층(도시하지 않음)을 증착한 뒤, 상기 금속층과 상기 산화물을 한 개의 마스크를 사용하여 함께 패터닝함으로써 데이터 라인(130), 소스전극(135) 및 산화물층(150)을 형성한다. 상기 산화물층(150)은 상기 데이터 라인(130), 소스전극(135) 및 상기 제1 보호막(160)의 하부에 형성된다. 즉, 상기 소스전극(135)은 상기 산화물층(150) 및 상기 제1 보호막(160)의 일부와 중첩한다.
상기 산화물층(150)은 반도체 특성을 가지며 상기 제1 보호막(160) 하부에 배치된 제1 영역(151) 및 도전성을 가지며 상기 제1 영역(151)을 감싸는 제2 영역으(153)으로 구분된다. 도 9d에 도시된 바와 같이, 본 실시예에 따라 형성된 제2 영역(153)은 상기 소스전극(135) 또는 상기 데이터라인(130)과 보다 넓은 영역에서 컨택될 수 있다. 또한, 본 실시예에 따라 형성된 제2 영역(153)은, 전술한 실시예에 따라 형성된 제2 영역과 달리 상기 제1 보호막(160)의 외부로 돌출되는 구조를 갖는다.
한편, 전술한 실시예에서와 마찬가지로, 본 실시예에서도 상기 산화물과 금속층은 별개의 마스크를 통하여 패터닝될 수도 있다.
이어서 도9e 및 9f를 참조하면, 전술한 실시예와 동일한 공정에 의하여 제2 보호막(170), 제1 및 제2 홀(165, 175), 상기 제1 및 제2 홀(165, 175)을 통하여 상기 제1 영역(151)과 컨택되는 화소전극(180)이 각각 형성된다.
10: 기판 20: 게이트 라인
25: 게이트전극 30: 데이터 라인
35: 소스전극 40: 게이트 절연막
50: 산화물층 51: 제1 부분
53: 제2 부분 60: 제1 보호막
65: 제1 홀 70: 제2 보호막
75: 제2 홀 80: 화소전극

Claims (27)

  1. 기판, 게이트라인, 데이터라인, 산화물 박막트랜지스터(산화물 TFT), 및 화소전극을 포함하는 산화물 TFT 기판에 있어서,
    상기 산화물 TFT의 산화물층은,
    반도체특성을 가지며 채널을 포함하는 제1부분; 및
    도전성을 가지며 상기 제1부분을 감싸는 제2부분을 포함하며,
    상기 제1부분의 일부는 상기 화소전극과 전기적으로 연결되고 상기 제2부분은 상기 데이터라인과 전기적으로 연결되는 산화물 TFT 기판.
  2. 제1 항에 있어서, 상기 산화물층 위에 배치되고 상기 제1부분을 노출시키는 제1 홀을 갖는 제1 보호막; 및
    상기 제1 보호막 위에 배치되고 상기 제1 홀을 노출시키는 제2홀을 갖는 제2 보호막을 더 포함하며,
    상기 화소전극은 상기 제2 보호막 위에 형성되고, 상기 제1홀 및 제2홀을 통해서 상기 제1부분과 컨택하는 산화물 TFT 기판
  3. 제2 항에 있어서, 상기 제1보호막과 상기 제2보호막은 서로 다른 물질로 형성되는 산화물 TFT기판
  4. 제3 항에 있어서, 상기 제1보호막은 SiOx를 포함하고, 상기 제2보호막은 SiNx를 포함하는 산화물 TFT기판
  5. 제2 항에 있어서, 상기 제1보호막과 상기 제2보호막은 서로 같은 물질로 형성되는 산화물 TFT기판
  6. 제5 항에 있어서, 상기 제1보호막 및 상기 제2 보호막은 SiOx를 포함하는 산화물 TFT기판
  7. 제2 항에 있어서, 상기 제1홀 및 상기 제2 홀은 복수개 형성되는 산화물 TFT기판
  8. 제2 항에 있어서, 상기 산화물층은, 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어지는 산화물 TFT기판
  9. 제8 항에 있어서, 상기 산화물층은, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물으로 이루어지는 산화물 TFT기판
  10. 제8 항에 있어서, 상기 산화물층은, 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어지는 산화물 TFT기판
  11. 기판, 게이트라인, 데이터라인, 산화물 박막트랜지스터 (산화물 TFT), 및 화소전극 포함하는 산화물 TFT기판에 있어서:
    상기 산화물 TFT는,
    상기 게이트 라인과 연결된 게이트 전극;
    상기 게이트 라인 및 상기 게이트 전극을 덮는 게이트 절연막;
    상기 게이트 절연막 위에 배치되고 상기 게이트 전극과 중첩된 산화물층;
    상기 산화물층 위에 배치되고 상기 산화물층과 일부 중첩된 제1보호막; 및
    상기 데이터 라인과 연결되고 상기 산화물층과 일부 중첩된 소스전극을 포함하고,
    상기 산화물층은,
    반도체특성을 가지며 채널을 포함하는 제1부분; 및
    도전성을 가지며 상기 제1부분을 감싸는 제2부분을 포함하며,
    상기 제1부분의 일부는 상기 화소전극과 전기적으로 연결되고, 상기 제2부분은 상기 소스전극과 전기적으로 연결된 산화물 TFT기판.
  12. 제11 항에 있어서, 상기 산화물 TFT와 상기 화소전극 사이에 배치된 제2보호막을 더 포함하고,
    상기 화소전극은, 상기 제1 보호막에 형성되어 상기 제1부분을 노출시키는 제1홀 및 상기 제2보호막에 형성되어 상기 제1홀을 노출시키는 제2홀을 통해 상기 제1부분과 컨택하는 산화물 TFT기판
  13. 제12 항에 있어서, 상기 제1보호막과 상기 제2보호막은 서로 다른 물질로 형성되는 산화물 TFT기판
  14. 제13 항에 있어서, 상기 제1보호막은 SiOx를 포함하고, 상기 제2보호막은 SiNx를 포함하는 산화물 TFT기판
  15. 제12 항에 있어서, 상기 제1보호막과 상기 제2보호막은 서로 같은 물질로 형성되는 산화물 TFT기판
  16. 제15 항에 있어서, 상기 제1보호막 및 상기 제2 보호막은 SiOx를 포함하는 산화물 TFT기판
  17. 제12 항에 있어서, 상기 제1홀 및 상기 제2 홀은 복수개 형성되는 산화물 TFT기판
  18. 제12 항에 있어서, 상기 산화물층은, 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어지는 산화물 TFT기판
  19. 제18 항에 있어서, 상기 산화물층은, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물으로 이루어지는 산화물 TFT기판
  20. 제18 항에 있어서, 상기 산화물층은, 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어지는 산화물 TFT기판
  21. 산화물 박막트랜지스터(산화물 TFT) 기판 제조방법에 있어서,
    기판 위에 산화물층 형성하는 단계;
    상기 산화물층의 일부 영역에 도전성을 부여하는 단계; 및
    상기 산화물층의 다른 영역에 컨택된 화소전극을 형성하는 단계를 포함하며,
    상기 다른 영역은 상기 일부 영역에 의하여 둘러싸이는 산화물 TFT 기판 제조방법
  22. 제21 항에 있어서, 상기 도전성을 부여하는 단계는:
    상기 산화물층을 형성하는 단계 후에, 상기 산화물층과 일부 중첩하는 제1보호층을 형성하는 단계; 및
    상기 제1보호층을 마스크로 하여 상기 산화물층을 수소 플라즈마 처리하는 단계를 포함하는 산화물 TFT기판 제조방법
  23. 제22 항에 있어서, 상기 도전성을 부여하는 단계 후에, 상기 도전성이 부여된 일부 영역과 컨택하는 데이터 패턴을 형성하는 단계를 더 포함하는 산화물 TFT기판 제조방법
  24. 제23 항에 있어서, 상기 화소전극을 형성하는 단계 전에,
    상기 제1 보호층 위에 제2 보호층을 형성하는 단계; 및
    상기 제1 보호층 및 상기 제2 보호층의 일부를 식각하여 상기 산화물층의 다른 영역을 노출시키는 단계를 더 포함하며,
    상기 화소전극은 상기 노출된 산화물층의 다른 영역과 컨택하는 산화물 TFT 기판의 제조방법
  25. 제21 항에 있어서, 상기 도전성을 부여하는 단계는:
    상기 산화물층을 형성하는 단계 후에, 상기 산화물층과 일부 중첩하는 제1보호층을 형성하는 단계; 및
    상기 제1보호층을 형성하는 단계 후에, 상기 산화물층 및 상기 제1 보호층을 덮는 제2보호층을 형성하는 단계를 포함하며,
    상기 제2보호층을 형성하는 단계에서 수소를 포함하는 반응가스가 사용되는 산화물 TFT 기판의 제조방법
  26. 제25 항에 있어서, 상기 도전성을 부여하는 단계 전에, 상기 산화물층과 컨택하는 데이터패턴을 형성하는 단계를 더 포함하는 산화물 TFT기판의 제조방법
  27. 제26 항에 있어서, 상기 화소전극을 형성하는 단계 전에,
    상기 제1 보호층 및 상기 제2 보호층의 일부를 식각하여 상기 산화물층의 다른영역을 노출시키는 단계를 더 포함하며,
    상기 화소전극은 상기 노출된 산화물층의 다른 영역과 컨택하는 산화물 TFT 기판의 제조방법
KR1020100023367A 2010-03-16 2010-03-16 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판 KR101600879B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100023367A KR101600879B1 (ko) 2010-03-16 2010-03-16 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
US13/046,130 US8476627B2 (en) 2010-03-16 2011-03-11 Thin-film transistor, method of fabricating the thin-film transistor, and display substrate using the thin-film transistor
JP2011056669A JP5792485B2 (ja) 2010-03-16 2011-03-15 薄膜トランジスタ、その製造方法および薄膜トランジスタを利用した表示基板
CN201110062902.4A CN102194831B (zh) 2010-03-16 2011-03-16 氧化物薄膜晶体管基板
US13/932,425 US8835216B2 (en) 2010-03-16 2013-07-01 Thin-film transistor, method of fabricating the thin-film transistor, and display substrate using the thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100023367A KR101600879B1 (ko) 2010-03-16 2010-03-16 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판

Publications (2)

Publication Number Publication Date
KR20110104299A KR20110104299A (ko) 2011-09-22
KR101600879B1 true KR101600879B1 (ko) 2016-03-09

Family

ID=44602623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100023367A KR101600879B1 (ko) 2010-03-16 2010-03-16 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판

Country Status (4)

Country Link
US (2) US8476627B2 (ko)
JP (1) JP5792485B2 (ko)
KR (1) KR101600879B1 (ko)
CN (1) CN102194831B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2693420B1 (en) * 2011-03-30 2019-05-08 Sharp Kabushiki Kaisha Active matrix substrate, display device, and active matrix substrate manufacturing method
US9368523B2 (en) 2012-03-27 2016-06-14 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing semiconductor device, and display device
KR102006273B1 (ko) 2012-11-19 2019-08-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN103050543A (zh) * 2012-12-28 2013-04-17 青岛润鑫伟业科贸有限公司 一种薄膜晶体管
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
CN103187423B (zh) * 2013-02-04 2016-03-23 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
KR101563084B1 (ko) * 2014-04-17 2015-10-26 하이디스 테크놀로지 주식회사 다기능 전극을 갖는 반사형 표시장치 및 그 제조방법
CN104716166A (zh) * 2015-03-18 2015-06-17 上海天马微电子有限公司 一种有机发光显示装置及其制作方法
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105097557A (zh) * 2015-09-25 2015-11-25 深圳市华星光电技术有限公司 一种tft基板、tft开关管及其制造方法
TWI593090B (zh) * 2015-12-24 2017-07-21 友達光電股份有限公司 畫素結構、其製作方法與薄膜電晶體
CN105845694A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
TWI636510B (zh) * 2017-12-05 2018-09-21 友達光電股份有限公司 薄膜電晶體基板及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352087A (ja) 2005-05-20 2006-12-28 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び半導体デバイスの作製方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112002A (ja) * 1997-10-07 1999-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその製造方法
JP2004079735A (ja) * 2002-08-15 2004-03-11 Nec Corp 薄膜トランジスタの製造方法
KR100543011B1 (ko) * 2003-11-17 2006-01-20 삼성에스디아이 주식회사 박막트랜지스터 및 그를 이용한 유기전계발광표시장치
US20050258488A1 (en) * 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5063936B2 (ja) * 2006-06-08 2012-10-31 三菱電機株式会社 Ｔｆｔアレイ基板の製造方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
KR101751661B1 (ko) * 2008-12-19 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352087A (ja) 2005-05-20 2006-12-28 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び半導体デバイスの作製方法

Also Published As

Publication number Publication date
JP2011191764A (ja) 2011-09-29
CN102194831A (zh) 2011-09-21
US20130295718A1 (en) 2013-11-07
US8476627B2 (en) 2013-07-02
US8835216B2 (en) 2014-09-16
US20110227063A1 (en) 2011-09-22
CN102194831B (zh) 2015-09-09
KR20110104299A (ko) 2011-09-22
JP5792485B2 (ja) 2015-10-14

Similar Documents

Publication Publication Date Title
KR101600879B1 (ko) 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
USRE48290E1 (en) Thin film transistor array panel
JP5823686B2 (ja) 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板
US9343583B2 (en) Thin film transistor and thin film transistor array panel including the same
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
US9666602B2 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
US20070057261A1 (en) Transparent thin film transistor (TFT) and its method of manufacture
US20100044708A1 (en) Thin film transistor, pixel structure and fabrication methods thereof
US11362111B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20140010361A (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
US20150115258A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US9281324B2 (en) Array substrate, fabrication method thereof and display device
WO2016165511A1 (zh) 薄膜晶体管及制作方法、阵列基板、显示装置
KR20140065528A (ko) 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 5