Nothing Special   »   [go: up one dir, main page]

CN102194831A - 氧化物薄膜晶体管基板 - Google Patents

氧化物薄膜晶体管基板 Download PDF

Info

Publication number
CN102194831A
CN102194831A CN2011100629024A CN201110062902A CN102194831A CN 102194831 A CN102194831 A CN 102194831A CN 2011100629024 A CN2011100629024 A CN 2011100629024A CN 201110062902 A CN201110062902 A CN 201110062902A CN 102194831 A CN102194831 A CN 102194831A
Authority
CN
China
Prior art keywords
area
oxide
passivating film
film transistor
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100629024A
Other languages
English (en)
Other versions
CN102194831B (zh
Inventor
尹弼相
李永旭
李禹根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102194831A publication Critical patent/CN102194831A/zh
Application granted granted Critical
Publication of CN102194831B publication Critical patent/CN102194831B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种氧化物薄膜晶体管基板。提供了一种能够提高显示器件的显示品质的氧化物薄膜晶体管(TFT)基板以及经由简单的工艺制造该氧化物TFT基板的方法。该氧化物TFT基板包括基板、栅极线、数据线、氧化物TFT以及像素电极。氧化物TFT的氧化物层包括：第一区域，具有半导体特性并包括沟道；以及第二区域，其是导电的并且围绕第一区域。第一区域的一部分电连接到像素电极，第二区域电连接到数据线。

Description

氧化物薄膜晶体管基板
技术领域
本发明的示范性实施例涉及薄膜晶体管(TFT)基板及其制造方法，更具体地，涉及使用氧化物半导体的TFT以及制造该TFT的方法。
背景技术
薄膜晶体管(TFT)在诸如液晶显示器(LCD)和有机发光二极管(OLED)显示器的平面显示装置中用作开关元件。在常规的LCD中，TFT的沟道层主要是非晶硅层。在该情形下，TFT具有大约0.5cm2/Vs的迁移率。然而，随着显示器变得更大，需要高分辨率和高频驱动性能。因此，需要具有高迁移率的高性能TFT并且正在进行对具有比非晶硅层高的迁移率的氧化物半导体层的研究。例如，Ga-In-Zn-O层的迁移率是非晶硅层的迁移率的几十倍，因而表现出优良的半导体特性。
此外，TFT的导通电流(ON current)与沟道层的迁移率和沟道层的宽度成比例，并间接地与沟道层的长度成比例。因此，当具有高迁移率的氧化物半导体用于TFT时，取决于沟道区的物理属性和半导体成分，TFT的ON电流可以增大。
发明内容
本发明的示范性实施例提供一种通过改善TFT的设计而具有增大的ON电流的薄膜晶体管(TFT)基板。
本发明的示范性实施例还提供一种具有提高的显示品质的显示器件，其可以通过减小在每个像素中存在的寄生电容来实现。
本发明的示范性实施例还提供一种减少进行形成TFT的层的对准所需要耗费的精力的方法，从而使整个TFT基板制造工艺更容易。
本发明的额外特征将在以下的文字描述中阐述，并将部分地从该文字描述而显然或者可以实践本发明而习知。
本发明的示范性实施例公开了一种氧化物薄膜晶体管(TFT)基板，该氧化物薄膜晶体管基板包括：基板；栅极线，设置在基板上；数据线，设置在基板上并与栅极线绝缘且交叉栅极线；氧化物TFT，电连接到栅极线和数据线；以及像素电极，设置在氧化物TFT上。氧化物TFT的氧化物层包括：第一区域，具有半导体特性并包括沟道；以及第二区域，其是导电的并且围绕第一区域。第一区域电连接到像素电极，第二区域电连接到数据线。
本发明的示范性实施例还公开了一种氧化物薄膜晶体管(TFT)基板，该氧化物薄膜晶体管基板包括：基板；栅极线，设置在基板上；数据线，设置在基板上并与栅极线绝缘且交叉栅极线；氧化物TFT，电连接到栅极线和数据线；以及像素电极，设置在氧化物TFT上。氧化物TFT包括：栅极电极，连接到栅极线；栅极绝缘膜，覆盖栅极线和栅极电极；氧化物层，设置在栅极绝缘膜上并重叠栅极电极；第一钝化膜，设置在氧化物层上且与氧化物层部分地重叠；以及源极电极，连接到数据线且与氧化物层部分地重叠。氧化物层包括：第一区域，具有半导体特性并包括沟道；以及第二区域，其是导电的并且围绕第一区域。第一区域电连接到像素电极，第二区域电连接到数据线。
本发明的示范性实施例还公开了一种制造氧化物TFT基板的方法。该方法包括：在基板上沉积氧化物层；使氧化物层的第二区域导电；以及设置像素电极以接触氧化物层的第一区域。第二区域围绕第一区域。
将理解，以上的一般性描述和以下的详细描述都是示范性和解释性的，旨在提供对如权利要求所要求的本发明的进一步说明。
附图说明
附图被包括以提供对本发明的进一步理解并结合在本说明书中且构成本说明书的一部分，附图示出了本发明的实施例，并与文字描述一起用于解释本发明的原理。
图1是根据本发明示范性实施例的薄膜晶体管(TFT)基板的平面图。
图2是在图1中示出的TFT基板的一个像素的平面图。
图3是沿图2的线III-III’截取的截面图。
图4和图5是在图1中示出的TFT基板的TFT的示范性改进形状的平面图。
图6是根据本发明另一示范性实施例的TFT基板的一个像素的平面图。
图7是沿图6的线VII-VII’截取的截面图。
图8A、图8B、图8C、图8D和图8E是通过根据本发明示范性实施例的制造TFT基板的方法形成的基板和层的截面图。
图9A、图9B、图9C、图9D、图9E和图9F是通过根据本发明另一示范性实施例的制造TFT基板的方法形成的基板和层的截面图。
具体实施方式
在下文将参照附图更充分地描述本发明，附图中示出了本发明的实施例。然而，本发明可以以多种不同的形式实施而不应被解释为限于这里阐述的实施例。而是，提供这些实施例使得本公开透彻并将本发明的范围充分传达给本领域技术人员。在附图中，为了清晰，可以夸大层和区域的尺寸及相对尺寸。附图中相似的附图标记表示相似的元件。
将理解，当一元件或层被称为在另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，它可以直接在另一元件或层上、直接连接或直接耦接到另一元件或层，或者可以存在插入的元件或层。相反，当一元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在插入的元件或层。
在下文，将参照图1、图2和图3来描述根据本发明示范性实施例的薄膜晶体管(TFT)基板。
图1是根据本发明示范性实施例的TFT基板的平面图。图2是图1中示出的TFT基板的一个像素的平面图。图3是沿图2的线III-III’截取的截面图。
参照图1，TFT基板包括设置在绝缘基板10上的多条栅极线20以及与栅极线20绝缘且与栅极线20交叉的多条数据线30。像素P形成在每条栅极线20与每条数据线30交叉的区域中。TFT基板包括多个像素P。栅极焊盘23连接到每条栅极线20的端部，数据焊盘33连接到每条数据线30的端部。在每个像素P中，设置TFT以及连接到TFT的像素电极80，TFT连接到每条栅极线20和每条数据线30。
参照图2和图3，TFT包括栅极电极25、栅极绝缘膜40、氧化物层50、第一钝化膜60和源极电极35。栅极电极25连接到栅极线20，栅极电极25和栅极线20形成栅极图案。栅极绝缘膜40覆盖栅极图案，氧化物层50设置在栅极绝缘膜40上并与栅极电极25重叠。第一钝化膜60设置在氧化物层50上，源极电极35部分地重叠氧化物层50和第一钝化膜60并连接到每条数据线30。源极电极35可以形成为分离的图案。备选地，每条数据线30的一部分可以如以下描述地用作源极电极。
第二钝化膜70设置在TFT上，像素电极80设置在第二钝化膜70上。像素电极80通过形成在第一钝化膜60中的第一孔65以及形成在第二钝化膜70中的第二孔75接触氧化物层50。
栅极绝缘膜40可以形成为单层硅氧化物(SiOx)膜或者形成为包括硅氮化物(SiNx)和SiOx的双层膜。当栅极绝缘膜40形成为双层膜时，期望SiOx膜邻近氧化物层50设置。
第一钝化膜60用作蚀刻停止层并在图案化源极电极35时保护氧化物层50的沟道区。第一钝化膜60可以为例如SiOx层。
在当前的示范性实施例中，第二钝化膜70可以由包含例如SiNx的绝缘膜制成。
氧化物层50可以由包含铟(In)、锌(Zn)、镓(Ga)和铪(Hf)至少之一的非晶氧化物制成。例如，氧化物层50可以包括Zn氧化物或者添加Ga或Hf的In-Zn复合氧化物。特别地，非晶氧化物层50可以是以In2O3-Ga2O3-ZnO形式存在的Ga-In-Zn-O层或者可以是以HfO2-In2O3-ZnO形式存在的Hf-In-Zn-O层。
氧化物层50包括第一区域51和第二区域53，第一区域51具有半导体特性，第二区域53围绕第一区域51并且是导电的。第二区域53连接到源极电极35。在当前的示范性实施例中，第二区域53是氧化物层50的邻接第二钝化膜70的区域。换句话说，第二区域53是氧化物层50的接近第一钝化膜60边界的区域。
第二钝化膜70可以通过使用例如化学气相沉积(CVD)方法沉积在基板10上。通常，含氢气体在以CVD方法沉积SiNx的工艺中用作反应气体。这里，含氢气体中的氢改变了氧化物层50的邻近含SiNx层(即，第二钝化膜70)的区域的特性。也就是，氧化物层50的邻近SiNx的区域变得导电。另一方面，氧化物层50的不邻近第二钝化膜70的其它区域保持其半导体特性。
如在当前示范性实施例中，如果氧化物层50的邻近第二钝化膜70的区域是氧化物层50的边缘，则第二区域53形成在氧化物层50的边缘并且围绕第一区域51。也就是，氧化物层50被分成具有半导体特性的第一区域51以及围绕第一区域51并且导电的第二区域53。
如上所述，第二区域53连接到源极电极35。因而，输入到每条数据线30的信号可以经由源极电极35到达第二区域53。也就是，第二区域53可以用作与源极电极35分离的另一源极电极。当没有源极电极形成时，第二区域53可以与每条数据线30的接触氧化物层50的部分一起用作源极电极。
参照图2和图3，第一孔65和第二孔75形成在与第一区域51的一部分相应的位置处。也就是，第一区域51的一部分通过第一孔65和第二孔75暴露。
如上所述，像素电极80通过第一孔65和第二孔75接触第一区域51。因而，可以不需要形成用于形成漏极电极的附加图案。因此，第二区域53用作源极电极。第一区域51的接触像素电极80的部分用作漏极电极，第一区域51的不接触像素电极80的另一部分用作沟道。
根据本示范性实施例的TFT的结构可以减少栅极图案与漏极电极之间的寄生电容。寄生电容可以是诸如闪烁的图像品质缺陷的原因之一。因此，寄生电容的减少可以导致显示器件的显示品质的改善。
根据本示范性实施例的TFT的结构在增大沟道宽度的同时还减小了沟道的长度，从而增大了TFT的ON电流。
根据当前示范性实施例的TFT的形状不限于包含具有上述特征的TFT的图2和图3所示的形状。例如，氧化物层(未示出)和第一钝化膜360可以是如图4所示的圆形。备选地，多个第一孔(未示出)和多个第二孔475可以如图5所示形成在氧化物层的第一区域中。
在下文，参照图6和图7来描述根据本发明另一示范性实施例的TFT基板。为简单起见，省略与上述示范性实施例相同的结构和功能的描述。
图6是根据本发明另一示范性实施例的TFT基板的一个像素的平面图。图7是沿图6的线VII-VII’截取的截面图。
参照图6和图7，TFT基板包括设置在绝缘基板110上的栅极线120、与栅极线120绝缘并交叉的数据线130、连接到栅极线120和数据线130中每个的TFT以及连接到TFT的像素电极180。
TFT包括：栅极电极125，连接到栅极线120并与栅极线120一起形成栅极图案；栅极绝缘膜140，覆盖栅极图案；氧化物层150，设置在栅极绝缘膜140上并与栅极电极125重叠；第一钝化膜160，设置在氧化物层150上；以及源极电极135，与氧化物层150和第一钝化膜160部分地重叠并连接到数据线130。
源极电极135可以形成为分离的图案。备选地，数据线130的一部分可以用作源极电极，如以上在之前的示范性实施例中所述。
第二钝化膜170设置在TFT上，像素电极180设置在第二钝化膜170上。像素电极180通过形成在第一钝化膜160中的第一孔165以及形成在第二钝化膜170中的第二孔175接触氧化物层150。
第一钝化膜160用作蚀刻停止层并在图案化源极电极135时保护氧化物层150的沟道区。第一钝化膜160可以是例如SiOx层。
在当前的示范性实施例中，第二钝化膜170可以由与第一钝化膜160相同的材料例如SiOx制成。
氧化物层150可以由与之前示范性实施例的氧化物层50相同的材料制成。氧化物层150包括具有半导体特性的第一区域151以及围绕第一区域151并且导电的第二区域153。第二区域153连接到源极电极135或者部分数据线130。
如果第二钝化膜170使用SiOx形成，则与上述示范性实施例中的不同，氧化物层150的特性没有受到第二钝化膜170的沉积的大的影响。也就是，第二钝化膜170的沉积可以不对氧化物层150的区域赋予导电性，第二区域153可以使用附加工艺形成。
附加工艺可以通过使用第一钝化膜160作为掩模对氧化物层150进行氢等离子体处理。在该情形下，氧化物层150的与第一钝化膜160重叠的区域可以实质上没有被氢等离子体处理，也就是，氧化物层150的与第一区域151相对应的部分可以不受氢等离子体处理的影响。因而，该区域保持其半导体特性。另一方面，氧化物层150的不与第一钝化膜160重叠的其它区域可以由于氢等离子体处理而变得导电。因此，氧化物层150的第二区域153在第一钝化膜160的外部形成在第一钝化膜160的边界附近。也就是，第二区域153从第一钝化膜160向外突出。
由于以上已经在之前的示范性实施例中描述了通过第一孔165和第二孔175接触第一区域151的像素电极180，所以以下省略其描述。
如在之前的示范性实施例中，TFT的形状以及第一孔165和第二孔175的数目可以变化。
在下文，将描述根据本发明示范性实施例的TFT基板的制造方法。
图8A、图8B、图8C、图8D和图8E是通过根据本发明示范性实施例的制造TFT基板的方法形成的基板和层的截面图。
参照图8A，包括栅极电极25的栅极图案形成在基板10上。然后，栅极绝缘膜40形成在基板10上以覆盖栅极图案。栅极绝缘膜40可以通过在基板10上形成单层的SiOx或者通过在基板10上相继沉积SiNx和SiOx而形成。
参照图8B，氧化物55通过物理气相沉积(PVD)、CVD、原子层沉积(ALD)或溶液工艺(solution process)沉积在栅极绝缘膜40上。氧化物55可以由包含In、Zn、Ga和Hf至少之一的非晶氧化物制成。例如，如果Ga-In-Zn-O氧化物层通过溅射形成，则可以使用In2O3、Ga2O3和ZnO的靶或者Ga-In-Zn氧化物的单一靶。此外，如果Hf-In-Zn-O氧化物层通过溅射形成，则可以使用HfO2、In2O3和ZnO的靶或者Hf-In-Zn氧化物的单一靶。
接下来，SiOx层沉积在氧化物55上然后被图案化以形成如图8B所示的第一钝化膜60。这里，SiOx层可以通过例如干法蚀刻被图案化。
参照图8C，金属层(未示出)沉积在基板10上。然后，金属层和氧化物被一起图案化，从而形成数据线30、源极电极35和氧化物层50。这里，可以通过湿法蚀刻图案化金属层和氧化物55。氧化物层50形成在数据线30、源极电极35和第一钝化膜60之下。也就是，源极电极35部分地重叠氧化物层50和第一钝化膜60。金属层可以是包含铝(Al)、钼(Mo)、钛(Ti)和铜(Cu)至少之一的单层或多层。
在当前示范性实施例中，氧化物55和金属层使用一个掩模被图案化。然而，氧化物55和金属层还可以使用分离的掩模被图案化。在该情形下，氧化物层50可以不设置在数据线30之下。
参照图8D，SiNx层通过例如CVD沉积在基板10的整个表面上以形成第二钝化膜70。在使用CVD沉积SiNx层的工艺中，使用诸如SiH4、NH3和H2的反应气体。如果这些含氢气体用作反应气体来沉积SiNx层，则氧化物层50的邻近第二钝化膜70的区域的特性被含氢气体中的氢改变。也就是，氧化物层50的邻近第二钝化膜70的区域变得导电。另一方面，氧化物层50的不邻近第二钝化膜70的其它区域保持其半导体特性。在图8D中，由于氧化物层50的边缘区域邻近第二钝化膜70，所以它变得导电。
从不同的观点来看，氧化物层50的接近第一钝化膜60边界的区域可以变得导电。因此，氧化物层50的导电的第二区域53可以围绕具有半导体特性的第一区域51。
第二钝化膜70和第一钝化膜60被图案化以分别形成第二孔75和第一孔65。第一孔65和第二孔75形成在相同的位置并暴露氧化物层50的第一区域51的一部分。第一孔65和第二孔75可以使用单一蚀刻工艺形成。
参照图8E，透明导电层形成在第二钝化膜70上然后被图案化以形成像素电极80。像素电极80通过第一孔65和第二孔75接触氧化物层50的第一区域51。也就是，氧化物层50的第一区域51的与像素电极80接触的部分用作漏极电极。
因此，根据本示范性实施例，不需要用于形成漏极电极的单独图案，因为第一区域51的一部分起到这个作用。因此，源极电极35与漏极电极的对准是不必要的，仅需要考虑氧化物层50与第一孔65和第二孔75的对准。因而，可以减少对准所耗费的精力，简化整个制造工艺。
在下文，描述根据本发明另一示范性实施例的TFT基板的制造方法。为简单起见，省略与根据之前示范性实施例的TFT基板的制造方法相同的构造的详细说明。
图9A、图9B、图9C、图9D、图9E和图9F是通过根据本发明另一示范性实施例的制造TFT基板的方法形成的基板和层的截面图。
参照图9A和图9B，直到第一钝化膜160形成在氧化物155上为止所进行的工艺与根据之前示范性实施例的工艺相同。
参照图9B和图9C，氧化物155被氢等离子体处理并使用第一钝化膜160作为掩模。氢等离子体处理赋予氧化物155的除被第一钝化膜160覆盖的区域之外的部分以导电性。氧化物155的被第一钝化膜160覆盖的区域保持其半导体特性。
这样，在当前的示范性实施例中，在附加的工艺步骤中给予氧化物155导电性。因而，与之前的示范性实施例相比，可以获得更高的导电性。
参照图9D，在金属层(未示出)沉积在基板110上之后，使用一个掩模同时图案化金属层和氧化物155，从而形成数据线130、源极电极135和氧化物层150。氧化物层150形成在数据线130、源极电极135和第一钝化膜160之下。也就是，源极电极135部分地重叠氧化物层150和第一钝化膜160。
氧化物层150部分地具有半导体特性并且被分成设置在第一钝化膜160之下的第一区域151以及导电并且围绕第一区域151的第二区域153。如图9D所示，在当前的示范性实施例中，第二区域153可以接触源极电极135或者数据线130的较宽区域。此外，与根据之前示范性实施例形成的第二区域53不同，第二区域153可以从第一钝化膜160向外突出。
如在之前的示范性实施例中，在当前示范性实施例中氧化物55和金属层可以使用各自的掩模被图案化。
参照图9E和图9F，第二钝化膜170、第一孔165和第二孔175以及通过第一孔165和第二孔175接触第一区域151的像素电极180使用与以上关于在之前的示范性实施例中的处理基板所述的工艺相同的工艺形成。
如在此关于本发明的示范性实施例所述，使用氧化物半导体形成沟道层，从而增大了TFT的迁移率。此外，具有增大的ON电流的TFT基板可以通过减小TFT的沟道长度并同时增大沟道宽度来提供。
由于使显示品质退化的寄生电容可以通过没有单独的漏极电极而减小，所以可以改善显示器件的显示品质。
此外，由于可以减少用于对准形成TFT的层所耗费的精力，所以简化了整个TFT基板制造工艺。
对于本领域技术人员来说将是显然地，可以在本发明中进行各种改进和变化而不脱离本发明的精神或范围。因而，本发明旨在覆盖本发明的改进和变化，只要它们落在权利要求书及其等同物的范围内。
本申请要求享有于2010年3月16日提交的韩国专利申请No.10-2010-0023367的优先权和权益，通过引用结合于此用于各种目的，如同在这里被充分阐述一样。

Claims (10)

1.一种氧化物薄膜晶体管基板，包括：
基板；
栅极线，设置在所述基板上；
数据线，设置在所述基板上并与所述栅极线绝缘且交叉；
氧化物薄膜晶体管，电连接到所述栅极线和所述数据线；以及
像素电极，电连接到所述氧化物薄膜晶体管，
其中所述氧化物薄膜晶体管的氧化物层包括：
第一区域，具有半导体特性并包括沟道；和
第二区域，其是导电的并围绕所述第一区域，
其中所述第一区域电连接到所述像素电极，所述第二区域电连接到所述数据线。
2.根据权利要求1所述的氧化物薄膜晶体管基板，还包括：
第一钝化膜，设置在所述氧化物层上并包括暴露所述第一区域的第一孔；以及
第二钝化膜，设置在所述第一钝化膜上并包括暴露所述第一孔和所述第一区域的第二孔，
其中所述像素电极设置在所述第二钝化膜上并通过所述第一孔和所述第二孔接触所述第一区域。
3.根据权利要求2所述的氧化物薄膜晶体管基板，其中所述第一钝化膜和所述第二钝化膜包含彼此不同的材料。
4.根据权利要求3所述的氧化物薄膜晶体管基板，其中所述第一钝化膜包括硅氧化物(SiOx)，所述第二钝化膜包括硅氮化物(SiNx)。
5.根据权利要求2所述的氧化物薄膜晶体管基板，其中所述第一钝化膜和所述第二钝化膜包含相同的材料。
6.根据权利要求5所述的氧化物薄膜晶体管基板，其中所述第一钝化膜和所述第二钝化膜包含硅氧化物(SiOx)。
7.根据权利要求2所述的氧化物薄膜晶体管基板，其中所述第一孔的数目大于一，所述第二孔的数目大于一。
8.根据权利要求2所述的氧化物薄膜晶体管基板，其中所述氧化物层包括含有铟、锌、镓和铪至少之一或者其任意组合的非晶氧化物。
9.根据权利要求8所述的氧化物薄膜晶体管基板，其中所述非晶氧化物包括铟、锌和镓。
10.根据权利要求8所述的氧化物薄膜晶体管基板，其中所述非晶氧化物包括铟、锌和铪。
CN201110062902.4A 2010-03-16 2011-03-16 氧化物薄膜晶体管基板 Active CN102194831B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR23367/10 2010-03-16
KR1020100023367A KR101600879B1 (ko) 2010-03-16 2010-03-16 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판

Publications (2)

Publication Number Publication Date
CN102194831A true CN102194831A (zh) 2011-09-21
CN102194831B CN102194831B (zh) 2015-09-09

Family

ID=44602623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110062902.4A Active CN102194831B (zh) 2010-03-16 2011-03-16 氧化物薄膜晶体管基板

Country Status (4)

Country Link
US (2) US8476627B2 (zh)
JP (1) JP5792485B2 (zh)
KR (1) KR101600879B1 (zh)
CN (1) CN102194831B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050543A (zh) * 2012-12-28 2013-04-17 青岛润鑫伟业科贸有限公司 一种薄膜晶体管
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
WO2014117443A1 (zh) * 2013-02-04 2014-08-07 合肥京东方光电科技有限公司 氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN104716166A (zh) * 2015-03-18 2015-06-17 上海天马微电子有限公司 一种有机发光显示装置及其制作方法
CN105655405A (zh) * 2015-12-24 2016-06-08 友达光电股份有限公司 像素结构、其制作方法与薄膜晶体管
CN105845694A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN104220926B (zh) * 2012-03-27 2016-10-05 夏普株式会社 半导体装置、半导体装置的制造方法和显示装置
WO2017049664A1 (zh) * 2015-09-25 2017-03-30 深圳市华星光电技术有限公司 一种tft基板、tft开关管及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2693420B1 (en) * 2011-03-30 2019-05-08 Sharp Kabushiki Kaisha Active matrix substrate, display device, and active matrix substrate manufacturing method
KR102006273B1 (ko) 2012-11-19 2019-08-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
KR101563084B1 (ko) * 2014-04-17 2015-10-26 하이디스 테크놀로지 주식회사 다기능 전극을 갖는 반사형 표시장치 및 그 제조방법
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
TWI636510B (zh) * 2017-12-05 2018-09-21 友達光電股份有限公司 薄膜電晶體基板及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050258488A1 (en) * 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
KR100543011B1 (ko) * 2003-11-17 2006-01-20 삼성에스디아이 주식회사 박막트랜지스터 및 그를 이용한 유기전계발광표시장치
CN1329966C (zh) * 2002-08-15 2007-08-01 日本电气株式会社 薄膜晶体管的制造方法
CN101087004A (zh) * 2006-06-08 2007-12-12 三菱电机株式会社 Tft阵列衬底、其制造方法以及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112002A (ja) * 1997-10-07 1999-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその製造方法
JP5116251B2 (ja) 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
KR101751661B1 (ko) * 2008-12-19 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329966C (zh) * 2002-08-15 2007-08-01 日本电气株式会社 薄膜晶体管的制造方法
KR100543011B1 (ko) * 2003-11-17 2006-01-20 삼성에스디아이 주식회사 박막트랜지스터 및 그를 이용한 유기전계발광표시장치
US20050258488A1 (en) * 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
CN101087004A (zh) * 2006-06-08 2007-12-12 三菱电机株式会社 Tft阵列衬底、其制造方法以及显示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104220926B (zh) * 2012-03-27 2016-10-05 夏普株式会社 半导体装置、半导体装置的制造方法和显示装置
CN103050543A (zh) * 2012-12-28 2013-04-17 青岛润鑫伟业科贸有限公司 一种薄膜晶体管
WO2014117443A1 (zh) * 2013-02-04 2014-08-07 合肥京东方光电科技有限公司 氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN104716166A (zh) * 2015-03-18 2015-06-17 上海天马微电子有限公司 一种有机发光显示装置及其制作方法
WO2017049664A1 (zh) * 2015-09-25 2017-03-30 深圳市华星光电技术有限公司 一种tft基板、tft开关管及其制造方法
CN105655405A (zh) * 2015-12-24 2016-06-08 友达光电股份有限公司 像素结构、其制作方法与薄膜晶体管
CN105655405B (zh) * 2015-12-24 2018-06-08 友达光电股份有限公司 像素结构、其制作方法与薄膜晶体管
CN105845694A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
WO2017166336A1 (zh) * 2016-03-28 2017-10-05 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
US10141346B2 (en) 2016-03-28 2018-11-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin film transistor, manufacturing method thereof and liquid crystal display

Also Published As

Publication number Publication date
JP2011191764A (ja) 2011-09-29
US20130295718A1 (en) 2013-11-07
US8476627B2 (en) 2013-07-02
US8835216B2 (en) 2014-09-16
US20110227063A1 (en) 2011-09-22
CN102194831B (zh) 2015-09-09
KR101600879B1 (ko) 2016-03-09
KR20110104299A (ko) 2011-09-22
JP5792485B2 (ja) 2015-10-14

Similar Documents

Publication Publication Date Title
CN102194831B (zh) 氧化物薄膜晶体管基板
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
CN104465783A (zh) 薄膜晶体管及其制造方法
CN103681751A (zh) 薄膜晶体管阵列基板及其制造方法
CN103403873A (zh) 偏移电极tft结构
CN103943628B (zh) Tft阵列基板、制造方法及其显示面板
US8884286B2 (en) Switching element, display substrate and method of manufacturing the same
US20140239290A1 (en) Thin-film transistor substrate and method of manufacturing the same
CN105140208B (zh) 电子元件及其制法
CN104183601A (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
CN106972026A (zh) 薄膜晶体管阵列基板
KR20120048241A (ko) 그래핀을 포함하는 반도체 소자 및 그 제조 방법
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
CN104733492A (zh) 一种有机发光显示装置及其制备方法
US9831350B2 (en) Thin film transistor and method of manufacturing the same
CN111554695A (zh) 显示基板及其制造方法、显示装置
CN106024637A (zh) 薄膜晶体管及其制作方法
US8835236B2 (en) Oxide semiconductor thin film transistor and method for manufacturing the same
CN102856322B (zh) 像素结构及像素结构的制作方法
US11832486B2 (en) Semiconductor device, display panel, and display device including the same
US20150069401A1 (en) Thin film transistor substrate and method of manufacturing the thin film transistor substrate
CN102891106A (zh) 薄膜晶体管阵列制作方法
CN106711050A (zh) 一种薄膜晶体管的制备方法
KR102521257B1 (ko) 반도체 소자, 표시 패널, 및 그들을 포함하는 표시 장치
CN116207131B (zh) 薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121026

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121026

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Electronics Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant