Nothing Special   »   [go: up one dir, main page]

KR101274037B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101274037B1
KR101274037B1 KR1020060092719A KR20060092719A KR101274037B1 KR 101274037 B1 KR101274037 B1 KR 101274037B1 KR 1020060092719 A KR1020060092719 A KR 1020060092719A KR 20060092719 A KR20060092719 A KR 20060092719A KR 101274037 B1 KR101274037 B1 KR 101274037B1
Authority
KR
South Korea
Prior art keywords
lines
signal applying
gate
data
display device
Prior art date
Application number
KR1020060092719A
Other languages
English (en)
Other versions
KR20080027980A (ko
Inventor
허용구
전진
어기한
전용제
박용한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060092719A priority Critical patent/KR101274037B1/ko
Priority to JP2007245507A priority patent/JP5294376B2/ja
Priority to US11/860,240 priority patent/US9746727B2/en
Priority to CN2007103081867A priority patent/CN101241283B/zh
Publication of KR20080027980A publication Critical patent/KR20080027980A/ko
Application granted granted Critical
Publication of KR101274037B1 publication Critical patent/KR101274037B1/ko
Priority to US15/497,080 priority patent/US10068545B2/en
Priority to US16/120,013 priority patent/US10210837B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 영역의 상측 및 하측의 폭을 감소시킬 수 있는 표시 장치가 개시되어 있다. 표시 장치는 표시 영역과 표시 영역의 네 변을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역을 포함한다. 표시 장치는 표시 기판, 대향 기판 및 구동 칩을 포함한다. 표시 기판은 표시 영역에서 가로 방향으로 연장되도록 형성되는 게이트 라인들, 표시 영역에서 게이트 라인들을 절연시키는 게이트 절연막 상에 세로 방향으로 연장되도록 형성되는 데이터 라인들 및 게이트 라인들의 제1 단부와 인접한 제1 주변 영역에 형성되는 게이트 구동회로부를 포함한다. 대향 기판은 액정을 사이에 두고 표시 기판과 대향한다. 구동 칩은 게이트 라인들의 제1 단부에 반대측인 제2 단부와 인접한 제2 주변 영역에서 표시 기판에 배치된다. 이와 같이, 구동 칩을 제2 주변 영역에 배치하여 표시 영역의 상측 및 하측의 폭을 감소시킬 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 2는 도 1에 도시된 표시 기판의 평면도이다.
도 3은 도 2에 도시된 제1 및 제2 데이터 신호 인가선들을 나타낸 도면이다.
도 4는 도 3의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 5는 제1 짝수 신호 인가선과 n-2번째 데이터 라인을 연결하는 연결부의 일 실시예를 나타낸 단면도이다.
도 6은 제1 짝수 신호 인가선과 n-2번째 데이터 라인을 연결하는 연결부의 다른 실시예를 나타낸 단면도이다.
도 7은 도 2에 도시된 구동 칩의 패드 구조를 나타낸 평면도이다.
도 8은 도 2의 쇼트 포인트 부분을 확대한 A부분의 확대도이다.
도 9는 도 1에 도시된 표시 장치의 평면도이다.
도 10은 도 9의 Ⅱ-Ⅱ'선을 따라 절단한 표시 장치의 단면도이다.
도 11은 도 10에 도시된 차광막의 다른 실시예를 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시 장치 200 : 표시 기판
210 : 게이트 구동회로부 222 : 제1 짝수 신호 인가선
224 : 제2 짝수 신호 인가선 232 : 제1 홀수 신호 인가선
234 : 제2 홀수 신호 인가선 240 : 쇼트 포인트
300 : 대향 기판 310 : 씰 라인
320 : 차광막 400 : 구동 칩
410 : 공통 전압 패드 420, 430 : 데이터 신호 패드
440 : 게이트 신호 패드
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 표시 영역을 기준으로 상측 및 하측의 주변 영역의 면적을 최소화시킬 수 있는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 게이트 라인들 및 데이터 라인들이 서로 교차되도록 형성되어 다수의 화소들을 정의하는 표시 기판과, 액정을 사이에 두고 표시 기판과 대향하는 대향 기판과, 표시 장치를 구동시키기 위하여 표시 기판에 결합되는 구동 칩을 포함한다.
종래의 표시 장치는 구동 칩이 데이터 라인들의 단부에 대응되는 표시 기판의 상측 또는 하측에 배치되므로, 표시 장치의 상하 길이가 증가되는 구조를 갖는다.
그러나, 최근들어 디지털 스틸 카메라(Digital Still Camera : DSC) 등의 제품에서는 화면 옆에 기기조작 버튼들이 위치하는 디자인이 채용됨에 따라, 표시 화 면도 상하로 좁은 구조를 갖는 제품에 대한 요구가 증가되고 있다.
따라서, 본 발명은 표시 영역을 기준으로 상측 및 하측의 주변 영역의 면적을 최소화시킬 수 있는 표시 장치를 제공한다.
본 발명의 일 특징에 따른 표시 장치는 표시 영역과 상기 표시 영역의 네 변을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역을 포함한다. 상기 표시 장치는 표시 기판, 대향 기판 및 구동 칩을 포함한다. 상기 표시 기판은 상기 표시 영역에서 가로 방향으로 연장되도록 형성되는 게이트 라인들, 상기 표시 영역에서 상기 게이트 라인들을 절연시키는 게이트 절연막 상에 세로 방향으로 연장되도록 형성되는 데이터 라인들 및 상기 게이트 라인들의 제1 단부와 인접한 상기 제1 주변 영역에 형성되는 게이트 구동회로부를 포함한다. 상기 대향 기판은 액정을 사이에 두고 상기 표시 기판과 대향한다. 상기 구동 칩은 상기 게이트 라인들의 상기 제1 단부에 반대측인 제2 단부와 인접한 상기 제2 주변 영역에서 상기 표시 기판에 배치된다.
상기 표시 기판은 제1 데이터 신호 인가선들 및 제2 데이터 신호 인가선들을 포함한다. 상기 제1 데이터 신호 인가선들은 상기 데이터 라인들의 제1 단부와 인접한 상기 제3 주변 영역에 형성되며, 상기 데이터 라인들 중에서 짝수번째 데이터 라인들과 상기 구동 칩을 연결한다. 상기 제2 데이터 신호 인가선들은 상기 데이터 라인들의 상기 제1 단부에 반대측인 제2 단부와 인접한 상기 제4 주변 영역에 형성되며, 상기 데이터 라인들 중에서 홀수번째 데이터 라인들과 상기 구동 칩을 연결한다.
상기 제1 데이터 신호 인가선들은 n-2번째 데이터 라인들과 연결되는 제1 짝수 신호 인가선들 및 n번째 데이터 라인들과 연결되는 제2 짝수 신호 인가선들을 포함한다. 여기서, n은 4의 배수이다. 상기 제1 짝수 신호 인가선들과 상기 제2 짝수 신호 인가선들은 상기 게이트 절연막을 사이에 두고 서로 다른 층에 형성된다.
상기 제2 데이터 신호 인가선들은 n-3번째 데이터 라인들과 연결되는 제1 홀수 신호 인가선들 및 n-1번째 데이터 라인들과 연결되는 제2 홀수 신호 인가선들을 포함한다. 상기 제1 홀수 신호 인가선들과 상기 제2 홀수 신호 인가선들은 상기 게이트 절연막을 사이에 두고 서로 다른 층에 형성된다.
상기 제1 짝수 신호 인가선들 및 상기 제1 홀수 신호 인가선들은 상기 게이트 라인들과 동일한 층에 형성되며, 상기 제2 짝수 신호 인가선들 및 상기 제2 홀수 신호 인가선들은 상기 데이터 라인들과 동일한 층에 형성될 수 있다.
상기 제1 짝수 신호 인가선들 및 상기 제1 홀수 신호 인가선들은 상기 게이트 라인들과 동일한 제1 금속으로 형성되고, 상기 제2 짝수 신호 인가선들 및 상기 제2 홀수 신호 인가선들은 상기 데이터 라인들과 동일한 제2 금속으로 형성될 수 있다. 이때, 상기 제1 짝수 신호 인가선들 및 상기 제1 홀수 신호 인가선들과 상기 제2 짝수 신호 인가선들 및 상기 제2 홀수 신호 인가선들은 상기 제1 금속과 상기 제2 금속간의 비저항 비율에 비례하는 선폭으로 형성될 수 있다.
상기 게이트 구동회로부는 다수의 구동 트랜지스터들로 이루어진 쉬프트 레지스터를 포함할 수 있다.
상기 표시 기판은 상기 제3 주변 영역 및 제4 주변 영역 중 적어도 하나의 영역을 거쳐 상기 구동 칩과 상기 게이트 구동회로부를 연결하는 게이트 신호 인가선들을 포함할 수 있다. 상기 게이트 신호 인가선들은 상기 제1 데이터 신호 인가선들 또는 상기 제2 데이터 신호 인가선들의 외곽에 형성될 수 있다.
상기 구동 칩은 상기 게이트 라인들의 배열 방향을 따라 배열되어 각종 출력 신호들을 출력하는 출력 패드들을 포함한다. 상기 출력 패드들은 중앙에 위치하며 공통 전압을 출력하는 공통 전압 패드, 상기 공통 전압 패드를 기준으로 상기 제3 주변 영역 방향으로 배열되며 상기 제1 데이터 신호 인가선들과 연결되는 제1 데이터 신호 패드들, 상기 공통 전압 패드를 기준으로 상기 제4 주변 영역 방향으로 배열되며 상기 제2 데이터 신호 인가선들과 연결되는 제2 데이터 신호 패드들, 및 상기 제1 및 제2 데이터 신호 패드들의 외곽에 배열되며 상기 게이트 신호 인가선들과 연결되는 게이트 신호 패드들을 포함할 수 있다.
상기 표시 기판은 상기 대향 기판과 전기적으로 연결되는 쇼트 포인트를 포함한다. 상기 쇼트 포인트는 상기 제2 주변 영역에서 상기 제1 데이터 신호 인가선들과 상기 제2 데이터 신호 인가선들 사이에 형성되어 상기 공통 전압 패드와 연결될 수 있다.
상기 대향 기판은 상기 제1, 제2, 제3 및 제4 주변 영역에 형성되는 차광막을 포함한다. 이때, 상기 게이트 구동회로부는 상기 차광막에 의해 커버된다.
상기 표시 장치는 상기 표시 기판과 상기 대향 기판 사이의 가장자리에 형성되며, 상기 대향 기판 방향에서 입사되는 외부광에 의해 경화되는 씰 라인을 더 포함한다. 상기 씰 라인에 대응되는 상기 차광막은 제거될 수 있다. 이와 달리, 상기 씰 라인에 대응되는 상기 차광막에는 노광을 위한 슬릿이 형성될 수 있다.
이러한 표시 장치에 따르면, 표시 영역을 기준으로 상측 및 하측에 위치하는 제1 및 제2 주변 영역의 면적을 최소화시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이며, 도 2는 도 1에 도시된 표시 기판의 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 표시 기판(200), 액정을 사이에 두고 표시 기판(200)과 대향하는 대향 기판(300) 및 표시 기판(200)에 배치되는 구동 칩(400)을 포함한다. 표시 장치(100)는 도 2에 도시된 바와 같이, 실질적으로 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 네 변을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역(PA1, PA2, PA3, PA4)을 포함한다.
표시 기판(200)은 표시 영역(DA)에서 가로 방향으로 연장되도록 형성되는 게이트 라인(GL)들과 표시 영역(DA)에서 세로 방향으로 연장되도록 형성되는 데이터 라인(DL)들을 포함한다. 데이터 라인(DL)들은 게이트 라인(GL)들을 절연시키는 게이트 절연막(미도시) 상에 형성되어 게이트 라인(GL)들과 절연된다.
도시되지는 않았으나, 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 영역에는 게이트 라인(GL) 및 데이터 라인(DL)과 연결되는 박막 트랜지스터(Thin Film Transistor : 이하, TFT라 칭함)가 형성될 수 있다. 상기 TFT의 게이트 단자 및 소오스 단자에는 각각 게이트 라인(GL) 및 데이터 라인(DL)이 연결되고, 드레인 단자에는 화소 전극이 연결되어 있다. 따라서, 게이트 라인(GL)을 통해 상기 TFT의 게이트 단자에 게이트 신호가 인가되면, 상기 TFT가 턴-온(turn on)되어 데이터 라인(DL)을 통해 상기 TFT의 소오스 단자로 인가된 데이터 신호가 드레인 단자를 통해 상기 화소 전극에 인가된다.
한편, 표시 장치(100)의 제1 주변 영역(PA1)은 게이트 라인(GL)들의 제1 단부와 인접한 영역이며, 제2 주변 영역(PA2)은 게이트 라인(GL)들의 제1 단부에 반대측인 제2 단부와 인접한 영역이다. 또한, 표시 장치(100)의 제3 주변 영역(PA3)은 데이터 라인(DL)들의 제1 단부와 인접한 영역이며, 제4 주변 영역(PA4)은 데이터 라인(DL)들의 제1 단부에 반대측인 제2 단부와 인접한 영역이다. 따라서, 표시 영역(DA)은 제1, 제2, 제3 및 제4 주변 영역(PA1, PA2, PA3, PA4)에 의해 둘러 쌓인 구조를 갖는다.
표시 기판(200)은 제1 주변 영역(PA1)에 형성되는 게이트 구동회로부(210)를 포함할 수 있다. 게이트 구동회로부(210)는 다수의 구동 트랜지스터들로 이루어진 쉬프트 레지스터(shift register)를 포함한다. 게이트 구동회로부(210)는 게이트 라인(GL)들, 데이터 라인(DL)들 및 상기 박막 트랜지스터를 형성하는 박막 공정에 의하여 동시에 형성될 수 있다. 게이트 구동회로부(210)는 구동 칩(400)으로부터 인가되는 게이트 제어 신호에 반응하여 게이트 라인(GL)들에 게이트 신호를 순차적으로 출력한다.
구동 칩(400)은 표시 기판(200)의 제2 주변 영역(PA2)에 배치된다. 이와 같이, 구동 칩(400)을 표시 기판(200)의 우측에 해당하는 제2 주변 영역(PA2)에 배치함으로써, 표시 기판(200)의 상측 또는 하측에 해당하는 제3 주변 영역(PA3) 또는 제4 주변 영역(PA4)의 면적을 감소시킬 수 있다. 한편, 표시 장치(100)는 구동 칩(400)이 제1 주변 영역(PA1)에 배치되고, 게이트 구동회로부(210)가 제2 주변 영역(PA2)에 형성된 구조를 가질 수 있다.
구동 칩(400)은 외부로부터 입력되는 각종 제어 신호에 반응하여 표시 장치(100)를 구동시키기 위한 각종 출력 신호들을 출력한다. 예를 들어, 구동 칩(400)은 데이터 라인(DL)들에 인가되는 데이터 신호, 게이트 구동회로부(210)에 인가되는 게이트 제어 신호 및 대향 기판(300)에 인가되는 공통 전압 등을 출력한다.
표시 기판(200)은 구동 칩(400)으로부터 출력되는 데이터 신호를 데이터 라인(DL)들에 인가하기 위한 제1 데이터 신호 인가선(DS1)들 및 제2 데이터 신호 인가선(DS2)들을 포함한다.
도 3은 도 2에 도시된 제1 및 제2 데이터 신호 인가선들을 나타낸 도면이며, 도 4는 도 3의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 2, 도 3 및 도 4를 참조하면, 제1 데이터 신호 인가선(DS1)들은 데이터 라인(DL)들의 제1 단부와 인접한 제3 주변 영역(PA3)에 형성된다. 제1 데이터 신 호 인가선(DS1)들은 데이터 라인(DL)들 중에서 짝수번째 데이터 라인(DL)들과 구동 칩(400)을 연결한다.
제1 데이터 신호 인가선(DS1)들은 짝수번째 데이터 라인(DL)들 중에서 n-2번째 데이터 라인(DLn-2)들과 연결되는 제1 짝수 신호 인가선(222)들 및 n번째 데이터 라인(DLn)들과 연결되는 제2 짝수 신호 인가선(224)들을 포함한다. 여기서, n은 4의 배수이다.
제1 짝수 신호 인가선(222)들과 제2 짝수 신호 인가선(224)들은 게이트 절연막(223)을 사이에 두고 서로 다른 층에 형성된다. 예를 들어, 제1 짝수 신호 인가선(222)들은 게이트 라인(GL)들과 동일한 층에 형성되도록 기판(221)상에 형성되며, 제2 짝수 신호 인가선(224)들은 데이터 라인(DL)들과 동일한 층에 형성되도록 제1 짝수 신호 인가선(222)들을 덮고 있는 게이트 절연막(223)상에 형성된다. 제2 짝수 신호 인가선(224)들은 보호막 및 유기절연막(225)으로 덮여 있을 수 있다.. 한편, 제1 짝수 신호 인가선(222)들은 데이터 라인(DL)들과 동일한 층에 형성되며, 제2 짝수 신호 인가선(224)들은 게이트 라인(GL)들과 동일한 층에 형성될 수 있다.
이와 같이, 제1 짝수 신호 인가선(222)들과 제2 짝수 신호 인가선(224)들을 서로 다른 층에 형성하면, 제1 짝수 신호 인가선(222)과 제2 짝수 신호 인가선(224)간의 거리를 줄일 수 있으므로, 제3 주변 영역(PA3)의 폭을 감소시킬 수 있다.
제1 짝수 신호 인가선(222)과 제2 짝수 신호 인가선(224)을 어느 정도 중첩 되게 형성하면, 제3 주변 영역(PA3)의 폭을 더욱 감소시킬 수 있다. 그러나, 제1 짝수 신호 인가선(222)과 제2 짝수 신호 인가선(224)이 너무 많이 중첩되면, 제1 짝수 신호 인가선(222)과 제2 짝수 신호 인가선(224) 사이에 형성되는 기생 커패시터로 인해 신호의 왜곡이 발생될 수 있으므로, 신호의 왜곡이 발생되지 않는 범위 내에서 제1 짝수 신호 인가선(222)과 제2 짝수 신호 인가선(224)간의 거리를 결정하는 것이 바람직하다.
제2 데이터 신호 인가선(DS2)들은 데이터 라인(DL)들의 제1 단부에 반대측인 제2 단부와 인접한 제4 주변 영역(PA4)에 형성된다. 제2 데이터 신호 인가선(DS2)들은 데이터 라인(DL)들 중에서 홀수번째 데이터 라인(DL)들과 구동 칩(400)을 연결한다.
제2 데이터 신호 인가선(DS2)들은 홀수번째 데이터 라인(DL)들 중에서 n-3번째 데이터 라인(DLn-3)들과 연결되는 제1 홀수 신호 인가선(232)들 및 n-1번째 데이터 라인(DLn-1)들과 연결되는 제2 홀수 신호 인가선(234)들을 포함한다.
제1 홀수 신호 인가선(232)들과 제2 홀수 신호 인가선(234)들은 게이트 절연막(223)을 사이에 두고 서로 다른 층에 형성된다. 예를 들어, 제1 홀수 신호 인가선(232)들은 게이트 라인(GL)들과 동일한 층에 형성되며, 제2 홀수 신호 인가선(234)들은 데이터 라인(DL)들과 동일한 층에 형성된다. 한편, 제1 홀수 신호 인가선(232)들은 데이터 라인(DL)들과 동일한 층에 형성되며, 제2 홀수 신호 인가선(234)들은 게이트 라인(GL)들과 동일한 층에 형성될 수 있다.
이와 같이, 제1 홀수 신호 인가선(232)들과 제2 홀수 신호 인가선(234)들을 서로 다른 층에 형성하면, 제1 홀수 신호 인가선(232)과 제2 홀수 신호 인가선(234)간의 거리를 줄일 수 있으므로, 제4 주변 영역(PA4)의 폭을 감소시킬 수 있다.
제1 짝수 신호 인가선(222)들 및 제1 홀수 신호 인가선(232)들은 게이트 라인(GL)들과 동일한 층에 게이트 라인(GL)들과 동일한 제1 금속으로 형성되고, 제2 짝수 신호 인가선(224)들 및 제2 홀수 신호 인가선(234)들은 데이터 라인(DL)들과 동일한 층에 데이터 라인(DL)들과 동일한 제2 금속으로 형성될 수 있다.
제1 짝수 신호 인가선(222)들 및 제1 홀수 신호 인가선(232)들을 형성하는 제1 금속과 제2 짝수 신호 인가선(224)들 및 제2 홀수 신호 인가선(234)들을 형성하는 제2 금속이 다른 재질로 이루어질 경우, 저항 값의 차이가 발생될 수 있다. 따라서, 제1 금속과 제2 금속간의 비저항 비율에 비례하도록 제1 짝수 신호 인가선(222)들 및 제1 홀수 신호 인가선(232)들과 제2 짝수 신호 인가선(224)들 및 제2 홀수 신호 인가선(234)들의 선폭을 형성함으로써, 저항 값의 차이를 보상할 수 있다. 예를 들어, 제1 금속은 비저항이 4.5인 AlNd/Cr으로 형성되고, 제2 금속은 비저항이 12인 Mo으로 형성된 경우, 제1 짝수 신호 인가선(222)들 및 제1 홀수 신호 인가선(232)들과 제2 짝수 신호 인가선(224)들 및 제2 홀수 신호 인가선(234)들은 제1 금속과 제2 금속간의 비저항 비율에 비례하여 약 3 : 8 비율의 선폭으로 형성되는 것이 바람직하다.
한편, 제1 짝수 신호 인가선(222)들 및 제1 홀수 신호 인가선(232)들은 데이 터 라인(DL)들과 게이트 절연막(223)을 사이에 두고 서로 다른 층에 형성되므로, 제1 짝수 신호 인가선(222)들과 n-2번째 데이터 라인(DLn-2)들 및 제1 홀수 신호 인가선(232)들과 n-3번째 데이터 라인(DLn-3)들을 연결하기 위한 연결부(228)가 필요하다.
도 5는 제1 짝수 신호 인가선과 n-2번째 데이터 라인을 연결하는 연결부의 일 실시예를 나타낸 단면도이다.
도 5를 참조하면, 제1 짝수 신호 인가선(222)은 게이트 절연막(223)의 하부층에 형성되고, n-2번째 데이터 라인(DLn-2)은 게이트 절연막(223)의 상부층에 형성되어 있다. 이때, 연결부(228)는 제1 짝수 신호 인가선(222)과 n-2번째 데이터 라인(DLn-2)의 직접 접촉을 통해 형성된다. 즉, n-2번째 데이터 라인(DLn-2)은 게이트 절연막(223)에 형성된 컨택 홀을 통해 제1 짝수 신호 인가선(222)과 직접 접촉된다.
도 6은 제1 짝수 신호 인가선과 n-2번째 데이터 라인을 연결하는 연결부의 다른 실시예를 나타낸 단면도이다.
도 6을 참조하면, 연결부(228)는 제1 짝수 신호 인가선(222)과 n-2번째 데이터 라인(DLn-2)을 연결하는 브릿지 전극(226)을 통해 형성된다. 즉, 브릿지 전극(226)의 일단은 유기막(225) 및 게이트 절연막(223)에 형성된 컨택 홀을 통해 제1 짝수 신호 인가선(222)과 접촉되고, 브릿지 전극(226)의 타단은 유기막(225)에 형성된 컨택 홀을 통해 n-2번째 데이터 라인(DLn-2)과 접촉된다. 예를 들어, 브릿지 전극(226)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성된다.
제1 홀수 신호 인가선(232)들과 n-3번째 데이터 라인(DLn-3)들의 연결 구조는 앞서 설명한 제1 짝수 신호 인가선(222)들과 n-2번째 데이터 라인(DLn-2)들의 연결 구조와 동일하므로, 이에 대한 설명은 생략하기로 한다.
표시 장치(100)는 도 2 및 도 3에 도시된 바와 같이, 제1 데이터 신호 인가선(DS1)들이 제3 주변 영역(PA3)에 형성되고 제2 데이터 신호 인가선(DS2)들이 제4 주변 영역(PA4)에 형성된 구조를 가지나, 이와 달리, 제1 데이터 신호 인가선(DS1)들이 제4 주변 영역(PA4)에 형성되고 제2 데이터 신호 인가선(DS2)들이 제3 주변 영역(PA3)에 형성된 구조를 가질 수 있다.
도 2를 참조하면, 표시 기판(200)은 제1 주변 영역(PA1)에 형성된 게이트 구동회로부(210)와 제2 주변 영역(PA2)에 배치된 구동 칩(400)을 연결하기 위한 게이트 신호 인가선(GS)들을 포함한다.
게이트 신호 인가선(GS)들은 제3 주변 영역(PA3) 및 제4 주변 영역(PA4) 중 적어도 하나의 영역을 거쳐 구동 칩(400)과 게이트 구동회로부(210)를 연결한다. 제3 주변 영역(PA3)을 거치는 게이트 신호 인가선(GS)들은 제1 데이터 신호 인가선(DS1)과의 교차를 방지하기 위하여 제1 데이터 신호 인가선(DS1)의 외곽에 형성되며, 제4 주변 영역(PA4)을 거치는 게이트 신호 인가선(GS)들은 제2 데이터 신호 인가선(DS2)들과의 교차를 방지하기 위하여 제2 데이터 신호 인가선(DS2)들의 외곽 에 형성된다. 게이트 신호 인가선(GS)들은 제3 주변 영역(PA3) 또는 제4 주변 영역(PA4)의 폭을 감소시키기 위하여, 제1 데이터 신호 인가선(DS1)들 또는 제2 데이터 신호 인가선(DS2)들과 최대한 근접하게 형성되는 것이 바람직하다.
구동 칩(400)으로부터 출력되는 게이트 제어 신호는 게이트 신호 인가선(GS)들을 통해 게이트 구동회로부(210)에 인가된다. 예를 들어, 게이트 신호 인가선(GS)들은 게이트 구동회로부(210)의 쉬프트 레지스터의 동작을 개시시키는 동작개시 신호가 전송되는 동작개시 신호선, 서로 위상이 반대인 제1 및 제2 클럭신호를 전송하는 제1 및 제2 클럭신호선, 게이트 라인(GL)에 연결된 박막 트랜지스터의 구동을 차단하는 게이트 오프 신호를 전송하는 게이트 오프 신호선 등을 포함할 수 있다.
도 7은 도 2에 도시된 구동 칩의 패드 구조를 나타낸 평면도이다.
도 2 및 도 7을 참조하면, 구동 칩(400)은 표시 기판(200)과 연결되는 면에 형성된 입력 패드(IP)들 및 출력 패드(OP)들을 포함한다. 구동 칩(400)은 입력 패드(IP)들을 통해 외부로부터 입력되는 각종 제어 신호에 반응하여 표시 장치(100)를 구동시키기 위한 각종 출력 신호들을 출력 패드(OP)를 통해 출력한다. 예를 들어, 구동 칩(400)은 데이터 라인(DL)들에 인가되는 데이터 신호, 게이트 구동회로부(210)에 인가되는 게이트 제어 신호 및 대향 기판(300)에 인가되는 공통 전압 등을 출력한다.
출력 패드(OP)들은 게이트 라인(GL)들의 배열 방향을 따라 일렬로 배열된다. 이와 달리, 출력 패드(OP)들은 게이트 라인(GL)들의 배열 방향을 따라 지그재그 형 태의 복수의 열로 배열될 수 있다.
출력 패드(OP)들은 공통 전압 패드(410), 제1 데이터 신호 패드(420)들, 제2 데이터 신호 패드(430)들 및 게이트 신호 패드(440)들을 포함한다.
공통 전압 패드(410)는 출력 패드(OP)들 중에서 중앙에 위치한다. 공통 전압 패드(410)는 대향 기판(300, 도 1에 도시됨)에 형성된 공통 전극에 인가되는 공통 전압(Vcom)을 출력한다.
제1 데이터 신호 패드(420)들은 공통 전압 패드(410)를 기준으로 한쪽 방향으로 배열된다. 예를 들어, 제1 데이터 신호 패드(420)들은 공통 전압 패드(410)를 기준으로 제3 주변 영역(PA3) 방향으로 배열된다. 제1 데이터 신호 패드(420)들은 제1 데이터 신호 인가선(DS1)들과 연결된다. 제1 데이터 신호 패드(420)들을 통해 출력되는 데이터 신호는 제1 데이터 신호 인가선(DS1)들을 거쳐 짝수번째 데이터 라인(DL)들에 인가된다.
제2 데이터 신호 패드(430)들은 공통 전압 패드(410)를 기준으로 제1 데이터 신호 패드(420)의 반대쪽 방향으로 배열된다. 예를 들어, 제2 데이터 신호 패드(430)들은 공통 전압 패드(410)를 기준으로 제4 주변 영역(PA4) 방향으로 배열된다. 제2 데이터 신호 패드(430)들은 제2 데이터 신호 인가선(DS2)들과 연결된다. 제2 데이터 신호 패드(430)들을 통해 출력되는 데이터 신호는 제2 데이터 신호 인가선(DS2)들을 거쳐 홀수번째 데이터 라인(DL)들에 인가된다.
게이트 신호 패드(440)들은 제1 및 제2 데이터 신호 패드(420, 430)들의 외곽에 각각 배열된다. 게이트 신호 패드(440)들은 게이트 신호 인가선(GS)들과 연 결된다. 게이트 신호 패드(440)들을 통해 출력되는 게이트 제어 신호는 게이트 신호 인가선(GS)을 거쳐 게이트 구동회로부(210)에 인가된다.
게이트 신호 패드(440)들은 동작개시 신호를 출력하는 제1 패드(441), 제1 및 제2 클럭신호를 출력하는 제2 및 제3 패드(442, 443), 및 게이트 오프 신호를 출력하는 제4 패드(444)를 포함할 수 있다. 게이트 신호 패드(440)들의 부식을 방지하기 위하여, 게이트 오프 신호를 출력하는 제4 패드(444)는 가장 바깥 쪽에 위치시키고, 동작개시 신호를 출력하는 제1 패드(441)는 가장 안 쪽에 위치시키는 것이 바람직하다.
표시 기판(200)은 대향 기판(300)과 전기적으로 연결되는 쇼트 포인트(240)를 포함할 수 있다.
도 8은 도 2의 쇼트 포인트 부분을 확대한 A부분의 확대도이다.
도 2 및 도 8을 참조하면, 쇼트 포인트(240)는 제2 주변 영역(PA2)에서 제1 데이터 신호 인가선(DS1)들과 제2 데이터 신호 인가선(DS2)들 사이에 형성되며, 구동 칩(400)의 공통 전압 패드(410)와 연결된다.
구체적으로, 제1 데이터 신호 인가선(DS1)들은 제3 주변 영역(PA3) 방향으로 꺾여져 연장되고, 제2 데이터 신호 인가선(DS2)들은 제4 주변 영역(PA4) 방향으로 꺾여져 연장되기 때문에, 제1 데이터 신호 인가선(DS1)들과 제2 데이터 신호 인가선(DS2)들이 나뉘어지는 영역에는 쇼트 포인트(240)를 형성하기에 충분한 빈 공간이 형성된다. 이와 같이 제1 데이터 신호 인가선(DS1)들과 제2 데이터 신호 인가선(DS2)들 사이에 형성되는 빈 공간에 쇼트 포인트(240)를 형성하면, 공통 전압 패 드(410)와의 연결 경로를 최대한 단축시킬 수 있으며, 공간 활용의 효율을 향상시킬 수 있다.
공통 전압 패드(410)를 통해 출력되는 공통 전압은 쇼트 포인트(240)를 거쳐 대향 기판(300)의 공통 전극에 인가된다.
한편, 구동 칩(400)과 인접한 데이터 라인(DL)들과 연결되는 제1 및 제2 데이터 신호 인가선(DS1, DS2)들은 제1 및 제2 데이터 신호 인가선(DS1, DS2)들 사이에 형성되는 빈 공간을 이용하여 꺾여진 구조로 형성함으로써, 구동 칩(400)과 상대적으로 먼 위치에 형성된 데이터 라인(DL)들과 연결되는 제1 및 제2 데이터 신호 인가선(DS1, DS2)들과의 길이를 유사하게 형성하여 저항 차이를 감소시킬 수 있다.
도 9는 도 1에 도시된 표시 장치의 평면도이며, 도 10은 도 9의 Ⅱ-Ⅱ'선을 따라 절단한 표시 장치의 단면도이다.
도 2, 도 9 및 도 10을 참조하면, 표시 장치(100)는 표시 기판(200)과 대향 기판(300)을 결합시키는 씰 라인(310)을 포함한다. 씰 라인(310)은 표시 기판(200)과 대향 기판(300) 사이의 가장자리에 형성되어 표시 기판(200)과 대향 기판(300) 사이에 배치되는 액정(미도시)의 이탈을 차단한다.
씰 라인(310)은 자외선 등의 외부광에 의해 경화되는 광경화성 수지로 이루어진다. 제1, 제2, 제3 및 제4 주변 영역(PA1, PA2, PA3, PA4)에 대응하여 표시 기판(200)에는 제1 및 제2 데이터 신호 인가선(DS1, DS2)과 게이트 신호 인가선(GS) 등의 많은 신호선들이 촘촘하게 형성되어 있으므로, 표시 기판(200) 방향에서 외부광을 조사하는 배면 노광 방식으로는 씰 라인(310)을 완전히 노광시키기에 어려움이 있을 수 있다. 따라서, 대향 기판(300) 방향에서 외부광을 조사하는 정면 노광 방식을 통해 씰 라인(310)을 경화시킬 필요가 있다.
대향 기판(300)은 제1, 제2, 제3 및 제4 주변 영역(PA1, PA2, PA3, PA4)에 형성되는 차광막(320)을 포함한다. 차광막(320)은 표시 영역(DA)과 달리 제1, 제2, 제3 및 제4 주변 영역(PA1, PA2, PA3, PA4)으로 광이 투과되는 것을 차단한다.
표시 기판(200)의 제1 주변 영역(PA1)에는 다수의 구동 트랜지스터들로 이루어진 게이트 구동회로부(210)가 형성되어 있기 때문에, 정면 노광을 통한 외부광에 의하여 구동 트랜지스터들이 성능에 이상이 발생될 수 있다. 따라서, 게이트 구동회로부(210)는 차광막(320)에 의해 커버되도록 차광막(320) 하부에 형성되어 외부광에 노출되는 것을 방지할 수 있다.
한편, 씰 라인(310)의 정면 노광을 위해서, 씰 라인(310)에 대응되는 차광막(320)은 제거될 수 있다. 차광막(320)이 씰 라인(310)을 덮고 있을 경우, 대향 기판(300) 방향에서 입사되는 외부광이 씰 라인(310)을 노광시키지 못하므로, 차광막(320)의 일부를 제거하여 원활하게 씰 라인(310)을 노광시킬 수 있다.
도 11은 도 10에 도시된 차광막의 다른 실시예를 나타낸 단면도이다.
도 11을 참조하면, 차광막(330)은 씰 라인(310)의 노광을 위하여 씰 라인(310)에 대응되는 영역에 형성된 슬릿(slit, 332)을 포함할 수 있다. 씰 라인(310)은 대향 기판(300) 방향에서 슬릿(332)을 통해 입사되는 외부광에 의해 경화된다.
이와 같은 표시 장치에 따르면, 구동 칩을 표시 영역의 좌측 또는 우측에 배치함으로써, 표시 영역의 상측 또는 하측의 폭을 감소시킬 수 있다.
또한, 데이터 라인들과 연결되는 데이터 신호 인가선들을 표시 영역의 상측 및 하측에 짝수번째 및 홀수번째로 나누어 배치하고, 게이트 절연막을 사이에 두고 서로 다른 층에 지그재그로 형성함으로써, 표시 영역의 상측 및 하측의 폭을 최소화시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 표시 영역과 상기 표시 영역의 네 변을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역을 포함하는 표시 장치에 있어서,
    상기 표시 영역에서 가로 방향으로 연장되도록 형성되는 게이트 라인들, 상기 표시 영역에서 상기 게이트 라인들을 절연시키는 게이트 절연막 상에 세로 방향으로 연장되도록 형성되는 데이터 라인들 및 상기 게이트 라인들의 제1 단부와 인접한 상기 제1 주변 영역에 형성되는 게이트 구동회로부를 포함하는 표시 기판;
    액정을 사이에 두고 상기 표시 기판과 대향하는 대향 기판; 및
    상기 게이트 라인들의 상기 제1 단부에 반대측인 제2 단부와 인접한 상기 제2 주변 영역에서 상기 표시 기판에 배치되고 데이터 신호를 출력하는 구동 칩을 포함하고,
    상기 구동 칩은 상기 표시 영역을 사이에 두고 상기 게이트 구동회로부와 마주하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 상기 표시 기판은
    상기 데이터 라인들의 제1 단부와 인접한 상기 제3 주변 영역에 형성되며, 상기 데이터 라인들 중에서 짝수번째 데이터 라인들과 상기 구동 칩을 연결하는 제1 데이터 신호 인가선들; 및
    상기 데이터 라인들의 상기 제1 단부에 반대측인 제2 단부와 인접한 상기 제4 주변 영역에 형성되며, 상기 데이터 라인들 중에서 홀수번째 데이터 라인들과 상기 구동 칩을 연결하는 제2 데이터 신호 인가선들을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 제1 데이터 신호 인가선들은
    n-2번째 데이터 라인들과 연결되는 제1 짝수 신호 인가선들; 및
    n번째 데이터 라인들과 연결되는 제2 짝수 신호 인가선들을 포함하는 것을 특징으로 하는 표시 장치.
    (여기서, n은 4의 배수이다.)
  4. 제3항에 있어서, 상기 제1 짝수 신호 인가선들과 상기 제2 짝수 신호 인가선들은 상기 게이트 절연막을 사이에 두고 서로 다른 층에 형성되는 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 상기 제2 데이터 신호 인가선들은
    n-3번째 데이터 라인들과 연결되는 제1 홀수 신호 인가선들; 및
    n-1번째 데이터 라인들과 연결되는 제2 홀수 신호 인가선들을 포함하는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서, 상기 제1 홀수 신호 인가선들과 상기 제2 홀수 신호 인가선들은 상기 게이트 절연막을 사이에 두고 서로 다른 층에 형성되는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 제1 짝수 신호 인가선들 및 상기 제1 홀수 신호 인가선들은 상기 게이트 라인들과 동일한 층에 형성되며, 상기 제2 짝수 신호 인가선들 및 상기 제2 홀수 신호 인가선들은 상기 데이터 라인들과 동일한 층에 형성되는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서, 상기 제1 짝수 신호 인가선들 및 상기 제1 홀수 신호 인가선들은 상기 게이트 라인들과 동일한 제1 금속으로 형성되고, 상기 제2 짝수 신호 인가선들 및 상기 제2 홀수 신호 인가선들은 상기 데이터 라인들과 동일한 제2 금속으로 형성되며, 상기 제1 짝수 신호 인가선들 및 상기 제1 홀수 신호 인가선들과 상기 제2 짝수 신호 인가선들 및 상기 제2 홀수 신호 인가선들은 상기 제1 금속과 상기 제2 금속간의 비저항 비율에 비례하는 선폭으로 형성되는 것을 특징으로 하는 표시 장치.
  9. 제2항에 있어서, 상기 게이트 구동회로부는 다수의 구동 트랜지스터로 이루어진 쉬프트 레지스터를 포함하는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서, 상기 표시 기판은 상기 제3 주변 영역 및 제4 주변 영역 중 적어도 하나의 영역을 거쳐 상기 구동 칩과 상기 게이트 구동회로부를 연결하는 게이트 신호 인가선들을 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서, 상기 게이트 신호 인가선들은 상기 제1 데이터 신호 인가선들 또는 상기 제2 데이터 신호 인가선들의 외곽에 형성되는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 구동 칩은 상기 게이트 라인들의 배열 방향을 따라 배열되어 각종 출력 신호들을 출력하는 출력 패드들을 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 출력 패드들은
    중앙에 위치하며, 공통 전압을 출력하는 공통 전압 패드;
    상기 공통 전압 패드를 기준으로 상기 제3 주변 영역 방향으로 배열되며, 상기 제1 데이터 신호 인가선들과 연결되는 제1 데이터 신호 패드들;
    상기 공통 전압 패드를 기준으로 상기 제4 주변 영역 방향으로 배열되며, 상기 제2 데이터 신호 인가선들과 연결되는 제2 데이터 신호 패드들; 및
    상기 제1 및 제2 데이터 신호 패드들의 외곽에 배열되며, 상기 게이트 신호 인가선들과 연결되는 게이트 신호 패드들을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 표시 기판은 상기 대향 기판과 전기적으로 연결되는 쇼트 포인트를 포함하며,
    상기 쇼트 포인트는 상기 제2 주변 영역에서 상기 제1 데이터 신호 인가선들과 상기 제2 데이터 신호 인가선들 사이에 형성되어 상기 공통 전압 패드와 연결되는 것을 특징으로 하는 표시 장치.
  15. 제2항에 있어서, 상기 대향 기판은 상기 제1, 제2, 제3 및 제4 주변 영역에 형성되는 차광막을 포함하며, 상기 게이트 구동회로부는 상기 차광막에 의해 커버되는 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서, 상기 표시 기판과 상기 대향 기판 사이의 가장자리에 형성되며, 상기 대향 기판 방향에서 입사되는 외부광에 의해 경화되는 씰 라인을 더 포함하는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서, 상기 씰 라인에 대응되는 상기 차광막은 제거되는 것을 특징으로 하는 표시 장치.
  18. 제16항에 있어서, 상기 씰 라인에 대응되는 상기 차광막에는 노광을 위한 슬릿이 형성되는 것을 특징으로 하는 표시 장치.
KR1020060092719A 2006-09-25 2006-09-25 표시 장치 KR101274037B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060092719A KR101274037B1 (ko) 2006-09-25 2006-09-25 표시 장치
JP2007245507A JP5294376B2 (ja) 2006-09-25 2007-09-21 表示装置
US11/860,240 US9746727B2 (en) 2006-09-25 2007-09-24 Display apparatus
CN2007103081867A CN101241283B (zh) 2006-09-25 2007-09-25 显示装置
US15/497,080 US10068545B2 (en) 2006-09-25 2017-04-25 Display apparatus
US16/120,013 US10210837B2 (en) 2006-09-25 2018-08-31 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060092719A KR101274037B1 (ko) 2006-09-25 2006-09-25 표시 장치

Publications (2)

Publication Number Publication Date
KR20080027980A KR20080027980A (ko) 2008-03-31
KR101274037B1 true KR101274037B1 (ko) 2013-06-12

Family

ID=39354577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060092719A KR101274037B1 (ko) 2006-09-25 2006-09-25 표시 장치

Country Status (4)

Country Link
US (3) US9746727B2 (ko)
JP (1) JP5294376B2 (ko)
KR (1) KR101274037B1 (ko)
CN (1) CN101241283B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101589755B1 (ko) * 2009-10-19 2016-01-28 엘지디스플레이 주식회사 표시장치 어레이 기판
US9078363B2 (en) * 2009-11-18 2015-07-07 Sharp Kabushiki Kaisha Wiring board and display apparatus
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
KR101107165B1 (ko) * 2010-03-23 2012-01-25 삼성모바일디스플레이주식회사 액정 표시 패널
KR101910340B1 (ko) * 2011-10-12 2018-10-23 삼성디스플레이 주식회사 내로우 베젤을 갖는 액정표시장치
JP6078946B2 (ja) * 2011-11-08 2017-02-15 セイコーエプソン株式会社 電気光学装置および電子機器
KR101395636B1 (ko) * 2012-09-12 2014-05-15 엘지디스플레이 주식회사 전원링크배선을 포함하는 표시장치
US9875699B2 (en) * 2013-02-26 2018-01-23 Sharp Kabushiki Kaisha Display device
KR20150133934A (ko) * 2014-05-20 2015-12-01 삼성디스플레이 주식회사 표시 장치
JP6294967B2 (ja) * 2014-07-29 2018-03-14 シャープ株式会社 電子機器
WO2016080291A1 (ja) * 2014-11-21 2016-05-26 シャープ株式会社 表示装置
KR102440559B1 (ko) * 2015-06-03 2022-09-06 삼성디스플레이 주식회사 액정 표시 장치 및 액정 표시 장치의 제조 방법
US10074323B2 (en) * 2015-06-18 2018-09-11 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN109143649B (zh) 2018-09-29 2021-07-30 武汉天马微电子有限公司 显示面板和显示装置
KR102674308B1 (ko) * 2018-10-05 2024-06-10 엘지디스플레이 주식회사 표시장치
CN109166504B (zh) * 2018-10-17 2021-10-01 惠科股份有限公司 测试电路及显示装置
US11276339B2 (en) * 2019-04-11 2022-03-15 Samsung Display Co., Ltd. Display device and method of inspecting the same
KR102651587B1 (ko) * 2020-01-22 2024-03-27 삼성디스플레이 주식회사 표시 패널 검사 장치 및 표시 장치
KR20210107200A (ko) * 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시 장치
CN114967251B (zh) * 2021-02-20 2023-12-12 福州京东方光电科技有限公司 显示基板及其补偿方法、显示装置
WO2024014233A1 (ja) * 2022-07-12 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
CN117831437A (zh) * 2022-09-27 2024-04-05 瀚宇彩晶股份有限公司 显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003057662A (ja) * 2001-08-10 2003-02-26 Seiko Epson Corp 液晶装置
JP2003172944A (ja) * 2001-09-28 2003-06-20 Hitachi Ltd 表示装置
JP2004053702A (ja) * 2002-07-17 2004-02-19 Hitachi Displays Ltd 液晶表示装置
JP2005091962A (ja) * 2003-09-19 2005-04-07 Sharp Corp 電極配線基板および表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150263A (ja) * 1991-11-29 1993-06-18 Toshiba Corp アクテイブマトリツクス型液晶表示素子
JPH06202124A (ja) * 1992-12-26 1994-07-22 Nippondenso Co Ltd 液晶表示装置
TW275684B (ko) 1994-07-08 1996-05-11 Hitachi Seisakusyo Kk
JP4815081B2 (ja) * 2000-09-21 2011-11-16 シチズンホールディングス株式会社 画像装置
TW529003B (en) * 2000-12-06 2003-04-21 Sony Corp Power voltage conversion circuit and its control method, display device and portable terminal apparatus
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
US20030076282A1 (en) * 2001-10-19 2003-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
KR20030038837A (ko) * 2001-11-06 2003-05-17 피티플러스(주) Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법
JP3706107B2 (ja) * 2002-01-18 2005-10-12 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP2003295785A (ja) 2002-04-03 2003-10-15 Optrex Corp 有機ｅｌ表示装置およびその駆動装置
KR100488156B1 (ko) * 2002-12-31 2005-05-06 엘지.필립스 엘시디 주식회사 액정표시소자
JP2004325956A (ja) * 2003-04-25 2004-11-18 Sharp Corp 表示装置及びその製造方法
JP2004354573A (ja) 2003-05-28 2004-12-16 Mitsubishi Electric Corp 画像表示装置
JP4593179B2 (ja) * 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置
KR100555528B1 (ko) 2003-11-13 2006-03-03 삼성전자주식회사 Ａｓｇ 박막 액정 표시 장치 패널의 게이트 라인을구동하는 클럭 신호 및 반전 클럭 신호 전압 레벨을제어하는 레벨 쉬프터 회로 및 전압 레벨 제어 방법
KR100996217B1 (ko) * 2003-12-19 2010-11-24 삼성전자주식회사 표시장치 및 이의 구동방법
KR101001966B1 (ko) * 2004-01-07 2010-12-20 삼성전자주식회사 표시장치 및 이의 제조방법
JP4934964B2 (ja) * 2005-02-03 2012-05-23 ソニー株式会社 表示装置、画素駆動方法
US20060238463A1 (en) * 2005-04-26 2006-10-26 Lg Electronics Inc. Electro luminescence display device
KR20060123913A (ko) * 2005-05-30 2006-12-05 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 표시장치
CN100388108C (zh) * 2006-04-14 2008-05-14 友达光电股份有限公司 液晶显示器组件与薄膜晶体管基板及测试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003057662A (ja) * 2001-08-10 2003-02-26 Seiko Epson Corp 液晶装置
JP2003172944A (ja) * 2001-09-28 2003-06-20 Hitachi Ltd 表示装置
JP2004053702A (ja) * 2002-07-17 2004-02-19 Hitachi Displays Ltd 液晶表示装置
JP2005091962A (ja) * 2003-09-19 2005-04-07 Sharp Corp 電極配線基板および表示装置

Also Published As

Publication number Publication date
CN101241283B (zh) 2011-01-19
JP5294376B2 (ja) 2013-09-18
US9746727B2 (en) 2017-08-29
US10068545B2 (en) 2018-09-04
US20080284697A1 (en) 2008-11-20
CN101241283A (zh) 2008-08-13
US20170236481A1 (en) 2017-08-17
JP2008083702A (ja) 2008-04-10
US10210837B2 (en) 2019-02-19
US20180374445A1 (en) 2018-12-27
KR20080027980A (ko) 2008-03-31

Similar Documents

Publication Publication Date Title
KR101274037B1 (ko) 표시 장치
KR101326594B1 (ko) 표시 장치
KR100970925B1 (ko) 액정표시장치 및 이의 제조방법
US8477252B2 (en) Display apparatus with gate leading lines of differing lengths
US8228478B2 (en) Liquid crystal display device
US20200292898A1 (en) Active matrix substrate and display panel
US10991726B2 (en) Pixel array substrate
KR20100012486A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101558216B1 (ko) 표시 장치
KR102540180B1 (ko) 표시 장치
US9280023B2 (en) Liquid crystal display device
JP2015106109A (ja) 電気光学装置、及び電子機器
KR101146533B1 (ko) 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널
JP2007041346A (ja) 電気光学装置及び電子機器
JP2009128473A (ja) 基板装置
KR102004844B1 (ko) 고 개구율을 갖는 액정표시장치
KR101189155B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 액정표시장치
JP6164554B2 (ja) 表示装置
KR20080076161A (ko) 표시 장치
KR20080073805A (ko) 표시 장치
TW202207191A (zh) 陣列基板及顯示裝置
JP2008026537A (ja) 電気光学装置及び電子機器
KR101023972B1 (ko) 상부기판 및 이를 갖는 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 7