Nothing Special   »   [go: up one dir, main page]

CN117831437A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117831437A
CN117831437A CN202211182154.8A CN202211182154A CN117831437A CN 117831437 A CN117831437 A CN 117831437A CN 202211182154 A CN202211182154 A CN 202211182154A CN 117831437 A CN117831437 A CN 117831437A
Authority
CN
China
Prior art keywords
circuit
gate driving
clock signal
electrically connected
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211182154.8A
Other languages
English (en)
Inventor
陈靖轩
陈谚宗
康沐楷
罗祈恩
叶政谚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to CN202211182154.8A priority Critical patent/CN117831437A/zh
Priority to TW112116276A priority patent/TWI849879B/zh
Priority to US18/457,318 priority patent/US20240105098A1/en
Publication of CN117831437A publication Critical patent/CN117831437A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示装置，其包括基板、多条扫描线、多条数据线、多个像素结构、第一栅极驱动电路及第二栅极驱动电路。多个像素结构电性连接多条扫描线与多条数据线。设置在周边区内的第一栅极驱动电路的多个第一输出级电路电性连接多条扫描线。设置在周边区内的第二栅极驱动电路的多个第二输出级电路电性连接多条扫描线。第一输出级电路的第一输出晶体管的通道宽度大于第二输出级电路的第二输出晶体管的通道宽度。

Description

显示装置
技术领域
本发明涉及一种显示装置，尤其涉及一种具有变频驱动的显示装置。
背景技术
随着节能减碳的环保意识抬头，一种能根据使用情境进行驱动频率切换的显示装置被提出。这类显示装置的栅极驱动电路的设计需满足高频驱动下的充电规格。然而，当显示装置以低频驱动时，相同的电路设计则会造成不必要的功耗浪费。因此，如何在低频驱动时降低功耗，对于面板制造商来说是一个需要克服的技术难题。
发明内容
本发明是针对一种显示装置，其操作功耗能根据不同的驱动频率进行调整。
根据本发明的实施例，显示装置包括显示面板。显示面板包括基板、多条扫描线、多条数据线、多个像素结构、第一栅极驱动电路以及第二栅极驱动电路。基板设有显示区以及显示区以外的周边区。多条扫描线与多条数据线设置在显示区内。多个像素结构设置在显示区内，并且电性连接这些扫描线与这些数据线。第一栅极驱动电路设置在周边区内，且包括多个第一输出级电路。这些第一输出级电路电性连接多条扫描线。第二栅极驱动电路设置在周边区内，且包括多个第二输出级电路。这些第二输出级电路电性连接多条扫描线。多个第一输出级电路各自具有第一输出晶体管。多个第二输出级电路各自具有第二输出晶体管。第一输出晶体管的通道宽度大于第二输出晶体管的通道宽度。
在根据本发明的实施例的显示装置中，当显示面板以第一帧速率进行驱动时，多个第一输出级电路输出多个第一栅极驱动信号至多条扫描线。当显示面板以第二帧速率进行驱动时，多个第二输出级电路输出多个第二栅极驱动信号至多条扫描线，其中第一帧速率大于第二帧速率。
在根据本发明的实施例的显示装置中，显示面板还包括多条第一时脉信号线与多条第二时脉信号线，设置在周边区内。多个第一输出级电路电性连接多条第一时脉信号线，多个第二输出级电路电性连接多条第二时脉信号线。多条第一时脉信号线适于传送多个第一时脉信号至多个第一输出级电路，多条第二时脉信号线适于传送多个第二时脉信号至多个第二输出级电路，且各第一时脉信号的频率大于各第二时脉信号的频率。
在根据本发明的实施例的显示装置中，第一栅极驱动电路与第二栅极驱动电路分别位于显示区的相对两侧。
在根据本发明的实施例的显示装置中，第一栅极驱动电路与第二栅极驱动电路中的一个位于显示区的第一侧。第一栅极驱动电路与第二栅极驱动电路中的另一个位于显示区的第二侧，且第二侧紧邻第一侧。
在根据本发明的实施例的显示装置中，显示面板还包括第三栅极驱动电路。第三栅极驱动电路设置在周边区内，且包括多个第三输出级电路。多个第三输出级电路电性连接多条扫描线。多个第三输出级电路各自具有第三输出晶体管。第三输出晶体管的通道宽度小于第二输出晶体管的通道宽度。
在根据本发明的实施例的显示装置中，当显示面板以第一帧速率进行驱动时，多个第一输出级电路输出多个第一栅极驱动信号至多条扫描线。当显示面板以第二帧速率进行驱动时，多个第二输出级电路输出多个第二栅极驱动信号至多条扫描线。当显示面板以第三帧速率进行驱动时，多个第三输出级电路输出多个第三栅极驱动信号至多条扫描线。第一帧速率大于第二帧速率，且第二帧速率大于第三帧速率。
在根据本发明的实施例的显示装置中，第一栅极驱动电路、第二栅极驱动电路与第三栅极驱动电路中的一个、另一个与其余一个分别位于显示区的第一侧、第二侧与第三侧。第二侧紧邻第一侧，且第三侧紧邻第二侧并且与第一侧相对。
在根据本发明的实施例的显示装置中，显示面板还包括多条辅助信号线，电性连接第一栅极驱动电路、第二栅极驱动电路与第三栅极驱动电路中的另一个。每一条扫描线电性连接多条辅助信号线的对应一者。
在根据本发明的实施例的显示装置中，像素结构包括像素晶体管、像素电极以及共电极。像素晶体管电性连接一条扫描线与一条数据线。像素电极电性连接像素晶体管。共电极重叠像素电极设置。多条辅助信号线经由多个导电图案与多条扫描线电性连接，且像素电极与共电极中的一个与这些导电图案为同一膜层。
在根据本发明的实施例的显示装置中，多条扫描线属于第一金属层，多条辅助信号线属于第二金属层。显示面板还包括绝缘层，位于第一金属层与第二金属层间。绝缘层具有多个穿孔，且每一条辅助信号线通过这些穿孔的对应一者电性连接多条扫描线的对应一者。
在根据本发明的实施例的显示装置中，显示面板还包括多条第一时脉信号线与多条第二时脉信号线，设置在周边区内。多个第一输出级电路电性连接多条第一时脉信号线，多个第二输出级电路电性连接多条第二时脉信号线。显示装置还包括驱动芯片，设置在基板上且位于周边区内。驱动芯片具有多个第一信号脚位、多个第二信号脚位和多个第三信号脚位。多条第一时脉信号线电性耦接这些第一信号脚位。多条第二时脉信号线电性耦接这些第二信号脚位。多条数据线电性耦接这些第三信号脚位。
在根据本发明的实施例的显示装置中，显示面板还包括多条第一时脉信号线与多条第二时脉信号线，设置在周边区内。多个第一输出级电路电性连接多条第一时脉信号线，多个第二输出级电路电性连接多条第二时脉信号线。显示装置还包括驱动芯片及电路软板。驱动芯片设置在基板上且位于周边区内。驱动芯片具有多个第一信号脚位和多个第二信号脚位。多条数据线电性耦接这些第二信号脚位。多条第一时脉信号线与多条第二时脉信号线分别电性耦接至多个第一信号脚位与电路软板，或是分别电性耦接至电路软板与多个第一信号脚位。
在根据本发明的实施例的显示装置中，显示面板还包括多条第一时脉信号线与多条第二时脉信号线，设置在周边区内。多个第一输出级电路电性连接多条第一时脉信号线，多个第二输出级电路电性连接多条第二时脉信号线。显示装置还包括电路软板，电性耦接多条第一时脉信号线和多条第二时脉信号线。
在根据本发明的实施例的显示装置中，电路软板设有电压电平移位电路。多条第一时脉信号线和多条第二时脉信号线电性耦接电压电平移位电路。
基于上述，在本发明的一实施例的显示装置中，显示区内设有彼此电性连接多个像素结构、多条扫描线与多条数据线，而显示区外设有第一栅极驱动电路和第二栅极驱动电路。这两个栅极驱动电路各自具有电性连接多条扫描线和多条时脉信号线的多个输出级电路，而这些输出级电路各自设有输出晶体管。通过第一栅极驱动电路的各个输出级电路的输出晶体管的通道宽度大于第二栅极驱动电路的各个输出级电路的输出晶体管的通道宽度，能让显示装置在不同驱动频率的操作下选用合适的栅极驱动电路来避免运行时的功耗浪费。
附图说明
图1是依照本发明的第一实施例的显示面板的正视示意图；
图2是图1的移位暂存电路的电路简图；
图3A及图3B分别是图1的第一输出级电路的第一输出晶体管与第二输出级电路的第二输出晶体管的正视示意图；
图4是依照本发明的第二实施例的显示面板的正视示意图；
图5是图4的显示面板的显示区的放大示意图；
图6是图5的显示面板的剖视示意图；
图7A及图7B是图6的显示面板的另一些变形实施例的剖视示意图；
图8是依照本发明的第三实施例的显示面板的正视示意图；
图9是图8的移位暂存电路的电路简图；
图10A至图10C分别是图8的第一输出级电路的第一输出晶体管、第二输出级电路的第二输出晶体管及第三输出级电路的第三输出晶体管的正视示意图；
图11是依照本发明的第四实施例的显示装置的正视示意图；
图12是依照本发明的第五实施例的显示装置的正视示意图；
图13是依照本发明的第六实施例的显示装置的正视示意图；
图14是依照本发明的第七实施例的显示装置的正视示意图；
图15是依照本发明的第八实施例的显示装置的正视示意图。
附图标记说明
1、1A、1B、2、2A：显示装置；
10、10A、10B、10C、10D：显示面板；
100：基板；
110、120、130、120A、130A：绝缘层；
201、202、203：移位暂存电路；
201(1)-201(N)、202(1)-202(N)、203(1)-203(N)：第一至第N级移位暂存电路；
210：上拉电路；
221、222、223：输出级电路；
230、231、232：下拉电路；
300、300A、300B、300C：驱动芯片；
310、320、330、340、410、420、430：信号脚位；
400、400A：电路软板；
480：电压电平移位电路；
ASL(1)-ASL(N)、ASL-A(n)：辅助信号线；
C：电容器；
CE、CE-A：共电极；
CK1、CK2、CK3：时脉信号；
CKL1、CKL1-A：第一时脉信号线；
CKL2、CKL2-A、CKL2-B：第二时脉信号线；
CKL3、CKL3-A：第三时脉信号线；
CP、CP-A：导电图案；
CW1、CW2、CW3：通道宽度；
D2U、U2D：扫描方向信号；
DA：显示区；
DAs1：第一侧；
DAs2：第二侧；
DAs3：第三侧；
DE、DE1、DE2、DE3：漏极；
DL：数据线；
DS1：预充电信号；
G1n、G2n、G3n：栅极驱动信号；
GDC1：第一栅极驱动电路；
GDC2、GDC2-A：第二栅极驱动电路；
GDC3：第三栅极驱动电路；
GE、GE1、GE2、GE3；栅极；
IN1：第一输入信号；
IN2：第二输入信号；
ML1：第一金属层；
ML2：第二金属层；
N1、N2、N3、N4：节点；
PA：周边区；
PE、PE-A：像素电极；
PX、PX-A：像素结构；
PXA：像素区；
SC、SC1、SC2、SC3：半导体图案；
SE、SE1、SE2、SE3：源极；
SL(1)-SL(N)：扫描线；
SLT：微缝隙；
T：像素晶体管；
T1a、T1b、T1c、T2～T13：晶体管；
TCL1、TCL1-A：第一透明导电层；
TCL2、TCL2-A、TCL2-B：第二透明导电层；
TH1、TH2、TH3、TH1”、TH2”、TH3”、TH4：穿孔；
VPWL1、VPWL2：控制信号；
VSS：参考电位；
X(1)-X(N)：连接结构；
A-A’、B-B’：剖线。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是依照本发明的第一实施例的显示面板的正视示意图。图2是图1的第n级移位暂存电路的电路简图。图3A及图3B分别是图1的第一输出级电路的第一输出晶体管与第二输出级电路的第二输出晶体管的正视示意图。请参照图1及图2，显示面板10包括基板100、多条扫描线SL(1)-SL(N)、多条数据线DL及多个像素结构PX。基板100设有显示区DA以及显示区DA以外的周边区PA。多条扫描线SL(1)-SL(N)与多条数据线DL设置在显示区DA内，且彼此相交并定义出多个像素区PXA。这些像素区PXA分别设有多个像素结构PX，且这些扫描线SL(1)-SL(N)与这些数据线DL电性连接这些像素结构PX。
在本实施例中，基板100的周边区PA内设有第一栅极驱动电路GDC1和第二栅极驱动电路GDC2。举例来说，第一栅极驱动电路GDC1和第二栅极驱动电路GDC2分别位于显示区DA的相对两侧，且电性连接多条扫描线SL(1)-SL(N)各自的相对两端，但不以此为限。具体来说，多条扫描线SL(1)-SL(N)中的任一扫描线的相对两端分别电性连接第一栅极驱动电路GDC1和第二栅极驱动电路GDC2。在本实施例中，第一栅极驱动电路GDC1和第二栅极驱动电路GDC2可为GOA(Gate driver On Array)型栅极驱动电路，但不以此为限。举例来说，第一栅极驱动电路GDC1和第二栅极驱动电路GDC2中的晶体管可为薄膜晶体管，且与像素结构PX中的像素晶体管在相同步骤中制作形成，但不以此为限。相应地，周边区PA还设有多条第一时脉信号线CKL1和多条第二时脉信号线CKL2，其中第一栅极驱动电路GDC1与这些第一时脉信号线CKL1电性连接，第二栅极驱动电路GDC2与这些第二时脉信号线CKL2电性连接。
这两个栅极驱动电路各自适于接收来自对应的多条时脉信号线的多个时脉信号，并且输出多个栅极驱动信号至多条扫描线SL(1)-SL(N)，其中各条扫描线SL(1)-SL(N)电性连接对应的至少一个像素结构PX。举例来说，显示面板10可通过这两个栅极驱动电路和源极驱动电路(未示出)个别地控制这些像素结构PX来驱使显示介质层(未示出)发光或调变光线，以达到显示图像的效果。此处的显示介质层例如是多个发光二极管(例如微型发光二极管、有机发光二极管或次毫米发光二极管)或液晶层，本发明并不加以限制。
在本实施例中，第一栅极驱动电路GDC1包括多个移位暂存电路201(如第一至第N级移位暂存电路201(1)-201(N))，第二栅极驱动电路GDC2包括多个移位暂存电路202(如第一至第N级移位暂存电路202(1)-202(N))。扫描线SL(n)的相对两端分别电性连接第一栅极驱动电路GDC1的第n级移位暂存电路201(n)和第二栅极驱动电路GDC2的第n级移位暂存电路202(n)，其中n为大于或等于1且小于或等于N的正整数。移位暂存电路201和移位暂存电路202各自可包括多个晶体管和电容器C。这些晶体管和电容器C分别构成移位暂存电路的上拉电路、输出级电路和下拉电路。需说明的是，本发明不加以限制每一个移位暂存电路所具有的晶体管和电容器的数量，这些元件的数量当可根据产品的实际电路设计来调整。
举例来说，周边区PA还设有第一控制信号线(未示出)、第二控制信号线(未示出)和电源线(未示出)。第一栅极驱动电路GDC1和第二栅极驱动电路GDC2的下拉电路230电性连接这些第一与第二控制信号线和电源线，并且依据来自第一控制信号线的第一控制信号VPWL1和来自第二控制信号线的第二控制信号VPWL2下拉第一节点N1和第二节点N2至参考电位VSS，其中参考电位VSS为电源线提供的电位。举例来说，参考电位VSS可为栅极低电位(Gate Low Voltage)或是接地电位，但参考电位VSS不以此为限。第一栅极驱动电路GDC1的第n级移位暂存电路201(n)的输出级电路221依据第n级移位暂存电路201(n)的预充电电路210产生的预充电信号DS1和来自第一时脉信号线CKL1的第一时脉信号CK1来产生第一栅极驱动电路GDC1的第n级栅极驱动信号G1n，而第二栅极驱动电路GDC2的第n级移位暂存电路202(n)的输出级电路222依据第n级移位暂存电路202(n)的预充电电路210产生的预充电信号DS1和来自第二时脉信号线CKL2的第二时脉信号CK2来产生第二栅极驱动电路GDC2的第n级栅极驱动信号G2n。
在本实施例中，第一栅极驱动电路GDC1的各移位暂存电路201包括预充电电路210、输出级电路221和下拉电路230，第二栅极驱动电路GDC2的各移位暂存电路202包括预充电电路210、输出级电路222和下拉电路230。特别注意的是，这两个栅极驱动电路各自的输出级电路的部分元件的设计并不相同，稍后会详加说明。
先说明的是，在本实施例中，第一栅极驱动电路GDC1的第n级移位暂存电路201(n)的预充电电路210的电路(例如晶体管的数量与电连接方式)与电路中的晶体管的尺寸可相同于第二栅极驱动电路GDC2的第n级移位暂存电路202(n)的预充电电路210的电路与电路中的晶体管的尺寸，但不以此为限。在另一些实施例中，第一栅极驱动电路GDC1的第n级移位暂存电路201(n)的预充电电路210的电路及/或电路中的晶体管的尺寸可不同于第二栅极驱动电路GDC2的第n级移位暂存电路202(n)的预充电电路210的电路及/或电路中的晶体管的尺寸。第n级移位暂存电路201(n)或202(n)的预充电电路210包括晶体管T2和晶体管T3。晶体管T2的控制端接收第一输入信号IN1。第一输入信号IN1可例如为第一方向扫描起始信号或是位于第n级移位暂存电路201(n)或202(n)之前的移位暂存电路输出的栅极驱动信号(例如但不限于来自前一级移位暂存电路201(n-1)或202(n-1)输出的第n-1级栅极驱动信号)，晶体管T2的第一端接收第一扫描方向信号U2D，晶体管T2的第二端连接晶体管T3的第二端，且晶体管T2的第二端和晶体管T3的第二端电性连接第一节点N1。晶体管T3的控制端接收第二输入信号IN2。第二输入信号IN2可例如为第二方向扫描起始信号或是位于第n级移位暂存电路201(n)或202(n)之后的移位暂存电路输出的栅极驱动信号(例如但不限于来自后一级移位暂存电路201(n+1)或202(n+1)输出的第n+1级栅极驱动信号)，晶体管T3的第一端接收第二扫描方向信号D2U。第n级移位暂存电路201(n)或202(n)的预充电电路210依据第一扫描方向信号U2D、第二扫描方向信号D2U、第一输入信号IN1和第二输入信号IN2产生预充电信号DS1，且预充电信号DS1可传送至第一节点N1。在本文中，第n级移位暂存电路201(n)或202(n)中的晶体管的控制端、第一端和第二端可分别为晶体管的栅极、源极和漏极，或是分别为晶体管的栅极、漏极和源极。
在本实施例中，第一扫描方向信号U2D用以指示栅极驱动电路的扫描方向为第一方向(例如图1的显示区DA内的多条扫描线SL(1)-SL(N)的扫描方向为从图1的上方朝下方进行扫描)，而第二扫描方向信号D2U用以指示栅极驱动电路的扫描方向为第二方向(例如图1的显示区DA内的多条扫描线SL(1)-SL(N)的扫描方向为从图1的下方朝上方进行扫描)。
需说明的是，本实施例的预充电电路210是以具有双向扫描功能的移位暂存电路201、202的预充电电路210(即可接收第一扫描方向信号U2D与第二扫描方向信号D2U的预充电电路210)为例示，但本发明的预充电电路210的电路不以此为限。在另一些实施例中，预充电电路210可为仅具有单向扫描功能的移位暂存电路的预充电电路。本发明不限制预充电电路210的电路。
第一栅极驱动电路GDC1的第n级移位暂存电路201(n)的输出级电路221包括晶体管T1a和电容器C。晶体管T1a的控制端电性连接第一节点N1，晶体管T1a的第一端接收来自第一时脉信号线CKL1的第一时脉信号CK1，晶体管T1a的控制端与第二端分别连接电容器C的第一端与第二端，晶体管T1a的第二端电性连接第二节点N2，并且晶体管T1a的第二端输出第n级栅极驱动信号G1n(即第一栅极驱动信号)至对应的扫描线SL(n)。
相似地，第二栅极驱动电路GDC2的第n级移位暂存电路202(n)的输出级电路222包括晶体管T1b和电容器C。晶体管T1b的控制端电性连接第一节点N1，晶体管T1b的第一端接收来自第二时脉信号线CKL2的第二时脉信号CK2，晶体管T1b的控制端与第二端分别连接电容器C的第一端与第二端，晶体管T1b的第二端电性连接第二节点N2，并且晶体管T1b的第二端输出第n级栅极驱动信号G2n(即第二栅极驱动信号)至对应的扫描线SL(n)。
在另一些实施例中，第一栅极驱动电路GDC1的输出级电路221可包括晶体管T1a但不包括电容器C，且第二栅极驱动电路GDC2的输出级电路222可包括晶体管T1b但不包括电容器C，但不以此为限。
在本实施例中，第一栅极驱动电路GDC1的第n级移位暂存电路201(n)的输出级电路221的晶体管的数量与电连接方式可相同于第二栅极驱动电路GDC2的第n级移位暂存电路202(n)的输出级电路222的晶体管的数量与电连接方式，而第一栅极驱动电路GDC1的第n级移位暂存电路201(n)的输出级电路221中的晶体管T1a的尺寸不同于第二栅极驱动电路GDC2的第n级移位暂存电路202(n)的输出级电路222中的晶体管T1b的尺寸，但不以此为限。在另一些实施例中，第一栅极驱动电路GDC1的第n级移位暂存电路201(n)的输出级电路221的晶体管的数量与电连接方式与输出级电路221中的晶体管T1a的尺寸可不同于第二栅极驱动电路GDC2的移位暂存电路202(n)的输出级电路222的晶体管的数量与电连接方式与输出级电路222中的晶体管T1b的尺寸。关于第一栅极驱动电路GDC1的移位暂存电路201的输出级电路221中的晶体管T1a的尺寸不同于第二栅极驱动电路GDC2的移位暂存电路202的输出级电路222中的晶体管T1b的尺寸的相关说明，可参见图3A至图3B的说明。
在本实施例中，第一栅极驱动电路GDC1的第n级移位暂存电路201(n)的下拉电路230的电路(例如晶体管的数量与电连接方式)与电路中的晶体管的尺寸可相同于第二栅极驱动电路GDC2的第n级移位暂存电路202(n)的下拉电路230的电路与电路中的晶体管的尺寸，但不以此为限。在另一些实施例中，第一栅极驱动电路GDC1的第n级移位暂存电路201(n)的下拉电路230的电路及/或电路中的晶体管的尺寸可不同于第二栅极驱动电路GDC2的第n级移位暂存电路202(n)的下拉电路230的电路及/或电路中的晶体管的尺寸。
在本实施例中，移位暂存电路的下拉电路230数量是以两个(分别为下拉电路231和下拉电路232)为例进行示例性地说明，并不表示本发明以此为限制。在其他实施例中，移位暂存电路的下拉电路数量也可以是一个。本发明不限制下拉电路230的电路。
下拉电路231包括晶体管T4、晶体管T6、晶体管T8、晶体管T10和晶体管T12。晶体管T6的控制端和晶体管T8的第一端电性连接第一节点N1。晶体管T4的第一端电性连接第二节点N2。晶体管T6的第一端、晶体管T4的控制端、晶体管T8的控制端、晶体管T12的第一端和晶体管T10的第一端电性连接第三节点N3，晶体管T4的第二端、晶体管T6的第二端、晶体管T8的第二端和晶体管T12的第二端耦接至参考电位VSS。晶体管T10的控制端和第二端彼此电性连接且接收第二控制信号VPWL2。晶体管T12的控制端接收第一控制信号VPWL1。
相似地，下拉电路232包括晶体管T5、晶体管T7、晶体管T9、晶体管T11和晶体管T13。晶体管T7的控制端和晶体管T9的第一端电性连接第一节点N1。晶体管T5的第一端电性连接第二节点N2。晶体管T7的第一端、晶体管T5的控制端、晶体管T9的控制端、晶体管T13的第一端和晶体管T11的第一端电性连接第四节点N4，晶体管T4的第二端、晶体管T7的第二端、晶体管T8的第二端和晶体管T12的第二端耦接至参考电位VSS。晶体管T11的控制端和第二端彼此电性连接且接收第一控制信号VPWL1。晶体管T13的控制端接收第二控制信号VPWL2。
需说明的是，本发明并不以图2的揭示内容来限定第一栅极驱动电路GDC1的第n级移位暂存电路201(n)和第二栅极驱动电路GDC2的第n级移位暂存电路202(n)的电路。也就是说，时第一栅极驱动电路GDC1的第n级移位暂存电路201(n)和第二栅极驱动电路GDC2的第n级移位暂存电路202(n)的电路当可根据实际的产品设计与应用而调整，本发明并不加以限制。
举例来说，当栅极驱动电路接收到扫描起始信号(未示出)，相互串联耦接的多个移位暂存电路(例如第一至第N移位暂存电路201(1)-201(N)或第一至第N移位暂存电路202(1)-201(N))在时序上依序输出栅极驱动信号至显示区DA的多条扫描线SL(1)-SL(N)以个别地控制多个像素结构PX并经由显示介质层(未示出)来显示图像。在最后一级的移位暂存电路输出栅极驱动信号后，栅极驱动电路会接收到扫描终止信号(未示出)，此时便完成一个画面周期(frame period)的图像更新。
特别说明的是，在本实施例中，显示面板10可以两种不同的扫描频率(或可称为帧速率)进行驱动。举例来说，前述的第一时脉信号CK1的频率可大于第二时脉信号CK2的频率，当显示面板10欲以较高的扫描频率(或可称为第一帧速率)进行驱动时，则是利用第一栅极驱动电路GDC1提供第一栅极驱动信号至扫描线SL(1)-SL(N)。相反地，当显示面板10欲以较低的扫描频率(或可称为第二帧速率)进行驱动时，则是改利用第二栅极驱动电路GDC2来提供第二栅极驱动信号至扫描线SL(1)-SL(N)。举例来说，第一帧速率可为60赫兹，且第二帧速率可小于60赫兹(例如但不限于8赫兹)；或是第一帧速率可为120赫兹，且第二帧速率可为60赫兹，但第一帧速率与第二帧速率的数值不以上述例示为限。换句话说，在显示面板10显示画面时，扫描线SL(1)-SL(N)接收第一栅极驱动信号与第二栅极驱动信号的其中一个，其中当显示面板10的帧速率(Frame Rate)为第一帧速率时，扫描线SL(1)-SL(N)接收第一栅极驱动信号(即第一栅极驱动电路GDC1的第一至第N级移位暂存电路201(1)-201(N)分别提供第一至第N级栅极驱动信号至扫描线SL(1)-SL(N))；当显示面板10的帧速率为第二帧速率时，扫描线SL(1)-SL(N)接收第二栅极驱动信号(即第二栅极驱动电路GDC2的第一至第N级移位暂存电路202(1)-202(N)分别提供第一至第N级栅极驱动信号至扫描线SL(1)-SL(N))。由于以较低频率驱动时，像素结构PX在一个画面周期内的充电时间较长，第二栅极驱动电路GDC2的输出级电路222的晶体管T1b(即第二输出晶体管)的充电效率可低于第一栅极驱动电路GDC1的输出级电路221的晶体管T1a(即第一输出晶体管)的充电效率，即晶体管T1b的驱动能力可低于晶体管T1a的驱动能力，而仍然可在较低频率驱动时将扫描线SL(1)-SL(N)驱动至预定的电位。举例来说，显示面板10例如包括300条扫描线，当帧速率为60赫兹时，各扫描线的充电时间约为55.5微秒；而当帧速率为8赫兹时，各扫描线的充电时间约为416微秒，因此当帧速率为8赫兹时，驱动能力较低的第二栅极驱动电路GDC2的输出级电路222的晶体管T1b仍然可将扫描线驱动至预定的电位。
请参照图1至图3B，晶体管T1a包括栅极GE1、源极SE1、漏极DE1和半导体图案SC1，其中半导体图案SC1于正视方向上位于栅极GE1与源极SE1(或漏极DE1)之间，且重叠于栅极GE1。源极SE1与漏极DE1彼此间隔开来并且分别接触半导体图案SC1的不同两区。相似地，晶体管T1b包括栅极GE2、源极SE2、漏极DE2和半导体图案SC2，其中半导体图案SC2于正视方向上位于栅极GE2与源极SE2(或漏极DE2)之间，且重叠于栅极GE2。源极SE2与漏极DE2彼此间隔开来并且分别接触半导体图案SC2的不同两区。
特别注意的是，第一栅极驱动电路GDC1的输出级电路221的晶体管T1a的通道宽度(Channel Width)CW1可大于第二栅极驱动电路GDC2的输出级电路222的晶体管T1b的通道宽度CW2。据此，能让显示面板10在不同驱动频率的操作下选用合适的栅极驱动电路来提供栅极驱动信号，以避免栅极驱动电路运行时的功耗浪费。
举例来说，当显示面板10欲以较低的扫描频率进行操作时，可选用通道宽度CW2较小的(输出)晶体管T1b来输出第二栅极驱动信号至扫描线SL(1)-SL(N)，据以降低栅极驱动信号的输出功耗。相反地，当显示面板10欲以较高的扫描频率进行操作时，可选用通道宽度CW1较大的(输出)晶体管T1a来输出第一栅极驱动信号至扫描线SL(1)-SL(N)，以满足高频驱动时的充电效率。
以下将列举另一些实施例以详细说明本揭露，其中相同的构件将标示相同的符号，并且省略相同技术内容的说明，省略部分请参考前述实施例，以下不再赘述。
图4是依照本发明的第二实施例的显示面板的正视示意图。图5是图4的显示面板的显示区的放大示意图。图6是图5的显示面板的剖视示意图。图7A及图7B是图6的显示面板的另一些变形实施例的剖视示意图。图6对应于图5的剖线A-A’与剖线B-B’。
请参照图4，不同于图1的显示面板10的第一栅极驱动电路GDC1和第二栅极驱动电路GDC2是设置在显示区DA的相对两侧，在本实施例的显示面板10A中，第一栅极驱动电路GDC1和第二栅极驱动电路GDC2-A分别位于显示区DA的相邻两侧。举例来说，显示面板10A的第一栅极驱动电路GDC1和第二栅极驱动电路GDC2-A可分别设置在显示区DA的第一侧DAs1(即图4的显示区DA左侧)与第二侧DAs2(即图4的显示区DA上侧)，其中第二侧DAs2紧邻第一侧DAs1。
此外，显示面板10A还可包括另一个第一栅极驱动电路GDC1，设置在显示区DA的第三侧DAs3(即图4的显示区DA右侧)，其中第三侧DAs3紧邻第二侧DAs2并且与第一侧DAs1相对。在本实施例中，显示区DA的第一侧DAs1与第三侧DAs3彼此相对，且显示区DA的第二侧DAs2的两端分别耦接第一侧DAs1与第三侧DAs3。也因此，本实施例的第二时脉信号线CKL2-A分别经由显示区DA的左右两侧延伸至显示区DA的上侧。
在本实施例中，两个第一栅极驱动电路GDC1分别位于显示区DA的相对两侧，且分别电性连接多条扫描线SL(1)-SL(N)各自的相对两端。当显示面板10A欲以高频扫描驱动时，这两个第一栅极驱动电路GDC1可以相同时脉频率进行操作，据以实现显示面板10A的双端驱动，从而提升像素结构PX的充电效率。
在本实施例中，各扫描线SL(1)-SL(N)各自的相对两端分别电性连接两个第一栅极驱动电路GDC1以实现扫描线SL(1)-SL(N)的双端驱动，但不以此为限。在其他实施例中，两个第一栅极驱动电路GDC1分别位于显示区DA的相对两侧，两个第一栅极驱动电路GDC1中的一个电性连接多条扫描线SL(1)-SL(N)中的奇数扫描线(例如SL(1)、SL(3)、SL(5)…等)，而两个第一栅极驱动电路GDC1中的另一个电性连接多条扫描线SL(1)-SL(N)中的偶数扫描线(例如SL(2)、SL(4)、SL(6)…等)，其中两个第一栅极驱动电路GDC1中的一个接收第一时脉信号CK1，且两个第一栅极驱动电路GDC1中的另一个接收另一时脉信号，且前述的另一时脉信号与第一时脉信号CK1的频率相同且彼此间具有相位差。
在另一些实施例中，显示面板10A可包括一个第一栅极驱动电路GDC1和两个第二栅极驱动电路GDC2-A，第二栅极驱动电路GDC2-A和第一栅极驱动电路GDC1可分别设置在显示区DA的第一侧DAs1与第二侧DAs2，且另一个第二栅极驱动电路GDC2-A可设置在显示区DA的第三侧DAs3。各扫描线SL(1)-SL(N)的相对两端可分别电性连接两个第二栅极驱动电路GDC2-A，或是扫描线SL(1)-SL(N)中的奇数扫描线与偶数扫描线可分别电性连接一个第二栅极驱动电路GDC2-A和另一个第二栅极驱动电路GDC2-A，其中两个第二栅极驱动电路GDC2-A中的一个接收第二时脉信号CK2，两个第二栅极驱动电路GDC2-A中的另一个接收另一时脉信号，且前述的另一时脉信号与第二时脉信号CK2的频率相同且彼此间具有相位差。
在本实施例中，为了让位于显示区DA上侧(即第二侧DAs2)的第二栅极驱动电路GDC2-A所产生的第二栅极驱动信号能传递至多条扫描线SL，本实施例的显示面板10A还包括多条辅助信号线ASL(1)-ASL(N)。这些辅助信号线ASL(1)-ASL(N)电性连接第二栅极驱动电路GDC2-A的第一至第N级移位暂存电路202(1)-202(N)的输出级电路222与多条扫描线SL(1)-SL(N)，即辅助信号线ASL(n)电性连接第二栅极驱动电路GDC2-A中的第n级移位暂存电路202(n)的输出级电路222与扫描线SL(n)，以将第二栅极驱动电路GDC2的第n级移位暂存电路202(n)的输出级电路222输出的第n级栅极驱动信号G2n经由对应的辅助信号线ASL(n)传送至扫描线SL(n)。在本实施例中，多条辅助信号线ASL(1)-ASL(N)相交于多条扫描线SL(1)-SL(N)，并且与多条数据线DL交替排列，但不以此为限。辅助信号线ASL(n)经由连接结构X(n)电性连接对应的扫描线SL(n)。举例来说，电性连接第二栅极驱动电路GDC2-A中的第一至第N级移位暂存电路202(1)-202(N)的辅助信号线ASL(1)-ASL(N)分别经由连接结构X(1)-X(N)以分别电性连接扫描线SL(1)-SL(N)。关于连接结构X(1)-X(N)的剖视示意图，可参考图5至图7B的说明。
特别注意的是，在本实施例中，第一栅极驱动电路GDC1的第一扫描方向信号U2D用以指示第一栅极驱动电路GDC1的扫描方向为第一方向(例如显示区DA内的多条扫描线SL(1)-SL(N)的扫描方向为从图4的上方朝下方进行扫描)，而第二扫描方向信号D2U用以指示第一栅极驱动电路GDC1的扫描方向为第二方向(例如显示区DA内的多条扫描线SL(1)-SL(N)的扫描方向为从图4的下方朝上方进行扫描)。第二栅极驱动电路GDC2-A的第一扫描方向信号U2D用以指示第二栅极驱动电路GDC2-A的扫描方向为第三方向(例如从图4的左方朝右方进行扫描)，而第二扫描方向信号D2U用以指示第二栅极驱动电路GDC2-A的扫描方向为第四方向(例如从图4的右方朝左方进行扫描)，因为第二栅极驱动电路GDC2-A中的第一至第N级移位暂存电路202(1)-202(N)分别通过辅助信号线ASL(1)-ASL(N)以分别电性连接扫描线SL(1)-SL(N)，因此第二栅极驱动电路GDC2-A的第一扫描方向信号U2D用以指示显示区DA内的多条扫描线SL(1)-SL(N)的扫描方向为例如从图4的上方朝下方进行扫描，而第二扫描方向信号D2U用以指示显示区DA内的多条扫描线SL(1)-SL(N)的扫描方向第四方向为例如从图4的下方朝上方进行扫描。
请参照图5及图6，在本实施例中，像素结构PX可包括像素晶体管T、像素电极PE和共电极CE。像素晶体管T电性连接扫描线SL(1)-SL(N)中对应的一条和一条数据线DL。像素电极PE电性连接像素晶体管T。共电极CE重叠像素电极PE设置。像素晶体管T可包括栅极GE、源极SE、漏极DE和半导体图案SC。
举例来说，栅极GE可选地位于半导体图案SC与基板100之间，且栅极GE与半导体图案SC间设有绝缘层110。也即，本实施例的像素晶体管T可以是底部栅极型薄膜晶体管(bottom-gate thin film transistor)，但不以此为限。在其他实施例中，像素晶体管也可以是顶部栅极型薄膜晶体管(top-gate thin film transistor)。
在本实施例中，源极SE和漏极DE分别覆盖半导体图案SC的不同两区，且其上覆盖有另一绝缘层120。像素电极PE可设置在绝缘层120上，并且经由绝缘层120的穿孔TH1与像素晶体管T的漏级DE电性连接。在本实施例中，像素电极PE可选地位于共电极CE与基板100之间，且像素电极PE与共电极CE间可设有绝缘层130，但不以此为限。在本实施例中，共电极CE可具有多个微缝隙SLT，且这些微缝隙SLT重叠像素电级PE设置。
在本实施例中，像素晶体管T的栅极GE与扫描线SL(1)-SL(N)可属于同一膜层(例如第一金属层ML1)，而像素晶体管T的漏级DE、源极SE和辅助信号线ASL(1)-ASL(N)可属于同一膜层(例如第二金属层ML2)，但不以此为限。在一些实施例中，辅助信号线ASL(1)-ASL(N)和像素晶体管T的漏级DE、源极SE可属于不同膜层。
为了将每一条辅助信号线ASL(n)与对应的一条扫描线SL(n)电性连接，显示面板10A还可包括多个导电图案CP，其中多条辅助信号线ASL(1)-ASL(N)分别经由这些导电图案CP与多条扫描线SL(1)-SL(N)电性连接。详细地，这些导电图案CP分别重叠多条扫描线SL(1)-SL(N)与多条辅助信号线ASL(1)-ASL(N)的相交处。导电图案CP可经由绝缘层120的穿孔TH2与相重叠的一条辅助信号线ASL(n)电性连接，并且经由绝缘层110和绝缘层120的穿孔TH3与相重叠的一条扫描线SL(n)电性连接。具体来说，在本实施例中，前面所述的连接结构X(n)包括导电图案CP与穿孔TH2、TH3，且各辅助信号线ASL(n)通过对应的连接结构X(n)电性连接对应的扫描线SL(n)。在本实施例中，导电图案CP与像素电极PE可属于同一膜层(例如第一透明导电层TCL1)，而共电极CE属于第二透明导电层TCL2，但不以此为限。在另一些实施例中，导电图案CP可与共电极CE可属于同一膜层，而导电图案CP可经由绝缘层120和绝缘层130的穿孔与相重叠的一条辅助信号线ASL(n)电性连接，并且经由绝缘层110、绝缘层120和绝缘层130的穿孔与相重叠的一条扫描线SL(n)电性连接。
然而，本发明不限于此。请参照图7A，在另一变形实施例中，像素结构PX-A的共电极CE-A也可设置在像素电极PE-A与基板100之间。更具体地，共电极CE-A可设置在绝缘层120A上，且与像素电极PE-A间设有绝缘层130A。像素电极PE-A可经由绝缘层120A与绝缘层130A的穿孔TH1”与像素晶体管T的漏极DE电性连接。
也就是说，本实施例的共电极CE-A可属于第一透明导电层TCL1-A，而像素电极PE-A可属于第二透明导电层TCL2-A。特别注意的是，在图7A的显示面板10B中，导电图案CP-A可选地属于第二透明导电层TCL2-A。导电图案CP-A可经由绝缘层120A与绝缘层130A的穿孔TH2”与相重叠的一条辅助信号线ASL(n)电性连接，并且经由绝缘层110、绝缘层120A与绝缘层130A的穿孔TH3”与相重叠的一条扫描线SL(n)电性连接。具体来说，在本变形实施例中，前面所述的连接结构X(n)包括导电图案CP-A与穿孔TH2”、TH3”，且各辅助信号线ASL(n)通过对应的连接结构X(n)电性连接对应的扫描线SL(n)。在另一些实施例中，导电图案CP-A可与共电极CE-A可属于同一膜层，而导电图案CP-A可经由绝缘层120A的穿孔与相重叠的一条辅助信号线ASL(n)电性连接，并且经由绝缘层110和绝缘层120A的穿孔与相重叠的一条扫描线SL(n)电性连接。
请参照图7B，在又一变形实施例中，显示面板10C的第二透明导电层TCL2-B并未形成有图7A的导电图案CP-A。取而代之的是，辅助信号线ASL-A(n)可经由绝缘层110的穿孔TH4与相重叠的一条扫描线SL直接电性连接。具体来说，在本变形实施例中，前面所述的连接结构X(n)包括穿孔TH4，且各辅助信号线ASL(n)通过对应的连接结构X(n)电性连接对应的扫描线SL(n)。
在前面所述的显示面板包括一个设置在显示区DA的第二侧DAs2的第一栅极驱动电路GDC1和两个分别设置在显示区DA的第一侧DAs1与第三侧DAs3的第二栅极驱动电路GDC2-A的变化实施例中，扫描线SL(1)-SL(N)分别通过连接结构X(1)-X(n)与辅助信号线ASL(1)-ASL(n)电性连接第一栅极驱动电路GDC1，且各扫描线SL(1)-SL(N)的相对两端分别电性连接两个第二栅极驱动电路GDC2-A，或是扫描线SL(1)-SL(N)中的奇数扫描线与偶数扫描线分别电性连接一个第二栅极驱动电路GDC2-A和另一个第二栅极驱动电路GDC2-A。
图8是依照本发明的第三实施例的显示面板的正视示意图。图9是图8的移位暂存电路的电路简图。图10A至图10C分别是图8的第一输出级电路的第一输出晶体管、第二输出级电路的第二输出晶体管及第三输出级电路的第三输出晶体管的正视示意图。请参照图8，本实施例的显示面板10D与图4的显示面板10A的差异在于：图8的显示面板10D是以第三栅极驱动电路GDC3取代图4的显示面板10A的其中一个第一栅极驱动电路GDC1，例如：位于图4的显示区DA的第一侧DAs1的第一栅极驱动电路GDC1。相应地，本实施例的显示面板10D在周边区PA还设有电性连接第三栅极驱动电路GDC3的多条第三时脉信号线CKL3。
在本实施例中，显示面板10D的第一栅极驱动电路GDC1、第二栅极驱动电路GDC2-A和第三栅极驱动电路GDC3分别设置在显示区DA的第三侧DAs3、第二侧DAs2与第一侧DAs1，扫描线SL(1)-SL(N)分别通过连接结构X(1)-X(n)与辅助信号线ASL(1)-ASL(n)电性连接设置在显示区DA的第二侧DAs2的第二栅极驱动电路GDC2-A，且各扫描线SL(1)-SL(N)的相对两端分别电性连接设置在显示区DA的第一侧DAs1的第三栅极驱动电路GDC3和设置在显示区DA的第三侧DAs3的第一栅极驱动电路GDC1，但不以此为限。本发明可根据需求调整第一栅极驱动电路GDC1、第二栅极驱动电路GDC2-A和第三栅极驱动电路GDC3的设置位置，也就是显示面板的第一栅极驱动电路GDC1、第二栅极驱动电路GDC2-A和第三栅极驱动电路GDC3中的一个、另一个和其余一个可分别设置在显示区DA的第一侧DAs1、第二侧DAs2与第三侧DAs3，扫描线SL(1)-SL(N)分别通过连接结构X(1)-X(n)与辅助信号线ASL(1)-ASL(n)电性连接设置在显示区DA的第二侧DAs2的栅极驱动电路，且各扫描线SL(1)-SL(N)的相对两端分别电性连接设置在显示区DA的第一侧DAs1的栅极驱动电路和设置在显示区DA的第三侧DAs3的栅极驱动电路。
相似于第一栅极驱动电路GDC1和第二栅极驱动电路GDC2-A，第三栅极驱动电路GDC3包括第一至第N级移位暂存电路203(1)-203(N)，而每个第一至第N级移位暂存电路203(1)-203(N)可包括预充电电路210、输出级电路223和下拉电路230。第三栅极驱动电路GDC3的第一至第N级移位暂存电路203(1)-203(N)的多个输出级电路223电性连接多条扫描线SL(1)-SL(N)和多条第三时脉信号线CKL3。
请参照图8及图9，这些输出级电路223适于接收来自多条第三时脉信号线CKL3的第三时脉信号CK3，并且输出多个第三栅极驱动信号至多条扫描线SL(1)-SL(N)。
由于本实施例的第一栅极驱动电路GDC1和第二栅极驱动电路GDC2-A的电路结构相似于图1实施例的第一栅极驱动电路GDC1和第二栅极驱动电路GDC2，详细说明请参见前述实施例的相关段落，于此不再赘述。
相似于第一栅极驱动电路GDC1和第二栅极驱动电路GDC2-A，本实施例的第三栅极驱动电路GDC3的第n级移位暂存电路203(n)的预充电电路210包括晶体管T2和晶体管T3。晶体管T2的控制端接收第一输入信号IN1，晶体管T2的第一端接收第一扫描方向信号U2D，晶体管T2的第二端连接晶体管T1的第二端。第一输入信号IN1可例如为第一方向扫描起始信号或是位于第n级移位暂存电路203(n)之前的移位暂存电路输出的栅极驱动信号(例如但不限于来自前一级移位暂存电路203(n-1)输出的第n-1级栅极驱动信号)。晶体管T3的控制端接收第二输入信号IN2，晶体管T3的第一端接收第二扫描方向信号D2U。第二输入信号IN2可例如为第二方向扫描起始信号或是位于第n级移位暂存电路203(n)之后的移位暂存电路输出的栅极驱动信号(例如但不限于来自后一级移位暂存电路203(n+1)输出的第n+1级栅极驱动信号)。
在本实施例中，第一扫描方向信号U2D用以指示第三栅极驱动电路GDC3的扫描方向为第一方向(例如从图8的上方朝下方进行扫描)，而第二扫描方向信号D2U用以指示第三栅极驱动电路GDC3的扫描方向为第二方向(例如从图8的下方朝上方进行扫描)。
第三栅极驱动电路GDC3的第n级移位暂存电路203(n)的输出级电路223包括晶体管T1c和电容器C。晶体管T1c的控制端电性连接第一节点N1，晶体管T1c的第一端接收来自第三时脉信号线CKL3的第三时脉信号CK3，晶体管T1c的控制端与第二端分别连接电容器C的第一端与第二端，晶体管T1c的第二端电性连接二节点N2，并且晶体管T1c的第二端输出第n级栅极驱动信号G3n(即第三栅极驱动信号)至对应的扫描线SL(n)。
由于第三栅极驱动电路GDC3的下拉电路230相似于图1实施例的第一栅极驱动电路GDC1和第二栅极驱动电路GDC2，详细说明请参见前述实施例的相关段落，于此不再赘述。
特别说明的是，在本实施例中，显示面板10D可以三种不同的扫描频率进行驱动。举例来说，第一时脉信号CK1的频率可大于第二时脉信号CK2的频率，且第二时脉信号CK2的频率可大于第三时脉信号CK3的频率。各扫描线SL(n)电性连接第一栅极驱动电路GDC1的第n级移位暂存电路201(n)、第二栅极驱动电路GDC2-A的第n级移位暂存电路202(n)和第三栅极驱动电路GDC3的第n级移位暂存电路203(n)，当显示面板10D欲以较高的扫描频率(或可称为第一帧速率)进行驱动时，则是利用第一栅极驱动电路GDC1提供第一栅极驱动信号至扫描线SL(1)-SL(N)。相反地，当显示面板10D欲以次低的扫描频率(或可称为第二帧速率)进行驱动时，则是改利用第二栅极驱动电路GDC2-A来提供第二栅极驱动信号至扫描线SL(1)-SL(N)。当显示面板10D欲以更低的扫描频率(或可称为第三帧速率)进行驱动时，则可以改用第三栅极驱动电路GDC3来提供第三栅极驱动信号至扫描线SL(1)-SL(N)。在本实施例中，第一帧速率大于第二帧速率，且第二帧速率大于第三帧速率。
由于以第三帧速率驱动时，像素结构PX在一个画面周期内的充电时间较以第一帧速率或第二帧速率驱动时的充电时间长，第三栅极驱动电路GDC3的输出级电路223的晶体管T1c(即第三输出晶体管)的充电效率可低于第二栅极驱动电路GDC2-A的输出级电路222的晶体管T1b(即第一输出晶体管)和第一栅极驱动电路GDC1的输出级电路221的晶体管T1a(即第二输出晶体管)的充电效率，而仍然可将扫描线SL(1)-SL(N)驱动至预定的电位。
请参照图8至图10C，由于本实施例的晶体管T1a和晶体管T1b的结构组成相似于图3A及图3B的晶体管T1a和晶体管T1b，详细说明请参见前述实施例的相关段落，于此不再赘述。相似于晶体管T1a和晶体管T1b，晶体管T1c包括栅极GE3、源极SE3、漏极DE3和半导体图案SC3，其中半导体图案SC3于正视方向上位于栅极GE3与源极SE3(或漏极DE3)之间，且重叠于栅极GE3。源极SE3与漏极DE3彼此间隔开来并且分别接触半导体图案SC3的不同两区。
特别说明的是，第一栅极驱动电路GDC1的输出级电路221的晶体管T1a的通道宽度CW1可大于第二栅极驱动电路GDC2-A的输出级电路222的晶体管T1b的通道宽度CW2，且第三栅极驱动电路GDC3的输出级电路223的晶体管T1c的通道宽度CW3可小于第二栅极驱动电路GDC2-A的输出级电路222的晶体管T1b的通道宽度CW2。据此，能让显示面板10D在不同驱动频率的操作下选用合适的栅极驱动电路来提供栅极驱动信号，以避免栅极驱动电路运行时的功耗浪费。
图11是依照本发明的第四实施例的显示装置的正视示意图。图12是依照本发明的第五实施例的显示装置的正视示意图。图13是依照本发明的第六实施例的显示装置的正视示意图。
请参照图11，显示装置1可包括图1的显示面板10与驱动芯片300。驱动芯片300设置在显示面板10的基板100上，且位于周边区PA内。在本实施例中，驱动芯片300具有多个第一信号脚位310、多个第二信号脚位320和多个第三信号脚位330。第一信号脚位310、第二信号脚位320和第三信号脚位330电性连接设置在显示面板10的基板100上的多个接垫(未示出)，且多个接垫分别电性连接多条数据线DL、多条第一时脉信号线CKL1和多条第二时脉信号线CKL2。多条第一时脉信号线CKL1电性耦接多个第一信号脚位310。多条第二时脉信号线CKL2电性耦接多个第二信号脚位320。多条数据线DL电性耦接多个第三信号脚位330。举例来说，驱动芯片300可包含源极驱动电路(未示出)和信号产生电路(未示出)，其中源极驱动电路用于提供影像信号(例如但不限于灰阶信号)至多条数据线DL，信号产生电路用于产生第一栅极驱动电路GDC1和第二栅极驱动电路GDC2所需的信号(例如但不限于第一栅极驱动电路GDC1和第二栅极驱动电路GDC2所需的时脉信号)。特别说明的是，在图11与接下来的图12与图13中，省略示出第一栅极驱动电路GDC1和第二栅极驱动电路GDC2电性连接设置在显示区DA内的多条扫描线，省略部分请参考前述实施例。
然而，本发明不限于此。请参照图12，在另一实施例中，驱动芯片300A具有多个第三信号脚位330，且多条数据线DL电性耦接多个第三信号脚位330。举例来说，驱动芯片300A可包含源极驱动电路(未示出)，且源极驱动电路用于提供影像信号至多条数据线DL。显示装置1A的驱动芯片300A并未电性耦接第一时脉信号线CKL1-A和第二时脉信号线CKL2-B。更具体地说，驱动芯片300A不具有图11的多个第一信号脚位310和多个第二信号脚位320。
取而代之的是，显示装置1A还包括电性接合至基板100的周边区PA的电路软板400。在本实施例中，电路软板400具有多个第一信号脚位410和多个第二信号脚位420。第一信号脚位410和第二信号脚位420电性连接设置在显示面板10的基板100上的多个接垫(未示出)，且多个接垫分别电性连接多条第一时脉信号线CKL1和多条第二时脉信号线CKL2。多条第一时脉信号线CKL1-A经由这些第一信号脚位410电性耦接电路软板400。多条第二时脉信号线CKL2-B经由这些第二信号脚位420电性耦接电路软板400。因此，在本实施例中，用来产生第一栅极驱动电路GDC1和第二栅极驱动电路GDC2所需的信号(例如但不限于第一栅极驱动电路GDC1和第二栅极驱动电路GDC2所需的时脉信号)的信号产生电路可设置在电路软板400上或是设置在与电路软板400电性连接的一电路板(或系统板)上。
请参照图13，在本实施例中，电路软板400上还可设有电压电平移位(levelshifter)电路480，且多条第一时脉信号线CKL1-A经由第一信号脚位410电性耦接电压电平移位电路480，且多条第二时脉信号线CKL2-B经由第二信号脚位420电性耦接电压电平移位电路480。此处的电压电平移位电路480例如是前述的信号产生电路的一部分。通过此电压电平移位电路480的设置，能让显示装置1B在切换操作频率时，不作用的栅极驱动电路不会过电，因此不会有额外的功耗。在变形实施例中，压电平移位电路480也可设置在与电路软板电性400连接的一电路板(或系统板)上。
在另一些实施例中，显示装置1、1A、1B的显示面板10可置换为图4的显示面板10A或前面所述的图4的变化实施例的显示面板，其余部分的详细说明请参见前述图4的实施例和变化实施例的相关段落，于此不再赘述。
在图11、图12与图13的实施例中，时脉信号线可电性连接设置在显示面板上的驱动芯片，且驱动芯片包括用来产生栅极驱动电路所需的时脉信号的信号产生电路(如图11的实施例)，或是时脉信号线可电性连接电路软板，且用来产生栅极驱动电路所需的时脉信号的信号产生电路可设置在电路软板上或是设置在与电路软板电性连接的一电路板(或系统板)上(如图12与图13的实施例)。类似于图11与图12的时脉信号线的电性连接方式亦可应用于包括图8的显示面板10D的显示装置中。以下以图14例示类似于图11的时脉信号线的电性连接方式应用于包括图8的显示面板10D的显示装置中。
图14是依照本发明的第七实施例的显示装置的正视示意图。请参照图14，不同于图11的显示装置1是以显示面板10为主要架构，本实施例的显示装置2是以图8的显示面板10D为主要架构。即，显示装置2具有第一栅极驱动电路GDC1、第二栅极驱动电路GDC2-A和第三栅极驱动电路GDC3。对应地，本实施例的驱动芯片300B还具有多个第四信号脚位340，多个第四信号脚位340电性连接设置在显示面板10D的基板100上的多个接垫(未示出)，且所述的多个接垫电性连接多条第三时脉信号线CKL3。多条第三时脉信号线CKL3电性耦接多个第四信号脚位340。举例来说，驱动芯片300B可包含源极驱动电路(未示出)和信号产生电路(未示出)，其中信号产生电路用于产生栅极驱动电路所需的信号(例如但不限于第一栅极驱动电路GDC1、第二栅极驱动电路GDC2-A和第三栅极驱动电路GDC3所需的时脉信号CK1、CK2、CK3)。特别说明的是，在图14与接下来的图15中，省略示出第一栅极驱动电路GDC1、第二栅极驱动电路GDC2-A和第三栅极驱动电路GDC3电性连接设置在显示区DA内的多条扫描线，省略部分请参考前述实施例。
然而，本发明不限于此。类似于图12的实施例，多条第一时脉信号线CKL1、多条第二时脉信号线CKL2-A和多条第三时脉信号线CKL3可电性连接电路软板，且用来产生第一栅极驱动电路GDC1、第二栅极驱动电路GDC2-A和第三栅极驱动电路GDC3所需的时脉信号的信号产生电路可设置在电路软板上或是设置在与电路软板电性连接的一电路板(或系统板)上。
在另一些实施例中，电性连接至少两个栅极驱动电路中的一部分的时脉信号线可电性连接设置在显示面板上的驱动芯片，驱动芯片包括用来产生至少两个栅极驱动电路中的一部分所需的时脉信号的信号产生电路，并且电性连接至少两个栅极驱动电路中的其余部分的时脉信号线可电性连接电路软板，用来产生至少两个栅极驱动电路中的其余部分所需的时脉信号的信号产生电路可设置在电路软板上或是设置在与电路软板电性连接的一电路板(或系统板)上。以下以图15例示前面所述的时脉信号线的电性连接方式应用于包括图8的显示面板10D的显示装置中。
图15是依照本发明的第八实施例的显示装置的正视示意图。请参照图15，在本实施例中，显示装置2A的驱动芯片300C并未电性耦接第二时脉信号线CKL2-A。更具体地说，驱动芯片300C不具有图14的多个第二信号脚位320。显示装置2A还包括电性接合至基板100的周边区PA的电路软板400A。电路软板400A可具有多个信号脚位430，多个信号脚位430电性连接设置在显示面板10D的基板100上的多个接垫(未示出)，且所述的多个接垫电性连接多条第二时脉信号线CKL2-A。多条第二时脉信号线CKL2--A经由这些信号脚位430电性耦接电路软板400A。因此，在本实施例中，用来产生第二栅极驱动电路GDC2-A所需的信号(例如但不限于第二栅极驱动电路GDC2-A所需的时脉信号)的信号产生电路可设置在电路软板400A上或是设置在与电路软板400A电性连接的一电路板(或系统板)上。
然而，本发明不限于此。前面所述的的时脉信号线的电性连接方式(即电性连接至少两个栅极驱动电路中的一部分的时脉信号线可电性连接设置在显示面板上的驱动芯片，并且电性连接至少两个栅极驱动电路中的其余部分的时脉信号线可电性连接电路软板)可应用于包括图1的显示面板10和图4的显示面板10D的显示装置中。举例来说，在图11的另一个未示出的变形实施例中，图11的第一时脉信号线和第二时脉信号线的其中一者可通过电路软板电性耦接信号产生电路，而另一者可电性耦接将设置于显示面板上的驱动芯片。
在图14、图15中，第一栅极驱动电路GDC1、第二栅极驱动电路GDC2-A和第三栅极驱动电路GDC3的设置位置分别位于显示区DA的右侧、上侧与左侧，但不以此为限。可根据需求调整第一栅极驱动电路GDC1、第二栅极驱动电路GDC2-A和第三栅极驱动电路GDC3的设置位置，也就是显示面板的第一栅极驱动电路GDC1、第二栅极驱动电路GDC2-A和第三栅极驱动电路GDC3中的一个、另一个和其余一个可分别设置在显示区DA的右侧、上侧与左侧。
需说明的是，本发明并不以图11至图15的揭示内容来限定时脉信号线与驱动芯片或电路软板的耦接方式。也就是说，时脉信号线与电路软板或驱动芯片的连接关系当可根据实际的产品设计与应用而调整，本发明并不加以限制。
综上所述，在本发明的一实施例的显示装置中，显示区内设有彼此电性连接多个像素结构、多条扫描线与多条数据线，而显示区外设有第一栅极驱动电路和第二栅极驱动电路。这两个栅极驱动电路各自具有电性连接多条扫描线和多条时脉信号线的多个输出级电路，而这些输出级电路各自设有输出晶体管。通过第一栅极驱动电路的各个输出级电路的输出晶体管的通道宽度大于第二栅极驱动电路的各个输出级电路的输出晶体管的通道宽度，能让显示装置在不同驱动频率的操作下选用合适的栅极驱动电路来避免运行时的功耗浪费。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种显示装置，其特征在于，包括显示面板，
所述显示面板包括：
基板，设有显示区以及所述显示区以外的周边区；
多条扫描线与多条数据线，设置在所述显示区内；
多个像素结构，设置在所述显示区内，并且电性连接所述多条扫描线与所述多条数据线；
第一栅极驱动电路，设置在所述周边区内，且包括多个第一输出级电路，所述多个第一输出级电路电性连接所述多条扫描线；以及
第二栅极驱动电路，设置在所述周边区内，且包括多个第二输出级电路，所述多个第二输出级电路电性连接所述多条扫描线，
其中所述多个第一输出级电路各自具有第一输出晶体管，所述多个第二输出级电路各自具有第二输出晶体管，且所述第一输出晶体管的通道宽度大于所述第二输出晶体管的通道宽度。
2.根据权利要求1所述的显示装置，其特征在于，当所述显示面板以第一帧速率进行驱动时，所述多个第一输出级电路输出多个第一栅极驱动信号至所述多条扫描线；当所述显示面板以第二帧速率进行驱动时，所述多个第二输出级电路输出多个第二栅极驱动信号至所述多条扫描线，其中所述第一帧速率大于所述第二帧速率。
3.根据权利要求1所述的显示装置，其特征在于，所述显示面板还包括多条第一时脉信号线与多条第二时脉信号线，设置在所述周边区内，其中所述多个第一输出级电路电性连接所述多条第一时脉信号线，所述多个第二输出级电路电性连接所述多条第二时脉信号线，所述多条第一时脉信号线适于传送多个第一时脉信号至所述多个第一输出级电路，所述多条第二时脉信号线适于传送多个第二时脉信号至所述多个第二输出级电路，且各所述第一时脉信号的频率大于各所述第二时脉信号的频率。
4.根据权利要求1所述的显示装置，其特征在于，所述第一栅极驱动电路与所述第二栅极驱动电路分别位于所述显示区的相对两侧。
5.根据权利要求1所述的显示装置，其特征在于，所述第一栅极驱动电路与所述第二栅极驱动电路中的一个位于所述显示区的第一侧，所述第一栅极驱动电路与所述第二栅极驱动电路中的另一个位于所述显示区的第二侧，且所述第二侧紧邻所述第一侧。
6.根据权利要求1所述的显示装置，其特征在于，所述显示面板还包括：
第三栅极驱动电路，设置在所述周边区内，且包括多个第三输出级电路，所述多个第三输出级电路电性连接所述多条扫描线，
其中所述多个第三输出级电路各自具有第三输出晶体管，且所述第三输出晶体管的通道宽度小于所述第二输出晶体管的所述通道宽度。
7.根据权利要求6所述的显示装置，其特征在于，当所述显示面板以第一帧速率进行驱动时，所述多个第一输出级电路输出多个第一栅极驱动信号至所述多条扫描线；当所述显示面板以第二帧速率进行驱动时，所述多个第二输出级电路输出多个第二栅极驱动信号至所述多条扫描线；当所述显示面板以第三帧速率进行驱动时，所述多个第三输出级电路输出多个第三栅极驱动信号至所述多条扫描线，其中所述第一帧速率大于所述第二帧速率，且所述第二帧速率大于所述第三帧速率。
8.根据权利要求6所述的显示装置，其特征在于，所述第一栅极驱动电路、所述第二栅极驱动电路与所述第三栅极驱动电路中的一个、另一个与其余一个分别位于所述显示区的第一侧、第二侧与第三侧，其中所述第二侧紧邻所述第一侧，且所述第三侧紧邻所述第二侧并且与所述第一侧相对。
9.根据权利要求8所述的显示装置，其特征在于，所述显示面板还包括：
多条辅助信号线，电性连接所述第一栅极驱动电路、所述第二栅极驱动电路与所述第三栅极驱动电路中的所述另一个，且各所述多条扫描线电性连接所述多条辅助信号线的对应一者。
10.根据权利要求9所述的显示装置，其特征在于，每一所述多个像素结构包括：
像素晶体管，电性连接一条所述扫描线与一条所述数据线；
像素电极，电性连接所述像素晶体管；以及
共电极，重叠所述像素电极设置，其中所述多条辅助信号线经由多个导电图案与所述多条扫描线电性连接，且所述像素电极与所述共电极中的一个与所述多个导电图案为同一膜层。
11.根据权利要求9所述的显示装置，其特征在于，所述多条扫描线属于第一金属层，所述多条辅助信号线属于第二金属层，且所述显示面板还包括：
绝缘层，位于所述第一金属层与所述第二金属层间，且所述绝缘层具有多个穿孔，
其中各所述多条辅助信号线通过所述多个穿孔的对应一者电性连接所述多条扫描线的对应一者。
12.根据权利要求1所述的显示装置，其特征在于，所述显示面板还包括：
多条第一时脉信号线与多条第二时脉信号线，设置在所述周边区内，其中所述多个第一输出级电路电性连接所述多条第一时脉信号线，所述多个第二输出级电路电性连接所述多条第二时脉信号线，
且所述显示装置还包括：
驱动芯片，设置在所述基板上，且位于所述周边区内，所述驱动芯片具有多个第一信号脚位、多个第二信号脚位和多个第三信号脚位，所述多条第一时脉信号线电性耦接所述多个第一信号脚位，所述多条第二时脉信号线电性耦接所述多个第二信号脚位，所述多条数据线电性耦接所述多个第三信号脚位。
13.根据权利要求1所述的显示装置，其特征在于，所述显示面板还包括：
多条第一时脉信号线与多条第二时脉信号线，设置在所述周边区内，其中所述多个第一输出级电路电性连接所述多条第一时脉信号线，所述多个第二输出级电路电性连接所述多条第二时脉信号线，
且所述显示装置还包括：
驱动芯片，设置在所述基板上，且位于所述周边区内，所述驱动芯片具有多个第一信号脚位和多个第二信号脚位，所述多条数据线电性耦接所述多个第二信号脚位；以及
电路软板，
其中所述多条第一时脉信号线与所述多条第二时脉信号线分别电性耦接至所述多个第一信号脚位与所述电路软板，或是分别电性耦接至所述电路软板与所述多个第一信号脚位。
14.根据权利要求1所述的显示装置，其特征在于，所述显示面板还包括：
多条第一时脉信号线与多条第二时脉信号线，设置在所述周边区内，其中所述多个第一输出级电路电性连接所述多条第一时脉信号线，所述多个第二输出级电路电性连接所述多条第二时脉信号线，
且所述显示装置还包括：
电路软板，电性耦接所述多条第一时脉信号线和所述多条第二时脉信号线。
15.根据权利要求14所述的显示装置，其特征在于，所述电路软板设有电压电平移位电路，其中所述多条第一时脉信号线和所述多条第二时脉信号线电性耦接所述电压电平移位电路。
CN202211182154.8A 2022-09-27 2022-09-27 显示装置 Pending CN117831437A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211182154.8A CN117831437A (zh) 2022-09-27 2022-09-27 显示装置
TW112116276A TWI849879B (zh) 2022-09-27 2023-05-02 顯示裝置
US18/457,318 US20240105098A1 (en) 2022-09-27 2023-08-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211182154.8A CN117831437A (zh) 2022-09-27 2022-09-27 显示装置

Publications (1)

Publication Number Publication Date
CN117831437A true CN117831437A (zh) 2024-04-05

Family

ID=90359628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211182154.8A Pending CN117831437A (zh) 2022-09-27 2022-09-27 显示装置

Country Status (3)

Country Link
US (1) US20240105098A1 (zh)
CN (1) CN117831437A (zh)
TW (1) TWI849879B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274037B1 (ko) * 2006-09-25 2013-06-12 삼성디스플레이 주식회사 표시 장치
KR101970537B1 (ko) * 2012-04-12 2019-04-22 삼성디스플레이 주식회사 표시 장치
US9489882B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display having selective portions driven with adjustable refresh rate and method of driving the same
US9607543B2 (en) * 2015-07-29 2017-03-28 Wuhan China Star Optoelectronics Technology Co., Ltd. Driving circuit
KR102445816B1 (ko) * 2015-08-31 2022-09-22 삼성디스플레이 주식회사 표시 장치
KR102581490B1 (ko) * 2016-08-30 2023-09-21 삼성디스플레이 주식회사 표시 장치
CN107611142B (zh) * 2017-09-11 2020-06-09 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN108535924B (zh) * 2018-04-19 2019-05-31 深圳市华星光电技术有限公司 液晶显示装置及其驱动方法
CN108417172B (zh) * 2018-05-14 2020-12-11 昆山国显光电有限公司 阵列基板、显示屏及显示装置
TWI703550B (zh) * 2018-11-07 2020-09-01 友達光電股份有限公司 顯示裝置及閘極驅動裝置
JP2022160815A (ja) * 2021-04-07 2022-10-20 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
TW202414370A (zh) 2024-04-01
US20240105098A1 (en) 2024-03-28
TWI849879B (zh) 2024-07-21

Similar Documents

Publication Publication Date Title
KR102461392B1 (ko) Oled 표시패널 및 oled 표시장치
US10777289B2 (en) Shift register unit and driving method thereof, gate driving circuit, display panel and display device
JP4619631B2 (ja) シフトレジスタ
CN111243496B (zh) 一种像素电路及其驱动方法、显示装置
US11875748B2 (en) Gate driving circuit, display substrate, display device and gate driving method for realizing frequency doubling output
TWI345214B (en) Display and driving method thereof
US8436849B2 (en) Circuit driving for liquid crystal display device
US11127364B2 (en) Display apparatus
CN113299220B (zh) 显示面板及其装置、驱动方法
CN207781163U (zh) 液晶显示装置
US8089445B2 (en) Display apparatus
WO2016165550A1 (zh) 触控驱动单元和电路、显示面板及显示装置
JP5399555B2 (ja) シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
JPH08129358A (ja) エレクトロルミネセンス表示装置
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
CN107331295B (zh) 显示器面板
CN109243373B (zh) 移位寄存器电路及其控制方法、级联电路、显示装置
KR102445816B1 (ko) 표시 장치
JP3736622B2 (ja) ライン駆動回路、電気光学装置及び表示装置
KR20050101140A (ko) 신호처리회로
CN114072918A (zh) 显示面板及其驱动方法、显示装置
US7714827B2 (en) Integrated circuit for scan driving
CN117831437A (zh) 显示装置
US20180166036A1 (en) Display apparatus
JP7289693B2 (ja) 表示装置およびその駆動方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination