Nothing Special   »   [go: up one dir, main page]

KR101254277B1 - 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법 - Google Patents

라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법 Download PDF

Info

Publication number
KR101254277B1
KR101254277B1 KR1020077003362A KR20077003362A KR101254277B1 KR 101254277 B1 KR101254277 B1 KR 101254277B1 KR 1020077003362 A KR1020077003362 A KR 1020077003362A KR 20077003362 A KR20077003362 A KR 20077003362A KR 101254277 B1 KR101254277 B1 KR 101254277B1
Authority
KR
South Korea
Prior art keywords
thin film
sheet member
film integrated
integrated circuits
substrate
Prior art date
Application number
KR1020077003362A
Other languages
English (en)
Other versions
KR20070046855A (ko
Inventor
료스케 와타나베
나오토 쿠스모토
오사무 나카무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070046855A publication Critical patent/KR20070046855A/ko
Application granted granted Critical
Publication of KR101254277B1 publication Critical patent/KR101254277B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C65/00—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor
    • B29C65/02—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor by heating, with or without pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
    • B32B37/0053—Constructional details of laminating machines comprising rollers; Constructional features of the rollers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/22—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of both discrete and continuous layers
    • B32B37/223—One or more of the layers being plastic
    • B32B37/226—Laminating sheets, panels or inserts between two continuous plastic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/40—Manufacture
    • B42D25/45—Associating two or more layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2425/00—Cards, e.g. identity cards, credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

박막 집적회로기 기판으로부터 박리되고, 박리된 박막 집적회로가 효율적으로 봉지되어, 제조 수율을 향상시킨다. 본 발명은, 박막 집적회로가 복수 제공된 기판을 반송하는 반송 수단과, 박막 집적회로의 제1 면을 제1 시트 부재에 접착시켜 기판으로부터 박막 집적회로를 박리하는 제1 박리 수단과, 박막 집적회로의 제2 면을 제2 시트 부재에 접착시켜 제1 시트 부재로부터 박막 집적회로를 박리하는 제2 박리 수단과, 박막 집적회로를 제2 시트 부재와 제3 시트 부재 사이에 끼워, 제2 시트 부재와 제3 시트 부재로 박막 집적회로를 봉지하는 봉지 수단을 포함하는 라미네이팅 시스템을 제공한다.
Figure R1020077003362
라미네이팅, 박막 집적회로, 시트 부재, 라미네이트 필름

Description

라미네이팅 시스템, ＩＣ 시트, ＩＣ 시트 두루마리, 및 ＩＣ 칩의 제조방법{Laminating system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip}
본 발명은 기판 위에 제공된 박막 집적회로를 박리 및 봉지(封止)하기 위한 라미네이팅(laminating) 시스템, 봉지한 복수의 박막 집적회로를 포함하는 IC 시트(sheet), 봉지한 복수의 박막 집적회로를 포함하는 IC 시트가 감긴 두루마리(scroll), 및 박막 집적회로를 봉지한 IC 칩의 제조방법에 관한 것이다.
근년, 유가증권이나 상품 관리 등, 자동인식이 필요한 모든 분야를 대상으로, 비접촉으로 데이터의 수수를 행할 수 있는 IC 칩 탑재 카드나 IC 칩 탑재 태그(tag)의 필요성이 높아지고 있다. IC 칩을 탑재한 카드는 카드 내부의 루프 안테나를 통하여 외부 기기와 데이터의 읽기 쓰기를 하게 된다. 또한, IC 칩을 탑재한 카드는 자기 엔코딩 방식에 의해 데이터를 기록하는 자기 카드에 비하여 기억 용량이 크고, 보안성이 우수하기 때문에, 최근에는 다양한 분야에 이용할 수 있는 형태의 IC 칩 탑재 카드가 제안되어 있다(예를 들어, 일본 공개특허공고 2001-260580호 공보 참조).
일반적으로, IC 칩은 실리콘 웨이퍼로 형성되지만, 근년, 보다 저비용화를 도모하기 위해, 유리 기판 위에 제공된 박막 집적회로를 사용한 IC 칩(IC 태그, ID 태그, RF(Radio Frequency) 태그, 무선 태그(전자 태그라고도 불림))의 기술 개발이 진행되고 있다. 이와 같은 기술에서는, 유리 기판 위에 제공된 박막 집적회로는 완성 후에 지지 기판인 유리 기판으로부터 분리할 필요가 있다. 따라서, 지지 기판 위에 제공된 박막 집적회로를 분리하는 방법으로서 지금까지 다양한 기술이 고안되어 있다.
예를 들어, 지지 기판 위에 제공된 박막 집적회로를 벗기는 방법으로서, 비정질 실리콘(또는 폴리실리콘)으로 된 박리층을 형성하고, 레이저광을 조사하여 비정질 실리콘에 포함된 수소를 방출시킴으로써, 틈이 생기게 하여 박리층으로부터 지지 기판을 분리시키는 기술이 있다(일본 공개특허공고 평 10-125929호 공보 참조). 그 외에도, 박막 집적회로와 지지 기판 사이에 규소를 함유하는 박리층을 형성하고, 이 박리층을 불화 할로겐을 함유하는 기체를 사용하여 제거함으로써, 박막 집적회로를 지지 기판으로부터 분리하는 기술이 있다(일본 공개특허공고 평 8-254686호 공보 참조).
그러나, 기판 위에 복수의 박막 집적회로를 형성한 경우, 박리층을 제거하면 복수의 박막 집적회로가 하나하나 기판으로부터 분리된다. 분리된 후의 복수의 박막 집적회로를 라미네이트 처리 등에 의해 각각 따로따로 봉지하면, 제조 효율이 악화되게 된다. 또한, 일단 분리한 박막 집적회로는 얇고 가볍기 때문에, 손상이나 파괴가 발생하지 않도록 봉지하는 것은 매우 어렵다.
또한, 제품의 생산 효율의 관점에서, 기판 위에 제공된 박막 집적회로의 박 리 및 봉지를 일련의 장치를 사용하여 연속하여 행한다. 일반적으로, 라미네이트 처리 등에 의한 봉지는 봉지 후의 강도나 신뢰성을 고려하여 핫 멜트(hot melt) 필름 등의 접착력이 강한 필름을 사용하여 행한다. 따라서, 접착력이 강한 필름을 사용하여 박막 집적회로의 박리도 동시에 행하면, 그 필름이 기판에까지 접착하므로 박막 집적회로의 박리가 제대로 행해지지 않는 경우가 생긴다. 그 결과, 제품의 수율이 악화한다는 문제가 생긴다. 또한, 역으로 접착력이 약한 필름을 사용하여 박막 집적회로의 박리 및 봉지를 행한 경우, 기판으로부터의 박막 집적회로의 박리는 효과적으로 행할 수 있지만, 봉지된 박막 집적회로의 신뢰성에 문제가 발생한다.
따라서, 본 발명은 상기 문제를 감안하여, 박막 집적회로의 봉지 시의 제조 효율의 악화를 방지하고, 손상이나 파괴를 방지하는 것을 과제로 한다. 또한, 기판으로부터의 박막 집적회로의 박리 및 박리한 박막 집적회로의 봉지를 효과적으로 행하고, 제품의 수율을 향상시키는 것을 과제로 한다.
본 발명의 일 양태는, 박막 집적회로가 복수 제공된 기판을 반송하는 반송 수단과, 박막 집적회로의 제1 면을 제1 시트 부재에 접착시켜 기판으로부터 박막 집적회로를 박리하는 제1 박리 수단과, 박막 집적회로의 제1 면의 반대쪽의 제2 면을 제2 시트 부재에 접착시켜 제1 시트 부재로부터 박막 집적회로를 박리하는 제2 박리 수단과, 박막 집적회로를 제2 시트 부재와 제3 시트 부재 사이에 끼워, 제2 시트 부재와 제3 시트 부재로 박막 집적회로를 봉지하는 봉지 수단을 포함하는 것을 특징으로 하는 라미네이팅 시스템을 제공한다.
본 발명의 다른 양태는, 박막 집적회로가 복수 제공된 기판을 반송하는 반송 수단과, 제1 시트 부재가 감겨진 제1 공급 롤러와, 박막 집적회로의 제1 면을 제1 시트 부재에 접착시켜 기판으로부터 박막 집적회로를 박리하는 제1 박리 수단과, 제2 시트 부재가 감겨진 제2 공급 롤러와, 박막 집적회로의 제1 면의 반대쪽의 제2 면을 제2 시트 부재에 접착시켜 제1 시트 부재로부터 박막 집적회로를 박리하는 제2 박리 수단과, 제3 시트 부재가 감겨진 제3 공급 롤러와, 박막 집적회로를 제2 시트 부재와 제3 시트 부재 사이에 끼워, 제2 시트 부재와 제3 시트 부재로 박막 집적회로를 봉지하는 봉지 수단과, 제2 시트 부재와 제3 시트 부재로 봉지된 박막 집적회로를 감는 회수 롤러를 포함하는 것을 특징으로 하는 라미네이팅 시스템을 제공한다.
본 발명의 또 다른 양태는, 박막 집적회로가 복수 제공된 기판과, 제1 시트 부재가 감겨진 제1 공급 롤러와, 기판의 한쪽 면이 제1 시트 부재에 대향하도록 기판을 고정시키고, 또한, 복수의 박막 집적회로와 제1 시트 부재가 접착되도록 기판을 이동시키는 고정 및 이동 수단과, 박막 집적회로의 제1 면을 제1 시트 부재에 접착시켜 기판으로부터 박막 집적회로를 박리하는 제1 박리 수단과, 제2 시트 부재가 감겨진 제2 공급 롤러와, 박막 집적회로의 제1 면의 반대쪽의 제2 면을 제2 시트 부재에 접착시켜 제1 시트 부재로부터 박막 집적회로를 박리하는 제2 박리 수단과, 박막 집적회로의 제1 면에 접착하는 제3 시트 부재가 감겨진 제3 공급 롤러와, 박막 집적회로를 제2 시트 부재와 제3 시트 부재로 봉지하는 봉지 수단과, 제2 시트 부재와 제3 시트 부재로 봉지된 박막 집적회로를 감는 회수 롤러를 포함하는 것을 특징으로 하는 라미네이팅 시스템을 제공한다.
상기 구성들을 가지는 라미네이팅 시스템에서, 봉지 수단은 서로 대향하여 제공된 적어도 2개의 롤러를 가지는 것을 특징으로 하고 있다. 또한, 2개의 롤러 중의 어느 한쪽 또는 양쪽은 가열 수단을 가지고 있어도 좋다. 또한, 봉지 수단은 2개의 롤러 사이에 박막 집적회로를 통과시킴과 동시에, 가압 처리와 가열 처리 중의 어느 한쪽 또는 양쪽을 행함으로써 박막 집적회로를 봉지할 수 있다.
본 발명의 또 다른 양태는, 박막 집적회로가 복수 제공된 기판을 반송하는 반송 수단과, 제1 시트 부재가 감겨진 제1 공급 롤러와, 박막 집적회로의 제1 면을 제1 시트 부재에 접착시켜 기판으로부터 박막 집적회로를 박리하는 제1 박리 수단과, 제2 시트 부재가 감겨진 제2 공급 롤러와, 박막 집적회로의 제1 면의 반대쪽의 제2 면을 제2 시트 부재에 접착시켜 제1 시트 부재로부터 박막 집적회로를 박리하는 제2 박리 수단과, 박막 집적회로의 제1 면으로 가열 용융 상태의 수지를 압출하여 공급하는 수단과, 박막 집적회로를 제2 시트 부재와 수지로 봉지하는 봉지 수단과, 제2 시트 부재와 수지로 봉지된 박막 집적회로를 감는 회수 롤러를 포함하는 것을 특징으로 하는 라미네이팅 시스템을 제공한다. 이 경우, 봉지 수단은 서로 대향하여 제공된 적어도 2개의 롤러를 가지고, 2개의 롤러 중의 어느 한쪽 또는 양쪽이 냉각 수단을 가지고 있다. 또한, 봉지 수단은 2개의 롤러 사이에 박막 집적회로를 통과시킴과 동시에, 가압 처리와 냉각 처리 중의 어느 한쪽 또는 양쪽을 행함으로써, 박막 집적회로를 봉지한다.
본 발명의 라미네이팅 시스템에서, 제1 박리 수단 및 제2 박리 수단은 롤러를 가지는 것을 특징으로 하고 있다. 또한, 제2 박리 수단은 서로 대향하여 제공된 적어도 2개의 롤러를 가지고, 2개의 롤러 사이에 박막 집적회로를 통과시킴과 동시에, 가압 처리와 가열 처리 중의 어느 한쪽 또는 양쪽을 행함으로써, 박막 집적회로를 봉지할 수 있다.
또한, 제1 시트 부재는 적어도 한쪽 면에 접착성을 가지는 것을 특징으로 하고 있다. 또한, 제2 시트 부재와 제3 시트 부재는 라미네이트 필름인 것을 특징으로 하고 있다.
또한, 본 발명은, 봉지된 복수의 박막 집적회로를 시트 형상으로 함으로써 취급을 용이하게 하는 IC 시트를 제공한다. 본 발명의 IC 시트는 복수의 박막 집적회로를 표리로부터 봉지하는 제2 시트 부재와 제3 시트 부재의 2개의 시트 부재로 이루어진다.
또한, 본 발명은, 2개의 시트 부재에 의해 봉지된 복수의 박막 집적회로를 포함하는 IC 시트를 감음으로써 취급을 용이하게 하는 IC 시트 두루마리를 제공한다. 본 발명의 IC 시트 두루마리는 제2 시트 부재와 제3 시트 부재의 2개의 시트 부재 사이에 복수의 박막 집적회로를 봉지함으로써 얻어진 IC 시트를 감은 것이다.
상기 구성을 가지는 IC 시트 또는 IC 시트 두루마리에서, 복수의 박막 집적회로 각각은 복수의 박막트랜지스터와, 안테나로서 기능하는 도전층을 가지는 것을 특징으로 한다. 또한, 복수의 박막 집적회로 각각은 규칙적으로 배열되는 것을 특징으로 한다.
본 발명의 IC 칩 제조방법은, 절연 표면을 가진 기판 위에 박리층을 형성하는 공정, 기판 위에 박막 집적회로를 복수 형성하는 공정, 박막 집적회로들 사이의 경계에 개구부를 형성하여 박리층을 노출시키는 공정, 개구부에 불화 할로겐을 함유하는 기체 또는 액체를 도입하여 박리층을 제거하는 공정, 박막 집적회로의 제1 면을 제1 시트 부재에 접착시켜 기판으로부터 복수의 박막 집적회로를 박리하는 공정, 박막 집적회로의 제1 면의 반대쪽의 제2 면을 제2 시트 부재에 접착시켜 제1 시트 부재로부터 박막 집적회로를 박리하는 공정, 박막 집적회로의 제1 면을 제3 시트 부재에 접착시켜 박막 집적회로를 제2 시트 부재와 제3 시트 부재로 봉지하는 공정을 포함하는 것을 특징으로 한다. 또한, 기판 위에 상기 박막 집적회로로서, 복수의 박막트랜지스터와, 안테나로서 기능하는 도전층이 형성될 수 있다.
도 1은 본 발명에 따른 라미네이팅 시스템을 나타내는 도면이다.
도 2는 본 발명에 따른 라미네이팅 시스템을 나타내는 도면이다.
도 3은 본 발명에 따른 라미네이팅 시스템을 나타내는 도면이다.
도 4는 본 발명에 따른 라미네이팅 시스템을 나타내는 도면이다.
도 5(A) 및 도 5(B)는 본 발명에 따른 IC 시트를 나타내는 도면이다.
도 6(A) 및 도 6(B)는 본 발명에 따른 IC 시트 두루마리를 나타내는 도면이다.
도 7(A)∼도 7(C)는 본 발명에 따른 IC 칩 제조방법을 나타내는 도면이다.
도 8(A)∼도 8(C)는 본 발명에 따른 IC 칩 제조방법을 나타내는 도면이다.
도 9(A) 및 도 9(B)는 본 발명에 따른 IC 칩 제조방법을 나타내는 도면이다.
도 10(A) 및 도 10(B)는 본 발명에 따른 박리 방법을 나타내는 도면이다.
도 11(A) 및 도 11(B)는 본 발명에 따른 IC 칩의 상면도를 나타내는 도면이다.
도 12(A)∼도 12(E)는 본 발명에 따른 박막 집적회로를 실장한 물품을 나타내는 도면이다.
도 13(A) 및 도 13(B)는 본 발명에 다른 박막 집적회로를 실장한 물품을 나타내는 도면이다.
도 14는 본 발명에 따른 IC 칩의 단면을 나타내는 도면이다.
도 15(A) 및 도 15(B)는 본 발명에 따른 IC 칩의 단면을 나타내는 도면이다.
도 16(A) 및 도 16(B)는 본 발명에 따른 IC 칩의 단면을 나타내는 도면이다.
본 발명의 상기한 목적과 다른 목적 및 신규한 특징은 첨부 도면과 관련하여 하기의 상세한 설명으로부터 더욱 명백하게 될 것이다. 본 발명이 여러 형태로 실시될 수 있으므로, 본 발명의 본질적인 특징들의 취지로부터 벗어남이 없이 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 아래에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 아래에 설명하는 본 발명의 구성에서 같은 것을 가리키는 부호는 다른 도면 사이에서 공통하여 사용한다.
본 발명은, 기판 위에 제공된 박막 집적회로를 박리하고, 이 박리된 박막 집적회로를 봉지하는 공정을 연속하여 행하는 라미네이팅 시스템을 제공한다. 본 발명에 따르면, 기판 위에 제공된 복수의 박막 집적회로를 제1 시트 부재에 접착시켜 기판으로부터 박리하고, 제1 시트 부재에 접착된 박막 집적회로를 제2 시트 부재에 접착시켜 제1 시트 부재로부터 재차 박리하고, 그 후, 제2 시트 부재가 접착된 면과 반대쪽의 제2 면에 제3 시트 부재를 접착시켜, 봉지 수단에 의해 제2 시트 부재와 제3 시트 부재로 박막 집적회로를 봉지한다. 즉, 일련의 박리 및 봉지의 공정에서 박막 집적회로의 박리를 2회 행한다.
제1 시트 부재는 기판 위에 제공된 박막 집적회로를 박리하기 위해 사용되고, 제2 시트 부재는 제1 시트 부재로부터 박막 집적회로를 박리하기 위해 사용되고, 제3 시트 부재와 함께 박막 집적회로를 봉지하는 라미네이트 필름으로서 작용한다. 박리를 2회 행하는 이유는, 봉지에 사용하는 라미네이트 필름이 강한 접착력을 가지고 있고, 박막 집적회로뿐만 아니라 기판에까지 접착하기 때문에, 기판 위에 제공된 박막 집적회로가 효과적으로 박리될 수 없게 되기 때문이다. 따라서, 접착력이 약한 제1 시트 부재를 사용하여 기판 위의 박막 집적회로를 박리하고, 라미네이트 필름 등으로 된 제2 시트 부재를 사용하여 제1 시트 부재로부터 박막 집적회로를 재차 박리한다.
또한, 본 발명에 따르면, 제2 또는 제3 시트 부재로서 사용되는 라미네이트 필름은 라미네이팅에 사용할 수 있다면 어떠한 필름이라도 좋고, 예를 들어, 폴리프로필렌, 폴리스틸렌, 폴리에스터, 비닐, 폴리불화비닐, 염화비닐, 메타크릴산 메틸, 나일론, 폴리카보네이트 등의 재료를 라미네이트 필름으로서 사용할 수 있다. 또한, 제2 또는 제3 시트 부재는 한쪽 면에 접착면을 가지고 있어도 좋고, 이 접착면은 열 경화 수지, 자외선 경화 수지, 에폭시 수지계 접착제, 광경화형 접착제, 수분 경화형 접착제, 수지 첨가제 등의 접착제로 도포될 수도 있다.
또한, 본 발명은 복수의 박막 집적회로를 봉지하여 시트 형상으로 한 IC 시트나, 복수의 박막 집적회로를 포함하는 IC 시트를 감은 IC 시트 두루마리도 포함한다.
또한, 본 발명에 따르면, 기판 위에 박리층을 사이에 두고 박막 집적회로를 형성하고, 그 후, 박리층을 제거함으로써 기판으로부터 박막 집적회로를 박리한 다음, 박막 집적회로를 봉지함으로써 IC 칩을 제조할 수 있다.
이하에, 기판 위에 제공된 복수의 박막 집적회로의 박리 및 봉지를 연속하여 행하는 라미네이팅 시스템, 봉지된 복수의 박막 집적회로를 포함하는 IC 시트, IC 시트 두루마리 및 IC 칩의 제조방법에 관하여 도면을 사용하여 구체적으로 설명한다.
[실시형태 1]
본 실시형태에서는, 기판으로부터 박막 집적회로를 박리하고, 박리된 박막 집적회로를 봉지하는 공정을 연속하여 행하는 라미네이팅 시스템의 주된 형태에 대하여 설명한다.
본 실시형태에 따른 라미네이팅 시스템은, 박막 집적회로(13)가 복수 제공된 기판(12)을 반송하는 반송 수단(11)과, 제1 시트 부재(18)가 감긴 제1 공급 롤러(14)와, 박막 집적회로(13)를 제1 시트 부재(18)에 접착시켜 기판(12)으로부터 박막 집적회로(13)를 박리하는 롤러(16)를 구비한 제1 박리 수단(51)과, 제2 시트 부재(19)가 감긴 제2 공급 롤러(15)와, 박막 집적회로(13)를 제2 시트 부재(19)에 접착시켜 제1 시트 부재(18)로부터 박막 집적회로(13)를 박리하는 롤러(24. 28)를 구비한 제2 박리 수단(52)과, 제1 시트 부재(18)를 회수하는 회수 롤러(21)와, 제3 시트 부재(23)를 공급하는 제3 공급 롤러(22)와, 박막 집적회로(13)를 제2 시트 부재(19)와 제3 시트 부재(23)로 봉지하는 봉지 수단(17)과, 봉지된 박막 집적회로(13)를 감는 회수 롤러(20)를 가진다.
도 1에 도시된 시스템에서는, 먼저, 제1 공급 롤러(14)로부터 공급된 제1 시트 부재(18)가, 롤러(16)를 구비한 제1 박리 수단(51)에 의해, 반송 수단(11)에 의해 반송되는 기판(12) 위의 박막 집적회로(13)에 접착되어, 기판(12)으로부터 박막 집적회로(13)를 박리한다. 그 후, 박리된 박막 집적회로(13)는 제1 시트 부재(18)에 접착되어 롤러(28)를 통과한다. 또한, 제2 공급 롤러(15)로부터 공급되는 제2 시트 부재(19)가 롤러(24)를 통과한다.
그리고, 제2 시트 부재(19)가, 롤러(24, 28)를 구비한 제2 박리 수단(52)에 의해, 제1 시트 부재(18)에 접착되어 반송된 박막 집적회로(13)의 반대쪽 면에 접착되어, 제1 시트 부재(18)로부터 박막 집적회로(13)를 박리한다. 또한, 제1 시트 부재(18)에 접착된 박막 집적회로(13)를 제2 시트 부재(19)에 접착할 때, 가압 처리와 가열 처리 중의 어느 한쪽 또는 양쪽을 행한다. 그 후, 박리된 박막 집적회로(13)는 제2 시트 부재(19)에 접착되어 봉지 수단(17)을 통과한다. 또한, 제3 공급 롤러(22)로부터 공급되는 제3 시트 부재(23)가 봉지 수단(17)을 통과한다.
봉지 수단(17)은 제2 시트 부재(19)에 접착되어 반송된 박막 집적회로(13)의 면의 반대쪽 면(제2 시트 부재(19)에 접착된 면과 반대쪽의 면)을 제3 시트 부재(23)에 접착시킴과 동시에, 가압 처리와 가열 처리 중의 어느 한쪽 또는 양쪽을 행한다. 그 후, 봉지된 박막 집적회로(13)는 회수 롤러(20)를 통과하고, 회수 롤러(20)에 감긴다.
도 1에 도시된 라미네이팅 시스템에서는, 상기한 바와 같이, 제1 시트 부재(18)가 제1 공급 롤러로부터 공급되고, 제1 박리 수단에 포함된 롤러(16)와 롤러(28)를 차례로 통과한 다음, 회수 롤러(21)에 의해 회수된다. 또한, 제1 공급 롤러(14)와 롤러(16)와 롤러(28)는 같은 방향으로 회전한다. 제2 시트 부재(19)는 제2 공급 롤러(15)로부터 공급되고, 제2 박리 수단에 포함된 롤러(24)와 봉지 수단(17)에 포함된 롤러(25)를 차례로 통과한 다음, 회수 롤러(20)에 의해 회수된다. 또한, 제2 공급 롤러(15)와 롤러(24)와 롤러(25)는 같은 방향으로 회전한다. 제3 시트 부재(23)는 제3 공급 롤러(22)로부터 공급되고, 봉지 수단(17)에 포함된 롤러(26)를 통과한 다음, 회수 롤러(20)에 의해 회수된다. 또한, 제3 공급 롤러(22)와 롤러(26)는 같은 방향으로 회전한다.
반송 수단(11)은 박막 집적회로(13)가 복수 제공된 기판(12)을 반송하는 것이고, 도 1에서, 반송 수단(11)은 롤러(27)를 구비하고, 이 롤러(27)가 회전함으로써, 기판(12)이 반송된다. 또한, 반송 수단(11)은 기판(12)을 반송할 수 있는 것이라면 어떠한 구성이어도 좋고, 예를 들어, 컨베이어 벨트, 복수의 롤러, 또는 로봇 아암 등을 반송 수단(11)으로서 사용하여도 좋다. 로봇 아암은 기판(12)을 그대로 반송하거나, 기판(12)이 제공된 스테이지를 반송한다. 또한, 반송 수단(11)은 제1 시트 부재(18)의 반송 속도에 맞추어 소정의 속도로 기판(12)을 반송한다.
제1 공급 롤러(14), 제2 공급 롤러(15), 제3 공급 롤러(22)에는 각각 제1 시트 부재(18), 제2 시트 부재(19), 제3 시트 부재(23)가 감겨 있다. 제1 공급 롤러(14)를 소정의 속도로 회전시킴으로써, 제1 시트 부재(18)가 제2 박리 수단에 포함된 롤러(28)쪽으로 소정의 속도로 이동되고, 제2 공급 롤러(15) 및 제3 공급 롤러(22)를 각각 소정의 속도로 회전시킴으로써, 제2 시트 부재(19)와 제3 시트 부재(23)가 각각 봉지 수단(17)쪽으로 소정의 속도로 이동된다. 또한, 제1 공급 롤러(14), 제2 공급 롤러(15), 제3 공급 롤러(22)는 원주 형상이고, 수지 재료, 금속 재료, 또는 고무 재료 등으로 이루어져 있다.
제1 시트 부재(18)는 가요성 필름으로 형성되어 있고, 적어도 한쪽 면에 접착성을 가진다. 구체적으로는, 폴리에스터 등의 기재로서 사용하는 베이스 필름 위에 접착제를 제공함으로써 접착면이 제공된다. 접착제로서는, 아크릴 수지 등을 함유한 수지 재료 또는 합성 고무 재료가 사용될 수 있다. 또한, 제1 시트 부재(18)로서는 접착력이 약한 필름(접착력이 바람직하게는 0.01 N∼1.0 N, 보다 바람직하게는 0.05 N∼0.75 N, 더욱 바람직하게는 0.15 N∼0.5 N)을 사용하는 것이 바람직하다. 이것은 기판 위에 제공된 박막 집적회로를 제1 시트 부재에 접착한 후에, 다시, 제2 시트 부재에 박막 집적회로를 접착시켜, 제1 시트 부재를 박막 집적회로로부터 박리하기 위해서이다. 또한, 접착제의 두께는 1 ㎛∼100 ㎛, 바람직하게는 5 ㎛∼50 ㎛, 보다 바람직하게는 10 ㎛∼30 ㎛로 할 수 있다. 또한, 베이 스 필름은 폴리에스터 필름 등을 사용하여 10 ㎛∼1 mm, 바람직하게는 25 ㎛∼200 ㎛, 보다 바람직하게는 50 ㎛∼100 ㎛의 두께로 형성하면 가공 시에 취급하기 쉬워 바람직하다.
또한, 제1 시트 부재로서는, 상기한 재료 외에도, UV(자외선) 박리 필름, 열 박리 필름 등을 사용할 수 있다. UV 박리 필름은 베이스 필름 위에 UV을 조사함으로써 접착력이 약해지는 수지 재료로 된 접착층을 형성함으로써 제조된다. 열 박리 필름은 베이스 필름 위에 가열함으로써 접착력이 약해지는 수지 재료로 된 접착층을 형성함으로써 제조된다.
접착층의 표면이 세퍼레이터에 의해 보호되어 있는 경우에는, 사용 시에 세퍼레이터(29)를 제거하기 위해, 도 1에 도시된 바와 같이 세퍼레이터 회수 롤러(30)가 제공된다. 또한, 기재로서 사용되는 베이스 필름에 대전방지 처리가 행해진 것을 세퍼레이터로서 사용할 수 있다. 세퍼레이터는 폴리에스터 등으로 된 필름이나 종이 등으로 형성되지만, 폴리에틸렌 테레프탈레이트 등으로 된 필름으로 형성되는 경우에는 패터닝 시에 종이 가루 등이 생기지 않으므로 바람직하다.
제2 시트 부재(19)와 제3 시트 부재(23)는 가요성 필름, 예를 들어, 라미네이트 필름이나 섬유질 재료로 된 종이 등으로 형성된다. 라미네이트 필름은 라미네이트 처리에 사용될 수 있는 필름 전반을 가리키고, 폴리프로필렌, 폴리스틸렌, 폴리에스터, 비닐, 폴리불화비닐, 염화비닐, 메타크릴산 메틸, 나일론, 폴리카보네이트 등의 재료로 이루어지고, 그 라미네이트 필름의 표면에 엠보싱 가공 등의 가공 처리를 하여도 좋다.
또한, 본 실시형태에서는, 핫 멜트(hot melt) 접착제를 사용하여 박막 집적회로의 봉지를 행하는 것이 바람직하다. 핫 멜트 접착재는, 물이나 용제를 함유하지 않고, 실온에서는 고체인 불휘발성의 열가소성 재료로 이루어지고, 용융 상태로 도포되어 냉각됨으로써 물(物)들을 함께 접착하는 화학 물질이다. 또한, 핫 멜트 접착재는, 쉽게 접착이 떨어지고, 무공해이고, 안전하며, 위생적이고, 에너지 절약형이며, 저비용과 같은 이점을 가진다.
핫 멜트 접착제는 상온에서 고체이기 때문에, 미리 필름 형상 또는 섬유 형상으로 형성하거나, 또는 폴리에스터 등으로 된 베이스 필름 위에 접착층을 형성하여 필름 형상으로 형성한 핫 멜트 접착제를 사용할 수 있다. 여기서는, 폴리에틸렌 테레프탈레이트로 된 베이스 필름 위에 핫 멜트 필름을 형성한 시트 부재를 사용한다. 핫 멜트 필름은 베이스 필름보다 연화점이 낮은 수지로 되어 있고, 가열함으로써 핫 멜트 필름만이 용융하여 고무 형상이 되어 접착하고, 냉각하면 경화한다. 또한, 핫 멜트 필름으로서, 예를 들어, 에틸렌-초산비닐 공중합체(EVA)계, 폴리에스터계, 폴리아미드계, 열가소성 엘라스토머계, 폴리올레핀계 등을 주성분으로 한 필름을 사용할 수 있다.
또한, 제2 시트 부재(19)와 제3 시트 부재(23)의 어느 한쪽 또는 양쪽은 한쪽 면에 접착면을 가지고 있어도 좋다. 이 접착면은 열경화 수지, 자외선 경화 수지, 에폭시 수지계 접착제, 광경화 접착제, 수분 경화형 접착제, 수지 첨가제 등의 접착제를 제2 시트 부재(19)와 제3 시트 부재(23)의 어느 한쪽 또는 양쪽의 어느 한 표면에 도포함으로써 제공될 수 있다.
또한, 제2 시트 부재(19)와 제3 시트 부재(23)의 어느 한쪽 또는 양쪽은 투광성을 가지고 있어도 좋다. 또한, 봉지될 박막 집적회로(13)를 보호하기 위해, 제2 시트 부재(19)와 제3 시트 부재(23)의 어느 한쪽 또는 양쪽에 정전기를 대전(帶電)시킴으로써 그의 표면을 도전성 재료로 코팅하여도 좋다. 또한, 제2 시트 부재(19)와 제3 시트 부재(23)의 어느 한쪽 또는 양쪽에, 보호막으로서 탄소를 주성분으로 하는 박막(다이아몬드 라이크 카본(DLC)막)이나, 인듐 주석 산화물(ITO) 등의 도전성 재료로 코팅하여도 좋다.
제1 박리 수단(51)은 적어도 롤러(16)를 구비하여, 박막 집적회로(13)의 한쪽 면을 제1 시트 부재(18)의 한쪽 면에 접착시켜, 기판(12)으로부터 박막 집적회로(13)를 박리한다. 롤러(16)가 회전함으로써, 박막 집적회로(13)가 제1 시트 부재(18)에 접착되어, 기판(12)으로부터 박막 집적회로(13)가 박리된다. 따라서, 롤러(16)는 박막 집적회로(13)가 제공된 쪽의 기판(12)과 대향하도록 제공된다. 또한, 롤러(16)는 원주 형상이고, 수지 재료, 금속 재료, 또는 고무 재료 등으로 이루어지고, 바람직하게는 연질 재료로 이루어진다.
제2 박리 수단(52)은 적어도 서로 대향하는 롤러(24, 28)를 구비하여, 제1 시트 부재(18)에 접착한 박막 집적회로(13)를 제2 시트 부재(19)의 한쪽 면에 접착시켜 제1 시트 부재(18)로부터 박막 집적회로(13)를 박리한다. 이때, 박막 집적회로(13)는, 제2 공급 롤러(15)로부터 공급되고 롤러(24)를 통과하는 제2 시트 부재(19)에 접착됨과 동시에, 제2 시트 부재(19)가 롤러(24)와 롤러(28) 사이를 통과할 때 롤러(24)와 롤러(28) 중의 어느 한쪽 또는 양쪽을 사용하여 가압 처리와 가 열 처리 중의 어느 한쪽 또는 양쪽이 행해진다.
이 처리를 행함으로써, 제1 시트 부재(18)에 접착된 박막 집적회로(13)가 제2 시트 부재(19)에 접착된다. 가열 처리의 방법으로서는, 열 에너지를 가할 수 있는 것이면 어떠한 방법이어도 좋고, 예를 들어, 오븐, 전열선 히터, 오일 등의 온매(溫媒), 핫 스탬프(hot stamp), 서멀 헤드(thermal head), 레이저광, 적외선 플래시, 열 펜 등을 적절히 선택하여 사용할 수 있다. 또한, 롤러(24)와 롤러(28)는 원주 형상이고, 수지 재료, 금속 재료, 또는 고무 재료 등으로 이루어지고, 바람직하게는 연질 재료로 이루어진다.
제2 면이 제2 시트 부재(19)에 접착된 박막 집적회로(13)가 봉지 수단(17)쪽으로 이동될 때, 봉지 수단(17)은 박막 집적회로(13)의 제1 면에 제3 시트 부재(23)를 접착시킴과 동시에, 박막 집적회로(13)를 제2 시트 부재(19)와 제3 시트 부재(23)로 봉지한다. 또한, 봉지 수단(17)은 서로 대향하여 제공된 롤러(25)와 롤러(26)를 가진다. 그리고, 박막 집적회로(13)의 다른쪽 면은, 제3 공급 롤러(22)로부터 공급되고 롤러(26)를 통과하는 제3 시트 부재(23)에 접착됨과 동시에, 제3 시트 부재(23)가 롤러(25)와 롤러(26) 사이를 통과할 때 롤러(25)와 롤러(26)를 사용하여 가압 처리와 가열 처리 중의 어느 한쪽 또는 양쪽이 행해진다. 이 처리에 따라, 박막 집적회로(13)는 제2 시트 부재(19)와 제3 시트 부재(23)로 봉지된다.
봉지 수단(17)을 구성하는 롤러(25, 26)들 중의 어느 한쪽 또는 양쪽은 가열 수단을 가진다. 가열 수단으로서는, 오븐, 전열선 히터, 오일 등의 온매, 핫 스탬 프, 서멀 헤드, 레이저광, 적외선 플래시, 열 펜 등이 사용될 수 있다. 또한, 롤러(25)와 롤러(26)는 롤러(24)와 제2 공급 롤러(15)와 제3 공급 롤러(22)의 회전 속도에 맞추어 소정의 속도로 회전한다. 또한, 롤러(25)와 롤러(26)는 원주 형상이고, 수지 재료, 금속 재료, 또는 고무 재료 등으로 이루어지고, 바람직하게는 연질 재료로 이루어진다.
회수 롤러(20)는 제2 시트 부재(19)와 제3 시트 부재(23)로 봉지된 박막 집적회로(13)를 감아 회수하는 롤러이다. 회수 롤러(20)는 롤러(25) 및 롤러(26)의 회전 속도에 맞추어 소정의 속도로 회전한다. 또한, 회수 롤러(20)는 원주 형상이고, 수지 재료, 금속 재료, 또는 고무 재료 등으로 이루어지고, 바람직하게는 연질 재료로 이루어진다.
이와 같이, 도 1에 도시된 라미네이팅 시스템에 따르면, 기판(12) 위에 제공된 복수의 박막 집적회로(13)가 제1 내지 제3 공급 롤러(14, 15, 21), 롤러(16), 롤러(24, 28), 롤러(25, 26) 및 회수 롤러(20)의 회전에 의해 연속적으로 박리, 봉지, 및 회수될 수 있다. 따라서, 도 1에 도시된 시스쳄은 양산성이 높고, 제조 효율을 향상시킬 수 있다.
다음에, 상기한 라미네이팅 시스템과는 다른 형태의 라미네이팅 시스템에 대하여 도 2를 사용하여 설명한다.
도 2에 도시된 라미네이팅 시스템은, 기판(12)을 고정 및 이동시키는 수단(33)과, 기판(12)의 한쪽 면으로부터 박막 집적회로(13)를 박리하는 제1 박리 수단(51)과, 제1 시트 부재(18)가 감겨진 제1 공급 롤러(14)와, 제2 시트 부재(19)가 감겨진 제2 공급 롤러(15)와, 제1 시트 부재(18)로부터 박막 집적회로(13)를 박리하여 제2 시트 부재(19)에 접착시키는 제2 박리 수단(52)과, 박막 집적회로(13)를 제2 시트 부재(19)와 제3 시트 부재(23) 사이에 봉지하는 봉지 수단(17)과, 봉지된 박막 집적회로(13)를 감는 회수 롤러(20)를 가진다. 도 2에 도시된 구성은 도 1에 도시된 구성에 고정 및 이동 수단(33)을 새로 부가한 구성으로 되어 있다.
도 2에 도시된 시스템에서는, 먼저, 제1 공급 롤러(14)로부터 공급되고 롤러(16)를 통과하는 제1 시트 부재(18)에 고정 및 이동 수단(33)에 의해 기판(12)이 접착된다. 따라서, 롤러(16)를 구비한 제1 박리 수단(51)에 의해, 박막 집적회로(13)가 제1 시트 부재(18)에 접착하여 기판(12)으로부터 박리된다. 또한, 박리된 박막 집적회로(13)가 접착한 제1 시트 부재(18)는 롤러(28)쪽으로 이동한다. 또한, 제2 공급 롤러(15)로부터 공급되는 제2 시트 부재(19)가 롤러(24)쪽으로 이동한다. 그 다음, 도 1에서 나타낸 바와 같이, 박막 집적회로(13)가 봉지된다.
고정 및 이동 수단(33)은 기판(12)의 박막 집적회로(13)가 제공된 쪽의 면(이하, 한쪽 면이라고 부름)이 제1 시트 부재(18)와 대향하도록 기판(12)을 고정하는 역할과, 박막 집적회로(13)를 제1 시트 부재(18)에 접착시키기 위해 기판(12)을 이동시키는 역할을 가진다. 기판(12)은 고정 및 이동 수단(33)을 이동시킴으로써 이동된다. 또한, 도 2에 도시된 바와 같이, 고정 및 이동 수단(33)으로서는, 기판(12)을 1장씩 처리하는 수단, 또는 원주체나 각주체 등의 다면체로 구성된 수단을 사용할 수 있다. 원주체나 다면체의 고정 및 이동 수단(33)을 사용하는 경우에는, 그의 측면에 기판(12)을 고정시키고, 원주체 또는 다면체를 회전시킴으로써 기 판(12)을 이동시킨다.
이상과 같이, 도 2에 도시된 라미네이팅 시스템에서는, 고정 및 이동 수단(33), 제1 내지 제3 공급 롤러, 롤러(16), 롤러(24, 28), 롤러(25, 26), 및 회수 롤러(20)가 회전함으로써, 박막 집적회로(13)를 연속적으로 박리, 봉지, 회수할 수 있다. 따라서, 도 2의 라미네이팅 시스템을 사용함으로써, 양산성을 높이고, 제조 효율을 향상할 수 있다.
다음에, 상기한 라미네이팅 시스템들과는 다른 형태의 라미네이팅 시스템에 대하여 도 3을 사용하여 설명한다.
도 3에 도시된 라미네이팅 시스템은, 기판(12)을 반송하는 반송 수단(11)과, 기판(12)의 한쪽 면으로부터 박막 집적회로(13)를 박리하는 제1 박리 수단(51)과, 제1 시트 부재(18)가 감겨진 제1 공급 롤러(14)와, 제2 시트 부재(19)가 감겨진 제2 공급 롤러(15)와, 제1 시트 부재(18)로부터 박막 집적회로(13)를 박리하여 제2 시트 부재(19)에 접착시키는 제2 박리 수단(52)과, 제2 시트 부재(19)가 접착된 면과 반대측의 박막 집적회로(13)의 면으로 가열 용융 상태의 수지(55)를 압출하여 제2 시트 부재(19)와 수지(55)로 박막 집적회로를 봉지하는 봉지 수단(17)과, 봉지된 박막 집적회로(13)를 감는 회수 롤러(20)를 가진다. 도 3에 도시된 구성은 도 1에 도시된 구성에서 제3 공급 롤러(22)와 제3 시트 부재(23)를 다이(54)와 수지(55)로 치환한 구성으로 되어 있다.
도 3에 도시된 라미네이팅 시스템은, 기판(12) 위에 제공된 박막 집적회로(13)를 제1 시트 부재(18)에 의해 박리하고, 제1 시트 부재(18)에 접착된 박막 집적회로(13)를 제2 시트 부재(19)에 접착시키고, 제2 시트 부재(19)에 접착된 박막 집적회로(13)를 봉지 수단(17)쪽으로 이동시키는 것까지는 도 1과 마찬가지로 행할 수 있다. 그 후, 도 3에서는, 박막 집적회로의 제1 면(제2 시트 부재가 접착된 제2 면과 반대쪽의 면)으로 가열 용융 상태의 수지(55)가 다이(54)로부터 압출된다. 그 다음, 압착 롤러(56)와 냉각 롤러(57) 사이에 도입된 제2 시트 부재(19)와 수지(55)가 압착 롤러(56)와 냉각 롤러(57)로 가압하면서 냉각됨으로써, 박막 집적회로(13)의 제1 면에 수지(55)를 접착시킴과 동시에, 제2 시트 부재(19)와 수지(55)에 의해 박막 집적회로(13)를 봉지한다. 마지막으로, 봉지된 박막 집적회로(13)는 회수 롤러(20)쪽으로 이동하여, 회수 롤러(20)에 감겨 회수된다.
도 3에 도시된 라미네이팅 시스템의 구성에서, 수지(55)로서는 열가소성 수지를 사용하면 좋다. 수지(55)에 사용하는 열가소성 수지는 연화점이 낮은 것이 바람직하다. 예를 들어, 폴리에틸렌, 폴리프로필렌, 폴리메틸펜텐 등의 폴리오레핀계 수지; 염화비닐, 초산비닐, 염화비닐-초산비닐 공중합체, 에틸렌-초산비닐 공중합체, 염화비닐리덴, 폴리비닐부티랄, 폴리비닐알콜 등의 비닐계 공중합체; 아크릴계 수지; 폴리에스터계 수지; 우레탄계 수지; 셀룰로오스, 셀룰로오스 아세테이트, 셀룰로오스 아세테이트 부티레이트, 셀룰로오스 아세테이트 프로피오네이트, 에틸 셀룰로오즈 등의 셀룰로오즈계 수지; 폴리스틸렌, 아크릴로니트릴-스틸렌 공중합체 등의 스틸렌계 수지 등이 있다. 또한, 수지(55)는 다이(54)로부터 단층으로 압출되는 것이어도 좋고, 2층 이상으로 함께 압출된 것이어도 좋다. 또한, 제1 시트 부재(18) 또는 제2 시트 부재(19)로서는 상기한 재료들 중 어느 한 재료를 사 용할 수 있다.
이상과 같이, 도 3에 도시된 라미네이팅 시스템에 따르면, 반송 수단(11), 제1 및 제2 공급 롤러(14, 15), 롤러(16), 롤러(24, 28), 압착 롤러(56), 냉각 롤러(57), 및 회수 롤러(20)가 회전함으로써, 기판(12) 위에 제공된 복수의 박막 집적회로(13)를 연속적으로 박리, 봉지, 회수할 수 있다. 따라서, 도 3에 도시된 시스템은 양산성이 높고, 제조 효율을 향상시킬 수 있다.
다음에, 라미네이팅 시스템의 전체적인 구성에 대하여 도 4를 사용하여 설명한다. 여기서는, 도 1의 구성을 포함하는 라미네이팅 시스템의 구성을 예로 들어 설명한다.
카세트(41)는 기판 공급용의 카세트로서, 이 카세트 내에, 박막 집적회로(13)가 복수 제공된 기판(12)이 세트된다. 카세트(42)는 기판 회수용 카세트로서, 박막 집적회로(13)가 박리된 후의 기판(12)을 회수한다. 카세트(41)와 카세트(42) 사이에는 반송 수단으로서 복수의 롤러(43, 44, 45)가 제공되어 있고, 이들 롤러(43, 44, 45)가 회전함으로써, 기판(12)이 반송된다. 그 후에는, 상기한 바와 같이, 박막 집적회로(13)의 박리와 봉지가 행해지고, 계속해서, 봉지된 박막 집적회로(13)는 절단 수단(46)에 의해 절단된다. 절단 수단(46)은 다이싱(dicing) 장치, 스크라이빙(scribing) 장치, 레이저 조사 장치(CO2 레이저 조사 장치 등) 등을 사용한다. 상기 공정을 거쳐, 봉지된 박막 집적회로(13)가 완성된다.
또한, 도 1∼도 3에 도시된 상기 구성에서는, 기판(12) 위에 제공된 박막 집적회로(13)는 복수의 소자로 된 소자군과 안테나로서 기능하는 도전층을 포함한다. 그러나, 본 발명은 이 구성에 제약되지 않는다.
기판(12) 위에 제공된 박막 집적회로(13)는 소자군만을 포함하고 있어도 좋다. 그리고, 안테나로서 기능하는 도전층을 제2 시트 부재(19) 또는 제3 시트 부재(23)에 부착하여 두고, 박막 집적회로(13)가 제2 시트 부재(19) 또는 제3 시트 부재(23)에 접착할 때, 박막 집적회로(13)에 포함된 복수의 소자가 도전층에 접속되도록 하여도 좋다.
[실시형태 2]
본 실시형태에서는, IC 시트(IC 필름, 시트 부재, 또는 필름 부재라고도 칭함)의 구성에 대하여 설명한다.
도 5에 도시된 바와 같이, IC 시트는 복수의 박막 집적회로(13) 각각을 2개의 시트 부재(19, 23) 사이에 끼워 봉지한 시트 형상의 것이다. 이 IC 시트는 실시형태 1에서 설명한 바와 같이 복수의 박막 집적회로를 제2 시트 부재(19)와 제3 시트 부재(23) 사이에 끼워 봉지함으로써 얻어진다.
복수의 박막 집적회로(13) 각각은 복수의 소자와 안테나로서 기능하는 도전층을 가지고 있다. 또한, 기판 위에 제공된 박막 집적회로의 박리를 효과적으로 행함으로써 복수의 박막 집적회로(13) 각각이 규칙적으로 배열되어 시트 형상으로 하는 것이 가능하다(도 5(A)). 또한, 1장의 IC 시트를 롤러 형상으로 감아도 좋고, 겹쳐 접을 수도 있다(도 5(B)).
상기와 같이, 한 쌍의 시트 부재로 봉지된 복수의 박막 집적회로(13)를 포함하는 시트 형상의 IC 시트는 출하가 용이하고, 특히 대량의 박막 집적회로(13)를 제조하는 경우의 출하에 유효하다. 또한, 복수의 박막 집적회로(13)는 개개가 분단된 상태라면 취급이 어렵지만, 본 실시형태에 따른 IC 시트는 시트 형상이기 때문에 취급이 용이하고, 박막 집적회로(13)의 파괴나 손상을 방지할 수 있다. IC 시트로부터 박막 집적회로(13)를 개개로 취출하고자 할 때는, 다이싱 장치, 스크라이빙 장치, 레이저 조사 장치(CO2 레이저 조사 장치 등) 등을 사용하여 박막 집적회로(13)를 절단하면 된다.
본 실시형태는 상기한 실시형태들과 자유롭게 조합될 수 있다.
[실시형태 3]
본 실시형태에서는, IC 시트 두루마리의 구성에 대하여 설명한다.
도 6에 도시된 바와 같이, IC 시트 두루마리는 시트 부재를 감하 형성된 것으로서, 구체적으로는, 복수의 박막 집적회로(13)를 2개의 시트 부재(19, 23) 사이에 끼워 봉지한 것을 롤러 형상으로 감은 것이다. IC 시트 두루마리는, 실시형태 1에서 설명한 바와 같이, 복수의 박막 집적회로를 제2 시트 부재(19)와 제3 시트 부재(23)로 봉지한 시트 형상의 것을 회수할 때 롤러로 감음으로써 얻어진다. 또한, 복수의 박막 집적회로(13) 각각은 복수의 소자와 안테나로서 기능하는 도전층을 가지고 있다. 그리고, 복수의 박막 집적회로(13) 각각은 규칙적으로 배열되어 있다.
상기와 같이, 한 쌍의 시트 부재로 봉지한 복수의 박막 집적회로(13)를 감아서 형성한 IC 시트 두루마리는 출하가 용이하고, 특히 대량의 박막 집적회로(13)의 출하에 유효하다. 일반적으로, 복수의 박막 집적회로(13)는 각각이 분리된 상태라면 취급이 어려워진다. 그러나, 본 실시형태에 따른 IC 시트 두루마리는 시트 형상의 것을 감은 것이기 때문에 취급이 용이하고, 예를 들어, 박막 집적회로(13)를 도 6(B)에 도시된 바와 같은 상태로 사용할 수 있다. 또한, 상기와 같이 사용함으로써, 박막 집적회로(13)의 파괴나 손상을 방지할 수 있다.
본 실시형태는 상기한 실시형태들과 자유롭게 조합될 수 있다.
[실시형태 4]
본 실시형태에서는, 본 발명에 따른 IC 칩 제조방법에 대하여 도면을 사용하여 설명한다.
먼저, 기판(100) 위에 박리층(101)을 형성한다(도 7(A)). 기판(100)으로서는, 바륨붕 규산 유리나, 알루미노 붕규산 유리 등의 유리 기판, 석영 기판, 세라믹 기판 등을 사용할 수 있다. 또한, 스테인리스를 포함하는 금속 기판 또는 실리콘 기판 등의 반도체 기판의 표면에 절연막을 형성한 것을 사용하여도 좋다. 플라스틱 등의 가요성을 가지는 합성 수지로 된 기판은 일반적으로 상기 기판과 비교하여 내열 온도가 낮은 경향이 있지만, 제조 공정의 처리 온도에 견딜 수 있는 것이라면 사용할 수 있다. 또한, 기판(100)의 표면을 CMP법 등의 연마에 의해 평탄화하여 두어도 좋다. 또한, 실리콘 기판을 사용할 때는, 박리층(101)은 제공하지 않아도 좋다.
박리층(101)은 규소를 함유하는 층을 스퍼터링법이나 플라즈마 CVD법 등에 의해 형성함으로써 형성된다. 규소를 함유하는 층은 규소를 포함하는 비정질 반도체막, 비정질 상태와 결정 상태가 혼재한 세미아모르퍼스 반도체막, 결정성 반도체막 등에 상당한다. 또한, 그 외에도, 박리층(101)으로서, 금속을 함유하는 막을 사용할 수도 있다. 이 경우, 금속막의 표면에 금속 산화물을 형성하는 것이 바람직하다. 예를 들어, 금속막과 금속 산화물로서는, W과 WOx, Mo과 MoOx, Nb와 NbOx, Ti과 TiOx(x = 2, 3) 등을 각각 형성할 수 있다. 여기서는 박리층(101)을 기판(100)의 전면(全面)에 형성하고 있지만, 선택적으로 형성하여도 좋다.
또한, 본 실시형태에서는, 기판(100) 위에 바로 박리층(101)을 형성하고 있지만, 기판(100)과 박리층(101)의 사이에 하지막을 형성하여도 좋다. 하지막은 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x＞y), 질화산화규소(SiNxOy)(x＞y)(x, y = 1, 2, ‥‥) 등의, 산소 또는 질소를 함유하는 절연막의 단층 구조 또는 이들의 적층 구조일 수 있다. 특히, 기판으로부터의 오염 등이 우려되는 경우에는, 기판(100)과 박리층(101) 사이에 하지막을 형성하는 것이 바람직하다.
그 다음, 박리층(101) 위에, 하지막으로서의 절연막(102)을 형성한다. 이 절연막(102)은 단층 구조 또는 적층 구조로 형성될 수 있고, 예를 들어, 제1 절연막으로서 산화규소막, 제2 절연막으로서 질화산화규소막, 제3 절연막으로서 산화질화규소막으로 된 3층의 적층 구조로 절연막을 형성할 수도 있다.
그 다음, 절연막(102) 위에 소자군(103)을 형성한다. 소자군(103)으로서는, 예를 들어, 박막트랜지스터, 용량 소자, 저항 소자, 다이오드 등을 하나 또는 복수 형성한다. 도 7에서는, 소자군(103)으로서, GOLD 구조의 박막트랜지스터를 형성한 예를 나타내고 있지만, 게이트 전극의 측면에 사이드 월(side wall)을 형성하여 LDD 구조로 한 박막트랜지스터를 형성하여도 좋다.
그 다음, 소자군(103)을 덮도록 절연막(104)을 형성하고, 이 절연막(104) 위에 절연막(105)을 형성한다. 그 다음, 절연막(105) 위에 안테나로서 기능하는 도전층(106)을 형성한다. 그 후, 도전층(106) 위에 보호막으로서 기능하는 절연막(107)을 형성한다. 상기 공정들을 거쳐, 소자군(103)과 도전층(106)을 포함하는 박막 집적회로(108)가 완성된다.
절연막(104, 105, 107)에는 무기 절연막이나 유기 절연막을 사용할 수 있다. 무기 절연막으로서는, CVD법에 의해 형성된 산화규소막이나 산화질화규소막, 또는 SOG(Spin On Glass)법에 의해 도포된 산화규소막 등을 사용할 수 있고, 유기 절연막으로서는, 폴리이미드, 폴리아미드, BCB(벤조시클로부텐), 아크릴, 포지티브형 감광성 유기 수지, 네거티브형 감광성 유기 수지 등으로 된 막을 사용할 수 있다. 또한, 아크릴막과 산화질화규소막의 적층 구조를 사용하여도 좋다.
또한, 절연막(104, 105, 107)은 실록산 수지로 형성할 수도 있다. 실록산 수지는 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산은 규소(Si)와 산소(O)의 결합으로 골격 구조가 구성되고, 치환기로서 적어도 수소를 함유하는 유기기(예를 들어, 알킬기, 방향족 탄화수소)가 사용된다. 또는, 치환기로서, 플루오로기를 사용하여도 좋다. 또한, 치환기로서 적어도 수소를 함유하는 유기기와 플루오로기를 사용하여도 좋다.
실록산 수지는 실리카 유리, 알킬실록산 폴리머, 알킬실세스퀴옥산 폴리머, 수소화 실세스퀴옥산 폴리머, 수소화 알킬실록산 폴리머 등으로 분류될 수 있다. 또한, Si-N 결합을 가지는 폴리머(폴리실라잔)를 함유하는 재료로 층간절연막을 형성하여도 좋다.
그 다음, 박막 집적회로(108)들 사이에 박리층(101)이 노출되도록 개구부(111, 112)를 형성한다(도 7(B)). 개구부(111, 112)는 마스크를 사용한 에칭이나 다이싱에 의해 형성된다. 이때의 상면도를 도 10(A)에 나타낸다. 또한, 도 10(A)의 A-B선의 단면도가 도 7(A)∼도 7(C)에 대응하고 있다.
이어서, 박리층(101)을 제거하기 위한 에칭제를 개구부(111, 112)에 도입하여, 박리층의 일부(113∼115)를 제외하고 박리층(101)을 서서히 제거한다(도 7(C) 및 도 10(B)). 에칭제로서는, 불화할로겐을 함유하는 기체 또는 액체를 사용한다. 예를 들어, 불화할로겐으로서 삼불화염소(ClF3)를 사용할 수 있다.
또한, 상기한 바와 같이, 이 공정에서는 박리층(101)을 완전히 제거하지 않고, 박막 집적회로(108)의 아래에 위치하는 박리층의 일부(113∼115)를 잔존시킨다. 따라서, 박막 집적회로(108)가 비산하여 흩어지는 것을 방지할 수 있고, 박리 후에도 박리 전의 배열을 유지할 수 있다. 그러나, 박막 집적회로(108)가 비산할 우려가 없는 경우에는, 박리층(101)을 완전히 제거한 후에 박리를 행하여도 좋다.
그 다음, 박막 집적회로(108)의 제1 면을 제1 시트 부재(116)에 접착시킨다. 그렇게 하면, 기판(100)으로부터 박막 집적회로(108)가 박리된다(도 8(A)). 또한, 상기한 바와 같이, 박리층(101)의 일부(113∼115)를 남기고 기판(100)으로부터 박막 집적회로(108)를 물리적으로 박리하는 경우에는, 박리층(101) 위에 금속막을 형성하는 것이 바람직하다. 예를 들어, W이나 Mo을 박리층으로서 사용한 경우에는, W이나 Mo 위에 산화규소막을 형성한 후에, 열 처리 등에 의해 W이나 Mo의 표면에 각각 WOx나 MoOx를 형성한다. 이와 같이, 금속 산화막을 형성함으로써, 박리층이 산화규소막으로부터 쉽게 박리되고, 박리층을 완전히 제거하지 않아도 기판과 박막 집적회로를 용이하게 분리할 수 있다. 또한, 제1 시트 부재(116)는 가요성의 필름으로 이루어져 있고, 적어도 박막 집적회로(108)와 접하는 면에 접착제가 제공되어 있다. 예를 들어, 폴리에스터 등으로 된 베이스 필름 위에 아크릴 수지를 함유한 접착력이 약한 접착제가 제공되어 있는 필름을 사용할 수 있다.
그 다음, 박막 집적회로(108)의 제2 면을 제2 시트 부재(117)에 접착시켜 제1 시트 부재(116)로부터 박막 집적회로(108)를 박리한다(도 8(B)).
그 다음, 박막 집적회로(108)의 제2 시트 부재(117)에 접착하고 있는 면과는 반대쪽의 면에 제3 시트 부재(118)를 접착시킴과 동시에, 박막 집적회로(108)를 제2 시트 부재(117)와 제3 시트 부재(118)로 봉지한다(도 8(C)). 그렇게 하면, 박막 집적회로(108)는 제2 시트 부재(117)와 제3 시트 부재(118)로 봉지된 상태가 된다. 제2 시트 부재(117)와 제3 시트 부재(118)는 가요성의 필름으로 되어 있고, 예를 들어, 라미네이트 필름으로 형성될 수 있다. 구체적으로는, 폴리에스터 등의 베이스 필름 위에 핫 멜트 필름이 형성된 것을 사용할 수 있다. 제2 시트 부재(117)와 제3 시트 부재(118)를 박막 집적회로(108)에 접착할 때 가압 처리와 가열 처리 중 의 어느 한쪽 또는 양쪽을 행함으로써, 박막 집적회로(108)를 단시간에 접착할 수 있다.
이어서, 다이싱, 스크라이빙 또는 레이저 커트법에 의해 박막 집적회로(108)들 사이에서 제2 시트 부재(117)와 제3 시트 부재(118)를 선택적으로 절단한다. 그렇게 하면, 봉지된 IC 칩이 완성된다(도 9(A) 및 도 9 (B)).
상기 공정들을 거쳐 완성된 봉지된 IC 칩은 5 mm 평방(25 ㎟) 이하, 바람직하게는 0.3 mm 평방(0.09 ㎟)∼4 mm 평방(16 ㎟)의 사이즈를 가진다.
또한, 실리콘 기판을 사용하지 않는 경우의 본 발명의 칩은 절연 기판 위에 형성된 박막 집적회로를 사용하기 때문에, 원형의 실리콘 기판으로부터 형성된 칩과는 달리, 모체 기판의 형상에 제약이 없다. 따라서, 칩의 생산성이 향상될 수 있고, 대량 생산이 실현될 수 있다. 또한, 상기 공정에서 박리된 기판은 재사용될 수 있다. 그 결과, 유리 등의 기판을 사용한 박막 집적회로의 제조에서 저비용화를 달성할 수 있다. 예를 들어, 석영 기판은 평탄성이 우수하고 고내열성이라는 이점을 가지고 있지만, 원가가 높다는 문제가 있었다. 그러나, 기판을 재사용함으로써, 유리 기판보다 원가가 높은 석영 기판을 사용한 경우에도 저비용화를 달성할 수 있다. 따라서, 본 실시형태에서, 석영 기판 위에 박막 집적회로를 형성하고, 박막 집적회로의 박리 후에 다시 석영 기판을 사용함으로써, 저비용으로 특성이 높은 박막 집적회로의 형성이 가능하게 된다.
또한, 본 실시형태에서 설명한 IC 칩은 0.2 ㎛ 이하, 대표적으로는 40 nm∼170 nm, 바람직하게는 50 nm∼150 nm의 막 두께의 반도체막을 능동 영역으로서 사 용하기 때문에, 이 IC 칩은 매우 박형이 된다. 그 결과, 물품에 실장하더라도 박막 집적회로의 존재가 인식되기 어렵기 때문에, 변조(재기입) 방지도 가능하게 된다. 또한, 실리콘 기판으로 된 IC 칩과 달리, 전파 흡수의 우려가 없어 고감도 신호의 수신을 행할 수 있다. 또한, 실리콘 기판을 가지지 않는 박막 집적회로는 투광성을 가진다. 그 결과, 이 박막 집적회로는 다양한 물품에 사용될 수 있고, 예를 들어, 물품의 인자면에 실장하여도, 디자인성을 손상시키는 일이 없다.
본 실시형태는 상기한 실시형태들과 자유롭게 조합될 수 있다.
[실시예 1]
본 실시예에서는, 상기 실시형태들에서 설명한 IC 칩의 제조방법에 있어서의 게이트 전극의 제조방법에 대하여 도 15 및 도 16을 사용하여 설명한다. 또한, 특별히 언급하지 않는 한, 게이트 전극은 상기 실시형태들에서와 동일한 재료를 사용하여 형성될 수 있다.
먼저, 기판(200) 위에 박리층(201)을 형성하고, 박리층(201) 위에 절연막(202, 203)을 사이에 두고 반도체막(211, 212)을 제공한다. 또한, 반도체막(211, 212) 위에 게이트 절연막(213)을 형성한다. 그 후, 게이트 절연막(213) 위에 제1 도전층(951)과 제2 도전층(952)을 적층하여 형성한다. 본 실시예에서는, 제1 도전층으로서 질화탄탈(TaN)을 사용하고, 제2 도전층으로서 텅스텐(W)을 사용하여 형성한다. TaN막은 Ta의 타겟을 사용한 스퍼터링법에 의해 질소 분위기 중에서 형성될 수 있고, W막은 W의 타겟을 사용한 스퍼터링법에 의해 형성될 수도 있다.
본 실시예에서는, 제1 도전층(951)을 TaN로 하고, 제2 도전층(952)을 W으로 하였지만, 이들 재료에 한정되지 않고, 제1 도전층(951)과 제2 도전층(952)은 모두 Ta, W, Ti, Mo, Al, Cu, Cr, Nd에서 선택된 원소, 또는 상기 원소들을 주성분으로 하는 합금 재료 또는 화합물 재료로 형성하여도 좋다. 또는, 인 등의 불순물 원소를 도핑한 다결정 규소막으로 대표되는 반도체막을 사용하여도 좋다. 또는, AgPdCu 합금을 사용하여도 좋다. 또한, 그 도전층들의 조합도 적절히 선택될 수 있다. 또한, 제1 도전층(951)은 20∼100 nm 범위의 두께를 가지도록 형성될 수 있고, 제2 도전층(952)은 100∼400 nm 범위의 두께를 가지도록 형성될 수 있다. 또한, 본 실시예에서는, 도전층을 2층의 적층 구조로 하였지만, 1층으로 하여도 좋고, 또는 3층 이상의 적층 구조로 하여도 좋다.
그 다음, 포토리소그래피법이나 액적 토출법에 의해 제2 도전층(952) 위에 레지스트(953)를 선택적으로 형성한다(도 15(A)). 그 후, O2(산소) 플라즈마 처리 등의 공지의 에칭 처리에 의해 레지스트(953)를 에칭하여, 레지스트(953)의 사이즈를 축소시킨다(도 15(B)). 이와 같이 축소된 레지스트(954)를 마스크로 하여 제1 도전층(951) 및 제2 도전층(952)을 에칭함으로써, 더 작은 폭의 게이트 전극을 형성할 수 있다. 즉, 통상의 패터닝에 의해 얻어지는 레지스트(953)를 사용하여 형성되는 게이트 전극의 것보다 더 작은 폭의 게이트 전극을 형성할 수 있다. 이와 같이, 게이트 전극의 구조를 작게 함으로써, 채널 형성 영역의 폭이 작아지고, 따라서, 고속 동작이 가능하게 된다.
다음에, 도 15(A) 및 도 15(B)에 도시된 것과 다른 게이트 전극의 제조방법에 대하여 도 16(A) 및 도 16(B)를 사용하여 설명한다.
먼저, 도 15(A)에 도시된 바와 같이, 기판(200) 위에 박리층(201), 절연막(202, 203), 반도체막(211, 212), 게이트 절연막(213), 제1 도전층(951), 및 제2 도전층(952)을 적층하여 형성한 다음, 레지스트(953)를 선택적으로 형성한다. 그 다음, 레지스트(953)를 마스크로 하여 제1 도전층(951) 및 제2 도전층(952)을 에칭한다(도 16(A)). 이 공정에 의해, 제1 도전층(951) 및 제2 도전층(952)으로 된 게이트 전극(956)이 형성된다. 그 후, 에칭법을 사용하여 게이트 전극(956)을 에칭한다. 게이트 전극(956) 위에는 레지스트(953)가 제공되어 있기 때문에, 게이트 전극(956)의 측면이 에칭되어, 도 16(B)에 도시된 바와 같이, 게이트 전극(956)보다 폭이 작은 게이트 전극(957)을 형성할 수 있다.
본 실시예에서 설명한 제조방법을 사용함으로써, 포토리소그래피법 등에 의해 패터닝하여 형성할 수 있는 한계 이상의 미세한 게이트 전극을 제조할 수 있게 된다. 또한, 게이트 전극을 작게 함으로써, 보다 미세한 소자 구조를 제공할 수 있다. 따라서, 같은 면적으로 많은 소자를 만들 수 있기 때문에, 고성능의 회로를 형성할 수 있다. 또한, 박막 집적회로를 종래와 동일한 소자수로 형성한 경우에 박막 집적회로(IC 칩 등)을 소형화할 수 있게 된다. 또한, 도 15(A) 및 도 15(B)에 나타낸 방법과 도 16(A) 및 도 16(B)에 나타낸 방법을 조합하여 더욱 미세한 게이트 전극을 형성할 수도 있다.
본 실시예는 상기한 실시형태들과 자유롭게 조합하여 실시될 수 있다.
[실시예 2]
본 실시예에서는, 실시예 1에서 설명한 것과 다른 TFT층(102)의 구성에 대하여 도 14를 사용하여 설명한다.
도 14는 도 7(A)에 나타낸 소자 구조(103)에 하부 전극을 더한 구조를 나타낸다. 즉, 도 14에 도시된 바와 같이 반도체막(311)의 채널 영역이 절연막을 사이에 두고 하부 전극(513)과 게이트 전극(214) 사이에 끼워져 있는 구조(519)로 되어 있다.
하부 전극(513)은 금속 또는 일 도전형의 불순물을 첨가한 다결정 반도체로 형성될 수 있다. 금속을 사용하는 경우에는, W, Mo, Ti, Ta, Al 등을 사용할 수 있다. 또한, 하지 절연막으로서 기능하는 질화규소막(514)과 산화질화규소막(515)이 제공되어 있지만, 이 질화규소막(514)과 산화질화규소막(515)의 재료나 적층 순서는 여기에 설명된 것에 한정되는 것은 아니다.
이와 같이, TFT층(102)의 구조로서 하부 전극을 가지는 TFT를 사용하여도 좋다. 일반적으로, TFT의 사이즈가 작아지고, 회로를 동작시키는 클록 주파수가 향상되면, 집적회로의 소비전력이 증가한다. 따라서, 소비전력의 증가를 억제하기 위해, 하부 전극에 바이어스 전압을 인가하는 방법이 유효하다. 이 바이어스 전압을 변화시킴으로써, TFT의 스레시홀드 전압을 변화시킬 수 있다.
n채널형 TFT의 하부 전극에 대하여 부(負)의 바이어스 전압의 인가는 스레시홀드 전압을 높여 누출을 감소시킨다. 한편, 정(正)의 바이어스 전압의 인가는 스레시홀드 전압을 낮추어, 채널을 통해 전류가 흐르기 쉽게 되고, TFT는 보다 고속 화 또는 저전압으로 동작한다. 또한, p채널형 TFT의 하부 전극에 대하여 정의 바이어스 전압의 인가는 스레시홀드 전압을 높여 누출을 감소시킨다. 한편, 부의 바이어스 전압의 인가는 스레시홀드 전압을 낮추어, 채널을 통해 전류가 흐르기 쉽게 되고, TFT는 보다 고속화 또는 저전압으로 동작한다. 이와 같이 하부 전극에 인가하는 바이어스 전압을 제어함으로써, 집적회로의 특성을 크게 향상시킬 수 있다.
이 바이어스 전압을 사용하여 n채널형 TFT와 p채널형 TFT의 스레시홀드 전압의 균형을 맞춤으로써, 집적회로의 특성을 향상시킬 수 있다. 이때, 소비전력을 저감하기 위해, 전원 전압과 하부 전극에 인가하는 바이어스 전압 모두를 제어하여도 좋다. 또한, 회로가 스탠바이(standby) 모드일 때는, 큰 역방향 바이어스 전압을 하부 전극에 인가하고, 동작 시에, 부하가 작을 때는 약한 역방향 바이어스 전압을 하부 전극에 인가하고, 부하가 클 때에는 약한 순방향 바이어스 전압을 인가한다. 바이어스 전압의 인가는 제어 회로를 제공하여 회로의 동작 상태 또는 부하의 상태에 따라 전환할 수 있게 하면 좋다. 이와 같은 방법으로 소비전력이나 TFT의 성능을 제어함으로써, 회로의 성능을 최대로 발휘시킬 수 있다.
본 실시예는 상기한 실시형태들 및 실시예 1과 자유롭게 조합될 수 있다.
[실시예 3]
본 실시예에서는, 본 발명의 제조방법을 사용하여 제조되는 IC 칩의 구성에 대하여 설명한다.
도 11(A)는 IC 칩의 일 형태의 사시도를 나타낸다. 부호 920은 집적회로, 921은 안테나를 나타낸다. 안테나(921)는 집적회로(920)에 전기적으로 접속되어 있다. 부호 922는 기판, 923은 커버재를 나타낸다. 집적회로(920) 및 안테나(921)는 기판(922)과 커버재(923) 사이에 끼워져 있다.
다음에, 도 11(B)는 도 11(A)에 도시된 IC 칩의 기능적인 구성의 일 형태를 블록도로 나타낸다.
도 11(B)에서, 부호 900은 안테나, 901은 집적회로, 903은 안테나(900)의 양 단자 사이에 형성되는 용량을 나타낸다. 집적회로(901)는 복조 회로(909), 변조 회로(904), 정류 회로(905), 마이크로프로세서(906), 메모리(907), 부하 변조를 안테나(900)에 부여하기 위한 스위치(908)를 가지고 있다. 또한, 메모리(907)는 하나에 한정되지 않고, 복수이어도 좋고, SRAM, 플래시 메모리, ROM 또는 FRAM(등록상표) 등을 사용할 수 있다.
리더/라이터(reader/writer)로부터 전파로서 보내진 신호는 안테나(900)에서 전자 유도에 의해 교류의 전기 신호로 변환된다. 복조 회로(909)에서는 이 교류의 전기 신호를 복조하여, 후단의 마이크로프로세서(906)로 송신한다. 또한, 정류 회로(905)에서는 교류의 전기 신호를 사용하여 전원 전압을 생성하여, 후단의 마이크로프로세서(906)에 공급한다. 마이크로프로세서(906)에서는 입력된 신호에 따라 각종 연산 처리를 행한다. 메모리(907)에는 마이크로프로세서(906)에서 사용되는 프로그램, 데이터 등이 기억되어 있다. 메모리(907)는 연산 처리 시의 작업 영역으로도 사용될 수 있다.
그리고, 마이크로프로세서(906)로부터 변조 회로(904)에 데이터가 송신되면, 변조 회로(904)가 스위치(908)를 제어하여, 이 데이터에 따라 안테나(900)에 부하 변조를 가할 수 있다. 그 결과, 리더/라이터는 안테나(900)에 가해진 부하 변조를 전파로 받음으로써 마이크로프로세서(906)로부터의 데이터를 판독할 수 있다.
또한, IC 칩은 반드시 마이크로프로세서(906)를 가지고 있을 필요는 없다. 또한, 신호의 전송 방식은 도 11(B)에 도시된 바와 같은 전자 결합 방식에 한정되지 않고, 전자 유도 방식, 마이크로파 방식, 또는 그 외의 전송 방식을 사용하여도 좋다.
이와 같이 안테나를 가지는 IC 칩은 외부 정보와의 상호 교환이 가능하기 때문에, 무선 메모리나 무선 프로세서로서 사용될 수 있다.
본 실시예는 상기한 실시형태들 및 실시예들과 자유롭게 조합될 수 있다.
[실시예 4]
본 실시예에서는, 상기 실시형태들 또는 실시예들에서 설명한 박막 집적회로의 용도에 관하여 설명한다. 기판으로부터 박리된 박막 집적회로는 IC 칩(210)으로서 사용될 수 있고, 예를 들어, 지폐, 경화, 유가증권, 무기명 채권류, 증서류(운전면허증이나 주민등록증 등, 도 12(A) 참조), 포장용 용기류(포장지나 병 등, 도 12(B) 참조), DVD 소프트웨어나 CD나 비디오 테이프 등의 기록 매체(도 12(C) 참조), 자동차나 오토바이, 자전거 등의 탈 것류(도 12(D) 참조), 가방이나 안경 등의 신변용품(도 12(E) 참조), 식료품, 의류, 생활용품류, 전자 기기 등에 제공하여 사용할 수 있다. 전자 기기는 액정 표시장치, EL 표시장치, 텔레비전 장치(단순히 텔레비전 또는 텔레비전 수상기라고도 부름), 및 휴대 전화기 등을 가리킨다.
또한, IC 칩은 물품의 표면에 부착하거나 물품에 묻거나 하여 물품에 고정될 수 있다. 예를 들어, 책이라면 종이에 IC 칩을 묻거나, 유기 수지로 된 패키지라면 이 유기 수지에 IC 칩을 묻거나 할 수도 있다. 지폐, 경화, 유가증권류, 무기명 채권류, 증서류 등에 IC 칩을 제공함으로써, 위조를 방지할 수 있다. 또한, 포장용 용기류, 기록매체, 신변용품, 식료품, 의류, 생활용품류, 전자 기기 등에 IC 칩을 제공함으로써, 검품 시스템이나 대여점의 시스템 등의 효율화를 도모할 수 있다. 또한, 탈 것류에 IC 칩을 제공함으로써, 위조나 도난을 방지할 수 있다.
또한, IC 칩을 물건의 관리나 유통 시스템에 응용함으로써, 시스템의 고기능화를 도모할 수 있다. 예를 들어, 도 13(A)에 도시된 바와 같이, 표시부(294)를 가지는 휴대형 단말기의 측면에 리더/라이터(295)를 제공하고, 물품(297)의 측면에 IC 칩(296)을 제공하는 경우를 생각해 볼 수 있다. 이 경우, 리더/라이터(295) 위에 IC 칩(296)을 보유시키면, 표시부(294)에 물품(297)의 원재료나 원산지, 유통 과정의 이력 등의 정보가 표시되는 시스템으로 되어 있다. 또한, 다른 예로서, 컨베이어 벨트의 옆쪽에 리더/라이터(295)를 제공하는 경우, IC 칩(296)이 제공된 물품(297)의 검품을 간단하게 행할 수 있다(도 13(B)).
본 실시예는 상기 실시형태들 및 실시예들과 자유롭게 조합하여 실시될 수 있다.

Claims (25)

  1. 라미네이팅 시스템에 있어서,
    복수의 박막 집적회로가 구비된 기판;
    상기 기판의 한쪽 면이 제1 시트 부재에 대향하도록 스테이지 위에 제공된 상기 기판을 고정시키고, 또한, 복수의 박막 집적회로와 상기 제1 시트 부재가 서로 접착되도록 상기 기판을 이동시키는 고정 및 이동 수단;
    상기 복수의 박막 집적회로의 제1 면을 상기 제1 시트 부재에 접착시켜 상기 기판으로부터 상기 복수의 박막 집적회로를 박리하는 제1 박리 수단;
    상기 복수의 박막 집적회로의 상기 제1 면의 반대쪽의 제2 면을 제2 시트 부재에 접착시켜 상기 제1 시트 부재로부터 상기 복수의 박막 집적회로를 박리하는 제2 박리 수단; 및
    상기 복수의 박막 집적회로를 상기 제2 시트 부재와 제3 시트 부재로 봉지하는 봉지 수단을 포함하는, 라미네이팅 시스템.
  2. 라미네이팅 시스템에 있어서,
    복수의 박막 집적회로가 구비된 기판;
    제1 시트 부재가 감겨진 제1 공급 롤러;
    상기 기판의 한쪽 면이 제1 시트 부재에 대향하도록 스테이지 위에 제공된 상기 기판을 고정시키고, 또한, 복수의 박막 집적회로와 상기 제1 시트 부재가 서로 접착되도록 상기 기판을 이동시키는 고정 및 이동 수단;
    상기 복수의 박막 집적회로의 제1 면을 제1 시트 부재에 접착시켜 상기 기판으로부터 상기 복수의 박막 집적회로를 박리하는 제1 박리 수단;
    제2 시트 부재가 감겨진 제2 공급 롤러;
    상기 복수의 박막 집적회로의 상기 제1 면의 반대쪽의 제2 면을 상기 제2 시트 부재에 접착시켜 상기 제1 시트 부재로부터 상기 복수의 박막 집적회로를 박리하는 제2 박리 수단;
    제3 시트 부재가 감겨진 제3 공급 롤러;
    상기 복수의 박막 집적회로를 상기 제2 시트 부재와 상기 제3 시트 부재로 봉지하는 봉지 수단; 및
    상기 제2 시트 부재와 상기 제3 시트 부재로 봉지된 상기 복수의 박막 집적회로를 감는 회수 롤러를 포함하는, 라미네이팅 시스템.
  3. 라미네이팅 시스템에 있어서,
    복수의 박막 집적회로가 구비된 기판;
    제1 시트 부재가 감겨진 제1 공급 롤러;
    상기 기판의 한쪽 면이 상기 제1 시트 부재에 대향하도록 상기 기판을 고정시키고, 또한, 상기 복수의 박막 집적회로와 상기 제1 시트 부재가 함께 접착되도록 상기 기판을 이동시키는 고정 및 이동 수단;
    상기 복수의 박막 집적회로의 제1 면을 상기 제1 시트 부재에 접착시켜 상기 기판으로부터 상기 복수의 박막 집적회로를 박리하는 제1 박리 수단;
    제2 시트 부재가 감겨진 제2 공급 롤러;
    상기 복수의 박막 집적회로의 상기 제1 면의 반대쪽의 제2 면을 상기 제2 시트 부재에 접착시켜 상기 제1 시트 부재로부터 상기 복수의 박막 집적회로를 박리하는 제2 박리 수단;
    상기 복수의 박막 집적회로의 상기 제1 면에 접착하는 제3 시트 부재가 감겨진 제3 공급 롤러;
    상기 복수의 박막 집적회로를 상기 제2 시트 부재와 상기 제3 시트 부재로 봉지하는 봉지 수단; 및
    상기 제2 시트 부재와 상기 제3 시트 부재로 봉지된 상기 복수의 박막 집적회로를 감는 회수 롤러를 포함하는, 라미네이팅 시스템.
  4. 라미네이팅 시스템에 있어서,
    복수의 박막 집적회로가 구비된 기판;
    제1 시트 부재가 감겨진 제1 공급 롤러;
    상기 기판의 한쪽 면이 제1 시트 부재에 대향하도록 스테이지 위에 제공된 상기 기판을 고정시키고, 또한, 복수의 박막 집적회로와 상기 제1 시트 부재가 서로 접착되도록 상기 기판을 이동시키는 고정 및 이동 수단;
    상기 복수의 박막 집적회로의 제1 면을 제1 시트 부재에 접착시켜 상기 기판으로부터 상기 복수의 박막 집적회로를 박리하는 제1 박리 수단;
    제2 시트 부재가 감겨진 제2 공급 롤러;
    상기 복수의 박막 집적회로의 상기 제1 면의 반대쪽의 제2 면을 상기 제2 시트 부재에 접착시켜 상기 제1 시트 부재로부터 상기 복수의 박막 집적회로를 박리하는 제2 박리 수단;
    상기 복수의 박막 집적회로의 상기 제1 면으로 가열 용융 상태의 수지를 압출하여 공급하는 수단;
    상기 복수의 박막 집적회로를 상기 제2 시트 부재와 상기 수지로 봉지하는 봉지 수단; 및
    상기 제2 시트 부재와 상기 수지로 봉지된 상기 복수의 박막 집적회로를 감는 회수 롤러를 포함하는, 라미네이팅 시스템.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 봉지 수단은 서로 대향하여 구비된 2개의 롤러를 가지는, 라미네이팅 시스템.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 봉지 수단은 서로 대향하여 구비된 2개의 롤러를 가지고, 상기 2개의 롤러 중의 어느 한쪽 또는 양쪽이 가열 수단을 가지는, 라미네이팅 시스템.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 봉지 수단은 서로 대향하여 구비된 2개의 롤러를 가지고, 상기 2개의 롤러 사이에 상기 복수의 박막 집적회로를 통과시킴과 동시에, 가압 처리와 가열 처리 중의 어느 한쪽 또는 양쪽을 행함으로써 상기 복수의 박막 집적회로를 봉지하는, 라미네이팅 시스템.
  8. 제 4 항에 있어서,
    상기 봉지 수단은 서로 대향하여 구비된 2개의 롤러를 가지고, 상기 2개의 롤러 중의 어느 한쪽 또는 양쪽이 냉각 수단을 가지는, 라미네이팅 시스템.
  9. 제 4 항에 있어서,
    상기 봉지 수단은 서로 대향하여 구비된 2개의 롤러를 가지고, 상기 2개의 롤러 사이에 상기 복수의 박막 집적회로를 통과시킴과 동시에, 가압 처리와 가열 처리 중의 어느 한쪽 또는 양쪽을 행함으로써 상기 복수의 박막 집적회로를 봉지하는, 라미네이팅 시스템.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제1 박리 수단 및 상기 제2 박리 수단이 롤러를 가지는, 라미네이팅 시스템.
  11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제2 박리 수단이 서로 대향하여 구비된 2개의 롤러를 가지는, 라미네이팅 시스템.
  12. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제2 박리 수단이 서로 대향하여 제공된 2개의 롤러를 가지고, 상기 2개의 롤러 중의 어느 한쪽 또는 양쪽이 가열 수단을 가지는, 라미네이팅 시스템.
  13. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제2 박리 수단이 서로 대향하여 구비된 2개의 롤러를 가지고, 상기 2개의 롤러 사이에 상기 복수의 박막 집적회로를 통과시킴과 동시에, 가압 처리와 가열 처리 중의 어느 한쪽 또는 양쪽을 행함으로써, 상기 제1 시트 부재로부터 상기 복수의 박막 집적회로를 박리하여 상기 제2 시트 부재로 옮기는, 라미네이팅 시스템.
  14. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제1 시트 부재는 적어도 한쪽 면에 접착성을 가지는, 라미네이팅 시스템.
  15. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제2 시트 부재와 상기 제3 시트 부재가 라미네이트 필름인, 라미네이팅 시스템.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. IC 칩 제조방법에 있어서,
    절연 표면을 가진 기판 위에 박리층을 형성하는 공정:
    상기 기판 위에 복수의 박막 집적회로를 형성하는 공정:
    상기 박막 집적회로들 사이의 경계에 개구부를 형성하여 상기 박리층을 노출시키는 공정:
    상기 개구부에 불화 할로겐을 함유하는 기체 또는 액체를 도입하여 상기 박리층을 제거하는 공정:
    상기 박막 집적회로의 제1 면을 제1 시트 부재에 접착시켜 상기 기판으로부터 상기 복수의 박막 집적회로를 박리하는 공정:
    상기 복수의 박막 집적회로의 상기 제1 면의 반대쪽의 제2 면을 제2 시트 부재에 접착시켜 상기 제1 시트 부재로부터 상기 복수의 박막 집적회로를 박리하는 공정: 및
    상기 복수의 박막 집적회로의 상기 제1 면을 제3 시트 부재에 접착시켜, 상기 복수의 박막 집적회로를 상기 제2 시트 부재와 상기 제3 시트 부재로 봉지하는, IC 칩 제조방법.
  23. 제 22 항에 있어서,
    상기 기판 위에 상기 복수의 박막 집적회로로서 각각 기능하는 복수의 박막트랜지스터와, 안테나로서 기능하는 도전층을 형성하는, IC 칩 제조방법.
  24. IC 칩 제조방법에 있어서,
    기판 위에 복수의 박막 집적회로를 형성하는 공정:
    상기 복수의 박막 집적회로의 제1 면을 제1 시트 부재에 접착시켜 상기 기판으로부터 상기 복수의 박막 집적회로를 박리하는 공정:
    상기 복수의 박막 집적회로의 상기 제1 면의 반대쪽의 제2 면을 안테나가 위에 구비되어 있는 제2 시트 부재에 접착시켜 상기 제1 시트 부재로부터 상기 복수의 박막 집적회로를 박리하는 공정:
    상기 복수의 박막 집적회로 중의 하나와 상기 안테나를 전기적으로 접속시키는 공정, 및
    상기 복수의 박막 집적회로의 상기 제1 면을 제3 시트 부재에 접착시켜, 상기 복수의 박막 집적회로를 상기 제2 시트 부재와 상기 제3 시트 부재로 봉지하는 공정을 포함하는, IC 칩 제조방법.
  25. 삭제
KR1020077003362A 2004-07-30 2005-07-28 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법 KR101254277B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004224789 2004-07-30
JPJP-P-2004-00224789 2004-07-30
PCT/JP2005/014254 WO2006011665A1 (en) 2004-07-30 2005-07-28 Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip

Publications (2)

Publication Number Publication Date
KR20070046855A KR20070046855A (ko) 2007-05-03
KR101254277B1 true KR101254277B1 (ko) 2013-04-15

Family

ID=35786393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077003362A KR101254277B1 (ko) 2004-07-30 2005-07-28 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법

Country Status (4)

Country Link
US (1) US9053401B2 (ko)
KR (1) KR101254277B1 (ko)
CN (1) CN100530575C (ko)
WO (1) WO2006011665A1 (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8123896B2 (en) * 2004-06-02 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7485511B2 (en) * 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
US7504317B2 (en) 2005-12-02 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20070183184A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
DE502007001359D1 (de) * 2006-03-17 2009-10-01 Polyic Gmbh & Co Kg Verfahren zur Herstellung eines aktiven oder passiven elektronischen Bauteils und elektronisches Bauteil
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
US7727809B2 (en) * 2006-05-31 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Attachment method, attachment apparatus, manufacturing method of semiconductor device, and manufacturing apparatus of semiconductor device
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI611565B (zh) 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8044813B1 (en) * 2006-11-16 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
JP2008134695A (ja) * 2006-11-27 2008-06-12 Philtech Inc 基体データ管理システム
JP2008134694A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの付加方法およびｒｆパウダー付加基体シート
JP2008135446A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
JP2008134816A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダー粒子、ｒｆパウダー、およびｒｆパウダーの励起方法
JP2008135951A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダー粒子、ｒｆパウダー、およびｒｆパウダー含有基体
JP2008134815A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダーの提供方法およびｒｆパウダー含有液
JP2008136019A (ja) * 2006-11-29 2008-06-12 Philtech Inc 磁界結合装置および読取り装置
US8237622B2 (en) * 2006-12-28 2012-08-07 Philtech Inc. Base sheet
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102057488B (zh) 2008-06-06 2013-09-18 株式会社半导体能源研究所 半导体装置的制造方法
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI685026B (zh) 2013-08-06 2020-02-11 日商半導體能源研究所股份有限公司 剝離方法
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
US9981457B2 (en) 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
KR20180132181A (ko) 2013-12-02 2018-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
TWI732735B (zh) 2013-12-03 2021-07-11 日商半導體能源研究所股份有限公司 剝離裝置以及疊層體製造裝置
JP6316065B2 (ja) 2014-03-31 2018-04-25 サトーホールディングス株式会社 Ｉｃタグ発行装置
JP2015194815A (ja) 2014-03-31 2015-11-05 サトーホールディングス株式会社 Ｉｃタグ発行装置およびシールド板
US9676175B2 (en) 2014-06-20 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus
CN104096978B (zh) * 2014-06-26 2015-11-25 长春光华微电子设备工程中心有限公司 不锈钢芯片激光切割加工与贴膜装置
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
CN106469767B (zh) * 2015-08-18 2017-12-01 江苏诚睿达光电有限公司 一种基于串联滚压的有机硅树脂光转换体贴合封装led的装备系统
CN106469780B (zh) * 2015-08-18 2018-02-13 江苏诚睿达光电有限公司 一种基于串联滚压的有机硅树脂光转换体贴合封装led的工艺方法
KR101983013B1 (ko) * 2015-09-25 2019-05-28 동우 화인켐 주식회사 필름 터치 센서 및 그 제조 방법
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10003023B2 (en) 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10185190B2 (en) 2016-05-11 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
KR20230106750A (ko) 2016-07-29 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
CN107222974B (zh) * 2017-07-01 2019-04-12 华中科技大学 一种延性电路制作方法
CN107528009B (zh) * 2017-08-17 2020-02-28 武汉华星光电半导体显示技术有限公司 柔性基板剥离装置及剥离方法
US10751985B2 (en) * 2017-08-17 2020-08-25 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible substrate lifting device and method
EP3506340B1 (en) * 2017-12-28 2020-10-21 Nexperia B.V. Bonding and indexing apparatus
KR102271268B1 (ko) 2019-09-20 2021-06-30 재단법인대구경북과학기술원 전자장치 제조방법
FR3102403B1 (fr) * 2019-10-24 2021-12-03 Lcsys Procédé et machine de fabrication de cartes à puce en rouleaux, pour la réalisation de titres sécurisés

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358198A (ja) * 2000-06-13 2001-12-26 Hitachi Ltd 半導体装置の搬送方法および実装方法
JP2004094590A (ja) * 2002-08-30 2004-03-25 Dainippon Printing Co Ltd アンテナ配線パターンの形成方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3785895A (en) * 1969-09-25 1974-01-15 Vitta Corp Tape transfer of sinterable conductive,semiconductive or insulating patterns to electronic component substrates
US4226526A (en) * 1976-10-04 1980-10-07 Harry Arthur Hele Spence-Bate Transport and positioning mechanism
BE902962A (fr) * 1984-07-25 1985-11-18 Nitto Electric Ind Co Procede et appareil de developpement du type a decollement
US4743334A (en) 1986-02-19 1988-05-10 D&K Custom Machine Design, Inc. Double sided laminating machine
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US6342434B1 (en) 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH10236042A (ja) * 1997-02-27 1998-09-08 Toshiba Chem Corp 非接触データキャリアの製造方法
US6248199B1 (en) * 1999-04-26 2001-06-19 Soundcraft, Inc. Method for the continuous fabrication of access control and identification cards with embedded electronics or other elements
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
JP3941362B2 (ja) * 2000-09-08 2007-07-04 日立化成工業株式会社 電子タグとそれを用いた電子標識
JP2002342728A (ja) * 2001-05-16 2002-11-29 Dainippon Printing Co Ltd ラベル加工用ｉｃタグインレットと製造方法
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
US6883573B2 (en) 2002-04-04 2005-04-26 Japan Servo Co., Ltd. Lamination system
JP4215998B2 (ja) 2002-04-30 2009-01-28 リンテック株式会社 半導体ウエハの処理方法およびそのための半導体ウエハの転写装置
JP3868332B2 (ja) * 2002-05-23 2007-01-17 トッパン・フォームズ株式会社 Ｉｃタグラミネート装置および方法
JP2004094492A (ja) 2002-08-30 2004-03-25 Konica Minolta Holdings Inc Ｉｃカード
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US8123896B2 (en) 2004-06-02 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Laminating system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358198A (ja) * 2000-06-13 2001-12-26 Hitachi Ltd 半導体装置の搬送方法および実装方法
JP2004094590A (ja) * 2002-08-30 2004-03-25 Dainippon Printing Co Ltd アンテナ配線パターンの形成方法

Also Published As

Publication number Publication date
US20080042168A1 (en) 2008-02-21
CN100530575C (zh) 2009-08-19
US9053401B2 (en) 2015-06-09
KR20070046855A (ko) 2007-05-03
WO2006011665A1 (en) 2006-02-02
CN101002312A (zh) 2007-07-18

Similar Documents

Publication Publication Date Title
KR101254277B1 (ko) 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법
JP4749074B2 (ja) Ｉｃチップの作製方法及び装置
KR101020661B1 (ko) 반도체장치
KR101203090B1 (ko) 반도체장치의 제조방법
US7354801B2 (en) Method for manufacturing semiconductor device
US7591863B2 (en) Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US8426293B2 (en) IC chip and its manufacturing method
US20050285231A1 (en) Semiconductor device and method for manufacturing the same
JP4749062B2 (ja) 薄膜集積回路を封止する装置及びｉｃチップの作製方法
US11188805B2 (en) Lamination system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
JP2006049859A (ja) 半導体装置およびその作製方法
JP5025103B2 (ja) Ｉｃチップの作製方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 5