Nothing Special   »   [go: up one dir, main page]

JP2010016163A - 薄膜トランジスタおよび表示装置 - Google Patents

薄膜トランジスタおよび表示装置 Download PDF

Info

Publication number
JP2010016163A
JP2010016163A JP2008174469A JP2008174469A JP2010016163A JP 2010016163 A JP2010016163 A JP 2010016163A JP 2008174469 A JP2008174469 A JP 2008174469A JP 2008174469 A JP2008174469 A JP 2008174469A JP 2010016163 A JP2010016163 A JP 2010016163A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
protective
semiconductor film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008174469A
Other languages
English (en)
Other versions
JP5584960B2 (ja
JP2010016163A5 (ja
Inventor
Narihiro Morosawa
成浩 諸沢
Toshiaki Arai
俊明 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008174469A priority Critical patent/JP5584960B2/ja
Priority to KR1020107029079A priority patent/KR20110025768A/ko
Priority to PCT/JP2009/061507 priority patent/WO2010001783A1/ja
Priority to CN2009801256879A priority patent/CN102084486A/zh
Priority to US13/000,446 priority patent/US20110095288A1/en
Publication of JP2010016163A publication Critical patent/JP2010016163A/ja
Publication of JP2010016163A5 publication Critical patent/JP2010016163A5/ja
Application granted granted Critical
Publication of JP5584960B2 publication Critical patent/JP5584960B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】酸化物半導体膜におけるリーク電流の発生を抑制することが可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ１は、基板１１上にゲート電極１２を有し、このゲート電極１２と基板１１とを覆うように、ゲート絶縁膜１３を有する。ゲート絶縁膜１３上のゲート電極１２に対応する領域には、酸化物半導体膜１４が形成され、この酸化物半導体膜１４上には、所定の間隔をおいてソース電極１５Ａおよびドレイン電極１５Ｂが設けられている。酸化物半導体膜１４のチャネル領域１４Ａ、ソース電極１５Ａおよびドレイン電極１５Ｂを被覆するように、基板１１の全面に渡って保護膜１６が形成されている。保護膜１６は、酸化アルミニウム膜により構成され、この酸化アルミニウム膜は、原子成膜法により形成される。保護膜１６により、酸化物半導体膜１４への水素の浸入が抑制される。
【選択図】図１

Description

本発明は、酸化物半導体膜を用いた薄膜トランジスタおよびこれを用いた表示装置に関する。
近年、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）や発光デバイス、透明導電膜等の電子デバイスへの応用を目的として、酸化亜鉛や酸化インジウムガリウム亜鉛等を用いた半導体薄膜層（以下、酸化物半導体膜という）の研究開発が活発化している。このような酸化物半導体膜は、液晶ディスプレイなどに一般的に用いられているアモルファスシリコン（α−Ｓｉ）を用いた場合と比較して、電子移動度が大きく、優れた電気特性を有することがわかっている。また、室温付近の低温でも高い移動度が期待できる等の利点もあり、積極的な開発が進められている。
上記のような酸化物半導体膜を用いた薄膜トランジスタとしては、ボトムゲート型およびトップゲート型の構造が報告されている。ボトムゲート型は、基板上にゲート電極、ゲート絶縁膜がこの順に形成され、ゲート絶縁膜の上面を被覆するように酸化物半導体膜が形成された構造である。
Cetin Kilic他１著，「n-type doping of oxides by hydrogen」，APPLIED PHYSICS LETTERS，2002年7月１日Vol.81，No.1 ，p.73−75
ところで、上記酸化物半導体膜では、水素ガス等の浸入により、電気的に浅い不純物準位が形成され低抵抗化を引き起こすことが報告されている（非特許文献１参照）。このため、例えば酸化亜鉛を薄膜トランジスタに用いた場合、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型、すなわちデプレッション型の動作となり、欠陥準位の増大と共に、しきい値電圧が小さくなり、リーク電流が増大するという問題がある。このように、酸化物半導体膜への水素ガスの浸入は、薄膜トランジスタの電流伝達特性に影響を与える。
本発明はかかる問題点に鑑みてなされたもので、その目的は、酸化物半導体膜におけるリーク電流の発生を抑制することが可能な薄膜トランジスタおよびこれを用いた表示装置を提供することにある。
本発明の薄膜トランジスタは、ゲート電極と、ゲート電極に対応してチャネル領域を形成する酸化物半導体膜と、酸化物半導体膜上に形成されたソース電極およびドレイン電極からなる一対の電極と、酸化物半導体膜のチャネル領域に対向して設けられた一または複数の保護膜とを備え、一または複数の保護膜のうち少なくとも一の保護膜が酸化アルミニウムを含んで構成されたものである。
本発明の薄膜トランジスタの製造方法は、基板上にゲート電極を形成する工程と、ゲート電極に対応してチャネル領域を有する酸化物半導体膜を形成する工程と、酸化物半導体膜上にソース電極およびドレイン電極からなる一対の電極を形成する工程と、酸化物半導体膜のチャネル領域に対向するように、一または複数の保護膜を形成する工程とを含み、一または複数の保護膜のうち少なくとも一の保護膜を、酸化アルミニウムを含む膜により形成するものである。
本発明の表示装置は、表示素子と、上記本発明の薄膜トランジスタとを備えたものである。
本発明の薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置では、チャネル領域を形成する酸化物半導体膜のチャネル領域に対向して、酸化アルミニウムを含む保護膜が設けられていることにより、酸化物半導体膜中に水素などの元素が浸入することが抑制される。
本発明の薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置によれば、チャネル領域を形成する酸化物半導体膜のチャネル領域に対向して、一または複数の保護膜を設け、これらのうち少なくとも一の保護膜が酸化アルミニウムを含むようにしたので、酸化物半導体膜への水素などの浸入を抑制し、リーク電流の発生を抑制することができる。また、これにより、表示装置では、輝度が向上して明るい表示が可能となる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、例えばボトムゲート型の構造を有し、チャネル領域（活性層）に酸化物半導体を用いたものである。薄膜トランジスタ１は、ガラスやプラスティックなどよりなる基板１１上にゲート電極１２を有しており、このゲート電極１２と基板１１とを覆うように、ゲート絶縁膜１３が設けられている。ゲート絶縁膜１３上のゲート電極１２に対応する領域には、酸化物半導体膜１４が形成され、酸化物半導体膜１４上には、所定の間隔をおいて一対の電極（ソース電極１５Ａおよびドレイン電極１５Ｂ）が設けられている。これらの酸化物半導体膜１４のチャネル領域１４Ａ、ソース電極１５Ａおよびドレイン電極１５Ｂを被覆するように、基板１１の全面に渡って保護膜１６が形成されている。
ゲート電極１２は、薄膜トランジスタ１に印加されるゲート電圧により酸化物半導体膜１４中の電子密度を制御する役割を果たすものである。このゲート電極１２は、例えばモリブデン（Ｍｏ）などから構成されている。
ゲート絶縁膜１３は、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜、あるいは酸化アルミニウム膜等により構成されている。
酸化物半導体膜１４は、酸化物半導体から構成され、電圧印加によりソース電極１５Ａとドレイン電極１５Ｂとの間にチャネル領域１４Ａを形成するようになっている。ここで、酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｕ）等の元素から形成された酸化物である。この酸化物半導体膜１４は、厚みが例えば２０ｎｍ〜１００ｎｍである。
ソース電極１５Ａおよびドレイン電極１５Ｂは、例えばモリブデンやクロム（Ｃｒ）単体、もしくはチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタンの積層構造により構成されている。
保護膜１６は、薄膜トランジスタ１の内部、特に酸化物半導体膜１４のチャネル領域１４Ａへの水素などの浸入を抑制するものである。この保護膜１６は、酸化アルミニウム膜（Ａｌ2Ｏ3）を含むものであり、単層膜または２層以上の積層膜により構成される。２層膜としては、例えば、酸化アルミニウム膜とシリコン窒化膜との積層膜、あるいは酸化アルミニウム膜とシリコン酸化膜との積層膜が挙げられる。３層膜としては、例えば、酸化アルミニウム膜とシリコン窒化膜とシリコン酸化膜との積層膜が挙げられる。この保護膜１６の厚みは、例えば１０ｎｍ〜１００ｎｍであり、好ましくは５０ｎｍ以下である。
上記薄膜トランジスタ１は、例えば次のようにして製造することができる。
まず、図２（Ａ）に示したように、基板１１上の全面にスパッタリング法や蒸着法により金属薄膜を形成したのち、この金属薄膜を、例えばフォトリレジストを用いたエッチングによりパターニングすることにより、ゲート電極１２を形成する。
続いて、図２（Ｂ）に示したように、基板１１およびゲート電極１２上を覆うようにゲート絶縁膜１３を、例えばプラズマＣＶＤ（Chemical Vapor Deposition；化学気相成長）法により形成する。
続いて、図２（Ｃ）に示したように、上述した材料および厚みからなる酸化物半導体膜１４を、例えばスパッタリング法により形成する。例えば、酸化物半導体として酸化インジウムガリウム亜鉛（ＩＧＺＯ）を用いた場合には、酸化インジウムガリウム亜鉛のセラミックをターゲットとしたＤＣスパッタ法を用い、アルゴン（Ａｒ）および酸素（Ｏ2）の混合ガスを用いたプラズマ放電により、酸化物半導体膜１４を形成する。但し、プラズマ放電を行う前に、真空容器内の真空度が、例えば１×１０−４Ｐａ以下になるまで排気したのち、アルゴンと酸素の混合ガスを導入するようにするとよい。こののち、形成した酸化物半導体膜１４を、例えばフォレジストを用いたエッチングによりパターニングする。
続いて、図２（Ｄ）に示したように、酸化物半導体膜１４上に金属薄膜を例えばスパッタリング法により形成したのち、この金属薄膜のうち酸化物半導体膜１４のチャネル領域１４Ａに対応する領域に、例えばフォトレジストを用いたエッチングにより、開口１５０を形成する。これにより、ソース電極１５Ａおよびドレイン電極１５Ｂがそれぞれ形成される。
次いで、形成した酸化物半導体膜１４、ソース電極１５Ａおよびドレイン電極１５Ｂを被覆するように、上述した材料等よりなる保護膜１６を形成する。なお、ここでは、保護膜１６として、酸化アルミニウム膜単層を形成する場合について説明する。この保護膜１６は、例えば以下に説明するような原子層成膜（ＡＬＤ：Atomic Layer Deposition）法を用いて形成する。すなわち、酸化物半導体膜１４、ソース電極１５Ａおよびドレイン電極１５Ｂを形成した基板１１を、真空チャンバー内に配置し、原料ガスとなるトリメチルアルミニウムガスを導入して、電極形成側に原子層のアルミニウム膜を形成する。続いて、オゾンガスあるいは酸素ガスをプラズマで励起した酸素ラジカルを、基板１１のアルミニウム膜が形成された側へ導入することにより、アルミニウム膜を酸化する。ここで、上記アルミニウム膜は、原子層レベルの膜厚であるため、オゾンあるいは酸素ラジカルによって容易に酸化される。これにより、基板１１の全面に渡って酸化アルミニウム膜が形成される。このようにして、アルミニウム膜の原子層形成プロセスと酸化プロセスとを交互に繰り返すことで、所望の膜厚の酸化アルミニウム膜を形成することが可能である。
このように、保護膜１６としての酸化アルミニウム膜を、原子層成膜法を用いて形成することにより、酸化プロセスにおいて酸素不足となることがないため、化学量論比となる理想的な組成を実現し易くなる。例えば、アルミニウムと酸素の組成比を、理想的な２：３とすることが可能である。また、水素ガスの発生を抑制した状態で成膜可能であるため、酸化物半導体膜１４の電気的特性を劣化させることがない。これにより、優れたガスバリア性を有する保護膜１６を形成することができる。以上により、図１に示した薄膜トランジスタ１を完成する。
次いで、本実施の形態の薄膜トランジスタ１の作用、効果について説明する。
薄膜トランジスタ１では、図示しない配線層を通じてゲート電極１２とソース電極１５Ａとの間に所定のしきい値電圧以上のゲート電圧Ｖｇが印加されると、酸化物半導体膜１４にチャネル領域１４Ａが形成され、ソース電極１５Ａとドレイン電極１５Ｂとの間に電流（ドレイン電流Ｉｄ）が流れ、トランジスタとして機能する。
ここで、薄膜トランジスタ１の内部へ水素などの元素が浸入した場合、前述のように、酸化物半導体膜１４において、電気的に浅い不純物準位が形成され、低抵抗化を生じる。このため、例えば酸化物半導体膜１４として酸化亜鉛を用いた場合、ゲート電圧Ｖｇを印加しなくてもドレイン電流Ｉｄが流れ、リーク電流が増大してしまう。
これに対し、本実施の形態では、酸化アルミニウム膜からなる保護膜１６を、チャネル領域１４Ａ、ソース電極１５Ａおよびドレイン電極１５Ｂを被覆するように設けることにより、酸化アルミニウム膜のガスバリア性によって、酸化物半導体膜１４への水素の浸入が抑制される。これにより、上記のようなリーク電流の発生を抑制することができる。また、この酸化アルミニウム膜を、上述したような原子層成膜法により形成することにより、より優れたガスバリア性を実現することができる。よって、リーク電流の発生を効果的に抑制することができる。
以上説明したような薄膜トランジスタ１は、例えば有機ＥＬディスプレイや液晶ディスプレイなどの表示装置における駆動素子として好適に用いることができる。このような表示装置では、上記薄膜トランジスタ１を備えていることにより、リーク電流を抑制することができるため、輝度の高い明るい表示を実現できる。更に酸化アルミニウム膜による保護膜１６が外部からの水素などの浸入を防ぐため、信頼性が向上する。
［第２の実施の形態］
図３は、本発明の第２の実施の形態に係る薄膜トランジスタ２の断面構造を表すものである。薄膜トランジスタ２は、上記第１の実施の形態と同様、ボトムゲート型の構造を有し、チャネル領域（活性層）に酸化物半導体を用いたものである。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
薄膜トランジスタ２では、基板１１上にゲート電極１２、ゲート絶縁膜１３および酸化物半導体膜１４が設けられている。本実施の形態では、酸化物半導体膜１４の上面には、チャネル保護膜１７（第１の保護膜）が形成され、このチャネル保護膜１７の上面と酸化物半導体膜１４の側面とを被覆するように、保護膜１８（第２の保護膜）が形成されている。チャネル保護膜１７および保護膜１８には、開口１７０Ａ，１７０Ｂが設けられ、これら開口１７０Ａ，１７０Ｂに、ソース電極１９Ａおよびドレイン電極１９Ｂがそれぞれ埋設されている。
チャネル保護膜１７は、酸化物半導体１４の上面を覆うように形成されている。このチャネル保護膜１７は、酸化物半導体膜１４の機械的損傷を防止すると共に、例えば製造プロセス中の熱処理などにより、酸化物半導体膜１４中の酸素などの脱離を抑制する役割を果たしている。また、製造プロセスにおいて、酸化物半導体膜１４をレジスト剥離液から保護するという役割も果たしている。このようなチャネル保護膜１７は、上記第１の実施の形態の保護膜１６と同様の材料により構成されている。
保護膜１８は、薄膜トランジスタ２内部を保護する目的で設けられ、上記第１の実施の形態の保護膜１６と同様の材料により構成されている。
上記薄膜トランジスタ２は、例えば次のようにして製造することができる。
まず、図４（Ａ）に示したように、ゲート絶縁膜１３の全面に、上述した手法により酸化物半導体膜１４を形成する。
続いて、図４（Ｂ）に示したように、形成した酸化物半導体膜１４の全面にチャネル保護膜１７を、例えば上述したような原子層成膜法により形成する。
続いて、図４（Ｃ）に示したように、全面に渡って形成したチャネル保護膜１７および酸化物半導体膜１４を、フォトレジストを用いたエッチングによりパターニングする。こののち、パターニングしたチャネル保護膜の上面および酸化物半導体膜１４の側面を被覆するように、保護膜１８を上述した原子層成膜法により形成する。
続いて、図４（Ｄ）に示したように、形成したチャネル保護膜１７および保護膜１８に、例えばフォトレジストを用いたエッチングにより、酸化物半導体膜１４の表面まで貫通する開口１７０Ａ，１７０Ｂを形成する。
最後に、これらの開口１７０Ａ，１７０Ｂを埋めるように、金属薄膜を例えばスパッタリング法により形成する。こののち、形成した金属薄膜のチャネル領域１４Ａに対応する領域に、例えばフォトレジストを用いたエッチングにより、開口を形成する。これにより、ソース電極１９Ａおよびドレイン電極１９Ｂがそれぞれ形成される。以上により、図３に示した薄膜トランジスタ２を完成する。
上記第２の実施の形態の薄膜トランジスタ２では、酸化物半導体膜１４の上面を覆うように形成したチャネル保護膜１７により、酸化物半導体１４、ソース電極１９Ａおよびドレイン電極１９Ｂをパターニング形成する際のエッチングによってチャネル領域１４Ａが損傷することを防止することができる。また、チャネル保護膜１７の上面と酸化物半導体膜１４の側面とを被覆するように設けられた保護膜１８により、酸化物半導体膜１４への水素の浸入を抑制することができる。よって、上記第１の実施の形態よりも、効果的にリーク電流の発生を抑制することができる。
［第３の実施の形態］
図５は、本発明の第３の実施の形態に係る薄膜トランジスタ３の断面構造を表すものである。薄膜トランジスタ３は、上記第１の実施の形態と同様、ボトムゲート型の構造を有し、チャネル領域（活性層）に酸化物半導体を用いたものである。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
薄膜トランジスタ３では、基板１１上にゲート電極１２、ゲート絶縁膜１３および酸化物半導体膜１４が設けられている。酸化物半導体膜１４上のチャネル領域１４Ａに対応する領域には、チャネル保護膜２０（第１の保護膜）が形成されている。本実施の形態では、ソース電極２１Ａおよびドレイン電極２１Ｂが、チャネル保護膜２０の端部を覆うようにして酸化物半導体膜１４上に設けられている。また、これらのチャネル保護膜２０、ソース電極２１Ａおよびドレイン電極２１Ｂを被覆するように保護膜２２（第２の保護膜）が形成されている。
チャネル保護膜２０は、酸化物半導体膜１４の機械的損傷を防止すると共に、例えば製造プロセス中の熱処理などにおいて酸素などの元素が脱離することを抑制する役割を果たしている。また、製造プロセスにおいて、酸化物半導体膜１４をレジスト剥離液から保護するという役割も果たしている。本実施の形態では、このチャネル保護膜２０がシリコン酸化膜により構成されている。
保護膜２２は、薄膜トランジスタ３内部を保護する目的で設けられ、上記第１の実施の形態の保護膜１６と同様の材料により構成されている。
上記薄膜トランジスタ３は、例えば次のようにして製造することができる。
まず、図６（Ａ）に示したように、ゲート絶縁膜１３の全面に、上述した手法により酸化物半導体膜１４を形成したのち、上述した材料よりなるチャネル保護膜２０を、例えばプラズマＣＶＤ法により形成する。なお、本実施の形態では、この後の工程において、酸素雰囲気でアニール処理することが望ましい。一般に、酸化物半導体膜は、真空雰囲気中に置かれることにより、膜中や表面に存在する酸素が脱離してしまうことが知られている。シリコン酸化膜は、酸素拡散性を有するため、チャネル保護膜２０をシリコン酸化膜により形成し、酸化物半導体膜１４に対して酸素雰囲気でアニール処理を施すことにより、酸化物半導体膜１４に酸素を供給することが可能となる。これにより、酸化物半導体膜１４における格子欠陥の発生を抑制することができる。
続いて、図６（Ｂ）に示したように、全面に渡って形成したチャネル保護膜２０および酸化物半導体膜１４を、順に、フォトレジストを用いたエッチングによりパターニングする。
続いて、図６（Ｃ）に示したように、形成したチャネル保護膜２０および酸化物半導体膜１４を覆うように、金属薄膜を例えばスパッタリング法により成膜する。こののち、金属薄膜のチャネル領域１４Ａに対応する領域に、例えばフォトレジストを用いたエッチングにより、開口を形成する。これにより、ソース電極２１Ａおよびドレイン電極２１Ｂがそれぞれ形成される。
一方、保護膜２２を形成する前段階の処理として、酸化物半導体膜１４に対し、例えばオゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施す。このような処理は、酸化物半導体膜１４を形成した後、保護膜２２を形成する前であれば、どのタイミングで行うようにしてもよい。但し、保護膜２２を形成する直前に行うことが望ましい。このような前処理を行うことによっても、酸化物半導体膜１４における格子欠陥の発生を抑制することができる。
最後に、形成したチャネル保護膜２０、ソース電極２１Ａおよびドレイン電極２１Ｂを覆うように、保護膜２２を例えば上述した原子層成膜法により形成する。以上により、図５に示した薄膜トランジスタ３を完成する。
上記第３の実施の形態の薄膜トランジスタ３では、酸化物半導体膜１４のチャネル領域１４Ａ上に形成したチャネル保護膜２０により、例えばソース電極１９Ａおよびドレイン電極１９Ｂを形成する際のエッチングにより、チャネル領域１４Ａが損傷することを防止することができる。また、チャネル保護膜２０、ソース電極２１Ａおよびドレイン電極２１Ｂを覆うように設けられた保護膜２２により、酸化物半導体膜１４への水素の浸入を抑制することができる。よって、上記第１の実施の形態よりも、リーク電流の発生を効果的に抑制することができる。
また、チャネル保護膜２０をシリコン酸化膜により形成し、酸素雰囲気でアニール処理を施すことにより、もしくは、保護膜２２形成前にオゾン処理等を施すことにより、酸化物半導体膜１４における格子欠陥の発生を抑制することができる。ここで、保護膜２２の形成前にオゾン処理を行った場合の薄膜トランジスタ３の電流（Ｉｄ）−電圧（Ｖｇ）特性を、図７（Ａ）に示す。また、オゾン処理を行なわなかった場合の電流−電圧特性を図７（Ｂ）に示す。
図７（Ａ）に示したように、オゾン処理を行うことにより、低いオフリーク電流を得ることが可能となり、十分に高いオンオフ比を有する電気特性を得ることが可能となる。一方、図７（Ｂ）に示したように、オゾン処理を行わない場合には、トランジスタのしきい値電圧がマイナス方向にシフトしてしまい電気特性が大きく劣化してしまうことがわかる。これは、次のような理由によるものと考えられる。一般に、酸化物半導体膜では、真空中において膜中や表面の酸素が脱離し、これにより格子欠陥が発生する。このような格子欠陥は、水素ガスと同様、酸化物半導体膜中に浅い不純物準位を形成し、リーク電流を増大させてしまう。また、キャリアの誘起を妨げて、キャリア濃度を減少させる。このキャリア濃度の減少は、酸化物半導体膜の導電率を引き下げ、薄膜トランジスタの電子移動度、電流伝達特性（例えば、サブスレッショルド特性やしきい電圧）に影響する。よって、保護膜２２の形成前にオゾン処理を施すことで、酸化物半導体膜１４中に十分な量の酸素を供給することが可能となり、格子欠陥の発生を抑制し、結果的にオフリーク電流が低く十分なオンオフ比を有する薄膜トランジスタ３を得ることができる。なお、オゾン処理の代わりに酸素ガスや二酸化窒素ガスをプラズマで励起して形成したラジカルで処理を行った場合においても上記と同等の効果を得ることができる。
また、図８に、保護膜２２としての酸化アルミニウム膜の膜厚に対する薄膜トランジスタ３のオフリーク電流の関係を示す。但し、保護膜２２の形成前に上記オゾン処理を施したものである。このように、保護膜２２の膜厚が５０ｎｍより大きくなると、オゾン処理を行ってもオフリーク電流が増加してしまい、十分なオンオフ比が得られないことがわかる。このことから、保護膜２２として用いる酸化アルミニウム膜の膜厚は５０ｎｍ以下とすることが望ましい。
さらに、図９（Ａ），（Ｂ）に、膜厚１０ｎｍの酸化アルミニウム膜の保護膜２２を形成した場合の薄膜トランジスタ３の電流−電圧特性を示す。但し、図９（Ａ）は、初期の特性、図９（Ｂ）は、窒素雰囲気中、温度３００℃で１時間アニールした後の特性である。また、これらの比較例として、保護膜２２を形成しない場合の初期の特性を図１０（Ａ）、窒素雰囲気中、温度３００℃で１時間アニールした後の特性を図１０（Ｂ）に示す。
図１０（Ａ），（Ｂ）に示したように、保護膜２２を形成しない場合には、アニール後に電流−電圧特性が大きく変化して、オフリーク電流が急激に増大していることがわかる。これに対して、図９（Ａ），（Ｂ）に示したように、膜厚１０ｎｍの酸化アルミニウム膜を保護膜２２として形成した本実施の形態の薄膜トランジスタ３では、３００℃のアニールの後においても特性に変化はほとんど見られず、安定していることがわかる。これにより、デバイス作製の際に必要となる熱プロセスに対してもトランジスタ特性を劣化させることなく、安定した特性を維持できることがわかった。
（変形例）
次に、上記第３の実施の形態の変形例について説明する。図１１は、変形例に係る薄膜トランジスタ４の断面構造を表すものである。薄膜トランジスタ４は、上記第１の実施の形態と同様、ボトムゲート型の構造を有し、チャネル領域（活性層）に酸化物半導体を用いたものである。以下では、上記第１および第３の実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
本変形例では、ソース電極２３Ａおよびドレイン電極２３Ｂの構成以外は、上記第３の実施の形態と同様の構成となっている。すなわち、ソース電極２３Ａおよびドレイン電極２３Ｂは、酸化物半導体膜１４上に形成されたチャネル保護膜２０と互いに重ならないように設けられている。保護膜２４は、酸化物半導体膜１４の一部と、チャネル保護膜２０と、ソース電極２３Ａおよびドレイン電極２３Ｂとを覆うように形成されている。保護膜２４は、薄膜トランジスタ４内部を保護する目的で設けられ、上記第１の実施の形態の保護膜１６と同様の材料等により構成されている。
この薄膜トランジスタ４は、例えば次のようにして製造することができる。まず、図１２（Ａ）に示したように、上述した第３の実施の形態の薄膜トランジスタ３と同様にして、チャネル保護膜２０および酸化物半導体膜１４を順に、フォトレジストを用いたエッチングによりパターニング形成する。続いて、図１２（Ｂ）に示したように、形成したチャネル保護膜２０と重ならないように、酸化物半導体膜１４上に、ソース電極２３Ａおよびドレイン電極２３Ｂを形成する。最後に、保護膜２４を上述した原子層成膜法により形成する。なお、本変形例においても、上記第３の実施の形態と同様に、保護膜２４形成前にオゾン処理等を施すことが望ましい。以上により、図１１に示した薄膜トランジスタ４を完成する。
上記のように、ソース電極２３Ａおよびドレイン電極２３Ｂは、チャネル保護膜２０と重ならないように形成されていてもよい。このように構成した場合であっても、上記第１および第３の実施の形態と同等の効果を得ることができる。なお、酸化物半導体膜１４に、チャネル保護膜２０とソース電極２３Ａおよびドレイン電極２３Ｂの両方に被覆されない領域（露出領域）が存在することになるが、保護膜２４を形成する際の減圧雰囲気中において、この露出領域における酸素は脱離してしまうため、露出領域では低抵抗となる。よって、寄生抵抗により薄膜トランジスタ５の電流を低下させることなく寄生容量を低減させることができる。
なお、ここでの保護膜形成前のオゾン処理等は、上記第１および第２の実施の形態の薄膜トランジスタの製造プロセスにおいても行うことができる。また、上記第２の実施の形態では、チャネル保護膜１７を酸化アルミニウム膜により形成する場合を例に挙げて説明したが、これに限定されず、上記第３の実施の形態および変形例のように、チャネル保護膜１７をシリコン酸化膜により形成し、後の工程において酸素雰囲気中でアニール処理を施すようにしてもよい。また、上記第３の実施の形態および変形例では、チャネル保護膜２０がシリコン酸化膜により構成された場合を例に挙げて説明したが、酸化アルミニウム膜により構成されていてもよい。
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、酸化アルミニウム膜を、原子層成膜法により形成する場合を例に挙げて説明したが、これに限定されず、他の成膜方法、例えばスパッタリング法などにより酸化アルミニウム膜を形成するようにしてもよい。但し、上述したように、原子層成膜法を用いた場合、酸化アルミニウム膜を理想的な組成比で均一に形成することができるため、ガスバリア性を確保し易くなる。
また、上記実施の形態等では、薄膜トランジスタとして、ボトムゲート構造を例に挙げて説明したが、これに限定されず、トップゲート構造であってもよい。
本発明の第１の実施の形態に係る薄膜トランジスタの断面構造を表すものである。 図１に示した薄膜トランジスタの製造方法を説明するための図である。 本発明の第２の実施の形態に係る薄膜トランジスタの断面構造を表すものである。 図３に示した薄膜トランジスタの製造方法を説明するための図である。 本発明の第３の実施の形態に係る薄膜トランジスタの断面構造を表すものである。 図５に示した薄膜トランジスタの製造方法を説明するための図である。 図５の薄膜トランジスタの電流電圧特性を表すものであり、（Ａ）はオゾン処理を行った場合、（Ｂ）はオゾン処理を行わなかった場合を示す。 図５の薄膜トランジスタの保護膜の膜厚に対するオフ電流の関係を表すものである。 図５の薄膜トランジスタの電流電圧特性を表すものであり、（Ａ）はアニール処理前、（Ｂ）はアニール処理後を示す。 比較例に係る薄膜トランジスタの電流電圧特性を表すものである。 第３の実施の形態の変形例に係る薄膜トランジスタの断面構造を表すものである。 図１１に示した薄膜トランジスタの製造方法を説明するための図である。
符号の説明
１〜４…薄膜トランジスタ、１１…基板、１２…ゲート電極、１３…ゲート絶縁膜、１４…酸化物半導体膜、１５Ａ，１９Ａ，２１Ａ，２３Ａ…ソース電極、１５Ｂ，１９Ｂ，２１Ｂ，２３ｂ…ドレイン電極、１６，１８，２２，２４…保護膜、１７，２０…チャネル保護膜。

Claims (15)

  1. ゲート電極と、
    前記ゲート電極に対応してチャネル領域を形成する酸化物半導体膜と、
    前記酸化物半導体膜上に形成されたソース電極およびドレイン電極からなる一対の電極と、
    前記酸化物半導体膜のチャネル領域に対向して設けられた一または複数の保護膜とを備え、
    前記一または複数の保護膜のうち少なくとも一の保護膜が酸化アルミニウムを含んで構成されている
    薄膜トランジスタ。
  2. 前記保護膜は、酸化アルミニウム膜により構成されている
    請求項１に記載の薄膜トランジスタ。
  3. 前記保護膜は、酸化アルミニウム膜と、シリコン窒化膜およびシリコン酸化膜のうちの少なくとも一方との積層膜により構成されている
    請求項１に記載の薄膜トランジスタ。
  4. 前記酸化アルミニウム膜の膜厚が５０ｎｍ以下である
    請求項２または３に記載の薄膜トランジスタ。
  5. 前記保護膜は、前記酸化物半導体膜のチャネル領域と前記一対の電極とを覆うように形成されている
    請求項１に記載の薄膜トランジスタ。
  6. 前記保護膜は、
    前記酸化物半導体膜の上面を覆うように形成された第１の保護膜と、
    前記第１の保護膜の上面および前記酸化物半導体膜の側面を覆うように形成された第２の保護膜とを有し、
    前記第１および第２の保護膜は開口を有し、
    前記一対の電極は、前記開口を介して前記酸化物半導体膜上に形成され、かつ
    前記第１および第２の保護膜のうち少なくともいずれか一方が、酸化アルミニウムを含む
    請求項１に記載の薄膜トランジスタ。
  7. 前記保護膜は、
    前記酸化物半導体膜のチャネル領域上に形成された第１の保護膜と、
    前記第１の保護膜および前記一対の電極を覆うように形成された第２の保護膜とを有し、
    前記第１および第２の保護膜のうち少なくともいずれか一方が、酸化アルミニウムを含む
    請求項１に記載の薄膜トランジスタ。
  8. 前記第２の保護膜が酸化アルミニウムを含む
    請求項７に記載の薄膜トランジスタ。
  9. 前記一対の電極は、前記第１の保護膜の端部を覆うように前記酸化物半導体膜上に形成されている
    請求項７に記載の薄膜トランジスタ。
  10. 前記一対の電極は、前記酸化物半導体膜上の前記第１の保護膜に重ならないように形成されている
    請求項７に記載の薄膜トランジスタ。
  11. 基板上にゲート電極を形成する工程と、
    前記ゲート電極に対応してチャネル領域を有する酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜上にソース電極およびドレイン電極からなる一対の電極を形成する工程と、
    前記酸化物半導体膜のチャネル領域に対向するように、一または複数の保護膜を形成する工程とを含み、
    前記一または複数の保護膜のうち少なくとも一の保護膜を、酸化アルミニウムを含む膜により形成する
    薄膜トランジスタの製造方法。
  12. 前記酸化アルミニウムを含む膜を、原子層成膜法により形成する
    請求項１１に記載の薄膜トランジスタの製造方法。
  13. 前記酸化アルミニウムを含む膜を形成する前に、前記酸化物半導体膜に対して、オゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施す
    請求項１１に記載の薄膜トランジスタの製造方法。
  14. 前記一または複数の保護膜を形成する工程は、
    前記酸化物半導体膜のチャネル領域上に、シリコン酸化膜を含む第１の保護膜を形成する工程と、
    前記第１の保護膜を形成した後、前記酸化物半導体膜に対して酸素雰囲気中でアニール処理を施す工程と、
    前記第１の保護膜および前記一対の電極を覆うように、酸化アルミニウムを含む第２の保護膜を形成する工程と
    を含む請求項１１に記載の薄膜トランジスタの製造方法。
  15. 表示素子と、前記表示素子を駆動するための薄膜トランジスタを備え、
    前記薄膜トランジスタは、
    ゲート電極と、
    前記ゲート電極に対応してチャネル領域を形成する酸化物半導体膜と、
    前記酸化物半導体膜上に形成されたソース電極およびドレイン電極からなる一対の電極と、
    前記酸化物半導体膜のチャネル領域に対向して設けられた一または複数の保護膜とを有し、
    前記一または複数の保護膜のうち少なくとも一の保護膜が酸化アルミニウムを含んで構成されている
    表示装置。

JP2008174469A 2008-07-03 2008-07-03 薄膜トランジスタおよび表示装置 Active JP5584960B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008174469A JP5584960B2 (ja) 2008-07-03 2008-07-03 薄膜トランジスタおよび表示装置
KR1020107029079A KR20110025768A (ko) 2008-07-03 2009-06-24 박막 트랜지스터 및 표시 장치
PCT/JP2009/061507 WO2010001783A1 (ja) 2008-07-03 2009-06-24 薄膜トランジスタおよび表示装置
CN2009801256879A CN102084486A (zh) 2008-07-03 2009-06-24 薄膜晶体管及显示装置
US13/000,446 US20110095288A1 (en) 2008-07-03 2009-06-24 Thin film transistor and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008174469A JP5584960B2 (ja) 2008-07-03 2008-07-03 薄膜トランジスタおよび表示装置

Publications (3)

Publication Number Publication Date
JP2010016163A true JP2010016163A (ja) 2010-01-21
JP2010016163A5 JP2010016163A5 (ja) 2011-08-04
JP5584960B2 JP5584960B2 (ja) 2014-09-10

Family

ID=41465881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008174469A Active JP5584960B2 (ja) 2008-07-03 2008-07-03 薄膜トランジスタおよび表示装置

Country Status (5)

Country Link
US (1) US20110095288A1 (ja)
JP (1) JP5584960B2 (ja)
KR (1) KR20110025768A (ja)
CN (1) CN102084486A (ja)
WO (1) WO2010001783A1 (ja)

Cited By (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135762A (ja) * 2008-10-31 2010-06-17 Semiconductor Energy Lab Co Ltd 駆動回路及び表示装置
WO2011099359A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method
WO2011111502A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2011187952A (ja) * 2010-02-12 2011-09-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011216574A (ja) * 2010-03-31 2011-10-27 Japan Science & Technology Agency 薄膜トランジスタとその製造方法
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011233882A (ja) * 2010-04-07 2011-11-17 Semiconductor Energy Lab Co Ltd トランジスタ
JP2011243973A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2011155125A1 (ja) * 2010-06-08 2011-12-15 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP2011258939A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012019207A (ja) * 2010-06-11 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012053971A (ja) * 2010-08-06 2012-03-15 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012109516A (ja) * 2010-11-15 2012-06-07 Samsung Mobile Display Co Ltd 酸化物半導体薄膜トランジスタ及びその製造方法
JP2012160716A (ja) * 2011-01-12 2012-08-23 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012178545A (ja) * 2010-12-01 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2012182388A (ja) * 2011-03-02 2012-09-20 Toshiba Corp 薄膜トランジスタ及びその製造方法、表示装置
JP2012209546A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20120129795A (ko) * 2011-05-19 2012-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102822980A (zh) * 2010-03-26 2012-12-12 株式会社半导体能源研究所 半导体装置的制造方法
KR20120138770A (ko) * 2010-02-19 2012-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013030785A (ja) * 2010-04-23 2013-02-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013110394A (ja) * 2011-10-24 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013140949A (ja) * 2011-11-25 2013-07-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2013111756A1 (en) * 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013175718A (ja) * 2012-01-26 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013179286A (ja) * 2012-02-07 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014045009A (ja) * 2012-08-24 2014-03-13 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
CN103985639A (zh) * 2014-04-28 2014-08-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
JP2014520396A (ja) * 2011-06-08 2014-08-21 シーブライト・インコーポレイテッド 改善されたソース／ドレイン接点を有する金属酸化物薄膜トランジスタ
US8900916B2 (en) 2009-07-10 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including oxide semiconductor film
JP2015002293A (ja) * 2013-06-17 2015-01-05 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
KR20150022676A (ko) 2013-08-23 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US8981368B2 (en) 2012-01-11 2015-03-17 Sony Corporation Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
JP2015065212A (ja) * 2013-09-24 2015-04-09 株式会社東芝 薄膜トランジスタ及びその製造方法
JP2015073136A (ja) * 2010-03-08 2015-04-16 株式会社半導体エネルギー研究所 処理装置及びｃｐｕ
TWI489634B (zh) * 2011-09-27 2015-06-21 Toshiba Kk 薄膜電晶體、其製造方法及顯示裝置
JP2015135989A (ja) * 2010-03-08 2015-07-27 株式会社半導体エネルギー研究所 半導体装置
JP2015144286A (ja) * 2010-08-06 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
JP2015144258A (ja) * 2013-12-26 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105390402A (zh) * 2010-04-23 2016-03-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP2016034027A (ja) * 2010-04-02 2016-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20160074514A (ko) 2013-10-22 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2016157954A (ja) * 2010-07-26 2016-09-01 株式会社半導体エネルギー研究所 半導体装置
JP2016527719A (ja) * 2013-07-24 2016-09-08 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 金属酸化物半導体層の電気伝導性を改善する方法
JP2016184746A (ja) * 2010-04-02 2016-10-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016189475A (ja) * 2011-04-06 2016-11-04 株式会社半導体エネルギー研究所 半導体装置
JP2016192579A (ja) * 2011-03-31 2016-11-10 株式会社半導体エネルギー研究所 半導体装置
JP2016225654A (ja) * 2011-11-25 2016-12-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017050572A (ja) * 2010-06-01 2017-03-09 株式会社半導体エネルギー研究所 電子機器の作製方法
JP2017085128A (ja) * 2010-02-26 2017-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9685560B2 (en) 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
JP2017126788A (ja) * 2010-02-19 2017-07-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017135401A (ja) * 2010-02-05 2017-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017143278A (ja) * 2010-04-28 2017-08-17 株式会社半導体エネルギー研究所 液晶表示装置及び液晶表示装置の作製方法
JP2017182077A (ja) * 2010-03-05 2017-10-05 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2017191629A (ja) * 2010-02-23 2017-10-19 株式会社半導体エネルギー研究所 半導体装置
JP2018013525A (ja) * 2016-07-19 2018-01-25 株式会社ジャパンディスプレイ Ｔｆｔ回路基板及びそれを用いた表示装置
US9887276B2 (en) 2009-07-03 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device having oxide semiconductor
JP2018022890A (ja) * 2016-07-25 2018-02-08 株式会社半導体エネルギー研究所 半導体装置および当該半導体装置の作製方法
JP2018082209A (ja) * 2010-05-21 2018-05-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2018088538A (ja) * 2010-12-28 2018-06-07 株式会社半導体エネルギー研究所 半導体装置
JP2018133597A (ja) * 2010-02-05 2018-08-23 株式会社半導体エネルギー研究所 半導体装置
KR20190044597A (ko) * 2011-03-11 2019-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2020073964A (ja) * 2011-11-11 2020-05-14 株式会社半導体エネルギー研究所 電子機器

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
CN107195328B (zh) * 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5844030B2 (ja) * 2010-01-14 2016-01-13 富士フイルム株式会社 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法
KR101698537B1 (ko) * 2010-01-15 2017-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102323314B1 (ko) * 2010-01-20 2021-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 휴대 전화기
JP5705559B2 (ja) * 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
WO2012008080A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 薄膜トランジスタ基板
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130168668A1 (en) * 2011-12-29 2013-07-04 E Ink Holdings Inc. Thin film transistor array substrate, method for manufacturing the same, and annealing oven for performing the same method
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI581431B (zh) 2012-01-26 2017-05-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2013183001A (ja) 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014038911A (ja) * 2012-08-13 2014-02-27 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置および電子機器
KR102009017B1 (ko) * 2012-09-28 2019-10-23 엘지디스플레이 주식회사 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
KR20140104792A (ko) * 2013-02-21 2014-08-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR20150033155A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
JP6446258B2 (ja) * 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6488124B2 (ja) * 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
WO2015097595A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
CN111081734A (zh) * 2014-03-17 2020-04-28 松下电器产业株式会社 薄膜晶体管元件基板及其制造方法、和有机el显示装置
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors
CN107293493A (zh) * 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
CN110998863A (zh) 2017-07-31 2020-04-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US11887993B2 (en) 2019-05-13 2024-01-30 Hewlett-Packard Development Company, L.P. Thin-film transistors
CN110416063B (zh) * 2019-06-27 2021-08-06 惠科股份有限公司 一种薄膜晶体管的制作方法及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197651A (ja) * 2003-12-26 2005-07-21 Korea Electronics Telecommun ポリシリコン層形成方法及びこれを用いた薄膜トランジスタの製造方法
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007115808A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2008060419A (ja) * 2006-08-31 2008-03-13 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197651A (ja) * 2003-12-26 2005-07-21 Korea Electronics Telecommun ポリシリコン層形成方法及びこれを用いた薄膜トランジスタの製造方法
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007115808A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2008060419A (ja) * 2006-08-31 2008-03-13 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法

Cited By (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842859B2 (en) 2008-10-31 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
JP2010135762A (ja) * 2008-10-31 2010-06-17 Semiconductor Energy Lab Co Ltd 駆動回路及び表示装置
US10297679B2 (en) 2009-07-03 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9887276B2 (en) 2009-07-03 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device having oxide semiconductor
US11855194B2 (en) 2009-07-10 2023-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8900916B2 (en) 2009-07-10 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including oxide semiconductor film
US11152493B2 (en) 2009-07-10 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017135401A (ja) * 2010-02-05 2017-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2018133597A (ja) * 2010-02-05 2018-08-23 株式会社半導体エネルギー研究所 半導体装置
JP2011187952A (ja) * 2010-02-12 2011-09-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2017068274A (ja) * 2010-02-12 2017-04-06 株式会社半導体エネルギー研究所 表示装置
US10157584B2 (en) 2010-02-12 2018-12-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method
US9704446B2 (en) 2010-02-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method
JP2011186451A (ja) * 2010-02-12 2011-09-22 Semiconductor Energy Lab Co Ltd 表示装置
US10032422B2 (en) 2010-02-12 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method
JP2015165311A (ja) * 2010-02-12 2015-09-17 株式会社半導体エネルギー研究所 表示装置
WO2011099359A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method
CN102741915A (zh) * 2010-02-12 2012-10-17 株式会社半导体能源研究所 显示装置及驱动方法
KR101906151B1 (ko) 2010-02-19 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
JP2017126788A (ja) * 2010-02-19 2017-07-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2020057448A (ja) * 2010-02-19 2020-04-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20120138770A (ko) * 2010-02-19 2012-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
JP6995824B2 (ja) 2010-02-19 2022-01-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11749685B2 (en) 2010-02-23 2023-09-05 Semiconductor Energy Laboratory Co., Ltd. Display device, semiconductor device, and driving method thereof
JP2017191629A (ja) * 2010-02-23 2017-10-19 株式会社半導体エネルギー研究所 半導体装置
US11222906B2 (en) 2010-02-23 2022-01-11 Semiconductor Energy Laboratory Co., Ltd. Display device, semiconductor device, and driving method thereof
US11682562B2 (en) 2010-02-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11049733B2 (en) 2010-02-26 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9911625B2 (en) 2010-02-26 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10304696B2 (en) 2010-02-26 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US12033867B2 (en) 2010-02-26 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017085128A (ja) * 2010-02-26 2017-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019174840A (ja) * 2010-03-05 2019-10-10 株式会社半導体エネルギー研究所 表示装置
JP2017182077A (ja) * 2010-03-05 2017-10-05 株式会社半導体エネルギー研究所 表示装置の作製方法
US9013389B2 (en) 2010-03-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011111502A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Display device
US9852108B2 (en) 2010-03-08 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Processor including first transistor and second transistor
JP2015073136A (ja) * 2010-03-08 2015-04-16 株式会社半導体エネルギー研究所 処理装置及びｃｐｕ
JP2015135989A (ja) * 2010-03-08 2015-07-27 株式会社半導体エネルギー研究所 半導体装置
US9406786B2 (en) 2010-03-26 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9954084B2 (en) 2010-03-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013016862A (ja) * 2010-03-26 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR101799757B1 (ko) * 2010-03-26 2017-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
CN102822980B (zh) * 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
JP2015043441A (ja) * 2010-03-26 2015-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102822980A (zh) * 2010-03-26 2012-12-12 株式会社半导体能源研究所 半导体装置的制造方法
US9064898B2 (en) 2010-03-26 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016139817A (ja) * 2010-03-26 2016-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011216574A (ja) * 2010-03-31 2011-10-27 Japan Science & Technology Agency 薄膜トランジスタとその製造方法
US11380800B2 (en) 2010-04-02 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12119406B2 (en) 2010-04-02 2024-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016184746A (ja) * 2010-04-02 2016-10-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9842937B2 (en) 2010-04-02 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor film and a metal oxide film
US10714626B2 (en) 2010-04-02 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016034027A (ja) * 2010-04-02 2016-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9401407B2 (en) 2010-04-07 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
JP2011233882A (ja) * 2010-04-07 2011-11-17 Semiconductor Energy Lab Co Ltd トランジスタ
US9390918B2 (en) 2010-04-23 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9978878B2 (en) 2010-04-23 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9147754B2 (en) 2010-04-23 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013030785A (ja) * 2010-04-23 2013-02-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8865534B2 (en) 2010-04-23 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8945982B2 (en) 2010-04-23 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN105390402A (zh) * 2010-04-23 2016-03-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP2015065467A (ja) * 2010-04-23 2015-04-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011243973A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8790960B2 (en) 2010-04-28 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017143278A (ja) * 2010-04-28 2017-08-17 株式会社半導体エネルギー研究所 液晶表示装置及び液晶表示装置の作製方法
US9449852B2 (en) 2010-04-28 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11392232B2 (en) 2010-04-28 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving method the same
US10013087B2 (en) 2010-04-28 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving method the same
US10871841B2 (en) 2010-04-28 2020-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving method the same
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11983342B2 (en) 2010-04-28 2024-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving method the same
JP2015111697A (ja) * 2010-04-28 2015-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、及び半導体装置
JP2011258939A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2018082209A (ja) * 2010-05-21 2018-05-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017050572A (ja) * 2010-06-01 2017-03-09 株式会社半導体エネルギー研究所 電子機器の作製方法
JP5133469B2 (ja) * 2010-06-08 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JPWO2011155125A1 (ja) * 2010-06-08 2013-08-01 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
US8507916B2 (en) 2010-06-08 2013-08-13 Sharp Kabushiki Kaisha Thin film transistor substrate, LCD device including the same, and method for manufacturing thin film transistor substrate
WO2011155125A1 (ja) * 2010-06-08 2011-12-15 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP2016157953A (ja) * 2010-06-11 2016-09-01 株式会社半導体エネルギー研究所 半導体装置
US9276129B2 (en) 2010-06-11 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device in which oxygen deficiency in semiconductor is reduced and method for manufacturing the same
JP2012019207A (ja) * 2010-06-11 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP7535613B2 (ja) 2010-07-26 2024-08-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2023060339A (ja) * 2010-07-26 2023-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016157954A (ja) * 2010-07-26 2016-09-01 株式会社半導体エネルギー研究所 半導体装置
KR102390344B1 (ko) 2010-07-26 2022-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20210013750A (ko) * 2010-07-26 2021-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2020074474A (ja) * 2010-07-26 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
JP2022009717A (ja) * 2010-07-26 2022-01-14 株式会社半導体エネルギー研究所 半導体装置
JP2012053971A (ja) * 2010-08-06 2012-03-15 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015144286A (ja) * 2010-08-06 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
US11677384B2 (en) 2010-08-06 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit with semiconductor layer having indium, zinc, and oxygen
US11177792B2 (en) 2010-08-06 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Power supply semiconductor integrated memory control circuit
US12021530B2 (en) 2010-08-06 2024-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012109516A (ja) * 2010-11-15 2012-06-07 Samsung Mobile Display Co Ltd 酸化物半導体薄膜トランジスタ及びその製造方法
JP2012178545A (ja) * 2010-12-01 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2018088538A (ja) * 2010-12-28 2018-06-07 株式会社半導体エネルギー研究所 半導体装置
US11430896B2 (en) 2010-12-28 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10714625B2 (en) 2010-12-28 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012160716A (ja) * 2011-01-12 2012-08-23 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012182388A (ja) * 2011-03-02 2012-09-20 Toshiba Corp 薄膜トランジスタ及びその製造方法、表示装置
US9412765B2 (en) 2011-03-02 2016-08-09 Kabushiki Kaisha Toshiba Thin film transistor, manufacturing method of same, and display device
US9362136B2 (en) 2011-03-11 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2012209546A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20190044597A (ko) * 2011-03-11 2019-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10002775B2 (en) 2011-03-11 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US10615052B2 (en) 2011-03-11 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR102186341B1 (ko) * 2011-03-11 2020-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US11387116B2 (en) 2011-03-11 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2016192579A (ja) * 2011-03-31 2016-11-10 株式会社半導体エネルギー研究所 半導体装置
US9917204B2 (en) 2011-03-31 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
JP2016189475A (ja) * 2011-04-06 2016-11-04 株式会社半導体エネルギー研究所 半導体装置
KR101980515B1 (ko) * 2011-05-19 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20120129795A (ko) * 2011-05-19 2012-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2014520396A (ja) * 2011-06-08 2014-08-21 シーブライト・インコーポレイテッド 改善されたソース／ドレイン接点を有する金属酸化物薄膜トランジスタ
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2018067721A (ja) * 2011-08-31 2018-04-26 株式会社半導体エネルギー研究所 半導体装置
TWI489634B (zh) * 2011-09-27 2015-06-21 Toshiba Kk 薄膜電晶體、其製造方法及顯示裝置
JP2013110394A (ja) * 2011-10-24 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9515175B2 (en) 2011-10-24 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2020073964A (ja) * 2011-11-11 2020-05-14 株式会社半導体エネルギー研究所 電子機器
JP2013140949A (ja) * 2011-11-25 2013-07-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2016225654A (ja) * 2011-11-25 2016-12-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8981368B2 (en) 2012-01-11 2015-03-17 Sony Corporation Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
US10243081B2 (en) 2012-01-25 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9293589B2 (en) 2012-01-25 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2013111756A1 (en) * 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013175718A (ja) * 2012-01-26 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9564457B2 (en) 2012-01-26 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013179286A (ja) * 2012-02-07 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9496375B2 (en) 2012-02-07 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9117662B2 (en) 2012-02-07 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2014045009A (ja) * 2012-08-24 2014-03-13 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2015002293A (ja) * 2013-06-17 2015-01-05 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP2016527719A (ja) * 2013-07-24 2016-09-08 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 金属酸化物半導体層の電気伝導性を改善する方法
KR20150022676A (ko) 2013-08-23 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US10134781B2 (en) 2013-08-23 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Capacitor and semiconductor device
JP2015065212A (ja) * 2013-09-24 2015-04-09 株式会社東芝 薄膜トランジスタ及びその製造方法
KR20160074514A (ko) 2013-10-22 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9530804B2 (en) 2013-10-22 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2015144258A (ja) * 2013-12-26 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
CN103985639A (zh) * 2014-04-28 2014-08-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN103985639B (zh) * 2014-04-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
US9685560B2 (en) 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
US9947800B2 (en) 2015-03-02 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
JP7007080B2 (ja) 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
US11063154B2 (en) 2016-07-19 2021-07-13 Japan Display Inc. TFT circuit board and display device having the same
JP2018013525A (ja) * 2016-07-19 2018-01-25 株式会社ジャパンディスプレイ Ｔｆｔ回路基板及びそれを用いた表示装置
JP7016630B2 (ja) 2016-07-25 2022-02-07 株式会社半導体エネルギー研究所 半導体装置
JP2018022890A (ja) * 2016-07-25 2018-02-08 株式会社半導体エネルギー研究所 半導体装置および当該半導体装置の作製方法

Also Published As

Publication number Publication date
JP5584960B2 (ja) 2014-09-10
KR20110025768A (ko) 2011-03-11
US20110095288A1 (en) 2011-04-28
WO2010001783A1 (ja) 2010-01-07
CN102084486A (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
TWI385729B (zh) 用以製造高效能金屬氧化物和金屬氮氧化物薄膜電晶體之閘極介電層處理
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
JP5099740B2 (ja) 薄膜トランジスタ
US8735229B2 (en) Method of manufacturing ZnO-based thin film transistor
JP5015471B2 (ja) 薄膜トランジスタ及びその製法
JP6358596B2 (ja) 薄膜トランジスタ基板の製造方法
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
JP2009176865A (ja) 薄膜トランジスタ及びその製造方法
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR20140074742A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JPWO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
KR100991559B1 (ko) 박막트랜지스터 제조방법 및 이에 의해 제조된박막트랜지스터
US10396187B2 (en) Semiconductor device
JP2012238763A (ja) 半導体装置及び半導体装置の製造方法
WO2014196107A1 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
KR20110078596A (ko) 박막 트랜지스터
WO2015083303A1 (ja) 薄膜トランジスタ及びその製造方法
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
CN107316897B (zh) 显示基板、显示装置及显示基板的制作方法
JP2015103646A (ja) 電界効果型トランジスタ、発振回路、ドライバ回路、半導体装置及び電界効果型トランジスタの製造方法
JP6260992B2 (ja) 薄膜トランジスタおよびその製造方法
TWI500796B (zh) 鈍化層之製造方法
KR101934165B1 (ko) 산화물 박막, 이의 제조방법 및 이를 포함하는 산화물 박막 트랜지스터

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

R151 Written notification of patent or utility model registration

Ref document number: 5584960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350