KR101044197B1 - 인쇄회로기판의 제조방법 - Google Patents
인쇄회로기판의 제조방법 Download PDFInfo
- Publication number
- KR101044197B1 KR101044197B1 KR1020090109262A KR20090109262A KR101044197B1 KR 101044197 B1 KR101044197 B1 KR 101044197B1 KR 1020090109262 A KR1020090109262 A KR 1020090109262A KR 20090109262 A KR20090109262 A KR 20090109262A KR 101044197 B1 KR101044197 B1 KR 101044197B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- printed circuit
- circuit board
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000011241 protective layer Substances 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 5
- 229910017604 nitric acid Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄회로기판의 제조 방법에 관한 것으로, (A) 실리콘 기판에 제1 보호층을 형성하고, 상기 제1 보호층에 다마신 공정에 의한 범프패드 및 제1 회로층을 형성하는 단계, (B) 상기 제1 보호층에 다마신 공정에 의한 빌드업층을 형성하고, 상기 빌드업층에 제2 보호층을 형성하여 기판 패널을 형성하는 단계, (C) 상기 실리콘 기판을 제거하는 단계, 및 (D) 상기 기판 패널을 단위 인쇄회로기판으로 절단하는 단계를 포함하는 것을 특징으로 하며, 반도체 제조공정 및 장비를 이용하여 인쇄회로기판을 제조함으로써, 인쇄회로기판의 박판화 및 미세회로화를 구현하는 인쇄회로기판의 제조방법을 제공한다.
다마신(damascene), 미세회로, 범프패드
Description
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
최근 전자제품은 다기능화 및 고속화의 추세가 빠른 속도로 진행되고 있다. 이런 추세에 대응하기 위해서 반도체칩, 및 반도체칩과 주기판을 연결시켜주는 반도체칩 실장 인쇄회로기판도 매우 빠른 속도로 발전하고 있다.
이러한 반도체칩 실장 인쇄회로기판의 발전에 요구되는 사항은 반도체칩 실장 인쇄회로기판의 고속화 및 고밀도화와 밀접하게 연관되어 있으며, 이들을 만족시키기 위해서는 인쇄회로기판의 경박단소화, 미세 회로화, 우수한 전기적 특성, 고신뢰성, 고속 신호전달 구조 등 반도체칩 실장 인쇄회로기판의 많은 개선 및 발전이 필요한 실정이다.
최근에는 인쇄회로기판의 박판화에 대응하기 위해서 코어기판을 제거하여 전체적인 두께를 줄이고, 신호처리시간을 단축할 수 있는 코어리스 기판이 주목받고 있다. 이러한 코어리스 키판의 경우, 코어기판을 사용하지 않기 때문에 제조공정 중에 지지체 기능을 수행할 수 있는 캐리어 부재가 필요하다.
도 1 내지 도 5는 종래기술에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다. 이하, 도 1 내지 도 5를 참조하여 그 제조방법을 설명하면 다음과 같다.
먼저, 도 1에 도시한 바와 같이, 캐리어(11)를 준비한다.
다음, 도 2에 도시한 바와 같이, 캐리어(11)의 양면에 제1 솔더레지스트층(12)을 형성한다.
다음, 도 3에 도시한 바와 같이, 제1 솔더레지스트층(12)에 빌드업층(13)을 형성한다.
다음, 도 4에 도시한 바와 같이, 빌드업층(13)에 제2 솔더레지스트층(14)을 형성한다.
다음, 도 5에 도시한 바와 같이, 캐리어(11)를 인쇄회로기판으로부터 분리하고, 제1 솔더레지스트층(12) 및 제2 솔더레지스트층(14)에 빌드업층(13)의 최외층 회로층 중 패드부(15)를 노출시키는 오픈부(16)를 형성한다.
이와 같은 제조공정에 의해 종래에는 인쇄회로기판을 제조하였다.
그러나, 종래와 같은 인쇄회로기판 제조방법의 경우, 회로층을 미세하게 형성하고, 전체 인쇄회로기판을 얇게 형성하는데 한계점이 있었다. 또한, 인쇄회로기판의 박판화 및 미세회로화를 진행할수록 고가의 공법 및 장비를 이용해야 하므로 공정비용 및 공정시간이 증가하는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 공정비용 및 공정시간을 절감하면서, 인쇄회로기판의 박판화, 및 미세회로화가 가능한 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법은, (A) 실리콘 기판에 제1 보호층을 형성하고, 상기 제1 보호층에 다마신 공정에 의한 범프패드 비아홀 및 배선용 다마신을 형성하며, 상기 범프패드 비아홀에 범프패드를 형성함과 동시에 상기 배선용 다마신에 제1 회로층을 형성하는 단계, (B) 상기 제1 보호층에 다마신 공정에 의한 빌드업층을 형성하고, 상기 빌드업층에 제2 보호층을 형성하여 기판 패널을 형성하는 단계, (C) 상기 실리콘 기판을 제거하는 단계, 및 (D) 상기 기판 패널을 단위 인쇄회로기판으로 절단하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계는, (A1) 실리콘 기판의 표면을 산화시켜 산화층을 형성하는 단계, (A2) 상기 산화층에 제1 보호층을 형성하는 단계, (A3) 상기 제1 보호층에 다마신 공정에 의한 범프패드 비아홀 및 배선용 다마신을 형성하는 단계, 및 (A4) 상기 범프패드 비아홀에 범프패드를 형성함과 동시에 상기 배선용 다마신에 제1 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계는, (B1) 상기 제1 보호층에 다마신 공정에 의한 빌드업 층을 형성하는 단계, (B2) 상기 빌드업층에 제2 보호층을 형성하는 단계, 및 (B3) 상기 제2 보호층에 상기 빌드업층의 최외층 회로층 중 패드부를 노출시키는 오픈부를 형성하여 기판 패널을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (C) 단계에서, 상기 실리콘 기판을 에칭에 의해 제거하는 것을 특징으로 한다.
또한, 상기 에칭은 질산 혼합액 또는 불산 혼합액에 의해 수행되는 것을 특징으로 한다.
본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법은, (A) 실리콘 기판에 제1 보호층을 형성하고, 상기 제1 보호층에 다마신 공정에 의한 범프패드 비아홀 및 배선용 다마신을 형성하며, 상기 범프패드 비아홀에 범프패드를 형성함과 동시에 상기 배선용 다마신에 제1 회로층을 형성하는 단계, (B) 상기 제1 보호층에 다마신 공정에 의한 빌드업층을 형성하고, 상기 빌드업층에 제2 보호층을 형성하여 기판 패널을 형성하는 단계, (C) 상기 기판 패널을 단위 인쇄회로기판으로 절단하는 단계, 및 (D) 상기 실리콘 기판을 제거하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계는, (A1) 실리콘 기판의 표면을 산화시켜 산화층을 형성하는 단계, (A2) 상기 산화층에 제1 보호층을 형성하는 단계, (A3) 상기 제1 보호층에 다마신 공정에 의한 범프패드 비아홀 및 배선용 다마신을 형성하는 단계, 및 (A4) 상기 범프패드 비아홀에 범프패드를 형성함과 동시에 상기 배선용 다마신에 제1 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계는, (B1) 상기 제1 보호층에 다마신 공정에 의한 빌드업층을 형성하는 단계, (B2) 상기 빌드업층에 제2 보호층을 형성하는 단계, 및 (B3) 상기 제2 보호층에 상기 빌드업층의 최외층 회로층 중 패드부를 노출시키는 오픈부를 형성하여 기판 패널을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계에서, 상기 실리콘 기판을 에칭에 의해 제거하는 것을 특징으로 한다.
또한, 상기 에칭은 질산 혼합액 또는 불산 혼합액에 의해 수행되는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판의 제조방법은 기존의 반도체 제조 공정 및 장비로 인쇄회로기판을 제조하여 일반적으로 ㎛ 수준, 최대 ㎚ 수준의 박판화 및 미세회로화가 가능하고, 기존의 반도체 제조장비를 이용함으로써 공정비용 및 공정시 간이 절감되는 장점이 있다.
또한, 본 발명에 따르면, 다마신 공정(Damascene Process)을 이용하여 회로층의 미세화가 가능한 장점이 있다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 6 내지 도 13은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다. 이하, 이를 참조하여, 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
먼저, 도 6에 도시한 바와 같이, 실리콘 기판(101)을 준비한다.
이때, 실리콘 기판(101)은 일반적으로 반도체 제조공정에서 사용되는 것으로, 본 실시예에서는 IC(integrated circuit) 기능을 따로 만들지 않고 단순히 베이스기판으로 사용한다. 즉, 코어리스 인쇄회로기판의 일반적인 제조공정에서 사용되는 캐리어로서 실리콘 기판(101)을 사용할 수 있다.
다음, 도 7에 도시한 바와 같이, 실리콘 기판(101)의 표면을 산화시켜 산화층(102)을 형성한다.
이때, 산화(Oxidatipn) 공정은 800~1200℃의 고온에서 산소나 수증기를 실리콘 기판(101)에 뿌려 수행될 수 있다. 실리콘 기판(101)의 표면에 산화층(102)이 형성되는 경우, 실리콘 기판(101) 상의 제1 회로층(105)이 서로 합선되지 않도록 서로를 구분해준다. 특히, 최근에는 회로패턴 간의 간격이 미세하기 때문에 합선이 되는 경우가 많으므로, 산화층(102)을 형성하는 것이 바람직하다.
다음, 도 8에 도시한 바와 같이, 산화층(102)에 제1 보호층(103)을 형성하고, 제1 보호층(103)에 범프패드용 비아홀(104a) 및 배선용 다마신(105a)을 형성한다.
이때, 제1 보호층(103)은 인쇄회로기판의 최외층이 되는 부분으로, 이후에 설명되는 제1 회로층(105)을 보호하는 역할을 수행한다. 또한, 제1 보호층(103)은 인쇄회로기판(100a)의 최외층이 되므로 예를 들어, 솔더레지스트로 구성될 수 있다.
한편, 범프패드용 비아홀(104a) 및 배선용 다마신(105a)은 다마신 공정에 의해 형성한다. 다마신 공정을 이용함으로써 범프패드용 비아홀(104a) 및 배선용 다마신(105a)의 두께를 정확하게 제어하여 특성 임피던스의 제어가 가능하고, 미세한 배선의 형성이 가능하다. 또한, 범프패드용 비아홀(104a) 및 배선용 다마신(105a)의 두께는 서로 다르므로 듀얼 다마신 공정을 이용하는 것이 바람직하다.
또한, 범프패드용 비아홀(104a)에 형성되는 범프패드(104)는 일면이 이후에 인쇄회로기판(100a)의 외부로 노출되는바, 범프패드용 비아홀(104a)은 산화층(102)의 상면까지 형성될 수 있다.
다음, 도 9에 도시한 바와 같이, 범프패드용 비아홀(104a) 및 배선용 다마신(105a)에 범프패드(104) 및 제1 회로층(105)을 형성한다.
이때, 범프패드용 비아홀(104a) 및 배선용 다마신(105a)에 예를 들어, 도금공정에 의해 금속 도금층을 형성하고, 과잉 도금된 금속 도금층을 CMP 공정에 의해 연마할 수 있다. 여기서, 다마신 공정에 의해 범프패드용 비아홀(104a) 및 배선용 다마신(105a)이 형성되므로, 범프패드(104) 및 제1 회로층(105)은 트렌치 공법에 의해 형성된 것과 같이, 제1 보호층(103)에 음각으로 형성될 수 있다.
한편, 범프패드용 비아홀(104a) 및 배선용 다마신(105a)에 각각 형성되는 범프패드(104) 및 제1 회로층(105)은 동일한 금속으로 구성될 수 있고, 예를 들어, 금, 은, 구리, 니켈 등의 전기전도성 금속으로 구성될 수 있다.
다음, 도 10에 도시한 바와 같이, 제1 회로층(105) 및 범프패드(104)가 형성된 제1 보호층(103)에 빌드업층(106)을 형성한다.
이때, 도 10에서는 빌드업층(106)을 4층으로 도시하였으나, 이는 예시적인 것으로서 단층 또는 다층으로 구성하는 것이 가능하다. 또한, 빌드업층(106)은 빌드업 회로층, 빌드업 절연층, 빌드업 회로층 간 전기적 연결을 위한 비아, 및 빌드업 회로층과 제1 회로층 간 전기적 연결을 위한 비아로 구성될 수 있다.
한편, 빌드업층(106)의 빌드업 회로층 및 비아는 제1 회로층(105) 및 범프패드(104)와 마찬가지로 다마신 공정에 의해 형성될 수 있다.
다음, 도 11에 도시한 바와 같이, 빌드업층(106)에 제2 보호층(107)을 형성하고, 오픈부(109)를 형성한다.
이때, 제2 보호층(107)은 제1 보호층(103)과 동일한 물질로 구성될 수 있으며, 빌드업층(106)의 최외층 빌드업 회로층을 보호하는 역할을 수행한다.
또한, 제2 보호층(107)에는 빌드업층(106)의 최외층 빌드업 회로층 중 패드부(108)를 노출시키는 오픈부(109)가 형성될 수 있다. 여기서, 오픈부(109)는 예를 들어, 레이저공법에 의해 형성될 수 있고, 패드부(108)는 레이저의 스토퍼 역할을 수행할 수 있다.
다음, 도 12에 도시한 바와 같이, 실리콘 기판(101) 및 산화층(102)을 제거한다.
이때, 실리콘 기판(101) 및 산화층(102)은 에칭 공정에 의해 제거될 수 있다. 여기서, 에칭 공정에 사용되는 에칭액으로서는 예를 들어, 질산 혼합액, 불산 혼합액 등이 있다. 실리콘 기판(101) 및 산화층(102)이 제거되면 범프패드(104)의 일면이 외부로 노출된다.
다음, 도 13에 도시한 바와 같이, 기판 패널을 단위 인쇄회로기판(100a)으로 절단한다.
이때, 절단장치(singulation)를 이용하여 인쇄회로기판(100a) 단위로 분리할수 있다. 또한, 기판 패널의 외곽에 형성되어 회로에 영향을 주지 않는 더미 부분도 함께 절단할 수 있다. 한편, 범프패드(104) 및 패드부(108)에는 별도의 솔더볼(미도시)이 형성될 수 있고, 솔더볼에 의해 외부소자(미도시)와 인쇄회로기판(100a)이 연결될 수 있다.
이와 같은 제조공정에 의해 도 13에 도시한, 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판(100a)이 제조된다.
도 14 내지 도 21은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판을 제조하는 방법을 설명하기 위한 공정단면도이다. 이하, 도 14 내지 도 21을 참조하 여 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판(100b)의 제조방법을 설명하면 다음과 같다. 여기서, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 제1 실시예와 중복되는 설명은 생략하기로 한다.
먼저, 도 14 내지 도 19에 도시한 바와 같이, 실리콘 기판(101)에 산화층(102)을 형성하고, 제1 보호층(103), 범프패드(104) 및 제1 회로층(105)을 형성하며, 빌드업층(106)과 제2 보호층(107)을 형성한 후, 제2 보호층(107)에 오픈부(109)를 형성한다.
다음, 도 20에 도시한 바와 같이, 실리콘 기판(101)과 함께 기판 패널을 절단한다.
이때, 제1 실시예와 같은 방법으로 기판 패널을 단위 인쇄회로기판(100b)으로 분리할 수 있다. 또한, 각각의 인쇄회로기판(100b)은 실리콘 기판(101) 및 산화층(102)과 연결된 상태에 해당한다.
다음, 도 21에 도시한 바와 같이, 단위 인쇄회로기판(100b)의 실리콘 기판(101) 및 산화층(102)을 제거한다.
이와 같은 제조공정에 의해 도 21에 도시한, 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판(100b)이 제조된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 5는 종래기술에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
도 6 내지 도 13은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
도 14 내지 도 21은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101 : 실리콘 기판 102 : 산화층
103 : 제1 보호층 104 : 범프패드
105 : 제1 회로층 106 : 빌드업층
107 : 제2 보호층 108 : 패드부
109 : 오픈부
Claims (10)
- (A) 실리콘 기판에 제1 보호층을 형성하고, 상기 제1 보호층에 다마신 공정에 의한 범프패드 비아홀 및 배선용 다마신을 형성하며, 상기 범프패드 비아홀에 범프패드를 형성함과 동시에 상기 배선용 다마신에 제1 회로층을 형성하는 단계;(B) 상기 제1 보호층에 다마신 공정에 의한 빌드업층을 형성하고, 상기 빌드업층에 제2 보호층을 형성하여 기판 패널을 형성하는 단계;(C) 상기 실리콘 기판을 제거하는 단계; 및(D) 상기 기판 패널을 단위 인쇄회로기판으로 절단하는 단계;를 포함하는 인쇄회로기판의 제조방법.
- 청구항 1에 있어서,상기 (A) 단계는,(A1) 실리콘 기판의 표면을 산화시켜 산화층을 형성하는 단계;(A2) 상기 산화층에 제1 보호층을 형성하는 단계;(A3) 상기 제1 보호층에 다마신 공정에 의한 범프패드 비아홀 및 배선용 다마신을 형성하는 단계; 및(A4) 상기 범프패드 비아홀에 범프패드를 형성함과 동시에 상기 배선용 다마신에 제1 회로층을 형성하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 1에 있어서,상기 (B) 단계는,(B1) 상기 제1 보호층에 다마신 공정에 의한 빌드업층을 형성하는 단계;(B2) 상기 빌드업층에 제2 보호층을 형성하는 단계; 및(B3) 상기 제2 보호층에 상기 빌드업층의 최외층 회로층 중 패드부를 노출시키는 오픈부를 형성하여 기판 패널을 형성하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 1에 있어서,상기 (C) 단계에서, 상기 실리콘 기판을 에칭에 의해 제거하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 4에 있어서,상기 에칭은 질산 혼합액 또는 불산 혼합액에 의해 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- (A) 실리콘 기판에 제1 보호층을 형성하고, 상기 제1 보호층에 다마신 공정에 의한 범프패드 비아홀 및 배선용 다마신을 형성하며, 상기 범프패드 비아홀에 범프패드를 형성함과 동시에 상기 배선용 다마신에 제1 회로층을 형성하는 단계;(B) 상기 제1 보호층에 다마신 공정에 의한 빌드업층을 형성하고, 상기 빌드업층에 제2 보호층을 형성하여 기판 패널을 형성하는 단계;(C) 상기 기판 패널을 단위 인쇄회로기판으로 절단하는 단계; 및(D) 상기 실리콘 기판을 제거하는 단계;를 포함하는 인쇄회로기판의 제조방법.
- 청구항 6에 있어서,상기 (A) 단계는,(A1) 실리콘 기판의 표면을 산화시켜 산화층을 형성하는 단계;(A2) 상기 산화층에 제1 보호층을 형성하는 단계;(A3) 상기 제1 보호층에 다마신 공정에 의한 범프패드 비아홀 및 배선용 다마신을 형성하는 단계; 및(A4) 상기 범프패드 비아홀에 범프패드를 형성함과 동시에 상기 배선용 다마신에 제1 회로층을 형성하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 6에 있어서,상기 (B) 단계는,(B1) 상기 제1 보호층에 다마신 공정에 의한 빌드업층을 형성하는 단계;(B2) 상기 빌드업층에 제2 보호층을 형성하는 단계; 및(B3) 상기 제2 보호층에 상기 빌드업층의 최외층 회로층 중 패드부를 노출시키는 오픈부를 형성하여 기판 패널을 형성하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 6에 있어서,상기 (D) 단계에서, 상기 실리콘 기판을 에칭에 의해 제거하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 9에 있어서,상기 에칭은 질산 혼합액 또는 불산 혼합액에 의해 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090109262A KR101044197B1 (ko) | 2009-11-12 | 2009-11-12 | 인쇄회로기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090109262A KR101044197B1 (ko) | 2009-11-12 | 2009-11-12 | 인쇄회로기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110052287A KR20110052287A (ko) | 2011-05-18 |
| KR101044197B1 true KR101044197B1 (ko) | 2011-06-28 |
Family
ID=44362423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090109262A KR101044197B1 (ko) | 2009-11-12 | 2009-11-12 | 인쇄회로기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101044197B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005243999A (ja) | 2004-02-27 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| KR20080079997A (ko) * | 2007-02-28 | 2008-09-02 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판의 제조 방법 및 전자 부품 장치의 제조 방법 |
| JP2009088429A (ja) | 2007-10-03 | 2009-04-23 | Nec Toppan Circuit Solutions Inc | 印刷配線板及びその製造方法ならびに半導体装置 |
-
2009
- 2009-11-12 KR KR1020090109262A patent/KR101044197B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005243999A (ja) | 2004-02-27 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| KR20080079997A (ko) * | 2007-02-28 | 2008-09-02 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판의 제조 방법 및 전자 부품 장치의 제조 방법 |
| JP2009088429A (ja) | 2007-10-03 | 2009-04-23 | Nec Toppan Circuit Solutions Inc | 印刷配線板及びその製造方法ならびに半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110052287A (ko) | 2011-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8309860B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
| US10700034B2 (en) | Protrusion bump pads for bond-on-trace processing | |
| JP4992158B2 (ja) | ３次元アルミニウムパッケージモジュール及びその製造方法 | |
| US20090308647A1 (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same | |
| US9275967B2 (en) | Protrusion bump pads for bond-on-trace processing | |
| JP2003304065A (ja) | 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法 | |
| WO2015095385A1 (en) | Substrate comprising improved via pad placement in bump area | |
| US8450844B2 (en) | Semiconductor package and method of manufacturing the same | |
| WO2019007082A1 (zh) | 一种芯片封装方法 | |
| US20050247481A1 (en) | Circuit board with quality-indicator mark and method for indicating quality of the circuit board | |
| EP2962535B1 (en) | Package substrate with testing pads on fine pitch traces | |
| CN113496983A (zh) | 半导体封装载板及其制法与半导体封装制程 | |
| KR101044197B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR20090032225A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조방법 | |
| TWM508791U (zh) | 封裝基板與晶片封裝結構 | |
| JP4061506B2 (ja) | 半導体装置の製造方法 | |
| KR101006887B1 (ko) | 인쇄 회로 기판의 제조 방법 | |
| CN102036498A (zh) | 内埋式组件基板结构及其制作方法 | |
| US8530754B2 (en) | Printed circuit board having adaptable wiring lines and method for manufacturing the same | |
| KR20130053946A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
| KR101067063B1 (ko) | 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 | |
| US7049526B2 (en) | Microvia structure and fabrication | |
| CN214901422U (zh) | 线路板及半导体封装结构 | |
| KR101966317B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR20090016257A (ko) | 도금 인입선이 제거된 패키지 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20091112 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20110421 |
|
| PG1501 | Laying open of application | ||
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20110617 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20110617 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20150509 |