KR101044104B1

KR101044104B1 - 반도체 패키지용 인쇄회로기판 및 그 제조방법

Info

Publication number: KR101044104B1
Application number: KR1020090110957A
Authority: KR
Inventors: 박정환; 손경진; 장태은
Original assignee: 삼성전기주식회사
Priority date: 2009-11-17
Filing date: 2009-11-17
Publication date: 2011-06-28
Also published as: KR20110054345A

Abstract

본 발명은 반도체 패키지용 인쇄회로기판 및 그 제조방법에 관한 것으로, 본 발명에 따른 반도체 패키지용 인쇄회로기판은 비아를 포함한 회로패턴이 형성된 빌드업층, 상기 빌드업층의 일면에 구비되고, 상기 비아와 연결된 메탈 범프가 매립된 버퍼층 및 상기 버퍼층의 일면에 실장되어 상기 메탈 범프에 연결된 반도체칩을 포함하여 구성되며, 버퍼층과 버퍼층에 매립된 메탈 범프를 채용함으로써 별도의 언더필(underfill)을 구비할 필요가 없고, 필요에 따라서는 솔더 범프를 생략할 수 있다. 따라서, 반도체칩과 반도체 패키지용 인쇄회로기판의 연결부에 불량 발생시 재작업이 용이하고, 반도체 패키지용 인쇄회로기판의 제조비용을 절약할 수 있는 장점이 있다.

반도체 패키지용 인쇄회로기판, 버퍼층, 메탈 범프, 반도체칩, 액정폴리머

Description

반도체 패키지용 인쇄회로기판 및 그 제조방법{Printed circuit board for semi-conductor package and method of manufacturing the same}

본 발명은 반도체 패키지용 인쇄회로기판 및 그 제조방법에 관한 것이다.

통상 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선을 형성하여 보드 상에 IC(integrated circuit) 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현한 후 절연체로 코팅한 것이다.

최근, 전자산업의 발달로 인하여 전자부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라 이러한 전자부품이 탑재되는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.

특히, 반도체칩과 메인보드를 직접 연결하는 반도체 패키지용 인쇄회로기판은 경박단소화, 고속화 및 고밀도화를 더욱 절실히 요구하고 있다. 또한, 반도체칩의 고성능화에 따른 발열 문제는 반도체칩, 반도체 패키지용 인쇄회로기판 및 일들 을 연결해주는 솔더 조인트(solder joint) 등에 크랙(crack)을 발생시키는 원인으로 작용하고 있으며, 이를 해결하기 위해서 많은 기술들이 개발되고 있는 상황이다. 발열에 의해 발생하는 문제들을 해결하기 위한 가장 근본적은 방법은 발도체칩과 동등한 수준으로 수축 및 팽창하는 반도체 패키지용 인쇄회로기판을 제작하여 반도체칩과 반도체 패키지용 인쇄회로기판 사이의 열팽창률의 차이를 줄임으로써, 크랙이 발생하지 않도록 하는 것이다. 하지만, 기존 에폭시 계열의 기판 원자재는 레진(resin) 자체의 열팽창계수가 커서, 열팽창계수가 낮은 기판을 제작하는데 한계가 있는 것이 현실이다.

또한, 반도체 패키지용 인쇄회로기판의 경박단소화, 고속화에 대응하기 위해서 코어리스(coreless) 구조의 반도체 패키지용 인쇄회로기판이 제안되고 있다. 코어리스 구조는 코어(core)층인 동박적층판(CCL; Copper Clad Laminate)을 사용하지 않고 반도체 패키지용 인쇄회로기판을 제작하는 공법으로, 반도체칩과 인쇄회로기판 사이의 간격을 줄일 수 있다. 그에 따라 전기신호가 전달되는 거리를 줄일 수 있므로, 전기신호를 신속하면서도 손실 없이 전달할 수 있는 장점이 있다. 하지만, 코어층을 사용하지 않으므로 반도체 패키지용 인쇄회로기판의 두께가 얇아져 휨(warpage) 문제가 발생한다.

도 1a 내지 도 1f는 종래기술에 따른 반도체 패키지용 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면이며, 이를 참조하여 종래기술의 문제점을 살펴보도록 한다.

우선, 도 1a에 도시된 바와 같이, 0.06mm 내지 0.8mm 두께의 동박적층판에 층간접속을 위한 관통홀(2)을 가공한 후, 구리로 관통홀(2)을 도금하여 코어층(1)을 형성하고, 절연층(3)를 적층하여 YAG 레이저 또는 CO₂ 레이저를 이용하여 비아홀(4)을 가공한다.

다음, 도 1b에 도시된 바와 같이, 통상적인 SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 또는 서브트랙티브법(Subtractive) 등으로 비아(5)를 포함한 회로층(6)을 형성하여 코어층(1) 양면에 빌드업층(7)을 형성한다. 필요에 따라서는 빌드업층(7)을 반복적으로 형성하여 다층구조의 반도체 패키지용 인쇄회로기판를 제작할 수 있다.

다음, 도 1c 내지 도 1d에 도시된 바와 같이, 최외각 회로층을 보호하기 위해서 솔더레지스트(8)를 스크린 프린팅 공정, 롤코팅 프린팅 고정등을 이용하여 도포하고(도 1c 참조), 반도체칩과 연결을 위해서 포토리소그래피(Photolithography) 공정 등으로 개구부(9)를 가공한다(도 1d 참조).

다음, 도 1e 내지 도 1f에 도시된 바와 같이, 솔데레지스트의 개구부(9)에 산화방지를 위해서 표면처리층(10)을 형성하고(도 1e 참조), 반도체칩과의 연결을 위해서 스크린 프린팅 공정, 솔더 도금 공정 등으로 솔더 범프(11)를 형성함으로써(도 1f 참조) 반도체 패키지용 인쇄회로기판을 제작을 완료할 수 있다.

전술한 종래기술에 따른 반도체 패키지용 인쇄회로기판은 절연층의 열팽창계 수가 커서 반도체 패키지용 인쇄회로기판의 제조공정 중에 발생하는 열에 의해 크기가 변화하게 되고, 각 층간의 정합이 어긋날 수 있고, 그에 따라 전기신호 전달에 문제가 발생할 가능성이 있다.

또한, 반도체 패키지용 인쇄회로기판의 고밀도화를 위해서 표면의 평탄도가 크게 요구되는데, 기판 표면의 평탄도는 솔더레지스트에 의해서 크게 좌우된다. 하지만, 현재의 액상 타입의 솔더레지스트는 기판 표면의 평탄도 대응에 한계가 있다.

또한, 반도체칩과 반도체 패키지용 인쇄회로기판은 솔더 범프로 연결되고, 솔더 범프 사이는 언더필(underfill) 레진으로 충진되는데, 반도체칩, 반도체 패키지용 인쇄회로기판, 솔더 범프 및 언더필 레진 사이의 열팽창계수의 차이가 커서, 각 부분 사이에 열에 의한 수축 및 팽창 정도가 상이하다. 따라서, 작동 중에 발생하는 열에 의해서 휨이 발생하게 되고, 그에 따라 크랙이 발생할 수 있다. 게다가, 반도체 패키지용 인쇄회로기판의 솔더레지스트는 절연층에 비해서 열팽창계수가 매우 크므로, 열팽창의 차이로 인해 솔더레지스트에도 크랙이 발생할 수 있다.

또한, 코어리스 구조로 반도체 패키지용 인쇄회로기판을 제작하는 경우 두께가 얇아진다. 따라서, 기존 설비를 사용하여 반도체 패키지용 인쇄회로기판을 제조하면 수평이송장치에서의 기판 낙하, 기판 이송 멈춤 발생, 기판을 바스켓(basket)에 투입시 기판의 겹침 발생 등의 많은 작업 불량이 발생할 가능성이 있다.

그리고, 코러리스 구조의 경우 강성이 상대적으로 작으므로 반도체 패키지용 인쇄회로기판의 제작완료 후 휨이 크게 발생하여 수요자의 요구 사양을 만족시키지 못하는 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 반도체 패키지용 인쇄회로기판의 고속화 및 고밀도화에 대응하면서도 열에 의한 수축 및 팽창을 최소화할 수 있도록 열팽창계수가 낮은 액정폴리머 등을 사용하여 반도체 패키지용 인쇄회로기판 전체의 열팽창계수를 낮추고, 버퍼층을 채용하여 반도체칩의 실장시 휨이 발생하지 않도록 하는 반도체 패키지용 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.

본 발명의 바람직한 실시예에 따른 반도체 패키지용 인쇄회로기판은 비아를 포함한 회로패턴이 형성된 빌드업층, 상기 빌드업층의 일면에 구비되고, 상기 비아와 연결된 메탈 범프가 매립된 버퍼층 및 상기 버퍼층의 일면에 실장되어 상기 메탈 범프에 연결된 반도체칩을 포함하여 구성된다.

여기서, 상기 메탈 범프는 상기 반도체칩 방향으로 갈수록 직경이 작아지는 것을 특징으로 한다.

또한, 상기 메탈 범프와 상기 반도체칩의 사이에는 솔더 범프가 구비되는 것을 특징으로 한다.

또한, 상기 버퍼층은 액정폴리머로 형성된 것을 특징으로 한다.

또한, 상기 버퍼층의 두께는 10㎛ 내지 100㎛ 인 것을 특징으로 한다.

또한, 상기 메탈 범프는 도금 공정을 통해서 형성된 것을 특징으로 한다.

또한, 상기 반도체칩과 연결되는 상기 메탈 범프의 일면에 표면처리층이 형성된 것을 특징으로 한다.

또한, 상기 빌드업층의 타면에는 솔더레지스트층이 형성된 것을 특징으로 한다.

본 발명의 바람직한 실시예에 따른 반도체 패키지용 인쇄회로기판의 제조방법은 (A) 캐리어 부재를 준비하여 상기 캐리어 부재의 일면 또는 양면에 버퍼층을 적층하는 단계, (B) 상기 버퍼층에 홀을 가공한 후 상기 홀을 도금 공정으로 충전하여 메탈 범프를 형성하는 단계, (C) 상기 버퍼층의 일면에 상기 메탈 범프와 연결한 비아를 포함하는 회로패턴이 형성된 빌드업층을 적층하는 단계 및 (D) 상기 캐리어 부재를 제거한 후 상기 버퍼층의 타면에 반도체칩을 실장하여 상기 메탈 범프와 연결하는 단계를 포함하여 구성된다.

여기서, 상기 (A) 단계에서, 상기 캐리어 부재는 열가소성 폴리머로 형성된 것이고, 상기 (D) 단계에서, 상기 캐리어 부재는 가열하여 제거하는 것을 특징으로 한다.

또한, 상기 열가소성 폴리머는 상기 버퍼층보다 유리전이온도가 낮은 것을 특징으로 한다.

또한, 상기 열가소성 폴리머는 PVC(poly vinylchloride), PE(poly ethylene), PP(poly propylene), PS(poly styrene), ABS(acrylonitrile butadiene styrene copolymer), Nylon(poly amide) 또는 PET(poly ethylene terephthalate)인 것을 특징으로 한다.

또한, 상기 (A) 단계에서, 상기 캐리어 부재는 금속으로 형성된 것이고, 상기 (D) 단계에서, 상기 캐리어 부재는 에칭으로 제거하는 것을 특징으로 한다.

또한, 상기 금속은 구리(Cu), 알루미늄(Al), 니켈(Ni), 아연(Zn), 크롬(Cr), 코발트(Co), 텅스텐(W) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 한다.

또한, 상기 (A) 단계에서, 상기 버퍼층을 적층하기 전에 상기 캐리어 부재의 일면 또는 양면에 배리어층을 형성하고, 상기 (D) 단계에서, 상기 캐리어 부재를 제거한 후 상기 배리어층을 제거하는 것을 특징으로 한다.

또한, 상기 (A) 단계에서, 상기 배리어층은 상기 메탈 범프와 다른 종류의 금속으로 형성하고, 상기 (D) 단계에서, 상기 캐리어 부재를 제거한 후 상기 배리어층과 상기 메탈 범프 중 상기 배리어층만 선택적으로 에칭하여 제거하는 것을 특징으로 한다.

또한, 상기 (D) 단계에서, 상기 메탈 범프와 상기 반도체칩의 사이에 솔더 범프를 형성하여 상기 버퍼층의 타면에 반도체칩을 실장하는 것을 특징으로 한다.

또한, 상기 (D) 단계에서, 상기 버퍼층의 타면에 반도체칩을 실장하기 전 상기 메탈 범프의 노출면에 표면처리층을 형성하는 것을 특징으로 한다.

또한, 상기 (C) 단계 후에, 상기 빌드업층의 노출면에 솔더레지스트층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.

또한, 상기 (B) 단계에서, 상기 홀은 상기 캐리어 부재 방향으로 갈수록 직경이 작아지도록 가공하는 것을 특징으로 한다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명에 따르면, 기존의 에폭시 계열의 절연자재보다 열팽창계수가 낮은 액정폴리머 등의 절연자재로 형성된 버퍼층을 채용하여 휨이 발생하여도 반도체칩, 반도체 패키지용 인쇄회로기판, 솔더 범프 등에 크랙이 발생하지 않는 장점이 있다.

또한, 본 발명에 따르면, 반도체 패키지용 인쇄회로기판의 절연층도 열팽창계수가 낮은 액정폴리머로 형성하여 반도체칩과 거의 동일한 수축 및 팽창을 함으로써 반도체 패키지용 인쇄회로기판과 반도체칩의 연결부의 신뢰성을 확보할 수 있는 효과가 있다.

또한, 본 발명에 따르면, 반도체 패키지용 인쇄회로기판의 제조공정 중에 열 가소성 폴리머 또는 금속으로 이루어진 캐리어 부재를 채용하여 반도체 패키지용 인쇄회로기판을 지지하므로, 종래기술에 따른 코어층이 필요 없게 된다. 따라서, 반도체 패키지용 인쇄회로기판의 가격경쟁력을 확보할 수 있고, 박판화에 대응할 수 있으며, 전기신호의 전달에 있어 신호의 손실을 방지할 수 있는 장점이 있다.

또한, 본 발명에 따르면, 코어리스 구조로 반도체 패키지용 인쇄회로기판을 제작하면서도 두꺼운 캐리어 부재를 채용할 수 있으므로 제조공정에 있어서 구동롤의 개수가 적은 제조라인을 구성할 수 있고, 이에 따라 반도체 패키지용 인쇄회로기판와 구동롤의 접촉이 적어서 미세회로 형성에 유리하다. 또한, 기존에 구성된 제조라인을 이용하여 반도체 패키지용 인쇄회로기판을 제작할 수 있으므로 제조비용을 절약할 수 있는 효과가 있다.

또한, 본 발명에 따르면, 버퍼층과 버퍼층에 매립된 메탈 범프를 채용함으로써 별도의 언더필(underfill)을 구비할 필요가 없고, 필요에 따라서는 솔더 범프를 생략할 수 있다. 따라서, 반도체칩과 반도체 패키지용 인쇄회로기판의 연결부에 불량 발생시 재작업이 용이하고, 반도체 패키지용 인쇄회로기판의 제조비용을 절약할 수 있는 장점이 있다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "노출면", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 기준으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 2는 본 발명의 바람직한 실시예에 따른 반도체 패키지용 인쇄회로기판의 단면도이다.

도 2에 도시된 바와 같이, 본 실시예에 따른 반도체 패키지용 인쇄회로기판(100)은 비아(113)를 포함한 회로패턴(115)이 형성된 빌드업층(110), 빌드업층(110)의 일면에 구비되고, 비아(113)와 연결된 메탈 범프(125)가 매립된 버퍼층(120) 및 버퍼층(120)의 일면에 실장되어 메탈 범프(125)에 연결된 반도체칩(130)을 포함하는 구성이다.

상기 빌드업층(110)은 도금 공정과 인쇄 공정 등으로 배선이 형성된 회로패턴(115)과 절연자재(117)를 차례로 쌓아 올리는 방식으로 제조하는 것이다. 더욱 상세히 살펴보면, 빌드업층(110)은 절연자재(117)를 적층하고 YAG 레이저 또는 CO₂ 레이저를 이용하여 비아홀을 형성한 후, SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process) 등을 수행하여 비아(113)를 포함한 회로패턴(115)을 형성함으로써 완성할 수 있다. 이때, 반도체 패키지용 인쇄회로기판(100)의 휨을 방지하기 위해서 빌드업층(110)의 절연자재(117)로는 열팽창계수가 낮은 액정폴리머 등의 신규 원자재를 사용하는 것이 바람직하다. 여기서, 액정폴리머는 기존의 에폭시 계열의 레진이나 BT 계열의 레진에 비해서 내열성이 높아 열적 특성이 우수하고, 유전율과 손실값이 낮아 전기적 특성이 우수하며, 낮은 열팽창계수를 가져 기계적 특성이 우수한 재료이다. 또한, 빌드업층(110)의 비아(113)는 메탈 범프(125)를 통해서 반도체칩(130)과 연결된다.

상기 버퍼층(120)은 빌드업층(110)의 일면에 구비되고, 반도체칩(130)과 빌드업층(110) 사이의 열팽창계수의 차이에서 발생하는 휨에 기인한 스트레스(stress)를 완화시켜 주는 버퍼(buffer) 역할을 한다. 또한, 버퍼층(120)은 종래기술에 따른 언더필(underfill)의 역할을 수행할 수 있다. 따라서, 빌드업층(110)의 절연자재(117)와 마찬가지로 열팽창계수가 낮은 액정폴리머 등을 사용하는 것이 바람직하며, 버퍼층(120)의 두께는 특별히 한정되는 것은 아니지만, 버퍼 역할과 언더필 역할을 수행하기 위해서 10㎛ 내지 100㎛ 인 것이 바람직하다.

한편, 버퍼층(120)에는 메탈 범프(125)가 매립되는데, 메탈 범프(125)는 빌 드업층(110)의 비아(113) 및 반도체칩(130)에 연결되어 전기신호를 전달하는 역할을 한다. 즉, 메탈 범프(125)는 종래기술에 따른 솔더 범프의 역할을 수행할 수 있어 솔더 범프(140)를 생략할 수 있다. 다만, 이는 선택적인 것으로 필요에 따라 메탈 범프(125)와 반도체칩(130) 사이에는 솔더 범프(140)가 구비될 수 있다. 또한, 메탈 범프(125)는 도금 공정을 통해서 형성하므로 전기신호 전달의 신뢰성을 확보할 수 있고, 반도체칩(130) 방향으로 갈수록 직경이 작아지므로 정밀한 반도체칩(130)에 대응할 수 있다. 메탈 범프(125)를 형성하는 도금 공정이나 직경의 변화에 대해서는 반도체 패키지용 인쇄회로기판의 제조방법을 설명하면서 상세히 기술하도록 한다.

또한, 반도체칩(130)과 연결되는 메탈 범프(125)의 일면에는 표면처리층(145)을 형성할 수 있고, 표면처리층(145)은 메탈 범프(125)의 산화를 방지하고 접착력을 향상시키는 역할을 한다. 여기서, 표면처리층(145)은 소프트 또는 하드 전해 금도금(soft or hard Au plating), ENIG(Electroless Nickel Immersion Gold) 또는 ENEPIG(Electroless Nickle Electroless Palladium Immersion Gold) 무전해 금도금, 전해 또는 무전해 주석 도금(TIN plating), OSP(Organic Solderability Preservative), HASL(Hot Air Sorlder Levelling) 등의 방법으로 형성할 수 있다.

상기 반도체칩(130)은 버퍼층(120)의 일면에 실장되어 메탈 범프(125)와 연결되고, 그에 따라 메탈 범프(125)를 통해서 비아(113)와 전기신호를 통전할 수 있다. 한편, 반도체칩(130)은 별도의 솔더 범프(140)를 형성하지 않고 메탈 범 프(125)에 솔더링(soldering) 등을 통해서 직접 결합할 수 있다. 다만, 솔더 범프(140)의 생략은 선택적인 것으로 필요에 따라서 솔더 범프(140)를 구비할 수 있음은 전술한 바와 같다.

한편, 빌드업층(110)의 타면(버퍼층(120)의 반대면)에는 최외각 회로층을 보호하기 위해서 솔더레지스트층(150)을 형성하는 것이 바람직하다. 또한, 외부회로와의 전기적 연결을 위해서 솔더레지스트층(150)에 개구부(155)를 가공하여 패드(157)를 노출시킬 수 있다.

도 3 내지 도 16은 본 발명의 바람직한 실시예에 따른 반도체 패키지용 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면이다.

도 3 내지 도 16에 도시된 바와 같이, 본 실시예에 따른 반도체 패키지용 인쇄회로기판(100)의 제조방법은 (A) 캐리어 부재(200)를 준비하여 캐리어 부재(200)의 일면 또는 양면에 버퍼층(120)을 적층하는 단계, (B) 버퍼층(120)에 홀(127)을 가공한 후 홀(127)을 도금 공정으로 충전하여 메탈 범프(125)를 형성하는 단계, (C) 버퍼층(120)의 일면에 메탈 범프(125)와 연결한 비아(113)를 포함하는 회로패턴(115)이 형성된 빌드업층(110)을 적층하는 단계 및 (D) 캐리어 부재(200)를 제거한 후 버퍼층(120)의 타면에 반도체칩(130)을 실장하여 메탈 범프(125)와 연결하는 단계를 포함하는 구성이다.

우선, 도 3에 도시된 바와 같이 캐리어 부재(200)를 준비하는 단계이다. 여기서, 캐리어 부재(200)는 열가소성 폴리머 또는 금속을 이용하여 시트(sheet) 형태로 형성할 수 있고 재료는 특별히 한정되는 것은 아니지만, 열가소성 폴리머는 PVC(poly vinylchloride), PE(poly ethylene), PP(poly propylene), PS(poly styrene), ABS(acrylonitrile butadiene styrene copolymer), Nylon(poly amide) 또는 PET(poly ethylene terephthalate) 등을 포함하고, 금속은 구리(Cu), 알루미늄(Al), 니켈(Ni), 아연(Zn), 크롬(Cr), 코발트(Co), 텅스텐(W) 및 이들의 혼합물로 이루어진 군으로부터 선택할 수 있다. 다만, 금속으로 캐리어 부재(200)를 형성한 경우 후술할 단계에서 캐리어 부재(200)에 형성할 배리어층(210; barrier layer)과 다른 성분을 이용하는 것 바람직하다. 이는 캐리어 부재(200)를 제거할 때 메탈 범프(125)를 보호하기 위한 것으로 자세한 설명은 후술하도록 한다. 한편, 캐리어 부재(200)의 두께에 대한 특별한 제한은 없으나 반도체 패키지용 인쇄회로기판(100)의 휨을 최소화하기 위해서 0.05mm 이상의 두께로 제작하는 것이 바람직하며, 더욱 바람직하게는 0.1mm 내지 1.0mm의 두께로 제작한다.

다음, 도 4에 도시된 바와 같이, 캐리어 부재(200)에 배리어층(210)을 적층하는 단계이다. 여기서, 배리어층(210)은 후술할 단계에서 캐리어를 제거할 때 메탈 범프(125)를 보호하는 역할을 하는 것으로, 도금 공정을 통해서 형성하거나 포일(foil) 형태로 제작하여 가열 및 가압하여 캐리어 부재(200)에 부착할 수 있다. 또한, 배리어층(210)을 형성하는 금속의 종류는 특별히 제한되는 것은 아니지만, 배리어층(210)을 제거할 때 배리어층(210)과 메탈 범프(125) 중 배리어층(210)만 선택적으로 에칭하기 위해서 메탈 범프(125)와 다른 종류의 금속으로 형성하는 것이 바람직하다. 따라서, 배리어층(210)은 메탈 범프(125) 형성에 주로 사용되는 구리 이외의 금속으로 형성할 수 있고, 에칭의 용이성을 고려할 때 니켈(Ni) 또는 알루미늄(Al)으로 형성하는 것이 바람직하다. 또한, 배리어층(210)의 두께는 특별히 한정되는 것은 아니지만, 이후의 공정 진행의 용이성을 고려하여 1㎛ 이상의 두께로 형성하는 것이 바람직하고, 더욱 바람직하게는 5㎛ 내지 10㎛의 두께로 배리어층(210)을 형성한다.

한편, 캐리어 부재(200)가 열가소성 폴리머로 형성된 경우 배리어층(210)을 형성하는 도금 공정은 비전해 도금과 전해 도금을 순차적으로 수행하는 것이 바람직하고, 캐리어 부재(200)가 금속으로 형성된 경우 비전해 도금만 수행하는 것이 바람직하다. 또한, 도금 공정을 원할하게 수행하기 위해서 배리어층(210)을 형성하기 전 캐리어 부재(200)에 탈지 및 산세처리 등의 표면처리를 실시할 수 있다. 또한, 캐리어 부재(200)와 배리어층(210) 사이에 접착력을 향상시키기 위해서 버프(buff) 연마 처리, brown oxide 처리, black oxide 처리, Mac 처리 등의 물리적 또는 화학적 방법으로 캐리어 부재(200)의 표면에 조도를 형성하는 것이 바람직하다.

그리고, 배리어층(210)을 포일(foil) 형태로 제작하여 가열 및 가압하여 캐리어 부재(200)에 부착하는 경우 캐리어 부재(200)뿐만 아니라 배리어층(210)에도 조도를 형성하여 캐리어 부재(200)와 배리어층(210) 사이의 접착력을 향상시킬 수 있다. 또한, 포일 형태의 배리어층(210)을 부착하기 전에 캐리어 부재(200)에 탈지 및 산세처리 등의 표면처리를 실시하는 것이 바람직하다.

다음, 도 5에 도시된 바와 같이, 캐리어 부재(200)의 일면 또는 양면에 버퍼층(120)을 적층하는 단계이다. 배리어층(210)을 형서한 캐리어 부재(200)에 버퍼층(120)을 배치한 후 가열 및 가압하여 적층함으로써 캐리어 부재(200)와 버퍼층(120)을 부착시킨다. 여기서, 버퍼층(120)은 반도체칩(130)과 빌드업층(110) 사이의 열팽창계수의 차이에서 발생하는 휨에 기인한 스트레스(stress)를 완화시켜 주는 버퍼(buffer) 역할을 한다. 또한, 버퍼층(120)은 종래기술에 따른 언더필(underfill)의 역할을 수행할 수 있다. 그리고, 캐리어 부재(200)가 열가소성 폴리머인 경우 후술할 단계에서 캐리어 부재(200)를 가열하여 제거하는데, 캐리어 부재(200)를 가열하여 제거할 때 버퍼층(120)이 유리되면 않되므로 버퍼층(120)은 캐리어 부재(200)보다 유리전이온도(Tg)가 높은 물질로 형성하는 것이 바람직하다. 따라서, 버퍼층(120)은 열팽창계수가 낮고 유리전이온도가 상대적으로 높은 액정폴리머 등을 사용하는 것이 바람직하다. 여기서, 액정폴리머는 기존의 에폭시 계열의 레진이나 BT 계열의 레진에 비해서 내열성이 높아 열적 특성이 우수하고, 유전율과 손실값이 낮아 전기적 특성이 우수하며, 낮은 열팽창계수를 가져 기계적 특성이 우수한 재료이다. 또한, 버퍼층(120)의 두께는 특별히 한정되는 것은 아니지만, 버퍼 역할과 언더필 역할을 수행하기 위해서 10㎛ 내지 100㎛ 인 것이 바람직하다.

한편, 버퍼층(120)과 배리어층(210) 사이의 접착력을 향상하기 위해서 버퍼 층(120)을 적층하기 전에 버프(buff) 연마 처리, brown oxide 처리, black oxide 처리, Mac 처리 등의 물리적 또는 화학적 방법으로 배리어층(210)의 표면에 조도를 형성하는 것이 바람직하다.

다음, 도 6에 도시된 바와 같이, 버퍼층(120)에 홀(127)을 가공하는 단계이다. 여기서, 홀(127)은 후술할 단계에서 충전하여 메탈 범프(125)를 형성하기 위한 것으로, 홀(127)의 가공 방법은 특별히 제한되는 것은 아니지만, YAG 레이저 또는 CO₂ 레이저를 이용하여 가공할 수 있다. 또한, 레이저를 이용하여 가공하면 홀(127)은 캐리어 부재(200)의 방향으로 갈수록 직경이 작아지고, 그에 따라 후술할 단계에서 형성할 메탈 범프(125)의 직경도 캐리어 부재(200)의 방향으로 갈수록 직경이 작아진다.

다음, 도 7에 도시된 바와 같이, 홀(127)을 도금 공정으로 충전하여 메탈 범프(125)를 형성하는 단계이다. 더욱 상세히 살펴보면, 도금 공정을 통해서 홀(127)에 구리 등의 금속으로 충전한 후 CMP(Chemical Mechanical Polishing) 또는 버프(buff) 연마 등을 통해서 버퍼층(120)의 일면을 기준으로 돌출된 구리 등의 금속을 제거하여 버퍼층(120)을 평탄화 시킨다.

다음, 도 8 내지 도 10에 도시된 바와 같이, 버퍼층(120)의 일면에 빌드업 층(110)을 적층하는 단계이다. 빌드업층(110)은 절연자재(117)를 적층하고(도 8 참조) YAG 레이저 또는 CO₂ 레이저를 이용하여 비아홀을 형성한 후, SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process) 등을 수행하여 비아(113)를 포함한 회로패턴(115)을 형성한 것이고(도 9 참조), 전술한 단계를 반복함으로써 다층구조의 빌드업층(110)을 완성할 수 있다(도 10 참조). 이때, 반도체 패키지용 인쇄회로기판(100)의 휨을 방지하기 위해서 빌드업층(110)의 절연자재(117)로는 열팽창계수가 낮은 액정폴리머 등의 신규 원자재를 사용하는 것이 바람직하다. 또한, 빌드업층(110)의 비아(113)는 전술한 단계에서 형성한 메탈 범프(125)와 연결된다.

다음, 도 11에 도시된 바와 같이, 빌드업층(110)의 노출면에 솔더레지스트층(150)을 형성하는 단계이다. 여기서, 솔더레지스트층(150)은 최외각 회로층을 보호하는 역할을 하고, 솔더레지스트층(150)의 형성 공정은 특별히 한정되는 것은 아니며 일반적으로 공지된 스크린 프린팅 공정이나 롤코팅 프린팅 공정 등을 이용할 수 있다. 또한, 외부회로와의 전기적 연결을 위해서 솔더레지스트층(150)에 개구부(155)를 포토리소그래피(Photolithography) 공정으로 가공하여 패드(157)를 노출시킬 수 있다.

다만, 솔더레지스트층(150)은 반드시 종래기술과 같이 스크린 프린팅 공정이나 롤코팅 프린팅 공정으로 형성해야 하는 것은 아니고, 액정폴리머 등의 열팽창계 수가 낮은 절연자재를 빌드업층(110)의 노출면에 배치하고 가열 및 가압을 통해서 절연자재를 빌드업층(110)에 적층한 후 YAG 레이저 또는 CO₂ 레이저를 이용하여 개구부(155)를 형성함으로써 종래의 솔더레지스트층(150)과 동일한 역할을 수행할 수 있다.

다음, 도 12 내지 도 14에 도시된 바와 같이, 캐리어 부재(200)와 배리어층(210)을 제거하는 단계이다. 캐리어 부재(200)를 제거하는 방법은 특별히 제한되는 것은 아니지만, 캐리어 부재(200)의 재질에 따라 적합한 방법이 있다.

첫째, 캐리어 부재(200)가 열가소성 폴리머로 형성된 경우는 캐리어 부재(200)의 유리전이온도 이상으로 가열하여 캐리어 부재(200)의 이동도(mobility)를 증가시킨 후 빌드업층(110)에 적절한 힘을 가하여 캐리어 부재(200)와 분리시킨다. 또한, 캐리어 부재(200)의 분리 공정 중에는 진공으로 고정시킨 후 균일한 힘을 가하여 캐리어 부재(200)를 분리하는 것이 휨 방지를 위하여 바람직하다. 이때, 버퍼층(120)은 열가소성 폴리머로 형성된 캐리어 부재(200)보다 높은 유리전이온도를 갖으므로 유리되지 않는다. 그리고, 캐리어 부재(200)가 분리된 후 배리어층(210)에 잔존하는 열가소성 폴리머는 버프 연마 등을 이용하여 제거하는 것이 바람직하다. 그 후, 배리어층(210)과 메탈 범프(125) 중 배리어층(210)만 에칭할 수 있는 에칭액을 이용하여 배리어층(210)을 선택적으로 제거한다(도 13 내지 도 14 참조).

둘째, 캐리어 부재(200)가 금속으로 형성된 경우는 캐리어 부재(200)를 에칭할 수 있는 에칭액을 이용하여 캐리어 부재(200)를 제거한다. 이때, 배리어층(210)은 캐리어 부재(200)와 다른 종류의 금속으로 형성되었으므로 에칭으로 제거되지 않으며, 캐리어 부재(200)가 제거된 후 배리어층(210)을 에칭할 수 있는 에칭액을 이용하여 배리어층(210)을 제거한다. 이때, 메탈 범프(125)는 배리어층(210)과 다른 종류의 금속으로 형성되었으므로 에칭되지 않는다. 즉, 배리어층(210)은 캐리어 부재(200)를 제거할 때 금속 범프가 에칭되지 않도록 보호하는 역할을 수행하는 것이다.

다음, 도 15에 도시된 바와 같이, 메탈 범프(125)의 노출면에 표면처리층(145)을 형성하는 단계이다. 표면처리층(145)은 메탈 범프(125)의 산화를 방지하고 접착력을 향상시키는 역할을 하는 것으로, 소프트 또는 하드 전해 금도금(soft or hard Au plating), ENIG(Electroless Nickel Immersion Gold) 또는 ENEPIG(Electroless Nickle Electroless Palladium Immersion Gold) 무전해 금도금, 전해 또는 무전해 주석 도금(TIN plating), OSP(Organic Solderability Preservative), HASL(Hot Air Sorlder Levelling) 등의 방법으로 형성할 수 있다.

다음, 도 16에 도시된 바와 같이, 버퍼층(120)의 타면에 반도체칩(130)을 실장하는 단계이다. 여기서, 반도체칩(130)은 메탈 범프(125)와 연결되는데, 솔더링 등을 통해서 반도체칩(130)과 메탈 범프(125)를 직접 연결할 수 있다. 또한, 필요 에 따라서는 메탈 범프(125)와 반도체칩(130)의 사이에 솔더 범프(140)를 형성할 수 있다. 이때, 솔더 범프(140)는 2 원계, 3 원계 또는 다원계 원소로 구성된 솔더 패이스트(solder paste)를 이용하여 형성할 수 있다. 다만, 솔더 범프(140)는 필수적인 구성은 아니며, 전술한 바와 같이 메탈 범프(125)와 반도체칩(130)을 직접 연결하는 경우 솔더 범프(140)를 생략할 수 있다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 패키지용 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

도 1a 내지 도 1f는 종래기술에 따른 반도체 패키지용 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면;

도 2는 본 발명의 바람직한 실시예에 따른 반도체 패키지용 인쇄회로기판의 단면도; 및

<도면의 주요부분에 대한 부호의 설명>

100: 반도체 패키지용 인쇄회로기판 110: 빌드업층

113: 비아 115: 회로패턴

117: 절연자재 120: 버퍼층

125: 메탈 범프 127: 홀

130: 반도체칩 140: 솔더 범프

145: 표면처리층 150: 솔더레지스트층

155: 개구부 157: 패드

200: 캐리어 부재 210: 배리어층

Claims

비아를 포함한 회로패턴이 형성된 빌드업층;

상기 빌드업층의 일면에 구비되고, 상기 비아와 연결된 메탈 범프가 매립된 버퍼층; 및

상기 버퍼층의 일면에 실장되어 상기 메탈 범프에 연결된 반도체칩;

을 포함하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.
청구항 1에 있어서,

상기 메탈 범프는 상기 반도체칩 방향으로 갈수록 직경이 작아지는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.
청구항 1에 있어서,

상기 메탈 범프와 상기 반도체칩의 사이에는 솔더 범프가 구비되는 것을 특징으로 하는 분리된 반도체 패키지용 인쇄회로기판.
청구항 1에 있어서,

상기 버퍼층은 액정폴리머로 형성된 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.
청구항 1에 있어서,

상기 버퍼층의 두께는 10㎛ 내지 100㎛ 인 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.
청구항 1에 있어서,

상기 메탈 범프는 도금 공정을 통해서 형성된 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.
청구항 1에 있어서,

상기 반도체칩과 연결되는 상기 메탈 범프의 일면에 표면처리층이 형성된 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.
청구항 1에 있어서,

상기 빌드업층의 타면에는 솔더레지스트층이 형성된 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.
(A) 캐리어 부재를 준비하여 상기 캐리어 부재의 일면 또는 양면에 버퍼층을 적층하는 단계;

(B) 상기 버퍼층에 홀을 가공한 후 상기 홀을 도금 공정으로 충전하여 메탈 범프를 형성하는 단계;

(C) 상기 버퍼층의 일면에 상기 메탈 범프와 연결한 비아를 포함하는 회로패턴이 형성된 빌드업층을 적층하는 단계; 및

(D) 상기 캐리어 부재를 제거한 후 상기 버퍼층의 타면에 반도체칩을 실장하여 상기 메탈 범프와 연결하는 단계;

를 포함하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
청구항 9에 있어서,

상기 (A) 단계에서,

상기 캐리어 부재는 열가소성 폴리머로 형성된 것이고,

상기 (D) 단계에서,

상기 캐리어 부재는 가열하여 제거하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
청구항 10에 있어서,

상기 열가소성 폴리머는 상기 버퍼층보다 유리전이온도가 낮은 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
청구항 10에 있어서,

상기 열가소성 폴리머는 PVC(poly vinylchloride), PE(poly ethylene), PP(poly propylene), PS(poly styrene), ABS(acrylonitrile butadiene styrene copolymer), Nylon(poly amide) 또는 PET(poly ethylene terephthalate)인 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
청구항 9에 있어서,

상기 (A) 단계에서,

상기 캐리어 부재는 금속으로 형성된 것이고,

상기 (D) 단계에서,

상기 캐리어 부재는 에칭으로 제거하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
청구항 13에 있어서,

상기 금속은 구리(Cu), 알루미늄(Al), 니켈(Ni), 아연(Zn), 크롬(Cr), 코발트(Co), 텅스텐(W) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
청구항 9에 있어서,

상기 (A) 단계에서,

상기 버퍼층을 적층하기 전에 상기 캐리어 부재의 일면 또는 양면에 배리어층을 형성하고,

상기 (D) 단계에서,

상기 캐리어 부재를 제거한 후 상기 배리어층을 제거하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
청구항 15에 있어서,

상기 (A) 단계에서,

상기 배리어층은 상기 메탈 범프와 다른 종류의 금속으로 형성하고,

상기 (D) 단계에서,

상기 캐리어 부재를 제거한 후 상기 배리어층과 상기 메탈 범프 중 상기 배리어층만 선택적으로 에칭하여 제거하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
청구항 9에 있어서,

상기 (D) 단계에서,

상기 메탈 범프와 상기 반도체칩의 사이에 솔더 범프를 형성하여 상기 버퍼층의 타면에 반도체칩을 실장하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
청구항 9에 있어서,

상기 (D) 단계에서,

상기 버퍼층의 타면에 반도체칩을 실장하기 전 상기 메탈 범프의 노출면에 표면처리층을 형성하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
청구항 9에 있어서,

상기 (C) 단계 후에,

상기 빌드업층의 노출면에 솔더레지스트층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
청구항 9에 있어서,

상기 (B) 단계에서,

상기 홀은 상기 캐리어 부재 방향으로 갈수록 직경이 작아지도록 가공하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.