Nothing Special   »   [go: up one dir, main page]

JP5260215B2 - 補強材付き配線基板の製造方法 - Google Patents

補強材付き配線基板の製造方法 Download PDF

Info

Publication number
JP5260215B2
JP5260215B2 JP2008249549A JP2008249549A JP5260215B2 JP 5260215 B2 JP5260215 B2 JP 5260215B2 JP 2008249549 A JP2008249549 A JP 2008249549A JP 2008249549 A JP2008249549 A JP 2008249549A JP 5260215 B2 JP5260215 B2 JP 5260215B2
Authority
JP
Japan
Prior art keywords
substrate
reinforcing material
resin
main surface
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008249549A
Other languages
English (en)
Other versions
JP2010080808A (ja
Inventor
真之介 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008249549A priority Critical patent/JP5260215B2/ja
Publication of JP2010080808A publication Critical patent/JP2010080808A/ja
Application granted granted Critical
Publication of JP5260215B2 publication Critical patent/JP5260215B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、樹脂配線基板の反りを防止するための補強材を備えた補強材付き配線基板の製造方法に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される（例えば特許文献１参照）。
なお、ＩＣチップは、一般に熱膨張係数が２．０ｐｐｍ／℃〜５．０ｐｐｍ／℃程度の半導体材料（例えばシリコン等）を用いて形成される。一方、ＩＣチップ搭載用配線基板は、それよりも熱膨張係数がかなり大きい樹脂材料等を用いて形成された樹脂配線基板であることが多い。この樹脂配線基板の一例としては、コア基板の表面及び裏面にビルドアップ層を形成したものが実用化されている。この樹脂配線基板においては、コア基板として、例えば、補強繊維に樹脂を含浸させた樹脂基板（ガラスエポキシ基板など）が用いられている。そして、そのコア基板の剛性を利用して、コア基板の表面及び裏面に樹脂絶縁層と導体層とを交互に積層することにより、ビルドアップ層が形成される。つまり、この樹脂配線基板において、コア基板は、補強の役割を果たしており、ビルドアップ層と比べて非常に厚く形成されている。また、コア基板には、表面及び裏面に形成されたビルドアップ層間の導通を図るための配線（具体的には、スルーホール導体など）が貫通形成されている。
ところで近年では、半導体集積回路素子の高速化に伴い、使用される信号周波数が高周波帯域となってきている。この場合、コア基板を貫通する配線が大きなインダクタンスとして寄与し、高周波信号の伝送ロスや回路誤動作の発生につながり、高速化の妨げとなってしまう。この問題を解決するために、樹脂配線基板を、コア基板を有さない基板とすることが提案されている（例えば特許文献２参照）。この基板は、比較的に厚いコア基板を省略することにより全体の配線長を短くしたものであるため、高周波信号の伝送ロスが低減され、半導体集積回路素子を高速で動作させることが可能となる。
しかし、コア基板を省略すると樹脂配線基板が薄肉化されるため、樹脂配線基板の剛性の低下が避けられなくなる。この場合、フリップチップ接続に用いたはんだが冷却される際に、チップ材料と基板材料との熱膨張係数差に起因する熱応力の影響を受けて、樹脂配線基板がチップ搭載面側に反りやすくなる。その結果、チップ接合部分にクラックが起こり、オープン不良などが生じやすくなる。つまり、上記のようなＩＣチップを用いて半導体パッケージを構成した場合、高い歩留まりや信頼性を実現できないという問題が生じる。
上記の問題を解決するために、樹脂配線基板１０１の片面（基板主面１０２または基板裏面１０３）に、環状の金属製スティフナ１０５を貼付した半導体パッケージ１００が提案されている（図１７，図１８参照）。このようにすれば、金属製スティフナ１０５によって樹脂配線基板１０１の反りが抑えられ、樹脂配線基板１０１とＩＣチップ１０６との接合部分にクラックが生じにくくなるため、歩留まりが高くなり、信頼性が向上する。
特開２００２−２６５００号公報（図１など） 特開２００２−２６１７１号公報（図５など）
ところが、半導体パッケージ１００を多数個製作する場合には、金属製スティフナ１０５を、個々の樹脂配線基板１０１の基板主面１０２に対して接着剤１０４を介して１個ずつ接合しなければならない。このため、製造効率が極めて悪いという問題がある。
また一般的に、金属製スティフナ１０５の外形寸法は樹脂配線基板１０１の外形寸法よりも小さく設定されている。その結果、金属製スティフナ１０５が樹脂配線基板１０１に対して平面方向に位置ずれした状態で接合される可能性があるため、歩留まりが低下してしまうという問題がある。なお、この問題を解決するために、樹脂配線基板１０１上に配置した金型内に樹脂材を流し込んで硬化させることにより、樹脂配線基板１０１上に樹脂製スティフナを成形する技術（モールド成形）が従来提案されている。このようにすれば、平面方向に位置ずれすることなく樹脂製スティフナを形成することができる。しかしながら、基板主面１０２は、樹脂配線基板１０１の反りなどによって平坦でないことが多いため、樹脂材が金型からはみ出したり、成形された樹脂製スティフナの厚さにバラツキが生じたりする可能性がある。また、樹脂材が漏れないように金型を樹脂配線基板１０１側に押圧するため、基板主面１０２上に圧痕ができたり、樹脂配線基板１０１内の導体が破損したりする可能性がある。よって、モールド成形を行う場合も、歩留まりが低下してしまうという問題がある。
本発明は上記の課題に鑑みてなされたものであり、その目的は、製造効率を向上させることができ、しかも歩留まりを向上させることができる補強材付き配線基板の製造方法を提供することにある。
そして上記課題を解決するための手段としては、基板主面及び基板裏面を有するとともに樹脂絶縁層及び導体層を積層した構造を有し、チップ部品を接続可能な複数の主面側接続端子が前記基板主面上に配設された樹脂配線基板と、前記基板主面に接合され、前記複数の主面側接続端子を露出させる開口部が貫通形成された補強材とを備える補強材付き配線基板の製造方法であって、前記樹脂配線基板となるべき基板形成領域が平面方向に沿って複数配置された多数個取り用基板を準備する基板準備工程と、前記補強材となるべき補強材形成領域が平面方向に沿って複数配置され、複数の前記開口部があらかじめ設けられた板状の多数個取り用補強材を準備する補強材準備工程と、前記多数個取り用基板と前記多数個取り用補強材とを位置決めした状態で、前記多数個取り用基板の前記基板主面に前記多数個取り用補強材を接合する接合工程と、前記多数個取り用基板及び前記多数個取り用補強材を、前記基板形成領域の外形線及び前記補強材形成領域の外形線に沿って切断して分割することにより、前記樹脂配線基板の切断端面と前記補強材の切断端面とが揃った補強材付き配線基板を同時に複数個得る基板分割工程とを含むことを特徴とする補強材付き配線基板の製造方法がある。
従って、上記手段の発明によれば、多数個取り用基板及び多数個取り用補強材を分割することにより、樹脂配線基板及び補強材からなる補強材付き配線基板を同時に複数個得ている。このため、補強材を個々の樹脂配線基板に１個ずつ接合していく従来の方法に比べて、複数個の補強材付き配線基板を効率良く製造することができる。しかも、基板分割工程において、樹脂配線基板の切断端面と補強材の切断端面とが揃った補強材付き配線基板を得ているため、基板分割工程前の接合工程において多数個取り用基板と多数個取り用補強材とを位置決めしておけば、樹脂配線基板に対する補強材の平面方向への位置ずれを防止することができる。ゆえに、補強材付き配線基板が不良品になりにくくなるため、補強材付き配線基板の歩留まりを向上させることができる。
以下、上記手段に係る補強材付き配線基板の製造方法について説明する。
基板準備工程では、前記樹脂配線基板となるべき基板形成領域が平面方向に沿って複数配置された多数個取り用基板を準備する。
上記樹脂配線基板及び多数個取り用基板は、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。樹脂配線基板としては、基板主面及び基板裏面を有するとともに樹脂絶縁層及び導体層を積層した構造を有し、チップ部品を接続可能な複数の主面側接続端子が前記基板主面上に配設された構造のものが使用される。なお、前記樹脂配線基板は、前記樹脂絶縁層に設けられたビアが前記基板主面側または前記基板裏面側に行くに従って拡径している、コア基板を有しない配線基板であることが好ましい。即ち、樹脂配線基板は、同一の前記樹脂絶縁層を主体として形成され、同一方向に拡径したビアのみによりそれぞれの前記導体層を接続するコアレス配線基板であることが好ましい。このようにすれば、樹脂配線基板が薄肉化されて、樹脂配線基板の剛性が低下するため、補強材を接合して樹脂配線基板の反りを抑えることの意味合いが大きくなるからである。
樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
なお、樹脂絶縁層には、層間接続のためのビア導体を形成するために、あらかじめビア穴が形成されていてもよい。例えば、前記基板裏面上に母基板接続用の裏面側接続端子が配設され、前記樹脂絶縁層に設けられたビア（ビア導体及びビア穴）が前記基板裏面側に行くに従って拡径していてもよい。
前記導体層及び前記主面側接続端子は主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層や主面側接続端子を形成したり、導電性ペースト等の印刷により導体層や主面側接続端子を形成したりすることも可能である。
また、前記複数の主面側接続端子に接続可能なチップ部品としては、コンデンサ、半導体集積回路素子（ＩＣチップ）、半導体製造プロセスで製造されたＭＥＭＳ（Micro Electro Mechanical Systems）素子などを挙げることができる。さらに、ＩＣチップとしては、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory ）などを挙げることができる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。またチップ部品としては、チップトランジスタ、チップダイオード、チップ抵抗、チップコンデンサ、チップコイルなどを挙げることができる。
なお、前記基板準備工程は、片面に金属箔を有する基材上に前記樹脂絶縁層及び前記導体層を積層する積層工程と、前記積層工程後、前記基材を除去して前記金属箔を露出させる基材除去工程と、前記基材除去工程後、前記金属箔に対するパターニングを行うことにより、最表層の前記樹脂絶縁層上における前記基板形成領域に前記主面側接続端子を形成する接続端子形成工程と、前記接続端子形成工程後、最表層の前記樹脂絶縁層上に形成された前記主面側接続端子上に主面側はんだバンプを形成するはんだバンプ形成工程とを含む工程であってもよい。この場合、金属箔に対するパターニングを行うことによって主面側接続端子を形成するため、金属箔とは別に主面側接続端子を形成する場合に比べて、多数個取り用基板の製造工程を短縮することができる。さらにこの場合、前記多数個取り用補強材は、前記基板主面に接触する接触面と、前記接触面の反対側に位置する非接触面とを有し、前記接続端子形成工程では、前記金属箔に対するパターニングを行うことにより、前記基板主面において前記接触面が接触する領域に金属層を形成することが好ましい。このようにすれば、基板準備工程後及び補強材準備工程後の接合工程において、多数個取り用基板に対して多数個取り用補強材を面接合できるため、製造される補強材付き配線基板の剛性が高くなり、補強材付き配線基板のハンドリング性が向上する。また、金属層を介することによって、多数個取り用補強材と多数個取り用基板との密着強度が高くなるため、製造される補強材付き配線基板の信頼性が向上する。
ここで、金属層としては、例えば、銀、金、白金、銅、チタン、アルミニウム、パラジウム、ニッケル、タングステンのいずれかからなるものを挙げることができる。特に金属層は、銅からなることが好ましい。このようにすれば、金属層が他の材料からなる場合よりも、金属層の低抵抗化が図られるとともに、金属層の放熱性や導電性が向上する。
また、前記主面側はんだバンプをなす金属としては、主面側接続端子の材質等に応じて適宜選択すればよいが、９０Ｐｂ−１０Ｓｎ、９５Ｐｂ−５Ｓｎ、４０Ｐｂ−６０ＳｎなどのＰｂ−Ｓｎ系はんだ、Ｓｎ−Ｓｂ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ａｕ−Ｇｅ系はんだ、Ａｕ−Ｓｎ系はんだなどが挙げられる。
さらに、前記基板準備工程は、片面に金属箔を有する基材上に前記樹脂絶縁層及び前記導体層を積層する積層工程と、前記積層工程後、前記基材を除去して前記金属箔を露出させる基材除去工程と、前記基材除去工程後、前記金属箔を除去する金属箔除去工程と、前記金属箔除去工程後、最表層の前記樹脂絶縁層上に形成された前記主面側接続端子上に主面側はんだバンプを形成するはんだバンプ形成工程とを含む工程であってもよい。この場合、主面側接続端子の形状や大きさを、金属箔の形状や大きさに影響されることなく自由に設定することができる。
また、補強材準備工程では、前記補強材となるべき補強材形成領域が平面方向に沿って複数配置され、複数の開口部があらかじめ設けられた板状の多数個取り用補強材を準備する。
上記補強材及び多数個取り用補強材は、前記樹脂配線基板及び前記多数個取り用基板を構成する樹脂材料よりも高剛性であることが好ましく、例えば樹脂配線基板及び多数個取り用基板を構成する樹脂材料よりもヤング率が高いことが好ましい。その理由は、補強材自体及び多数個取り用補強材に高い剛性が付与されていれば、それを面接合することで樹脂配線基板及び多数個取り用基板に高い剛性を付与することができ、外部から加わる応力に対していっそう強くなるからである。また、高い剛性を有する補強材及び多数個取り用補強材であれば、補強材及び多数個取り用補強材を薄くしても樹脂配線基板及び多数個取り用基板に十分高い剛性を付与することができるため、補強材付き配線基板全体の薄肉化を阻害しないからである。
なお、前記補強材及び前記多数個取り用補強材は、樹脂材料中に無機材料を含有させた複合材料によって形成されることが好ましい。このようにすれば、補強材及び多数個取り用補強材の熱膨張係数を、補強材及び多数個取り用補強材と同じく樹脂材料によって形成された樹脂配線基板及び多数個取り用基板の熱膨張係数に近付けることができる。これにより、補強材及び多数個取り用補強材を金属によって形成する場合よりも、補強材と樹脂配線基板との熱膨張係数差（及び多数個取り用補強材と多数個取り用基板との熱膨張係数差）が小さくなるため、例えば多数個取り用補強材の接合時（加熱処理後の冷却時）の多数個取り用基板の反りが抑えられる。その結果、多数個取り用基板の反り、ひいては樹脂配線基板の反りに起因する不具合が防止されるため、補強材付き配線基板の信頼性が向上する。
ここで、補強材、多数個取り用補強材、樹脂配線基板及び多数個取り用基板の「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜１００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。
前記補強材及び前記多数個取り用補強材を構成する樹脂材料の好適例としては、エポキシ樹脂、ポリブテン樹脂、ポリアミド樹脂、ポリブチレンテレフタレート樹脂、ポリフェニレンサルファイド樹脂、ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリカーボネート樹脂、ポリフェニレンエーテル樹脂、アクリロニトリルブタジエンスチレン共重合体（ＡＢＳ樹脂）などが挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料等を使用してもよい。
また、前記補強材及び前記多数個取り用補強材を構成する無機材料の好適例としては、セラミック材料、金属材料、ガラス材料などを挙げることができる。セラミック材料としては、例えばアルミナ、ガラスセラミック、結晶化ガラス等の低温焼成材料、窒化アルミニウム、炭化珪素、窒化珪素などがある。また、金属材料としては、鉄、金、銀、銅、銅合金、鉄ニッケル合金、珪素、ガリウム砒素などがある。なお、無機材料が金属材料であれば、静電気やノイズ源からの電磁波を補強材によって遮蔽することができる。また、前記無機材料は、無機粒子であってもよいし無機繊維からなるシート材であってもよいが、無機繊維からなるシート材であることが好ましい。このようにすれば、補強材自体及び多数個取り用補強材自体により高い剛性を付与することができる。ここで、無機繊維としては、ガラス繊維（ガラス織布やガラス不織布）、ポリアミド繊維、金属繊維、紙などが挙げられる。
続く接合工程では、前記多数個取り用基板と前記多数個取り用補強材とを位置決めした状態で、前記多数個取り用基板の前記基板主面に前記多数個取り用補強材を接合する。
前記多数個取り用補強材は多数個取り用基板の基板主面に接合されるが、接合の手法は特に限定されることはなく、多数個取り用補強材を形成している材料の性質、形状等に合った周知の手法を採用することができる。例えば、多数個取り用補強材の前記接触面を、前記基板主面に対して接着剤を介して接合することが好ましい。このようにすれば、多数個取り用基板に対して多数個取り用補強材を確実かつ容易に接合することができる。なお、接着剤としては、アクリル系接着剤、エポキシ系接着剤、シアノアクリレート系接着剤、ゴム系接着剤などが挙げられる。
また、前記多数個取り用基板は、前記基板形成領域が平面方向に沿って複数配置された基板形成部と、その基板形成部の周囲を取り囲むとともにアライメントマークを有する枠部とからなり、前記多数個取り用補強材の外形寸法が前記多数個取り用基板の外形寸法よりも小さく設定され、前記接合工程では、前記アライメントマークを基準として前記多数個取り用補強材の位置決めを行うことが好ましい。このようにすれば、多数個取り用基板と多数個取り用補強材とがより確実に位置決めされるため、樹脂配線基板に対する補強材の平面方向への位置ずれをより確実に防止できる。
続く基板分割工程では、前記多数個取り用基板及び前記多数個取り用補強材を、前記基板形成領域の外形線及び前記補強材形成領域の外形線に沿って設定された切断予定線に沿って切断することにより、前記樹脂配線基板の切断端面と前記補強材の切断端面とが揃った補強材付き配線基板を複数個得る。ここで、多数個取り用基板及び多数個取り用補強材を切断する方法としては、ダイシング装置などの切断装置を用いて多数個取り用基板及び多数個取り用補強材を切断する方法や、レーザ加工により多数個取り用基板及び多数個取り用補強材を切断する方法などが挙げられる。
なお、前記接合工程後であって前記基板分割工程前に、前記開口部の内側面を粗化する粗化工程を行うことが好ましい。このようにする場合、基板分割工程後に前記開口部内にアンダーフィル材を充填すれば、樹脂配線基板と、開口部内に露出する複数の主面側接続端子に接続されたチップ部品との隙間を、アンダーフィル材によって封止することができる。しかも、開口部の内側面を粗化するため、補強材とアンダーフィル材との密着強度が高くなる。このため、チップ部品を樹脂配線基板によって安定的に支持することができる。さらに、粗化工程では、多数個取り用基板の前記基板主面において前記開口部から露出する領域を粗化することがより好ましい。このようにする場合、基板分割工程後に前記開口部内にアンダーフィル材を充填すれば、補強材とアンダーフィル材との密着強度に加えて、樹脂配線基板とアンダーフィル材との密着強度が高くなる。このため、チップ部品を樹脂配線基板によってより安定的に支持することができる。
ここで、アンダーフィル材の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などが挙げられる。なお、前記樹脂配線基板（及び多数個取り用基板）、前記補強材（及び多数個取り用補強材）、前記アンダーフィル材が、実質的に同一組成の樹脂材料によって形成されていることが好ましい。このようにすれば、樹脂配線基板（及び多数個取り用基板）、補強材（及び多数個取り用補強材）、アンダーフィル材の間での密着強度が高くなる。また、樹脂配線基板（及び多数個取り用基板）、補強材（及び多数個取り用補強材）、アンダーフィル材の間での熱膨張係数差が小さくなるため、樹脂配線基板（及び多数個取り用基板）の反り等に起因する不具合が防止される。よって、製造される補強材付き配線基板の信頼性がよりいっそう向上する。
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
図１〜図３に示されるように、本実施形態の半導体パッケージ１０は、スティフナ付き配線基板１１（補強材付き配線基板）と、半導体集積回路素子であるＩＣチップ２１（チップ部品）とからなるＢＧＡ（ボールグリッドアレイ）である。なお、半導体パッケージ１０の形態は、ＢＧＡのみに限定されず、例えばＰＧＡ（ピングリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等であってもよい。ＩＣチップ２１は、縦１５．０ｍｍ×横１５．０ｍｍ×厚さ０．８ｍｍの矩形平板状であって、熱膨張係数が４．２ｐｐｍ／℃のシリコンからなる。
一方、スティフナ付き配線基板１１は、樹脂配線基板４０と、補強材である配線基板用スティフナ（以下「スティフナ」という）３１とを備えている。本実施形態の樹脂配線基板４０は、縦５０．０ｍｍ×横５０．０ｍｍ×厚さ０．４ｍｍの平面視略矩形状である。また、樹脂配線基板４０は、コア基板を有さず、エポキシ樹脂からなる４層の樹脂絶縁層４３，４４，４５，４６と銅からなる導体層５１とを交互に積層した構造を有する配線基板である。本実施形態において、樹脂絶縁層４３〜４６の熱膨張係数は約３０ｐｐｍ／℃となっており、導体層５１の熱膨張係数は約１７ｐｐｍ／℃となっている。そして、樹脂配線基板４０全体の熱膨張係数は約２０ｐｐｍ／℃となっている。なお、熱膨張係数は、０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。
図１，図３に示されるように、樹脂配線基板４０の基板主面４１上（第４層の樹脂絶縁層４６の表面上）には、端子パッド５２（主面側接続端子）がアレイ状に配置されている。さらに、端子パッド５２の表面上には、複数の主面側はんだバンプ５４が配設されている。各主面側はんだバンプ５４は、前記ＩＣチップ２１の面接続端子２２に電気的に接続されている。即ち、ＩＣチップ２１は、樹脂配線基板４０の基板主面４１側に搭載されている。なお、各端子パッド５２及び各主面側はんだバンプ５４が形成されている領域は、ＩＣチップ２１を搭載可能なＩＣチップ搭載領域２３である。
一方、樹脂配線基板４０の基板裏面４２上（第１層の樹脂絶縁層４３の下面上）には、ＢＧＡ用パッド５３（裏面側接続端子）がアレイ状に配設されている。また、各ＢＧＡ用パッド５３の表面上には、マザーボード（母基板）接続用の複数の裏面側はんだバンプ５５が配設されており、各裏面側はんだバンプ５５により、樹脂配線基板４０は図示しないマザーボード上に実装される。
図１，図３に示されるように、各樹脂絶縁層４３〜４６には、それぞれビア穴５６及びビア導体５７が設けられている。各ビア穴５６は、円錐台形状をなし、各樹脂絶縁層４３〜４６に対してＹＡＧレーザまたは炭酸ガスレーザを用いた穴あけ加工を施すことで形成される。各ビア導体５７は、基板裏面４２側（図１では下方向）に行くに従って拡径した導体であって、各導体層５１、前記端子パッド５２及びＢＧＡ用パッド５３を相互に電気的に接続している。
図１〜図３に示されるように、前記スティフナ３１は、縦５０．０ｍｍ×横５０．０ｍｍ×厚さ２．０ｍｍの平面視矩形枠状である。なお図３に示されるように、スティフナ３１は、樹脂材料（本実施形態ではエポキシ樹脂）中に無機繊維からなるシート材（本実施形態ではガラスクロス３７）を含有させた複合材料によって形成されている。また、スティフナ３１は、樹脂配線基板４０よりも厚く形成されているため、樹脂配線基板４０を構成する樹脂材料（本実施形態ではエポキシ樹脂）よりも高剛性となっている。具体的に言うと、スティフナ３１のヤング率は、樹脂配線基板４０のヤング率（約３０ＧＰａ）よりも大きい値となっており、約５０ＧＰａに設定されている。さらに、スティフナ３１の熱膨張係数は、樹脂配線基板４０の熱膨張係数（約２０ｐｐｍ／℃）よりも小さい値となっており、具体的には約１６ｐｐｍ／℃に設定されている。即ち本実施形態では、スティフナ３１の熱膨張係数と樹脂配線基板４０の熱膨張係数との差が４．０ｐｐｍ／℃程度となっている。
図１〜図３に示されるように、スティフナ３１は、接触面３２と、接触面３２の反対側に位置する非接触面３３とを有している。接触面３２は、基板主面４１の外周部（即ち、基板主面４１において前記ＩＣチップ搭載領域２３を除く領域）に面接触可能となっている。そして、非接触面３３全体には、銅箔３４が貼付されている。このようにすれば、スティフナ３１により高い剛性を付与することができる。また、スティフナ３１の開口部３５内に溜まっている熱を、銅箔３４を介して放出させることができる。なお本実施形態において、銅箔３４の熱膨張係数は約１７ｐｐｍ／℃となっている。また、銅箔３４は、前記導体層５１、前記端子パッド５２、前記ＢＧＡ用パッド５３及びビア導体５７に電気的に接続されておらず、いわばダミー導体層と言うべきものである。
また、スティフナ３１には、接触面３２の中央部及び非接触面３３の中央部にて開口する平面視で矩形状の開口部３５が貫通形成されている。開口部３５は、端子パッド５２及び前記主面側はんだバンプ５４を露出させるようになっている。具体的に言うと、開口部３５は、縦２０ｍｍ×横２０ｍｍで、四隅に半径１．５ｍｍのアールを有する断面略正方形状の孔である。
そして図１，図３に示されるように、スティフナ３１の接触面３２は、基板主面４１の外周部に対して接着剤３０を介して面接合（接合固定）される。なお、本実施形態の接着剤３０は、熱膨張係数が約２０ｐｐｍ／℃となるエポキシ系接着剤である。
また、開口部３５の内側面３６、及び、基板主面４１において開口部３５から露出する領域は、表面粗さＲａが０．４μｍ程度となるように粗化されている。そして、開口部３５内には、エポキシ樹脂からなるアンダーフィル材６１が充填形成されている。具体的に言うと、アンダーフィル材６１は、前記ＩＣチップ２１と前記樹脂配線基板４０との隙間や、ＩＣチップ２１とスティフナ３１との隙間に充填されている。即ち、樹脂配線基板４０、スティフナ３１及びアンダーフィル材６１は、実質的に同一組成の樹脂材料（エポキシ樹脂）によって形成されている。また本実施形態では、アンダーフィル材６１の熱膨張係数が約２５ｐｐｍ／℃となっている。
次に、スティフナ付き配線基板１１の製造方法について説明する。
基板準備工程では、図１３に示すような多数個取り用基板９１を作製し、あらかじめ準備しておく。多数個取り用基板９１は以下のように作製される。まず、図４に示されるように、ガラスエポキシ基板などの十分な強度を有する支持基板７０を準備する。次に、支持基板７０上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を貼り付けて下地樹脂絶縁層７１を形成することにより、支持基板７０及び下地樹脂絶縁層７１からなる基材６９を得る。そして、図５に示されるように、基材６９の片面（具体的には下地樹脂絶縁層７１の上面）に、積層金属シート体７２を配置する。ここで、下地樹脂絶縁層７１上に積層金属シート体７２を配置することにより、以降の製造工程で積層金属シート体７２が下地樹脂絶縁層７１から剥がれない程度の密着性が確保される。積層金属シート体７２は、２枚の銅箔７３，７４を剥離可能な状態で密着させてなる。具体的には、金属めっき（例えば、クロムめっき）を介して各銅箔７３，７４を積層することで積層金属シート体７２が形成されている。
その後、図６に示されるように、積層金属シート体７２上にシート状の絶縁樹脂基材７５を積層し、真空圧着熱プレス機（図示略）を用いて真空下にて加圧加熱することにより、絶縁樹脂基材７５を硬化させて第４層の樹脂絶縁層４６を形成する（積層工程）。そして、図７に示されるように、レーザ加工を施すことによって樹脂絶縁層４６の所定の位置にビア穴５６を形成し、次いで各ビア穴５６内のスミアを除去するデスミア処理を行う。その後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴５６内にビア導体５７を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことで、樹脂絶縁層４６上に導体層５１をパターン形成する（図８参照）。
また、第１層〜第３層の樹脂絶縁層４３〜４５及び導体層５１についても、上述した第４層の樹脂絶縁層４６及び導体層５１と同様の手法によって形成し、樹脂絶縁層４６上に積層していく。以上の製造工程によって、支持基板７０上に積層金属シート体７２、樹脂絶縁層４３〜４６及び導体層５１を積層した積層体８０を形成する（図９参照）。なお図９に示されるように、積層体８０において積層金属シート体７２上に位置する領域が、多数個取り用基板９１となるべき配線積層部８１となる。
次に、積層体８０から基材６９を除去し、銅箔７３を露出させる（基材除去工程）。具体的に言うと、積層金属シート体７２における２枚の銅箔７３，７４の界面にて剥離して、配線積層部８１（多数個取り用基板９１）を支持基板７０から分離する（図１０参照）。なお図１３に示されるように、多数個取り用基板９１には、基板形成部９３と、基板形成部９３の周囲を取り囲む枠部９４とからなっている。基板形成部９３には、樹脂配線基板４０となるべき正方形状の基板形成領域９２が平面方向に沿って複数（本実施形態では５個）配置されている。また、枠部９４の四隅には、円形状のガイド孔９５が設けられている。
そして図１１に示されるように、配線積層部８１（樹脂絶縁層４６）の下面上にある銅箔７３に対してエッチングによるパターニングを行うことにより、最表層の樹脂絶縁層４６における基板形成領域９２に端子パッド５２を形成する（接続端子形成工程）。また、銅箔７３に対してパターニングを行うことにより、枠部９４の四隅であってガイド孔９５の近傍に円形状のアライメントマーク９６（図１３参照）をそれぞれ形成する。
続くはんだバンプ形成工程では、最表層の樹脂絶縁層４６上に形成された複数の端子パッド５２上に、ＩＣチップ接続用の主面側はんだバンプ５４を形成する（図１２参照）。具体的には、図示しないはんだボール搭載装置を用いて各端子パッド５２上にはんだボールを配置した後、はんだボールを所定の温度に加熱してリフローすることにより、各端子パッド５２上に主面側はんだバンプ５４を形成する。同様に、樹脂絶縁層４３上に形成された複数のＢＧＡ用パッド５３上に、裏面側はんだバンプ５５を形成する。
スティフナ準備工程（補強材準備工程）では、板状の多数個取り用スティフナ１１１（多数個取り用補強材）を作製し、あらかじめ準備しておく。なお図１４，図１５に示されるように、多数個取り用スティフナ１１１は、接触面３２及び非接触面３３を有し、スティフナ３１となるべき正方形状のスティフナ形成領域１１２（補強材形成領域）が平面方向に沿って複数（本実施形態では５個）配置されている。また、多数個取り用スティフナ１１１には、複数（本実施形態では５個）の開口部３５があらかじめ設けられている。なお開口部３５は、スティフナ３１に対して座繰りカッター、メカニカルドリル、パンチング装置、ＹＡＧレーザ、炭酸ガスレーザ等を用いて孔あけ加工を行うことにより、所定位置にあらかじめ形成される。
続く接合工程では、多数個取り用基板９１と多数個取り用スティフナ１１１とを位置決めした状態で、多数個取り用基板９１の基板主面４１に多数個取り用スティフナ１１１を接合する。詳述すると、まず、多数個取り用基板９１を図示しない支持部材によって支持する。このとき、支持部材から突出するガイドピン（図示略）をガイド孔９５に挿通させることにより、多数個取り用基板９１が支持部材上に位置決めされる。また、制御装置（図示略）は、枠部９４の四隅に形成されたアライメントマーク９６をＣＣＤカメラ（図示略）で撮影する制御を行い、撮影したアライメントマーク９６の位置に基づいて、基板主面４１に接合する多数個取り用スティフナ１１１の位置を検出する。次に、多数個取り用スティフナ１１１の接触面３２に接着剤３０を塗布し、検出された多数個取り用スティフナ１１１の位置に基づいて、基板主面４１上に多数個取り用スティフナ１１１を配置し、接触面３２を基板主面４１に接触させる。この状態で、例えば１５０℃程度で加熱処理（キュア）を行って接着剤３０を固化させれば、加熱処理後に接着剤３０が室温まで冷却されるとともに、多数個取り用スティフナ１１１が基板主面４１に対して接着剤３０を介して接合固定される（図１４参照）。なお図１５に示されるように、多数個取り用スティフナ１１１の外形寸法は、多数個取り用基板９１の外形寸法よりも小さく設定されており、ガイド孔９５及びアライメントマーク９６が視認可能な大きさに設定されている。しかし、多数個取り用スティフナ１１１の外形寸法は、本実施形態のものに限定される訳ではなく、例えば多数個取り用基板９１の外形寸法よりも大きく設定されていてもよいし、多数個取り用基板９１の外形寸法と等しく設定されていてもよい。
続く粗化工程では、スティフナ３１の開口部３５の内側面３６と、基板主面４１において開口部３５から露出する領域とを同時に粗化する。具体的に言うと、本実施形態では、従来公知の粗化液を塗布することにより、内側面３６や、基板主面４１において開口部３５から露出する領域を粗化する。なお、粗化液としては、銅やはんだを侵さないものを用いることが好ましい。また、粗化液を塗布する代わりに、サンドブラストによって粗化を行ってもよい。その結果、粗化工程後の表面粗さＲａが０．４μｍ程度となる。
続く基板分割工程では、従来周知の切断装置などを用いて、基板形成部９３から枠部９４を切断除去する。それとともに、多数個取り用基板９１及び多数個取り用スティフナ１１１を、基板形成領域９２の外形線１２０（図１３参照）及びスティフナ形成領域１１２の外形線１２１（図１５参照）に沿って設定された切断予定線１２２に沿って切断する。これにより、樹脂配線基板４０の切断端面とスティフナ３１の切断端面とが揃ったスティフナ付き配線基板１１を複数個得ることができる（図１参照）。なお、各基板形成領域９２同士（各スティフナ形成領域１１２同士）を互いに分割するための切断予定線１２２は、隣接する基板形成領域９２の外形線１２０同士（隣接するスティフナ形成領域１１２の外形線１２１同士）の間に設定されている。また、前記基板形成部９３から枠部９４を分離するための切断予定線１２２は、基板形成部９３と枠部９４との境界部分に設定されている。
その後、樹脂配線基板４０のＩＣチップ搭載領域２３にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、樹脂配線基板４０側の主面側はんだバンプ５４とを位置合わせするようにする。そして、加熱して各主面側はんだバンプ５４をリフローすることにより、面接続端子２２と主面側はんだバンプ５４とが接合され、樹脂配線基板４０にＩＣチップ２１が搭載される。この後、開口部３５内にアンダーフィル材６１となる熱硬化性樹脂を充填しかつ熱硬化させる。
従って、本実施形態によれば以下の効果を得ることができる。
（１）本実施形態のスティフナ付き配線基板１１の製造方法によれば、多数個取り用基板９１及び多数個取り用スティフナ１１１を分割することによって、スティフナ付き配線基板１１を同時に複数個得ている。このため、スティフナ３１を個々の樹脂配線基板４０に１個ずつ接合していく従来の方法に比べて、複数個のスティフナ付き配線基板１１を効率良く製造することができる。
しかも、基板分割工程において、樹脂配線基板４０の切断端面とスティフナ３１の切断端面とが揃ったスティフナ付き配線基板１１を得ている。このため、基板分割工程前の接合工程において多数個取り用基板９１と多数個取り用スティフナ１１１とを位置決めしておけば、樹脂配線基板４０に対するスティフナ３１の平面方向への位置ずれを防止することができる。ゆえに、スティフナ付き配線基板１１が不良品になりにくくなるため、スティフナ付き配線基板１１の歩留まりを向上させることができる。
（２）本実施形態では、多数個取り用スティフナ１１１がエポキシ樹脂によって形成されている。このため、多数個取り用スティフナ１１１をエポキシ樹脂よりも硬い材料（例えば金属材料）で形成する場合に比べて、基板分割工程において多数個取り用スティフナ１１１及び多数個取り用基板９１を切断することが容易になる。しかも、スティフナ３１にガラスクロス３７が含有されているため、スティフナ３１が金属材料よりも強度が低いエポキシ樹脂によって形成されているとしても、スティフナ３１の強度向上を図ることができる。ゆえに、樹脂配線基板４０に対するスティフナ３１の接合により、スティフナ付き配線基板１１の剛性が高くなるため、スティフナ付き配線基板１１のハンドリング性が向上する。
（３）本実施形態では、従来技術に記載のモールド成形によってスティフナ付き配線基板を得るのではなく、多数個取り用基板９１に板状の多数個取り用スティフナ１１１を接合した後に分割することによりスティフナ付き配線基板１１を得ている。その結果、スティフナ３１の厚さが均一となるため、スティフナ付き配線基板１１の寸法精度が向上する。また本実施形態では、モールド成形のように金型を用いなくても済むため、金型が樹脂配線基板を押圧することに起因する問題点（例えば、基板主面に圧痕ができたり、樹脂配線基板内の導体が破損したりするなど）を解消できる。ゆえに、スティフナ付き配線基板１１が不良品になりにくくなるため、スティフナ付き配線基板１１の歩留まりが向上する。さらに本実施形態では、上記の金型が不要になるため、スティフナ付き配線基板１１の製造コストを低減することができる。
なお、本実施形態は以下のように変更してもよい。
・図１６に示されるように、基板主面４１においてスティフナ３１の接触面３２が接触する領域に金属層１３１を形成したスティフナ付き配線基板１３２としてもよい。このようにすれば、スティフナ３１と樹脂配線基板４０との密着強度が高くなるため、スティフナ付き配線基板１３２の信頼性が向上する。なお、金属層１３１は、接続端子形成工程において銅箔７３に対するパターニングを行うことによって形成される。
・上記実施形態のスティフナ３１は、エポキシ樹脂中にガラスクロス３７を含有させた複合材料によって形成されていた。しかし、エポキシ樹脂中にガラスクロスを含有させてなる基材の片面に銅箔が貼付された銅張積層板を、スティフナとして用いてもよい。
・上記実施形態のスティフナ３１には、非接触面３３のみに銅箔３４が貼付されていたが、接触面３２のみに銅箔３４が貼付されていてもよいし、接触面３２及び非接触面３３の両方に銅箔３４が貼付されていてもよい。また、銅箔３４は、スティフナ３１内に設けられていてもよい。
・上記実施形態では、銅箔７３に対してエッチングによるパターニングを行うことによって端子パッド５２を形成していた（図１１参照）。しかし、基材除去工程後に銅箔７３をエッチングによって完全に除去する金属箔除去工程を行い、金属箔除去工程後に従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことで、別途端子パッド５２を形成するようにしてもよい。
・上記実施形態では、粗化工程において、スティフナ３１の開口部３５の内側面３６と、基板主面４１において開口部３５から露出する領域とを同時に粗化していた。しかし、内側面３６の粗化と、基板主面４１において開口部３５から露出する領域の粗化とを、別々のタイミングで行ってもよい。例えば、接続端子形成工程後であってはんだバンプ形成工程前に、基板主面４１において開口部３５から露出する領域を粗化する基板主面粗化工程を行い、スティフナ準備工程であって接合工程前に、内側面３６を粗化する内側面粗化工程を行ってもよい。なお、基板主面粗化工程では、基板主面４１において開口部３５から露出する領域に加えて、基板主面４１においてスティフナ３１が接合される領域を粗化してもよい。
・上記実施形態の接着剤３０はエポキシ系接着剤であったが、樹脂絶縁層４３〜４６を構成するエポキシ樹脂を接着剤として用いてもよい。
・上記実施形態において、樹脂配線基板４０における基板主面４１上や基板裏面４２上には、ＩＣチップ２１のほかに電子部品が実装されていてもよい。電子部品としては、例えば、裏面または側面に複数の端子を有する部品（例えばトランジスタ、ダイオード、抵抗、チップコンデンサ、コイルなど）などがある。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
（１）基板主面及び基板裏面を有するとともに樹脂絶縁層及び導体層を積層した構造を有し、チップ部品を接続可能な複数の主面側接続端子が前記基板主面上に配設された樹脂配線基板と、前記基板主面に接合され、前記複数の主面側接続端子を露出させる開口部が貫通形成された補強材とを備える補強材付き配線基板の製造方法であって、前記樹脂配線基板となるべき基板形成領域が平面方向に沿って複数配置された多数個取り用基板を準備する基板準備工程と、前記基板主面に接触する接触面と、前記接触面の反対側に位置する非接触面とを有し、前記補強材となるべき補強材形成領域が平面方向に沿って複数配置され、複数の前記開口部があらかじめ設けられた板状の多数個取り用補強材を準備する補強材準備工程と、前記多数個取り用基板と前記多数個取り用補強材とを位置決めした状態で、前記多数個取り用補強材の前記接触面を、前記多数個取り用基板の前記基板主面に対して接着剤を介して接合する接合工程と、前記多数個取り用基板及び前記多数個取り用補強材を、前記基板形成領域の外形線及び前記補強材形成領域の外形線に沿って設定された切断予定線に沿って切断することにより、前記樹脂配線基板の切断端面と前記補強材の切断端面とが揃った補強材付き配線基板を複数個得る基板分割工程とを含み、前記基板準備工程は、片面に金属箔を有する基材上に前記樹脂絶縁層及び前記導体層を積層する積層工程と、前記積層工程後、前記基材を除去して前記金属箔を露出させる基材除去工程と、前記基材除去工程後、前記金属箔に対するパターニングを行うことにより、最表層の前記樹脂絶縁層上における前記基板形成領域に前記主面側接続端子を形成するとともに、前記基板主面において前記接触面が接触する領域に金属層を形成する接続端子形成工程と、前記接続端子形成工程後、最表層の前記樹脂絶縁層上に形成された前記主面側接続端子上に主面側はんだバンプを形成するはんだバンプ形成工程とを含むことを特徴とする補強材付き配線基板の製造方法。
（２）基板主面及び基板裏面を有するとともに樹脂絶縁層及び導体層を積層した構造を有し、チップ部品を接続可能な複数の主面側接続端子が前記基板主面上に配設された樹脂配線基板と、前記基板主面に接合され、前記複数の主面側接続端子を露出させる開口部が貫通形成された補強材とを備える補強材付き配線基板の製造方法であって、前記樹脂配線基板となるべき基板形成領域が平面方向に沿って複数配置された多数個取り用基板を準備する基板準備工程と、前記補強材となるべき補強材形成領域が平面方向に沿って複数配置され、複数の前記開口部があらかじめ設けられた板状の多数個取り用補強材を準備する補強材準備工程と、前記多数個取り用基板と前記多数個取り用補強材とを位置決めした状態で、前記多数個取り用基板の前記基板主面に前記多数個取り用補強材を接合する接合工程と、前記多数個取り用基板及び前記多数個取り用補強材を、前記基板形成領域の外形線及び前記補強材形成領域の外形線に沿って設定された切断予定線に沿って切断することにより、前記樹脂配線基板の切断端面と前記補強材の切断端面とが揃った補強材付き配線基板を複数個得る基板分割工程とを含み、前記接合工程後であって前記基板分割工程前に、前記開口部の内側面を粗化する粗化工程を行い、前記粗化工程後における前記開口部の内側面の表面粗さＲａが０．３μｍ以上０．８μｍ以下であることを特徴とする補強材付き配線基板の製造方法。
（３）基板主面及び基板裏面を有するとともに樹脂絶縁層及び導体層を積層した構造を有し、チップ部品を接続可能な複数の主面側接続端子が前記基板主面上に配設された樹脂配線基板と、前記基板主面に接合され、前記複数の主面側接続端子を露出させる開口部が貫通形成された補強材とを備える補強材付き配線基板の製造方法であって、前記樹脂配線基板となるべき基板形成領域が平面方向に沿って複数配置された多数個取り用基板を準備する基板準備工程と、前記補強材となるべき補強材形成領域が平面方向に沿って複数配置され、複数の前記開口部があらかじめ設けられた板状の多数個取り用補強材を準備する補強材準備工程と、前記多数個取り用基板と前記多数個取り用補強材とを位置決めした状態で、前記多数個取り用基板の前記基板主面に前記多数個取り用補強材を接合する接合工程と、前記多数個取り用基板及び前記多数個取り用補強材を、前記基板形成領域の外形線及び前記補強材形成領域の外形線に沿って設定された切断予定線に沿って切断することにより、前記樹脂配線基板の切断端面と前記補強材の切断端面とが揃った補強材付き配線基板を複数個得る基板分割工程とを含み、前記接合工程後であって前記基板分割工程前に、前記開口部の内側面を粗化する粗化工程を行い、前記粗化工程では、前記開口部の内側面に加えて、前記基板主面において前記開口部から露出する領域を同時に粗化することを特徴とする補強材付き配線基板の製造方法。
本実施形態における半導体パッケージの概略構成を示す概略断面図。 半導体パッケージを示す概略平面図。 スティフナ付き配線基板を示す要部断面図。 スティフナ付き配線基板の製造方法を示す説明図。 スティフナ付き配線基板の製造方法を示す説明図。 スティフナ付き配線基板の製造方法を示す説明図。 スティフナ付き配線基板の製造方法を示す説明図。 スティフナ付き配線基板の製造方法を示す説明図。 スティフナ付き配線基板の製造方法を示す説明図。 スティフナ付き配線基板の製造方法を示す説明図。 スティフナ付き配線基板の製造方法を示す説明図。 スティフナ付き配線基板の製造方法を示す説明図。 多数個取り用基板を示す概略平面図。 スティフナ付き配線基板の製造方法を示す説明図。 多数個取り用基板に多数個取り用スティフナを接合した構造を示す概略平面図。 他の実施形態におけるスティフナ付き配線基板を示す要部断面図。 従来技術における半導体パッケージを示す概略斜視図。 同じく、半導体パッケージを示す概略断面図。
符号の説明
１１，１３２…補強材付き配線基板としてのスティフナ付き配線基板
２１…チップ部品としてのＩＣチップ
３１…補強材としてのスティフナ
３２…接触面
３３…非接触面
３５…開口部
３６…開口部の内側面
４０…樹脂配線基板
４１…基板主面
４２…基板裏面
４３，４４，４５，４６…樹脂絶縁層
５１…導体層
５２…主面側接続端子としての端子パッド
５３…裏面側接続端子としてのＢＧＡ用パッド
５４…主面側はんだバンプ
５６…ビアとしてのビア穴
５７…ビアとしてのビア導体
６９…基材
７３，７４…金属箔としての銅箔
９１…多数個取り用基板
９２…基板形成領域
９３…基板形成部
９４…枠部
９６…アライメントマーク
１１１…多数個取り用補強材としての多数個取り用スティフナ
１１２…補強材形成領域としてのスティフナ形成領域
１２０…基板形成領域の外形線
１２１…補強材形成領域の外形線
１２２…切断予定線
１３１…金属層

Claims (8)

  1. 基板主面及び基板裏面を有するとともに樹脂絶縁層及び導体層を積層した構造を有し、チップ部品を接続可能な複数の主面側接続端子が前記基板主面上に配設された樹脂配線基板と、
    前記基板主面に接合され、前記複数の主面側接続端子を露出させる開口部が貫通形成された補強材と
    を備える補強材付き配線基板の製造方法であって、
    前記樹脂配線基板となるべき基板形成領域が平面方向に沿って複数配置された多数個取り用基板を準備する基板準備工程と、
    前記補強材となるべき補強材形成領域が平面方向に沿って複数配置され、複数の前記開口部があらかじめ設けられた板状の多数個取り用補強材を準備する補強材準備工程と、
    前記多数個取り用基板と前記多数個取り用補強材とを位置決めした状態で、前記多数個取り用基板の前記基板主面に前記多数個取り用補強材を接合する接合工程と、
    前記多数個取り用基板及び前記多数個取り用補強材を、前記基板形成領域の外形線及び前記補強材形成領域の外形線に沿って切断して分割することにより、前記樹脂配線基板の切断端面と前記補強材の切断端面とが揃った補強材付き配線基板を同時に複数個得る基板分割工程と
    を含むことを特徴とする補強材付き配線基板の製造方法。
  2. 前記基板準備工程は、
    片面に金属箔を有する基材上に前記樹脂絶縁層及び前記導体層を積層する積層工程と、
    前記積層工程後、前記基材を除去して前記金属箔を露出させる基材除去工程と、
    前記基材除去工程後、前記金属箔に対するパターニングを行うことにより、最表層の前記樹脂絶縁層上における前記基板形成領域に前記主面側接続端子を形成する接続端子形成工程と、
    前記接続端子形成工程後、最表層の前記樹脂絶縁層上に形成された前記主面側接続端子上に主面側はんだバンプを形成するはんだバンプ形成工程と
    を含むことを特徴とする請求項１に記載の補強材付き配線基板の製造方法。
  3. 前記多数個取り用補強材は、前記基板主面に接触する接触面と、前記接触面の反対側に位置する非接触面とを有し、
    前記接続端子形成工程では、前記金属箔に対するパターニングを行うことにより、前記基板主面において前記接触面が接触する領域に金属層を形成する
    ことを特徴とする請求項２に記載の補強材付き配線基板の製造方法。
  4. 前記基板準備工程は、
    片面に金属箔を有する基材上に前記樹脂絶縁層及び前記導体層を積層する積層工程と、
    前記積層工程後、前記基材を除去して前記金属箔を露出させる基材除去工程と、
    前記基材除去工程後、前記金属箔を除去する金属箔除去工程と、
    前記金属箔除去工程後、最表層の前記樹脂絶縁層上に形成された前記主面側接続端子上に主面側はんだバンプを形成するはんだバンプ形成工程と
    を含むことを特徴とする請求項１に記載の補強材付き配線基板の製造方法。
  5. 前記多数個取り用基板は、前記基板形成領域が平面方向に沿って複数配置された基板形成部と、その基板形成部の周囲を取り囲むとともにアライメントマークを有する枠部とからなり、
    前記多数個取り用補強材の外形寸法が前記多数個取り用基板の外形寸法よりも小さく設定され、
    前記接合工程では、前記アライメントマークを基準として前記多数個取り用補強材の位置決めを行う
    ことを特徴とする請求項１乃至４のいずれか１項に記載の補強材付き配線基板の製造方法。
  6. 前記接合工程後であって前記基板分割工程前に、前記開口部の内側面を粗化する粗化工程を行うことを特徴とする請求項１乃至５のいずれか１項に記載の補強材付き配線基板の製造方法。
  7. 前記樹脂配線基板は、前記樹脂絶縁層に設けられたビアが前記基板主面側または前記基板裏面側に行くに従って拡径している、コア基板を有しない配線基板であることを特徴とする請求項１乃至６のいずれか１項に記載の補強材付き配線基板の製造方法。
  8. 前記基板裏面上に母基板接続用の裏面側接続端子が配設され、前記樹脂絶縁層に設けられたビアが前記基板裏面側に行くに従って拡径していることを特徴とする請求項１乃至７のいずれか１項に記載の補強材付き配線基板の製造方法。
JP2008249549A 2008-09-29 2008-09-29 補強材付き配線基板の製造方法 Expired - Fee Related JP5260215B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008249549A JP5260215B2 (ja) 2008-09-29 2008-09-29 補強材付き配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008249549A JP5260215B2 (ja) 2008-09-29 2008-09-29 補強材付き配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010080808A JP2010080808A (ja) 2010-04-08
JP5260215B2 true JP5260215B2 (ja) 2013-08-14

Family

ID=42210880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008249549A Expired - Fee Related JP5260215B2 (ja) 2008-09-29 2008-09-29 補強材付き配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5260215B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5513983B2 (ja) * 2010-05-20 2014-06-04 パナソニック株式会社 集合基板
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP6197420B2 (ja) * 2013-07-11 2017-09-20 凸版印刷株式会社 配線基板
JP2015222741A (ja) * 2014-05-22 2015-12-10 京セラサーキットソリューションズ株式会社 多数個取り配線基板およびその製造方法
JP7173728B2 (ja) * 2017-10-26 2022-11-16 日東電工株式会社 撮像素子実装基板
JP2022002260A (ja) * 2020-06-22 2022-01-06 株式会社村田製作所 表面実装型受動部品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274537A (ja) * 2000-03-28 2001-10-05 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2001319991A (ja) * 2000-05-09 2001-11-16 Ngk Spark Plug Co Ltd 連結セラミック配線基板
JP4194408B2 (ja) * 2003-04-03 2008-12-10 日本特殊陶業株式会社 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
JP4361325B2 (ja) * 2003-07-31 2009-11-11 ソニー株式会社 実装基板の製造方法、電子部品の実装方法、実装済基板の検査方法、実装済基板の分割方法、補強用基板および積層基板
JP4342366B2 (ja) * 2004-04-09 2009-10-14 日本特殊陶業株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
JP2010080808A (ja) 2010-04-08

Similar Documents

Publication Publication Date Title
JP5284235B2 (ja) 半導体パッケージ
JP5289996B2 (ja) 補強材付き配線基板
JP5306789B2 (ja) 多層配線基板及びその製造方法
JP5356876B2 (ja) 多層配線基板及びその製造方法
JP5290017B2 (ja) 多層配線基板及びその製造方法
JP5079059B2 (ja) 多層配線基板
TWI414221B (zh) 多層配線基板及其製造方法
JP5179920B2 (ja) 多層配線基板
KR101580343B1 (ko) 다층 배선기판의 제조방법
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2008218450A (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5260215B2 (ja) 補強材付き配線基板の製造方法
JP5129783B2 (ja) 補強材付き配線基板及びその製造方法
JP5306879B2 (ja) 補強材付き配線基板
JP5340622B2 (ja) 多層配線基板
JP5350829B2 (ja) 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板
JP5330286B2 (ja) 補強材付き配線基板の製造方法
JP5356883B2 (ja) 補強材付き配線基板の製造方法
JP5449413B2 (ja) 多層配線基板
KR101077358B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
TWI507109B (zh) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board
JP2009064879A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees