Nothing Special   »   [go: up one dir, main page]

KR100988971B1 - 일표면 상에 노출된 소자를 포함하는 전자 모듈 및 그 제조방법 - Google Patents

일표면 상에 노출된 소자를 포함하는 전자 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR100988971B1
KR100988971B1 KR1020057006075A KR20057006075A KR100988971B1 KR 100988971 B1 KR100988971 B1 KR 100988971B1 KR 1020057006075 A KR1020057006075 A KR 1020057006075A KR 20057006075 A KR20057006075 A KR 20057006075A KR 100988971 B1 KR100988971 B1 KR 100988971B1
Authority
KR
South Korea
Prior art keywords
window
insulating sheet
electronic module
module
electronic
Prior art date
Application number
KR1020057006075A
Other languages
English (en)
Other versions
KR20050067173A (ko
Inventor
프란코이스 드로즈
Original Assignee
나그라아이디 에스.에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32075147&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100988971(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 나그라아이디 에스.에이. filed Critical 나그라아이디 에스.에이.
Publication of KR20050067173A publication Critical patent/KR20050067173A/ko
Application granted granted Critical
Publication of KR100988971B1 publication Critical patent/KR100988971B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • B32B37/0023—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality around holes, apertures or channels present in at least one layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/34—Inserts
    • B32B2305/342—Chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2425/00—Cards, e.g. identity cards, credit cards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2519/00—Labels, badges
    • B32B2519/02—RFID tags
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B32B37/182—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only one or more of the layers being plastic
    • B32B37/185—Laminating sheets, panels or inserts between two discrete plastic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Credit Cards Or The Like (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Casings For Electric Apparatus (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Details Of Resistors (AREA)
  • Structure Of Transmissions (AREA)
  • Battery Mounting, Suspending (AREA)

Abstract

본 발명은 전자 모듈 제조 방법 및 두 개의 절연 시트(2, 9) 및 전자 소자(3)를 갖는 조립체를 포함하는 이 방법에 따라서 제조된 모듈에 관한 것이다. 모듈의 면들 중 한 면을 구성하는 하나의 제 1 절연 시트(2)는 전자 소자(3)를 하우징하는 적어도 하나의 윈도우(4)를 포함하고, 상기 소자(3)의 한 면은 상기 제 1 시트(2)의 표면과 동일 수평면을 가지며 모듈의 외면 상에 나타난다. 제 2 절연 시트는 모듈의 다른 표면을 구성한다. 모듈은 적어도 소자(3)의 윈도우의 주변을 덮는 영역 상에서 연장되고 제 1 시트(2)와 제 2 시트(9) 사이에 포함되는 영역 내에 위치하는 접착 필름(5)을 포함한다.
모듈은 또한 두 개의 절연 시트(2, 9) 사이에 위치하고 소자(3)의 내면 상에 위치하는 도전 접속 패드(13) 상에서 소자(3)에 접속되는 적어도 하나의 전자 회로(6)를 포함할 수 있다.
본 발명의 목적은 소자(3)의 근방에 모듈의 외부면 상에 불필요한 잔여물의 발생을 회피하는 것이다. 이들 잔여물은 윈도우(4) 및/또는 윈도우에 수용되는 소자(3)를 통한 충진 재료(8)의 침투로부터 발생한다.

Description

일표면 상에 노출된 소자를 포함하는 전자 모듈 및 그 제조 방법{ELECTRONIC MODULE COMPRISING AN ELEMENT EXPOSED ON ONE SURFACE AND METHOD FOR MAKING SAME}
본 발명은 면 상에서 볼 수 있는 소자를 포함하는 전자 모듈 및 그러한 모듈의 제조 방법의 분야에 관한 것이다. 모듈은 소자가 삽입되는 적어도 하나의 윈도우를 갖는 라미네이트된 절연층을 적층함으로써 얻어진 조립체로서 이해된다. 소자의 가시면(visible face)은 모듈 면의 외부 표면과 수평면을 이룬다.
가시 소자(visible element)는 여기서 영상 화면(visual display), 지문 감지기, 멤브레인 스위치(membrane switch), 접촉 모듈, 태양 전지(solar cell), 버저(buzzer) 또는 기타 유사 소자와 같은 고정된 전자 부품 또는 배터리와 같은 착탈식 부품으로서 정의된다. 이 소자는 모듈 면을 구성하는 두 절연 재료층 사이에 위치한 전자 회로에 접속될 수 있다.
모듈 내부에 위치한 전자 회로는 모듈 기능을 규정하는 역할을 하는 하나(예컨대, 안테나) 또는 서로 접속된 여러 개의 부품으로 형성된다. 예를 들면, 접촉부가 없는 결재 카드 형태의 모듈에서, 이 회로는 안테나에 접속된 칩에 의해 형성된다. 또한, 이용가능한 금액 또는 결재액과 같은 칩에 포함된 데이터를 볼 수 있 게 하는 카드의 면들 중 하나에서 볼 수 있는 디스플레이에 접속될 수 있다.
이러한 유형의 모듈은 절연 재료로 형성된 제 1 시트 상에 전자 회로를 배치하여 이루어지며, 윈도우를 포함하여 그 내부에 전자 부품을 하우징한다. 그 다음에 전자 회로가 전자 부품에 접속되고, 제 1 시트 상에 적층될 제 2 절연 시트를 라미네이팅 하기 전에 일반적으로 수지로 코팅된다. 이런 방식으로 제조된 모듈은 두 개의 절연 시트로 이루어진 샌드위치 형상이며 이들 시트 사이에 바인더로 코팅된 전자 회로가 배치된다. 윈도우 내에 하우징된 전자 부품의 한 면은 모듈의 외부면 중 하나에 나타난다.
예를 들면, FR 2760113은 접촉부에 의해 또는 접촉부 없이 기능할 수 있는 결합 카드(combined card)의 제조 방법을 개시한다. 접촉부를 유지하는 소자가, 기판으로부터 커팅되었으며 바닥이 기판이 놓여있는 접착 시트로 형성되는 바닥을 갖는 윈도우에 의해 형성된 공동 내에 위치한다. 안테나를 소자의 도전성 영역에 접속하고, 그 다음에 절연 보호막의 도포 전에 조립체를 바인더로 덮는다. 카드의 제 1 면 상의 접착 시트를 제조 공정의 마지막에 제거하여 카드 표면상에 접촉부를 형성한다.
이 방법에 따르면, 최종 생산 제어 동안에 많은 제조된 모듈이 전자 부품이 위치하는 윈도우 가까이에 수지를 채워넣고 남은 잔여물을 포함하기 때문에, 이들은 폐기된다. 사실, 예를 들어 윈도우의 아웃라인이 부품의 아웃라인보다 더 큰 경우, 수지가 윈도우와 그 부품 사이의 빈 공간을 채우며, 따라서 수지가 모듈의 외부 면 위로 흘러나올 수 있다. 다른 경우에, 부품의 구조가 홈을 포함하고, 삼 투압 효과에 의해 그 홈에 수지가 침투하여 모듈의 표면을 오염시킬 수 있다. 이러한 유형의 모듈은 폐기되거나 또는 묻은 잔여물을 제거하기 위해 추가의 세정 작용을 필요로 한다.
접촉 소자가 자립 부품(autonomous component)을 구성하는 경우, 즉 안테나 또는 다른 부품에 접속되지 않는 경우, 적어도 부품의 두께와 같은 두께를 갖는 기판 내에 형성된 윈도우의 프로파일드 프레임(profiled frame) 내에 압착될 수 있다. JP 03114788 문서에는 카드 면 중 한 면의 표면 상에 소자를 수용하는 방법으로 프로파일드 윈도우를 포함하는 카드의 기판 내에 접촉 소자를 삽입하는 방법이 개시되어 있다. 소자는 소자의 뒷면에 새겨진 양각을 구비하는 절연 시트에 의해 접촉부의 반대 면의 윈도우 내에 수용된다.
다른 문서 EP 1085459 에는 기판의 제 1 부분 내에 형성된 프로파일드 프레임에 접촉 소자가 삽입되는 접촉 메모리 카드 제조 방법이 개시되어 있다. 제 1 기판에 부착된 제 2 평면 기판이 접촉 소자를 지지하는 역할을 하는 프레임의 아웃라인에 의해 구획된 공동의 바닥을 구성한다. 접촉 소자는 접촉부가 제 1 기판면의 표면과 수평면을 이루도록 공동 내에 삽입된다.
US2002/0050527 문서에는 압력 감지 접착 층에 의해 면 중의 하나가 코팅된 강화 필름 및 윈도우를 포함하는 프레임을 형성하는 절연 시트로 구성된 집적 회로 캐리어가 개시되어 있다. 이 필름은 윈도우를 덮음으로써 프레임을 형성하는 시트의 후면상의 접착층에 의해 접착된다. 기판 및 기판에 장착된 집적 회로를 포함하는 집적 회로 모듈이 프레임의 윈도우에 배치되고 필름의 접착층에 접착된다. 일실시예에 따르면, 홈은 프레임을 형성하는 시트의 에지 부분에 윈도우를 링크하여 프레임이 캐리어로부터 집적 회로 모듈을 제거하는 것을 용이하게 하도록 다수의 세그먼트로 분할될 수도 있다.
US 5,026,452 문서에는 집적 회로 모듈을 통합하는 집적 회로 카드를 생산하는 방법이 개시되어 있다. 이 방법은
- 집적 회로 모듈을 수신하려는 윈도우를 포함하는 적어도 제 1 절연 시트 및 윈도우가 없는 적어도 제 2 절연 시트를 준비하는 단계,
- 상기 윈도우를 덮음으로써 상기 윈도우 중 하나보다 큰 표면을 갖는 접착 시트를 제 절연 시트에 적층하는 단계,
- 제1 절연 시트를 완전히 덮기 위해 제 2 절연 시트를 접착 시트상에 적층하는 단계,
- 제1 절연 시트의 윈도우 내로 집적 회로 모듈을 삽입하는 단계,
- 모듈과 모든 적층된 시트를 고온 가압하는 단계,
- 카드를 형성하기 위해 이전에 얻어진 조립체를 완성하기 위해 윈도우가 없는 적어도 하나의 표면 보호 시트를 인가하는 단계를 포함한다.
일 실시예에 따르면, 윈도우를 포함하는 다수의 절연 시트는 집적 회로 모듈을 수용하기 위한 공동을 형성하도록 각 시트의 윈도우에 정렬함으로써 적층될 수 있다. 접착 시트는 접착 시트 상에 윈도우가 없는 제2 절연시트를 조립 및 가압하기 전에 절연 시트에 의해 형성된 적층체의 마지막 시트 상에 배치된다.
본 발명의 목적은 제품의 불량률을 감소시키기 위해 전술한 단점을 완화시키는 것이다. 다른 목적은 장치의 품질에 악영향을 미치지 않고 공정 속도를 증가시킴으로써 제조 비용을 최소화하는 것이다.
상기 목적은 외부면 상의 적어도 두 개의 절연 시트(2, 9)와 모듈의 외부 표면과 수평면을 이루는 적어도 하나의 소자(3) 및 상기 두 개의 절연 시트 사이에 끼워진 전자회로를 포함하는 전자 모듈의 제조 방법에 있어서, 소자(3)를 꽂는 하나의 윈도우(4)를 포함하는 적어도 하나의 제 1 절연 시트(2)를 배치하는 단계와, 상기 제 1 절연 시트(2)의 윈도우(4) 내에 상기 소자(3)를 삽입하는 단계와, 적어도 상기 윈도우(4)의 에지 및 상기 소자(3) 사이의 영역 위로 연장되는 접착 보호 필름(5)을 적층하는 단계로서, 상기 접착 보호 필름(5)이 실온에서 활성이거나 또는 열 및/또는 압력에 의해 활성화되는 접착 재료로 코팅되거나 이들 재료로 이루어지고, 상기 윈도우(4) 내에 소자(3)를 보유하는 상기 적층 단계와, 상기 소자(3)를 보유하는 상기 윈도우(4)에 인접한 영역에 전자회로(6)를 배치하는 단계와, 상기 제 1 절연 시트(2), 상기 소자(3), 상기 접착 보호 필름(5) 및 상기 전자회로(6)로 구성된 셋트에 충진 재료(8)를 제공하는 단계와, 상기 충진 재료(8) 상에 제 2 절연 시트(9)를 제공하는 단계와, 상기 전자 모듈의 조립에 의해 상기 표면 양각을 보상하는 층을 구성하는 상기 충진 재료(8)로 이미 구성된 상기 조립체를 누르거나 라미네이팅하는 단계를 포함하는 전자 모듈 제조 방법에 의해 달성된다.
보호 필름은 실온에서(자기 접착성 재료(self-adhesive substance)) 또는 열 및/또는 압력에 의해 활성화되는 접착 재료로 코팅되거나 이들 재료로 형성된다. 이 보호 필름은 이하 접착 필름이라고 지칭된다.
접착 필름의 첫번째 기능은 완성된 모듈을 생산하는 다른 제조 단계들을 시작하기 전에, 조립체를 다루는 동안 윈도우 내에 소자를 유지하는 것이다.
이런 방식으로 획득된 조립체는 모듈의 제 2 면을 형성하기 위해 접착 필름 상에 제 2 절연 시트를 직접 라미네이팅하는 추가적인 단계를 이용하여 완성될 수 있다. 다른 방법은 제 2 조립체를 제 1 조립체 상에 라미네이팅하여 소자를 포함하는 면들을 외부로 돌리는 것이다. 따라서 최종 모듈은 각 면 상에 가시 소자를 포함한다.
소자의 두께에 따라서, 소자의 두께와 대략 동일한 두께를 갖는 적층체를 형성하기 위해 때론 윈도우를 구비한 여러 절연 시트를 적층할 필요가 있다. 따라서 제 2 시트 또는 제 2 조립체의 라미네이션 전에 평탄화된 접착 필름이 표면 상에 배치된다.
변형예에 따르면, 접착 필름은 제 1 절연 시트보다 더 두꺼운 소자 상에 도포되도록 충분히 변형가능하다. 그 다음에 소자의 두께를 보상하기 위해 추가의 절연 시트가 이 조립체 상에 적층된다.
삭제
모듈의 내부를 향하는 소자의 제 2 면은 전자 회로와의 접속을 위해 도전체의 솔더링을 허용하는 접속 도전 영역을 제공할 수도 있다.
이 방법에 따라서 조립된 모듈은 소자의 면 상에 어떠한 충진 재료 잔여물도 제공하지 않는다. 접착 필름은 예를 들어 윈도우 아웃라인과 소자 사이에 존재하는 틈 내의 모든 누설을 차단한다.
변형예에 따르면, 접착 필름은 소자를 수용하는 윈도우를 포함하여, 제 1 절연 시트의 전체 표면을 덮을 수 있고, 이런 방법으로 충진 재료의 침투를 방지할 수 있다.
다른 바람직한 변형예에 따르면, 접착 필름은 전자 회로에 대한 접속의 솔더링을 용이하게 하는 방법으로 소자의 내면 상에 배치된 전기 접촉부에 대향하는 윈도우를 포함한다. 윈도우의 치수는 예를 들면 접속 영역에 대응하는 소자의 표면 영역으로 제한된다.
본 발명의 다른 변형예에 따르면, 제 1 절연 시트는 전자 회로를 적소에 배치하는 역할을 하는 공동을 구비한다. 접착 필름이 제 1 시트의 전체 표면 상에서 연장되는 경우에, 회로의 배치를 허용하는 공동의 형태를 취한다. 이 실시예는 회로의 두께가 보다 중요한 경우에, 일반적으로 모듈의 사전결정된 최종 두께가 고려되어야 할 때 수행된다.
본 발명은 또한 전자 모듈에 있어서, 두 개의 이상의 절연 시트(2, 9) 및 하나 이상의 소자(3)의 조립체를 포함하며, 제 1 절연 시트(2)가 상기 소자(3)가 꽂혀있는 하나 이상의 윈도우(4)를 포함하는 상의 모듈의 면들 중 한 면을 구성하고, 상기 소자(3)의 한 면이 상기 제 1 시트(2)의 상기 표면과 수평면을 이루고, 상기 제 2 절연 시트(9)가 상기 모듈의 다른 면(F2)을 구성하며, 상기 전자 모듈은 충진 재료층(8)의 상기 두 개의 절연 시트(2, 9) 사이에 끼워진 전자 회로(6) 및 적어도 상기 윈도우(4)의 아웃라인을 덮는 영역 위로 연장되고, 상기 윈도우에는 상기 소자(3)가 꽂혀 있고, 상기 접착 보호 필름(5)은 상기 제1 절연 시트(2) 및 상기 충진 재료층(8) 사이에 위치하는 전자 모듈을 제공하는 것을 목적으로 한다.
모듈의 표면상에 보이는 소자는 모듈 제조 공정에서 불활성 코어에 의해 대체될 수 있다. 모듈이 완성되면, 모듈의 면들 중 한 면에 사전에 삽입된 코어 형태의 공동만 남겨두고 코어는 제거된다. 이 공동은 모듈을 제조하는 동안 라미네이션 공정의 온도 또는 압력에 견딜 수 없는 특히 약한 부품의 후속 삽입에 사용될 수 있다. 한 변형예에서, 공동의 바닥은 전자 회로에 접속된 도전 표면 형태의 접촉부를 구비할 수 있다. 이들 접촉 도전성 영역은 접착 필름의 도포 전에 코어의 내면 상에 배치된다. 이들은 충진 재료, 접착 필름 및 회로와의 접속부에 의해 완성된 모듈 내에 수용된다. 접촉부를 갖는 공동은 예를 들면 배터리, 디스플레이, 센서 또는 기타 다른 부품의 삽입을 허용한다.
비제한적인 예로서 주어진 첨부한 도면을 참조한 상세한 설명을 통해 본 발명을 보다 잘 이해할 수 있을 것이며, 도1 내지 도5는 본 발명에 속하지 않는 예를 나타낸다. 도6 내지 도9는 본 발명에 따르는 모듈을 나타낸다.
도 1은 절연 시트의 윈도우 내에 삽입된 소자를 갖는 모듈의 상부면도.
도 2는 도 1의 모듈의 A-A 축에 따른 단면도.
도 3은 윈도우를 갖는 절연 시트의 스택을 갖는 도 1의 모듈의 변형예의 단면도.
도 4는 소자 상의 접착 필름의 적층 후에 추가적인 시트들이 적층되는 변형 모듈의 단면도.
도 5는 각 면 상에 가시 소자를 포함하는 모듈의 단면도.
도 6은 바인더 및 제 2 절연 시트의 도포 전에 전자 회로를 포함하는 모듈의 상부면도.
도 7은 도 5의 모듈의 A-A 축에 따른 단면도.
도 8은 접착 필름 내에 윈도우를 갖는 도 5의 모듈의 변형예의 단면도.
도 9는 제 1 절연 시트 내에 공동을 갖는 변형예의 단면도.
도 1은 디스플레이, 키, 접촉 모듈 또는 불활성 코어와 같은 소자(3)를 포함하는 작업 표면(1) 상에 위치한 전자 모듈의 상부면도이다. 소자는 플라스틱 재료의 절연 시트(2)로 이루어지며 그 아웃라인이 소자(3)의 아웃라인에 맞추어진 개구 또는 윈도우(4)에 삽입된다. 작업 표면과 접촉하는 소자(3)의 면은 모듈의 외부 면과 대략 수평면을 이룬다. 접착 필름(5)은 윈도우(4), 소자(3) 및 윈도우(4) 주위로 연장되는 절연 시트(2)의 영역을 덮는다.
도 2는 도 1의 조립체의 A-A를 따른 단면도이다. 절연 시트(2)의 두께는 소자(3)의 두께와 같아, 접착 필름(5)을 고온 또는 냉온 가압(P)에 의한 라미네이션(lamination) 후에는 거의 평면을 이루게 된다.
도 3에 도시된 변형예에 따르면, 각각이 윈도우(4a, 4b, 4c)를 포함하는 여러 절연 시트(2a, 2b, 2c)가 다른 시트의 상부에 적층되어 소자(3)의 두께에 따라서 원하는 두께를 얻을 수 있다. 각 시트(2a, 2b, 2c)의 윈도우의 아웃라인은 소자(3)의 아웃라인에 맞추어지도록 하는 방법으로 일치한다. 모듈의 외부면을 구성하는 윈도우(2a)를 갖는 제 1 시트는 장식(decoration) 또는 마킹(marking)을 포함할 수 있다. 그 다음에 적어도 적층의 마지막 시트(2c)의 윈도우(4c)의 아웃라인을 덮는 방식으로 적층된 시트(2a, 2b, 2c) 상에 접착 필름(5)이 위치한다. 적층 필름(5)은 또한 시트(2c)의 전체 표면에 걸쳐 연장될 수 있다. 그 다음에 윈도우가 없는 제 2 외부 시트(9)가 접착 필름(5) 상에 바로 라미네이팅되어 장식을 포함할 수 있는 모듈의 제 2 표면을 구성할 수 있다.
도 4는 제 1 절연 시트(2a)보다 더 두꺼운 소자(3)를 갖는 변형예를 나타낸다. 가요성의 변형가능한 접착 필름(5)이 소자(3)를 하우징하고 있는 이 제 1 시트(2a)의 윈도우(4a)의 주변 영역 위로 연장되는 방식으로 소자 위에 위치한다. 그 다음에, 제 1 시트(2a)의 윈도우의 아웃라인과 일치하는 아웃라인을 갖는 윈도우를 각각 구비한 추가적인 시트(2b, 2c)가 적층된다. 이 조립체의 두께는 소자(3)의 두께와 거의 동일하다. 최종적으로, 모듈의 제 2 면을 구성하는 윈도우가 없는 마지막 시트(9)가 적층체 상에 조립되어 적어도 소자(3)의 내부 면을 덮는다. 이 예에서, 접착 필름의 주 기능은 제 1 시트의 윈도우 내에 소자를 유지하여 처리를 용이하게 하는 것이다. 사실, 윈도우-소자-접착 필름을 갖는 절연 시트를 포함하는 제 1 조립체(2a, 3, 5)는 모듈의 다른 시트의 조립체(2b, 2c, 9) 내에 있는, 최종 작업이 수행될 또다른 위치로 이동될 수 있다.
도 5는 적층 후에 윈도우-소자-접착 필름을 갖는 절연 시트를 포함하는 두 개의 조립체(2, 3, 5, 2', 3', 5')를 접착시켜 조립함으로써 획득된 가시 소자(3, 3')를 구비하는 면을 갖는 모듈을 도시하고 있는데, 접착 필름(5, 5')을 구비한 각 조립체의 면은 접촉 상태를 유지한다.
도 6은 소자(3)에 접속된 전자 회로(6)를 포함하는 모듈의 조립체를 도시하고 있다. 작업 표면(1) 상에서 제 1 절연 시트(2)는, 소자(3)를 하우징하며 그 내면 상에 두 개의 도전성 접속 영역(13)을 구비하는 윈도우(4)를 포함한다. 절연 시트(2)의 외부면과 같은 소자(3)의 외부면은 작업 테이블(1)과 접촉한다. 소자(3) 및 절연 시트(2)에 의해 형성된 조립체는 소자(3)의 도전성 접속 영역(13)이 배치되는 장소에 윈도우(10)를 구비하는 접착 필름(5)에 의해 완전히 덮인다. 따라서, 이들은 접착 필름(5) 상에 위치하는 전자 회로(6)로부터 생성되는 접속부(7)를 솔더링할 수 있도록 완전히 개방된다.
소자(3)가 불활성 코어로 형성되는 변형예에 따르면, 도전성 접속 영역은 접착 필름(5)이 도포되기 전에 소자의 내면에 별도로 배치된다. 그 다음에 이들은 전자 회로(6)에 접속된다. 모듈이 완성되면, 코어가 제거되고, 그 결과로 생긴 공동의 바닥이 접촉부를 포함한다. 후자는 제거된 코어와 유사한 형태의, 능동 부품의 접속을 허용하며, 이것은 공동에 후속적으로 삽입될 것이다. 이 부품은 배터리처럼 제거가능하거나 또는 디스플레이처럼 고정된 부품일 수 있으며, 후자의 경우, 공동에 접착 및/또는 압착되고, 접촉부와의 접속은 예를 들어 압력 또는 도전성 접착제에 의해 수행된다.
다른 변형예에 따르면, 전자 회로(6)는 코어가 제거될 때 공동의 바닥에 접촉 영역을 형성하기 위해 불활성 코어로 형성된 소자(3)의 내면에서 끝나는 접속부(7)를 포함한다.
A-A 축에 따른 도 7의 단면은 화살표 P를 따라서 행해지는 압축 또는 라미네이션 전의 모듈의 상이한 소자들의 적층을 도시하고 있다. 전자 회로(6)는 소자(3)와의 접속을 용이하게 하기 위해 윈도우(4)에 인접한 접착 필름(5) 상에 위치한다. 이 회로(6)는 또한, 소자에 인접하게 위치하는 칩에 접속된 임의의 유형의 안 테나를 다루는 경우에, 소자(3)를 둘러쌀 수 있다. 다른 경우에, 예를 들어 모듈에 비해 회로의 큰 외부 치수로 인해 이용가능한 표면이 작게 될 때, 회로(6)의 부분이 부분적으로 소자(3)를 덮을 수 있다. 회로(6)의 위치는 접착 필름(5) 상의 접착에 의해 유지된다. 그 다음에 필요하다면 충진 재료층(8)이 접착 필름(5)의 표면의 전체 또는 일부 및 전자 회로(6) 상에 살포된다.
충진 재료는 액체 또는 페이스티 수지(pasty resin), 열적 가용성 필름 또는 접착 재료(포말, 플라스틱 재료 덩어리)로 코팅될 수 있는 다공성의 가요성 소자 형태의 물질을 의미하는 것으로 이해된다. 상기 재료의 기능은 홀을 채워서 모듈의 상이한 소자의 조립으로 인한 표면의 양각(relief)을 보상하는 것이다. 그 성질 및 화학 조성에 따라서 이 재료는 예를 들어 냉각, 가열 또는 UV 방사 작용 하에서 응고될 수 있다.
마지막으로, 모듈의 다른 면을 구성하는 제 2 절연 시트(9)가 적층되고 그 다음에 충진 재료층(8) 상으로 압착된다. 이들 절연 시트(2, 9) 각각은 모듈의 외부 면을 또한 구성하는 외부 면 상에 장식(decoration)을 포함할 수 있다.
모듈의 외부 표면과 수평면을 이루는 제 1 면과 도전성 접속 영역(13)을 제공하는 제 2 면을 갖는 적어도 하나의 소자(3) 및 전자 회로(6)를 포함하는 상기 모듈의 제조 방법은 소자(3)를 포함하는 윈도우(4) 근방의 영역 내에 전자 회로(6)를 배치하는 단계와, 전자 회로(6)에 소자(3)의 접속 영역(13)을 접속하는 단계와, 충진 재료층(8)을 제 1 절연 시트(2) 및 전자 회로(6) 상의 접착 필름(5) 상으로 살포하는 단계와, 충진 재료층(8) 상에 제 2 절연 시트(9)를 적층하는 단계와, 이 전에 형성된 조립체를 라미네이팅하는 단계를 포함한다.
이 공정은 전술한 바와 같이 전자 회로(6)가 없는 모듈의 제조 방법과 관련된 공정의 처음 세 단계로 시작한다. 부가적인 단계들은 회로(6)의 배치, 이 회로의 가시 소자(3)와의 접속 및 충진 재료(8)에 의한 코팅과 관련되며, 따라서 모듈의 보호 및 유지를 보장한다.
접착 필름(5)은 충진 재료(8)의 바람직하지 못한 침투에 대해 소자(3) 및 윈도우(4)를 보호하고, 모듈의 조립 동안에 전자 회로(6)의 위치를 유지하는 이중 기능을 갖는다.
도 8은 접착 필름(5)이 소자(3)의 도전성 접속 영역(13)에 마주보는 위치에 위치하는 윈도우(10)를 포함하는 변형예를 도시하고 있다. 윈도우(10)의 아웃라인은 접속 영역(13)이 차지하는 소자의 내면의 영역의 아웃라인에 맞추어진다. 예를 들면, 윈도우(10)의 아웃라인은 여러 접촉부 그룹을 둘러싸거나 또는 개별적으로 각 접촉 영역과 접촉하거나 이를 둘러쌀 수 있다. 이 윈도우(10)의 목적은 소자(3)를 전자 회로(6)에 접속시키기 위해 접속부(7)의 솔더링을 방해할 수 있는 어떠한 물질도 없는 접속 영역(13)을 남겨두는 것이다. 윈도우(10)는 스탬핑 또는 커팅 또는 화학적 에칭에 의해 제 1 절연 시트(2) 상에 접착 필름(5)을 도포하기 전에 형성된다.
접착 필름(5)에 윈도우가 없는 도 7에 도시된 변형예에 따르면, 접착 필름(5)을 구성하는 소정의 재료가 접속 영역(13) 상에 증착물을 남겨 두지 않고 솔더링 공정의 열에 의해 완전히 증발되기 때문에 용접(welding)이 가능하다.
도 9는 제 1 절연 시트(2) 내로 커팅되고, 그 아웃라인이 전자 회로(6)의 아웃라인에 맞추어진 공동(11)을 갖는 변형예를 도시한 것이다. 이 공동은 일반적으로 소자(3)를 수용하는 윈도우(4)의 형성 전 또는 후에 밀링(milling)된다. 공동(11)의 깊이는 제 1 시트(2)의 두께 및 공동(11)의 바닥을 덮는 접착 필름(5) 상에 위치하여 이 필름에 접착되는 전자 회로(6)의 두께에 의존한다. 모듈의 최종 두께는 애플리케이션 표준 또는 제한에 의해 부과될 수 있으며, 공동(11)은 사전 결정된 치수를 넘지 않고 모듈 내의 보다 두꺼운 회로(6)의 집적을 허용한다.
공동(11)은 또한 제 1 시트(2, 2a) 상에 적층되어 라미네이팅된 하나 또는 다양한 중간 시트(2b, 2c) 내의 하나의 개구 또는 개구들의 적층에 의해 형성될 수 있다. 각각의 이들 시트는 또한 소자(3)에 대한 윈도우(4, 4a, 4b, 4c)를 포함하는데, 이에 대해서는 도 3을 참조하라.
본 발명의 방법의 변형예에 따르면, 접착 필름(5)이 작업 표면(1) 상의 제 1 상(phase)에 직접 위치할 수 있다. 그 다음에, 전자 회로(6)를 적소에 배치하기 전에 소자(3)의 접속 영역(13)을 개방하기 위한 윈도우(10)가 형성된다. 그 다음에 회로 필름 조립체가, 소자(3)를 포함하는 윈도우(4)를 구비한 제 1 절연 시트(2)가 도포되는 또다른 위치로 이동한다. 소자(3)를 회로(6)에 접속시키는 단계와, 충진 재료(8)를 제공하는 단계 및 제 2 절연 시트(9)의 라미네이션 단계가 전술한 공정과 동일한 방식으로 수행된다. 상기 방법의 이 변형예에 의하면, 제 1 단계의 동시성으로 인해 제조 속도를 증가시킬 수 있다. 예를 들면, 윈도우(4)의 스탬핑 및 제 1 절연 시트(2) 내의 공동(11)의 밀링과 윈도우(4) 내의 소자(3)의 배치가 접착 필름(5) 내의 윈도우(10)의 스탬핑 및 필름(5) 상의 전자 회로(6)의 배치와 동시에 수행될 수 있다.

Claims (22)

  1. 전자 모듈의 외부 면(F1, F2)을 구성하는 두 개의 절연 시트(2, 9)와 전자 모듈의 외부 면과 수평면을 이루는 적어도 하나의 소자(3) 및 상기 두 개의 절연 시트 사이에 끼워진 전자회로(6)를 포함하는 전자 모듈의 제조 방법에 있어서,
    소자(3)를 꽂는(lodge) 하나의 윈도우(4)를 포함하는 적어도 하나의 제 1 절연 시트(2)를 배치하는 단계와,
    상기 제 1 절연 시트(2)의 윈도우(4) 내에 상기 소자(3)를 삽입하는 단계와,
    적어도 상기 윈도우(4)의 에지 및 상기 소자(3) 사이의 영역 위로 연장되는 접착 보호 필름(5)을 적층하는 단계로서, 상기 접착 보호 필름(5)이 실온에서 활성이거나 열 또는 압력에 의해 활성화되는 접착 재료로 코팅되거나 접착 재료로 구성되고, 상기 윈도우(4) 내에 상기 소자(3)를 보유하는 상기 적층 단계와,
    상기 소자(3)를 보유하는 상기 윈도우(4)에 인접한 영역에 전자회로(6)를 배치하는 단계와,
    상기 제 1 절연 시트(2), 상기 소자(3), 상기 접착 보호 필름(5) 및 상기 전자회로(6)로 구성된 셋트에 충진 재료(8)를 제공하는 단계와,
    상기 충진 재료(8) 상에 제 2 절연 시트(9)를 제공하는 단계와,
    상기 전자 모듈의 조립 동작에 의해 상기 전자 모듈의 상기 외부 면상의 양각을 보상하는 층을 구성하는 상기 충진 재료(8)로 이미 구성된 조립체를 누르거나 라미네이팅하는 단계를 포함하는 것을 특징으로 하는 전자 모듈 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 절연 시트(2)의 상기 윈도우(4)의 아웃라인은 상기 소자(3)의 아웃라인에 맞추어지는(adapted) 것을 특징으로 하는 전자 모듈 제조 방법.
  3. 제 1 항 또는 2 항에 있어서,
    상기 소자(3)는 제 1 절연 시트(2)보다 더 두껍고 상기 윈도우(4) 내에 꽂히며,
    각 절연 시트(2a, 2b, ac)의 윈도우(4a, 4b, 4c)의 아웃라인을 일치시키면서, 여러 개의 추가 절연 시트(2a, 2b, 2c)가 적층되며, 적층체의 총 두께는 제 1 절연 시트(2) 및 추가 절연 시트(2a, 2b, 2c)로 구성되어 각각의 추가 절연 시트(2a, 2b, 2c)의 윈도우(4a, 4b, 4c) 내에 꽂힌 상기 소자(3)의 두께와 동일하고, 상기 접착 보호 필름(5)이 상기 적층체의 마지막 시트(2c)의 윈도우(4c)의 아웃라인을 덮음으로써 상기 적층체 상에 배치되는 것을 특징으로 하는 전자 모듈 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 소자(3)는 상기 제 1 절연 시트(2)보다 더 두껍고 상기 윈도우(4) 내에 꽂히며,
    상기 접착 보호 필름(5)은 상기 제 1 절연 시트(2)의 윈도우(4)의 아웃라인 위로 연장되는 방식으로 상기 소자(3) 상에 배치되고, 각각 윈도우(4b, 4c)를 구비하는 추가의 시트(2b, 2c)가 적층되며, 각각의 추가의 시트(2b, 2c)의 상기 윈도우(4b, 4c)의 아웃라인이 상기 제 1 절연 시트(2)의 상기 윈도우(4)의 아웃라인과 일치하며, 상기 제 1 절연 시트(2)와 추가의 시트(2b, 2c)의 조립체의 두께는 상기 소자(3)의 두께와 동일한 것을 특징으로 하는 전자 모듈 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 1 절연 시트(2)의 상기 윈도우(4)에 삽입된 상기 소자(3)는 상기 전자 회로(6)에 접속된 전자 부품으로 형성되는 것을 특징으로 하는 전자 모듈 제조 방법.
  6. 제 5 항에 있어서,
    상기 소자는 상기 전자 모듈의 외부 면과 수평면을 이루는 제 1 면과 도전성 접속 영역(13)을 제공하는 제 2 면을 포함하고, 상기 전자 회로(6)의 배치 단계에 이어 상기 전자 회로(6)에 상기 소자(3)의 상기 도전성 접속 영역(13)의 접속 단계를 포함하는 것을 특징으로 하는 전자 모듈 제조 방법.
  7. 제 6 항에 있어서,
    상기 충진 재료(8)의 제공 전에, 도전성 접속 영역(13)이 상기 전자 모듈의 상기 외부 면과 수평면을 이루는 상기 소자(3)의 제 1 면에 대향하는 상기 소자(3)의 제 2 면 상에 배치되고, 그 다음에 상기 도전성 접속 영역(13)이 상기 전자 회로(6)에 접속되는 것을 특징으로 하는 전자 모듈 제조 방법.
  8. 제 6 항에 있어서,
    상기 전자 회로(6)는 상기 전자 모듈의 상기 외부 면과 수평면을 이루는 상기 소자(3)의 제 1 면에 대향하는 상기 소자(3)의 제 2 면 상에서 끝나는 접속부(7)를 포함하는 것을 특징으로 하는 전자 모듈 제조 방법.
  9. 제 1 항에 있어서,
    상기 제 1 절연 시트(2)와 상기 소자(3)로 형성된 상기 조립체 상에 상기 접착 보호 필름(5)을 도포하기 전에,
    상기 전자 회로(6)는 상기 접착 보호 필름(5) 상에 배치되고, 상기 보호 필름(5) 및 전자 회로(6)로 형성된 상기 조립체는 상기 제1 절연 시트(2) 및 상기 소자(3)로 형성된 상기 조립체 상에 도포되는 것을 특징으로 하는 전자 모듈 제조 방법.
  10. 제 6 항에 있어서,
    상기 접착 보호 필름(5)은 상기 소자(3)의 상기 제 2 면상에 배치된 도전성 접속 영역(13)을 향하여 위치된 적어도 하나의 윈도우(10)를 포함하는 것을 특징으로 하는 전자 모듈 제조 방법.
  11. 제 1 항에 있어서,
    상기 제 1 절연 시트(2)의 상기 윈도우(4) 내에 삽입된 상기 소자(3)는 불활성 코어에 의해 구성되어 상기 전자 모듈 제조 공정의 끝에서 상기 전자 모듈의 면들 중 한 면 상에 사전에 삽입된 상기 코어의 형태를 갖는 공동을 남겨 두고 제거되며, 상기 공동이 고정되거나 제거가능한 전자 부품의 후속 삽입에 사용되는 것을 특징으로 하는 전자 모듈 제조 방법.
  12. 제 11 항에 있어서,
    상기 충진 재료(8)의 제공 전에, 도전성 접속 영역(13)이 상기 전자 모듈의 상기 외부 면과 수평면을 이루는 상기 소자(3)의 제 1 면에 대향하는 상기 소자(3)의 제 2 면 상에 배치되고, 그 다음에 상기 도전성 접속 영역(13)이 상기 전자 회로(6)에 접속되는 것을 특징으로 하는 전자 모듈 제조 방법.
  13. 제 11 항에 있어서,
    상기 전자 회로(6)는 상기 전자 모듈의 상기 외부 면과 수평면을 이루는 상기 소자(3)의 제 1 면에 대향하는 상기 소자(3)의 제 2 면 상에서 끝나는 접속부(7)를 포함하고, 상기 소자(3)가 제거될 경우 상기 접속부(7)가 상기 공동의 바닥에 도전성 접속 영역(13)을 형성하는 것을 특징으로 하는 전자 모듈 제조 방법.
  14. 제 12 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 접착 보호 필름(5)은 상기 소자(3)의 상기 도전성 접속 영역(13)을 향하는 적어도 하나의 윈도우(10)를 포함하는 것을 특징으로 하는 전자 모듈 제조 방법.
  15. 제 1 항에 있어서,
    상기 제 1 절연 시트(2)는 공동(11)을 포함하고, 상기 공동(11)의 아웃라인이 상기 공동(11) 내에 위치하는 상기 전자 회로(6)의 아웃라인에 맞추어지는 것을 특징으로 하는 전자 모듈 제조 방법.
  16. 전자 모듈에 있어서,
    상기 전자 모듈의 제 1 외부 면(F1)과 제 2 외부 면(F2)을 각각 구성하는 두 개 이상의 절연 시트(2, 9) 및 하나 이상의 소자(3)의 조립체를 포함하며,
    제 1 절연 시트(2)는 상기 소자(3)가 꽂혀있는 하나 이상의 윈도우(4)를 포함하고, 상기 소자(3)의 한 면이 상기 제 1 외부 면(F1)의 상기 제 1 절연 시트(2)와 수평면을 이루고,
    상기 전자 모듈은 충진 재료층(8)의 두 개의 절연 시트(2, 9) 사이에 끼워진 전자 회로(6) 및 상기 윈도우(4)의 아웃라인을 덮는 영역 위로 연장된 접착 보호 필름(5)을 더 포함하고, 상기 윈도우에는 상기 소자(3)가 꽂혀 있고, 상기 접착 보호 필름(5)은 상기 제1 절연 시트(2) 및 상기 충진 재료층(8) 사이에 위치하는 것을 특징으로 하는 전자 모듈.
  17. 제 16 항에 있어서,
    상기 전자 모듈의 상기 제 1 외부 면(F1)과 수평면을 이루는 상기 소자(3)의 제 1 면에 대향하는 상기 소자(3)의 제 2 면은 상기 전자회로(6)에 접속된 도전성 접속 영역(13)을 포함하는 것을 특징으로 하는 전자 모듈.
  18. 제17항에 있어서,
    상기 접착 보호 필름(5)은 상기 소자(3)의 상기 제 2 면에 위치하는 상기 도전성 접속 영역(13)을 향하는 하나 이상의 윈도우(10)를 포함하는 것을 특징으로 하는 전자 모듈.
  19. 제 18 항에 있어서,
    상기 전자 모듈의 외부 면(F1, F2)을 구성하는 상기 절연 시트(2, 9)의 상기 외부면은 장식(decoration) 또는 마킹(marking)을 포함하는 것을 특징으로 하는 전자 모듈.
  20. 제 16 항에 있어서,
    상기 제 1 절연 시트(2)의 상기 윈도우(4)에 삽입된 상기 소자(3)는 불활성 코어에 의해 구성되어 상기 전자 모듈의 외부 면들 중 한 면 상에, 코어의 형태를 취하는 공동을 남겨두고 제거되며, 상기 공동이 고정되거나 제거가능한 전자 부품의 후속 삽입을 위해 사용되는 것을 특징으로 하는 전자 모듈.
  21. 제 20 항에 있어서,
    상기 소자(3)가 제거된 후에, 그 결과로 생긴 공동의 바닥은 상기 전자 회로(6)에 접속된 도전성 접속 영역을 포함하는 것을 특징으로 하는 전자 모듈.
  22. 제 16 항에 있어서,
    상기 소자(3)는 전자 부품에 의해 구성되는 것을 특징으로 하는 전자 모듈.
KR1020057006075A 2002-10-11 2003-10-10 일표면 상에 노출된 소자를 포함하는 전자 모듈 및 그 제조방법 KR100988971B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH16902002 2002-10-11
CH20021690/02 2002-10-11

Publications (2)

Publication Number Publication Date
KR20050067173A KR20050067173A (ko) 2005-06-30
KR100988971B1 true KR100988971B1 (ko) 2010-10-20

Family

ID=32075147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006075A KR100988971B1 (ko) 2002-10-11 2003-10-10 일표면 상에 노출된 소자를 포함하는 전자 모듈 및 그 제조방법

Country Status (19)

Country Link
US (1) US7710732B2 (ko)
EP (1) EP1559068B1 (ko)
JP (1) JP4347218B2 (ko)
KR (1) KR100988971B1 (ko)
CN (1) CN100481121C (ko)
AR (1) AR041581A1 (ko)
AT (1) ATE397255T1 (ko)
AU (1) AU2003264824B2 (ko)
BR (1) BR0314472A (ko)
CA (1) CA2501777C (ko)
DE (1) DE60321373D1 (ko)
ES (1) ES2308033T3 (ko)
MX (1) MXPA05003717A (ko)
MY (1) MY130783A (ko)
PA (1) PA8584401A1 (ko)
PT (1) PT1559068E (ko)
RU (1) RU2316817C2 (ko)
TW (1) TWI326844B (ko)
WO (1) WO2004034320A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4860436B2 (ja) 2006-11-07 2012-01-25 トッパン・フォームズ株式会社 Ｉｃカードおよびその製造方法
US7967214B2 (en) 2006-12-29 2011-06-28 Solicore, Inc. Card configured to receive separate battery
US8181879B2 (en) 2006-12-29 2012-05-22 Solicore, Inc. Mailing apparatus for powered cards
DE102008019571A1 (de) * 2008-04-18 2009-10-22 Giesecke & Devrient Gmbh Chipkarte und Verfahren zu deren Herstellung
DE102008053368A1 (de) * 2008-10-27 2010-04-29 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines tragbaren Datenträgers und tragbarer Datenträger
ES2405981T3 (es) * 2009-12-28 2013-06-04 Nagraid S.A. Procedimiento de fabricación de tarjetas electrónicas
DE102010011517A1 (de) * 2010-03-15 2011-09-15 Smartrac Ip B.V. Laminataufbau für eine Chipkarte und Verfahren zu dessen Herstellung
EP2390824A1 (fr) * 2010-05-27 2011-11-30 Gemalto SA Procédé de réalisation d'un module multifonctionnel et dispositif le comprenant
US8717186B2 (en) * 2012-06-28 2014-05-06 Xunwei Zhou Detection of swelling in batteries
PL3037248T3 (pl) 2014-12-22 2018-10-31 Magna Steyr Fahrzeugtechnik Ag & Co Kg Sposób wytwarzania przekładkowego elementu konstrukcyjnego
MX2017010502A (es) * 2015-02-20 2018-03-14 Nid Sa Proceso de fabricacion de un dispositivo que incluye al menos un elemento electronico asociado a un substrato y a una antena.
US10984304B2 (en) 2017-02-02 2021-04-20 Jonny B. Vu Methods for placing an EMV chip onto a metal card
FR3063555B1 (fr) * 2017-03-03 2021-07-09 Linxens Holding Carte a puce et procede de fabrication d’une carte a puce
SE1750836A1 (en) * 2017-06-28 2018-12-29 Fingerprint Cards Ab Fingerprint sensor module comprising antenna and method for manufacturing a fingerprint sensor module
USD956760S1 (en) * 2018-07-30 2022-07-05 Lion Credit Card Inc. Multi EMV chip card

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03114788A (ja) * 1989-09-29 1991-05-15 Citizen Watch Co Ltd Ｉｃカード構造

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3338597A1 (de) * 1983-10-24 1985-05-02 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
JPS62290593A (ja) 1986-06-11 1987-12-17 大日本印刷株式会社 Ｉｃカード
JPH0696357B2 (ja) 1986-12-11 1994-11-30 三菱電機株式会社 Ｉｃカードの製造方法
DE4122049A1 (de) 1991-07-03 1993-01-07 Gao Ges Automation Org Verfahren zum einbau eines traegerelements
US5581065A (en) * 1993-08-02 1996-12-03 Dai Nippon Printing Co., Ltd. Sheet-framed IC carrier, method for producing the same, and IC carrier case
GB2309933B (en) * 1996-02-12 2000-02-23 Plessey Telecomm Contact card
FR2760113B1 (fr) * 1997-02-24 1999-06-04 Gemplus Card Int Procede de fabrication de carte sans contact a antenne bobinee
JPH1114494A (ja) 1997-06-23 1999-01-22 Nikka Densoku Kk 密封容器の密封不良検出方法および装置
JP2001084347A (ja) * 1999-09-16 2001-03-30 Toshiba Corp カード型記憶装置及びその製造方法
TW200300990A (en) * 2001-12-11 2003-06-16 Nagra Id S A Low cost electronic module and method for manufacturing such module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03114788A (ja) * 1989-09-29 1991-05-15 Citizen Watch Co Ltd Ｉｃカード構造

Also Published As

Publication number Publication date
RU2316817C2 (ru) 2008-02-10
DE60321373D1 (de) 2008-07-10
ES2308033T3 (es) 2008-12-01
CA2501777A1 (en) 2004-04-22
BR0314472A (pt) 2005-07-26
ATE397255T1 (de) 2008-06-15
CA2501777C (en) 2011-11-29
EP1559068B1 (fr) 2008-05-28
US20060124350A1 (en) 2006-06-15
EP1559068A1 (fr) 2005-08-03
AU2003264824A1 (en) 2004-05-04
TWI326844B (en) 2010-07-01
US7710732B2 (en) 2010-05-04
CN100481121C (zh) 2009-04-22
JP2006503424A (ja) 2006-01-26
AR041581A1 (es) 2005-05-18
CN1703718A (zh) 2005-11-30
MXPA05003717A (es) 2005-06-17
TW200409039A (en) 2004-06-01
RU2005110187A (ru) 2006-03-27
WO2004034320A1 (fr) 2004-04-22
AU2003264824B2 (en) 2009-06-11
MY130783A (en) 2007-07-31
KR20050067173A (ko) 2005-06-30
PT1559068E (pt) 2008-08-06
JP4347218B2 (ja) 2009-10-21
PA8584401A1 (es) 2005-02-04

Similar Documents

Publication Publication Date Title
KR100988971B1 (ko) 일표면 상에 노출된 소자를 포함하는 전자 모듈 및 그 제조방법
US9471867B2 (en) Method of manufacturing cards that include an electronic module and intermediate products
KR101035047B1 (ko) 칩 카드 및 칩 카드 생성 방법
EP1866846B1 (en) Method for manufacturing a smart card
JP5395660B2 (ja) 少なくとも１つの電子モジュールを備えるカードを製造する方法、本方法中に製作されるアセンブリ、及び中間生成物
US8316535B2 (en) Electronic device comprising a visible electronic element connected to an internal module and manufacturing process of such a device
TWI698156B (zh) 製造sim卡的方法及sim卡
EP3005245B1 (fr) Procédé de fabrication d'un dispositif radiofréquence avec maintien de connexion anisotropique

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20050408

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080828

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100625

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100910

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101013

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101013

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20131004

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20131004

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20141002

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20151001

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160929

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20171005

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20171005

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200724